KR19980059240A - Testing device - Google Patents
Testing device Download PDFInfo
- Publication number
- KR19980059240A KR19980059240A KR1019960078577A KR19960078577A KR19980059240A KR 19980059240 A KR19980059240 A KR 19980059240A KR 1019960078577 A KR1019960078577 A KR 1019960078577A KR 19960078577 A KR19960078577 A KR 19960078577A KR 19980059240 A KR19980059240 A KR 19980059240A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- semiconductor chip
- electrical signal
- socket
- wires
- Prior art date
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 반도체 칩 또는 반도체 칩을 실장한 반도체 패키지를 테스트 하기 위하여 반도체 칩 또는 반도체 패키지를 탑재하는 테스트 소켓 및 그 테스트 소켓을 실장하는 테스트 보드를 구비한 테스트 장치에 관한 것이다.The present invention relates to a test device having a test socket for mounting a semiconductor chip or a semiconductor package and a test board for mounting the test socket for testing a semiconductor chip or a semiconductor package on which the semiconductor chip is mounted.
반도체 칩(11)의 본딩패드들 또는 반도체 칩을 실장한 패키지(11)의 외부리들에 전기적인 신호를 인가하기 위한 제1배선(17)들과 각각의 제1배선(17)들과 연결되어 있는 관통홀(18)들로 구성된 테스트 소켓(10)들 및 전기적 신호를 인가하기 위한 제2배선들을 가지며 접촉핀(19)을 관통홀(18)에 삽입하여 각각의 제2배선들과 제1배선들(17)을 전기적으로 상호 연결하여 다수의 테스트 소켓(10)들의 제1배선(17)들에 전기적인 신호를 공급하는 테스트 보드(20)로 구성된다.Are connected to the first wirings 17 and the respective first wirings 17 for applying an electrical signal to the bonding pads of the semiconductor chip 11 or the external teeth of the package 11 on which the semiconductor chip is mounted. Test sockets 10 formed of through holes 18 having second through holes 18 and second wires for applying an electrical signal, and a contact pin 19 is inserted into the through hole 18 so that each of the second wires and the first wires The test board 20 is configured to electrically connect the wires 17 to supply electrical signals to the first wires 17 of the plurality of test sockets 10.
따라서 테스트 소켓을 테스트 보드에 실장할 때 테스트 소켓과 테스트 보드 사이에 전기적으로 접촉불량을 방지할 수 있고, 접촉핀을 일일이 납땜할 필요가 없으므로 신뢰성 테스트시 용이하게 테스트할 수 있다.Therefore, when the test socket is mounted on the test board, electrical contact between the test socket and the test board can be prevented, and the contact pins do not need to be soldered individually, so it can be easily tested in the reliability test.
Description
본 발명은 테스트 장치에 관한 것으로, 특히 반도체 칩 또는 반도체 칩을 실장한 반도체 패키지를 테스트 하기 위하여 반도체 칩 또는 반도체 패키지를 탑재하는 테스트 소켓 및 그 테스트 소켓을 실장하는 테스트 보드를 구비한 테스트 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test apparatus, and more particularly, to a test apparatus including a test socket on which a semiconductor chip or a semiconductor package is mounted and a test board on which the test socket is mounted, for testing a semiconductor chip or a semiconductor package on which the semiconductor chip is mounted. will be.
반도체 칩의 제작이 완료된 후 그 제품의 신뢰성을 확인 하기 위하여 전기적 테스트 또는 번인(Burn IN) 테스트 등의 각종의 테스트를 실시한다.After fabrication of semiconductor chip is completed, various tests such as electrical test or burn-in test are conducted to check the reliability of the product.
전기적 테스트는 반도체 칩의 상면에 있는 본딩 패드들의 입출력단자들을 테스트 신호 발생회로와 연결하여 반도체 칩의 정상동작 여부 및 단선 여부를 테스트 하며, 번인(Burn IN) 테스트는 입출력단자들을 테스트 신호 발생회로와 연결하여 정상 동작 조건 보다 높은 고온, 고전압, 고전류 등을 인가하여 반도체 칩의 수명 및 결함 여부를 테스트 한다.The electrical test connects the I / O terminals of the bonding pads on the upper surface of the semiconductor chip with the test signal generation circuit to test whether the semiconductor chip operates normally and is disconnected.Burn IN test connects the input / output terminals with the test signal generation circuit. By connecting high temperature, high voltage, and high current than normal operating conditions, it tests the life and defect of semiconductor chip.
이러한 전기적 테스트 및 번인 테스트인 신뢰성 테스트를 하기 위하여 반도체 칩 또는 반도체 패키지를 탑재하는 소켓들 및 소켓들을 실장하기 위한 테스트 보드가 필요하다.In order to perform the reliability test, which is an electrical test and a burn-in test, a socket for mounting a semiconductor chip or a semiconductor package and a test board for mounting the sockets are required.
도 1은 종래의 테스트 소켓의 구성도이고 도2는 도1의 테스트 소켓들을 테스트 보드에 실장한 테스트 장치의 구성도이다.1 is a configuration diagram of a conventional test socket and FIG. 2 is a configuration diagram of a test apparatus in which the test sockets of FIG. 1 are mounted on a test board.
도 1의 종래의 테스트 소켓(1)은 반도체 칩 또는 반도체 칩을 실장한 패키지(2)를 탑재하는 제1몸체(3), 반도체 칩(2)의 본딩패드들 또는 반도체 패키지(2)의 외부리드들인 다수의 핀들에 전기적 신호를 공급하기 위한 전기신호 연결통로(4), 접촉핀(6)들을 가지며 접촉핀(6)들과 전기신호 연결통로(4)와 전기적으로 연결시켜 주는 제2몸체(5)로 구성된다.The conventional test socket 1 of FIG. 1 includes a first body 3 on which a semiconductor chip or a package 2 is mounted, bonding pads of the semiconductor chip 2, or an exterior of the semiconductor package 2. A second body having an electrical signal connection passage 4 and contact pins 6 for supplying an electrical signal to the plurality of pins as leads and electrically connecting the contact pins 6 and the electrical signal connection passage 4 to each other; It consists of (5).
도 2의 테스트 장치는 다수의 테스트 소켓(1)들 및 반도체 칩의 패드들 또는 반도체 패키지의 외부리드들에 전기적 신호를 인가하기 위한 배선들로 된 인쇄회로를 갖는 테스트 보드(7)로 구성된다. 각각의 테스트 소켓(1)의 접촉핀(6)들은 납땜에 의하여 테스트 보드(7)에 연결된다.The test apparatus of FIG. 2 consists of a test board 7 having a plurality of test sockets 1 and printed circuits of wirings for applying electrical signals to pads of a semiconductor chip or external leads of a semiconductor package. . Contact pins 6 of each test socket 1 are connected to the test board 7 by soldering.
최근에 반도체 칩이 더욱 고용량화 및 고밀도화 됨으로써 칩의 크기가 점차 커지나, 패키지의 부피는 고밀도 실장을 위하여 점차 축소되고 있으므로 테스트 소켓도 패키지의 크기가 작아짐에 따라 작아져야 한다.In recent years, as semiconductor chips become more and more dense, the size of the chip is gradually increasing. However, as the package volume is gradually reduced for high-density packaging, the test socket must also be smaller as the size of the package becomes smaller.
종래의 테스트 소켓에 있어서, 패키지의 크기가 작은 것을 탑재하거나 반도체 칩 상태로 테스트 하기 위해 탑재하는 경우 소형의 테스트 소켓을 사용하여야 하므로 소형의 테스트 소켓을 테스트 보드에 실장할 때 테스트 소켓과 테스트 보드와 정렬(Align)이 제대로 되지 못하여 테스트 소켓과 테스트 보드 사이에 전기적으로 접촉불량이 발생될 수 있다.In a conventional test socket, when a small package is mounted or a semiconductor chip is mounted to test a semiconductor chip, a small test socket should be used. Misalignment can result in poor electrical contact between the test socket and the test board.
또한 종래의 테스트 소켓은 테스트 소켓을 테스트 보드에 실장하기 위하여 접촉핀을 일일이 납땜을 하여야 하는 문제점을 가지고 있다.In addition, the conventional test socket has a problem in that the contact pins must be soldered in order to mount the test socket on the test board.
본 발명의 목적은 소형의 테스트 소켓을 사용하더라도 소형의 테스트 소켓을 테스트 보드에 실장할 때 테스트 소켓과 테스트 보드 사이에 전기적으로 접촉불량을 방지할 수 있고, 접촉핀을 일일이 납땜할 필요가 없는 테스트 소켓 및 테스트 보드를 갖는 테스트 장치를 제공하는 데 있다.An object of the present invention is to prevent the electrical contact between the test socket and the test board when the small test socket is mounted on the test board even when using a small test socket, the test does not need to solder the contact pins individually It is to provide a test apparatus having a socket and a test board.
도 1은 종래의 테스트 소켓의 구성도,1 is a configuration diagram of a conventional test socket,
도 2는 도1의 테스트 소켓들을 테스트 보드에 실장한 테스트 장치의 구성도,2 is a configuration diagram of a test apparatus in which test sockets of FIG. 1 are mounted on a test board;
도 3은 본발명의 테스트 소켓의 구성도,3 is a configuration diagram of a test socket of the present invention;
도 4는 본발명의 테스트 소켓의 평면도,4 is a plan view of a test socket of the present invention;
도 5는 도 3의 테스트 소켓들을 테스트 보드에 실장한 테스트 장치의 구성도이다.5 is a configuration diagram of a test apparatus in which test sockets of FIG. 3 are mounted on a test board.
상기의 목적들을 달성하기 위하여 본 발명의 테스트 장치는 반도체 칩의 본딩패드들 또는 반도체 칩을 실장한 패키지의 외부리들에 전기적인 신호를 인가하기 위한 제1배선들 및 각각의 제1배선들과 연결되어 있는 관통홀들로 구성된 테스트 소켓들 및 전기적 신호를 인가하기 위한 제2배선들을 가지며 접촉핀을 상기의 관통홀에 삽입하여 각각의 제2배선들과 상기의 각각의 제1배선들을 전기적으로 상호 연결하여 상기의 다수의 테스트 소켓들의 제1배선들에 전기적인 신호를 공급하는 테스트 보드를 구비한 것을 특징으로 한다.In order to achieve the above objects, the test apparatus of the present invention is connected to first wirings and respective first wirings for applying an electrical signal to bonding pads of a semiconductor chip or external ribs of a package in which the semiconductor chip is mounted. Test sockets formed of through holes and second wires for applying an electrical signal, and contact pins are inserted into the through holes to electrically connect the respective second wires to the respective first wires. And a test board for connecting an electrical signal to the first wires of the plurality of test sockets.
또한 테스트 소켓은 반도체 칩 또는 반도체 칩을 실장한 패키지를 탑재하는 제1몸체, 반도체 칩의 본딩패드들 또는 반도체 패키지의 외부리드들인 다수의 핀들에 전기적 신호를 공급하기 위한 전기신호 연결통로, 전기신호 연결통로에 전기적 신호를 공급하기 위한 제1배선들 및 각각의 제1배선들에 연결되어 있는 관통홀들로 구성된 소켓 보드 및 전기신호 연결통로와 소켓 보드를 전기적으로 연결시켜 주는 제2몸체를 구비한 것을 특징으로 한다.In addition, the test socket is an electrical signal connection path for supplying electrical signals to a plurality of pins, which are a first body on which a semiconductor chip or a package on which a semiconductor chip is mounted, bonding pads of a semiconductor chip, or external leads of a semiconductor package, and an electrical signal. A socket board comprising first wirings for supplying an electrical signal to the connecting passage and through holes connected to the respective first wirings, and a second body electrically connecting the electrical signal connecting passage to the socket board. It is characterized by one.
이하, 첨부된 도면을 참조하여 본 발명의 테스트 장치를 상세히 설명하고자 한다.Hereinafter, a test apparatus of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본발명의 테스트 소켓의 구성도이고, 도 4는 본발명의 테스트 소켓의 평면도이고, 도 5는 도 3의 테스트 소켓들로 실장된 테스트 장치의 구성도이다.3 is a configuration diagram of the test socket of the present invention, FIG. 4 is a plan view of the test socket of the present invention, and FIG. 5 is a configuration diagram of a test apparatus mounted with the test sockets of FIG.
도 5의 본 발명의 테스트 장치는 반도체 칩(11)의 본딩패드들 또는 반도체 칩을 실장한 패키지(11)의 외부리들에 전기적인 신호를 인가하기 위한 제1배선(17)들과 각각의 제1배선(17)들과 연결되어 있는 관통홀(18)들로 구성된 테스트 소켓(10)들 및 전기적 신호를 인가하기 위한 제2배선들을 가지며 접촉핀(19)을 관통홀(18)에 삽입하여 각각의 제2배선들과 제1배선들(17)을 전기적으로 상호 연결하여 다수의 테스트 소켓(10)들의 제1배선(17)들에 전기적인 신호를 공급하는 테스트 보드(20)로 구성된다.In the test apparatus of FIG. 5, the first wirings 17 and each of the first wirings 17 for applying an electrical signal to the bonding pads of the semiconductor chip 11 or the external ribs of the package 11 on which the semiconductor chip is mounted are provided. Test sockets 10 composed of through holes 18 connected to the first wirings 17 and second wirings for applying an electrical signal are inserted into the through holes 18. It consists of a test board 20 for electrically connecting the respective second wirings and the first wirings 17 to supply electrical signals to the first wirings 17 of the plurality of test sockets 10. .
도 3 및 도 4의 테스트 소켓(10)은 반도체 칩(11) 또는 반도체 칩을 실장한 패키지(11)를 탑재하는 영역(12)을 갖는 제1몸체(13), 반도체 칩(11)의 본딩패드들 또는 반도체 패키지(11)의 외부리드들인 다수의 핀들에 전기적 신호를 공급하기 위한 전기신호 연결통로(14), 전기신호 연결통로(14)에 전기적 신호를 공급하기 위한 제1배선들(17)과 각각의 제1배선(17)들에 연결되어 있는 관통홀(18)들로 구성된 소켓 보드(16) 및 전기신호 연결통로(14)와 소켓 보드(16)를 전기적으로 연결시켜 주는 제2몸체(15)로 구성된다.The test socket 10 of FIGS. 3 and 4 has a bonding of the first body 13 and the semiconductor chip 11 having a region 12 on which the semiconductor chip 11 or the package 11 on which the semiconductor chip is mounted is mounted. Electrical signal connecting passage 14 for supplying electrical signals to the plurality of pins, which are pads or external leads of the semiconductor package 11, first wirings 17 for supplying electrical signals to the electrical signal connecting passage 14 ) And a second board for electrically connecting the socket board 16 and the electrical signal connecting passage 14 and the socket board 16, each having a through hole 18 connected to the first wirings 17. It is composed of a body (15).
신뢰성 테스트를 위하여 테스트 보드(20)의 제2배선들에 전기적 신호를 인가하고, 관통홀(18)들에 접촉핀(19)들을 삽입하면 제2배선들과 소켓 보드(16)의 상면에 형성된 제1배선들(17) 간에는 전기적으로 상호 연결된다. 제1배선들(17)과 테스트 소켓(10)의 전기신호 연결통로(14)는 제1몸체(13) 내의 반도체 칩(11)의 본딩패드들 또는 반도체 패키지(11)의 외부리드들인 다수의 핀들에 전기적 신호를 공급해 준다.When the electrical signal is applied to the second wires of the test board 20 and the contact pins 19 are inserted into the through holes 18 for the reliability test, the second wires and the upper surface of the socket board 16 are formed. The first wires 17 are electrically connected to each other. The electrical signal connection path 14 of the first wirings 17 and the test socket 10 may be a plurality of bonding pads of the semiconductor chip 11 in the first body 13 or external leads of the semiconductor package 11. Supply electrical signals to the pins.
따라서 본 발명의 테스트 장치는 신뢰성 테스트를 위하여 관통홀(18)들에 접촉핀(19)들을 삽입함으로서, 테스트 보드(20)에 인가되는 전기적 신호가 반도체 칩(11)의 본딩패드들 또는 반도체 패키지(11)의 외부리드들인 다수의 핀들에 공급되므로 테스트 소켓(10)을 테스트 보드(20)에 실장할 때 테스트 소켓(10)과 테스트 보드(20) 사이에 전기적인 접촉불량을 방지할 수 있고, 접촉핀을 일일이 납땜할 필요가 없다.Therefore, the test apparatus of the present invention inserts the contact pins 19 into the through holes 18 for the reliability test, so that an electrical signal applied to the test board 20 is applied to the bonding pads or the semiconductor package of the semiconductor chip 11. Since the external leads of (11) are supplied to the plurality of pins, when the test socket 10 is mounted on the test board 20, electrical contact failure between the test socket 10 and the test board 20 can be prevented. There is no need to solder contact pins individually.
본 발명은 테스트 소켓을 테스트 보드에 실장할 때 테스트 소켓과 테스트 보드 사이에 전기적으로 접촉불량을 방지할 수 있고, 접촉핀을 일일이 납땜할 필요가 없으므로 신뢰성 테스트시 용이하게 테스트 할 수 있다.The present invention can prevent electrical contact between the test socket and the test board when the test socket is mounted on the test board, and can be easily tested during the reliability test because there is no need to solder the contact pins.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960078577A KR19980059240A (en) | 1996-12-31 | 1996-12-31 | Testing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960078577A KR19980059240A (en) | 1996-12-31 | 1996-12-31 | Testing device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980059240A true KR19980059240A (en) | 1998-10-07 |
Family
ID=66423635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960078577A KR19980059240A (en) | 1996-12-31 | 1996-12-31 | Testing device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980059240A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010104147A (en) * | 2000-05-13 | 2001-11-24 | 윤종광 | Multiple line grid and fabrication method thereof and method for mounting semiconductor chip on pcb board by using it |
KR101693001B1 (en) * | 2016-04-22 | 2017-01-05 | 주식회사 티에프이 | Test board for semiconductor package and board assembly for testing semiconductor package |
-
1996
- 1996-12-31 KR KR1019960078577A patent/KR19980059240A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010104147A (en) * | 2000-05-13 | 2001-11-24 | 윤종광 | Multiple line grid and fabrication method thereof and method for mounting semiconductor chip on pcb board by using it |
KR101693001B1 (en) * | 2016-04-22 | 2017-01-05 | 주식회사 티에프이 | Test board for semiconductor package and board assembly for testing semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6301121B1 (en) | Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process | |
US6462570B1 (en) | Breakout board using blind vias to eliminate stubs | |
KR960008514B1 (en) | Test socket and manufacturing method of known good die using that | |
US7808092B2 (en) | Semiconductor device with a plurality of ground planes | |
JPH10229142A (en) | Ball grid array package | |
EP0892274B1 (en) | A system and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board | |
JP2000088920A (en) | Interface unit for inspection apparatus | |
US6300781B1 (en) | Reliable method and apparatus for interfacing between a ball grid array handler and a ball grid array testing system | |
US5010447A (en) | Divided capacitor mounting pads | |
US5808877A (en) | Multichip package having exposed common pads | |
US6100585A (en) | Structure for mounting device on circuit board | |
KR100681156B1 (en) | Socket for an electrical tester | |
KR100687687B1 (en) | Multichip module packaging method | |
US5239747A (en) | Method of forming integrated circuit devices | |
US5461544A (en) | Structure and method for connecting leads from multiple chips | |
KR19980059240A (en) | Testing device | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
US20060220668A1 (en) | Method for manufacturing semiconductor device | |
US6010058A (en) | BGA package using a dummy ball and a repairing method thereof | |
KR100216992B1 (en) | A test board having a plurality of power supply wiring patterns | |
JPH09252031A (en) | Wafer tester | |
KR100868452B1 (en) | Universal Package Test Board Assembly | |
KR100486531B1 (en) | Apparatus for testing ic package | |
KR940006872Y1 (en) | Circuit substrate structure of multi chip module | |
JPH03102848A (en) | Aging method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |