KR19980055836A - Level Interrupt Inverter with D FLIP FLOP - Google Patents

Level Interrupt Inverter with D FLIP FLOP Download PDF

Info

Publication number
KR19980055836A
KR19980055836A KR1019960075072A KR19960075072A KR19980055836A KR 19980055836 A KR19980055836 A KR 19980055836A KR 1019960075072 A KR1019960075072 A KR 1019960075072A KR 19960075072 A KR19960075072 A KR 19960075072A KR 19980055836 A KR19980055836 A KR 19980055836A
Authority
KR
South Korea
Prior art keywords
interrupt
processing unit
level
central processing
flop
Prior art date
Application number
KR1019960075072A
Other languages
Korean (ko)
Other versions
KR100241439B1 (en
Inventor
김규태
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960075072A priority Critical patent/KR100241439B1/en
Publication of KR19980055836A publication Critical patent/KR19980055836A/en
Application granted granted Critical
Publication of KR100241439B1 publication Critical patent/KR100241439B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 디 플립플롭을 이용한 레벨 인터럽트로 변환장치에 관한 것으로, 종래에는 마이크로 프로세서를 이용한 회로 설계시에 에지트리거 인터럽트 신호를 발생하는 인터럽트 장치를 레벨 트리거 인터럽트 신호만 남아있는 중앙처리장치에 연결 해야되는 경우에는 그대로 연결하여 중앙처리장치 자체내에서 레벨 인터럽트로 구현하였으나, 중앙처리장치에 부하가 많아지게 되어 처리속도가 느려지는 문제점이 있었던 바, 본 발명에서는 더 플립플롭을 이용해서 간단하게 에지 인터럽트를 레벨 인터럽트로 변환시키게 할 수 있어 중앙처리장치의 부하가 줄어들어 처리속도가 향상되는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for converting a level interrupt using a flip-flop. In the prior art, an interrupt device generating an edge trigger interrupt signal in a circuit design using a microprocessor should be connected to a central processing unit having only a level trigger interrupt signal remaining. In this case, it is connected as it is, but implemented as a level interrupt in the central processing unit itself, but there is a problem that the processing speed is slowed down due to the load on the central processing unit. Can be converted to a level interrupt, thereby reducing the load on the central processing unit and improving processing speed.

Description

디 플립플롭(D FLIP FLOP)을 이용한 레벨 인터럽트 변환장치Level Interrupt Inverter with D FLIP FLOP

본 발명은 디 플립플롭을 이용한 레벨 인터럽트 변환장치에 관한 것으로, 특히 마이크로 프로세서를 이용한 회로 설계시에 레벨 트리거 인터럽트만 남아있는 중앙처리장치에 에지트리거 인터럽트 장치를 연결하기 위해 디 플립플롭을 사용한 디 플립플롭을 이용한 레벨 인터럽트 변환장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a level interrupt converter using a de-flip, and more particularly, to a flip-flop using a flip-flop to connect an edge trigger interrupt device to a central processing unit having only a level trigger interrupt remaining in a circuit design using a microprocessor. A level interrupt converter using a flop.

종래에는 마이크로 프로세서를 이용한 회로 설계시에 에지트리거 인터럽트 신호를 발생하는 장치를 중앙처리장치에 연결 해야되는 경우, 에지트리거 인터럽트가 있는 중앙처리장치에 연결하여 사용하였다.In the conventional circuit design using a microprocessor, when an apparatus for generating an edge trigger interrupt signal needs to be connected to a central processing unit, it is connected to a central processing unit with an edge trigger interrupt.

상기와 같이 종래의 장치에 있어서는 에지트리거 인터럽트 신호를 발생하는 장치를 중앙처리장치에 연결 해야되는 경우, 중앙처리장치에 에지트리거 인터럽트가 있어야 함으로써, 중앙처리장치에 레벨트리거 인터럽트만 남아있으면 연결을 할 수 없었던 문제점이 있었다.In the conventional device as described above, when the device generating the edge trigger interrupt signal needs to be connected to the central processing unit, the edge processing interrupt must be present in the central processing unit. There was a problem that could not be.

따라서 본 발명은 상기와 같은 종래 문제점을 해결하기 위하여 창안한 것으로, 레벨트리거 인터럽트가 남아있는 중앙처리장치와 에지트리거 인터럽트 장치 사이에 디 플립플롭을 두어 상기 두 장치를 연결하게 하는 장치를 제공함에 목적이 있다.Accordingly, an object of the present invention is to provide a device for connecting the two devices by providing a flip-flop between a CPU and an edge trigger interrupt device having a level trigger interrupt. There is this.

도 1은 본 발명 디 플립플롭을 이용한 레벨 인터럽트 변환장치의 블럭 구성도1 is a block diagram of a level interrupt converter using the present invention flip-flop

도 2는 본 발명 디 플립플롭을 이용한 레벨 인터럽트 변환장치의 타이밍도2 is a timing diagram of a level interrupt conversion apparatus using the present invention flip-flop

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 : 중앙처리장치300 : 디 플립플롭(D Flip Flop : D FF)100: central processing unit 300: D Flip Flop (D FF)

200 : 에지 트리거 인터럽트 디바이스(Edge Trigger Interrupt Device)200: Edge Trigger Interrupt Device

상기와 같은 목적을 달성하기 위한 본 발명의 구성인 도 1은 본 발명 디 플립플롭을 이용한 레벨 인터럽트 변환장치의 블럭 구성도로서, 이에 도시한 바와 같이 레벨트리거 인터럽트만 남아있는 씨피유(100)와, 에지 인터럽트를 생성하여 디 플립플롭(300)에 전송하는 에지트리거 인터럽트 디바이스(200)와, 에지 인터럽트를 레벨 트리거 인터럽트로 바꾸어 주는 디 플립플롭(D FF : 300)으로 구성되는 것으로, 이를 첨부한 도면을 참조하여 상세히 설명한다.1 is a block diagram of a level interrupt converting apparatus using the present invention, a flip-flop, and the CFI 100 having only a level trigger interrupt as shown therein; An edge trigger interrupt device 200 for generating and transmitting an edge interrupt to the flip-flop 300, and a flip-flop (D FF: 300) for converting the edge interrupt into a level trigger interrupt, which is attached thereto. It will be described in detail with reference to.

도 2는 본 발명 디 플립플롭을 이용한 레벨 인터럽트 변환장치의 타이밍도로서, 이에 도시한 바와 같이 에지트리거 인터럽트 장치(200)에서 에지 인터럽트 신호(EDGE_INT)가 +5볼트에서 그라운드(GND)로 바뀌게 되면 디 플립플롭(D FF : 300)의 출력단자인 큐(Q, 10)에 디(D, 20) 입력단자의 정보가 클럭펄스에 의해 전송되어 그라운드로 바뀌어 인터럽트를 발생하며 펄스가 씨피유(100)에 전송되어 인터럽트를 씨피유(100)에 걸게된다. 이 인터럽트 보다 상위 인터럽트가 있다면 먼저 상위 인터럽트가 실행되고 난뒤 본 인터럽트 서비스 루틴을 실행하게되며 본 인터럽트보다 하위 인터럽트가 걸려 있으면 바로 인터럽트 서비스 루틴을 수행하게 된다. 실행이 끝난뒤 중앙처리장치(100)는 인터럽트 액크(Interrupt Ack : INTACK) 신호를 만들어 준다. 이때 중앙처리장치(100)에서 INTACK신호가 그라운드로 바뀌어 디 플립플롭(D FF : 300)의 프리세트(Preset)핀으로 전송되어 큐(Q, 10)핀이 +5볼트로 바뀌어 씨피유(100)의 인터럽트는 풀리게 된다.FIG. 2 is a timing diagram of a level interrupt converter using the flip-flop of the present invention. As shown in FIG. 2, when the edge interrupt signal EDGE_INT is changed from +5 volts to ground (GND) in the edge trigger interrupt device 200. The information of the D (D, 20) input terminal is transferred to the ground by the clock pulse to the cue (Q, 10), which is the output terminal of the D flip-flop (D FF: 300), changes to ground, and an interrupt is generated. Is sent to interrupt the CAPIU 100. If there is an interrupt higher than this interrupt, the interrupt service routine is executed after the higher interrupt is executed first. If the interrupt is lower than the interrupt, the interrupt service routine is executed immediately. After the execution is completed, the CPU 100 generates an interrupt Ack (INTACK) signal. At this time, the INTACK signal is changed to ground by the central processing unit 100 and transmitted to the preset pin of the de- flip-flop (D FF: 300) so that the cue (Q, 10) pin is changed to +5 volts so that the CPI (100) Interrupts are released.

이상에서 설명한 바와 같이 본 발명에 의한 마이크로 프로세서를 이용한 회로 설계시 에지트리거 인터럽트를 생선하는 장치를 레벨트리거 인터럽트만 남아있는 중앙처리장치에 연결해야 되는 경우에 디 플립플롭 하나만 사용하여 쉽게 회로를 구현할 수 있어 중앙처리장치의 선택의 폭이 커져 중앙처리장치 주변회로의 구성이 용이해지고, 또한 중앙처리장치의 부하가 줄어들어 처리속도를 향상시킬 수 있는 효과가 있다.As described above, in the case of designing a circuit using a microprocessor according to the present invention, when a device that generates an edge trigger interrupt needs to be connected to a central processing unit having only a level trigger interrupt, the circuit can be easily implemented using only one flip-flop. Therefore, the selection of the central processing unit is increased, thereby facilitating the configuration of the central processing unit peripheral circuit, and reducing the load of the central processing unit, thereby improving the processing speed.

Claims (1)

레벨트리거 인터럽트만 남아있는 중앙처리장치와 ; 에지트리거 인터럽트를 발생하는 에지트러거 인터럽트 장치와 ; 상기 에지트리거 인터럽트를 레벨 트리거 인터럽트로 바꾸어 주는 디 플립플롭(D FF : 300)으로 구성하여 된 것을 특징으로 하는 디 플립플롭(D FLIP FLOP)을 이용한 레벨 인터럽트 변환장치.CPU with only level trigger interrupts; An edge trigger interrupt device for generating an edge trigger interrupt; And a flip-flop (D FF: 300) for converting the edge trigger interrupt into a level trigger interrupt.
KR1019960075072A 1996-12-28 1996-12-28 Level interrupt converter using d ff KR100241439B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075072A KR100241439B1 (en) 1996-12-28 1996-12-28 Level interrupt converter using d ff

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075072A KR100241439B1 (en) 1996-12-28 1996-12-28 Level interrupt converter using d ff

Publications (2)

Publication Number Publication Date
KR19980055836A true KR19980055836A (en) 1998-09-25
KR100241439B1 KR100241439B1 (en) 2000-08-01

Family

ID=19491780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075072A KR100241439B1 (en) 1996-12-28 1996-12-28 Level interrupt converter using d ff

Country Status (1)

Country Link
KR (1) KR100241439B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356700B1 (en) * 2008-03-26 2014-01-28 삼성전자주식회사 Recognize method of interrupt generation

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200821B1 (en) * 1994-02-16 1999-06-15 윤종용 A multiplexing circuit of interrupt signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356700B1 (en) * 2008-03-26 2014-01-28 삼성전자주식회사 Recognize method of interrupt generation

Also Published As

Publication number Publication date
KR100241439B1 (en) 2000-08-01

Similar Documents

Publication Publication Date Title
US5025387A (en) Power saving arrangement for a clocked digital circuit
ES8702676A1 (en) Interrupt level sharing circuit.
US4761567A (en) Clock scheme for VLSI systems
EP0358501A3 (en) Programmable input/output circuit
IT1236578B (en) Type D flip=flop to type B flip=flop converter circuit
CA2130935A1 (en) System and Method for Resetting a Microprocessor System
KR19980055836A (en) Level Interrupt Inverter with D FLIP FLOP
KR890010922A (en) Semiconductor Integrated Circuits with DC Test
KR900005234B1 (en) Semiconductor integrated circuitry
US6145047A (en) Circuit and method for converting interrupt signals from level trigger mode to edge trigger mode
CN110011656B (en) Burr-free clock oscillator circuit
US5673424A (en) Circuit which supplies a clock pulse to a microcomputer
KR100236083B1 (en) Pulse generator
US5933022A (en) Input pad having an enable terminal employed in a low-current-consuming integrated circuit
KR200262564Y1 (en) Automatic interrupt generator using counter
KR0158640B1 (en) Data bus control circuit
KR970006624B1 (en) Weight generator for d flip-flop
KR890004811Y1 (en) Micro processor & interface circuits of bus
KR930006074Y1 (en) Noise detecting and controlling circuit of logic circuit
KR920003883B1 (en) Manual set-reset driving circuit
KR100213801B1 (en) Interrupt generating circuit
KR100284990B1 (en) Circuit and Method for Generating Stretch Clock with 1/4 Cycle Increase
RU1276222C (en) Flip-flop (and its version)
KR930004893Y1 (en) System-clock generating circuit of visa terminal
KR19990081017A (en) Clock control device to reduce power consumption of digital signal processor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081031

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee