KR19980054435A - A direct bonding process using an intermediate insertion layer, a vacuum packaging process of a field emission device using the process, and a silaside manufacturing process - Google Patents
A direct bonding process using an intermediate insertion layer, a vacuum packaging process of a field emission device using the process, and a silaside manufacturing process Download PDFInfo
- Publication number
- KR19980054435A KR19980054435A KR1019960073596A KR19960073596A KR19980054435A KR 19980054435 A KR19980054435 A KR 19980054435A KR 1019960073596 A KR1019960073596 A KR 1019960073596A KR 19960073596 A KR19960073596 A KR 19960073596A KR 19980054435 A KR19980054435 A KR 19980054435A
- Authority
- KR
- South Korea
- Prior art keywords
- substrates
- insertion layer
- film
- intermediate insertion
- direct bonding
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 전자선 증착된 막이나 스퍼터링된 막을 중간 삽입층으로 이용하여 실리콘 직접 접합 공정과, 이러한 직접 접합 공정을 이용하여 소자를 진공 실장하는 공정 및 실리사이드 제조 공정에 관한 것이다.The present invention relates to a direct silicon bonding process using an electron beam deposited film or a sputtered film as an intermediate insulator layer, and a process for vacuum mounting the device using such a direct bonding process and a process for manufacturing a silicide.
본 발명에 의할 경우, 종래 직접 접합 방법으로 접합할 수 없었던 금속 등의 막이나 실리콘 기판이 아닌 유리 기판 등의 다른 기판에 대해서도 접합이 가능하고, 이러한 직접 접합 방법을 이용하여 고진공을 요하는 진공 소자를 진공 실장할 수 있으며 또한, 내화성 금속 실리사이드를 산화되지 않게 형성할 수 있는 장점이 있다.According to the present invention, it is possible to join another substrate such as a glass substrate, which is not a film of a metal or a silicon substrate, which could not be joined by a conventional direct bonding method, and a vacuum requiring high vacuum The device can be vacuum-packaged, and the refractory metal silicide can be formed without being oxidized.
Description
본 발명은 중간 삽입층을 이용한 직접 접합 공정과, 이를 이용하는 전계방출 소자의 진공 실장 공정 및 실리사이드 제조 공정에 관한 것이로, 특히 중간 삽입층을 이용하여 기판들을 접합시킴으로써 접합 재료의 제한성을 없애고 표준 반도체 공정과 호환성이 있도록 한 중간 삽입층을 이용한 직접 접합 공정과, 이를 이용하는 전계방출 소자의 진공 실장 공정 및 실리사이드 제조 공정에 관한 것이다.The present invention relates to a direct bonding process using an intermediate insertion layer, a vacuum packaging process for a field emission device using the intermediate insertion layer, and a process for manufacturing a silicide, and more particularly, The present invention relates to a direct bonding process using an intermediate interposing layer that is compatible with the process, a vacuum packaging process of a field emission device using the same, and a process for manufacturing a silicide.
일반적인 실리콘 직접 접합 공정에 대해 도 1을 참조하여 설명한다.A general silicon direct bonding process will be described with reference to Fig.
먼저, 도 1(a)와 같이 접합에 적당하도록 표면이 매우 깨끗하고 평탄한 두 장의 기판(1a)(1b)을 구비하는데, 이때 접합되는 두 장의 기판(1a)(1b) 표면의 거칠기는 4nm 이하이어야 한다.First, as shown in FIG. 1 (a), there are provided two substrates 1a and 1b having a very clean and flat surface suitable for bonding. The roughness of the surfaces of the two substrates 1a and 1b bonded to each other is 4 nm or less .
그런 다음, 도 1(b)와 같이 한 기판(1b)에 산화막(2)을 형성시키고, 도 1(c)에 도시한 바와 같이 기판(1a)(1b)을 친수화 처리를 하여 친수화층(3)을 형성하는데 이때의 친수화 처리 용액으로는 아래와 같은 세 가지 용액이 주로 사용되고 있다.Then, an oxide film 2 is formed on a substrate 1b as shown in FIG. 1 (b), and the substrate 1a or 1b is subjected to a hydrophilic treatment as shown in FIG. 1 (c) (3). The following three solutions are mainly used as the hydrophilic treatment solution.
이후, 도 1(d)에 도시한 바와 같이 상기 두 기판(1a)(1b)을 초기 접합 시킨 다음, 도 1(e)에 도시한 바와 같이 열처리(annealing)를 하게 되면 두 기판(1a)(1b)의 사이에 접합경계층(4)이 형성되면서 완전한 접합이 이루어지게 된다.Thereafter, as shown in FIG. 1 (d), the two substrates 1a and 1b are initially bonded, and then annealing is performed as shown in FIG. 1 (e) 1b, the junction boundary layer 4 is formed and complete bonding is achieved.
그러나, 상기와 같은 직접 접합 공정은 주로 실리콘 기판이나 실리콘 열산화막에 대해서만 가능한데, 이는 직접 결합 공정의 메커니즘이 공유 결합 또는 수소 결합의 과정을 포함하고 있기 때문이다.However, such a direct bonding process is mainly applicable to a silicon substrate or a silicon thermally-oxidized film because the mechanism of the direct bonding process includes a covalent bond or a hydrogen bonding process.
따라서, 시료의 표면이 공유 결합이 가능하지 않은 금속 등의 막으로 되어 있을 경우에는 직접 접합 공정을 이용할 수 없게 되는 등 접합 재료의 제한성이 생기게 된다.Therefore, when the surface of the sample is made of a metal or the like which is not capable of covalent bonding, a direct bonding process can not be used, resulting in limitation of the bonding material.
예를 들어, 유리 기판을 실리콘 기판과 접합시키기 위해서는 양극 접합을 이용해서 접합을 시켰는데, 이 방법은 접합하고자 하는 기판에 수백도 정도의 온도와 약 1000V 정도의 전압을 인가해야 했으며 반도체 공정과의 호환성도 없었다.For example, in order to bond a glass substrate to a silicon substrate, bonding is performed using anodic bonding. In this method, a temperature of about several hundreds degrees and a voltage of about 1000 V have to be applied to the substrate to be bonded, There was no compatibility.
또한, 고온의 열처리를 필요로 하는 문제가 있었다.In addition, there has been a problem that heat treatment at a high temperature is required.
본 발명은 상기와 같은 종래의 문제를 해결하기 위하여 창안된 것으로, 전자선 증착된 막이나 스퍼터링 된 막을 중간 매개층으로 하여 접합을 이루도록 함으로써 접합 재료의 제한성을 없애고 표준 반도체 공정과 호환성이 있도록 한 중간 삽입층을 이용한 직접 접합 공정 및 이를 이용하는 전계방출 소자의 진공 실장 공정과 실리사이드 제조 공정을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in order to overcome the above-mentioned problems, and it is an object of the present invention to provide a semiconductor device and a method of manufacturing the same, Layer, and a vacuum packaging process and a silicide manufacturing process of a field emission device using the same.
도 1(a) 내지 도 1(e)는 일반적인 실리콘 직접 접합 공정의 공정수순도.1 (a) to 1 (e) are process flow charts of a general silicon direct bonding process.
도 2(a) 내지 도 2(e)는 본 발명 중간 삽입층을 이용한 직접 접합 공정의 공정수순도.2 (a) to 2 (e) are process steps of a direct bonding step using the intermediate insert layer of the present invention.
도 3은 중간 삽입층을 이용한 직접 접합 구조의 적외선 투과 현미경 사진으로,3 is an infrared transmission microscope photograph of a direct bonding structure using an intermediate insertion layer,
(a)는 실리콘 기판과 전자선 증착된 실리콘막과의 직접 접합에 대한 적외선 투과 현미경 사진이고,(a) is an infrared transmission microscope photograph of direct bonding of a silicon substrate and an electron beam deposited silicon film,
(b)는 실리콘 열산화막과 전자선 증착된 실리콘막과의 직접 접합에 대한 적외선 투과 현미경 사진.(b) is an infrared transmission microscope picture of direct bonding of silicon thermal oxide film and electron beam deposited silicon film.
도 4는 중간 삽입층을 이용한 직접 접합 구조의 적외선 투과 현미경 사진으로,FIG. 4 is an infrared transmission microscope photograph of a direct bonding structure using an intermediate insertion layer,
(a)는 실리콘 기판과 전자선 증착된 실리콘 산화물과의 직접 접합에 대한 적외선 투과 현미경 사진이고,(a) is an infrared transmission microscope photograph of direct bonding of a silicon substrate with electron beam-deposited silicon oxide, and
(b)는 실리콘 열산화막과 전자선 증착된 실리콘 산화물과의 직접 접합에 대한 적외선 투과 현미경 사진.(b) is an infrared transmission micrograph of direct bonding of silicon thermal oxide film and electron beam deposited silicon oxide.
도 5는 스퍼터링 된 실리콘 질화막과 실리콘 열산화막의 직접 접합에 대한 적외선 투과 현미경 사진.5 is an infrared transmission microscope photograph showing direct bonding of a sputtered silicon nitride film and a silicon thermal oxide film.
도 6은 전자선 증착된 실리콘 산화막과 실리콘 열산화막의 직접 접합에 대한 FT-IR 투과도를 나타낸 그래프.6 is a graph showing FT-IR transmission for direct bonding of an electron beam deposited silicon oxide film and a silicon thermal oxide film.
도 7(a) 내지 도 7(d)는 중간 삽입층을 이용한 직접 접합 공정을 이용하는 전계 방출 소자의 진공 실장 공정을 나타낸 공정수순도.7 (a) to 7 (d) are process steps showing a vacuum packaging step of a field emission device using a direct bonding step using an intermediate insertion layer.
도 8(a) 내지 도 8(e)는 중간 삽입층을 이용한 직접 접합 공정을 이용하는 실리사이드막의 제조 공정수순도.8 (a) to 8 (e) are a manufacturing process chart of a silicide film using a direct bonding step using an intermediate insertion layer.
* 도면의 주요부분에 대한 부호의 설명 *Description of the Related Art [0002]
1a, 1b, 11a, 11b, 21a, 21b, 31a, 31b : 기판1a, 1b, 11a, 11b, 21a, 21b, 31a, 31b:
2 : 산화막12, 22, 33 : 중간삽입층2: oxide films 12, 22, 33: intermediate insertion layer
3, 13, 23, 34 : 친수화층4, 14 : 접합 경계층3, 13, 23, 34: hydrophilic layer 4, 14: bonding boundary layer
24 : 진공32 : 내화성 금속24: Vacuum 32: Refractory metal
35 : 실리사이드막35: silicide film
상기와 같은 목적을 달성하기 위한 본 발명 중간 삽입층을 이용한 직접 접합 공정은 도 2에서와 같이, 접합될 두 장의 기판을 깨끗이 세척하고 한쪽 기판에 중간 삽입층을 형성하는 공정과, 이후 상기 두 장의 기판 표면을 친수화하는 공정과, 이후 상기 두 장의 기판을 서로 맞닿게 하여 초기 접합을 이루는 공정과, 이후 초기 접합이 이루어진 기판쌍을 열처리 하는 공정으로 이루어진다.In order to accomplish the above object, the direct bonding process using the intermediate insert layer of the present invention comprises the steps of: cleansing two substrates to be bonded and forming an intermediate insert layer on one substrate, A step of hydrophilizing the surface of the substrate, a step of forming an initial bonding by bringing the two sheets of substrates into contact with each other, and a step of heat-treating the pair of substrates after the initial bonding.
또한, 중간 삽입층을 이용한 직접 접합 공정을 이용하는 전계방출 소자의 진공 실장 공정은 도 7에서와 같이, 접합될 두 장의 기판을 깨끗이 세척하고 한쪽 기판에 중간 삽입층을 형성하고 진공을 실장할 수 있도록 기판을 식각하는 공정과, 이후 상기 두 장의 기판 표면을 친수화하는 공정과, 이후 상기 두 장의 기판을 서로 맞닿게 하고 진공을 실장하는 공정과, 이후 진공이 실장된 기판쌍을 열처리 하는 공정으로 이루어진다.In the vacuum packaging step of the field emission device using the direct bonding process using the intermediate insertion layer, as shown in FIG. 7, the two substrates to be bonded are cleaned, the intermediate insertion layer is formed on one substrate, A step of hydrophilizing the surfaces of the two sheets of substrates, a step of mounting the two sheets of substrates in contact with each other and mounting a vacuum, and a step of heat-treating the pair of substrates on which the vacuum is mounted .
또한, 중간 삽입층을 이용한 직접 접합 공정을 이용하는 실리사이드 제조 공정은 도 8에서와 같이, 접합될 두 장의 기판을 깨끗이 세척하고 한쪽 기판에 내화성 금속 및 중간 삽입층을 증착하는 공정과, 이후 상기 두 장의 기판 표면을 친수화하는 공정과, 이후 친수화 처리 된 상기 두 장의 기판을 서로 맞닿게 하여 직접 접합을 하는 공정과, 이후 열처리 공정으로 실리사이드막을 형성하는 공정으로 이루어진다.In addition, as shown in FIG. 8, the silicide manufacturing process using the direct bonding process using the intermediate inserting layer is a process in which the two substrates to be bonded are cleaned and the refractory metal and the intermediate insulator layer are deposited on one substrate, A step of hydrophilizing the surface of the substrate, a step of directly joining the two sheets of hydrophilicized substrates by bringing them into contact with each other, and a step of forming a silicide film in the subsequent heat treatment step.
이와 같은 본 발명에 대해 도 2 내지 도 8을 참조하여 상세히 설명한다.The present invention will be described in detail with reference to FIGS. 2 to 8. FIG.
먼저, 도 2(a)에 도시한 바와 같이 접합될 두 장의 기판(11a)(11b)을 깨끗이 세척하고 도 2(b)에 도시한 바와 같이 한쪽 기판(11b)에 중간 삽입층(12)을 형성하는데, 이때 중간삽입층(12)이란 전자선 증착된 막이나 스퍼터링된 막을 말한다.First, as shown in FIG. 2 (a), the two substrates 11a and 11b to be joined are cleaned and cleaned to form an intermediate insertion layer 12 on one of the substrates 11b as shown in FIG. 2 (b) Wherein the intermediate insertion layer 12 refers to an electron beam deposited film or a sputtered film.
이어서, 도 2(c)에 도시한 바와 같이 상기 두 장의 기판(11a)(11b) 표면을 친수화시킨 다음, 도 2(d)에 도시한 바와 같이 상기 두 장의 기판(11a)(11b)을 서로 맞닿게 하여 초기 접합을 이루도록 한다.Subsequently, as shown in Fig. 2 (c), the surfaces of the two substrates 11a and 11b are hydrophilized. Then, as shown in Fig. 2 (d), the two substrates 11a and 11b So that the initial joints are formed.
마지막으로, 도 2(e)에 도시한 바와 같이 초기 접합이 이루어진 기판쌍(11a)(11b)을 열처리함으로써 공정이 완료된다.Finally, as shown in Fig. 2 (e), the process is completed by heat-treating the pair of substrates 11a and 11b to which the initial bonding has been performed.
도 3 및 도 4는 전자선 증착된 실리콘 막 및 실리콘 산화물(즉, 중간 매개층)을 이용하여 실리콘 기판과 실리콘 열산화막을 접합한 구조에 대한 적외선 투과 현미경 사진으로, 사진에서 밝게 보이는 영역이 접합된 부분이며 어둡게 보이는 영역이 접합이 되지 않은 영역이다. 대부분의 경우 비접합 영역 없이 접합이 형성되었음을 알 수 있다.FIGS. 3 and 4 are infrared-ray transmission micrographs of a structure in which a silicon substrate and a silicon thermal oxide film are bonded using an electron beam-deposited silicon film and a silicon oxide (that is, an intermediate medium layer) The area where the part is dark and the area which is dark is not joined. In most cases, it can be seen that the junction is formed without the non-junction region.
도 5는 중간 삽입층으로 스퍼터링 된 실리콘 질화막을 이용하여 실리콘 열산화막과 접합한 구조에 대한 적외선 투과 현미경 사진으로, 비접합 영역 없이 접합이 형성되었음을 알 수 있다.FIG. 5 is an infrared transmission microscope image of a structure bonded with a silicon thermal oxide film using a silicon nitride film sputtered with an intermediate insertion layer. It can be seen that a junction was formed without a non-junction region.
그러나, 스퍼터링 된 실리콘 질화막과 실리콘 기판과의 접합은 접합력이 존재하기는 하나 그 힘이 약하여 접합에 성공하지는 못하였다.However, the bonding of the sputtered silicon nitride film and the silicon substrate has a bonding force, but the bonding force is weak and the bonding is not successful.
도 6은 실리콘 열산화막과 전자선 증착된 실리콘 산화물과의 FT-IR 투과도를 나타낸 그래프로, 친수화 처리 전후의 실리콘 열산화막과 전자선 증착된 실리콘 산화물과의 결합 배열을 알아보기 위하여 Bomem 100 series FT-IR을 이용하여 투과도를 측정하였다.FIG. 6 is a graph showing the FT-IR transmission between the silicon thermal oxide film and the electron beam-deposited silicon oxide. In order to examine the bonding arrangement between the silicon thermal oxide film before and after the hydrophilization treatment and the silicon oxide deposited by electron beam, Bomem 100 series FT- IR was used to measure the transmittance.
실리콘 열산화막과 전자선 증착된 실리콘 산화물의 경우, 450, 810, 1055 cm-1근처에서 Si-O 결합의 로킹(rocking), 벤딩(bending), 스트래칭(stretching) 모드가 나타난다. 전자선 증착된 산화물의 경우에 있어서는, 3440cm-1에서 나타나는 H2O 피크와 940cm-1와 3700cm-1에서 나타나는 실라놀기(Si-OH)가 나타나고 있다.In the case of the silicon thermal oxide film and the electron beam deposited silicon oxide, the rocking, bending, and stretching modes of the Si-O bond appear near 450, 810, and 1055 cm -1 . In the case of the electron beam the deposited oxide, and appears and the silanol group (Si-OH) appears at the H 2 O peak and 940cm -1 and 3700cm -1 appears at 3440cm -1.
또한, 2330cm-1에서 나타나는 피크는 대기 중의 CO2와 관련된 것이다.Also, the peak appearing at 2330 cm -1 is related to the atmospheric CO 2 .
그리고, 1160cm-1에서의 숄더(shoulder)는 공극(void)에 의해 진동 주파수(vibration frequency)를 줄이는 절연 스크리닝 효과(dielectric screening effect)가 약해져서 나타나는 것으로, 공극(void)과 접해있는 Si-O-Si 스트래칭 진동(stretching vibration)에 기인하는 것으로, 이는 박막의 유공성(porosity)에 기인한다.The shoulder at 1160 cm -1 appears to have a weak dielectric screening effect that reduces the vibration frequency due to voids, and the Si-O- Si stretching vibration due to the porosity of the thin film.
이와 같은 전자선 증착된 산화물의 경우에 있어서, 3400cm-1~3700cm-1에서 피크가 나타나는 것으로 보아 열산화막과는 달리 수분을 잘 흡수한다는 것을 알 수 있다. 이는 소자 작용시 동작의 안정성에 나쁜 영향을 미치므로 고밀도화(densification) 등을 통하여 수분 성분을 제거해야 한다.In the case of such an electron-beam deposited oxide, peaks appear at 3400 cm -1 to 3700 cm -1 , indicating that it absorbs moisture differently from a thermal oxide film. This affects the stability of operation when the device is in operation, so it is necessary to remove moisture through densification or the like.
또한, 친수화 처리를 행함으로써, 막의 조성이 열산화막의 조성에 가까워진다는 것을 알 수 있다.It is also understood that the hydrophilization treatment brings the composition of the film close to the composition of the thermal oxidation film.
이와 같이, 전자선 증착된 막이나 스퍼터링 된 막과 같은 중간 삽입층을 이용하여 다른 기판과 직접 접합을 하게 되면 기판의 종류에 상관없이 접합이 가능하다는 장점이 있다.As described above, if an intermediate insertion layer such as an electron beam deposited film or a sputtered film is directly bonded to another substrate, bonding can be performed regardless of the type of the substrate.
즉, 실리콘 기판이나 실리콘 산화막 등에 대해서만 접합이 가능했던 종래와는 달리, 표면이 금속층 등으로 되어 있는 시료를 다른 기판과 접합하고자 하는 경우에도 중간 매개층을 이용하여 표면에 존재하는 막에 별다른 의존성이 없이 접합이 가능한 막을 형성시킨 후 형성된 막과 다른 기판을 접합하면 된다.In other words, unlike the prior art, which can bond only to a silicon substrate or a silicon oxide film, even when a sample whose surface is made of a metal layer or the like is to be bonded to another substrate, It is only necessary to bond the formed film to another substrate.
또한, 본 발명은 유리 기판에 대해서도 접합이 가능하며 공정이 다 끝난 시료에 대해서도 접합이 가능하다.In addition, the present invention can be bonded even to a glass substrate and can be bonded to a finished sample.
또한, 보통 사용되는 유리 기판의 녹는 점은 600℃ 이하이고 400℃ 이하에서 공정을 수행해야 하며, 금속 배선 공정이 끝난 시료는 알루미늄의 이동을 피해야 하기 때문에 600℃ 이하에서 공정을 해야 한다.In addition, the melting point of a commonly used glass substrate should be 600 ° C or lower and 400 ° C or lower. Since the metal wiring process should avoid movement of aluminum, the process should be performed at 600 ° C or lower.
따라서, 400℃나 600℃ 이상에서 막을 형성시키는 열산화막과 같은 다른 막을 형성시키는 것을 불가능해지는데, 본 발명의 전자선 증착된 막이나 스퍼터링 된 막 등은 막 형성시 온도가 거의 상온에 가깝고 기판의 종류에 상관없이 막을 형성시킬 수 있게 된다.Therefore, it is impossible to form another film such as a thermal oxide film which forms a film at 400 DEG C or 600 DEG C or higher. In the electron beam deposited film or the sputtered film of the present invention, when the film formation temperature is close to room temperature, The film can be formed regardless of the film thickness.
그러면, 본 발명을 구체적인 실시예를 들어 좀 더 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to specific examples.
먼저, 도 7을 참조하여 중간 삽입층을 이용한 전계방출 소자의 진공실장 공정에 대해 설명한다.First, the vacuum packaging step of the field emission device using the intermediate insertion layer will be described with reference to FIG.
처음으로, 도 7(a)에 도시한 바와 같이 접합될 두 장의 기판(21a)(21b)을 깨끗이 세척하고 한쪽 기판(21a)에 중간 삽입층(22)을 형성하고 진공을 실장할 수 있도록 기판(21a)을 식각한다.First, as shown in Fig. 7 (a), the two substrates 21a and 21b to be bonded are thoroughly cleaned, the intermediate insertion layer 22 is formed on one substrate 21a, (21a) is etched.
이후, 도 7(b)에 도시한 바와 같이 상기 두 장의 기판(21a)(21b) 표면을 친수화시킨다.Thereafter, as shown in Fig. 7 (b), the surfaces of the two substrates 21a and 21b are hydrophilized.
그런 다음, 도 7(c)에 도시한 바와 같이 상기 두 장의 기판(21a)(21b)을 서로 맞닿게 하고 진공(24)을 실장한다.Then, as shown in Fig. 7 (c), the two sheets of substrates 21a and 21b are brought into contact with each other and a vacuum 24 is mounted.
마지막으로, 도 7)d)에 도시한 바와 같이 진공(24)이 실장된 기판쌍(21a)(21b)을 열처리 하는 공정으로 이루어진다.Finally, as shown in Fig. 7) d), a step of heat-treating the pair of substrates 21a and 21b on which the vacuum 24 is mounted.
한편, 도 8을 참조하여 중간 삽입층을 이용한 직접 접합 공정을 이용하는 실리사이드 제조 공정에 대해 설명한다.On the other hand, referring to FIG. 8, a silicide manufacturing process using a direct bonding process using an intermediate insertion layer will be described.
처음으로, 도 8(a) 및 도 8(b)에 도시한 바와 같이 접합될 두 장의 기판(31a)(31b)을 깨끗이 세척하고 한쪽 기판(31a)에 내화성 금속(32) 및 중간 삽입층(33)을 증착한다.First, as shown in Figs. 8 (a) and 8 (b), the two substrates 31a and 31b to be bonded are thoroughly cleaned and the refractory metal 32 and the intermediate insertion layer 33 are deposited.
이후, 도 8(c)에 도시한 바와 같이 상기 두 장의 기판(31a)(31b) 표면을 틴수화시킨다. 그런 다음, 도 8(d)에 도시한 바와 같이 친수화 처리 된 상기 두 장의 기판(31a)(31b)을 서로 맞닿게 하여 직접 접합을 한 다음, 마지막으로 도 8(e)에 도시한 바와 같이 열처리를 하여 실리사이드막(35)을 형성시킨다.Thereafter, as shown in Fig. 8 (c), the surfaces of the two substrates 31a and 31b are tin-hydrated. Then, as shown in Fig. 8 (d), the two sheets of the substrates 31a and 31b which have been subjected to the hydrophilization treatment are brought into contact with each other and directly bonded. Finally, as shown in Fig. 8 The silicide film 35 is formed by heat treatment.
상술한 바와 같이, 본 발명은 중간 삽입층을 이용하여 기판들을 접합시킴으로써 접합재료의 제한성을 없애고 표준 반도체 공정과 호환성을 높을 수 있는 효과가 있다.As described above, the present invention has the effect of eliminating the limitations of the bonding material and enhancing the compatibility with the standard semiconductor process by bonding the substrates using the intermediate insertion layer.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073596A KR100234002B1 (en) | 1996-12-27 | 1996-12-27 | Direct bonding process using interlevel inserted layer, vacuum mounting process of field emission device using the same and silicide fabricating process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073596A KR100234002B1 (en) | 1996-12-27 | 1996-12-27 | Direct bonding process using interlevel inserted layer, vacuum mounting process of field emission device using the same and silicide fabricating process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980054435A true KR19980054435A (en) | 1998-09-25 |
| KR100234002B1 KR100234002B1 (en) | 1999-12-15 |
Family
ID=19491394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960073596A KR100234002B1 (en) | 1996-12-27 | 1996-12-27 | Direct bonding process using interlevel inserted layer, vacuum mounting process of field emission device using the same and silicide fabricating process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100234002B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100748723B1 (en) * | 2006-07-10 | 2007-08-13 | 삼성전자주식회사 | Bonding method of substrates |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220034273A (en) | 2020-09-10 | 2022-03-18 | 삼성전자주식회사 | Three-dimensional semiconductor memory device and electronic system including the same |
-
1996
- 1996-12-27 KR KR1019960073596A patent/KR100234002B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100748723B1 (en) * | 2006-07-10 | 2007-08-13 | 삼성전자주식회사 | Bonding method of substrates |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100234002B1 (en) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5514235A (en) | Method of making bonded wafers | |
| KR101035699B1 (en) | A method of direct bonding two substrates used in electronics, optics, or optoelectronics | |
| US5373184A (en) | SOI/semiconductor heterostructure fabrication by wafer bonding | |
| US6962858B2 (en) | Method for reducing free surface roughness of a semiconductor wafer | |
| EP0274801B1 (en) | Method of manufacturing a semiconductor device of the "semiconductor on insulator" type | |
| KR20010025120A (en) | Soi wafer and method for producing soi wafer | |
| JPH0391227A (en) | Adhering method for semiconductor substrate | |
| US20030089950A1 (en) | Bonding of silicon and silicon-germanium to insulating substrates | |
| WO2016052597A1 (en) | Bonded substrate and method for manufacturing same, and support substrate for bonding | |
| JPH03283636A (en) | Manufacture of semiconductor substrate | |
| JPH098124A (en) | Insulation separation substrate and its manufacture | |
| JP4273540B2 (en) | Bonded semiconductor substrate and manufacturing method thereof | |
| US5953620A (en) | Method for fabricating a bonded SOI wafer | |
| KR19980054435A (en) | A direct bonding process using an intermediate insertion layer, a vacuum packaging process of a field emission device using the process, and a silaside manufacturing process | |
| JPH11354761A (en) | Soi substrate and its production | |
| JPS59126639A (en) | Manufacture of substrate for semiconductor device | |
| TWI828929B (en) | Process for hydrophilic bonding of substrates | |
| JPH0964319A (en) | Soi substrate and its manufacture | |
| JPH03161926A (en) | Manufacture of semiconductor device | |
| JP2001119003A (en) | Method for manufacturing polycrystalline semiconductor film | |
| JPH04150030A (en) | Manufacture of semiconductor device | |
| JP3563144B2 (en) | Manufacturing method of bonded SOI substrate | |
| JP2837423B2 (en) | Semiconductor substrate pretreatment method | |
| JPH01226166A (en) | Manufacture of semiconductor device substrate | |
| KR100248358B1 (en) | Manufacturing method of soi wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040831 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |