KR19980053430A - Device isolation film formation method of semiconductor device - Google Patents

Device isolation film formation method of semiconductor device Download PDF

Info

Publication number
KR19980053430A
KR19980053430A KR1019960072534A KR19960072534A KR19980053430A KR 19980053430 A KR19980053430 A KR 19980053430A KR 1019960072534 A KR1019960072534 A KR 1019960072534A KR 19960072534 A KR19960072534 A KR 19960072534A KR 19980053430 A KR19980053430 A KR 19980053430A
Authority
KR
South Korea
Prior art keywords
film
oxide film
metal layer
forming
nitride film
Prior art date
Application number
KR1019960072534A
Other languages
Korean (ko)
Other versions
KR100223266B1 (en
Inventor
한상규
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960072534A priority Critical patent/KR100223266B1/en
Publication of KR19980053430A publication Critical patent/KR19980053430A/en
Application granted granted Critical
Publication of KR100223266B1 publication Critical patent/KR100223266B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

본 발명은 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 화학적 기계적 연마 장치를 이용한 평탄화 공정시 연마 정지점을 용이하게 검출할 수 있도록 하기 위하여 패드 산화막 및 질화막으로 이루어진 마스크층상에 강도 및 전도율이 높은 금속층을 형성하므로써 공정의 안정도 및 소자의 신뢰성이 향상될 수 있도록 한 반도체 소자의 소자분리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a device isolation film of a semiconductor device. In order to easily detect polishing stop points during a planarization process using a chemical mechanical polishing device, a metal layer having high strength and conductivity on a mask layer including a pad oxide film and a nitride film The present invention relates to a method for forming a device isolation film of a semiconductor device in which the stability of the process and the reliability of the device can be improved by forming.

Description

반도체 소자의 소자분리막 형성 방법Device isolation film formation method of semiconductor device

본 발명은 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 특히 용이하게 평탄화를 이룰 수 있도록 한 반도체 소자의 소자분리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device to facilitate planarization.

일반적으로 반도체 소자의 제조 공정에서 소자와 소자 또는 주변 지역과 메모리 셀 지역을 전기적으로 분리시키기 위하여 소자분리 영역에 소자분리막을 형성한다. 이러한 소자분리막은 LOCOS(Local Oxidation of Silicon) 공정 또는 트렌치(Trench)를 이용한 방법 등과 같이 여러 가지 방법에 의해 형성될 수 있는데, 그 중 트렌치를 이용한 종래 반도체 소자의 소자분리막 형성 방법을 도 1A 내지 도 1D를 통해 설명하면 다음과 같다.In general, in the fabrication process of a semiconductor device, an isolation layer is formed in an isolation region to electrically isolate an element and a device, or a peripheral region and a memory cell region. The device isolation film may be formed by various methods, such as a local oxide of silicon (LOCOS) process or a method using a trench. Among them, a method of forming a device isolation film of a conventional semiconductor device using trenches is shown in FIGS. Explained through 1D is as follows.

도 1A 내지 도 1D는 종래 반도체 소자의 소자분리막 형성 방법을 설명하기 위한 소자의 단면도로서, 도 1A는 실리콘 기판(1)상에 패드 산화막(2) 및 질화막(3)을 순차적으로 형성한 후 상기 질화막(3) 및 패드 산화막(2)을 순차적으로 패터닝한 상태의 단면도이다.1A to 1D are cross-sectional views of a device for explaining a method of forming a device isolation film of a conventional semiconductor device, and FIG. 1A illustrates the formation of a pad oxide film 2 and a nitride film 3 sequentially on a silicon substrate 1. It is sectional drawing of the state which patterned the nitride film 3 and the pad oxide film 2 sequentially.

도 1B는 패터닝된 상기 질화막(3) 및 패드 산화막(2)을 마스크로 이용하여 노출된 부분의 상기 실리콘 기판(1)을 소정 깊이 식각하여 트렌치(4)를 형성한 상태의 단면도이다.FIG. 1B is a cross-sectional view of a trench 4 formed by etching a predetermined depth of the exposed silicon substrate 1 using the patterned nitride film 3 and the pad oxide film 2 as a mask.

도 1C는 상기 트렌치(4)가 매립되도록 전체 상부면에 산화막(5)을 13000Å의 두께로 형성한 상태의 단면도로서, 이때 상기 산화막(5)은 O3TEOS로 형성한다.FIG. 1C is a cross-sectional view of the oxide film 5 formed on the entire upper surface of the trench 4 so that the trench 4 is buried, and the oxide film 5 is formed of O 3 TEOS.

도 1D는 화학적 기계적 연마(Chemical Mechanical Polishing) 방법을 이용하여 상기 산화막(5)을 평탄화 시킨 후 잔류된 상기 질화막(3) 및 패드 산화막(2)을 순차적으로 제거하므로써 상기 트렌치(4)내에 소자분리막(5A)이 형성된 상태의 단면도인데, 상기 연마 공정시 상기 산화막(5)의 과도 식각에 의해 표면의 평탄도가 불량한 상태가 도시된다. 이는 상기 연마 공정시 마스크층으로 이용되는 상기 질화막(3)과 산화막(5)의 제거비 차이로 인해 발생되는 현상이기도 하지만, 주요한 원인은 상기 연마 공정시 연마 정지점을 정확히 감지하지 못하는 것이다. 여기서 일반적으로 질화막과 산화막은 20 : 1의 식각비를 갖는다고 보고되었으나, 실제 화학적 기계적 연마 방법을 이용하여 측정한 결과 질화막의 식각속도가 산화막보다 6배 정도 빠르다는 사실을 알게 되었다. 따라서 상기 산화막(5)의 과도한 식각을 방지하기 위해서는 상기 연마 공정시 연마 정지점을 검출할 수 있는 모니터링(Monitering) 장치(예를 들어 럭스트론(Luxtron))을 사용해야 한다. 그러나 이 경우 상기 질화막(3)은 상기 산화막(5)에 대하여 낮은 식각 선택비를 갖기 때문에 상기 모니터링 장치가 연마 정지점을 정확하게 검출하지 못하게 된다. 그래서 상기 연마 공정을 실시하기 전에 테스트 연마 공정을 실시하여 연마 시간을 결정하는 방법을 이용하는데, 이 경우 공정의 균일도가 낮아지며 상기 질화막상에 산화막이 잔류되는 경우 상기 질화막이 제거되지 않는 단점이 있다.FIG. 1D illustrates a device isolation film in the trench 4 by sequentially removing the nitride film 3 and the pad oxide film 2 remaining after the planarization of the oxide film 5 using a chemical mechanical polishing method. 5A is a cross sectional view showing a state in which the surface flatness is poor due to excessive etching of the oxide film 5 during the polishing process. This is a phenomenon caused by the difference in removal ratio between the nitride film 3 and the oxide film 5 used as the mask layer during the polishing process, but the main cause is that the polishing stop point is not accurately detected during the polishing process. In general, the nitride film and the oxide film have been reported to have an etching ratio of 20: 1, but it was found that the etching rate of the nitride film was about 6 times faster than the oxide film as measured by the actual chemical mechanical polishing method. Therefore, in order to prevent excessive etching of the oxide film 5, a monitoring device (for example, Luxtron) capable of detecting a polishing stop point during the polishing process should be used. However, in this case, since the nitride film 3 has a low etching selectivity with respect to the oxide film 5, the monitoring device cannot accurately detect the polishing stop point. Therefore, a method of determining a polishing time by performing a test polishing process before performing the polishing process is used. In this case, the uniformity of the process is lowered and the nitride film is not removed when an oxide film remains on the nitride film.

따라서 본 발명은 패드 산화막 및 질화막으로 이루어진 마스크층상에 강도 및 전도율이 높은 금속층을 형성하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 소자분리막 형성 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a device isolation film of a semiconductor device capable of solving the above-mentioned disadvantages by forming a metal layer having high strength and conductivity on a mask layer composed of a pad oxide film and a nitride film.

상기한 목적을 달성하기 위한 본 발명은 실리콘 기판상에 패드 산화막, 질화막 및 금속층을 순차적으로 형성한 후 소자분리 영역의 상기 실리콘 기판이 노출되도록 상기 금속층, 질화막 및 패드 산화막을 순차적으로 패터닝하는 단계와, 상기 단계로부터 패터닝된 상기 금속층, 질화막 및 패드 산화막을 마스크로 이용한 식각 공정으로 노출된 상기 실리콘 기판을 식각하여 트렌치를 형성하는 단계와, 상기 단계로부터 상기 트렌치가 매립되도록 전체 상부면에 산화막을 형성한 후 상기 금속층을 연마 정지점으로 이용하여 상기 산화막을 연마하는 단계와, 상기 단계로부터 잔류된 상기 금속층, 질화막 및 패드 산화막을 순차적으로 제거하는 단계로 이루어지는 것을 특징으로 하며, 상기 금속층은 상기 질화막보다 강도 및 전도율이 높은 물질로 형성되고, 상기 물질은 티타늄 나이트라이드인 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of sequentially forming a pad oxide film, a nitride film, and a metal layer on a silicon substrate, and then sequentially patterning the metal layer, the nitride film, and the pad oxide film to expose the silicon substrate in an isolation region. Forming a trench by etching the silicon substrate exposed by an etching process using the metal layer, the nitride layer, and the pad oxide layer patterned from the step as a mask; and forming an oxide layer on the entire upper surface of the trench to fill the trench. And then polishing the oxide film using the metal layer as a polishing stop point, and sequentially removing the metal layer, the nitride film, and the pad oxide film remaining from the step, wherein the metal layer is more than the nitride film. Formed of a material with high strength and conductivity The material is characterized in that nitride titanium nitride.

도 1A 내지 도 1D는 종래 반도체 소자의 소자분리막 형성 방법을 설명하기 위한 소자의 단면도.1A to 1D are cross-sectional views of a device for explaining a method of forming a device isolation film of a conventional semiconductor device.

도 2A 내지 도 2D는 본 발명에 따른 반도체 소자의 소자분리막 형성 방법을 설명하기 위한 소자의 단면도.2A to 2D are cross-sectional views of a device for explaining a method of forming a device isolation film of a semiconductor device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 및 11 : 실리콘 기판2 및 12 : 패드 산화막1 and 11: silicon substrate 2 and 12: pad oxide film

3 및 13 : 질화막4 및 15 : 트렌치3 and 13: nitride film 4 and 15: trench

5 및 16 : 산화막5A 및 16A : 소자분리막5 and 16: oxide film 5A and 16A: device isolation film

14 : 금속층14: metal layer

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 2A 내지 도 2D는 본 발명에 따른 반도체 소자의 소자분리막 형성 방법을 설명하기 위한 소자의 단면도로서, 도 2A는 실리콘 기판(11)상에 패드 산화막(12), 질화막(13) 및 금속층(14)을 순차적으로 형성한 후 소자분리 영역의 상기 실리콘 기판(11)이 노출되도록 상기 금속층(14), 질화막(13) 및 패드 산화막(12)을 순차적으로 패터닝한 상태의 단면도로서, 상기 패드 산화막(12)은 250 내지 350Å, 상기 질화막(13)은 900 내지 1400Å 그리고 상기 금속층(14)은 250 내지 350Å의 두께로 형성된다. 그리고 상기 금속층(14)은 티타늄 나이트라이드(TiN)과 같이 상기 질화막(13) 보다 강도 및 전도율이 높은 물질로 형성한다.2A to 2D are cross-sectional views of a device for explaining a method of forming a device isolation film of a semiconductor device according to the present invention, and FIG. 2A is a pad oxide film 12, a nitride film 13, and a metal layer 14 on a silicon substrate 11. ) Is a cross-sectional view of the metal layer 14, the nitride film 13, and the pad oxide film 12 sequentially patterned so that the silicon substrate 11 in the device isolation region is sequentially exposed. 12) is 250 to 350 kPa, the nitride film 13 is 900 to 1400 kPa and the metal layer 14 is formed to a thickness of 250 to 350 kPa. The metal layer 14 is formed of a material having a higher strength and conductivity than the nitride film 13, such as titanium nitride (TiN).

도 2B는 패터닝된 상기 금속층(14), 질화막(13) 및 패드 산화막(12)을 마스크로 이용한 식각 공정으로 노출된 부분의 상기 실리콘 기판(11)을 소정 깊이 식각하여 트렌치(15)를 형성한 상태의 단면도이다.FIG. 2B shows a trench 15 formed by etching the silicon substrate 11 in a portion exposed through an etching process using the patterned metal layer 14, the nitride layer 13, and the pad oxide layer 12 as a mask. It is a cross section of the condition.

도 2C는 상기 트렌치(15)가 매립되도록 전체 상부면에 10000 내지 15000 Å 두께의 산화막(16)을 형성한 상태의 단면도로서, 상기 산화막(16)은 O3TEOS로 형성한다.2C is a cross-sectional view of the oxide film 16 having a thickness of 10000 to 15000 5000 on the entire upper surface of the trench 15 so as to fill the trench 15. The oxide film 16 is formed of O 3 TEOS.

도 2D는 화학적 기계적 연마 방법을 이용하여 상기 산화막(15)을 평탄화시킨 후 잔류된 상기 금속층(14), 질화막(13) 및 패드 산화막(12)을 순차적으로 제거하므로써 상기 트렌치(15)내에 소자분리막(16A)이 형성된 상태의 단면도인데, 이때 연마 정지점을 검출하기 위해 모니터링 장비를 사용한다. 그러면 여기서 상기 모니터링 장비를 사용하여 연마 공정을 실시하는 과정을 설명하면 다음과 같다.FIG. 2D illustrates a device isolation film in the trench 15 by sequentially removing the metal layer 14, the nitride film 13, and the pad oxide film 12 remaining after planarizing the oxide film 15 using a chemical mechanical polishing method. 16A is a cross sectional view in which the monitoring equipment is used to detect the polishing stop point. Then, the process of performing the polishing process using the monitoring equipment is as follows.

먼저, 화학적 기계적 연마 장치를 이용하여 상기 산화막(15)을 연마하기 시작한다. 이후 상기 금속층(14)의 표면이 노출되어 연마패드에 의해 상기 금속층(14)이 연마되면 상기 산화막(15)과의 식각비 차이로 인한 회전속도의 변화가 일어나는데, 이때 상기 연마패드를 회전시키는 구동모터의 기전력 차가 상기 모니터링 장치에 전기적 신호로 전달된다. 그러므로 상기 모니터링 장치는 시간의 변화에 따른 전류값의 변화를 이용하여 연마 정지점을 정확하게 검출한다. 또한 이때 상기 실리콘 기판(11)의 중앙부와 가장자리부 간의 제거비 차이로 인해 중앙부의 상기 산화막(15)이 제거되기 전에 가장자리부의 상기 금속층(14)이 제거되는 현상이 발생되면 상기 금속층(14)은 낮은 제거비를 갖기 때문에 중앙부의 상기 산화막(15)이 완전히 제거될 때까지 강한 마스크층 역할을 하여 평탄도를 향상시키게 된다. 결과적으로 상기 실리콘 기판(11)의 표면 상부로 돌출된 상기 소자분리막(16A)의 높이(H)는 500 내지 600 Å 정도가 되어 양호한 소자분리 효과를 얻을 수 있다.First, the oxide film 15 is polished using a chemical mechanical polishing apparatus. Thereafter, when the surface of the metal layer 14 is exposed and the metal layer 14 is polished by the polishing pad, a change in rotational speed occurs due to a difference in etching ratio with the oxide film 15. In this case, the driving of rotating the polishing pad occurs. The electromotive force difference of the motor is transmitted to the monitoring device as an electrical signal. Therefore, the monitoring device accurately detects the polishing stop point by using the change of the current value with the change of time. In addition, when the phenomenon that the metal layer 14 of the edge portion is removed before the oxide layer 15 is removed from the center portion due to the difference in the removal ratio between the center portion and the edge portion of the silicon substrate 11 occurs, the metal layer 14 may be low. Since it has a removal ratio, it serves as a strong mask layer until the oxide film 15 in the center portion is completely removed, thereby improving flatness. As a result, the height H of the device isolation film 16A protruding above the surface of the silicon substrate 11 is about 500 to 600 Å, so that a good device separation effect can be obtained.

상술한 바와 같이 본 발명에 의하면 패드 산화막 및 질화막으로 이루어진 마스크층상에 강도 및 전도성이 높은 금속층을 형성하므로써 화학적 기계적 연마 장치를 이용한 평탄화 공정시 연마 정지점을 용이하게 검출할 수 있다. 그러므로 공정의 안정도 및 소자의 신뢰성을 향상시키며, 또한 공정의 진행시간이 감소되어 소자의 수율이 증대될 수 있는 효과가 있다.As described above, according to the present invention, by forming a metal layer having high strength and conductivity on a mask layer made of a pad oxide film and a nitride film, the polishing stop point can be easily detected during the planarization process using a chemical mechanical polishing apparatus. Therefore, the stability of the process and the reliability of the device are improved, and the progress time of the process is reduced, and the yield of the device can be increased.

Claims (6)

반도체 소자의 소자분리막 형성 방법에 있어서,In the device isolation film forming method of a semiconductor device, 실리콘 기판상에 패드 산화막, 질화막 및 금속층을 순차적으로 형성한 후 소자분리 영역의 상기 실리콘 기판이 노출되도록 상기 금속층, 질화막 및 패드 산화막을 순차적으로 패터닝하는 단계와,Sequentially forming a pad oxide film, a nitride film, and a metal layer on a silicon substrate, and subsequently patterning the metal layer, the nitride film, and the pad oxide film to expose the silicon substrate in an isolation region; 상기 단계로부터 패터닝된 상기 금속층, 질화막 및 패드 산화막을 마스크로 이용한 식각 공정으로 노출된 상기 실리콘 기판을 식각하여 트렌치를 형성하는 단계와,Etching the silicon substrate exposed by an etching process using the metal layer, the nitride film, and the pad oxide film patterned from the step as a mask to form a trench; 상기 단계로부터 상기 트렌치가 매립되도록 전체 상부면에 산화막을 형성한 후 상기 금속층을 연마 정지점으로 이용하여 상기 산화막을 연마하는 단계와,Forming an oxide film on the entire upper surface of the trench to fill the trench, and then polishing the oxide film using the metal layer as a polishing stop point; 상기 단계로부터 잔류된 상기 금속층, 질화막 및 패드 산화막을 순차적으로 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.And sequentially removing the metal layer, the nitride film, and the pad oxide film remaining from the step. 제 1 항에 있어서,The method of claim 1, 상기 패드 산화막은 250 내지 350Å, 상기 질화막은 900 내지 1400Å 그리고 상기 금속층은 250 내지 350Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.The pad oxide film is 250 to 350 Å, the nitride film is 900 to 1400 Å and the metal layer is 250 to 350 두께 thickness of the device isolation film forming method, characterized in that formed. 제 1 항에 있어서,The method of claim 1, 상기 금속층은 상기 질화막보다 강도 및 전도율이 높은 물질로 형성된 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.And the metal layer is formed of a material having a higher strength and higher conductivity than the nitride film. 제 3 항에 있어서,The method of claim 3, wherein 상기 물질은 티타늄 나이트라이드인 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.And the material is titanium nitride. 제 1 항에 있어서,The method of claim 1, 상기 산화막은 O3TEOS로 형성되며 10000 내지 15000 Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.And the oxide film is formed of O 3 TEOS and formed to a thickness of 10000 to 15000 kPa. 제 1 항에 있어서,The method of claim 1, 상기 산화막은 화학적 기계적 연마 방법으로 평탄화되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.And the oxide layer is planarized by a chemical mechanical polishing method.
KR1019960072534A 1996-12-26 1996-12-26 Method of forming an element isolation region in a semiconductor device KR100223266B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960072534A KR100223266B1 (en) 1996-12-26 1996-12-26 Method of forming an element isolation region in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960072534A KR100223266B1 (en) 1996-12-26 1996-12-26 Method of forming an element isolation region in a semiconductor device

Publications (2)

Publication Number Publication Date
KR19980053430A true KR19980053430A (en) 1998-09-25
KR100223266B1 KR100223266B1 (en) 1999-10-15

Family

ID=19491114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960072534A KR100223266B1 (en) 1996-12-26 1996-12-26 Method of forming an element isolation region in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100223266B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451499B1 (en) * 1998-12-28 2004-12-13 주식회사 하이닉스반도체 Device Separating Method of Semiconductor Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451499B1 (en) * 1998-12-28 2004-12-13 주식회사 하이닉스반도체 Device Separating Method of Semiconductor Device

Also Published As

Publication number Publication date
KR100223266B1 (en) 1999-10-15

Similar Documents

Publication Publication Date Title
US5321304A (en) Detecting the endpoint of chem-mech polishing, and resulting semiconductor device
US5272117A (en) Method for planarizing a layer of material
US5940716A (en) Methods of forming trench isolation regions using repatterned trench masks
US5811315A (en) Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
US4663832A (en) Method for improving the planarity and passivation in a semiconductor isolation trench arrangement
US5516625A (en) Fill and etchback process using dual photoresist sacrificial layer and two-step etching process for planarizing oxide-filled shallow trench structure
US5750433A (en) Methods of forming electrically isolated active region pedestals using trench-based isolation techniques
US6091130A (en) Semiconductor device having structure suitable for CMP process
US20020039874A1 (en) Temperature endpointing of chemical mechanical polishing
US5863825A (en) Alignment mark contrast enhancement
KR100223266B1 (en) Method of forming an element isolation region in a semiconductor device
US5928961A (en) Dishing inhibited shallow trench isolation
US6180489B1 (en) Formation of finely controlled shallow trench isolation for ULSI process
US6653202B1 (en) Method of shallow trench isolation (STI) formation using amorphous carbon
US6443809B1 (en) Polishing apparatus and method for forming an integrated circuit
WO1993010559A1 (en) Process for fabricating insulation-filled deep trenches in semiconductor substrates
US5965459A (en) Method for removing crevices induced by chemical-mechanical polishing
US6380047B1 (en) Shallow trench isolation formation with two source/drain masks and simplified planarization mask
US5654227A (en) Method for local oxidation of silicon (LOCOS) field isolation
US20080044980A1 (en) Method of forming a semiconductor device
KR100253272B1 (en) Shallow trench isolation method for semiconductor using chemical-mechanical polishing
KR0177396B1 (en) Flattening method of semiconductor device
US6531265B2 (en) Method to planarize semiconductor surface
KR100286901B1 (en) Shallow Trench Manufacturing Method for Isolation of Semiconductor Devices
KR19980060506A (en) Device Separator Formation Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee