KR19980053224A

KR19980053224A - Encoder and Decoder Meet MTR Conditions

Info

Publication number: KR19980053224A
Application number: KR1019960072295A
Authority: KR
Inventors: 이재진
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1996-12-26
Filing date: 1996-12-26
Publication date: 1998-09-25
Also published as: KR100259140B1

Abstract

본 발명은 인코더(ENCO-DER) 및 디코더(DECODER)에 관한 것으로, 특히, 인코딩된 데이타의 출력이 C1, C2, C3, C4, C5라 하고, 그 입력이 M1, M2, M3, M4이라 할 때,The present invention relates to an encoder (ENCO-DER) and a decoder (DECODER), in particular, the output of the encoded data is called C1, C2, C3, C4, C5, the input is M1, M2, M3, M4 time,

의 논리를 만족하도록 구성됨을 특징으로 하는 MTR 조건을 만족하는 인코더와,An encoder that satisfies an MTR condition, wherein the encoder satisfies the logic of

의 논리를 만족하도록 구성됨을 특징으로 하는 MTR 조건을 만족하는 디코더로, 자기기록매체에 디지탈 데이타를 저장하거나, 저장된 데이타를 독출할 경우, MTR(MAXIMUM TRANSITION RUN)조건을 만족시키므로 인해, 비트 트랜지션(BIT TRANSITION)이 연속하여 3회이상 발생하지 않아 이로인한 에러를 방지할 수 있는 효과가 있는 것이다.A decoder that satisfies the MTR condition, wherein the decoder satisfies the MTR (MAXIMUM TRANSITION RUN) condition when storing digital data on the magnetic recording medium or reading the stored data. BIT TRANSITION) does not occur more than 3 times in a row, thereby preventing the error caused by this.

Description

Encoder and Decoder Meet MTR Conditions

제 1 도는 본 발명 MTR 조건을 만족하는 인코더 및 디코더의 4비트 입력 데이타와, MTR 조건을 만족하는 5비트 코드화된 데이타와의 관계를 나타낸 도면,1 is a diagram showing a relationship between 4-bit input data of an encoder and a decoder satisfying an MTR condition of the present invention and 5-bit coded data satisfying an MTR condition;

제 2 도는 본 발명 MTR 조건을 만족하는 인코더 설계를 위한 카르노 맵을 나타낸 도면,2 is a view showing a Carnot map for the encoder design that satisfies the MTR conditions of the present invention,

제 3 도는 본 발명 MTR 조건을 만족하는 인코더의 실시예를 나타낸 논리 회로도,3 is a logic circuit diagram showing an embodiment of an encoder that satisfies the MTR condition of the present invention;

제 4 도는 본 발명 MTR 조건을 만족하는 디코더의 실시예를 나타낸 논리 회로도,4 is a logic circuit diagram showing an embodiment of a decoder that satisfies the MTR condition of the present invention;

제 5 도는 본 발명 MTR 조건을 만족하는 인코더 및 디코더의 인코딩과정과 디코딩과정을 나타낸 도면.5 is a diagram illustrating an encoding process and a decoding process of an encoder and a decoder satisfying an MTR condition of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

C1~C5 : 출력 데이타C1 ~ C5: output data

M1~M4 : 입력 데이타M1 ~ M4: input data

본 발명은 인코더(ENCODER) 및 디코더(DECODER)에 관한 것으로, 특히, 자기기록매체에 디지탈 데이타를 저장하거나, 저장된 데이타를 독출할 경우, MTR(MAXIMUM TRANSITION RUN) 조건을 만족시키도록 하므로 인해, 비트 트랜지션(BIT TRANSITION)이 연속하여 3회이상 발생하지 않도록 하기 위한 것이다.The present invention relates to an encoder (ENCODER) and a decoder (DECODER), in particular, when storing digital data on the magnetic recording medium, or read the stored data, because the bit to meet the MTR (MAXIMUM TRANSITION RUN) conditions, This is to ensure that no transition occurs more than three times in succession.

주지하다시피, 디지탈 데이타를 저장하는 고밀도의 자기기록매체에 저장된 데이타를 읽을 때 발생하는 에러 중의 하나는, 상기 자기기록매체에 저장되는 비트들의 구조에 기인한다.As is well known, one of the errors that occur when reading data stored in a high density magnetic recording medium storing digital data is due to the structure of bits stored in the magnetic recording medium.

즉, 비트가 0에서 1, 또는 1에서 0으로 천이하는 비트 트랜지션이 3회 이상 연속될 경우에는 데이타 독출시 에러가 발생할 확률이 매우 높은 것으로 이것은 많은 연구 결과 밝혀진 사실이다.That is, when the bit transitions from 0 to 1 or from 1 to 0 are repeated three or more times, the probability of error in data reading is very high.

또한, MTR 조건이란, 비트 트랜지션이 연속하여 3회 이상 발생되지 않도록 하는 조건을 말하는 것으로, 예를 들어 101010, 또는 10101과 같은 비트열이 생성되지 않도록 하는 조건을 말한다.The MTR condition refers to a condition in which bit transitions do not occur three or more times in succession. For example, the MTR condition refers to a condition in which a bit string such as 101010 or 10101 is not generated.

그러나, 종래의 데이타 저장방식에 있어서는, 각각의 프로그램 언어, 또는 사용자 프로그램에 의해 지정된 비트열로 데이타를 저장/독출하므로 인해, 상기 MTR 조건을 만족하지 못하는 경우가 발생해 에러가 발생된다는 문제점이 있었다.However, in the conventional data storage method, there is a problem in that an error occurs because the MTR condition is not satisfied because data is stored / read in a bit string designated by each program language or a user program. .

본 발명의 목적은, 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 특히, 데이타를 저장하거나 독출할 경우, 상기 MTR 조건을 만족하도록 하므로써 비트의 구조에 의한 에러를 제거할 수 있는 MTR 조건을 만족하는 인코더 및 디코더를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional problems. Particularly, when storing or reading data, the present invention satisfies the MTR condition that can eliminate an error due to the bit structure by satisfying the MTR condition. To provide an encoder and a decoder.

상기와 같은 목적을 달성하기 위하여 본 발명 MTR 조건을 만족하는 인코더는, 인코딩된 데이타의 출력이 C1, C2, C3, C4, C5라 하고, 그 입력이 M1, M2, M3, M4이라 할 때,In order to achieve the above object, the encoder satisfying the MTR condition of the present invention, when the output of the encoded data is C1, C2, C3, C4, C5, the input is M1, M2, M3, M4,

의 논리를 만족하도록 구성됨을 그 기술적 구성상의 특징으로 한다.It is configured to satisfy the logic of the technical configuration features.

한편, 본 발명 MTR 조건을 만족하는 디코더는, 디코딩된 데이타의 출력이 M1, M2, M3, M4라 하고, 그 입력이 C1, C2, C3, C4, C5라 할 때,On the other hand, the decoder that satisfies the MTR condition of the present invention, when the output of the decoded data is M1, M2, M3, M4, the input is C1, C2, C3, C4, C5,

이러한 본 발명 MTR 조건을 만족하는 인코더 및 디코더는, 데이타를 저장할 경우에는 상기 인코더를 통해 저장하고, 저장된 데이타를 독출할 경우에는 상기 디코더를 통해 독출하므로써, MTR 조건을 만족시킬수 있는 것으로, 이로인해, 연속되는 3회 이상의 비트 트랜지션으로 인한 에러를 방지할 수 있게 되는 것이다.The encoder and decoder satisfying the MTR condition of the present invention can satisfy the MTR condition by storing the data through the encoder and reading the stored data through the decoder. It is possible to prevent an error due to three or more consecutive bit transitions.

이하, 상기와 같이 구성된 본 발명 MTR 조건을 만족하는 인코더 및 디코더의 기술적 사상에 따른 실시예를 들어 그 구성 및 동작을 첨부된 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the encoder and decoder satisfying the MTR condition of the present invention configured as described above will be described in detail with reference to the accompanying drawings.

주지하다시피, 16개의 코드워드(CODEWORD)를 갖는 4비트의 입력을 처리할 수 있으며, MTR 조건을 만족하는 코드워드의 최소출력비트는 5비트이다.As is well known, a 4-bit input having 16 codewords can be processed, and the minimum output bit of the codeword that satisfies the MTR condition is 5 bits.

그러므로 본 실시예에서는 4비트의 입력, 5비트의 출력을 갖는 인코더와, 5비트의 입력, 4비트의 출력을 갖는 디코더를 그 예로 하여 설명한다.Therefore, in the present embodiment, an encoder having a 4-bit input and a 5-bit output, and a decoder having a 5-bit input and a 4-bit output will be described as an example.

[실시예 1]Example 1

실시예 1은 본 발명 MTR 조건을 만족하는 인코더의 기술적 사상에 따른 실시예를 나타낸 것이다.Embodiment 1 shows an embodiment according to the technical spirit of the encoder that satisfies the MTR condition of the present invention.

제 1 도는, 4비트의 입력 데이타(M1~M4)와, 상기 입력 데이타(M1~M4)에 MTR 조건을 대입한 5비트의 코드화된 출력 데이타(C1~C5)를 나타낸 것이다.FIG. 1 shows 4-bit input data M1 to M4 and 5-bit coded output data C1 to C5 in which an MTR condition is substituted for the input data M1 to M4.

따라서, 상기 출력 데이타(C1~C5)와 입력 데이타(M1~M4)와의 관계를, 제 2 도에서 나타낸 바와 같이, 카르노 맵(KARNAUGH MAP)을 사용하여 정리하면 다음 식[1]~식[5]와 같다.Therefore, as shown in FIG. 2, the relationship between the output data C1 to C5 and the input data M1 to M4 is summarized using the CARRNAUGH MAP as shown in FIG. Is the same as

---------- [1] ---------- [One]

-------[2] -------[2]

------------------ [3] ------------------ [3]

--------[4] --------[4]

---------- [5] ---------- [5]

한편, 제 3 도는 OR게이트와 AND게이트 및 NOT게이트를 사용하여 상기 식[1]~식[5]의 논리를 만족하도록 구성한 것이다.On the other hand, Figure 3 is configured to satisfy the logic of the formula [1] to formula [5] by using the OR gate, AND gate and NOT gate.

이와 같이 구성된 각각의 논리게이트는 그 고유의 논리에 의해 입력된 데이타를 코드화시켜 5비트의 코드화된 데이타를 출력하게 된다.Each logical gate configured as described above encodes data input by its own logic to output 5-bit coded data.

예를 들어, M1=0, M2=1, M3=1, M4=0 이라고 하였을 경우 코드화된 출력은 C1=1, C2=0, C3=0, C4=1, C5=0이 되는 것이다.For example, when M1 = 0, M2 = 1, M3 = 1, M4 = 0, the coded output is C1 = 1, C2 = 0, C3 = 0, C4 = 1, C5 = 0.

따라서, 제 1 도에서와 같이, 5비트의 출력 데이타(C1~C5)가 MTR 조건을 만족시키도록 4비트의 입력 데이타(M1~M4)를 코드화하게 되는 것이다.Therefore, as shown in FIG. 1, the 4-bit input data M1 to M4 are coded so that the 5-bit output data C1 to C5 satisfy the MTR condition.

[실시예 2]Example 2

실시예 2는 본 발명 MTR 조건을 만족하는 디코더의 기술적 사상에 따른 실시예를 나타낸 것이다.Embodiment 2 shows an embodiment according to the technical idea of a decoder that satisfies the MTR condition of the present invention.

먼저, 제 1 도에서, 4비트의 입력 데이타(M1~M4)로 부터 코드화된 출력 데이타(C1~C5)를 얻는 과정을 역으로 카르노 맵을 적용하어 식[6]~식[9]를 구한다.First, in Fig. 1, equations [6] to [9] are obtained by applying a Carno map to the process of obtaining coded output data C1 to C5 from four bits of input data M1 to M4. .

---------------- [6] ---------------- [6]

------------[7] ------------ [7]

------- [8] ------- [8]

------------[9] ------------ [9]

또한, OR 게이트와 AND 게이트 및 NOT게이트를 사용하여, 제 4 도에서 도시되는 바와 같이, 상기 식[6]~식[9]의 논리를 만족하도록 회로를 구성한다.In addition, by using an OR gate, an AND gate, and a NOT gate, a circuit is configured so as to satisfy the logic of the above formulas [6] to [9] as shown in FIG.

이와 같이 구성된 본 발명 MTR 조건을 만족하는 디코더는, 논리게이트 고유의 논리에 의해, 입력된 5비트의 데이타를 디코딩시켜 4비트의 데이타를 출력하게 되는 것이다.The decoder that satisfies the MTR condition of the present invention configured as described above decodes the input 5-bit data and outputs 4-bit data by logic unique to the logic gate.

예를 들어, C1=1, C2=0, C3=0, C4=1, C5=0 이라고 하였을 경우 코드화된 출력은 M1=0, M2=1, M3=1, M4=0 이다.For example, if C1 = 1, C2 = 0, C3 = 0, C4 = 1, C5 = 0, the coded output is M1 = 0, M2 = 1, M3 = 1, M4 = 0.

따라서, 제 1 도에서와 같이, MTR 조건을 만족시키는 5비트의 인코딩된 데이타(C1~C5)를 4비트의 원래 데이타(M1~M4)로 디코딩시키게 되는 것이다.Therefore, as shown in FIG. 1, 5-bit encoded data C1 to C5 satisfying the MTR condition are decoded into 4-bit original data M1 to M4.

다시말해, 제 5 도에서 도시되는 바와 같이, 데이타를 저장할 경우에는 상기 실시예 1에서 설명한 인코더를 통해 그 입력 데이타가 MTR 조건을 만족하도록 코드화하여 저장하는 것이며, 상기 저장된 데이타를 독출할 경우에는 상기 실시예 2에서 설명한 디코더를 통해 인코딩된 데이타를 원래의 데이타로 디코딩시키게 되는 것으로, 이로인해 연속되는 3회 이상의 비트 트랜지션에 의한 에러를 방지할 수 있게 되는 것이다.In other words, as shown in FIG. 5, when data is stored, the input data is encoded and stored by the encoder described in the first embodiment so as to satisfy the MTR condition, and when the stored data is read, By decoding the encoded data into the original data through the decoder described in the second embodiment, it is possible to prevent errors due to three or more consecutive bit transitions.

이상에서 살펴본 바와 같이, 본 발명 MTR 조건을 만족하는 인코더 및 디코더는, 특히, 데이타를 저장할 경우에는, 인코더를 통해 저장할 데이타가 MTR 조건을 만족하도록 하고, 저장된 데이타를 독출할 경우에는, 디코더를 통해 인코딩된 데이타를 복원시키는 것으로, 연속되는 3회 이상의 비트 트랜지션으로 인한 에러를 방지할 수 있는 효과가 있는 것이다.As described above, the encoder and decoder satisfying the MTR condition of the present invention, in particular, when storing data, ensure that the data to be stored through the encoder satisfies the MTR condition, and when reading out the stored data, Restoring the encoded data has the effect of preventing errors due to three or more consecutive bit transitions.

Claims

When the output of encoded data is C1, C2, C3, C4, C5, and its input is M1, M2, M3, M4,

Encoder satisfying the MTR condition, characterized in that configured to satisfy the logic of.

When the output of the decoded data is M1, M2, M3, M4, and its input is C1, C2, C3, C4, C5,

A decoder that satisfies the MTR condition characterized in that it is configured to satisfy the logic of.