KR19980051072A - Airbridge Inductor and Manufacturing Method - Google Patents

Airbridge Inductor and Manufacturing Method Download PDF

Info

Publication number
KR19980051072A
KR19980051072A KR1019960069936A KR19960069936A KR19980051072A KR 19980051072 A KR19980051072 A KR 19980051072A KR 1019960069936 A KR1019960069936 A KR 1019960069936A KR 19960069936 A KR19960069936 A KR 19960069936A KR 19980051072 A KR19980051072 A KR 19980051072A
Authority
KR
South Korea
Prior art keywords
inductor
metal wire
oxide film
manufacturing
lower metal
Prior art date
Application number
KR1019960069936A
Other languages
Korean (ko)
Inventor
정욱진
이광철
권영규
김광일
Original Assignee
신창식
재단법인 포항산업과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신창식, 재단법인 포항산업과학연구원 filed Critical 신창식
Priority to KR1019960069936A priority Critical patent/KR19980051072A/en
Publication of KR19980051072A publication Critical patent/KR19980051072A/en

Links

Abstract

본 발명은 MMIC용 반도체 설비의 수동소자인 인덕터에 관한 것으로, 특히 실리콘기판상에서 기생캐패시턴스를 최소로 가져가서 우수한 동작특성을 보장하게 되는 에어브리지형 인덕터 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductor which is a passive element of a semiconductor device for MMIC, and more particularly, to an air bridge inductor and a method of manufacturing the same, which ensures excellent operating characteristics by minimizing parasitic capacitance on a silicon substrate.

본 발명의 특징은 실리콘 기판(1)상에 실리콘 산화막을 도포하여 절연막을 형성하는 단계와, 동일한 폭을 갖는 상부금속선(3)과 하부금속선(4)이 상하로 겹치는 부분에서 공간적으로 분리되도록 하기 위해 아래부분의 하부금속선(4)을 먼저 배치하는 단계와, 다음공정으로 절연막으로서의 산화막을 일정두께로 도포한 후, 상부금속선(3)을 배치하는 단계와, 상하부에 금속선에 개구부(6),(10)을 형성하여 금속을 통하여 전기적으로 접촉시킴과 동시에, 전기적 연결을 위한 도선(5)과 하부금속선(4)과의 전기적 접촉을 위해 개구부(7),(11)을 형성하고, 메탈릭공정을 실행하는 단계와, 상기 단계에서 형성된 상부금속선(3)이 에어브리지형 인덕터로 동작할 수 있도록 인덕터의 나선부분에 해당되는 일정영역(2)에서 산화막을 선택적으로 제거하는 단계를 포함하는 에어브리지형 인덕터의 제조방법과 상기 제조방법을 통하여 제조되는 인덕터 장치에 있다.A feature of the present invention is to form an insulating film by applying a silicon oxide film on the silicon substrate (1), so that the upper metal wire 3 and the lower metal wire (4) having the same width so as to be spatially separated from the overlapping part To arrange the lower metal wire 4 of the lower part first, and to apply the oxide film as an insulating film to a predetermined thickness in the following process, and then to arrange the upper metal wire 3 to the upper and lower portions of the opening 6, And forming openings 7 and 11 for electrical contact between the conductive wire 5 and the lower metal wire 4 for electrical connection. And selectively removing the oxide film in a predetermined region (2) corresponding to the spiral portion of the inductor so that the upper metal wire (3) formed in the step can operate as an air bridge inductor. A method of manufacturing an airbridge inductor and an inductor device manufactured by the method.

이러한 본 발명에 따른 에어브리지형 인덕터는 초고주파 집적회로에 수동소자로서 매우 유용하게 적용될 수 있다.The air bridge type inductor according to the present invention can be very usefully applied as a passive element in an ultra high frequency integrated circuit.

Description

에어브리지형 인덕터 및 그의 제조방법Airbridge Inductor and Manufacturing Method

본 발명은 초고주파 직접회로로 불리워지는 MMIC(monolithic microwave lntegrated circuit)용 반도체 소자의 수동소자인 인덕터(inductor)의 구조 및 그의 제조방법에 관한 것으로서, 특히 화합물 반도체에서의 반절연성 기판보다 기판의 전도성이 큰 실리콘 기판에서도 기생캐패시턴스 효과가 작음에 의해 우수한 동작 특성을 갖는 에어브리지형 인덕터 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a structure of an inductor, which is a passive element of a semiconductor device for a monolithic microwave integrated circuit (MMIC), which is called a high frequency integrated circuit, and a method of manufacturing the same. The present invention relates to an airbridge type inductor having excellent operating characteristics due to its small parasitic capacitance effect even in a large silicon substrate, and a manufacturing method thereof.

초고주파 직접회로(MMIC)에서 사용되어져 온 인덕터는 반절연성 반도체 기판 또는 절연막위의 평면상에서 나선모양으로 제조되는 것으로 널리 알려져 있다.Inductors that have been used in ultra-high frequency integrated circuits (MMIC) are widely known to be manufactured in a spiral shape on a semi-insulating semiconductor substrate or on an insulating film.

특히 MMIC반도체 소자제조에서의 인덕터는 필수적으로 요구되는 수동부품 중의 하나이다.In particular, inductors in MMIC semiconductor device manufacturing are one of the required passive components.

지금까지 집적회로에 널리 이용되고 있는 인덕터는 주로 반절연성 화합물반도체 위 또는 절연막위에서 나선형의 금속선을 기판과 접촉된 형태로 제조되는 구조를 가진다. 이러한 인덕터 구조는 반절연성 기판 또는 절연기판상에서는 인덕터와 기판사이에서 발생하는 기생개패시턴스 효과가 작기때문에 그 사용상의 문제는 심각하지 않았다.The inductors widely used in integrated circuits up to now have a structure in which a spiral metal wire is contacted with a substrate on a semi-insulating compound semiconductor or an insulating film. This inductor structure has no serious problem in use because it has a small parasitic capacitance effect generated between the inductor and the substrate on the semi-insulating substrate or the insulating substrate.

그렇지만 최근에는 MMIC소자가 위성통신 및 군사적 특수목적에 의한 용도 이외에 900MHz대 주파수 대역의 개인 휴대통신(PCS : personal communication system) 및 1.8-2.2 GHz대 주파수 영역에서의 차세대 이동통신(FPLMTS : future pubic)등과 같은 민수적 목적의 MMIC 소자에 대한 수요가 급신장하고 있는 추세에 있다. 따라서 세계적으로 제조가격, 성능, 부품의 크기등과 같은 측면에서 우수한 제조공정기술을 확보할 필요가 있다.Recently, however, MMIC devices have been used for personal communication systems (PCS) in the 900 MHz band and next generation mobile communication (FPLMTS: future pubic) in the 1.8-2.2 GHz band. The demand for MMIC devices for civil purposes such as this is increasing rapidly. Therefore, it is necessary to secure excellent manufacturing process technology in terms of manufacturing price, performance, size of parts, and so on.

그러나 반절연성 화합물 반도체 기판을 이용하여 제조되는 MMIC소자는 기존의 실리콘 웨이퍼 제조공정기술을 이용하는 것보다 단위 생산단가가 매우 높다. 이것은 반도체 기판의 가격이 실리콘 웨이퍼에 비하여 비쌀 뿐만아니라 현재의 세계적 기술수준에서 제조되고 있는 웨이퍼의 크기도 상대적으로 작은 크기가 생산되고 있으며, 주어진 웨이퍼를 사요하여 제조하는 소자의 생산수를율 면에서도 실리콘 보다는 낮기 때문이다.However, MMIC devices manufactured using semi-insulating compound semiconductor substrates have a much higher unit cost than conventional silicon wafer manufacturing process technology. This not only makes semiconductor substrates more expensive than silicon wafers, but also produces smaller sizes of wafers manufactured at the current global level. Because it is lower than silicon.

또한, 초고주파 소자의 용도가 군사적 목적에서 민수용으로 확대되면서, 보다 저렴한 가격으로 많은 수의 초고주파 소자를 생산해야 할 필요가 최근에는 더욱 증가하고 있다.In addition, as the use of ultra-high frequency devices has been expanded from military purposes to civilian use, the need to produce a large number of ultra-high frequency devices at a lower price is increasing in recent years.

이와 같은 추세에 의해 실리콘 제조공정기술을 그대로 사용할 수 있는 SOI(silicon on insulator) 기판을 이용한 MMIC소자가 연구되고 발표된바 있다.As a result of this trend, MMIC devices using silicon on insulator (SOI) substrates, which can use silicon manufacturing process technology, have been researched and published.

SOI 기판을 이용하여 제조하는 방법도 SIMOX(separation by implanted oxygen) SOI기판을 이용하여 제조하는 방법과 SOI웨이퍼와 웨이퍼 직접접합 방법에 의한 SDB(silicon wafer direct bonding) SOI 웨이퍼를 이용하여 제조하는 방법에 대하여 모두 연구되고 있는 실정이다.The manufacturing method using an SOI substrate is also manufactured using a separation by implanted oxygen (SIMOX) SOI substrate, and a method using a silicon wafer direct bonding (SDB) SOI wafer by SOI wafer and wafer direct bonding method. All are being studied.

최근에는 SOI웨이퍼를 이용한 실리콘계 MMIC 소자의 제조기술이 미국의 Harris 연구소에서 발표된 바 있다. 그러나 이 제조기술은 약 1GHz 대에서 동작하는 마이크로웨이브 반도체 소자로 SOI 반도체 기판에 수동소자와 능동소자를 구현하여 얻어진 결과이다.Recently, a technology for manufacturing silicon-based MMIC devices using SOI wafers has been presented at Harris Institute in the United States. However, this fabrication technique is the result of the implementation of passive and active devices on a SOI semiconductor substrate as a microwave semiconductor device operating at about 1 GHz.

또한, 실리콘계 MMIC소자를 제조하기 위한 수동소자로서의 인덕터를SOI기판에서 구현하여 그 특성이 기존의 실리콘 웨이퍼를 사용하여 제조한 인덕터보다 우수한 결과를 얻었다고 발표된 바 있다.In addition, an inductor as a passive device for fabricating a silicon-based MMIC device has been reported to be implemented on a SOI substrate, and its characteristics are superior to that of an inductor manufactured using a conventional silicon wafer.

에어브리지 공정은 화합물 반도체 집적회로 제조공정에서 많이 이용되고 있는 기술이며, 이러한 기술은 이종접합 바이폴라 트랜지스터(HBT : heterojunction bipolar transisto) 또는 MODFET(modulation doped field effect transistor)등의 능동소자 제조과정에서 개발되어져 왔다. 에어브리지 공정을 이용하여 제조된 반도체소자의 초고주파 특성을 개선한 결과가 많이 발표된 바 있다.The air bridge process is widely used in the manufacturing of compound semiconductor integrated circuits, and this technology has been developed during the manufacturing of active devices such as heterojunction bipolar transistors (HBTs) or modulation doped field effect transistors (MODFETs). come. The results of improving the ultrahigh frequency characteristics of semiconductor devices manufactured using the air bridge process have been published.

화합물 반도체를 이용한 MMIC 소자 제조공정은 에어브리지 공정을 사용하지 않은 것보다 그 공정이 복잡하고, 또한 기대되는 MMIC 소자의 동작 특성 향상에도 효과가 크게 나타나지 않았다. 이것은 화합물 반도체기판의 비저항이 실리콘 기판보다는 매우 커서 상대적으로 볼때 거의 절연기판에서 MMIC소자를 제조하는 것과 유사한 결과가 나타나기 때문이다.The manufacturing process of the MMIC device using the compound semiconductor is more complicated than the air bridge process, and the expected improvement in the operating characteristics of the expected MMIC device is not significant. This is because the compound resistivity of the compound semiconductor substrate is much larger than that of the silicon substrate, and thus the result is similar to that of manufacturing an MMIC device in an almost insulated substrate.

본 발명의 목적은 종래의 수 100Ω-cm정도의 비저항값 이상을 얻기가 곤란한 CZ(czochraslsiki) 실리콘 웨이퍼 또는 CZ 실리콘 웨이퍼를 사용한 SOI 웨이퍼에서의 인덕터소자 및 제조방법에 관한 것으로, 특히 인덕터와 반도체 기판간의 기생캐패시턴스 효과를 최소화 시켜 우수한 동작 특성을 확보할 수 있는 에어비리지형 및 그의 제조방법에 관한 것이다.An object of the present invention relates to an inductor element and a manufacturing method of a CZ (czochraslsiki) silicon wafer or a SOI wafer using a CZ silicon wafer in which it is difficult to obtain a resistivity value of about 100 Ω-cm or more in particular. The present invention relates to an air carriage type and a method for manufacturing the same, which can secure excellent operating characteristics by minimizing the parasitic capacitance effect of the liver.

본 발명의 특징은 이중금속선 형성공정에 의한 방법과 다중지지구조에 의한 인덕터의 구조 및 그의 제조방법을 포함하는 것으로서, 이중금속선 형성공정에 의한 인덕터 소자를 실리콘기판과 전기적으로 절연된 구조로 제조하기 위하여 먼저 절연막으로 실리콘산화막을 도포한 후, 나선모양의 인덕터구조에서 동일한 폭을 갖는 상부금속선과 하부금속선이 상하로 겹치는 부분에서의 인덕터 금속선이 각각 공간적으로 분리되도록 하기 위해 아래부분의 하부금속선을 먼저 배치하고, 다음 공정으로 절연막으로서의 산화막을 일정두께로 도포한 후 상부금속선을 배치하며, 상하부 금속선을 개구부(6),(10)를 통하여 전기적으로 접촉시킴과 동시에 전기적 연결을 위한 도선과 하부금속선과의 전기적 접촉을 위한 개구부를 포함하고 있으며, 에어브리지형 인덕터로 동작할 수 있도록 인덕터의 나선부분에 해당되는 일정영역에서의 산화막을 선택적으로 제거하는 구조의 에어브리지형 인덕터 및 이러한 인덕터의 제조방법과, 선택된 SOI층을 제외한 나머지 부분을 제거한 후 일정두께로 절연막(산화막)을 도포한후, 선택된 SOI층의 일부를 개구한 개구부에서 선택적에피택셜막 성장 공정을 통하여 산화막 두께보다 조금 두꺼운 정도로 실리콘에피택셜막을 성장하고, 그 위에서 산화막과 에피텍셜막 위를 지나는 균일한 폭을 갖는 금속선을 형성하며, 전기적 도선으로서도 동작하는 역할을 갖는SOI층과 상기 일부의 에피택셜막을 이온주입방법에 의해 고농도로 불순물을 첨가함으로서 인덕터로 동작하도록 구성하며, 에어브리지형으로 제조하기 위하여 인덕터에 해당되는 일정영역의 절연막(산화막)만을 화학적 선택식각방법으로 제거하여 제조되는 SOI층에서 다중지지 구조를 가지는 에어브리지형 인덕터와, 이러한 인덕터를 구성하는 금속선고, 에피택셜막과의 전기적 접촉저항을 줄이기 위한 열처리공정을 포함하는 그의 제조방법으로 특징 지을 수 있다.Features of the present invention include a method by a double metal wire forming process, a structure of an inductor by a multi-support structure, and a method of manufacturing the same. To fabricate an inductor element by a double metal wire forming process into a structure electrically insulated from a silicon substrate. In order to apply a silicon oxide film with an insulating film, first, in order to make the inductor metal wires in the spirally shaped inductor structure, the inductor metal wires in the overlapping portion of the upper metal wire and the lower metal wire having the same width are separated spatially, In the next process, the oxide film as an insulating film is applied to a predetermined thickness, and then the upper metal wire is disposed, and the upper and lower metal wires are electrically contacted through the openings 6 and 10, and the conductive wires and the lower metal wires are electrically connected. It includes an opening for electrical contact with the airbridge type Air bridge inductor having a structure that selectively removes oxide film in a certain area corresponding to the spiral part of the inductor so as to operate as a ductor, and a method of manufacturing the inductor, and removing a portion except the selected SOI layer to a predetermined thickness After the application of an insulating film (oxide film), a silicon epitaxial film is grown to a little thicker than the thickness of the oxide film through a selective epitaxial film growth process in an opening part of the selected SOI layer, and passes over the oxide film and the epitaxial film thereon. A metal wire having a uniform width is formed, and an SOI layer and a portion of the epitaxial film, which serve as electrical conductors, are formed to operate as an inductor by adding impurities at a high concentration by an ion implantation method. For this purpose, only the insulating film (oxide) in a certain region corresponding to the inductor An air bridge inductor having a multi-support structure in the SOI layer manufactured by the selective etching method, and a heat treatment process for reducing the electrical contact resistance between the metal line and the epitaxial film constituting the inductor Can be characterized.

도 1은 본 발명에 따른 이중 금속선 형성공정에 의한 에어 브리지형 인덕터의 예시 평면구조도이다.1 is an exemplary plan view of an air bridge inductor by a double metal line forming process according to the present invention.

도 2는 도 1의 a-a선 단면구조도이다.2 is a cross-sectional view taken along the line a-a of FIG.

도 3은 본 발명에 따른 다중지지구조를 갖는 에어브리지형 인덕터의 예시 평면구도이다.3 is an exemplary plan view of an airbridge inductor having a multi-support structure according to the present invention.

도 4는 도 3의 a-a선 단면구조도이다.4 is a cross-sectional view taken along the line a-a of FIG.

도 5a-도 5e는 본 발명의 다중 지지구조를 갖는 에어브리지형 인덕터의 제조공정 순서도이다.5A-5E are flowcharts of a manufacturing process of an airbridge inductor having a multi-support structure of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

l, 18 : 실리콘 기판 2, 13 : 인덕터 영역l, 18: silicon substrate 2, 13: inductor region

3 : 상부금속선 4 : 하부금속선3: upper metal wire 4: lower metal wire

5 : 도선 6, 7, 22 : 개구부5: conductor 6, 7, 22: opening part

8, 9, 10, 11, 19, 20 : 산화막 12 : SOI기판8, 9, 10, 11, 19, 20: oxide film 12: SOI substrate

14a-14m : 에피택셜막 15, 17 : 금속선14a-14m: epitaxial film 15, 17: metal wire

21 : SOI층 23 : 전기접속점21: SOI layer 23: electrical connection point

이하, 첨부도면을 참조하여 본 발명 에어브리지형 인덕터 및 그의 제조방법에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the air bridge inductor of the present invention and a manufacturing method thereof.

도 1은 이중 금속선 형성공정에 의한 에어브리지형 인덕터의 예시도로서, 여기에서는 인덕터 소자를 실리콘기판(1)과 전기적으로 절연된 구조로 제조하기 위하여 절연막으로 실리콘 산화막을 도포한 후, 나선모양의 인덕터 구조에서 동일한 폭을 갖는 금속선(3),(4)의 상하로 겹치는 부분이 공간적으로 분리되도록 하기 위해 아래부분의 금속선(4)을 먼저 배치한 것을 나타내고 있다. 이어서 실행되는 다음 공정으로 절연막으로서의 산화막을 일정두께로 도포한 후, 상부 금속선(3)을 배치한다. 이렇게 형성된 상하부 금속선을 개구부(6),(7)를 통하여 전기적으로 접촉시키기 위한 도선(5)이 마련된다.FIG. 1 is an exemplary view of an air bridge inductor by a double metal wire forming process, in which a silicon oxide film is coated with an insulating film to form an inductor element having a structure electrically insulated from the silicon substrate 1, and In the inductor structure, the upper and lower portions of the metal wires 3 and 4 having the same width overlap the upper and lower portions of the metal wires 4 so as to be spatially separated. In the next step carried out, an oxide film as an insulating film is applied to a predetermined thickness, and then the upper metal wire 3 is disposed. The conductive wires 5 for electrically contacting the upper and lower metal wires thus formed through the openings 6 and 7 are provided.

또한, 도 1은 에어브리지형 인덕터로 동작할 수 있도록 인덕터의 나선부분에 해당되는 일정영역(2)에서의 산화막이 선택적으로 제거된 구조의 에어브리지형 인덕터를 나타낸다. 도 2는 도 1의 a-a'부분 단면구조도를 나타낸 것으로서, 이중금속선 형성공정에 의한 나선구조의 에어브리지형 인덕터를 제조할때 상부금속선(3)과 하부금속선(4)의 전기적 접촉이 개구부(10)를 통하여 연결되고, 동시에 개구부(11)를 통하여 하부금속선(4)과 전기적 연결을 위한 도선(5)과의 전기적 접촉방법을 나타내고 있다. 특히 여기에서는 인덕터가 에어브리지형으로 동작할 수 있도록 하기 위하여 선택적으로 일정영역(2)의 산화막을 제거한 인덕터 구조를 나타내고 있다. 상기의 에어브리지형 인덕터는 인덕터를 구성하고 있는 금속선(3),(4)이 대기중에 노출됨으로서, 상하부 금속선(3),(4)간의 유전율 또는 상하부 금속선(3),(4)과 실리콘기판(1)간의 유전율을 나타내는 상수는 공기중의 유전상수 값을 갖게 된다. 즉 캐패시턴스는 캐패시턴스 성분을 갖는 두개의 평판거리에 반비례하고, 평판의 단면적 및 유전상수에는 비례하는 관계를 가지고 있다. 따라서 반도체 절연막을 포함하는 모든 절연체는 유전상수(εr)값을 가지고 있기 때문에 고체전자소자에서 캐패시턴스의 유전상수(ε)은 진공에서의 유전상수(εo)와 절연체의 유전상수(εr)곱인 εoεr로 표현된다. 따라서 에어브리지형 인덕터는 절연체가 삽입된 구조가 아니고 공기증에 떠있는 구조이기 때문에, 캐패시턴스의 유전상수(ε)는 εo과 유사한 값을 가지게 되며, 이 값은 εr값의 비율만큼 유전상수(ε)의 크기가 감소하는 효과가 있기때문에 동시에 전체 캐패시턴스 크기도 동일 비율로 감소하는 효과가 있다.1 illustrates an airbridge inductor having a structure in which an oxide film is selectively removed from a predetermined region 2 corresponding to a spiral portion of an inductor so as to operate as an airbridge inductor. FIG. 2 is a cross-sectional view of a-a 'portion of FIG. 1, wherein the electrical contact between the upper metal wire 3 and the lower metal wire 4 is an opening when the spiral-shaped air bridge inductor is manufactured by a double metal wire forming process. A method of electrical contact with the conductive wire 5 for electrical connection with the lower metal wire 4 through the opening 11 is provided. In particular, in order to enable the inductor to operate in the air bridge type, the inductor structure in which the oxide film in the predetermined region 2 is selectively removed is shown. In the air bridge inductor, the metal wires 3 and 4 constituting the inductor are exposed to the air, and thus the dielectric constant between the upper and lower metal wires 3 and 4 or the upper and lower metal wires 3 and 4 and the silicon substrate are exposed. The constant representing the dielectric constant between (1) has a dielectric constant value in air. That is, the capacitance is inversely proportional to the distance of two plates having a capacitance component and has a relation proportional to the cross-sectional area and dielectric constant of the plate. Therefore, since all the insulators including the semiconductor insulating film have a dielectric constant (ε r ), the dielectric constant of the capacitance (ε) in the solid-state electronic device is the dielectric constant of the vacuum (ε o ) and the dielectric constant of the insulator (ε r ). It is expressed by the product ε o ε r . Therefore, since the airbridge type inductor is not a structure in which an insulator is inserted, it is a structure floating in air vapor, so the dielectric constant (ε) of the capacitance has a value similar to ε o, and this value is equal to the dielectric constant by the ratio of ε r . Since the size of (ε) is reduced, the total capacitance size is also reduced at the same rate.

상기의 이중금속선 형성공정에 의한 에어브리지형 인덕터를 제조하는 방법은 도 2를 참고로 하여 설명하면 다음과 같다.A method of manufacturing the airbridge inductor by the double metal line forming process will be described below with reference to FIG. 2.

먼저, 실리콘 기판(1)에 전체적으로 열산화막을 성장하거나, 도포하는 방법으로 산화막(8)을 일정두께로 형성한다. 이때의 산화막(8) 두께는 상기 인덕터가 전기적으로 동작할때 가해지는 동작전압에 대하여 전기적인 절연을 만족할 수 있는 두께이며, 동시에 하부금속선(4)과 실리콘기판(1)과의 기생캐패시턴스에 의한 인덕터의 지연효과를 고려하여 제조하는 것이 필요하다First, the oxide film 8 is formed to a certain thickness by growing or applying a thermal oxide film as a whole on the silicon substrate 1. At this time, the thickness of the oxide film 8 is a thickness that satisfies the electrical insulation against the operating voltage applied when the inductor is electrically operated, and at the same time, due to the parasitic capacitance between the lower metal wire 4 and the silicon substrate 1. It is necessary to manufacture considering the delay effect of inductor

다음 공정은 하부금속선(4)을 형성하기 위한 반도체집적회로 제조공정이다. 이 공정은 금속막을 일정두께로 스퍼터링법 또는 기상증착법으로 전면에 도프한 후, 사진식각공정에 의해 하부금속선(4) 부분으로 선택된 영역만을 제외한 나머지 부분을 제거하여 1단계 금속선의 형성을 완료한다.The next process is a semiconductor integrated circuit fabrication process for forming the lower metal line 4. In this step, the metal film is doped to the entire surface by a sputtering method or a vapor deposition method to a predetermined thickness, and then the remaining portions except for the region selected as the lower metal wire part 4 are removed by the photolithography process to complete the formation of the first step metal wire.

상기 공정에 이은 다음공정에서는 상부 금속선(3)과 하부금속선(4)간의 전기적 절연을 유지하면서 상부금속선(3)과 하부금속선(4)간에서 발생하는 기생캐패시턴스 효과를 고려하기위해 산화막(9)을 전면에 도포한다.In the next process following the oxide film 9 in order to consider the parasitic capacitance effect occurring between the upper metal line 3 and the lower metal line 4 while maintaining electrical insulation between the upper metal line 3 and the lower metal line 4. Apply on the front.

상기 산화막(9)의 두께는 상부금속선(3)과 하부금속선(4)간에서 발생하는 기생캐패시틴스 효과를 최소화하는 동시에 한번의 금속선 형성공정으로 상부금속선(3)과 하부금속선(4)의 전기적 접촉을 개구부(10)를 통하여 용이하게 연결할 수 있도륵 하기 위해서, 수천 Å에서 1마이크로미터의 범위의 조건으로 제조하는 것이 필요하다. 산화막(9) 두께가 수백 Å정도로 작으면 에어브리지형으로 동작하도록 하기 위해 상부금속선(3)과 하부금속선(4)사이의 산화막(9)을 제거하는 공정이 용이하지 않고, 상부금속선(3)과 하부금속선(4) 사이에서의 기생캐패시턴스 효과가 증가하지만, 개구부(10)를 통한 전기적 연결은 용이하다. 반면에 수 마이크로미터로 산화막(9)의 두께가 두꺼워지면, 두꺼운 산화막(9)을 형성하기 위하여 공정시간이 길어지고 비용이 증가하며,상부금속선(3)과 하부금속선(4)을 개구부(10)을 통하여 전기적으로 연결하기 위한 금속선형성 공정이 간단하지 않다. 즉 하부금속선(4)과 상부금속선(3)간의 단차가 수 마이크로미터로 매우 크기 때문에 2단계 금속선형성공정을 사용해야 하는 등의 문제점이 발생한다. 그렇지만 수마이크로미터의 두꺼운 산화막(9)에 대해서는 상부금속선(3)과 하부금속선(4)이 겹치는 부분에서 서로간의 수직거리가 증가하기 때문에 상부금속선(3)과 하부금속선(3)에서의 기생캐패시턴스에 의한 효과는 많이 감소하게 된다.The thickness of the oxide film 9 minimizes the parasitic capacitance effect generated between the upper metal line 3 and the lower metal line 4, and simultaneously forms the upper metal line 3 and the lower metal line 4 in a single metal line forming process. In order to be able to easily connect the electrical contact through the opening 10, it is necessary to manufacture in the range of thousands of micrometers to 1 micrometer. When the thickness of the oxide film 9 is as small as several hundred micrometers, the process of removing the oxide film 9 between the upper metal wire 3 and the lower metal wire 4 in order to operate in an air bridge type is not easy. Although the parasitic capacitance effect between the and the lower metal wire 4 is increased, the electrical connection through the opening 10 is easy. On the other hand, when the thickness of the oxide film 9 is thick by several micrometers, the process time is long and the cost is increased to form the thick oxide film 9, and the upper metal wire 3 and the lower metal wire 4 are opened with an opening 10 The metallization process for the electrical connection through) is not simple. That is, since the step between the lower metal wire 4 and the upper metal wire 3 is very large, a few micrometers, there is a problem such as using a two-step metal wire forming process. However, for the thick oxide film 9 of several micrometers, the parasitic capacitance in the upper metal wire 3 and the lower metal wire 3 increases because the vertical distance between the upper metal wire 3 and the lower metal wire 4 increases. The effect by is greatly reduced.

상기 공정 이후의 다음공정으로서의 하부금속선(4)과 상부금속선(3) 또는 전기전 도선(5)과 전기적으로 연결하기 위한 접촉점으로서 개구부(10),(11)를 설정하고, 설정된 개구부(10),(11) 영역의 산화막(9)을 사진식각공정에 의해 제거한다.The openings 10 and 11 are set as contact points for electrically connecting the lower metal wire 4 and the upper metal wire 3 or the electric conductive wire 5 as the next step after the above step, and the set opening 10 The oxide film 9 in regions (11) and (11) is removed by a photolithography process.

이때 산화막(9)의 제거방법으로 화학용액에 의한 습식식각 방법과 RIE(reactive ion etching)등의 건식식각 방법중 하나를 선택하여 사용할 수 있다.In this case, one of wet etching by chemical solution and dry etching such as reactive ion etching (RIE) may be selected and used as a method of removing the oxide layer 9.

습식식각 방법을 사용하는 경우, 식각 단면의 단차가 건식식각방법에 의해 제거하는 것보다는 완만해질 수 있다.In the case of using the wet etching method, the step of the etching cross section may be smoother than the removal by the dry etching method.

상기의 공정특성 차이에 의해, 습식식각방법으로 제조하는 식각면 가장자리에서 단차가 산화막의 두께가 두꺼울수록 완만해져서 인덕터소자를 집적화하기가 건식식각방법에 비해 어렵고 동시에 건식식각방법보다 인덕터소자를 모델링하는 방법 등에 의해 해석하는 것이 복잡하게 되지만, 식각단차가 건식식각방법보다 상대적으로 완만하기 때문에 산화막(9)의 두께가 두꺼워도 개구부(10)(11)를 통한 전기적 연결에서는 용이한 장점이 있다.Due to the difference in the above process characteristics, the thicker the thickness of the oxide film at the edge of the etching surface fabricated by the wet etching method, the slower the integration of the inductor device is. Although it is complicated to analyze by the method, etc., since the etching step is relatively slower than the dry etching method, even if the thickness of the oxide film 9 is thick, there is an advantage in the electrical connection through the openings 10 and 11.

상기의 개구부(10)(11)영역에 대한 산화막(9)의 제거공정후, 다음공정에서는 상부금속선(3)을 형성하기 위하여 전면에 금속막을 도포한다. 이때 금속막은 일정두께로 스피터링법 또는 기상증착법을 이용하여 전면에 도포한후, 사진식각공정에 의해 상부금석선(3) 부분으로 선택된 영역만을 제외한 나머지 부분을 제거하는 방법을 2단계 금속선 형성공정을 완료한다.After the removal process of the oxide film 9 in the above-described openings 10 and 11 region, in the next step, a metal film is applied to the entire surface to form the upper metal wire 3. At this time, the metal film is applied to the entire surface by sputtering or vapor deposition at a predetermined thickness, and then a method of removing the remaining portions except the region selected as the upper gold lattice (3) by the photolithography process is a two-step metal wire forming process. To complete.

그리고 다음 공정으로 전기적 접촉을 위한 개구부(10)(11)에서의 전기적접촉저항을 작게 하기 위하여 질소분위기에서 금속전극 열처리공정을 실시한다.In order to reduce the electrical contact resistance at the openings 10 and 11 for electrical contact, a metal electrode heat treatment process is performed in a nitrogen atmosphere.

마지막공정으로 에어브리지형 인덕터를 제조하기 위하여 나선부분을 포함하는 일정영역(2)에서의 화학용액을 이용하는 습식식각방법에 의해 금속선(3)(4)부분을 제외한 산화막(8)(9)만을 선택적으로 식각해내는 공정을 실시한다.In the last step, only the oxide films 8 and 9 except for the metal wires 3 and 4 are wet-etched by using a chemical solution in a certain area 2 including the spiral portion to manufacture an air bridge inductor. Selective etching process is performed.

상기의 제조방법에 의해 에어브리지형 인덕터를 제작하는 것이 매우 용이하며, 기존의 반도체 집적회로 제조공정과의 연계성도 우수하기 때문에 초고주파용 집적회로제조시에 에어브리지형 인덕터를 동시에 제조하는 것이 쉬운 장점이 있다.It is very easy to manufacture air bridge inductor by the above manufacturing method, and it is easy to manufacture air bridge inductor at the same time when manufacturing high frequency integrated circuit because of its excellent connection with existing semiconductor integrated circuit manufacturing process. There is this.

도 3은 다중 지지 구조의 에어브리지형 인덕터에 대한 예시도이고, 도 4는 도 3의 a-a' 부분 단면구조도를 나타낸 것으로서, SOI기판(12)을 이용하여 에어브리지형 인덕터를 구성하는 방법을 설명하고 있다. 여기에서 선택된 SOI(16)(21)을 제외한 나머지 부분을 제저한 후 일정두께로 절연막(산화막)(20)을 도포한다. 이렇게 선택된 SOI층의 일부를 개구한 개구부(22)에서선택된 에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m) 성장(selective epitaxial growth) 공정을 통하여 산화막(20) 두께보다 조금 두꺼운 정도로 실리콘 에피택셜막을 성장하고, 그 위에서 산화막(20)과 에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m) 위를 지나는 균일한 폭을 갖는 금속선(15)(17)을 형성하며, 전기적 도선으로서도 동작하는 역할을 갖는 SOI층(16)과 에피택셜막(14b)(14l)을 고농도로 불순물을 첨가한은 식을 통해 인덕터를 구성한다.FIG. 3 is an exemplary diagram of an air bridge inductor having a multi-support structure, and FIG. 4 is a partial cross-sectional view of aa 'of FIG. 3 and illustrates a method of configuring an air bridge inductor using the SOI substrate 12. Doing. The remaining portions except for the selected SOIs 16 and 21 are removed, and an insulating film (oxide film) 20 is applied to a predetermined thickness. The epitaxial films 14a, 14b, 14c, 14d, 14e, 14f, 14g, 14h, 14i, 14j, and 14k selected from the openings 22 opening part of the selected SOI layer. The epitaxial films are grown to a thickness slightly thicker than the thickness of the oxide film 20 through a selective epitaxial growth process, and the oxide film 20 and the epitaxial films 14a, 14b, and 14c thereon. (14d) (14e) (14f) (14g) (14h) (14i) (14j) (14k) (14l) (14m) to form a metal wire (15) (17) having a uniform width over it. An inductor is constituted by a high concentration of impurities added to the SOI layer 16 and the epitaxial films 14b and 14l, which also function as electrical conductors.

도 4는 인덕터를 에어브리지형으로 제조하기 위하여 인덕터에 해당되는 일정영역(13)의 절연막(산화막)만을 화학적 선택식각방법으로 제거하는 구조의 다중지지 구조 에어브리지형 인덕터의 만편 구조도이다. 도 3에서에 피택셜(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m)으로 제조하는 지지대는 공중에 떠 있게 되는 금속선(15)의 외부 움직임에 대한 흔들림을 방지하는 효과가 있다.FIG. 4 is a general structure diagram of a multi-support structure air bridge inductor having a structure in which only an insulating film (oxide film) of a predetermined region 13 corresponding to the inductor is removed by a chemical selective etching method in order to manufacture the inductor into an air bridge type. In Fig. 3, the supports made of physics 14a, 14b, 14c, 14d, 14e, 14f, 14g, 14h, 14i, 14j, 14k, 14l and 14m are There is an effect of preventing the shaking of the external movement of the metal wire 15 to be floating in the air.

특히, 도 4에서 실리콘기판(18)과 산화막(19) 및 SOI(16)(21)을 포함하는 SOI기판을 사용하여, 지지대만으로 사용되는 SOI층(21) 및 에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(l4k)(14l)(14m)을 저농도로 비저항이 매우 크게 제조함으로서 지지대를 통한 기생저항효과 기생패캐시턴스 효과를 많이 감소시킬 수 있는 효과를 발생시키고, 전기적 도선으로서의 역할과 지지대의 역할을 동시에 갖는 SOI층(16) 및 에피택셜막(14k)(14l)만을 전기적 전도도가 매우 높도록 동일한 종류의 불순물을 사용하여 약 1019개/cm3이상의 고능도로 첨가하는 선택적인 제조공정 방법에 의해 전기적 전도도가크도록 하는 에어브리지형 인덕터 구조를 보이고 있다.In particular, in FIG. 4, using an SOI substrate including a silicon substrate 18, an oxide film 19, and an SOI 16, 21, an SOI layer 21 and an epitaxial film 14a and 14b used only as a support. Parasitic resistance effect parasitics through the support by making 14c, 14d, 14e, 14f, 14g, 14h, 14i, 14j, l4k, 14l, 14m at very low resistivity Only the SOI layer 16 and the epitaxial films 14k and 14l having the same effect as reducing the capacitance effect and having a role as an electrical conductor and a support at the same time have very high electrical conductivity. The airbridge type inductor structure is shown to have a high electrical conductivity by an optional manufacturing process method in which high impurities of about 10 19 pieces / cm 3 or more are added using impurities.

도 3 및 도 4의 에어브리지형 인덕터 소자구조는 선택적 에피택셜막 성장공정 이 필수적이며, 선택적에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m) 성장공정을 이용함으로서 바이폴라 트랜지스터 또는 실리콘 게르마늄계(Si1-Gex)의 이종접합 바이폴라 트랜지스터(HBT : heterojunction bipolar transistor)와 같은 초고주파용 능동소자도 에어브리지형으로 구현하는 것이 용이하다.3 and 4, an optional epitaxial film growth process is essential, and the selective epitaxial films 14a, 14b, 14c, 14d, 14e, 14f, 14g, and 14h are shown. ) (14i) (14j) ( 14k) (14l) (14m) of the heterojunction bipolar transistor, by using a growth process or a silicon germanium bipolar transistor-based (Si x -Ge 1) (HBT: for very high frequency such as heterojunction bipolar transistor) It is easy to implement the active element in the air bridge type.

그래서 실리콘기판소재를 이용하여 동작특성이 우수한 초고주파용 집적회로(MMIC)를 제조하는 것이 용이하게되며, 능동소자와 에어브리지형 수동소자인 인덕터제조공정에서의 이피택셜 성장공정이 동일한 공정단계로 실시될 수 있게 되므로 그 생산방법이 간단해지고 경제적 효과도 얻어진다.Therefore, it is easy to fabricate an ultra-high frequency integrated circuit (MMIC) using silicon substrate materials with excellent operating characteristics, and the epitaxial growth process in the inductor manufacturing process, which is an active element and an air bridge type passive element, is performed in the same process step. This can simplify the production method and achieve economic effects.

특히, 도 1 및 도 2와 같이 에어브리지형 인덕터구조에서는 εr값의 비율만큼 유전상수(ε)의 크기가 감소하는 효과에 의해 개생캐패시턴스 크기도 동시에 감소하는 효과가 얻어지게 되는 것이다.In particular, in the air bridge type inductor structure as shown in Figs. 1 and 2, the size of the open capacitance is also simultaneously reduced by the effect of decreasing the size of the dielectric constant ε by the ratio of the ε r values.

상기 다중 지지 구조 에어브리지형 인덕터를 제조하는 방법은 다음과 같은 공정순서로 실시한다.The method of manufacturing the multi-support structure air bridge inductor is performed in the following process sequence.

도 5a- 도 5e는 도 3의 다중 지지구조 에어브리지형 인덕터의 제조공정 순서도를 나타내는 도면이다. 여기에서 도 5a는 실리콘기판(18), 산화막(19)및 SOI층(16)(21)이 구비된 SOI기판을 사용하여 전기적 도선으로도 사용되는 SOI층(16) 영역에 대하여 전기적 전도도가 매우 크도록 하기 위해 감광액을 이용하여 선택적으로 허용된 부본에서 붕소나 인을 이온주입하는 고정으로서, 불순물을 그농도로 첨가한 후 다음 공정 단계로 사진식각공정을 이용하여 SOI층(16)(21)을 남기고 나머지 부분을 식각하는 공정을 나타낸다.5A through 5E are flowcharts illustrating a manufacturing process of the multiple support structure air bridge inductor of FIG. 3. 5A shows very high electrical conductivity with respect to the area of the SOI layer 16, which is also used as an electrical conductor, by using an SOI substrate having a silicon substrate 18, an oxide film 19, and an SOI layer 16, 21. FIG. SOI layers (16) and (21) using a photolithography process as a next step in the fixation of ion implantation of boron or phosphorus in a selectively allowed copy using photoresist to make it larger. The process of etching the remaining part leaving the.

이때, SOI층(16)(2l)만을 선택적으로 식각하기 위한 공정은 RIE방법과 같은 건식식각방법을 이용하는 것이 습식식각방법을 이용하는 것보다 SOI층(16)(21)만을 효과적으로 제거할 수 있어 식각단차를 줄일 수 있다.In this case, the process for selectively etching only the SOI layers 16 and 2l may be performed by using a dry etching method such as an RIE method, which may effectively remove only the SOI layers 16 and 21 rather than using a wet etching method. The step can be reduced.

도 5b에서는 에어브리지형 인덕터구조에서 전기적 도선으로 이용되는 SOI층(16)과 금속도선(15)간의 기생캐패시턴스 효과를 고려한 두께로 산화막(20)을 전면에도포하고, 선택적에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m)을 성장하기 위하여 개구부를 사진식각공정으로 개구하며, 개구부의 산화막(20)을 제거하기 위한 공정으로 슴식식각방법가 건식식각방법이 모두 사용될 수 있다.In FIG. 5B, the oxide film 20 is applied to the entire surface with a thickness considering the parasitic capacitance effect between the SOI layer 16 and the metal lead 15 used as the electric lead in the air bridge inductor structure, and the selective epitaxial film 14a. 14b, 14c, 14d, 14e, 14f, 14g, 14h, 14i, 14j, 14k, 14l, 14m, openings are opened by a photolithography process to grow them. As a process for removing the oxide film 20, both the etch method and the dry etching method may be used.

그렇지만 건식식각방법을 이용하는 것이 습식식각방법을 이용하는 것보다 산화막(20)의 식각단차를 보다 급격하게 할 수 있어 유리하다.However, it is advantageous to use the dry etching method because the etching step of the oxide film 20 can be made more rapid than using the wet etching method.

도 5c에서는 도 5b에서의 개구부영역에서의 에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m)의 높이가 산하막(20)의 높이보다 낮음으로 해서 산화막(20) 단면가 에피택셜막(14a)(14b)(1c)(14d)(1e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m)의 경계부분에서 홈과 같이 파인부분이 생기지 않도록 하기 위하여 도 5b에서 개구한 개구부의 실리콘 단결정으로부터 성장되는 실리콘 에피택셜막을 산화막의 두께 보다 조금 두껍게 성장한다.In FIG. 5C, the epitaxial films 14a, 14b, 14c, 14d, 14e, 14f, 14g, 14h, 14i, 14j, 14k, and 14l in the opening region in FIG. Since the height of 14m is lower than the height of the underlayer 20, the end surface of the oxide film 20 has epitaxial films 14a, 14b, 1c, 14d, 1e, 14f, 14g, and 14h. 14i) The silicon epitaxial film grown from the silicon single crystal of the opening opened in FIG. 5B is slightly thicker than the oxide film so as not to form a groove like a groove at the boundary between 14i, 14j, 14k and 14l and 14m. To grow.

이와 같은 공정조건은 도 5d의 금속선 형성공정에서 금속선(15)(17)이 홈과 같이 파인부분에 증착됨으로서 금속선(15)(17)의 모양에 따른 인덕터소자의 해석이 어려워지고 동작특성도 복잡해지는 효과를 줄일 수 있다.This process condition is difficult to analyze the inductor device according to the shape of the metal wires (15) (17) due to the deposition of the metal wires (15) (17) in the grooves, such as grooves in the metal wire forming process of Figure 5d and complicated operation characteristics Can reduce the effect of degradation.

인-시투(in-situ)공정에 의한 불순물 첨가가 되지 않은 실리콘 에피택셜막을 선택적으로 성장하는 SEG(selective epitaxial growth)공정은 기상증착법의 한가지 종류로서 사용되는 RTCVD(rapid thennal chemical vapor deposition)법에 의해 염소기가 포함된 SiH2C12가스 또는 SiCl4가스를 실리콘 에피택셜막 성장을 위한 원료가스로 사용하고, 동시에 HCI 가스를 수송가스가 포함된 총가스유량에 대하여 수 volume% 부피비로 첨가하는 방법에 의해 실시한다. 이때 가스에 포함된 Cℓ기의 반응로 내에서의 가스농도가 산화막(20)을 제외한 실리콘결정 위에서만 실리콘에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m)을 성장할 수 있는 주요한 공정변수로 알려져 있다.The selective epitaxial growth (SEG) process, which selectively grows silicon epitaxial films that are not added with impurities by an in-situ process, is used for rapid thennal chemical vapor deposition (RTCVD), which is used as a type of vapor deposition. By using SiH 2 C1 2 gas or SiCl 4 gas containing chlorine as a source gas for growing the silicon epitaxial film, and simultaneously adding HCI gas in a volume ratio of several volume% to the total gas flow rate containing the transport gas. It is carried out by. At this time, the gas concentration in the reactor of the C1 group included in the gas is only on the silicon crystals except for the oxide film 20. It is known to be a major process variable capable of growing 14h, 14i, 14j, 14k, 14l and 14m.

또한 선택적 실리콘 에패택셜막 성장 후 지지대의 역할 및 전기적 도선으로서의 역할을 동시에 갖는 에피택셜막(14k)(14l)의 전기적 전도도를 향상시키기 위한 방법으로 감광액을 이용하여 선택적으로 허용된 부분에서 이온주이방법으로 불순물을 고농도로 첨가하며, 이때의 불순믈의 증류와 첨가량은 불순물이 고능도로첨가된 SOI층(16)과 동일한 수준으로 실시한다.In addition, as a method for improving the electrical conductivity of the epitaxial films 14k and 14l, which simultaneously serve as a support and an electrical conductor after growth of the selective silicon epitaxial film, ion implantation method in a portion selectively allowed using photoresist. In this case, impurities are added at a high concentration, and the impurities are distilled and added at the same level as the SOI layer 16 to which impurities are added with high performance.

도 5d에서는 실리콘 에피택셜막 성장 후 실리콘표면에 생성된 자연산화막을 제거하는 세척공정을 실시하고, 곧 이어 산화막(20)과 실리콘에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m) 위를 지나는 금속선(15)(17) 형성공정을 실시한다.In FIG. 5D, after the silicon epitaxial film is grown, a washing process of removing the natural oxide film formed on the silicon surface is performed, followed by the oxide film 20 and the silicon epitaxial films 14a, 14b, 14c, 14d, and 14e. 14f, 14g, 14h, 14i, 14j, 14k, 14l, and 14m are formed.

금속선 형성공정 후 전기적 도선으로 이용되는 지지대로서의 실리콘에피택셜막(14k)(14l)과 금속선(15)(17)과의 전기적 접촉점(23)에서의 접촉저항을 줄이기 위하여 질소분위기에서 금속선형공정에 사용한 금속재료에 적합한 온도와 시간조건으로 열처리공정을 실시한다. 금손선형공정은 전면에 rf스퍼터링법 또는 기상증착법으로 일정두께만큼 도포한 후 사진식각공정에 의해 인덕터의 금속선을 형성한다.In order to reduce the contact resistance at the electrical contact point 23 between the silicon epitaxial films 14k and 14l and the metal wires 15 and 17 serving as an electric conductor after the metal wire forming process, the nitrogen atmosphere is subjected to the metal linear process. The heat treatment process is carried out at the appropriate temperature and time conditions for the metal material used. In the gold loss linear process, a predetermined thickness is applied to the entire surface by rf sputtering or vapor deposition, and then a metal line of the inductor is formed by a photolithography process.

도 5d에서 에어브리지를 형성하는 금속선(15)(17)의 모양이 아래로 휘어지거나, 변형되는 효과를 줄이기 위하여 융점이 높고 단단한 텅스텐 등의 금속재료를 일정두께이상으로 제조하는 것이 유리하다.In FIG. 5D, it is advantageous to manufacture a metal material having a high melting point and hard tungsten or the like to a predetermined thickness or more in order to reduce the effect of bending or deformation of the metal wires 15 and 17 forming the air bridge.

마지막 공정으로 에어브리지형 인덕터를 구성하기 위한 도 5e에서는 인덕터를 에어브리지로 구성하기 위하여 도 3에서의 인덕터에 해당되는 일정영역(13)을 사진식각공정에 의해 선택한 후, 선택된 영역에서의 금속막, 에피택셜막 그리고 SOI층을 제외한 산화막(20)만을 화학적 선택 식각방법으로 제거하기 위하여 습식식각방법을 사용하며, 이때 SOI층(16)(21) 아래의 산화막(19)은 SIMOX SOI웨이퍼를 기판으로 사용하는 경우 산화막 두께가 2000Å 정도로 작기 때문에 식각하는 것이 어려운점과 SOI층(16)(21)을 기계적으로 지지할 수 있는잇점에 의해 산화막 선택식각공정에서 SOI층(16)(21) 아래의산화막(19)을 부분적으로 남겨두는 공정을 포함한다.In FIG. 5E for constructing an airbridge inductor as a final process, after forming a predetermined region 13 corresponding to the inductor of FIG. 3 by a photolithography process to configure the inductor as an airbridge, a metal film in the selected region is selected. In order to remove only the oxide film 20 except the epitaxial film and the SOI layer by a chemical selective etching method, a wet etching method is used, wherein the oxide film 19 under the SOI layers 16 and 21 is formed by using a SIMOX SOI wafer as a substrate. In the case of using the oxide film, the thickness of the oxide film is small, about 2000 GPa, which makes it difficult to etch and mechanically support the SOI layers 16 and 21. A step of partially leaving the oxide film 19 is included.

이상에서 설명한 바와같은 두가지 실시예에 기초한 에어브리지형 인덕터는 그 에어브리지형 인덕터가 절연체를 삽입하고 있는 구조가 아니고 공기증에 떠있는 구조이기 때문에, 캐패시턴스의 유전상수(ε)는 εo과 유사한 값을 가지게 되며, 이 값은εr 7값의 비율만큼 유전상수(ε)의 크기가 감소하는 효과가 있기 때문에 동시에 전체 캐패시턴스 크기도 동일 비율로 감소시킬 수 있는 효과가 있다.Since the airbridge inductor based on the two embodiments described above is a structure in which the airbridge inductor is floating in the air chamber instead of the structure in which the insulator is inserted, the dielectric constant of the capacitance ε is similar to ε o. Since the value of the dielectric constant (ε) decreases by the ratio of ε r 7, the value of the entire capacitance can also be reduced by the same ratio.

또한, 이중금속선 형성공정에 의한 제조방법에 의해 에어브리지형 인덕터를 제작하는 것이 매우 용이하며, 기존의 반도체 집적회로 제조공정과의 연계성도 우수하기 때문에 초고주파형 집적회로 제조시에 에어브리지형 인덕터를 동시에 제조하는 것이 쉬운 장점이 있다.In addition, it is very easy to fabricate an airbridge inductor by a manufacturing method using a double metal wire forming process, and the airbridge inductor can be used when manufacturing an ultrahigh frequency integrated circuit because of its excellent connection with a conventional semiconductor integrated circuit manufacturing process. At the same time, it is easy to manufacture.

다중지지 구조의 에어브리지형 인덕터에서 에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m)으로 제조하는 지지대는 공중에 떠있게 되는 금속선(15)의 외부 움직임에 대한 흔들림을 방지하는 효과가 있다.Epitaxial films 14a, 14b, 14c, 14d, 14e, 14f, 14g, 14h, 14i, 14j, 14k, 14l, 14m in an airbridge inductor with a multi-support structure. The support made of) has the effect of preventing the shaking of the external movement of the metal wire (15) floating in the air.

특히 도 4에서 실리콘기판(18)과 산화막(19) 및 SOI층(16),(21)을 포함하는 SOI기판을 사용하여, 지지대만으로 사용되는 SOI층(21) 및 에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m)을 저농도로 비저항이 매우 크게 제조함으로서 지지대를 통한 기생저항 효과 및 기생캐패시턴스 효과를 많이 줄일 수 있다.In particular, in FIG. 4, using an SOI substrate including a silicon substrate 18, an oxide film 19, and an SOI layer 16, 21, an SOI layer 21 and an epitaxial film 14a (used only as a support base) ( Parasitic resistance effect through the support by making 14b) 14c, 14d, 14e, 14f, 14g, 14h, 14i, 14j, 14k, 14l and 14m at very low specific resistance. And the parasitic capacitance effect can be greatly reduced.

에어브리지형 인덕터 소자구조는 선택적 에피택셜막 성장공정이 필수적이며, 선 택적에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m) 성장공정을 이용함으로서 바이폴라 트랜지스터 또는 실리콘게르마늄계(Si1-kGek)의 이종접합 바이폴라트랜시스터(HBT : heterojunctlon bipolar translstor)와 같은 초고주파용 능등소자도 에어브리지형으로 구현하는 것이 용이하기 때문에, 실리콘기판소재를 이용하여 동작특성이 우수한 초고주파용 집적회로(MMIC)를 제조하기에 매우 유리하며, 능동소자와 에어브리지형 수동소자인 인덕터제조공정에서의 에피택셜 성장공정이 동일한 공정 단계로 실시될 수 있기 때문에 생산방법이 간단해지고, 경제적 효과도 얻어진다. 또한 선택적 에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h)(14i)(14j)(14k)(14l)(14m)을 성장하기 위하여 개구부를 사진식각공정으로 개구하고, 이 개구부의 산화막(20)을 제거하기 위한 공정으로 건식식각방법을 이용하고 있어 습식식각방법을 이용하는 것 보다 산화막(20)의 식각단차를 보다 급격하게 할 수 있는 효과가 있다.Selective epitaxial film growth process is essential for the airbridge type inductor device structure, and the selective epitaxial films 14a, 14b, 14c, 14d, 14e, 14f, 14g, 14h, and 14i 14j) (14k) (14l) (14m) by using a growth step bipolar transistor or silicon germanium-based (Si 1 - heterojunction bipolar transfected sister (HBT of k Ge k): neungdeung element for the very high frequency such as heterojunctlon bipolar translstor) Fig. Since it is easy to implement in an air bridge type, it is very advantageous to manufacture an ultra-high frequency integrated circuit (MMIC) having excellent operating characteristics by using a silicon substrate material. Since the epitaxial growth process can be carried out in the same process step, the production method is simplified and economical effect is also obtained. In addition, openings are formed to grow selective epitaxial films 14a, 14b, 14c, 14d, 14e, 14f, 14g, 14h, 14i, 14j, 14k, 14l, and 14m. A photolithography process is used to remove the oxide film 20 in the opening, and the dry etching method is used. Therefore, the etching step of the oxide film 20 can be made more rapidly than that of the wet etching method. have.

Claims (4)

실리콘기판(1)상에 산화막(8)을 형성하고, 상기 산화막 상에 하부금속선(4)을 형성하고, 상기 하부금속선(4)상에 절연막(9)을 형성한 후, 그 위에 나선형태의 상부금속선(3)과 도선(5)을 분리형성하고, 상기 상부금속선(3)과 하부금속선(4)의 일측은 개구부(6)을 통해 접속시키고, 상기 하부금속선(4)의 타측을 개구부(7)를 통해 접속시켜 형성한 것을 특징으로 하는 에어브리지형 인덕터.An oxide film 8 is formed on the silicon substrate 1, a lower metal line 4 is formed on the oxide film, an insulating film 9 is formed on the lower metal line 4, and then a spiral shape is formed thereon. The upper metal wire 3 and the conductive wire 5 are separately formed, and one side of the upper metal wire 3 and the lower metal wire 4 is connected through the opening 6, and the other side of the lower metal wire 4 is opened. 7) Air bridge type inductor, characterized in that formed by connecting through. 이중금속선을 이용한 인덕터 소자 제조방법에 있어서, 실리콘 기판(1)상에 실리콘산화막을 도포하여 절연막을 형성하는 단계와, 동일한 폭을 갖는 상부금속선(3)과 하부금속선(4)이 상하로 겹치는 부분에서 공간적으로 분리되도록 하기 위해 아래부분의 하부금속선(4)을 먼저 배치하는 단계와, 다음공정으로 절연막으로서의 산화막을 일정두께로 도포한 후, 상부금속선(3)을 배치하는 단계와, 상하부 금속선에 개구부(6),(10)을 형성하여 금속을 통하여 전기적으로 접촉시킴과 동시에, 전기적 연결을 위한 도선(5)과 하부금속선(4)과의 전기적 접촉을 위해 개구부(7),(11)을 형성하고 메탈릭공정을 실행하는 단계와, 상기 단계에서 형성된 상부금속선(3)이 에어브리지형 인덕터로 동작할수 있도록 인덕터의 나선부분에 해당되는 일정영역(2)에서 산화막을 선택적으로 제거하는 단계를 포함하는 에어브리지형 인덕터의 제조방법.In the method of manufacturing an inductor device using a double metal wire, the step of forming an insulating film by applying a silicon oxide film on the silicon substrate 1, the portion where the upper metal wire 3 and the lower metal wire 4 having the same width up and down overlap Placing the lower metal wire 4 at the lower portion so as to be spatially separated from the substrate, applying the oxide film as an insulating film to a predetermined thickness in the following process, and then disposing the upper metal wire 3 at the upper and lower metal wires. The openings 6 and 10 are formed to be in electrical contact with the metal, and the openings 7 and 11 are electrically connected to the conductive wire 5 and the lower metal wire 4 for electrical connection. Forming and performing a metallic process, and selectively selecting an oxide film in a predetermined region (2) corresponding to the spiral portion of the inductor so that the upper metal wire (3) formed in the step can operate as an air bridge inductor. Method of manufacturing an air bridge inductor comprising the step of removing. 제 2항에 있어서, 상부금속선(3)과 하부금속선(4) 사이의 전기절연용 산화막(90의 두께는 1000Å내지 1마이크로미터 두께로 형성하는 것을 특징으로 하는 에어브리지형 인덕터의 제조방법.3. The method of manufacturing an airbridge inductor according to claim 2, wherein the thickness of the electrically insulating oxide film (90) between the upper metal wire (3) and the lower metal wire (4) is formed to be 1000 m to 1 micrometer. 다중지지구조를 갖는 에어브리지형 인덕터의 제조방법에 있어서, 선택된 SOI층(16),(21)을 제외한 나머지 부분을 제거한 후, 일정두께로 절연막(산화막)(20)을 도포하는 단계와, 선택된 SOI층의 일부를 개구한 개구부(22)에서 선택적 에피택셜막 (14a)(14b)(14c)(14d)(14e)(14f)(14g) (14h)(14i)(14j)(14k)(14l)(14m) 성장공정을 통하여 산화막(20) 두께보다 조금 두꺼운 정도로 실리콘 에피택셜막을 성장하는 단계와, 상기 에피택셜막 위에서 산화막(20)과 에피택셜막(14a)(14b)(14c)(14d)(14e)(14f)(14g)(14h) (14i)(14j)(14k)(14l)(14m)위를 지나는 균일한 폭을 갖는 금속선(15),(17)을 형성하는 단계와, 전기적 도선으로서도 동작하는 역할을 갖는 SOI층(16)과 에피택셜막(14b),(14l)을 이온주입방법에 의해 고농도로 블순물을 첨가하여 인덕터로서의 기능을 부여하는 단계와, 인덕터를 에어브리지형으로 제조하기 위하여 인덕터에 해당되는 일정영역(13)의 절연막(산화막)만을 화학적 선택식각방법으로 제거하는 단계와, 다중지지 구조의 에어브리지형 인덕터를 구성하는 금속선과 에피택셜막과의 전기적 접촉저항을 줄이기 위한 열처리 단계를 포함하는 것을 특징으로 하는 다중지지구조 에어브리지형 인덕터의 제조방법.In the method of manufacturing an air bridge inductor having a multi-support structure, after removing the remaining portions except the selected SOI layer (16), (21), applying an insulating film (oxide) 20 to a predetermined thickness, and Selective epitaxial films 14a, 14b, 14c, 14d, 14e, 14f, 14g, 14h, 14i, 14j, and 14k in the openings 22 that open part of the SOI layer. Growing a silicon epitaxial film to a thickness slightly thicker than the thickness of the oxide film 20 through a growth process of 14l) (14m), and over the epitaxial film, the oxide film 20 and the epitaxial films 14a, 14b and 14c ( Forming metal wires 15 and 17 having uniform widths over 14d) 14e, 14f, 14g, 14h, 14i, 14j, 14k, 14l, and 14m; and And adding the impurities in a high concentration to the SOI layer 16, the epitaxial films 14b, 14l by the ion implantation method, which also acts as an electrical conductor, to give a function as an inductor, Bridge bridge To remove only the insulating film (oxide film) of the predetermined region 13 corresponding to the inductor by a chemical selective etching method, and to reduce the electrical contact resistance between the metal wire and the epitaxial film constituting the air-bridge inductor of the multi-support structure Method for manufacturing a multi-support structure air bridge type inductor comprising a heat treatment step for.
KR1019960069936A 1996-12-23 1996-12-23 Airbridge Inductor and Manufacturing Method KR19980051072A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960069936A KR19980051072A (en) 1996-12-23 1996-12-23 Airbridge Inductor and Manufacturing Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960069936A KR19980051072A (en) 1996-12-23 1996-12-23 Airbridge Inductor and Manufacturing Method

Publications (1)

Publication Number Publication Date
KR19980051072A true KR19980051072A (en) 1998-09-15

Family

ID=66384219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960069936A KR19980051072A (en) 1996-12-23 1996-12-23 Airbridge Inductor and Manufacturing Method

Country Status (1)

Country Link
KR (1) KR19980051072A (en)

Similar Documents

Publication Publication Date Title
US9165819B2 (en) High linearity SOI wafer for low-distortion circuit applications
US8981430B2 (en) Bipolar transistor with low resistance base contact and method of making the same
US4317686A (en) Method of manufacturing field-effect transistors by forming double insulative buried layers by ion-implantation
EP0110211A2 (en) Bipolar transistor integrated circuit and method for manufacturing
US9142637B2 (en) III-nitride monolithic IC
US9646963B1 (en) Integrated circuits with capacitors and methods for producing the same
US9711521B2 (en) Substrate fabrication method to improve RF (radio frequency) device performance
EP1743372B1 (en) Semiconductor device and method of manufacturing such a device
CN115394650A (en) High electron mobility transistor with buried interconnect
US11355596B2 (en) High power device with self-aligned field plate
US6448604B1 (en) Integrated adjustable capacitor
JPH04279065A (en) Schottky junction type semiconductor element
US7943972B2 (en) Methods of fabricating transistors having buried P-type layers coupled to the gate
KR100510582B1 (en) A substrate for high frequency integrated circuits
US7538016B2 (en) Signal and/or ground planes with double buried insulator layers and fabrication process
US11410872B2 (en) Oxidized cavity structures within and under semiconductor devices
US20220320277A1 (en) Rfsoi semiconductor structures including a nitrogen-doped charge-trapping layer and methods of manufacturing the same
KR19980051072A (en) Airbridge Inductor and Manufacturing Method
CN101208801A (en) Semiconductor device and method of manufacturing such a device
CN1282246C (en) High-power RF integrated circuit capable of blocking parasitic loss current and its mfg. method
JP5038556B2 (en) SiC lateral field effect transistor, method of manufacturing the same, and use of such a transistor
US20230420546A1 (en) Transistor with current terminal regions and channel region in layer over dielectric
CN102339868A (en) Metal semiconductor field effect transistor with inverse isolating layer structure and manufacturing method thereof
KR100248415B1 (en) Fabrication method of monolithic microwave integrated circuit
KR20000013207A (en) Heterojunction bipolar transistor manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application