KR19980050925A - Min / Max Value Selector - Google Patents
Min / Max Value Selector Download PDFInfo
- Publication number
- KR19980050925A KR19980050925A KR1019960069773A KR19960069773A KR19980050925A KR 19980050925 A KR19980050925 A KR 19980050925A KR 1019960069773 A KR1019960069773 A KR 1019960069773A KR 19960069773 A KR19960069773 A KR 19960069773A KR 19980050925 A KR19980050925 A KR 19980050925A
- Authority
- KR
- South Korea
- Prior art keywords
- value
- minimum
- maximum value
- maximum
- selector
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
최소값/최대값 선택장치.Min / Max value selector.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
간단한 하나의 최소값/최대값 선택기를 제공하고, 이를 반복 사용함으로써, 원하는 수만큼의 최소값 또는 최대값을 선택할 수 있도록 하고자 함.By providing a simple minimum / maximum value selector and using it repeatedly, you can select as many minimum or maximum values as you want.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
최대값 또는 최소값을 선택하는 다수개의 선택기를 직렬로 연결하되, 상기 최소값/최대값 선택기는, 초기 설정된 값을 선택된 최소값 또는 최대값으로 갱신하는 저장수단, 외부로부터 입력된 데이터와 상기 저장수단에 저장된 최소값 또는 최대값과 비교하는 비교수단 및 상기 비교수단의 비교결과를 제1 선택신호로 입력받고, 바로 이전의 상기 최소값/최대값 선택기의 비교결과 신호를 제2 선택신호로 입력받아 상기 외부로부터 입력된 데이터와 상기 바로 이전의 최소값/최대값 선택기에서 선택된 최소값 또는 최대값과 상기 저장수단에 저장된 값중 하나를 선택하는 선택수단을 구비함.A plurality of selectors for selecting a maximum value or a minimum value are connected in series, wherein the minimum value / maximum value selector includes: a storage means for updating an initially set value to a selected minimum or maximum value, data input from outside and stored in the storage means; A comparison means for comparing with a minimum value or a maximum value and a comparison result of the comparison means are input as a first selection signal, and a comparison result signal of the immediately previous minimum / maximum value selector is input as a second selection signal and input from the outside; Selecting means for selecting one of the data and the minimum or maximum value selected from the immediately previous minimum / maximum selector and the value stored in the storage means.
4. 발명의 중요한 용도4. Important uses of the invention
초 대규모 집적회로에서 최소값 또는 최대값 선택장치로 이용됨.Used as a minimum or maximum selector in very large integrated circuits.
Description
본 발명은 최소값/최대값 선택장치에 관한 것으로, 특히 입력 데이터 중에서 다수개의 최소값 또는 최대값을 선택하는 경우에 있어 서로 동일한 구조를 갖는 다수개의 최소값/최대값 선택장치를 사용함으로써 하드웨어, 특히 초대규모 집적(VLSI:Very Large Scale Integration) 회로 구현이 용이한 최소값/최대값 선택장치에 관한 것이다.The present invention relates to a minimum / maximum value selection device, and in particular, in the case of selecting a plurality of minimum or maximum values from input data, by using a plurality of minimum / maximum value selection devices having the same structure as each other, hardware, particularly a large scale The present invention relates to a minimum / maximum value selection device that is easy to implement an integrated large scale integration (VLSI) circuit.
종래의 다수개의 최소값/최대값 선택장치에서는 알고리즘 개발시 하드웨어구현을 구려하지 않음으로써 실제 하드웨어 구현시 복잡한 로직이 요구되거나, 동일한 하드웨어를 반복 사용하는 초 대규모 집적(VLSI) 회로의 장점을 충분히 이용하지 못하는 단점이 있었다.Many conventional minimum / maximum value selectors do not consider hardware implementation in algorithm development, so complex logic is required in real hardware implementation, or they do not take full advantage of VLSI circuits using the same hardware repeatedly. There was a disadvantage.
따라서, 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 간단한 하나의 최소값/최대값 선택기를 제공하고, 이를 반복 사용함으로써, 원하는 수만큼의 최소값 또는 최대값을 선택할 수 있는 최소값/최대값 선택장치를 제공하는데 그 목적이 있다.Accordingly, the present invention devised to solve the problems of the prior art as described above provides a simple one minimum value / maximum value selector, and by repeatedly using it, the minimum value / maximum which can select as many minimum or maximum values as desired. The purpose is to provide a value selector.
도 1은 본 발명에 따른 최소값/최대값 선택기의 구성도,1 is a block diagram of a minimum value / maximum value selector according to the present invention,
도 2는 도 1의 최소값/최대값 선택기를 다수개 연결한 구조도.FIG. 2 is a structural diagram connecting a plurality of minimum / maximum selectors of FIG. 1; FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 선택기(MUX) 12 : 플립플롭11: selector (MUX) 12: flip-flop
13 : 비교기 21 내지 23 : 최소값/최대값 선택기13: comparator 21 to 23: minimum value / maximum value selector
상기 목적을 달성하기 위한 본 발명은, 최대값 또는 최소값을 선택하는 선택기를 다수개 이용하여 상기 다수개의 최소값/최대값 선택기를 직렬로 연결하되, 상기 최소값/최대값 선택기는, 초기에는 설정신호에 의해 임의의 값을 저장한 후, 선택된 최소값 또는 최대값으로 저장된 값을 갱신하는 저장수단, 외부로부터 입력된 데이터와 상기 저장수단에 저장된 최소값 또는 최대값과 비교하여 그 결과를 출력하는 비교수단 및 상기 비교수단의 비교결과를 제1 선택신호로 입력받고, 바로 이전의 상기 최소값/최대값 선택기의 비교결과 신호를 제2 선택신호로 입력받아 상기 외부로부터 입력된 데이터와 상기 바로 이전의 최소값/최대값 선택기에서 선택된 최소값 또는 최대값과 상기 저장수단에 저장된 값중 하나를 선택하는 선택수단을 구비하여 다수개의 최소값 또는 최대값을 선택하는 것을 특징으로 한다.In order to achieve the above object, the present invention uses a plurality of selectors for selecting a maximum value or a minimum value to connect the plurality of minimum value / maximum value selectors in series, and the minimum value / maximum value selector is initially set to a set signal. Storage means for storing an arbitrary value by the controller, and updating the stored value with the selected minimum or maximum value; comparing means for comparing the data input from the outside with the minimum or maximum value stored in the storage means and outputting the result; Receives the comparison result of the comparison means as a first selection signal, receives the comparison result signal of the immediately previous minimum / maximum selector as a second selection signal and the data input from the outside and the minimum / maximum value immediately before the A plurality of means having selection means for selecting one of a minimum or maximum value selected by the selector and a value stored in the storage means Characterized in that the minimum value or the maximum value selection.
이하, 첨부된 도면 도1 내지 도 2를 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 도 1은 본 발명의 다수개의 최소값/최대값을 선택하는 장치에서 반복적으로 사용되는 최소값/최대값 선택기를 나타낸다.First, Fig. 1 shows a minimum / maximum value selector which is repeatedly used in an apparatus for selecting a plurality of minimum / maximum values of the present invention.
이하에서 설명은 도 1의 최소값/최대값 선택기가 최소값 선택기로 사용될 경우를 가정하며, 최대값 선택기로 사용될 경우 달라지는 내용은 괄호안에 나타내기로 한다.In the following description, it is assumed that the minimum value / maximum value selector of FIG. 1 is used as the minimum value selector, and the content changed when the maximum value selector is used is shown in parentheses.
도 1에서 입력 DI는 매 클록마다 입력되는 데이터를 나타내며, 출력 R_i는 선택된 최소(최대)값을 나타내고, 입력 R_i-1은 도 1의 최소값/최대값 선택기가 여러개 사용되는 경우 R_i 다음으로 작은(큰)값이며, I-1번째 최소값 또는 최대값 선택기로부터 입력되는 값으로 입력 DI와 R_I-1의 비교 결과를 나타낸다.In FIG. 1, the input DI represents data input every clock, the output R_i represents a selected minimum (maximum) value, and the input R_i-1 represents the next smaller R_i (if multiple minimum / maximum selectors of FIG. 1 are used. Large) value, which is the value input from the I-1th minimum value or the maximum value selector, and represents a comparison result between the input DI and R_I-1.
입력 CLK는 클록을 나타내며, SET는 초기화시 R_i를 가능한 최대값(최소값)으로 만들어주는 신호이다.The input CLK represents the clock, and SET is the signal that makes R_i the maximum possible value (minimum value) at initialization.
이제, 도 1의 최소값/최대값 선택기가 단독으로 사용되어 입력 데이터 중에서 단지 1개의 최소값만을 선택하는 과정을 설명하면 다음과 같다.Now, a process of selecting only one minimum value among input data by using the minimum value / maximum value selector of FIG. 1 alone is as follows.
먼저, 플립플롭(12)의 초기 값 R-i는 초기화 과정에서 설정신호(SET)에 의해 가능한 최대값(최소값)으로 정해진다. 초기화가 끝나고 유효한 입력 데이터 DI가 입력되면 비교기(13)는 입력 데이더 DI와 플립플롭(12)의 출력 R-i를 비교하여 입력 데이터 DI가 플립플롭(12)의 출력 R_i보다 작으면(크면) 비교결과 신호 C_i를 '1'로 하여 선택기(11)로 출력한다. 이때 선택기로 입력되는 또 다른 선택신호인 C_i-1은 도 1의 최소값/최대값 선택기가 단독으로 사용되는 경우 항상 '0'이 된다.First, the initial value R-i of the flip-flop 12 is set to the maximum value (minimum value) possible by the setting signal SET in the initialization process. When initialization is completed and valid input data DI is input, the comparator 13 compares the input data DI with the output Ri of the flip-flop 12 and compares if the input data DI is smaller than the output R_i of the flip-flop 12 (large). The resultant signal C_i is set to '1' and outputted to the selector 11. In this case, another selection signal C_i-1 input to the selector is always '0' when the minimum / maximum selector of FIG. 1 is used alone.
선택기(11)는 비교기(13)로부터 입력된 선택신호 C_i가 '1'이고, i-1번째 최소값/최대값 선택기에서 입력된 선택신호 C_i-1이 '0'이면 입력 데이터 DI를 선택하고, 선택신호 C_i가 '1'이고, 또 다른 선택신호 C-i-1이 '1'이면 i-1번째 최소값/최대값 선택기에서 선택된 최소값(최대값) R_i-1을 선택한다. 그리고, 선택신호 C_i가 '0'이고, 또 다른 선택신호 C_i-1이 '0'이면 플립플롭(12)에 저장되어 있던 R_i를 선택하여 플립플롭(12)으로 출력한다.The selector 11 selects the input data DI when the selection signal C_i input from the comparator 13 is '1' and the selection signal C_i-1 input from the i-1th minimum / maximum selector is '0'. If the selection signal C_i is '1' and another selection signal Ci-1 is '1', the selected minimum value (maximum value) R_i-1 is selected by the i-1th minimum / maximum value selector. When the selection signal C_i is '0' and another selection signal C_i-1 is '0', R_i stored in the flip-flop 12 is selected and output to the flip-flop 12.
플립플롭(12)은 매 클록마다 선택기(11)에서 선택되어 입력된 데이터를 새로 저장하여 비교기(13)로 출력한다.The flip-flop 12 stores the data selected and selected by the selector 11 every clock and outputs the data to the comparator 13.
이와 같은 방식으로 도 1의 최소값 또는 최대값 선택기는 입력되는 데이터 중에서 1개의 최소값(최대값)을 선택하게 된다.In this manner, the minimum or maximum value selector of FIG. 1 selects one minimum value (maximum value) among input data.
도 2는 도 1의 최소값/최대값 선택기를 다수개 사용하여 입력되는 데이터 중에서 다수개의 최소값(최대값)을 선택하기 위한 다수개의 최소값/최대값 선택장치의 구성도를 나타낸다.FIG. 2 is a block diagram of a plurality of minimum / maximum value selecting apparatuses for selecting a plurality of minimum values (maximum values) among data input using a plurality of minimum / maximum value selectors of FIG. 1.
도 2에서 i(1≤i≤m)번째 최소값/최대값 선택기는 i번째로 작은(큰)값을 선택한다. 이때, 최소값(최대값) R_i는 I번째 최소값/최대값 선택기에 의해 선택된 I번째로 작은(큰) 값이며, 비교결과 신호 C_i는 입력 데이터 DI와 플립플롭(12)에 저장된 최소값(최대값) R_i를 비교한 결과를 나타내며, 1번째 최소값/최대값 선택기로 입력되는 비교결과 신호 C_0는 항상 '0'의 값을 갖는다.In Fig. 2, the i (1 ≦ i ≦ m) th min / max selector selects the i th small (large) value. At this time, the minimum value (maximum value) R_i is the I smallest (largest) value selected by the Ith minimum value / maximum value selector, and the comparison result signal C_i is the minimum value (maximum value) stored in the input data DI and the flip-flop 12. The result of comparing R_i is shown, and the comparison result signal C_0 input to the first minimum value / maximum value selector always has a value of '0'.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes within the scope without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains, and thus is limited to the above-described embodiments and drawings. It is not.
상기와 같이 이루어지는 본 발명의 다수개의 최소값/최대값 선택장치는 간단한 하나의 최소값/최대값 선택기를 구현한 뒤, 이를 반복 사용하여 원하는 수만큼의 최소값 또는 최대값을 선택할 수 있도록 함으로써 동일한 하드웨어를 반복적으로 사용할 수 있는 초 대규모 집적(VLSI) 회로의 장점을 최대한 이용할 수 있는 효과가 있다.A plurality of minimum value / maximum value selectors of the present invention as described above implements a simple one minimum value / maximum value selector, and then repeatedly uses the same hardware to repeatedly select the desired minimum or maximum values. It is possible to take full advantage of the benefits of ultra-large scale integrated (VLSI) circuits.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960069773A KR100198938B1 (en) | 1996-12-21 | 1996-12-21 | Apparatus for selecting minimum/maximum value |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960069773A KR100198938B1 (en) | 1996-12-21 | 1996-12-21 | Apparatus for selecting minimum/maximum value |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980050925A true KR19980050925A (en) | 1998-09-15 |
KR100198938B1 KR100198938B1 (en) | 1999-06-15 |
Family
ID=19490108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960069773A KR100198938B1 (en) | 1996-12-21 | 1996-12-21 | Apparatus for selecting minimum/maximum value |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100198938B1 (en) |
-
1996
- 1996-12-21 KR KR1019960069773A patent/KR100198938B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100198938B1 (en) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4930100A (en) | Programmable pulse input/output processing unit having register types specified by instructions | |
US6023776A (en) | Central processing unit having a register which store values to vary wait cycles | |
US5638017A (en) | Pulse width modulation circuit | |
US4864525A (en) | Maximum length shift register sequence generator | |
US6853317B2 (en) | Circuit and method for generating mode register set code | |
KR930008042B1 (en) | Microcontroller unit | |
EP0553080B1 (en) | High speed tester and method of providing successive loops of data signals at a predetermined clock rate | |
US4755969A (en) | Pseudo random sequence generation | |
US7440532B1 (en) | Bit slip circuitry for serial data signals | |
KR19980050925A (en) | Min / Max Value Selector | |
JPH11202028A (en) | Ic tester | |
US5590364A (en) | Signal processing apparatus | |
US5621337A (en) | Iterative logic circuit | |
US5414865A (en) | Self-programming with limited sequential memory capacity | |
KR100199190B1 (en) | Data acquisition logic | |
JP3281898B2 (en) | Memory mounted semiconductor device and memory test method | |
KR100205589B1 (en) | Memory accessing circuit for time-switch | |
KR0182037B1 (en) | Over sampling digital filter | |
JPH0718174Y2 (en) | Arbitrary waveform generator | |
KR20000045407A (en) | Device for delaying | |
KR930008038B1 (en) | Memory controller | |
JP2003044266A (en) | Digital waveform data recording circuit and recording method for digital waveform data | |
JP2001319498A (en) | Semiconductor integrated circuit device | |
CN115586921A (en) | Method, circuit, chip and electronic device for realizing multi-bit register atomic operation | |
JPH01308978A (en) | Pattern data generation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080303 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |