KR19980050428A

KR19980050428A - Method of forming planarization insulating film of semiconductor device

Info

Publication number: KR19980050428A
Application number: KR1019960069251A
Authority: KR
Inventors: 김중헌
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1996-12-20
Filing date: 1996-12-20
Publication date: 1998-09-15

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

반도체 장치의 평탄화 절연막 형성 방법Method of forming planarization insulating film of semiconductor device

2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention

새로운 BPSG 증착 법을 이용하여 상대적으로 저농도와 저온 플로우를 통하여 평탄화를 쉽게 이룰수 있도록 한다.The new BPSG deposition method makes it easy to planarize through relatively low and low temperature flows.

3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

HDP-CVD의 우수한 간극 메꿈 특성을 이용하여 산화막을 증착할시 B(Boron)과 P(Phosphorus) 성분을 도핑하여 BPSG막을 만들어 줌으로써, 상대적으로 저농도와 저온 플로우를 통하여 평탄화를 쉽게 이룰수 있게 한다.When the oxide film is deposited using the excellent gap filling property of HDP-CVD, B (G) and P (Phosphorus) components are doped to make a BPSG film, so that the planarization can be easily performed through relatively low concentration and low temperature flow.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치 제조 공정Semiconductor device manufacturing process

Description

Method of forming planarization insulating film of semiconductor device

본 발명은 반도체 장치 제조 공정에 관한 것으로, 특히 금속배선의 하부절연막과 같이 평탄화를 요하는 평탄화 절연막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing process, and more particularly, to a method of forming a planarization insulating film requiring planarization, such as a lower insulating film of a metal wiring.

반도체 소자가 점차 고 집적화되어 감에 따라, 좁은 면적에 소자를 구성하다보니 웨이퍼의 단차는 더욱 심화되고 있어, 이를 극복하기 위한 평탄화 공정이 절실히 요구되고 있는 실정이다.As semiconductor devices are increasingly integrated, the devices have a narrower area, and thus, the step height of the wafer is further intensified, and a planarization process for overcoming them is urgently needed.

따라서, 보론(B)과 인(P)이 도핑되어 있어, 증착 후의 열처리 공정에 의해 플로우 특성을 가지는 BPSG막을 층간절연막으로 사용하고 있다.Therefore, boron (B) and phosphorus (P) are doped, and a BPSG film having flow characteristics is used as the interlayer insulating film by the heat treatment step after deposition.

그러나, 좋은 평탄화를 얻기위해서는 B, P의 농도가 고농도인 BPSG를 사용하여야 하고, 플로우시키기 위한 온도 또한 850∼900℃의 고온 공정이 요구되기 때문에, 하부 구조를 이루고 있는 폴리실리콘층의 저항을 높이게되고 고농도 B, P로 인한 결정 결함의 유발 가능성도 생기게 된다.However, in order to obtain good planarization, BPSG having a high concentration of B and P should be used, and a high temperature process of 850 to 900 ° C. is required to flow, thereby increasing the resistance of the polysilicon layer forming the underlying structure. In addition, there is a possibility of causing crystal defects due to high concentrations B and P.

본 발명은 상기 종래 문제점을 해결하기 위하여 안출된 것으로, 새로운 BPSG 증착 법을 이용하여 상대적으로 저농도와 저온 플로우를 통하여 평탄화를 쉽게 이룰수 있는 반도체 장치의 평탄화 절연막 형성 방법을 제공함을 그 목적으로 한다.Disclosure of Invention The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for forming a planarization insulating film of a semiconductor device, which can be easily planarized through relatively low concentration and low temperature flow using a new BPSG deposition method.

도 1a 내지 도 1c는 본 발명의 일실시예에 따른 평탄화절연막 형성 공정도,1A to 1C are diagrams illustrating a planarization insulating film formation process according to an embodiment of the present invention;

도 2는 본 발명의 디른실시에에 따른 평탄화절연막 형성 단면도,2 is a cross-sectional view of forming a planarization insulating film according to another embodiment of the present invention;

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 실리콘 기판 2 : 소자분리막1: silicon substrate 2: device isolation film

3 : 게이트 4 : 스페이서3: gate 4: spacer

5 : 접합 6 : 불순물이 도핑되지 않은 산화막5: junction 6: oxide film not doped with impurities

7 : HDP-CVD에 의한 BPSG막 7a, 플로우된 BPSG막7: BPSG film 7a by HDP-CVD, flowed BPSG film

8 : PSG막8: PSG film

본 발명은 소정의 소자 구조를 갖는 웨이퍼 전면에 불순물이 비도핑된 산화막을 형성하는 단계, 상기 산화막 상에 고밀도 플라즈마 화학 기상증착법 BPSG막을 증착하는 단계, 소정온도에서 상기 BPSG막을 플로우시키는 단계를 포함하여 이루어진다.The present invention includes forming an oxide film doped with impurities on a wafer surface having a predetermined device structure, depositing a high density plasma chemical vapor deposition BPSG film on the oxide film, and flowing the BPSG film at a predetermined temperature. Is done.

그리고, 상기 플로우된 BPSG막 상에 PSG막을 형성하고, 상기 PSG막을 소정두께 폴리싱하는 단계를 더 포함하여 이루어지는 것을 특징으로 한다.And forming a PSG film on the flowed BPSG film, and polishing the PSG film by a predetermined thickness.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

도 1a 내지 도 1c는 본 발명의 일실시예에 따른 평탄화절연막 형성 공정도로서, 먼저, 도 1a는 실리콘 기판(1) 상에 소자분리막(2)을 형성하고, 게이트(3)와 그 측벽의 스페이서(4) 및 접합(5)으로 이루어진 통상의 트랜지스터 구조를 형성한 다음, 전면에 불순물이 도핑되지 않은 산화막(6)을 형성한 상태로서, 이때, 산화막(6)은 이후에 형성되는 BPSG막의 고온 플로우 공정시 B와 P성분이 소자내부로 확산하는 것을 방지하는 역할을 한다.1A to 1C are diagrams illustrating a planarization insulating film formation process according to an embodiment of the present invention. First, FIG. 1A illustrates a device isolation film 2 formed on a silicon substrate 1, and a spacer of a gate 3 and a sidewall thereof. (4) and a junction (5), a normal transistor structure is formed, and then an oxide film 6 which is not doped with impurities is formed on the entire surface, wherein the oxide film 6 is formed at a high temperature of the BPSG film formed later. It prevents the B and P components from diffusing into the device during the flow process.

이어서, 도 1b와 같이 고밀도 플라즈마 화학 기상증착법(HDP-CVD: high density plasma chemical vapor deposition)으로 산화막을 증착하면서 B₂H₆와 PH₃가스를 추가하여 BPSG막(7)을 증착하는데, HDP-CVD는 공정중 증착과 스퍼터링 식각이 동시에 이루어지는 것으로 우수한 간극 메꿈 능력을 가지고있기 때문에 저농도의 B,P을 가지도록 할 수 있다. 그리고, 두께는 4000∼7000Å이 바람직하다.Subsequently, the BPSG film 7 is deposited by adding B ₂ H ₆ and PH ₃ gases while depositing an oxide film by high density plasma chemical vapor deposition (HDP-CVD) as shown in FIG. 1B. CVD is able to have low concentrations of B and P because the deposition and sputtering etching are performed at the same time. And as for thickness, 4000-7000 GPa is preferable.

이어서, 도 1c와 같이 HDP-CVD에 의한 BPSG막(7)을 750∼800℃의 온도에서 플로우시키는데, 이 온도는 종래의 플로우 온도 보다 상당히 낮은 온도로서 B,P의 소자내 확산을 상당히 감소시키면서 플로우가 가능하다. 도면부호 '7a'는 플로우된 BPSG막을 나타낸다.Subsequently, as shown in FIG. 1C, the BPSG film 7 by HDP-CVD is flowed at a temperature of 750 to 800 ° C., which is considerably lower than the conventional flow temperature while significantly reducing the diffusion of B and P in the device. Flow is possible. Reference numeral 7a denotes a flowed BPSG film.

도 2는 본 발명의 다른 실시예에 따른 평탄화 절연막 형성 방법을 나타내는 단면도로서, 상기 도 1c와 같은 상태에서 플로우된 BPSG막(7a) 상에 PSG(8)을 형성하고, 일정부위까지(도면의 점선) 화학적/기계적 폴리싱(CMP: Chemical Mechanical Polishing)하여 광역 평탄화를 이룬다. PSG(8)은 폴리싱 공정 및 후속 금속층간절연막 형성 공정시 발생하여 소자내부로 침투할 가능성이 있는 수분이나 불순물을 게더링하는 역할을 한다. 본 발명의 다른실시예에서는 BPSG막의 두께를 3000∼5000Å으로 형성하여도 무방하다.2 is a cross-sectional view illustrating a method of forming a planarization insulating film according to another exemplary embodiment of the present invention, in which a PSG 8 is formed on a BPSG film 7a flowed in the same state as in FIG. Dotted line) chemical / mechanical polishing (CMP) to achieve global planarization. The PSG 8 serves to gather moisture or impurities that may be generated during the polishing process and the subsequent intermetallic insulating film forming process and may penetrate into the device. In another embodiment of the present invention, the thickness of the BPSG film may be formed to be 3000 to 5000 kPa.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

본 발명은 HDP-CVD의 우수한 간극 메꿈 특성을 이용하여 산화막을 증착할시 B(Boron)과 P(Phosphorus) 성분을 도핑하여 BPSG막을 만들어 줌으로써, 상대적으로 저농도와 저온 플로우를 통하여 평탄화를 쉽게 이룰수 있어, 소자의 신뢰성을 향상시키는 효과가 있다.The present invention makes BPSG film by doping B (Boron) and P (Phosphorus) component when depositing oxide film using HDP-CVD's excellent gap filling property, so that it is easy to planarize through relatively low concentration and low temperature flow. This has the effect of improving the reliability of the device.

Claims

Forming an oxide film doped with impurities on the entire surface of the wafer having a predetermined device structure, depositing a high density plasma chemical vapor deposition BPSG film on the oxide film, and flowing the BPSG film at a predetermined temperature. Method of forming a planarization insulating film.

2. The method of claim 1, further comprising forming a PSG film on the flowed BPSG film and polishing the PSG film by a predetermined thickness.

The method for forming a planarization insulating film of a semiconductor device according to claim 1 or 2, wherein the flow temperature of said BPSG film is 750-800 degreeC.

The method of forming a planarization insulating film of a semiconductor device according to claim 1, wherein the BPSG film has a thickness of 4000 to 7000 kPa.

The method of claim 2, wherein the BPSG film has a thickness of 3000 to 5000 GPa.