KR19980048984A - Signal cable to detect the error of connection - Google Patents
Signal cable to detect the error of connection Download PDFInfo
- Publication number
- KR19980048984A KR19980048984A KR1019960067645A KR19960067645A KR19980048984A KR 19980048984 A KR19980048984 A KR 19980048984A KR 1019960067645 A KR1019960067645 A KR 1019960067645A KR 19960067645 A KR19960067645 A KR 19960067645A KR 19980048984 A KR19980048984 A KR 19980048984A
- Authority
- KR
- South Korea
- Prior art keywords
- hardware
- signal
- signal cable
- address
- error
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/08—Locating faults in cables, transmission lines, or networks
Abstract
본 발명은 목적은 설치후 연결상태의 오류를 검출할 수 있는 신호케이블을 제공하는 데 있다.An object of the present invention is to provide a signal cable that can detect the error of the connection state after installation.
본 발명에 따른 신호케이블(11)은 신호의 입력측 하드웨어와 접속하는 입력컨넥터(12)와; 신호의 전송경로를 이루는 신호선(14)과; 하드웨어에 O전위를 공급하는 접지선(15)과; 신호의 출력측 하드웨어와 접속하는 출력컨넥터(13)과; 연결된 상태에서 접속되어야 할 하드웨어 어드레스를 나타내는 하드웨어 어드레스선(16)으로 구성된다.The signal cable 11 according to the present invention includes an input connector 12 for connecting with hardware of an input side of a signal; A signal line 14 constituting a signal transmission path; A ground wire 15 for supplying an O potential to hardware; An output connector 13 which is connected to hardware on the output side of the signal; It consists of a hardware address line 16 indicating a hardware address to be connected in a connected state.
Description
본 발명은 신호전송에 사용되는 신호케이블에 관한 것이며, 보다 상세히는 소프트웨어적으로 시스템의 구성데이타가 할당된 하드웨어상호간의 신호전송에 사용되는 신호케이블에 관한 것이다.The present invention relates to a signal cable used for signal transmission, and more particularly to a signal cable used for signal transmission between hardware mutually assigned the configuration data of the system in software.
전자 시스템에서는 하드웨어들은 분리된 랙의 셀프내에 실장되고 동일한 랙의 셀프에 실장된 하드웨어 상호간 또는 랙을 달리하여 실장된 하드웨어 상호간은 다수의 신호케이블에 의하여 연결된다.In an electronic system, hardware is mounted in a shelf of a separate rack, and hardware mounted on a shelf of the same rack or hardware mounted by different racks is connected by a plurality of signal cables.
도 1은 종래의 신호케이블의 구성도이다.1 is a block diagram of a conventional signal cable.
도 1를 보면, 종래의 신호케이블은 신호의 입력측 하드웨어와 접속하는 입력컨넥터(2)와; 신호의 전송경로를 이루는 신호선(4)과; 하드웨어에 O전위를 공급하는 접지선(5)과; 신호의 출력측 하드웨어와 접속하는 출력컨넥터(3)로 구성된다.1, a conventional signal cable comprises: an input connector 2 for connecting to hardware of an input side of a signal; A signal line 4 forming a signal transmission path; A ground wire 5 for supplying O potential to hardware; It consists of an output connector 3 which is connected to the hardware on the output side of the signal.
신호는 신호원으로부터 입력측 하드웨어 및 신호선을 경유하여 출력측 하드웨어로 전송되고, 신호케이블의 신호선 수는 전송되는 신호의 수에 따라 정해진다.The signal is transmitted from the signal source to the output side hardware via the input side hardware and the signal line, and the number of signal lines of the signal cable is determined according to the number of transmitted signals.
셀프에 실장된 하드웨어는 시스템 구성데이타를 나타내는 소프트웨어적인 어드레스를 가지고 있으며, 신호케이블은 각 어드레스를 전달하는 경로를 제공한다. 따라서, 신호케이블의 전달어드레스와 하드웨어의 어드레스가 일치하도록 신호케이블은 설치되어야 한다.Self-mounted hardware has software addresses that represent system configuration data, and signal cables provide a path to each address. Therefore, the signal cable should be installed so that the address of the signal cable matches the address of the hardware.
종래의 신호케이블에 따르면, 신호케이블을 설치한 후 신호케이블의 연결에 오류가 없는지를 판단할 수 있는 수단이 없으므로 신호케이블이 잘못 연결된 경우 전체 시스템이 정상적으로 동작하지 않는다는 문제점이 있었다.According to the conventional signal cable, there is no means for determining whether there is an error in the connection of the signal cable after installing the signal cable, there was a problem that the entire system does not operate normally when the signal cable is connected incorrectly.
본 발명의 목적은 설치후 연결상태의 오류를 검출할 수 있는 신호케이블을 제공하는 데 있다.An object of the present invention is to provide a signal cable that can detect the error of the connection state after installation.
도 1은 종래의 신호케이블의 구성도1 is a configuration diagram of a conventional signal cable
도 2는 본 발명에 따른 신호케이블의 구성도2 is a block diagram of a signal cable according to the present invention
도 3은 본 발명의 신호케이블에 따른 연결상태의 오류를 검출하는 시스템의 구성도.3 is a configuration diagram of a system for detecting an error in a connection state according to the signal cable of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
2, 3, 12, 13:컨넥터4, 14:신호선2, 3, 12, 13: Connector 4, 14: Signal line
5, 15:접지선16:하드웨어 어드레스선5, 15: Ground line 16: Hardware address line
도 2는 본 발명에 따른 신호케이블의 구성도이다.2 is a block diagram of a signal cable according to the present invention.
도 2를 보면, 본 발명에 따른 신호케이블(11)은 신호의 입력측 하드웨어와 접속하는 입력컨넥터(12)와; 신호의 전송경로를 이루는 신호선(14)과; 하드웨어에 O전위를 공급하는 접지선(15)과; 신호의 출력측 하드웨어와 접속하는 출력컨넥터(13)과; 연결된 상태에서 접속되어야 할 하드웨어 어드레스를 나타내는 하드웨어 어드레스선(16)으로 구성된다.2, the signal cable 11 according to the present invention comprises: an input connector 12 for connecting with hardware of an input side of a signal; A signal line 14 constituting a signal transmission path; A ground wire 15 for supplying an O potential to hardware; An output connector 13 which is connected to hardware on the output side of the signal; It consists of a hardware address line 16 indicating a hardware address to be connected in a connected state.
하드웨어 어드레스선(16)의 수는 동일한 신호선의 구성을 갖는 하드웨어의 수에 따라 정해진다. 예를 들면, 동일한 신호선의 구성을 갖는 신호케이블이 8개이고, 하드웨어 어드레스선에 공급되는 전압을 2개로 하는 경우 3개(8=23)의 하드웨어 어드레선을 구성하면 된다.The number of hardware address lines 16 is determined according to the number of hardware having the same signal line configuration. For example, if there are eight signal cables having the same signal line configuration, and two voltages are supplied to the hardware address line, three hardware addresses may be formed (8 = 2 3 ).
또한 출력측 하드웨어에 접속된 신호케이블의 어드레스는 연결된 상태에서 하드웨어 어드레스선 각각에 걸리는 전압에 의하여 표시된다. 예를 들면, 하드웨어 어드레스선이 3개인 경우 하드웨어 어드레스 6은 110 즉 1번 하드웨어 어드레스선에는 0, 2번 및 3번 하드웨어 어드레스선에는 일정전압이 걸리도록 하여 구현할 수 있다.The address of the signal cable connected to the hardware on the output side is indicated by the voltage across each of the hardware address lines in the connected state. For example, when there are three hardware address lines, the hardware address 6 may be implemented by applying a constant voltage to the hardware address lines 110, that is, the hardware address lines 0, 2, and 3, respectively.
도 3은 본 발명의 신호케이블에 따른 연결상태의 오류를 검출하는 시스템의 구성도이다.3 is a configuration diagram of a system for detecting an error in a connection state according to the signal cable of the present invention.
도 3을 보면, 제 1 랙(31)의 셀프에 실장된 입력측 하드웨어(22)와; 상기 입력측 하드웨어(22)에 접속된 신호케이블(11)과; 상기 신호케이블(11)에 접속된 출력측 하드웨어(23)와; 상기 입력측 하드웨어(22)에 접속한 시스템의 중앙처리부(21)가 도시되어 있다.3, the input side hardware 22 mounted on the shelf of the first rack 31; A signal cable (11) connected to the input side hardware (22); Output-side hardware (23) connected to the signal cable (11); The central processing unit 21 of the system connected to the input side hardware 22 is shown.
도 3에 따른 신호케이블 연결상태의 오류를 검출하는 방법을 설명하면, 출력측 하드웨어(23)에 접속된 신호케이블(11)의 하드웨어 어드레스선에 나타나는 전압이 입력측 하드웨어(22)를 경유하여 중앙처리부(21)로 입력된다.A method of detecting an error in the signal cable connection state according to FIG. 3 will be described. 21).
중앙처리부(21)는 입력된 신호케이블 하드웨어 어드레스선에 나타나는 전압에 따라 신호케이블(11)이 접속되어야 할 출력측 하드웨어의 어드레스를 해독한다.The central processing unit 21 decodes the address of the output hardware to which the signal cable 11 should be connected in accordance with the voltage appearing on the input signal cable hardware address line.
중앙처리부(21)는 해독한 어드레스와 소프트웨어적으로 지정된 하드웨어의 어드레스를 비교하여 신호케이블 연결상태의 오류를 판단한다. 즉 해독한 어드레스와 소프트웨어적으로 지정된 하드웨어의 어드레스가 틀리면 신호케이블은 잘못 연결된 것이다.The central processing unit 21 compares the decoded address with the address of software designated by hardware to determine an error in the signal cable connection state. In other words, if the decoded address and the address of software designated hardware are wrong, the signal cable is connected incorrectly.
상술한 바와 같이, 본 발명에서는 접속되어야 할 출력측 하드웨어의 어드레스를 나타내는 하드웨어 어드레스선을 신호케이블에 추가로 구성하여 설치 후 접속된 하드웨어의 어드레스와 접속되어야 할 하드웨어의 어드레스를 비교하여 신호케이블의 연결상태의 오류를 검출할 수 있다.As described above, in the present invention, the hardware address line indicating the address of the output hardware to be connected is further configured in the signal cable, and after the installation, the address of the connected hardware and the address of the hardware to be connected are compared to compare the signal cables. Error can be detected.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960067645A KR100235248B1 (en) | 1996-12-19 | 1996-12-19 | Hardware connection state checking system with signal cable |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960067645A KR100235248B1 (en) | 1996-12-19 | 1996-12-19 | Hardware connection state checking system with signal cable |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980048984A true KR19980048984A (en) | 1998-09-15 |
| KR100235248B1 KR100235248B1 (en) | 1999-12-15 |
Family
ID=19488997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960067645A KR100235248B1 (en) | 1996-12-19 | 1996-12-19 | Hardware connection state checking system with signal cable |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100235248B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030047070A (en) * | 2001-12-07 | 2003-06-18 | 엘지이노텍 주식회사 | Controlling apparatus for transmitting signal and checking apparatus thereon |
| KR101644457B1 (en) * | 2015-12-31 | 2016-08-12 | (주)파워닉스 | Apparatus and Method for preventing human error in cabling |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439241B1 (en) * | 1999-09-20 | 2004-07-05 | 엘지전자 주식회사 | A device of automatic connection checking for data communication cable |
-
1996
- 1996-12-19 KR KR1019960067645A patent/KR100235248B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030047070A (en) * | 2001-12-07 | 2003-06-18 | 엘지이노텍 주식회사 | Controlling apparatus for transmitting signal and checking apparatus thereon |
| KR101644457B1 (en) * | 2015-12-31 | 2016-08-12 | (주)파워닉스 | Apparatus and Method for preventing human error in cabling |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100235248B1 (en) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0403117B1 (en) | Feature board with automatic adjustment to slot position | |
| EP0632280A2 (en) | Inter-section cross cable detection system | |
| US5297261A (en) | Multiprocessor system with power-on reset function | |
| KR19980048984A (en) | Signal cable to detect the error of connection | |
| KR950030144A (en) | AV System Audio / Video Connectivity | |
| EP0849684A2 (en) | Computer bus expansion | |
| MY111292A (en) | Data bus. | |
| EP0945806A1 (en) | Supervisory circuit for semiconductor integrated circuit | |
| JPS6227409B2 (en) | ||
| SU1115064A2 (en) | Device for checking wiring | |
| JP2830486B2 (en) | Communication device | |
| US6433988B1 (en) | Method and apparatus for protection switching | |
| US6239714B1 (en) | Controller for use in an interconnection system | |
| SU999037A1 (en) | Multi-channel device for connecting subscribers to mutual trunk | |
| JPH04194672A (en) | Apparatus for detecting erroneous connection of printed circuit board | |
| SU1603390A1 (en) | Device for checking digital units | |
| ATE95661T1 (en) | ELECTRONIC DEVICE. | |
| KR100291475B1 (en) | Wide ultra2 SCSI backplane board by use of differential low voltage | |
| KR100487407B1 (en) | Digital output failsafe circuit | |
| JPS636642A (en) | Detecting device for card packing state | |
| KR0147750B1 (en) | Reference clock selection system of digital keyphone | |
| KR940022287A (en) | Multiple Bus Interface Units | |
| KR100617678B1 (en) | Serial Numbering System and Method for Daisy-Chained Systems | |
| JPH01265741A (en) | Transmission equipment | |
| JPH0443417A (en) | Printed board coincidence detection system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050628 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |