KR19980047738U - Horizontal Sync Frequency Discrimination Circuit of Image Signal - Google Patents
Horizontal Sync Frequency Discrimination Circuit of Image Signal Download PDFInfo
- Publication number
- KR19980047738U KR19980047738U KR2019960060895U KR19960060895U KR19980047738U KR 19980047738 U KR19980047738 U KR 19980047738U KR 2019960060895 U KR2019960060895 U KR 2019960060895U KR 19960060895 U KR19960060895 U KR 19960060895U KR 19980047738 U KR19980047738 U KR 19980047738U
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- frequency discrimination
- horizontal synchronization
- synchronization
- unit
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 description 20
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
본 고안은 영상신호의 수평동기 주파수 판별회로에 관한 것으로, 15KHz의 수평동기를 갖는 저해상도의 영상신호와 31KHz의 수평동기를 갖는 고해상도의 영상신호를 모두 처리할 수 있는 기능을 갖는 회로로 구성되며 스위치로 인한 동작이 아닌 회로로 자동적으로 제어할 수 있어 사용자로 하여금 해상도 조절에 편리함에 제공하고 아울러 해상도도 선명해져 사용자로 하여금 편리함을 도모한다.The present invention relates to a horizontal synchronizing frequency discrimination circuit of an image signal, and comprises a circuit having a function capable of processing both a low resolution image signal having a horizontal synchronization of 15 KHz and a high resolution image signal having a horizontal synchronization of 31 KHz. It can be automatically controlled by the circuit, not by the operation, so that the user can conveniently adjust the resolution and the resolution is clear, which is convenient for the user.
Description
제 1 도는 본 고안의 일실시예에 따른 동기신호를 판별하기 위한 회로도이고,1 is a circuit diagram for determining a synchronization signal according to an embodiment of the present invention,
제 2 도는 제 1 도의 일실시예에 따른 결과를 나타낸 타이밍 챠트이다.2 is a timing chart showing a result according to an embodiment of FIG.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1:동기신호 반전부2:동기신호 지연부1: synchronous signal inversion unit 2: synchronous signal delay unit
3:동기검출부4:주파수 판별회로 출력부3: synchronous detection unit 4: frequency discrimination circuit output unit
본 고안은 영상신호에 있어서 주파수를 판별하는 회로에 관한 것으로서, 특히 연상신호의 처리방식을 개선하여 고해상도를 구현하고 동기신호 판별회로를 구비함으로써 소정 TV나 모니터의 해상도를 높일 수 있도록 된 영상신호의 수평 동기 주파수 판별회로에 관한 것이다.The present invention relates to a circuit for discriminating a frequency in a video signal. In particular, the present invention relates to a circuit for discriminating a frequency of an associative signal. It relates to a horizontal synchronization frequency discrimination circuit.
일반적으로, 15KHz의 수평동기 주파수를 갖는 저해상도의 영상신호와 31KHz의 수평동기 주파수를 갖는 고해상도의 영상신호를 모두 처리할 수 있는 멀티 스캔 기능의 텔레비젼 수상기나 모니터상에서 입력되는 영상신호의 수평동기 주파수에 따라 자동적으로 내부의 편향 회로를 제어할 수 있는 제어신호를 만든다.In general, the horizontal synchronization frequency of a video signal input from a multi-scan television receiver or monitor capable of processing both a low resolution video signal having a horizontal synchronization frequency of 15 KHz and a high resolution video signal having a horizontal synchronization frequency of 31 KHz is used. Therefore, a control signal for automatically controlling the internal deflection circuit is generated.
그런데, 상기 영상신호의 수평동기 주파수 판별회로에 있어서는 저해상도 영상신호와 고해상도 영상신호를 단순한 스위치 제어로 사용함으로써 사용자는 이를 불편하게 생각한다.However, in the horizontal synchronous frequency discrimination circuit of the video signal, the user feels uncomfortable by using the low resolution video signal and the high resolution video signal by simple switch control.
이에, 본 고안은 상기한 사정을 감안하여 안출된 것으로, 스위치를 이용하여 해상도를 제어하는 문제점을 해결하고자 고안된 것으로, 해상도 제어를 위한 회로를 고안하여 자동으로 주파수를 제어하는데 그 목적이 있다.Accordingly, the present invention has been made in view of the above circumstances, and is designed to solve the problem of controlling the resolution using a switch, and has an object to automatically control the frequency by devising a circuit for the resolution control.
상기 목적을 실현하기 위한 본 고안에 다른 영상신호의 수평동기 주파수 판별회로는 입력되는 수평동기 신호를 반전된 동기신호로 얻기위한 동기신호 반전부와, 상기 동기신호 반전부에 의해 반전된 펄스파형을 출력하는 동기신호 지연부와, 상기 동기신호 지연부에 의해 출력되는 펄스파형과 반전된 동기신호를 연산하여 고해상도 모드의 수평동기신호만을 추출할 수 있게 되는 고해상도 동기검출부와, 상기 고해상도의 수평동기신호를 다시 주파수 판별신호부인 모노스테이블 단안정 멀티바이브레이터에 입력하여 고해상도 모드인 31KHz 수평동기 부분에서는 하이(HIGH), 저해상도 모드인 15KHz 수평동기 부분에서는 로우(LOW)인 제어신호를 출력하는 주파수 판별신호 출력부를 포함하여 구성된 것을 특징으로 한다.According to the present invention for realizing the above object, a horizontal synchronization frequency discrimination circuit of an image signal includes a synchronization signal inversion unit for obtaining the input horizontal synchronization signal as an inverted synchronization signal, and a pulse waveform inverted by the synchronization signal inversion unit. A high resolution synchronous detection unit capable of extracting a horizontal synchronous signal in a high resolution mode by calculating a synchronous signal delay unit for outputting, a pulse waveform output by the synchronous signal delay unit, and an inverted synchronous signal, and the high resolution horizontal synchronous signal Is input to the monostable monostable multivibrator, which is the frequency discrimination signal unit, and outputs a control signal that is high in the 31KHz horizontal synchronization section of the high resolution mode and low in the 15KHz horizontal synchronization section of the low resolution mode. Characterized in that it comprises an output unit.
즉, 상기한 구성으로 된 본 고안에 의하면, 주파수 판별신호 출력부에 의해 출력되는 저해상도 신호와 고해상도 신호를 모두 처리할 수 있는 멀티스캔기능을 입력되는 영상신호의 수평동기 주파수에 따라 자동적으로 내부의 편향회로를 제어할 수 있는 제어신호를 만든다.That is, according to the present invention having the above-described configuration, the multi-scan function capable of processing both the low resolution signal and the high resolution signal output by the frequency discrimination signal output unit is automatically performed according to the horizontal synchronization frequency of the input image signal. Create a control signal to control the deflection circuit.
이하, 본 고안에 따른 실시예를 설명한다.Hereinafter, an embodiment according to the present invention will be described.
제 1 도는 본 고안의 일실시예에 따른 영상신호의 수평동기 주파수 판별회로의 구성을 나타낸 회로도로, 참조번호 1은 입력되는 수평동기 신호를 반전된 동기신호로 얻기위한 동기신호 반전부이고, 2는 상기 동기신호 반전부(1)에 의해 반전된 펄스 파형을 출력하는 동기신호 지연부, 3은 상기 동기신호 지연부(2)에 의해 출력되는 고해상도 펄스파형과 반전된 동기신호를 연산하여 고해상도 모드의 수평동기 신호만을 추출할 수 있게 되는 동기검출부, 4는 상기 고해상도의 수평동기신호를 다시 주파수 판별신호부인 모노스테이블 단안정 멀티바이브레이터에 입력하여 고해상도 모드인 31KHz 수평동기 부분에서는 하이(HIGH), 저해상도 모드인 15KHz 수평동기 부분에서는 로우(LOW)인 제어신호를 출력하는 주파수 판별신호 출력부이다.1 is a circuit diagram showing the configuration of a horizontal synchronization frequency determination circuit of an image signal according to an embodiment of the present invention, reference numeral 1 denotes a synchronization signal inversion unit for obtaining an inputted horizontal synchronization signal as an inverted synchronization signal. Is a synchronous signal delay unit for outputting the pulse waveform inverted by the synchronous signal inversion unit 1, and 3 is a high resolution mode by calculating the high resolution pulse waveform and the inverted synchronous signal outputted by the synchronous signal delay unit 2; 4, the synchronous detection unit capable of extracting the horizontal synchronous signal of the input signal to the monostable monostable multivibrator, which is the frequency discrimination signal unit, inputs the high-level horizontal synchronous signal again to the 31KHz horizontal synchronous part of the high resolution mode. In the 15KHz horizontal synchronization portion of the low resolution mode, the frequency discrimination signal output unit outputs a low control signal.
이하, 상기한 구성으로 된 회로의 동작을 제 2 도에 도시한 타이밍 챠트를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the operation of the circuit having the above-described configuration will be described in detail with reference to the timing chart shown in FIG.
제 2 도의 (가)에서 보여주는 파형이 입력되면 수평동기 신호를 동기신호 반전부(1)를 통해 제 2 도의 (나)와 같은 반전된 동기신호를 얻고 반전된 동기신호를 동기신호 지연부(2)의 모노스테이블 단안정 멀태바이브레이터를 이용하여 제 2 도의 (다)와 같은 펄스파형을 얻는다. 이때 모노스테이블 단안정 멀티바이브레이터는 입력신호에 하강에지에서부터 출력되는 형태를 사용하고, 지연시간은 1/2H보다는 길고 1H보다는 짧게 설정해야 한다.When the waveform shown in FIG. 2A is inputted, the inverted sync signal as shown in FIG. 2B is obtained through the sync signal inverting unit 1 through the sync signal inverting unit 1, and the inverted sync signal is converted into the sync signal delay unit 2. By using the monostable monostable multivibrator of Fig. 2, pulse waveforms as shown in Fig. 2C are obtained. In this case, the monostable monostable multivibrator uses the form from the falling edge to the input signal, and the delay time should be set longer than 1 / 2H and shorter than 1H.
또한, 제 2 도의 (다)와 같이 출력된 펄스파형과 제 2 도의 (나)와 같이 반전된 동기신호를 제 1 도의 고해상도 동기검출부(3)와 같은 동기검출부에서 AND연산을 하여 제 2 도의 (라)와 같이 고해상도의 수평동기신호만을 추출할 수 있게되고 고해상도의 수평동기 신호를 다시 제 1 도의 주파수 판별신호 출력부(4)와 같은 주파수 판별신호부인 모노스테이블 단안정 멀태바이브레이터에 입력하여 제 2 도의 (마)와 같이 고해상도 모드인 31KHz 수평동기 부분에서는 하이이고 저해상도 모드인 15KHz 수평동기 부분에서는 로우인 제어신호를 출력할 수 있으며, 이때에는 모노스테이블 단안정 멀태바이브레이터의 지연시간을 1/2H보다는 길고 1H보다는 짧게 설정해야한다.Further, the pulse waveform output as shown in FIG. 2C and the inverted sync signal as shown in FIG. 2B are AND-operated by a sync detector such as the high resolution sync detector 3 of FIG. D) Only the high resolution horizontal synchronization signal can be extracted, and the high resolution horizontal synchronization signal is input to the monostable monostable multi-vibrator, which is the same as the frequency discrimination signal output unit 4 of FIG. As shown in Fig. 2 (e), it is possible to output a control signal which is high in the 31KHz horizontal synchronization part in the high resolution mode and low in the 15KHz horizontal synchronization part in the low resolution mode, in which case the delay time of the monostable monostable multi-vibrator is 1 / It should be set longer than 2H and shorter than 1H.
한편, 본 고안은 상기 실시예에 한정되지 않고 본 고안의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형실시할 수 있다.On the other hand, the present invention is not limited to the above embodiments and can be variously modified within the scope not departing from the technical gist of the present invention.
이상 설명한 바와같이 본 고안에 의하면, 15KHz의 수평동기를 갖는 저해상도의 영상신호와 31KHz의 수평동기 주파수를 갖는 고해상도의 영상신호를 모두 처리할 수 있는 기능이 텔레비젼 수상기나 모니터 등에서, 입력되는 영상신호의 수평동기 주파수에 따라 자동적으로 내부위 편향회로를 제어할 수 있게 되는 영상신호의 수평동기 주파수 판별회로를 실현할 수 있게 된다.As described above, according to the present invention, a function capable of processing both a low resolution video signal having a horizontal synchronization of 15 KHz and a high resolution video signal having a horizontal synchronization frequency of 31 KHz is used for a video signal input from a television receiver or a monitor. It is possible to realize a horizontal synchronous frequency discrimination circuit of the video signal which can automatically control the internally deflecting circuit according to the horizontal synchronous frequency.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960060895U KR19980047738U (en) | 1996-12-28 | 1996-12-28 | Horizontal Sync Frequency Discrimination Circuit of Image Signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960060895U KR19980047738U (en) | 1996-12-28 | 1996-12-28 | Horizontal Sync Frequency Discrimination Circuit of Image Signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980047738U true KR19980047738U (en) | 1998-09-25 |
Family
ID=53999519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960060895U KR19980047738U (en) | 1996-12-28 | 1996-12-28 | Horizontal Sync Frequency Discrimination Circuit of Image Signal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980047738U (en) |
-
1996
- 1996-12-28 KR KR2019960060895U patent/KR19980047738U/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02223869A (en) | Noise measuring apparatus | |
| KR19980047738U (en) | Horizontal Sync Frequency Discrimination Circuit of Image Signal | |
| KR870003653A (en) | Video signal processing system | |
| US4709268A (en) | Automatic frequency pulling circuit | |
| KR100391580B1 (en) | Apparatus for generating vertical synchronous signal of complex signal | |
| US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
| JP2621534B2 (en) | Synchronous signal generator | |
| US5331352A (en) | Contrast control wherein reference pulse detection occurs every other line period and wherein clamping occurs in remaining line periods | |
| JPH0614702B2 (en) | Video signal processor | |
| KR950002212Y1 (en) | Apparatus for separating vertical synchronizing signal | |
| KR930015902A (en) | Character Generation Circuit of SECAM Type Image Processing Equipment | |
| KR960004128B1 (en) | Clamping signal automatic-switching circuit by composite sync. signal detection | |
| KR0147984B1 (en) | Apparatus of on-screen-display in a wide video cassette recorder | |
| KR960003743Y1 (en) | Image character position transfer apparatus | |
| KR930007502Y1 (en) | Horizontal-sync signal generating apparatus of camcoder | |
| KR0176543B1 (en) | Sync. signals generating apparatus | |
| KR950013060B1 (en) | Sync signal extracting circuit | |
| JPH0225180A (en) | External synchronizing device | |
| JPH06165032A (en) | Video signal switching device | |
| JPH0365878A (en) | Synchronizer | |
| KR910003623Y1 (en) | Conversion control circuit of teletext picture screen | |
| KR960006493A (en) | TV's Ghost Removal Circuit | |
| JPH0574084U (en) | Luminance signal processing circuit | |
| KR970009282A (en) | Dual screen device of TV receiver | |
| JPS61255172A (en) | Clamp circuit for video signal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |