KR19980046376A - AU signal processing circuit and AU signal automatic recognition method - Google Patents
AU signal processing circuit and AU signal automatic recognition method Download PDFInfo
- Publication number
- KR19980046376A KR19980046376A KR1019960064701A KR19960064701A KR19980046376A KR 19980046376 A KR19980046376 A KR 19980046376A KR 1019960064701 A KR1019960064701 A KR 1019960064701A KR 19960064701 A KR19960064701 A KR 19960064701A KR 19980046376 A KR19980046376 A KR 19980046376A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pointer
- buffer
- buffers
- type
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
광대역 회선분배장치(BDCS; Brosdband Didital Cross-connect System) 및 동기식 ADM(Add-Drop Multiplexer)장치와 같은 동기식 전송시스템에서 STM-N신호내의 AU신호는 AU3, AU4 또는 AU4-4c중 하나이거나 이들이 혼용되어 포함되어 있으므로 수신되는 STM-N에 포함된 AU신호의 종류가 바뀌더라도 특별한 제어 조치없이도 자동적으로 AU신호의 종류가 바뀌더라도 특별한 제어 조치없이도 자동적으로 AU신호의 종류를 인식하여 처리할 필요가 있으며, 이에 본 발명에서는 AU3 신호처리를 기본으로 하여 AU신호 종류가 바뀔 경우 이를 자동 인식 AU4 또는 AU4-4c 신호처리 체계로 회로가 변경되어 외부의 별도 제어없이도 중단없는 AU신호 처리가 이루어 지도록 한다. 이를 실현하기 위해서는 AU신호 형태 자동 인식회로와, AU 포인터 버퍼, 그리고 AU형태에 따른 버퍼제어방법을 구현한 제어회로를 구성하였다.In a synchronous transmission system such as a Broadband Didier Cross-Connect System (BDCS) and a Synchronous Add-Drop Multiplexer (ADM) device, the AU signal in the STM-N signal is either AU3, AU4, or AU4-4c, or a mixture of these. Even if the type of AU signal included in the received STM-N is changed, it is necessary to recognize and process the type of AU signal automatically without special control action even if the type of AU signal is changed automatically without special control action. Therefore, in the present invention, if the AU signal type is changed based on the AU3 signal processing, the circuit is changed to an automatic recognition AU4 or AU4-4c signal processing scheme so that the AU signal processing without interruption is performed without external control. In order to realize this, the automatic recognition circuit of the AU signal type, the AU pointer buffer, and the control circuit implementing the buffer control method according to the AU type are configured.
Description
본 발명은 AU신호 처리 회로 및 AU신호 자동 인식 방법에 관한 것으로서, 보다 구체적으로는 동시기 전송 시스템에서 STM-N신호내의 AU3 신호처리를 기본으로 하여 AU신호 종류가 바뀔 경우 이를 자동 인식하여 AU4 또는 AU4-4c 신호처리 체계로 회로를 변경시켜 외부의 별도 제어 없이도 중단없는 AU신호 처리를 하기 위한 AU신호 처리 회로 및 신호 자동 인식 방법에 관한 것이다.The present invention relates to an AU signal processing circuit and a method for automatically recognizing an AU signal. More specifically, the present invention relates to an AU signal or an automatic recognition method when an AU signal type is changed based on the AU3 signal processing in an STM-N signal in a simultaneous transmission system. The present invention relates to an AU signal processing circuit and an automatic signal recognition method for processing an AU signal without interruption by changing a circuit to an AU4-4c signal processing system without any external control.
광대역 회선분배장치(BDCS; Brosdband Didital Cross-connect System) 및 동기식 ADM(Add-Drop Multiplexer)장치와 같은 동기식 전송시스템에서 STM-N신호내의 AU신호 프레임 정렬 기능 등을 수행하는 AU신호 처리기는 AU신호 형태에 따라 별도의 회로를 구성하여 처리하고 있으며, 또 별도의 제어를 통해 AU신호 형태에 따른 AU신호 처리를 하고 있으며, 이로 인해 AU신호 형태별로 별도의 처리회로를 가지고 있는 AU신호 형태 천이시 걸리는 시간지연을 감수하고 있다.The AU signal processor that performs the AU signal frame alignment function in the STM-N signal in a synchronous transmission system such as a broadband circuit divider (BDCS) and a synchronous add-drop multiplexer (ADM) device, has an AU signal. The circuit is configured and processed according to the type, and the AU signal is processed according to the AU signal type through separate control. Therefore, when the AU signal type has a separate processing circuit for each AU signal type, There is a delay.
종래 기술에서 AU신호 처리기는 AU신호 형태에 따라 별도의 회로를 구성하여 처리함으로써 AU신호 형태가 자주 변경되는 환경, 즉 회선분배장치 등에서는 별도의 제어를 통해 AU신호 처리를 하고 있으며, 이로 인해 AU신호 형태별로 처리회로를 별도로 구성해야 하고 AU신호 형태 천이시 시간지연이 상당히 발생하는 문제점을 가지고 있다.In the prior art, the AU signal processor configures and processes separate circuits according to the AU signal type to process the AU signal through separate control in an environment in which the AU signal type is frequently changed, that is, a line distribution device. Processing circuits must be configured separately for each signal type, and there is a problem in that a time delay occurs when the AU signal type transitions.
따라서, 본 발명에서는 AU신호 형태가 중간에 바뀌더라도 이를 자동적으로 인식하고 공통의 AU 포인터 버퍼를 두고 AU 포인터 버퍼를 AU신호 형태에 맞춰 동작할 수 있는 버퍼 제어방법을 해결하였다.Accordingly, the present invention solves a buffer control method that automatically recognizes an AU signal type even when the AU signal type changes in the middle, and operates the AU pointer buffer according to the AU signal type with a common AU pointer buffer.
도 1은 본 발명을 적용한 예시도.1 is an exemplary view to which the present invention is applied.
도 2는 AU신호 프레임 구조도.2 is an AU signal frame structure diagram.
도 3은 본 발명의 AU신호 처리 회로도.3 is an AU signal processing circuit diagram of the present invention.
도 4는 본 발명에 따른 AU신호 형태 자동인식 흐름도.4 is a flow chart of automatic recognition of AU signal type according to the present invention.
도 5는 AU신호 형태에 따른 버퍼제어 방법을 나타낸 도면.5 is a diagram illustrating a buffer control method according to an AU signal type.
상기 목적을 달성하기 위한 본 발명은, 광대역 회선분배장치(BDCS; Brosdband Didital Cross-connect System) 및 동기식 ADM(Add-Drop Multiplexer) 장치와 같은 동시긱 전송시스템에서 STM-N신호내의 AU신호를 처리하는 AU신호 처리기에 있어서, 동기식 전송장비에서 STM-N신호 프레임에 포함된 AU신호 처리 회로에 있어서, 수신되는 AU신호 형태가 천이될 때 이 신호 형태를 자동으로 인식하는 AU포인터 해석기와, 상기 인식된 AU신호 형태에 상응하게 그룹별로 동시에 동작하도록 제어하는 다수개의 AU포인터 버퍼와; 상기 다수개의 포인터 버퍼에 저장된 AU신호를 출력시키도록 제어하는 포인터 형성기로 구성되는 하나의 특징이 있다.The present invention for achieving the above object is to process the AU signal in the STM-N signal in a simultaneous transmission system such as a Broadband Circuit Splitter (BDCS) and a Synchronous Add-Drop Multiplexer (ADM) device. In the AU signal processor, In the AU signal processing circuit included in the STM-N signal frame in the synchronous transmission equipment, an AU pointer analyzer for automatically recognizing the signal form when the received AU signal transitions, the recognition A plurality of AU pointer buffers configured to simultaneously operate for each group according to the AU signal type; One feature of the present invention is a pointer generator which controls to output AU signals stored in the plurality of pointer buffers.
또한, 본 발명의 다른 특징은, 상기 다수개의 포인터 버퍼중 첫번째 버퍼는, 입력되는 첫번째 버퍼 제어신호에 따라 상기 포인터 해석기에서 출력되는 데이타를 저장한 후, 상기 포인터 형성기로부터 입력되는 읽기 타이밍에 따라 그 데이타를 출력하고, 그 버퍼 상태신호를 출력하는 버퍼와; 상기 첫번째 포인터 버퍼와 나머지 포인터 버퍼로부터 입력되는 각 버퍼 상태신호를 받아 첫번째 포인터 버퍼와 나머지 포인터 버퍼를 제어하기 위한 버퍼 제어신호를 출력하는 버퍼 제어회로로 구성된 것이다.Further, another feature of the present invention is that the first buffer of the plurality of pointer buffers stores data output from the pointer interpreter according to the first buffer control signal inputted therein, and according to the read timing inputted from the pointer generator. A buffer for outputting data and outputting the buffer status signal; A buffer control circuit is configured to receive each buffer status signal input from the first pointer buffer and the remaining pointer buffers, and output a buffer control signal for controlling the first pointer buffer and the remaining pointer buffers.
그리고 상기 나머지 포인터 버퍼는 상기 버퍼 제어회로에서 각각 출력된 제어신호를 받아 해당 포인터 버퍼의 상태신호를 출력한다.The remaining pointer buffers receive control signals output from the buffer control circuit and output the state signals of the corresponding pointer buffers.
이하, 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명이 적용되는 예시도이다.1 is an exemplary view to which the present invention is applied.
그 구성은, STM-N신호를 수신하여 역다중하는 STM-N신호 수신/역다중부(100)와, 본 발명인 동기식 전송장비내의 AU신호 처리기(200)에서는 상기 STM-N신호를 처리한 후 내부에 다중되어 있는 AU신호를 AU신호 형태에 따라 자동적으로 이를 감지하여 신속하게 AU신호 형태에 맞춰 신호를 처리할 수 있도록 하기 위해서 적용한다.The configuration is such that the STM-N signal receiving / demultiplexing unit 100 receiving and demultiplexing the STM-N signal, and the AU signal processor 200 in the synchronous transmission device of the present invention processes the STM-N signal and then internally It is applied to detect the AU signal multiplexed on the AU signal type automatically and to process the signal according to the AU signal type quickly.
도 2는 AU 신호 프레임 구조이다.2 is an AU signal frame structure.
도 2에 도시된 바와 같이, AU신호 프레임은 AU포인터(70)와 AU 페이로드(80)로 구성되고, AU 페이로드(80)는 VC3 데이타로 이루어지며, AU포인터(70)는 VC3 데이타의 어드레스 정보를 가지고 있다. AU신호 형태의 구분은 SS비트(85)와 포인터 워드(90)로서 구분하는데, SS비트(85)는 동기식 전송 방식의 차이만 구분하는데 SS=10 이면 ITU-T에서 동기식 전송계위를 국제 표준으로 정한 SDH 방식(즉 AU신호포함)을 나타내며, SS=0이면 북미 표준인 SONET 방식을 나타낸다. 여기서는 SS비트가 10인 경우만을 대상으로 설명하기로 한다.As shown in FIG. 2, the AU signal frame includes an AU pointer 70 and an AU payload 80, the AU payload 80 is composed of VC3 data, and the AU pointer 70 is configured of VC3 data. It has address information. The classification of the AU signal type is divided into SS bit 85 and pointer word 90. SS bit 85 distinguishes only the difference between the synchronous transmission methods. If SS = 10, the synchronous transmission level is defined as an international standard in ITU-T. SDH method (that is, AU signal included) is defined, and SS = 0 indicates North American standard SONET method. Here, only the case where the SS bit is 10 will be described.
AU신호 형태가 AU3인 경우는, AU 포인터워드(90)가 각각 유효한 값을 지니고 있으며, AU4와 AU4-4c인 경우는, 첫번째 AU 포인터위치의 워드값만 정상적인 값을 가지며 나머지 포인터워드 위치에는 1001ss1111111111(이를 CONC상태라 함)의 값을 갖게 된다. 따라서 수신되는 AU 포인터워드(90)를 해석하여, 도 4에서와 같이, 모두 정상적인 값을 가지고 연속 3프레임 NORM상태를 유지하면 AU3로 인식하며, 첫번째 포인터워드만 3프레임 연속 NORM상태이고 나머지 2개의 포인터워드가 3프레임 연속CONC 상태이면 AU4로 인식하며, 첫번째 포인터워드만 3프레임 연속NORM상태이고 나머지 11개의 포인터워드가 3프레임 연속CONC 상태이면 AU4-4c로 인식한다.When the AU signal type is AU3, the AU pointer word 90 has valid values, respectively. In the case of AU4 and AU4-4c, only the word value of the first AU pointer position has a normal value and the remaining pointer word positions are 1001ss1111111111. (This is called the CONC state). Therefore, the received AU pointer word 90 is interpreted, and as shown in FIG. 4, all normal values are recognized as AU3 when the continuous three-frame NORM state is maintained, and only the first pointer word is three-frame continuous NORM state and the remaining two If the pointer word is three consecutive frames CONC state, it is recognized as AU4. If the first pointer word is three frames consecutive NORM state, and if the remaining 11 pointer words are three consecutive frames CONC state, it is recognized as AU4-4c.
도 3은 본 발명의 AU신호 처리 회로의 구성도이다.3 is a configuration diagram of an AU signal processing circuit of the present invention.
도 3에 도시된 바와 같이, 포인터 해석기(PI, 210)에서는 상기와 같은 AU신호 형태 인식동작을 수행하며, 그 결과를 포인터 버퍼(PB#1~PB#12; 220A~220L) 각각에 전달한다. 포인터 버퍼(220A~220L)는 AU3 신호를 기본으로 동작하는데, 포인터 해석기(210)에서 추출된 수신 VC3데이타와 VC3프레임 옵셋을 수신 포인터 해석기(210)의 타이밍에 따라 버퍼(221A)에 쓰게 되며, 쓰여진 데이타를 포인터 형성기(PG, 230)의 읽기 타이밍에 따라 읽혀져 출력한다.As shown in FIG. 3, the pointer analyzer PI 210 performs the AU signal type recognition operation as described above, and transfers the result to each of the pointer buffers PB # 1 to PB # 12 220A to 220L. . The pointer buffers 220A to 220L operate based on the AU3 signal, and write the received VC3 data and the VC3 frame offset extracted from the pointer interpreter 210 into the buffer 221A according to the timing of the receive pointer interpreter 210. The written data is read and output in accordance with the read timing of the pointer generator PG 230.
여기서, AU3를 기준으로 하여 포인터 버퍼(230)의 크기를 16바이트로 하면, AU4에 대해서는 16×3=48바이트가 요구되며, AU4-4c일 경우의 버퍼 크기는 48×4=192바이트가 요구된다. 본 발명에서는 이들 버프들은 AU3 신호 기준으로 동작하므로 16바이트 크기의 포인터 버퍼(220)가 각각 따로 동작하여 수행하고 있다.Here, if the size of the pointer buffer 230 is 16 bytes based on AU3, 16 × 3 = 48 bytes are required for AU4, and the buffer size of AU4-4c requires 48 × 4 = 192 bytes. do. In the present invention, since these buffs operate based on the AU3 signal, the 16-byte pointer buffers 220 are operated separately.
만일 수신 AU신호 형태가 AU3에서 AU4로 천이하는 경우를 설명하면, 16바이트 크기의 버퍼가 똑같은 타이밍으로 동일하게 동작하여 마치 48바이트 크기의 버퍼 1개가 동작하고 있는 것처럼 해야 한다. 이를 위해 본 발명에서는 도 5와 같은 버퍼제어 방법에 따라 회로를 구성하고 있다. 마찬가지로 수신 AU신호 형태가 AU4-4c로 동작할 경우도 192바이트 크기의 버퍼가 1개로 동작하는 것처럼 버퍼를 제어할 필요가 있다.If the reception AU signal type transitions from AU3 to AU4, the 16-byte buffer operates the same at the same timing, as if one 48-byte buffer is operating. To this end, the present invention configures a circuit according to the buffer control method as shown in FIG. Similarly, when the reception AU signal type is operated by AU4-4c, it is necessary to control the buffer as if the buffer having a size of 192 bytes is operated by one.
도 5는 여러개의 버퍼가 동일한 제어에 의해 하나의 버퍼와 같이 동작하더라도 하기 위한 방법이다.FIG. 5 is a method for allowing several buffers to operate as one buffer by the same control.
버퍼의 동작에 필요한 요소로는, 입력되는 데이타와, 이를 쓰게 하는 쓰기클럭 및 쓰기 어드레스와, 출력되는 데이타와, 이를 읽게하는 읽기클럭과 읽기 어드레스가 필수적이다. 이외에 버퍼에 가해지는 요소는 버퍼의 상태를 초기화시키는 버퍼 리셋신호(R1~R12; 각 PB의 버퍼 제어신호)와 버퍼 상태를 감시하여 이상 유무를 판별하는 버퍼 상태신호(S1~S12; 각 PB의 버퍼 상태 신호)가 있다.As elements necessary for the operation of the buffer, input data, a write clock and a write address for writing the data, output data, a read clock and a read address for reading the data are essential. In addition, the elements applied to the buffer include the buffer reset signals R1 to R12 (buffer control signals of each PB) for initializing the state of the buffers and the buffer status signals S1 to S12 for monitoring the buffer status to determine whether there is an abnormality. Buffer status signal).
따라서 여러개의 버퍼의 동작을 하나로 통일하기 위해서는 상기의 요소들을 제어할 필요가 있다. 즉 버퍼에 가해지는 쓰기 및 읽기 클럭, 어드레스, 버퍼 리셋신호, 버퍼 상태신호가 동일하게 움직여야만 된다.Therefore, it is necessary to control the above elements in order to unify the operation of several buffers into one. That is, the write and read clocks, the address, the buffer reset signal, and the buffer status signal applied to the buffer must move in the same manner.
이를 위해 AU3로 동작하는 경우는 별도의 조처없이 버퍼를 동작하도록 하며, AU4로 동작하는 경우는 첫번째 버퍼에 가해지는 요소를, 즉 클럭, 어드레스, 리셋신호를 나머지 3개의 버퍼에도 똑같이 적용한다. 이때 첫번째 버퍼에서 감시된 상태신호를 기준으로 4개의 버퍼를 제어한다. 마찬가지로 AU4-4c신호로 동작하는 경우 첫번째 버퍼에 가해지는 요소, 즉 클럭, 어드레스, 리셋신호는 다른 11개의 버퍼에도 동일하게 적용하며, 이때에도 첫번째 버퍼에서 감시된 버퍼 상태신호만을 12개 버퍼 전체에 적용한다.For this purpose, when operating with AU3, the buffer operates without any action. When operating with AU4, the elements applied to the first buffer, that is, the clock, address, and reset signals are equally applied to the remaining three buffers. At this time, four buffers are controlled based on the status signal monitored in the first buffer. Likewise, when operating with the AU4-4c signal, the elements applied to the first buffer, that is, the clock, address, and reset signals, are equally applied to the other 11 buffers. Apply.
본 발명을 통해서 AU신호 형태가 혼재되어 수신되는 AU신호 처리기에 있어서 별도의 외부 제어 없이도 자동적으로 형태 변화를 인식하여 중단없이 연속하여 AU신호를 처리함으로써 별도의 AU 형태에 따른 별도의 처리회로 구성이 필요없으며, AU신호 형태의 천이에 따른 시간 지연을 최소화할 수 있다.In the AU signal processor which is mixed with the AU signal form through the present invention, it automatically recognizes the shape change without separate external control and processes the AU signal continuously without interruption, thereby forming a separate processing circuit according to the separate AU form. It is not necessary to minimize the time delay caused by the transition of the AU signal type.
본 발명의 목적은 AU신호 단위의 회선 분배 또는 그 이하의 신호 분기 및 삽입 기능이 요구되는 동기식 전송장비에서 AU신호 프레임 정렬 및 AU신호 스위칭 등을 수행하는데 있어서 AU신호 형태가 천이되어 수신되는 경우, AU3에서 AU4, 또는 AU4-4c로 신호형태가 바뀌는 경우 이를 자동적으로 인식하고 그에 따라 모든 AU신호 처리절차가 자동적으로 AU신호 형태에 맞게 신속하게 처리될 수 있도록 하는데 있다.An object of the present invention is to perform the AU signal frame alignment and AU signal switching in the synchronous transmission equipment that requires line division or insertion function of the AU signal unit or less signal branching and insertion function, when the AU signal type is received in transition, When the signal type is changed from AU3 to AU4 or AU4-4c, it is automatically recognized and all AU signal processing procedures can be automatically processed according to the AU signal type accordingly.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960064701A KR100231693B1 (en) | 1996-12-12 | 1996-12-12 | A circuit for signal processing and method for recognizing au signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960064701A KR100231693B1 (en) | 1996-12-12 | 1996-12-12 | A circuit for signal processing and method for recognizing au signal |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980046376A true KR19980046376A (en) | 1998-09-15 |
KR100231693B1 KR100231693B1 (en) | 1999-11-15 |
Family
ID=19487402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960064701A KR100231693B1 (en) | 1996-12-12 | 1996-12-12 | A circuit for signal processing and method for recognizing au signal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100231693B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100312227B1 (en) * | 1999-07-31 | 2001-11-03 | 윤종용 | Method for controlling sdh transmission equipment |
-
1996
- 1996-12-12 KR KR1019960064701A patent/KR100231693B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100312227B1 (en) * | 1999-07-31 | 2001-11-03 | 윤종용 | Method for controlling sdh transmission equipment |
Also Published As
Publication number | Publication date |
---|---|
KR100231693B1 (en) | 1999-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5265096A (en) | Sonet alarm indication signal transmission method and apparatus | |
US5418783A (en) | Common channel signal extraction/insertion device | |
US20040015770A1 (en) | Path error monitoring method and apparatus thereof | |
US5537405A (en) | Cross-connecting module | |
GB2287616A (en) | Path protection switching device | |
US5477549A (en) | Cell switch and cell switch network using dummy cells for simplified cell switch test in communication network | |
US4967410A (en) | Method of multiplexing digital signals and apparatus therefor | |
US5268932A (en) | Interface circuit between a plurality of transmission lines and high bit rate data terminal equipment | |
US6208648B1 (en) | Network element and input/output device for a synchronous transmission system | |
KR100231693B1 (en) | A circuit for signal processing and method for recognizing au signal | |
US5305322A (en) | Phase alignment circuit for stuffed-synchronized TDM transmission system with cross-connect function | |
US5319637A (en) | Synchronous control method in plurality of channel units and circuit using said method | |
US7292607B2 (en) | Method and circuit for processing data in communication networks | |
JP5233569B2 (en) | Cross-connect method and cross-connect device | |
JP3707015B2 (en) | Function setting method of SDH line terminator | |
US5528580A (en) | Add-drop control apparatus | |
KR0168921B1 (en) | 24x3 intersecting switch circuit | |
KR100383130B1 (en) | Switch Element Used in Distributed Control System | |
JPH0652952B2 (en) | Optical time division multiplex channel configuration system | |
KR100397336B1 (en) | multy frame pulse stabilized equipment of the transmission system | |
JP3199418B2 (en) | Data rate converter | |
KR100223366B1 (en) | Apparatus for selecting communication channel in data communication system | |
CA2229335A1 (en) | Network element and input/output device for a synchronous transmission system | |
GB2157921A (en) | Multiplexer/demultiplexer | |
KR100216519B1 (en) | Au3 signal termination processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090810 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |