KR19980045148A - Trench device isolation method for semiconductor devices - Google Patents
Trench device isolation method for semiconductor devices Download PDFInfo
- Publication number
- KR19980045148A KR19980045148A KR1019960063309A KR19960063309A KR19980045148A KR 19980045148 A KR19980045148 A KR 19980045148A KR 1019960063309 A KR1019960063309 A KR 1019960063309A KR 19960063309 A KR19960063309 A KR 19960063309A KR 19980045148 A KR19980045148 A KR 19980045148A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating layer
- material layer
- layer
- semiconductor substrate
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 트렌치 소자 분리 방법을 개시한다.The present invention discloses a trench device isolation method of a semiconductor device.
이는 반도체 기판 상에 패드 산화막과 질화막을 차례로 형성하는 제 1 단계; 사진 식각 방법을 이용하여 상기 반도체 기판 상에 활성 영역과 비활성 영역을 한정하는 제 2 단계; 상기 비활성 영역의 질화막/패드 산화막/반도체 기판을 식각하여 트렌치를 형성하는 제 3 단계; 상기 트렌치가 형성된 반도체 기판 전면에 절연 물질을 증착하여 절연층을 형성하는 제 4 단계; 상기 절연층 상에 SiN을 증착하는 방법 및 상기 절연층의 표면을 질화(Nitridation)처리하는 방법 중 어느 하나를 이용하여 상기 절연층 상에 물질층을 형성하는 제 5 단계; 상기 물질층 상에 감광막을 증착하는 제 6 단계; 상기 물질층에서 상대적으로 낮은 단차가 형성된 부분에만 상기 감광막을 남기는 제 7 단계; 상기 감광막을 열처리하는 제 8 단계; 및 상기 감광막과 상기 물질층/절연층을 동시에 에치백하는 제 9 단계로 이루어진다.This is a first step of sequentially forming a pad oxide film and a nitride film on a semiconductor substrate; A second step of defining an active region and an inactive region on the semiconductor substrate using a photolithography method; A third step of forming a trench by etching the nitride film / pad oxide film / semiconductor substrate in the inactive region; A fourth step of forming an insulating layer by depositing an insulating material on an entire surface of the semiconductor substrate on which the trench is formed; A fifth step of forming a material layer on the insulating layer using any one of a method of depositing SiN on the insulating layer and a method of nitriding the surface of the insulating layer; A sixth step of depositing a photoresist film on the material layer; A seventh step of leaving the photosensitive film only in a portion where a relatively low step is formed in the material layer; An eighth step of heat treating the photosensitive film; And a ninth step of simultaneously etching back the photosensitive film and the material layer / insulating layer.
즉, 감광막의 하부 막질로 SiN을 사용함으로써 후속되는 열처리 공정시 감광막이 보다 원할하게 플로우되고 그 결과 보다 우수한 평탄도를 얻을 수 있다는 장점이 있다.That is, by using SiN as the lower film quality of the photoresist film, there is an advantage that the photoresist film flows more smoothly in the subsequent heat treatment process, and as a result, superior flatness can be obtained.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 평탄도를 향상시키는 반도체 소자의 트렌치 소자 분리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for separating trench devices in semiconductor devices to improve flatness.
반도체 소자의 집적도가 증가하면서 소자분리의 방법으로는 기존의 로코스(LOCOS)를 대신하여 반도체 기판을 식각하고 그 내부를 필드 산화막으로 채우는 트렌치(Trench)소자 분리 방법이 적용되고 있다.As the degree of integration of semiconductor devices increases, a trench isolation method for etching a semiconductor substrate and filling the inside with a field oxide film instead of the conventional LOCOS has been applied as a method of device isolation.
상기 트렌치 소자 분리 방법은 우수한 소자 분리 특성을 확보할 수 있다는 장점이 있는 반면, 트렌치를 메워 형성된 필드 산화막의 모양 및 높이가 달라서 발생한 단차를 극복하기 위한 평탄화 공정이 추가되어야하므로 공정이 복잡해지는 단점이 있다.While the trench device isolation method has an advantage of ensuring excellent device isolation characteristics, a planarization process for overcoming a step caused by a difference in the shape and height of a field oxide film formed by filling a trench is required to be added. have.
이러한 단차를 극복하는 종래의 방법으로는 트렌치가 형성된 반도체 기판 상에 산화막을 증착하는 공정, 상기 산화막 상에 감광막을 증착하는 공정, 활성 영역을 블로킹(blocking)하도록 상기 감광막을 패터닝한 후 상기 산화막을 에치하는 공정을 진행한다.Conventional methods for overcoming such a step include depositing an oxide film on a trenched semiconductor substrate, depositing a photoresist film on the oxide film, patterning the photoresist film to block an active region, and then forming the oxide film. Proceed with the process of etching.
그 결과 활성 영역과 비활성 영역의 경계면에 산화막 숄더(oxide shoulder)가 잔존하는 문제점이 있다.As a result, an oxide shoulder remains on the interface between the active and inactive regions.
본 발명이 이루고자 하는 기술적 과제는, 평탄도를 향상시키는 반도체 소자의 트렌치 소자 분리 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a trench device isolation method for a semiconductor device to improve flatness.
도 1a 내지 도 1d는 본 발명에 의한 반도체 소자의 트렌치 소자분리 방법을 설명하기 위해 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating a trench device isolation method of a semiconductor device according to the present invention.
도 2a 및 도 2b는 하부 막질에 따른 감광막의 흐름량 및 흐름(flow) 전후 감광막 크기의 비를 나타낸 그래프이다.2A and 2B are graphs showing the ratio of the flow amount of the photoresist film and the size of the photoresist film before and after flow according to the lower film quality.
상기 과제를 이루기 위하여 본 발명은, 반도체 기판 상에 패드 산화막과 질화막을 차례로 형성하는 제 1 단계; 사진 식각 방법을 이용하여 상기 반도체 기판 상에 활성 영역과 비활성 영역을 한정하는 제 2 단계; 상기 비활성 영역의 질화막/패드 산화막/반도체 기판을 식각하여 트렌치를 형성하는 제 3 단계; 상기 트렌치가 형성된 반도체 기판 전면에 절연 물질을 증착하여 절연층을 형성하는 제 4 단계; 상기 절연층 상에 SiN을 증착하는 방법 및 상기 절연층의 표면을 질화(Nitridation)처리하는 방법 중 어느 하나를 이용하여 상기 절연층 상에 물질층을 형성하는 제 5 단계; 상기 물질층 상에 감광막을 증착하는 제 6 단계; 상기 물질층에서 상대적으로 낮은 단차가 형성된 부분에만 상기 감광막을 남기는 제 7 단계; 상기 감광막을 열처리하는 제 8 단계; 및 상기 감광막과 상기 물질층/절연층을 동시에 에치백하는 제 9 단계를 구비하는 것을 특징으로하는 반도체 소자의 트렌치 소자 분리 방법을 제공한다.The present invention to achieve the above object, the first step of sequentially forming a pad oxide film and a nitride film on a semiconductor substrate; A second step of defining an active region and an inactive region on the semiconductor substrate using a photolithography method; A third step of forming a trench by etching the nitride film / pad oxide film / semiconductor substrate in the inactive region; A fourth step of forming an insulating layer by depositing an insulating material on an entire surface of the semiconductor substrate on which the trench is formed; A fifth step of forming a material layer on the insulating layer using any one of a method of depositing SiN on the insulating layer and a method of nitriding the surface of the insulating layer; A sixth step of depositing a photoresist film on the material layer; A seventh step of leaving the photosensitive film only in a portion where a relatively low step is formed in the material layer; An eighth step of heat treating the photosensitive film; And a ninth step of simultaneously etching back the photosensitive film and the material layer / insulating layer.
상기 절연층은 옥사이드(Oxide), 다결정 실리콘 및 고뷴자 유기 화합물 중 어느 하나로 형성하는 것이 바람직하다.The insulating layer is preferably formed of any one of an oxide, polycrystalline silicon, and a high molecular organic compound.
상기 물질층은 SiN을 500Å 이하의 두께로 증착하여 형성하고 상기 제 8 단계는 150∼250℃ 온도에서 실시하는 것이 바람직하다.The material layer is formed by depositing SiN to a thickness of 500 Pa or less, and the eighth step is preferably performed at a temperature of 150 to 250 ° C.
상기 물질층을 형성하기 위한 질화 처리에서는 NH3플라즈마를 이용하고, SiN 증착시에는 LP-CVD(Low Pressure- Chemical Vapor Deposition) 또는 RT-CVD(Rapid Thermal-CVD) 방법을 이용하여 형성하는 것이 바람직하다.In the nitriding process for forming the material layer, NH 3 plasma is used, and SiN deposition is preferably performed using LP-CVD (Low Pressure-Chemical Vapor Deposition) or RT-CVD (Rapid Thermal-CVD) method. Do.
상기 제 6 단계에서 상기 감광막은 10㎛ 이하의 두께로 형성하는 것이 바람직하다.In the sixth step, the photosensitive film is preferably formed to a thickness of 10 ㎛ or less.
또한 상기 제 9 단계에서 상기 감광막과 상기 물질층/절연층이 동일한 식각율로 식각되고, 이후 상기 절연층과 상기 질화막의 일부를 화학기계적연마(CMP)하는 단계를 진행하는 것이 바람직하다.In addition, in the ninth step, the photoresist and the material layer / insulation layer may be etched at the same etching rate, and then the chemical mechanical polishing (CMP) of the insulation layer and a part of the nitride layer may be performed.
본 발명에 의한 반도체 소자의 트렌치 소자 분리 방법은, 감광막의 하부 막질로 SiN을 사용함으로써 후속되는 열처리 공정시 감광막이 보다 원할하게 플로우되고 그 결과 보다 우수한 평탄도를 얻을 수 있다는 장점이 있다.The trench device isolation method of the semiconductor device according to the present invention has an advantage that the photoresist film flows more smoothly in a subsequent heat treatment process by using SiN as a lower film quality of the photoresist film, and as a result, superior flatness can be obtained.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1d는 본 발명에 의한 반도체 소자의 트렌치 소자분리 방법을 설명하기 위해 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating a trench device isolation method of a semiconductor device according to the present invention.
도 1a를 참조하면, 반도체 기판(후속 공정에서 1로 패터닝됨) 상에 패드 산화막(후속 공정에서 3으로 패터닝됨)과 질화막(후속 공정에서 5로 패터닝됨)을 차례로 증착하는 공정, 사진 식각 방법을 이용하여 상기 질화막을 패터닝하여 질화막(5)을 형성하는 공정, 상기 질화막(5)을 마스크로하여 상기 패드 산화막과 반도체 기판을 식각하여 패드 산화막(3)과 트렌치(6)가 형성된 반도체 기판(1)을 형성하는 공정 그리고 상기 반도체 기판 전면에 절연 물질을 증착하여 절연층(7)을 형성하는 공정을 차례로 진행한다.Referring to FIG. 1A, a process of depositing a pad oxide film (patterned as 3 in a subsequent process) and a nitride film (patterned as 5 in a subsequent process) on a semiconductor substrate (patterned as 1 in a subsequent process) and a photolithography method Forming the nitride film 5 by patterning the nitride film by using the semiconductor substrate, and etching the pad oxide film and the semiconductor substrate using the nitride film 5 as a mask to form the semiconductor substrate including the pad oxide film 3 and the trench 6. 1) forming and then depositing an insulating material on the entire surface of the semiconductor substrate to form an insulating layer (7).
상기 질화막은 SiN을 사용하여 형성하고 상기 절연층(7)은 옥사이드(Oxide), 다결정 실리콘 및 고뷴자 유기 화합물 중 어느 하나로 형성한다.The nitride film is formed using SiN, and the insulating layer 7 is formed of any one of an oxide, polycrystalline silicon, and a polymer organic compound.
도 1b를 참조하면,상기 절연층(7) 상에 SiN을 얇게 증착하거나 질화(Nitridation)처리하여 물질층(9)을 형성하는 공정, 상기 물질층(9) 상에 감광막(후속 공정에서 11로 패터닝됨)을 증착하는 공정 그리고 상기 트렌치(6)로 인해 상대적으로 낮은 단차가 형성된 부분에만 상기 감광막을 남김으로써 감광막(11)이 형성되는 공정을 진행한다.Referring to FIG. 1B, a process of forming a material layer 9 by thinly depositing or nitriding SiN on the insulating layer 7 and forming a photoresist film on the material layer 9 (in a subsequent process to 11) Patterned) and the photoresist film 11 is formed by leaving the photoresist film only at a portion where a relatively low step is formed due to the trench 6.
상기 뮬질층(9)는 이후 진행되는 열처리 공정시 상기 감광막(11)이 효과적으로 플로우(flow)되도록 하기 위해 형성한 것이다.The mulsel layer 9 is formed to effectively flow the photosensitive film 11 during the subsequent heat treatment process.
상기 물질층(9)을 형성하기 위한 한 방법인 질화 처리시에서는 NH3플라즈마를 이용하고, 다른 방법인 SiN 증착시에는 LP-CVD(Low Pressure- Chemical Vapor Deposition) 또는 RT-CVD(Rapid Thermal-CVD) 방법을 이용하여 500Å 이하의 두께로 증착하는데, 이때 상기 SiN을 사용하는 이유는 도 2a 및 도 2b에서 알수 있다.NH 3 plasma is used for nitriding, which is a method of forming the material layer 9, and low pressure-chemical vapor deposition (LP-CVD) or rapid thermal CVD) is used to deposit a thickness of less than 500 kW, the reason for using the SiN can be seen in Figures 2a and 2b.
상기 감광막(11)은 10㎛ 이하의 두께로 형성한다.The photosensitive film 11 is formed to a thickness of 10㎛ or less.
도 1c를 참조하면, 상기 반도체 기판(1) 상에 열처리 공정을 실시함으로써 상기 감광막(11)이 플로우된 상태인 감광막(11a)을 형성한다.Referring to FIG. 1C, a heat treatment process is performed on the semiconductor substrate 1 to form a photoresist film 11a in which the photoresist film 11 is flowed.
상기 열처리 공정은 150∼250℃ 온도에서 실시한다.The heat treatment step is carried out at a temperature of 150 ~ 250 ℃.
도 1d를 참조하면, 상기 감광막(11a)과 상기 물질층(9)/절연층(7)을 동시에 에치백(etch back)한다.Referring to FIG. 1D, the photosensitive film 11a and the material layer 9 / insulating layer 7 are etched back at the same time.
이때 상기 감광막(11a)과 상기 물질층(9)/절연층(7)이 동일한 식각율로 식각되는데, 이후 상기 절연층(7)과 상기 질화막(5)의 일부를 화학기계적연마(CMP)하는 공정을 진행함으로써 보다 평탄화된다.At this time, the photoresist 11a and the material layer 9 and the insulating layer 7 are etched at the same etching rate, and then the chemical mechanical polishing (CMP) of the insulating layer 7 and a part of the nitride film 5 is performed. It is flattened by advancing a process.
도 2a 및 도 2b는 하부 막질에 따른 감광막의 흐름량 및 흐름(flow) 전후 감광막 크기의 비를 나타낸 그래프이다.2A and 2B are graphs showing the ratio of the flow amount of the photoresist film and the size of the photoresist film before and after flow according to the lower film quality.
여러 종류의 하부 막질 상에 0.95㎛ 두께로 감광막, 즉 i-Line용 포지티브 포토레지스트를 증착 및 패터닝한 후 플로우하였다.A photoresist, i.e. positive photoresist for i-Line, was deposited and patterned on various kinds of lower films to a thickness of 0.95 mu m and then flowed.
그 결과 감광막의 크리티컬 디맨젼(CD)이 작을수록 열처리시 플로우가 원할히 일어나고, 특히 하부 막질이 SiN일때 1㎛이하의 CD에서 감광막의 흐름이 가장 원할함을 알 수 있다.As a result, the smaller the critical dimension (CD) of the photoresist film, the smoother the flow occurs during the heat treatment, and it can be seen that the flow of the photoresist film is most desired in the CD of 1 μm or less, especially when the lower film quality is SiN.
또한 흐름 전후 감광막의 크기를 비교한 경우 동일한 결과를 얻었다.In addition, the same results were obtained when the sizes of the photoresist films were compared before and after the flow.
따라서 현재 소자의 디자인 룰(Design Rule)이 1㎛ 이하의 서브 미크론 영역이므로 감광막의 플로우를 통한 평탄화 공정시 감광막 하부 막질로 SiN을 사용하는 것이 가장 유리함을 알 수 있다.Therefore, since the design rule of the current device is a sub-micron region of 1 μm or less, it can be seen that it is most advantageous to use SiN as the lower photoresist film during the planarization process through the flow of the photoresist film.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to this, and it is apparent that many modifications are possible by those skilled in the art within the technical idea of the present invention.
이상, 설명된 바와 같이 본 발명에 의한 트렌치 소자 분리 방법은, 감광막의 하부 막질로 SiN을 사용함으로써 후속되는 열처리 공정시 감광막이 보다 원할하게 플로우되고 그 결과 보다 우수한 평탄도를 얻을 수 있다는 장점이 있다.As described above, the trench device isolation method according to the present invention has the advantage that the photoresist film flows more smoothly during the subsequent heat treatment process by using SiN as the lower film quality of the photoresist film, and as a result, a superior flatness can be obtained. .
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960063309A KR19980045148A (en) | 1996-12-09 | 1996-12-09 | Trench device isolation method for semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960063309A KR19980045148A (en) | 1996-12-09 | 1996-12-09 | Trench device isolation method for semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980045148A true KR19980045148A (en) | 1998-09-15 |
Family
ID=66522436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960063309A KR19980045148A (en) | 1996-12-09 | 1996-12-09 | Trench device isolation method for semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980045148A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475138B1 (en) * | 2002-06-29 | 2005-03-10 | 매그나칩 반도체 유한회사 | Method for Forming Semiconductor Device |
-
1996
- 1996-12-09 KR KR1019960063309A patent/KR19980045148A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475138B1 (en) * | 2002-06-29 | 2005-03-10 | 매그나칩 반도체 유한회사 | Method for Forming Semiconductor Device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9640424B2 (en) | Integrated metal spacer and air gap interconnect | |
| US5920796A (en) | In-situ etch of BARC layer during formation of local interconnects | |
| US7723235B2 (en) | Method for smoothing a resist pattern prior to etching a layer using the resist pattern | |
| KR100936685B1 (en) | Method of manufacturing silicon nitride film, method of manufacturing semiconductor device, and semiconductor device | |
| US6297162B1 (en) | Method to reduce silicon oxynitride etch rate in a silicon oxide dry etch | |
| US6136700A (en) | Method for enhancing the performance of a contact | |
| US5792705A (en) | Optimized planarization process for SOG filled vias | |
| US7008832B1 (en) | Damascene process for a T-shaped gate electrode | |
| US6515350B1 (en) | Protective conformal silicon nitride films and spacers | |
| US20070290347A1 (en) | Semiconductive device having resist poison aluminum oxide barrier and method of manufacture | |
| US6383950B1 (en) | Insulating and capping structure with preservation of the low dielectric constant of the insulating layer | |
| US5856227A (en) | Method of fabricating a narrow polycide gate structure on an ultra-thin gate insulator layer | |
| US20070013070A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| US6743725B1 (en) | High selectivity SiC etch in integrated circuit fabrication | |
| US7371629B2 (en) | N/PMOS saturation current, HCE, and Vt stability by contact etch stop film modifications | |
| JP3407023B2 (en) | Method for manufacturing semiconductor device | |
| US6593632B1 (en) | Interconnect methodology employing a low dielectric constant etch stop layer | |
| US6489238B1 (en) | Method to reduce photoresist contamination from silicon carbide films | |
| KR19980045148A (en) | Trench device isolation method for semiconductor devices | |
| US7078314B1 (en) | Memory device having improved periphery and core isolation | |
| KR20010063731A (en) | Method of forming an isolation layer in a semiconductor device | |
| KR100483202B1 (en) | Method of manufacturing a semiconductor device | |
| KR20000026975A (en) | Method for manufacturing semiconductor device | |
| KR100325601B1 (en) | a manufacturing method of contact holes of semiconductor devices | |
| KR100876874B1 (en) | Device Separating Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |