KR19980044984A - 상온 고픽전류 공진 터널링 전자 장치 - Google Patents
상온 고픽전류 공진 터널링 전자 장치 Download PDFInfo
- Publication number
- KR19980044984A KR19980044984A KR1019960063141A KR19960063141A KR19980044984A KR 19980044984 A KR19980044984 A KR 19980044984A KR 1019960063141 A KR1019960063141 A KR 1019960063141A KR 19960063141 A KR19960063141 A KR 19960063141A KR 19980044984 A KR19980044984 A KR 19980044984A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- quantum
- barrier
- layers
- resonant tunneling
- Prior art date
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000005036 potential barrier Methods 0.000 claims abstract 4
- 230000007423 decrease Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 13
- 230000009467 reduction Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 62
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 102100025342 Voltage-dependent N-type calcium channel subunit alpha-1B Human genes 0.000 description 2
- 101710088658 Voltage-dependent N-type calcium channel subunit alpha-1B Proteins 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 고속 전자 장치 또는 논리 스위칭 장치에 사용되는 반도체 이질접합 다중 장벽 구조에 관한 것으로, 특히 도전형 에미터층과 콜렉터층 사이에 전위장벽층이 배치되는 공진 터널링 반도체 장치에서 전위 장벽층을 구성하는 에너지 장벽층들의 넓이와 양자 우물층의 넓이들을 비대칭 적으로 조합하여 얇은 바깥 장벽층들의 효과로 인한 전기용량의 감소 효과와, 에너지가 낮은 양자 속박 준위들의 스타크 쉬프트(Stark shift)에 의한 정렬을 통해 얻어지는 공진 터널링 효과의 증대와, 공진 터널링 효과의 증대로 상온에서 높은 피크 전류(peak current)의 증가 및 낮은 동작 전압의 구현에 의한 저전력 소모, 높은 피크-밸리 전류비(PVR; Peak to Valley Ratio)의 성취로 전자를 고속으로 이동 시킬 수 있는 상온 고픽(enhanced peak) 전류 공진 터널링 전자 장치에 관한 것이다.
Description
본 발명은 이질접합 다중 장벽구조에서 양자 에너지 장벽층들의 넓이와 양자우물층의 넓이들의 비대칭적 조합으로 구성된 상온 고픽전류 공진 터널링 전자 장치에 관한 것으로, 특히 얇은 바깥 장벽층들의 효과로 인한 전기용량의 감소 효과와, 에너지가 낮은 양자 속박 준위(quantum-confined states)들의 스타크 쉬프트(Stark shift)에 의한 정렬(alignment)를 통해 공진 터널링(resonant tunneling)효과의 증대로 상온에서 높은 피크 전류(prak current)의 증가 및 낮은 동작 전압의 구현에 의한 저전력 소모, 높은 PVR의 성취로 인해 전자의 고속동작이 가능하고, 스위칭 장치 및 논리 장치로 응용 가능한 상온 고픽전류 공진 터널링 전자 장치에 관한 것이다.
최근 수년동안 분자 빔 에피택시(MBE), 금속 유기화합물 증착법(MOCVD) 등의 반도체 성장기술이 발전함에 따라 이질접합 구조(heterostructure)를 사용하는 반도체 장치들의 개발이 활성화 되어 왔다. 이러한 이질접합 장치들의 GaAs/AlAs, GaAs/GaAlAs, InAs/GaSb, InAs/ZnTe 등과 같은 이절접합구조의 밴드 정렬(band line-up)로 인한 양자 우물 구조에서 나타나는 전자들의 양자속박 준위들을 (quantum-confined staes) 통한 전자의 공진 터널링 효과(resonant tunneling effect)에 대해 지대한 관심들이 집중되고, 이에 대한 연구가 진행되고 있다. 이러한 공진 터널링을 이용한 전자의 빠른 이동 효과와 대단히 짧은 천이시간은 소자의 테라급 작동을 가능하게 할 수 있다. 특히, 공진 터널링을 통한 전류의 NDR(negative differential resistance) 특성은 그들의 빠른 스위칭 시간(switching time)과 낮은 전력 소모(dissipation) 때문에 초고속(ultra-high speed) 스위칭 장치(swiching device), 마이크로파 소자(microwave device) 및 논리 소자(logic device)로의 응용등 기술적 중요성을 가지고 있다. 특히 상온에서 이러한 NDR(negative differential resistance)을 가진 반도체 장치에서의 높은 피크 전류(peak current)와 높은 피크-밸리 전류비(PVR; peak to valley current ratio)의 성취(achievement)와 낮은 전기용량 및 낮은 동작 전압의 성취는 소자의 고속 성능(performance) 개선에 중요하다.
따라서, 본 발명은 이질접합 다중 장벽구조에서 양자 에너지 장벽층들의 넓이와 양자우물층의 넓이들의 비대칭적 조합함으로써, 얇은 바깥 장벽층들의 효과로 인한 전기용량의 감소 효과와, 에너지가 낮은 양자 속박 준위(quantum-confined states)들의 스타크 쉬프트(Stark shift)에 의한 정렬(alignment)를 통해, 이를 통한 공진 터널링(resonant tunneling) 효과의 증대, 상온에서 높은 피크 전류(peak current)의 증가 및 낮은 동작 전압의 구현에 의한 저전력 소모, 높은 PVR의 성취로 인한 전자의 고속 동작이 가능한, 개선된 스위칭 장치 및 논리 장치로 응용 가능한 상온 고픽전류 공진 터널링 전자 장치를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 3개 이상의 양자 장벽구조(2개 이상의 양자 우물구조)에서 양자 장벽층의 넓이(quantum-well width)를 점차로 증가시키다 다시 감소시키고, 전자(electron)의 양자속박 상태(quantum-confined states)를 제공하는 양자 우물층의 넓이(quantum-well wedth)를 점차로 감소시키는 비대칭적 조합으로 구성된 것을 특징으로 한다.
본 발명은 기존의 대칭적 이중장벽 공진 터널링 구조에 비하여, 바깥쪽으로의 얇은 장벽층들의 조합은 소자구조의 전기용량을 감소시킨다. 또한, 외부 전압(external bias) 적용시, 에너지가 낮은 양자 속박준위들의 일치(alignment)가 일어날 수 있도록 구성되게 하여, 이들 정렬(align) 된 상태(states)를 통한 공진 터널링 효과가 증대 될 수 있는 공진 전압(resonant voltages)시에는, 낮은 피크전압을 얻을 수 있으며, 피크전류가 증가하게 되고, 비공진 전압(off resonant voltage)시에는 중간장벽의 비교적 높은 장벽넓이에 의하여 전압 강하에 의한 소자의 유효장벽의 넓이 감소가 보충되어 밸리 전류(valley current)의 감소 효과가 나타나고, 결과적으로 높은 PVR을 얻게 된다. 전류 대 전기용량의 비, 즉 소자의 속도변수(speed index)를 증가시킨다.
도 1은 본 발명에 따른 상온 고픽전류 공진 터널링 전자 장치의 횡단면도.
도 2A 내지 2C는 무전압시의 각 충돌 내에서 도전 밴드를 나타내는 에너지 밴드의 예시도.
도 3A는 본 발명의 일 실시예에 따른 삼중장벽 공진 터널링 전자장치를 설명하기 위해 도시한 에너지 밴드의 예시도.
도 3B는 도 3A와 특성을 비교하기 위해 사용된 이중장벽 공진 터널링 전자장치를 나타낸 에너지 밴드의 예시도.
도 3C는 상온에서 도 3A의 삼중장벽 공진 터널링 전자장치(TBS) 구조의 전류-전압 간 특성곡선(A)과 도 3B의 이중장벽 공진 터널링 전자장치(DBS) 구조의 전류-전압 간 특성곡선(B)을 나타낸 특성 그래프.
도 4A 내지 4C는 본 발명의 일 실시예에 의한 다중 양자 장벽 공진 터널링 전자 장치의 각 전압하에서 각 층들의 도전 밴드를 나타낸 에너지 밴드의 예시도.
*도면의 주요부분에 대한 기호설명*
1:도전형 에미터(E)2:제1양자 장벽층
3:제1양자우물층4:제2양자 장벽층
5:제2양자우물층6:제3양자 장벽층
7:도전형 콜렉터(C)8:기판(Substrate)
BI:제1양자장벽층BII:제2양자장벽층
BIII:제3양자장벽층QWI:제1양자우물층
QWII:제2양자우물층EF:페르미 에너지 준위
EcI:에미터 도전밴드 최소치(emitter conduction-band minimum)
EcBI:제1양자 장벽층의 도전 밴드 최소치
EcBII:제2양자 장벽층의 도전 밴드 최소치
EcBIII:제3양자 장벽층의 도전 밴드 최소치
EcII:전자의 양자우물층의 도전밴드 최소치
EOQI:전자의 제1양자우물층 내의 양자속박 바닥 에너지 준위
E0QII:전자의 제2양자우물층 내의 양자속박 바닥 에너지 준위
E1QII:전자의 제1양자우물층 내의 제1여기 준위
E1QII:전자의 제2양자우물층 내의 제1여기 준위
Ver:공진터널링 전압(피크 전류시)
Veor:오프-공진터널링전압(밸리 전류시)
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 의한 삼중장벽 공진 터널링 전자장치(Resonant tunneling electronic device (RTD)) 구조의 횡단면도이다. 기판(8) 상부에 도전형 콜렉터(7), 제3양자 장벽층(6), 제2양자 우물층(5), 제2양자 장벽층(4), 제1양자 우물층(3), 제1양자 장벽층(2) 및 도전형 에미터(1)가 순차적으로 적층된 구조로서, 양자 장벽층(quantum-barrier)들의 넓이가 점차로 증가 하다 감소하고 양자 우물층의 넓이가 점차로 감소하는 비대칭 조합 구조이다.
도 2A 내지 2C는 무전압시의 각 충돌 내에서 도전 밴드를 나타내는 에너지 밴드의 예시도이다.
도 2A는 무전압시(열평형 상태) 공진 터널링 전자장치 구조층들의 에너지 밴드 도표이고, 장치의 동작상태의 예로서, 전자의 공진터널링 전압(electron resonant voltage)(Ver) 하에서, 각 양자우물들의 낮은 에너지를 갖는 양자속박 바닥준위(ground states)들의 정렬이 일어나고, 이들 정렬된 준의들과 에미터층의 페르미 준위와의 정렬을 통한 공진 터널링이 일어나고(도 2B), 전자의 비공진 전압 즉, 오프-공진 터널링 전압(electron off-resonant voltage)(Veor) 적용시(도 2C) RTD 동작 상태의 에너지 밴드 도표에 예이다.
도 3A는 본 발명의 일 실시 예에 의한 AlAs/GaAs (001) 삼중장벽 공진 터널링 전자 장치이다. (001) GaAs 반절연체 기판 위에 분자 빔 에피텍시(molecular beam epitaxy)로 성장 되었다. 그 구성층 들은 기판으로 부터, 0.5㎛ n+ 타입(Sidoped to 1×10cm-3) GaAs 콜렉터층, 도우핑 되지 않은 4.5nm GaAs 스페이서층, 도우핑 되지 않은 1.6 nm AlAs 제3(바닥) 장벽층(BIII), 도우핑 되지 않은 4.5nm GaAs 제2양자우물층(QWII), 도우핑 되지 않은 2.9nm AlAs 제2(중간) 장벽층(BII), 도우핑 되지 않은 5.8nm GaAs 제1양자우물층(QWI), 도우핑되지 않은 1.6nm AlAs 제일 장벽층(BI), 도우핑 되지 않은 4.5nm GaAs 스페이서 층, 0.5㎛ n+ (doped to 1×1018cm-3) GaAs 에미터층의 순서로 구성된다. 3×6㎛ 다이오드들이 포토리소그라피 기법(photolithography technique), 습식식각, 리프트-오프 공정(lift-off process)에 의해 제작된다.
도 3B는 도 3A의 전자 장치와 특성을 비교하기 위해 사용된 AlAs/GaAs (001)이 중장벽 구조이다. 이중장벽 구조는 도 3A의 삼중장벽 구조에서 제2양자우물층(QWII)과 제3(바닥) 장벽층(BIII)을 뺀 구조이다. 즉, 그 구성층들은 기판으로 부터, 0.5㎛ n+ 타입(Si doped to 1×1018cm-3) GaAs 콜렉터층, 도우핑 되지 않은 4.5nm GaAs 스페이서층, 도우핑 되지 않은 2.9nm AlAs 제일 장벽층(BI), 도우핑 되지 않은 4.5nm GaAs 스페이서층, 0.5㎛ n+ (doped to 1×1018cm-3) GaAs 에미터층의 순서로 구성된다. 역시 3×6㎛2 다이오드들이 포토리소그라피 기법(photolithography technique), 습식식각, 리프트-오프 공정(lift-off process)에 의해 제작된다.
도 3C는 상온에서, 도 3A의 삼중장벽 공진 터널링 전자장치(TBS) 구조의 전류-전압 간 특성곡선(I-V)(A)과 도 3B의 비대칭 이중장벽 공진터널링 전자장치(DBS) 구조의 전류-전압 간 특성곡선 그래프(B)의 비교의 예이다. 도 3C에서 보는 바와 같이, 이중장벽 구조에서는 QWI의 바닥 준위(ground state)를 통과하는 피크 전류가 잘 감지되지 않고(나타나지 않고), QWI의 제1여기 준위(the first excited state)를 통과하는 피크 전류가 0.55V 근처에서 나타난다. 반면에 삼중장벽 구조에서는, 0.13V 부근에서 QWI의 제1여기 준위(the first excited state)를 통과하는 피크 전류픽가 0.9V 근처에서 나타난다.
도 4A 내지 4C는 본 발명의 일 실시예에 의한 다중 양자 장벽(5개) 공진 터널링 전자 장치의 각 전압하에서 각 층들의 도전 밴드를 나타낸 에너지 밴드의 예시도이다.
바깥쪽으로 부터 양자 장벽층(quantum-barrier)들의 넓이(width)가 점차로 증가하다가 다시 감소하고, 전자(electron)의 양자 우물층(quantum-well)들의 넓이가 점차로 감소(또는 점차로 증가)하는 비대칭적 조합으로, 양자 장벽층과 양자 우물층 구조들이 교대로 조합 적용된 구조이다.
기존의 대칭적 이중장벽 공진 터널링 구조에 비하여, 얇은 바깥 장벽층들에 의해 전기용량을 감소시키고, 낮은 에너지를 갖는 양자속박 준위들(각 양자우물들의 바닥 준위들)의 스타크 쉬프트(Stark shift)에 의한 정렬로 인한 공진 터널링 효과의 증대로, 낮은 피크 전압 및 증가된 피크 전류가 유도 되며, 비교적 넓은 중간 장벽층의 넓이(barrier width)에 감소 되어 개선된 피크-밸리 전류비(peak to valley current ratio; PVR)을 얻을 수 있어, 소자의 고속 작동을 증가시킨다. 양자우물 속박 준위들은 양자우물층(layer)들의 넓이와 양자 장벽층들의 높이에 의해 제어(control)될 수 있다. 또한, 에미터와 콜렉터 사이에 도우핑이 안된 스페이서층, 즉 전위 변화(potential drop) 흡수(완충)층의 자유도를 도입하여 활용 할 수 있다. 그리고, 3개 이상의 양자우물 구조를 사용할 경우, 양자속박 준위들의 갯수 증가로 다양성이 제공된다. 즉, 전자의 양자 우물층들의 비대칭적 조합(asymmetric combination)과 스타크 쉬프트 효과에 의해, 다양한 멀티-레벨(multi-level)의 배합(combination) 정렬(alignment)이 가능하게 된다.
상술한 바와 같이 본 발명에 의한 공진 터널링 전자장치(RTD)는 소자의 전기용량(capacitance)를 감소시키고, 전자의 공진 터널링 효과를 증대시켜, 상온에서 높은 피크 전류와 낮은 피크 전압을 구현할 수 있으며, PVR이 증가 되고, 이에 따라 상온에서 낮은 동작 전압에서 매우 높은 피크전류와 PVR이 성취되고, 소자의 스피드 인덱스(speed index)를 개선시켜 초고속 논리장치 및 스위칭 장치 등으로 응용이 가능하다. 여기서, 공진터널링 구조의 변수, 즉 위치 변화, 이종접합 물질들의 선택에 따른 양자우물 양자 준위의 변화 및 양자우물 준위 개수의 변화(multi levels), 그리고 양자우물 개수의 변화 등에 따라 다양한 새로운 형태로의 반도체 장치의 테일러링(Tailoring)이 가능하며, 이로 인해 논리소자의 개수를 줄일 수 있는 고속 논리 기능 소자로 응용이 가능하다.
Claims (4)
- 도전형의 에미터층, 콜렉터층 들과, 에미터층과 콜렉터 사이에 배치되어 있는 3개 이상의 에너지 장벽층을 포함하는 터널링 고속 반도체 장치에 있어서,양자 장벽층의 넓이가 점차 증가하다 감소하고, 양자 우물층들의 넓이가 점차 증가 또는 감소 되도록 상기 양자 우물층과 양자 장벽층들이 비대칭적으로 구성된 것을 특징으로 하는 상온 고픽전류 공진 터널링 전자 장치.
- 제1항에 있어서,상기 양자 우물층과 양자 장벽층들이 비대칭적으로 구성된 전자 장치는 스타크 쉬프트에 의한 반도체 이질접합 구조의 양자속박 준위들의 정렬을 위한 공진터널링의 증가에 따라 낮은 동작 전압에서 피크 전류가 증가되고,소자의 유효 장벽 높이를 증가시킬 수 있는 장벽층의 포함으로 인한 밸리전류 감소로 인해 피크-밸리 전류비가 증가되며,얇은 바깥 장벽층들로 인해 전기용량이 감소 되도록 구성된 것을 특징으로 하는 상온 고픽전류 공진 터널링 전자 장치.
- 제1항에 있어서,상기 양자 우물층과 양자 장벽층들이 비대칭적으로 구성된 전자 장치는 에미터층 및 콜렉터층 간에 전위 변화 흡수층으로 구성된 것을 특징으로 하는 상온 고픽전류 공진 터널링 전자 장치.
- 도전형의 에미터 층, 콜렉터 층과, 에미터 층과 콜렉터 층 사이에 배치되어 있는 전위 장벽층으로 구성되어 있는 공진 터널링 고속 반도체 장치에 있어서,전위 장벽층이 다수의 양자 장벽층과 양자 우물층들로 이루어진 구조에서, 전자의 양자 우물층들의 넓이와 양자 장벽층의 넓이가 비대칭적 조합 구조로 이루어지고, 이에 의해 양자속박 준위들의 스타크 쉬프트에 의한 정렬을 통한 공진 터널링을 이용하는 것을 특징으로 하는 상온 고픽전류 공진 터널링 전자 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960063141A KR100222399B1 (ko) | 1996-12-09 | 1996-12-09 | 상온 고픽전류 공진 터널링 전자 장치 |
| JP9235378A JPH10190014A (ja) | 1996-12-09 | 1997-08-15 | 常温高ピーク電流共振トンネリング電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960063141A KR100222399B1 (ko) | 1996-12-09 | 1996-12-09 | 상온 고픽전류 공진 터널링 전자 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980044984A true KR19980044984A (ko) | 1998-09-15 |
| KR100222399B1 KR100222399B1 (ko) | 1999-10-01 |
Family
ID=19486595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960063141A KR100222399B1 (ko) | 1996-12-09 | 1996-12-09 | 상온 고픽전류 공진 터널링 전자 장치 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH10190014A (ko) |
| KR (1) | KR100222399B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9721596B2 (en) * | 2015-02-27 | 2017-08-01 | Seagate Technology Llc | Data reader with resonant tunneling |
| CN111435681B (zh) * | 2017-10-18 | 2023-10-27 | 汉阳大学校产学协力团 | 层、多级元件、多级元件制造方法和驱动多级元件的方法 |
-
1996
- 1996-12-09 KR KR1019960063141A patent/KR100222399B1/ko not_active IP Right Cessation
-
1997
- 1997-08-15 JP JP9235378A patent/JPH10190014A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10190014A (ja) | 1998-07-21 |
| KR100222399B1 (ko) | 1999-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100216545B1 (ko) | 고속 반도체 장치 | |
| JP5265831B2 (ja) | タイプｉｉバンド間ヘテロ構造逆ダイオード | |
| US5355000A (en) | Assymetric quantum well infrared detector | |
| JP2003518326A5 (ko) | ||
| EP0322718B1 (en) | Resonant tunneling device | |
| US5389798A (en) | High-speed semiconductor device with graded collector barrier | |
| GB2295272A (en) | Semiconductor device | |
| US5031005A (en) | Semiconductor device | |
| US4645707A (en) | Semiconductor devices | |
| KR19980044984A (ko) | 상온 고픽전류 공진 터널링 전자 장치 | |
| KR0170473B1 (ko) | 공진 터널링 전자장치 | |
| EP0186301B1 (en) | High-speed semiconductor device | |
| US6031245A (en) | Semiconductor device | |
| KR100222398B1 (ko) | 공진 터널링 전자 장치 | |
| EP0545381B1 (en) | Tunneling transistor | |
| KR100275499B1 (ko) | 에미터 서브-메사 어레이 구조를 갖는 양자 공진터널링 소자 | |
| KR0163748B1 (ko) | 인터밴드 터널링 전자장치 | |
| EP2224500A2 (en) | Controlled electro-optical device | |
| US5294809A (en) | Resonant tunneling diode with reduced valley current | |
| GB2288691A (en) | High-speed semiconductor device and production method therefor | |
| JPH0743490B2 (ja) | 半導体デバイス | |
| KR100268170B1 (ko) | 공진 터널링 핫-일렉트론 트랜지스터 | |
| Kim et al. | Evidence of the enhanced resonant tunneling effect in a triple-barrier heterostructure | |
| KR0170474B1 (ko) | 공진 터널링 핫전자 장치 | |
| JPH0630399B2 (ja) | 共鳴トンネル・ダイオ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070702 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |