KR19980043922A - Internal Process Control Arbitration Logic Circuits Using Ethernet - Google Patents

Internal Process Control Arbitration Logic Circuits Using Ethernet Download PDF

Info

Publication number
KR19980043922A
KR19980043922A KR1019960061903A KR19960061903A KR19980043922A KR 19980043922 A KR19980043922 A KR 19980043922A KR 1019960061903 A KR1019960061903 A KR 1019960061903A KR 19960061903 A KR19960061903 A KR 19960061903A KR 19980043922 A KR19980043922 A KR 19980043922A
Authority
KR
South Korea
Prior art keywords
ethernet
local
output interface
input
data
Prior art date
Application number
KR1019960061903A
Other languages
Korean (ko)
Inventor
한상록
Original Assignee
정장호
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신 주식회사 filed Critical 정장호
Priority to KR1019960061903A priority Critical patent/KR19980043922A/en
Publication of KR19980043922A publication Critical patent/KR19980043922A/en

Links

Abstract

본 발명은 에이티엠 랜 스위치(ATM LAN SWITCH) 시스템에서 각각의 입, 출력 인터페이스 모듈과의 내부 프로세스 콘트롤(Internal Process control; IPC)을 하기 위하여 백보드(Back board)에프로세서 버스와 중재(Arbitration)를 가지고 있어야 하는 것을 메인 보드 모듈에서 이서넷 콘트롤 중재로직을 이용하여 IPC를 원활하게 처리하도록 한 이서넷을 이용하 내부 프로세스 콘트롤 중재로직 회로에 관한 것이다.The present invention provides a processor bus and arbitration on a back board for internal process control (IPC) with each input and output interface module in an ATM LAN SWITCH system. What you should have is an internal process control arbitration logic circuit using ethernet that allows you to handle IPC smoothly using Ethernet control arbitration logic in the mainboard module.

이것을 위해 본 발명을 ATM LAN SWITCH 시스템에서 메인보드 또는 각각의 입, 출력 인터페이스 모듈과 내부 프로세스 콘트롤을 함에 있어서, 상기 메인보드 모듈 및 입, 출력 인터페이스 모듈은 각각 이서넷 버스를 통하여 데이터 또는 콘트롤 신호 정보를 이서넷 패킷으로 주고 받을 수 있도록 제어하는 이서넷 콘트롤러와,To this end, in the present invention, in the ATM LAN SWITCH system, the main board or each of the input and output interface modules and the internal process control, wherein the mainboard module and the input and output interface modules are respectively provided with data or control signal information through the Ethernet bus. An Ethernet controller that controls the transmission and reception of Ethernet packets

상기 이서넷 콘트롤러를 통해 입력받은 데이터 또는 콘트롤 신호 정보를 로컬 CPU에 전송하기 위해 로컬 버스를 중재하는 로컬중재 로직부와, 상기 로컬 중 재로직부에서 중재되어 올라오는 데이터 또는 콘트롤 신호정보를 해석하는 로컬 CPU를 포하하여 구성된 것이다.A local arbitration logic section for arbitrating a local bus to transmit data or control signal information received through the Ethernet controller to a local CPU, and a local interpreting data or control signal information arbitrated from the local logic section It is configured with CPU.

Description

이서넷(Ethernet)을 이용한 내부 프로세스 콘트롤 중재 로직 회로Internal Process Control Arbitration Logic Circuits Using Ethernet

본 발명은 이서넷(Ethernet)을 이용한 내부 프로세스 콘트롤 중재 로직 회로에 관한 것으로,특히 에이티엠 랜 스위치(ATM LAN SWITCH) 시스템에서 각각의 입, 출력 인터페이스 모듈과의 내부 프로세스 콘트롤(Internal Procss control; IPC)을 하기 위하여 백 보드(Back board)에 프로세서 버스와 중재(Arbitration)를 가지고 있어야 하는 것을 메인 보드 모듈에서 이서넷 콘트롤 중재 로직을 이용하여 IPC를 원활하게 처리하도록 한 것이다.The present invention relates to an internal process control arbitration logic circuit using Ethernet, and in particular, an internal process control (IPC) with each input and output interface module in an ATM LAN SWITCH system. In the main board module, it is necessary to have processor bus and arbitration on the back board in order to handle IPC smoothly using Ethernet control arbitration logic.

종래의 ATM LAN 스위치 시스템은 도 1과 같이 전원 플레인(Power Plane)모듈(0)과, 메인 보드 모듈(2) 및 다수개의 입, 출력 인터페이스 모듈(2,3,4,5)로 구성되어져 있다.The conventional ATM LAN switch system is composed of a power plane module (0), a main board module (2) and a plurality of input and output interface modules (2, 3, 4, 5) as shown in FIG. .

또한 상기한 메인 보드 모듈(1)은 도 2에 도시한 바와 같이 공유 버스를 통하여 데이터(DATA) 또는 콘트롤 신호(CONTROL)정보를 저장하는 공유 메모리부(11)와, 공통 공유 버스와 중재하고 공유 메모리를 콘트롤하는 공유 메모리 및 공유 버스 중재부(12)와, 데이터 또는 콘트롤 신호를 생성하고 그를 받아 해석하는 로컬 CPU(13)를 포함하여 구성되어져 있다.In addition, the main board module 1 arbitrates and shares with the shared memory unit 11 that stores data DATA or control signal CONTROL information through a shared bus, as shown in FIG. And a shared memory and shared bus arbitration unit 12 for controlling the memory, and a local CPU 13 for generating and interpreting data or control signals.

또한 상기한 입,출력 인터페이스 모듈(2,3,4,5)은 상기한 메인 보드 모듈(1)의 내부 구성과 같이 공유 버스를 통하여 데이터(DATA) 또는 콘트롤 신호(CONTROL)정보를 저장하는 공유 메모리부(21),(31),(41)와, 공통 공유 버스와 중재하고 공유 메모리를 콘트롤하는 공유 메모리 및 공유 버스 중재부(22),(32),(42)와 데이터 또는 콘트롤 신호를 생성하고 그를 받아 해석하는 로컬 CPU(23),(33),(43)를 포함하여 구성되어져 있다.In addition, the input and output interface module (2, 3, 4, 5) is shared to store the data (DATA) or control signal (CONTROL) information through a shared bus as in the internal configuration of the main board module (1) Memory 21, 31, 41, and shared memory and shared bus arbitration units 22, 32, 42, which arbitrate with the common shared bus and control the shared memory, and data or control signals. It is configured to include local CPUs 23, 33, 43 for generating and interpreting them.

이와 같이 구성된 종래 기술의 동작을 설명한다.The operation of the prior art thus constructed will be described.

먼저 ATM LAN 스위치 시스템에서 메인보드(1) 또는 각각의 입, 출력 인터페이스모듈(2~5)과 내부 프로세스 콘트롤을 하기 위해서는 백보드에 공통 공유버스를 만들어 여기에 모든 메인보드 또는 각각의 입출력 인터페이스 모듈들을 연결하고, 각각의 모듈들이 중재를 실시하여 공통 공유버스를 사용할 권한이 발생하면 이때 전송하고자 하는 콘트롤 신호나 데이터 공통 공유버스를 통하여 전송한다.First, in order to control the main board (1) or each input / output interface module (2 ~ 5) and internal process in the ATM LAN switch system, a common shared bus is created on the back board. When each module executes arbitration and the authority to use the common shared bus is generated, it transmits through the control signal or data common shared bus to be transmitted.

이때 공통 공유버스를 사용하고자 하는 메인보드 또는 각각의 입출력 인터페이스 모듈들이 2개 이상일 때는 우선순위가 높은 순서대로 공통 공유버스를 사용할 수 있는 권한을 주는 방식으로 동작을 한다.At this time, when there are two or more main boards or each input / output interface module to use the common shared bus, it operates in a manner that gives permission to use the common shared bus in the order of high priority.

그러나 이러한 종래기술은 각각의 입출력 인터페이스 모듈이 동일한 중재로직을 포함하고 있기 때문에 동일한 부품의 중복으로 인하여 가격 상승의 요인이 발생하고 또한 동일한 콘트롤 신호나 데이터를 전송할때 여러번에 걸쳐 전송해야 하는 불편한 문제점이 있었다.However, since the input / output interface module includes the same arbitration logic, the conventional technology causes a price increase due to duplication of the same components, and the inconvenience of having to transmit the same control signal or data multiple times. there was.

본 발명은 ATM LAN SWITCH 시스템에서 각각의 입,출력 인터페이스 모듈과의 내부 프로세스 콘트롤(IPC)을 하기 위하여 백 보드(Back board)에 프로세서 버스와 중재(Arbitration)를 가지고 있어야 하는 것을 메인 보드 모듈에서 이서넷 콘트롤 중재로직을 이용하여 IPC를 원활하게 하도록 한 내부 프로세스 콘트롤 중재 로직 회로를 제공하는 데에 그 목적이 있다.According to the present invention, the main board module needs to have a processor bus and arbitration on the back board in order to perform internal process control (IPC) with each input / output interface module in the ATM LAN SWITCH system. The purpose is to provide an internal process control arbitration logic circuit that facilitates IPC using net control arbitration logic.

이러한 목적을 달성하기 위한 본 발명의 기술적 수단은 ATM LAN SWITCH 시스템에서 메인보드 또는 각각의 입,출력 인터페이스 모듈과 내부 프로세스 콘트롤을 함에 있어서,In order to achieve the above object, the technical means of the present invention is to perform internal process control with a main board or respective input / output interface modules in an ATM LAN SWITCH system.

상기 메인 보드 모듈 및 입, 출력 인터페이스 모듈은 각각 이서넷 버스를 통하여 데이터 또는 콘트롤 신호 정보를 이서넷 패킷으로 주고 받을 수 있도록 제어하는 이서넷 콘트롤러와,The main board module and the input and output interface modules are each an Ethernet controller for controlling data or control signal information to be transmitted and received in an Ethernet packet through an Ethernet bus,

상기 이서넷 콘트롤러를 통해 입력받은 데이터 또는 콘트롤 신호 정보를 로컬 CPU에 전송하기 위해 로컬 버스를 중재하는 로컬중재 로직부와, 상기 로컬 중재 로직부에서 중재되어 올라오는 데이터 또는 콘트롤 신호 정보를 해석하는 로컬 CPU를 포함하여 구성된 것이다.Local arbitration logic section for arbitrating the local bus to transmit data or control signal information received through the Ethernet controller to the local CPU, and local for interpreting data or control signal information arbitrated from the local arbitration logic section. It is configured to include the CPU.

도 1은 종래의 에이티엠 랜 스위치(ATM LAN SWITCH) 시스템 구성도.1 is a configuration diagram of a conventional ATM LAN switch (ATM LAN SWITCH) system.

도 2는 도 1의 블록 구성도.FIG. 2 is a block diagram of FIG. 1.

도 3은 본 발명에 의한 내부 프로세스 콘트롤 중재 로직 회로 블록 구성도.3 is a block diagram of an internal process control arbitration logic circuit block according to the present invention;

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100:메인보드 모듈100: mainboard module

200,300,400,500:입,출력 인터페이스 모듈200,300,400,500: I / O interface module

111,121,131,141,151:이서넷 콘트롤러111,121,131,141,151: Ethernet Controller

112,122,132,142,152:로컬 중재 로직부112,122,132,142,152: Local arbitration logic section

113,123,133,143,153:로컬 중앙처리 장치(CPU)113,123,133,143,153: Local central processing unit (CPU)

이하, 본 발명을 첨부한 도면을 의거하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 내부 프로세스 콘트롤 중재 로직 회로의 블록 구성도를 나타낸 것이다.Figure 3 shows a block diagram of an internal process control arbitration logic circuit according to the present invention.

도 3에 도시한 바와 같이 ATM LAN SWITCH 시스템에서 메인 보드 또는 각각의 입출력 인터페이스 모듈과 내부 프로세스 콘트롤을 함에 있어서, 상기 메인보드 모듈(100) 및 입,출력 인터페이스 모듈(200,300,400,500)은 각각 이서넷 버스(Ethernet)를 통하여 데이터 또는 콘트롤 신호정보를 이서넷 패킷으로 주고 받을 수 있도록 제어하는 이서넷 콘트롤러(111,121,131,141,151)와, 상기 이서넷 콘트롤러(111,121,131,141,151)를 통해 입력받은 데이터 또는 콘트롤 신호 정보를 로컬 CPU(113,123,133,143,153)에 전송하기 위해 로컬 버스를 중재하는 로컬 중재 로직부(112,122,132,142,152)와, 상기 로컬 중재 로직부(112,122,132,142,152)에서 중재되어 올라오는 데이터 또는 콘트롤 신호 정보를 해석하는 로컬 CPU(113,123,133,143,153)를 포함하여 구성된 것이다.As shown in FIG. 3, in the ATM LAN SWITCH system, the main board or each input / output interface module and the internal process control, the main board module 100 and the input / output interface module 200, 300, 400, 500 are each an Ethernet bus ( Ethernet controller (111,121,131,141,151) for controlling data or control signal information to be transmitted and received through Ethernet) and local CPU (113,123,133,143,153) for data or control signal information received through the Ethernet controller (111,121,131,141,151). And a local arbitration logic section 112, 122, 132, 142, 152 for arbitrating the local bus for transmission to the local bus, and a local CPU 113, 123, 133, 143, 153 for interpreting data or control signal information arbitrated from the local arbitration logic section 112, 122, 132, 142, 152.

또한 상기한 메인보드(100)와 입,출력 인터페이스 모듈(200,300,400,500)에서 슬롯(slot)을 인식할 수 있도록 슬롯 아이디(ID)를 부여한 것이다.In addition, the motherboard 100 and the input and output interface module (200, 300, 400, 500) is assigned a slot ID (ID) to recognize the slot (slot).

이와 같이 구성된 본 발명의 동작 및 작용 효과를 설명하면 다음과 같다.Referring to the operation and effect of the present invention configured as described above are as follows.

본 발명은 ATM LAN SWITCH 시스템에서 메인 보드 모듈(100)과 입,출력 인터페이스 모듈(200,300,400,500)등과 내부 프로세싱 콘트롤을 하기 위하여 공유버스를 사용하지 않고 이서넷 데이터 패킷을 이용하여 정확하게 정보를 전송하기 위한 것이다.The present invention is to accurately transmit information using an Ethernet data packet without using a shared bus to perform internal processing control with the main board module 100 and the input / output interface modules 200, 300, 400, and 500 in an ATM LAN SWITCH system. .

먼저 메인보드 모듈(100)에서 입,출력 인터페이스모듈(200,300,400,500)을 콘트롤하고자 할 때 메인 보드 모듈(100)내의 로컬 CPU(113)가 입,출력 인터페이스 모듈의 상태를 알려달라는 정보를 로컬 중재 로직부(112)의 중재를 받아 이서넷 콘트롤러(111)에 데이터를 전송하게 된다.First, when the main board module 100 wants to control the input / output interface modules 200, 300, 400, and 500, the local arbitration logic unit provides information for the local CPU 113 in the main board module 100 to inform the status of the input / output interface module. In step 112, data is transmitted to the Ethernet controller 111.

이와 같이 데이터를 전송하게 되면 이서넷 콘트롤(111)는 이서넷 버스(Ethernet)에서 이서넷 패킷이 존재하는지 캐리어를 감지하고 있다.When the data is transmitted in this way, the Ethernet control 111 detects the presence of an Ethernet packet on the Ethernet bus.

이 경우 캐리어가 없을때 10Mbps의 속도로 이서넷 패킷을 전송한다.In this case, when there is no carrier, Ethernet packet is transmitted at 10Mbps.

이때 입,출력 인터페이스 모듈(200,300,400,500)내의 이서넷 콘트롤러(121,131,141,151)들은 이서넷 패킷을 감지하고 있다가 자신에게 오는 이서넷 패킷을 수신하여 로컬 중재 로직부(122)의 중재를 받아 로컬 CPU(123)에 데이터를 전송한다.At this time, the Ethernet controllers 121, 131, 141, and 151 in the input / output interface modules 200, 300, 400, and 500 detect the Ethernet packet and receive the Ethernet packet that comes to them and receive the arbitration of the local arbitration logic unit 122 to receive the local CPU 123. Send data to

상기 로컬 CPU(123)는 데이터를 해석하여 자신의 상태를 알려 달라는 정보임을 인지하고 입,출력 인터페이스 모듈의 현재의 상황을 로컬 중재 로직부(122)의 중재를 받아 이서넷 콘트롤러(121)에 데이터를 전송하게 되면 이서넷 콘트롤러(121)는 이서넷 버스(Ethernet)에 이서넷 패킷이 존재하는지 캐리어를 감지하고 있다.The local CPU 123 interprets the data and recognizes the information to inform its status. The local CPU 123 receives data of the current situation of the input / output interface module through the mediation of the local arbitration logic unit 122 and transmits the data to the Ethernet controller 121. When transmitting the Ethernet controller 121 detects the carrier whether there is an Ethernet packet on the Ethernet bus (Ethernet).

전술한 바와 같이 캐리어와 없을 때에는 10Mbps의 속도로 이서넷 패킷을 전송한다.As described above, the Ethernet packet is transmitted at a speed of 10 Mbps with and without a carrier.

메인 보드 모듈(100)내의 이서넷 콘트롤러에서는 이서넷 패킷을 감지하고 있다가 자신에게 오는 이서넷 패킷울 수신하여 로컬 중재 로직부(122)의 중재를 받아 로컬 CPU(123)에 데이터를 전송한다.The Ethernet controller in the main board module 100 detects the Ethernet packet, receives the Ethernet packet, and transmits data to the local CPU 123 through the arbitration of the local arbitration logic unit 122.

상기 로컬 CPU(123)에서는 데이터를 해석하여 입,출력 인터페이스 모듈(200)의 상태를 관리하는 테이블에 저장하게 된다.The local CPU 123 interprets the data and stores the data in a table managing the state of the input / output interface module 200.

상기와 같은 동작을 주기적으로 반복하여 시스템의 정보를 관리하게 된다.By repeating the above operation periodically to manage the information of the system.

이상에서 설명한 바와 같이 본 발명은 각각의 입,출력 인터페이스 모듈의 동일한 로직의 손실을 줄일 수 있는 것이어서, 이로 인해 원가를 줄일 수가 있고, 또한 동일한 콘트롤신호 또는 데이터의 재전송을 줄여 성능의 향상을 도모할 수 있는 효과가 있는 것이다.As described above, the present invention can reduce the loss of the same logic of each input and output interface module, thereby reducing the cost and improving performance by reducing the retransmission of the same control signal or data. It can be effective.

Claims (2)

ATM LAN SWITCH 시스템에서 메인 보드 또는 각각의 입,출력 인터페이스 모듈과 내부프로세스 콘트롤을 함에 있어서,In the ATM LAN SWITCH system, the internal process control with the main board or each input / output interface module, 상기 메인 보드 모듈 및 입, 출력 인터페이스 모듈은 각각 이서넷 버스를 통하여 데이터 또는 콘트롤 신호 정보를 이서넷 패킷으로 주고 받을 수 있도록 제어하는 이서넷 콘트롤러와,The main board module and the input and output interface modules are each an Ethernet controller for controlling data or control signal information to be transmitted and received in an Ethernet packet through an Ethernet bus, 상기 이서넷 콘트롤러를 통해 입력받은 데이터 또는 콘트롤 신호 정보를 로컬 CPU에 전송하기 위해 로컬 버스를 중재하는 로컬 중재 로직부와,A local arbitration logic unit for arbitrating a local bus to transmit data or control signal information received through the Ethernet controller to a local CPU; 상기 로컬 중재 로직부에서 중재되는 올라오는 데이터 또는 콘트롤 신호 정보를 해석하는 로컬 CPU를 포함하여 구성된 것을 특징으로 하는 이서넷(Ethernet)을 이용한 내부 프로세스 콘트롤 중재 로직회로.And a local CPU for interpreting the data or control signal information arbitrated by the local arbitration logic unit. 제1항에 있어서,The method of claim 1, 상기 메인보드와 입,출력 인터페이스 모듈에서 슬롯을 인식할 수 있도록 슬롯 아이디를 부여한 것을 특징으로 하는 이서넷(Ethernet)을 이용한 내부 프로세스 콘트롤중재 로직회로.Internal process control mediation logic circuit using the Ethernet (Ethernet) characterized in that the slot ID is assigned to recognize the slot in the main board and the input, output interface module.
KR1019960061903A 1996-12-05 1996-12-05 Internal Process Control Arbitration Logic Circuits Using Ethernet KR19980043922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960061903A KR19980043922A (en) 1996-12-05 1996-12-05 Internal Process Control Arbitration Logic Circuits Using Ethernet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960061903A KR19980043922A (en) 1996-12-05 1996-12-05 Internal Process Control Arbitration Logic Circuits Using Ethernet

Publications (1)

Publication Number Publication Date
KR19980043922A true KR19980043922A (en) 1998-09-05

Family

ID=66476193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061903A KR19980043922A (en) 1996-12-05 1996-12-05 Internal Process Control Arbitration Logic Circuits Using Ethernet

Country Status (1)

Country Link
KR (1) KR19980043922A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050670A (en) * 1999-01-13 2000-08-05 김영환 Apparatus and method for communicating among processors by ethernet in full electronic exchange
KR100396843B1 (en) * 2000-11-24 2003-09-02 한국전자통신연구원 IPC Message Switching Apparatus and Method Using Ethernet Switching Apparatus in ATM

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050670A (en) * 1999-01-13 2000-08-05 김영환 Apparatus and method for communicating among processors by ethernet in full electronic exchange
KR100396843B1 (en) * 2000-11-24 2003-09-02 한국전자통신연구원 IPC Message Switching Apparatus and Method Using Ethernet Switching Apparatus in ATM

Similar Documents

Publication Publication Date Title
US7360002B2 (en) Method of arbitrating access to a data bus
JP2500973B2 (en) Exchange connection system
US5509126A (en) Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface
US8060672B2 (en) Event signaling between peripheral modules and a processing unit
US5638521A (en) Apparatus using a parallel interface for data transfer between a plurality of computers, as well as for transfer of data from computers to shared peripheral devices
KR100257712B1 (en) Information exchange device between processes using internet
Ahuja S/Net: A high-speed interconnect for multiple computers
JP2991046B2 (en) Master-slave communication method
JP4044897B2 (en) Cooperating station activation device for performing at least one distributed function, particularly in motor vehicles
KR19980043922A (en) Internal Process Control Arbitration Logic Circuits Using Ethernet
CN101281510B (en) Double-I2C bus setting method and double I2C bus system
CN111858459B (en) Processor and computer
KR950007438B1 (en) Repeater of packet bus device for electronic exchanger
Costrell et al. FASTBUS for data acquisition and control
JP2002032159A (en) Network device having power saving function
KR100208232B1 (en) Method for arbitrating maintenance-bus for inter-processor communication in a switching system
RU2784713C1 (en) Method and apparatus for operational control of communication channels
KR900006971B1 (en) Method and arrangement for communicating between processors having variable priorties
JP4095216B2 (en) Printer and data communication method in printer
JPH05134954A (en) Network processor
JP2001162894A (en) Data communication system and method
KR920005008B1 (en) Signal terminal control system
KR100250474B1 (en) Global control unit of crossbar routing switch and method of the same
KR0168904B1 (en) Data exchange with the group communications
Ghosh et al. Flexinet: a token bus protocol for local area networks interconnecting low cost data communicating devices

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination