KR19980038431A

KR19980038431A - Manufacturing method of semiconductor device

Info

Publication number: KR19980038431A
Application number: KR1019960057331A
Authority: KR
Inventors: 황이연
Original assignee: 문정환; 엘지반도체 주식회사
Priority date: 1996-11-26
Filing date: 1996-11-26
Publication date: 1998-08-05

Abstract

본 발명은 반도체 소자에 관한 것으로, 특히 LDD 구조를 갖는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having an LDD structure.

이를위한 본 발명의 반도체 소자의 제조방법은 반도체 기판상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막상에 도전층, 절연막, 포토레지스트를 차례로 형성하는 공정과, 상기 포토래지스트를 노광 및 현상하여 게이트 영역을 정의하는 포토래지스트 패턴을 형성하는 공정과, 상기 포토래지스트 패턴을 마스크로 이용하여 도전층 및 절연막을 선택적으로 제거하여 게이트 전극을 형성하는 공정과, 상기 절연막 양측 부분을 선택적으로 제거하는 공정과, 상기 게이트 전극을 메사구조로 식각하는 공정과, 상기 포토래지스트 패턴을 마스크로 하여 기판에 고농도 불순물 영역을 형성하는 공정과, 상기 포토래지스트 패턴을 제거하고, 상기 게이트 전극을 마스크로 하여 기판에 저농도 불순물 영역을 형성한 후, 절연막을 제저하는 공정을 포함하여 이루어짐을 특징으로 한다.The semiconductor device manufacturing method of the present invention for this purpose is a step of forming a gate insulating film on a semiconductor substrate, a step of sequentially forming a conductive layer, an insulating film, a photoresist on the gate insulating film, and exposing and developing the photoresist Forming a photoresist pattern defining a gate region by using the photoresist pattern as a mask, selectively removing a conductive layer and an insulating layer using the photoresist pattern as a mask, and selectively forming a gate electrode on both sides of the insulating layer Removing the photoresist, forming a high concentration impurity region on the substrate using the photoresist pattern as a mask, removing the photoresist pattern, and removing the gate electrode. Forming a low concentration impurity region on the substrate as a mask, and then removing the insulating film Characterized in that made.

Description

Manufacturing method of semiconductor device

이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 제조방법에 대하여 설명하면 다음과 같다.Hereinafter, a manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.

도 1a 내지 도1g는 종래의 LDD 구조를 갖는 반도체 소자의 제조방법을 나타낸 공정 단면도이다.1A to 1G are cross-sectional views illustrating a method of manufacturing a semiconductor device having a conventional LDD structure.

먼저, 도 1a에 도시한 바와같이 반도체 기판(1)의 특성영역에 활성영역(Active) 이외의 부분에 소자 격리층으로 이용되는 필드 산화막(2)을 형성하고, 상기 활성영역상에 제 1 절연막(3)을 형성한다. 그리고 기판(1)에 문턱전압 조절을 위한 불순물 이온을 주입한다. 이때, 제 1 절연막(3)은 버퍼 산화막이다.First, as shown in FIG. 1A, a field oxide film 2 used as an element isolation layer is formed in a portion of the semiconductor substrate 1 other than an active region, and a first insulating film is formed on the active region. (3) is formed. In addition, impurity ions are injected into the substrate 1 to control the threshold voltage. At this time, the first insulating film 3 is a buffer oxide film.

이어, 도 1b에 도시한 바와같이 기판(1) 전면에 폴리 실리콘층, 제 2 절연막(5) 그리고 포토레지트를 증착하고 현상 및 노광공정으로 게이트 전극 형성영역을 정의한 후, 상기 포토레지스트를 패터닝 하여 포토레지스트 패턴(6)을 형성한다.Subsequently, as illustrated in FIG. 1B, a polysilicon layer, a second insulating film 5, and a photoresist are deposited on the entire surface of the substrate 1, and a gate electrode formation region is defined by a development and exposure process, and then the photoresist is patterned. The photoresist pattern 6 is formed.

이어서, 도 1c에 도시한바와 같이 포토레지스트 패턴(6)를 마스크로 상기 제2 절연막(5), 폴리 절리콘층을 식각하여 게이트 전극(4)을 형성한다. 이때, 제 2절연막(5)은 산화막을 사용한다.Subsequently, as shown in FIG. 1C, the second insulating film 5 and the polyconical layer are etched using the photoresist pattern 6 as a mask to form a gate electrode 4. In this case, an oxide film is used for the second insulating film 5.

이어, 도 1d에 도시한 바와같이 포토래지스트 패턴(6)을 제거하고, 상기 제2 절연막(5) 및 게이트 전극(4)을 마스크로 하여 저농도 불순물 이온을 주입하여 LDD 영역(7)을 형성한다.Next, as shown in FIG. 1D, the photoresist pattern 6 is removed, and low concentration impurity ions are implanted using the second insulating film 5 and the gate electrode 4 as a mask to form the LDD region 7. do.

이어서, 도 1e에 도시한 바와같이 기판(1) 전면을 포함한 제 2 절연막(5) 상에 제 3 절연막(8)을 형성한다.Subsequently, as shown in FIG. 1E, a third insulating film 8 is formed on the second insulating film 5 including the entire surface of the substrate 1.

이어, 도 1f에 도시한 바와같이 에치백 공정을 이용하여 제 2 절연막(5) 및 게이트 전극(4) 측면에 제 3 절연막 측벽(8a)을 형성한다.Next, as shown in FIG. 1F, the third insulating film sidewall 8a is formed on the side surfaces of the second insulating film 5 and the gate electrode 4 by using an etch back process.

이어서, 도 1g에 도시한 바와같이 제 3 절연막 측벽(8a)을 마스크로 하여 고농도 불순물 이온을 주입하여 소오스/드래인 영역(9)을 형성한다.Subsequently, as shown in Fig. 1G, the source / drain regions 9 are formed by implanting high concentration impurity ions using the third insulating film sidewall 8a as a mask.

그러나 상기와 같은 종래의 반도체 소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.However, the above conventional method of manufacturing a semiconductor device has the following problems.

LDD 영역을 형성한 후, 소오스/드레인 영역을 형성하기 위해 절연막 측벽을 형성하므로 공정이 복잡하고, 게이트 에지(edge)부에 전계가 집중되어 소자의 신뢰도를 감소 시킨다.After the LDD region is formed, the sidewalls of the insulating layer are formed to form the source / drain regions, and thus, the process is complicated, and an electric field is concentrated at the gate edge, thereby reducing the reliability of the device.

본 발명은 이와같은 문제점을 해결하기 위하여 안출한 것으로 절연막 측벽을 형성하지 않고 LDD 영역과 소오스/드래인 영역을 형성하여 LDD 구조를 갖는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method for manufacturing a semiconductor device having an LDD structure by forming an LDD region and a source / drain region without forming an insulating film sidewall.

도 1a 내지 도 1g는 종래의 LDD 구조를 갖는 반도체 소자의 제조방법을 나타낸 공정 단면도1A to 1G are cross-sectional views illustrating a method of manufacturing a semiconductor device having a conventional LDD structure.

도 2a 내지 도 2e 는 본 발명의 LDD 구조를 갖는 반도체 소자의 제조방법을 나타낸 공정 단면도2A to 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device having an LDD structure according to the present invention.

* 도면의 주요 부분에 대한 보호의 설명* Description of the protection of the main parts of the drawing

20 : 기판 21 : 필드 산화막20: substrate 21: field oxide film

22 : 제1절연막 23 : 게이트 전극22: first insulating film 23: gate electrode

24 : 제2절연막 25 : 포토레지스트 패턴24: second insulating film 25: photoresist pattern

26 : 소오스/드레인 영역 27 : LDD 영역26 source / drain region 27 LDD region

이와같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막상에 도전층, 절연막, 포토레지스트를 차례로 형성하는 공정과, 상기 포토레지스트를 노광 및 현상하여 게이트 영역을 정의하는 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 이용하여 도전층 및 절연막을 선택적으로 제거하여 게이트 전극을 형성하는 공정과, 상기 절연막 양측 부분을 선택적으로 제거하는 공정과, 상기 게이트 전극을 메사구조로 식각하는 공정과, 상기 포토레지스트 패턴을 마스크로 하여 기판에 고농도 불순물 영역을 형성하는 공정과, 상기 포토레지스트 패턴을 제거하고, 상기 게이트 전극을 마스크로 하여 기판에 저농도 불순물 영역을 형성한 후, 절연막을 제거하는 공정을 포함하여 이루어짐을 특징으로 한다.The semiconductor device manufacturing method of the present invention for achieving the above object is a step of forming a gate insulating film on a semiconductor substrate, a step of sequentially forming a conductive layer, an insulating film, a photoresist on the gate insulating film, and the photoresist Exposing and developing a photoresist pattern defining a gate region, selectively removing a conductive layer and an insulating layer using the photoresist pattern as a mask, and forming a gate electrode; Selectively removing, etching the gate electrode into a mesa structure, forming a high concentration impurity region on the substrate using the photoresist pattern as a mask, removing the photoresist pattern, and removing the gate electrode After forming a low concentration impurity region on the substrate as a mask, the insulating film was Characterized in that it comprises a step of removing.

이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조방법에 대하여 보다 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명의 LDD 구조를 갖는 반도체 소자의 제조방법을 나타낸 공정 단면도이다.2A to 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device having an LDD structure of the present invention.

도 2a에 도시한 바와같이 반도체 기판(20)의 특정영역에 활성영역(Active) 이외의 부분에 소자 격리층으로 이용되는 필드 산화막(21)을 형성하고, 상기 활성영역상에 제 1 절연막(22)을 형성한다. 그리고 기판(20)에 문턱전압 조절을 위한 불순물 이온을 주입한다. 이때, 제 1 절연막(22)은 버퍼 산화막이다.As shown in FIG. 2A, a field oxide film 21 used as an element isolation layer is formed in a region other than the active region in a specific region of the semiconductor substrate 20, and the first insulating layer 22 is formed on the active region. ). In addition, impurity ions are injected into the substrate 20 to control the threshold voltage. At this time, the first insulating film 22 is a buffer oxide film.

이어, 도 2b에 도시한 바와같이 기판(20) 전면에 폴리 실리콘층, 제 2 절연막(24) 그리고 포토레지스트를 증착하고 현상 및 노광공정으로 게이트 전극 형성영역을 정의한 후, 상기 포토레지스트를 패터닝 하여 포토레지스트 패턴(25)을 형성한다.Subsequently, as illustrated in FIG. 2B, a polysilicon layer, a second insulating film 24, and a photoresist are deposited on the entire surface of the substrate 20, and a gate electrode formation region is defined by a development and exposure process, and then the photoresist is patterned The photoresist pattern 25 is formed.

그리고 포토레지스트 패턴(25)를 마스크로 상기 제 2 절연막(24), 폴리 실리콘층을 식각하여 게이트 전극(23)을 형성한다. 이때, 제 2 절연막(24)은 산화막을 사용한다.The second insulating layer 24 and the polysilicon layer are etched using the photoresist pattern 25 as a mask to form a gate electrode 23. At this time, an oxide film is used for the second insulating film 24.

이어서, 도 2c에 도시한 바와같이 습식식각(Wet Etch) 공정을 이용하여 제 2절연막(24)을 소정부분 식각한다.Subsequently, as illustrated in FIG. 2C, the second insulating layer 24 is etched by a wet etching process.

이어, 도 2d에 도시한 바와같이 제 2 절연막(24)을 기점으로 하여 게이트 전극(23)을 습식식각한다. 이때, 상기 게이트 전극(23)은 메사(Mesa)구조가 된다.Next, as shown in FIG. 2D, the gate electrode 23 is wet-etched with the second insulating film 24 as a starting point. In this case, the gate electrode 23 has a mesa structure.

그리고 상기 포토레지스트 패턴(25)을 마스크로 하여 고농도 불순물 이온을 주입하여 소오스/드레인 영역(26)을 형성한다.The source / drain regions 26 are formed by implanting high concentration impurity ions using the photoresist pattern 25 as a mask.

이어서, 도 2e에 도시한 바와같이 제 2 절연막(24) 및 게이트 전극(23)을 마스크로 하여 저농도 불순물 이온을 주입하여 LDD 영역(27)을 형성한다.Next, as shown in FIG. 2E, the LDD region 27 is formed by implanting low concentration impurity ions using the second insulating film 24 and the gate electrode 23 as a mask.

이상에서 설명한 바와같이 본 발명의 반도체 소자의 제조방법에 있어서는 다음과 같은 효과가 있다.As described above, the semiconductor device of the present invention has the following effects.

게이트 에지부의 전계를 감소 시키므로써 신뢰도를 향상 시키고, 습식식각만으로 LDD 구조를 형성하므로 공정이 간단하다.Reliability is improved by reducing the electric field of the gate edge part, and the process is simple because the LDD structure is formed only by wet etching.

Claims

Forming a gate insulating film on the semiconductor substrate, sequentially forming a conductive layer, an insulating film, and a photoresist on the gate insulating film, and exposing and developing the photoresist to form a photoresist pattern defining a gate region; Forming a gate electrode by selectively removing the conductive layer and the insulating film using the photoresist pattern as a mask, selectively removing both sides of the insulating film, and etching the gate electrode with a mesa structure Forming a high concentration impurity region on a substrate using the photoresist pattern as a mask, removing the photoresist pattern, and forming a low concentration impurity region on the substrate using the gate electrode as a mask, and then Semiconductor device comprising a step of removing the Manufacturing method.

The method of claim 1, wherein the insulating film uses an oxide film.

The method of claim 1, wherein wet etching is used to remove the insulating layer.

The method of claim 1, further comprising a step of implanting an impurity ion into the substrate to control a threshold voltage.