KR19980036865U - Solid-state imaging device - Google Patents
Solid-state imaging device Download PDFInfo
- Publication number
- KR19980036865U KR19980036865U KR2019960049878U KR19960049878U KR19980036865U KR 19980036865 U KR19980036865 U KR 19980036865U KR 2019960049878 U KR2019960049878 U KR 2019960049878U KR 19960049878 U KR19960049878 U KR 19960049878U KR 19980036865 U KR19980036865 U KR 19980036865U
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- diffusion region
- region
- solid
- imaging device
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 2
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 고안은 고체 촬상 장치에 관한 것으로, 특히 영상 전하를 센싱하는 플로우팅 디퓨전 영역에서의 센싱 앰프를 구성하는 MOS 트랜지스터의 구조를 개선하여 촬상 감도를 향상시키는데 적당하도록한 고체 촬상 장치에 관한 것이다.The present invention relates to a solid-state imaging device, and more particularly, to a solid-state imaging device that is suitable for improving imaging sensitivity by improving the structure of a MOS transistor constituting a sensing amplifier in a floating diffusion region for sensing image charge.
이와 같은 본 고안의 고체 촬상 장치는 플로우팅 디퓨전 영역에서 전하를 센싱하는 센싱 앰프를 이루는 트랜지스터가 채널 영역을 제외한 반도체 기판내에 형성되는 불순물 확산 영역들과, 상기 불순물 확산 영역의 일부를 제외한 전면에 형성되는 ONO층과, 상기 불순물 확산 영역 상측의 ONO층상에만 형성되는 HLD층과, 상기 HLD층이 형성되지 않은 채널 영역의 ONO층 및 HLD층의 일부에 걸쳐 형성되는 게이트 전극을 포함하여 구성된다.In the solid-state imaging device of the present invention, a transistor forming a sensing amplifier that senses charge in the floating diffusion region is formed on the entire surface of the semiconductor substrate excluding the channel region, and on the entire surface except a part of the impurity diffusion region. And an HLD layer formed only on the ONO layer above the impurity diffusion region, and a gate electrode formed over a portion of the ONO layer and the HLD layer in the channel region in which the HLD layer is not formed.
Description
본 고안은 고체 촬상 장치에 관한 것으로, 특히 영상 전하를 센싱하는 플로우팅 디퓨전 영역에서의 센싱 앰프를 구성하는 MOS 트랜지스터의 구조를 개선하여 촬상 감도를 향상시키는데 적당하도록한 고체 촬상 장치에 관한 것이다.The present invention relates to a solid-state imaging device, and more particularly, to a solid-state imaging device that is suitable for improving imaging sensitivity by improving the structure of a MOS transistor constituting a sensing amplifier in a floating diffusion region for sensing image charge.
일반적으로 고체 촬상 소자는 광전 변환 소자와 전하 결합 소자를 사용하여 피사체를 촬상하여 전기적인 신호로 출력하는 장치를 말한다.In general, a solid-state imaging device refers to a device that photographs a subject using an photoelectric conversion device and a charge coupling device to output an electrical signal.
전하 결합 소자는 광전 변환 소자(PD)에서 생성되어진 신호 전하를 기판내에서 전위의 변동을 이용하여 특정 방향으로 전송하는데 사용된다.The charge coupled device is used to transfer the signal charge generated in the photoelectric conversion device PD in a specific direction by using a change in potential in the substrate.
고체 촬상 소자는 복수개의 광전 변환 영역(PD)과, 그 광전 변환 영역들의 사이에 구성되어 상기의 광전 변환 영역에서 생성되어진 전하를 수직 방향으로 전송하는 수직 전하 전송 영역(VCCD)과 상기 수직 전하 전송 영역에 의해 수직 방향으로 전송된 전하를 다시 수평 방향으로 전송하는 수평 전하 전송 영역(HCCD) 그리고 상기 수평 전송된 전하를 센싱하고 증폭하여 주변회로로 출력하는 플로우팅 디퓨전 영역으로 크게 구성된다.The solid-state imaging device includes a plurality of photoelectric conversion regions PD, a vertical charge transfer region VCCD configured between the photoelectric conversion regions to transfer charges generated in the photoelectric conversion regions in a vertical direction, and the vertical charge transfer. A horizontal charge transfer region (HCCD) which transfers the charges transferred in the vertical direction by the region to the horizontal direction again, and a floating diffusion region which senses, amplifies and outputs the horizontal transferred charges to the peripheral circuit.
이하, 첨부된 도면을 참고하여 종래 기술의 고체 촬상 장치에 관하여 설명하면 다음과 같다.Hereinafter, a solid-state imaging device according to the related art will be described with reference to the accompanying drawings.
도 1은 일반적인 고체 촬상 소자의 플로우팅 디류전 영역의 평면 구성도이고, 도 2는 플로우팅 디퓨전 영역의 회로 구성도이다.1 is a planar configuration diagram of a floating diffusion region of a solid-state imaging device, and FIG. 2 is a circuit diagram of a floating diffusion region.
도 1은 고체 촬상 장치의 최종 출력단의 평면 구성을 나타낸 것으로, 수평 전하 전송 영역과의 인터페이스부에 형성되는 오프셋 게이트(OG)(1)와, 상기 오프셋 게이트(1)를 통해 입력되는 전하에 의한 전위 변화를 검출해내는 플로우팅 게이트 디텍터부(2)와, 상기 플로우팅 게이트 디텍터부(2)에서 센싱이 끝난 전하를 리셋 드레인 영역(3)으로 트랜스퍼시키는 리셋 게이트(4)등으로 구성된다.1 shows a planar configuration of a final output terminal of a solid-state imaging device, in which an offset gate (OG) 1 formed at an interface portion with a horizontal charge transfer region and charges input through the offset gate 1 are provided. And a floating gate detector portion 2 for detecting a potential change, and a reset gate 4 for transferring the sensed charges from the floating gate detector portion 2 to the reset drain region 3.
상기의 오프셋 게이트(1)와 리셋 드레인 영역(3)은 DC 바이어스에 의해 그 전위가 고정되어 있다.The potential of the offset gate 1 and the reset drain region 3 is fixed by DC bias.
그리고 플로우팅 디퓨전 영역은 N+로 이루어져 있기 때문에 광전 변환 영역과 BCCD처럼 디플리션 모드가 아니고 스키밍 모드(Skimming Mode)에서 동작하게 된다.Since the floating diffusion region is composed of N + , the photoelectric conversion region and BCCD operate in the skimming mode, not the depletion mode.
그리고 플로우팅 게이트 디텍터부(2)에서 센싱이 끝난 전하를 리셋 드레인 영역(3)으로 트랜스퍼시키기 위해 리셋 게이트(4)에 인가되는 High 클럭은 리셋 게이트(4)하측에 형성되는 채널 포텐셜이 리셋 드레인 영역(3)보다 높아지지 않도록 하는데 이는 리셋 게이트(4)영역에서의 파티션 노이즈(Partition Noise)를 줄이기 위한 것이다.In addition, the high potential applied to the reset gate 4 to transfer the sensed charges to the reset drain region 3 in the floating gate detector 2 is such that the channel potential formed under the reset gate 4 is reset drain. It is not to be higher than the region 3, which is to reduce partition noise in the reset gate region.
상기와 같은 구성을 갖는 플로우팅 디퓨전 영역의 회로 구성은 도 2에서와 같다.The circuit configuration of the floating diffusion region having the above configuration is the same as in FIG.
도 3은 도 1의 I-I'선에 따른 단면구조로써, 상기와 같은 구조를 갖는 전하 검출 영역에서 영상 전하를 센싱하는 센싱 앰프를 구성하는 MOS 트랜지스터의 단면 구조를 나타낸 것이다.FIG. 3 is a cross-sectional structure taken along line II ′ of FIG. 1 and illustrates a cross-sectional structure of a MOS transistor constituting a sensing amplifier for sensing image charge in a charge detection region having the above structure.
즉, 도 2에서 M1 트랜지스터를 나타낸 것이다.That is, the M1 transistor is shown in FIG.
M1 트랜지스터는 언핸스먼트형 소자로 P-WELL(2)영역이 형성된 N-SUB(1)상에 ONO(4)층이 형성되고 상기의 ONO(4)층상에 게이트 전극(5)이 형성된다.The M1 transistor is an unhandled element and an ONO (4) layer is formed on the N-SUB (1) where the P-WELL (2) region is formed, and the gate electrode 5 is formed on the ONO (4) layer. .
상기 게이트 전극(5)의 양측에 형성되는 소오스/드레인 영역(3a)(3b)과 상기의 ONO(4)층의 제거된 부분을 통하여 상기의 소오스/드레인 영역(3a)(3b)에 콘택되는 소오스/드레인 전극층으로 구성된다.Contacting the source / drain regions 3a and 3b through the source / drain regions 3a and 3b formed on both sides of the gate electrode 5 and the removed portions of the ONO 4 layer. It consists of a source / drain electrode layer.
상기와 같은 종래 기술의 고체 촬상 소자는 센스 앰프를 구성하는 M1 트랜지스터의 게이트 전극(5)이 소오스/드레인 영역(3a)(3b)에 오버랩되어 구성되어 기생 커패시턴스가 발생한다.In the above-described solid state image pickup device, the parasitic capacitance is generated because the gate electrode 5 of the M1 transistor constituting the sense amplifier is overlapped with the source / drain regions 3a and 3b.
상기의 기생커패시턴스에 의해 M1 트랜지스터의 전체 커패시턴스가 증가하여 영상 전하의 센싱동작에서 검출되는 출력 신호의 감소를 가져오게 된다.The parasitic capacitance increases the total capacitance of the M1 transistor, resulting in a decrease in the output signal detected in the sensing operation of the image charge.
본 고안은 상기와 같은 종래 기술의 고체 촬상 장치의 문제점을 해결하기 위하여 안출한 것으로, 영상 전하를 센싱하는 플로우팅 디퓨전 영역에서의 센싱 앰프를 구성하는 MOS 트랜지스터의 구조를 개선하여 촬상 감도를 향상시키는데 적당하도록한 고체 촬상 장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the conventional solid-state imaging device as described above, and improves the imaging sensitivity by improving the structure of the MOS transistor constituting the sensing amplifier in the floating diffusion region for sensing the image charge. It is an object to provide a solid-state imaging device that is suitable.
도 1은 일반적인 고체 촬상 소자의 플로우팅 디퓨전 영역의 평면 구성도1 is a plan view of a floating diffusion region of a conventional solid-state imaging device
도 2는 플로우팅 디퓨전 영역의 회로 구성도2 is a circuit diagram of a floating diffusion region.
도 3은 종래 기술의 플로우팅 디퓨전 영역의 MOS 트랜지스터의 구조 단면도3 is a structural cross-sectional view of a MOS transistor in a floating diffusion region of the prior art;
도 4는 본 고안의 플로우팅 디퓨전 영역의 MOS 트랜지스터의 구조 단면도4 is a structural cross-sectional view of the MOS transistor in the floating diffusion region of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
40 : N-SUB41 : P-WELL40: N-SUB41: P-WELL
42a : 소오스 영역42b : 드레인 영역42a: source region 42b: drain region
43 : ONO층44 : HLD층43: ONO layer 44: HLD layer
45 : 게이트45 gate
고체 촬상 소자의 감도를 향상시키기 위한 본 고안의 고체 촬상 소자는 광전 변환 영역들, 광전 변환 영역들에서 생성된 전하를 일방향으로 전송하는 전하 전송 영역들과, 전하 전송 영역들의 최종단에 구성되어 전송되어진 전하를 센싱하는 플로우팅 디퓨전 영역을 포함하여 구성되고, 상기의 플로우팅 디퓨전 영역에서 전하를 센싱하는 센싱 앰프를 이루는 트랜지스터가 채널 영역을 제외한 반도체 기판내에 형성되는 불순물 확산 영역들과, 상기 불순물 확산 영역의 일부를 제외한 전면에 형성되는 ONO층과, 상기 불순물 확산 영역 상측의 ONO층상에만 형성되는 HLD층과, 상기 HLD층이 형성되지 않은 채널 영역의 ONO층 및 HLD층의 일부에 걸쳐 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 한다.The solid-state imaging device of the present invention for improving the sensitivity of the solid-state imaging device is configured in the photoelectric conversion regions, charge transfer regions for transferring charge generated in the photoelectric conversion regions in one direction, and the final stage of the charge transfer regions Impurity diffusion regions including a floating diffusion region for sensing a charge, and a transistor forming a sensing amplifier for sensing charge in the floating diffusion region is formed in a semiconductor substrate except a channel region, and the impurity diffusion. An ONO layer formed on the entire surface except a part of the region, an HLD layer formed only on the ONO layer above the impurity diffusion region, and a gate formed over a portion of the ONO layer and the HLD layer in the channel region in which the HLD layer is not formed. It is characterized by including an electrode.
이하, 첨부된 도면을 참고하여 본 고안의 고체 촬상 소자에 관하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the solid-state imaging device of the present invention.
도 4는 본 고안의 플로우팅 디퓨전 영역의 MOS 트랜지스터의 구조 단면도이다.4 is a structural cross-sectional view of the MOS transistor in the floating diffusion region of the present invention.
본 고안의 고체 촬상 소자는 플로우팅 디퓨전 영역에서의 센싱 앰프를 구성하는 MOS 트랜지스터의 구조를 달리하여 소자의 감도를 향상시킨 것으로 그 구성은 다음과 같다.The solid-state imaging device of the present invention improves the sensitivity of the device by changing the structure of the MOS transistor constituting the sensing amplifier in the floating diffusion region. The configuration is as follows.
광전 변환 영역들을 구비하고 그 영역들에서 생성된 전하를 일방향으로 전송하는 전하 전송 영역들과, 전하 전송 영역들의 최종단에 구성되어 전송되어진 전하를 센싱하는 플로우팅 디퓨전 영역을 포함하여 구성되고, 상기의 플로우팅 디퓨전 영역에서 전하를 센싱하는 센싱 앰프를 이루는 트랜지스터의 구조가 N-SUB(40)에 형성되는 P-WELL(41)과, 채널 영역을 제외한 P-WELL(41)영역내에 형성되는 소오스 영역(42a), 드레인 영역(42b)과, 상기 소오스 영역(42a), 드레인 영역(42b)의 일부를 제외한 전면에 형성되는 ONO층(43)과, 상기 소오스 영역(42a), 드레인 영역(42b)상의 ONO층(43)상에만 형성되는 HLD층(44)과, 상기 HLD층(44)이 형성되지 않은 채널 영역의 ONO층(43) 및 HLD층(44)의 일부에 걸쳐 형성되는 게이트를 포함하여 구성된다.And a floating diffusion region having photoelectric conversion regions and transferring charges generated in the regions in one direction, and a floating diffusion region configured to sense the transferred charges formed at the last stage of the charge transfer regions. The structure of the transistor forming the sensing amplifier for sensing the charge in the floating diffusion region of the P-WELL 41 formed in the N-SUB 40 and the source formed in the P-WELL 41 except the channel region A region 42a, a drain region 42b, an ONO layer 43 formed on the entire surface except a part of the source region 42a and the drain region 42b, the source region 42a, and the drain region 42b. The HLD layer 44 formed only on the ONO layer 43 and the gate formed over a portion of the ONO layer 43 and the HLD layer 44 in the channel region where the HLD layer 44 is not formed. It is configured to include.
이때, 상기의 HLD층(44)은 슬로우프(Slope)식각 장비를 사용하여 채널 영역을 제외한 부분에만 남도록하는데, 이는 식각되어지는 부분이 경사지도록하여 후속되는 게이트(45)형성공정에서 게이트 물질층의 증착 공정이 원활하게 이루어지도록 하기 위함이다.At this time, the HLD layer 44 is left only in the portion except the channel region by using the slope etching equipment, so that the portion to be etched is inclined so that the gate material layer in the subsequent gate 45 forming process. This is to make the deposition process of the smooth.
그리고 ONO층(43)이 형성되지 않은 소오스 영역(42a), 드레인 영역(42b)에는 금속으로 이루어진 전극층이 구성된다.An electrode layer made of metal is formed in the source region 42a and the drain region 42b in which the ONO layer 43 is not formed.
이와 같은 본 고안의 고체 촬상 장치는 불순물 확산 영역에 오버랩되는 게이트 전극층의 하측에 HLD층을 구성하여 기생 커패시턴스를 줄일 수 있게하여 소자의 감도를 향상시키는 효과가 있다.The solid-state imaging device of the present invention has an effect of improving the sensitivity of the device by forming a HLD layer below the gate electrode layer overlapping the impurity diffusion region to reduce the parasitic capacitance.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960049878U KR19980036865U (en) | 1996-12-16 | 1996-12-16 | Solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960049878U KR19980036865U (en) | 1996-12-16 | 1996-12-16 | Solid-state imaging device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980036865U true KR19980036865U (en) | 1998-09-15 |
Family
ID=53990536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960049878U KR19980036865U (en) | 1996-12-16 | 1996-12-16 | Solid-state imaging device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980036865U (en) |
-
1996
- 1996-12-16 KR KR2019960049878U patent/KR19980036865U/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4208559B2 (en) | Photoelectric conversion device | |
| US4984045A (en) | Output sensor of charge transfer device | |
| JP4295740B2 (en) | Charge coupled device image sensor | |
| JPH04357873A (en) | Solid state image sensor | |
| JP2003234496A (en) | Solid-state image pickup device and its manufacturing method | |
| US20070069259A1 (en) | CMOS image sensor and method of manufacturing the same | |
| EP0282557B1 (en) | Output circuit for image sensor | |
| KR100188796B1 (en) | Solid state image sensor | |
| KR970067917A (en) | Amplifying Solid State Imaging Device and Manufacturing Method Thereof | |
| CN115911071A (en) | Image sensor with a plurality of pixels | |
| JPH055179B2 (en) | ||
| KR19980036865U (en) | Solid-state imaging device | |
| JP3240828B2 (en) | MOS transistor structure and charge transfer device using the same | |
| JPH02278874A (en) | Solid state image sensor and manufacture thereof | |
| JPH06334166A (en) | Solid-state image pickup device | |
| KR100204914B1 (en) | Signal pick-up device for solid-state image sensor | |
| JP2991488B2 (en) | Charge transfer device | |
| KR100236070B1 (en) | Solid state image sensing device | |
| JP3031105B2 (en) | Charge detection device | |
| KR100269636B1 (en) | Solid state image pick-up device | |
| KR100311491B1 (en) | Solid state image sensing device and fabricating the same | |
| KR100364792B1 (en) | Solied state image sensor | |
| JP2007088002A (en) | Cmos image sensor ic | |
| US20050023570A1 (en) | Image sensor with transparent transistor gates | |
| KR19980068985A (en) | Solid-state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |