KR19980035427A - Preamplification circuit - Google Patents
Preamplification circuit Download PDFInfo
- Publication number
- KR19980035427A KR19980035427A KR1019960053770A KR19960053770A KR19980035427A KR 19980035427 A KR19980035427 A KR 19980035427A KR 1019960053770 A KR1019960053770 A KR 1019960053770A KR 19960053770 A KR19960053770 A KR 19960053770A KR 19980035427 A KR19980035427 A KR 19980035427A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- preamplification circuit
- power supply
- signal
- operating current
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
본 발명은 전력 이득과 상호 변조 왜곡 특성을 가변시킬 수 있는 전치 증폭 회로에 관한 것으로, 본 발명에 따른 전치 증폭 회로는, 베이스단자가 외부로부터 소정의 신호를 입력받고, 에미터단자가 접지되며, 콜렉터단자가 전원전압을 인가받는 NPN형 바이폴라 트랜지스터와, 상기 전원전압이 인가되는 전원단자와 상기 콜렉터단자 사이에 직렬 연결된 제 1 저항과, 일단이 상기 콜렉터단자에 연결되고 타단이 상기 베이스단자에 연결된 제 2 저항을 포함하여 외부로부터 입력된 소정의 입력 신호를 소정 레벨로 증폭시켜 출력하는 전치 증폭 회로에 있어서, 외부로부터 소정 레벨의 제어 신호를 입력받고, 상기 제어 신호에 응답하여 상기 전치 증폭 회로의 동작 전류를 가변시키는 동작 전류 제어부를 포함하여 구성되며, 이 동작 전류 제어부는, 상기 제 1 저항과 상기 콜렉터단자 사이에 소오스-드레인 채널이 연결되고, 게이트단자가 상기 제어 신호를 인가받는 PMOS 트랜지스터로 구성된다. 이러한 장치에 의해서, 전치 증폭 회로의 동작 전류를 가변시켜 전력 이득과 3차 상호 변조 왜곡 특성을 가변시킬 수 있다.The present invention relates to a preamplification circuit capable of varying power gain and intermodulation distortion characteristics. In the preamplification circuit according to the present invention, a base terminal receives a predetermined signal from the outside, and the emitter terminal is grounded. NPN type bipolar transistor in which the collector terminal receives a power supply voltage, a first resistor connected in series between the power supply terminal to which the power supply voltage is applied, and the collector terminal, and one end connected to the collector terminal and the other end connected to the base terminal. A preamplification circuit for amplifying and outputting a predetermined input signal input from the outside, including a second resistor, to a predetermined level, wherein the preamplification circuit receives a control signal of a predetermined level from the outside and responds to the control signal. And an operating current controller for varying the operating current, wherein the operating current controller is configured as described above. A source-drain channel is connected between the first resistor and the collector terminal, and the gate terminal is configured of a PMOS transistor to which the control signal is applied. By such an apparatus, the operating current of the preamplification circuit can be varied to vary the power gain and the third order intermodulation distortion characteristics.
Description
본 발명은 전치 증폭 회로에 관한 것으로, 보다 구체적으로, 전치 증폭 회로에서 얻어지는 전력 이득과 3차 상호 변조 왜곡 특성을 가변시킬 수 있는 전치 증폭 회로에 관한 것이다.The present invention relates to a preamplification circuit, and more particularly, to a preamplification circuit capable of varying the power gain and the third-order intermodulation distortion characteristics obtained in the preamplification circuit.
무선 수신 시스템 등에서 안테나를 통하여 수신된 신호는 수신 장치에서 필요로 하는 주파수를 갖지 못하는 경우가 많다. 이러한 경우, 송신 장치로부터 전송되는 신호를 최초로 수신하는 안테나의 후단에 위치하여, 입력 신호의 주파수를 일정 레벨로 증폭시켜 수신 시스템으로 출력하는 역할을 하는 것이 전치 증폭 회로이다. 이러한 전치 증폭 회로는 비 선형성을 가지고 있으므로 3차 상호 변조 왜곡 특성이 적을수록 좋은 특성을 갖는 시스템이라고 할 수 있다.In a wireless reception system or the like, a signal received through an antenna often does not have a frequency required by the reception device. In this case, the preamplification circuit is located at the rear end of the antenna that first receives the signal transmitted from the transmitting device, and amplifies the frequency of the input signal to a predetermined level to output the signal to the receiving system. Since such a preamplifier circuit has a nonlinearity, the smaller the third-order intermodulation distortion characteristic, the better the system.
3차 상호 변조 왜곡 특성은 무선 수신 시스템으로 주파수가 인접한 두 개의 주파수가 입력될 때, 얻고자 하는 신호의 주파수와 3차 상호 변조 왜곡 신호의 주파수의 비로 나타내어진다. 여기에서, 3차 상호 변조 왜곡 신호는, 입력 신호가 F1과 F2일 때, 2F1-F2또는 2F2-F1으로 구하여진다. 이와 같이, 왜곡된 신호들 중에서 얻고자 하는 신호와 많이 떨어진 주파수를 갖는 왜곡 신호는 후단의 필터(filter)를 통하여 쉽게 제거할 수 있지만, 얻고자 하는 신호와 인접한 주파수를 갖는 왜곡 신호는 필터로도 제거할 수 없다. 여기에서, 상호 변조 왜곡 특성이라는 말의 의미는, 두 개 이상의 신호에 의해 왜곡 신호가 발생하기 때문에 상호 변조라는 말이 붙은 것이다.The third intermodulation distortion characteristic is represented by the ratio of the frequency of the signal to be obtained and the frequency of the third order intermodulation distortion signal when two frequencies adjacent to the wireless receiving system are input. Here, the third order intermodulation distortion signal is obtained as 2F 1 -F 2 or 2F 2 -F 1 when the input signals are F 1 and F 2 . As described above, a distortion signal having a frequency far from the signal to be obtained can be easily removed through a filter at the rear end, but a distortion signal having a frequency adjacent to the signal to be obtained may be removed using a filter. It cannot be removed. Here, the term intermodulation distortion characteristic is referred to as intermodulation because a distortion signal is generated by two or more signals.
이러한 3차 상호 변조 왜곡 특성을 수식으로 나타내면 다음과 같다.The third-order intermodulation distortion characteristic is expressed as follows.
[수학식1][Equation 1]
3차 상호 변조 왜곡 억제비 = 2F1-F2의 세기/F1의 세기Third-order intermodulation distortion suppression ratio = intensity of 2F 1 -F 2 / intensity of F 1
= 2F2-F1의 세기/F2의 세기= Intensity of 2F 2 -F 1 / intensity of F 2
도 1은 종래 전치 증폭 회로(100)의 구성을 개략적으로 보여주는 도면이다.1 is a diagram schematically illustrating a configuration of a conventional preamplification circuit 100.
도 1을 참조하면, 참조번호 10은 베이스단자가 외부로부터 소정의 입력 신호를 인가받고, 에미터단자가 접지(GND)되며, 콜렉터단자가 전원전압을 인가받는 NPN형 바이폴라 트랜지스터이고, 20은 상기 전원전압이 인가되는 전원단자(Vcc)와 상기 콜렉터단자 사이에 직렬 연결된 제 1 저항이고, 30은 일단이 상기 베이스단자에 연결되고, 타단이 상기 콜렉터단자에 연결된 제 2 저항이고, 40은 외부로부터 입력 신호를 인가받는 입력단자(IN)와 상기 베이스단자 사이에 직렬 연결되어 상기 입력 신호의 직류 성분을 제거하는 제 1 캐패시터이고, 50은 상기 콜렉터단자와 상기 입력 신호가 증폭되어 출력되는 출력단자(OUT) 사이에 직렬 연결되어 출력 신호의 직류 성분을 제거하는 제 2 캐패시터를 나타낸 것이다.Referring to FIG. 1, reference numeral 10 denotes an NPN type bipolar transistor in which a base terminal receives a predetermined input signal from the outside, an emitter terminal is grounded (GND), and a collector terminal receives a power supply voltage. A first resistor connected in series between a power supply terminal Vcc and a collector terminal to which a power supply voltage is applied, 30 is a second resistor connected to the base terminal at one end, and a second resistor connected to the collector terminal at the other end, and 40 is from an external source. A first capacitor connected in series between an input terminal IN receiving an input signal and the base terminal to remove a direct current component of the input signal, and 50 denotes an output terminal in which the collector terminal and the input signal are amplified and outputted ( And a second capacitor connected in series to OUT to remove the direct current component of the output signal.
도 2A 내지 2C는 종래 전치 증폭 회로(100)의 시뮬레이션 결과를 보여주는 도면으로, 도 1 전치 증폭 회로(100)의 입력단자(IN)와 출력단자(OUT)에 각각 50Ω 의 저항을 연결하여 산란 계수를 측정하여 얻은 결과이다.2A to 2C illustrate simulation results of the conventional preamplifier circuit 100. The scattering coefficients of the preamplifier circuit 100 are connected to the input terminal IN and the output terminal OUT. This is the result obtained by measuring.
도 2A를 참조하면, 종래 전치 증폭 회로(100)의 전력 이득(S21)을 나타내는 것으로, 입력 신호의 전력에 대한 출력 신호의 전력비로 계산된다. 실시예에서는, 전원전압이 3V 일 때 500MHZ에서 1.5GHZ의 주파수 영역에서 13.5dB 내지 15.5dB 정도로 증폭기의 기본적인 사양을 만족한다.Referring to FIG. 2A, which represents the power gain S21 of the conventional preamplification circuit 100, it is calculated as the power ratio of the output signal to the power of the input signal. In the embodiment, when the power supply voltage is 3V, the basic specification of the amplifier is satisfied as about 13.5dB to 15.5dB in the frequency range of 500MH Z to 1.5GH Z.
도 2B를 참조하면, 외부로부터 신호가 입력될 때 입력단(IN)에서 산란에 의해 발생하는 입력 반사 손실(S11)과 입력 신호가 증폭되어 출력될 때 출력단(OUT)에서 산란에 의해 발생하는 출력 반사 손실(S22)을 나타내는 것으로, 전원전압이 3V 이고 500MHZ에서 1.5GHZ의 주파수 영역에서, 상기 입력 반사 손실(S11)은 -14dB에서 -10dB 정도이고, 상기 출력 반사 손실(S22)은 -18dB에서 -16dB 정도로 증폭기의 기본적인 사양을 만족하고 있다.Referring to FIG. 2B, an input reflection loss S11 generated by scattering at an input terminal IN when a signal is input from the outside, and an output reflection generated by scattering at an output terminal OUT when the input signal is amplified and outputted. this indicates the loss (S22), and the power source voltage is 3V and the frequency domain of 1.5GH Z in 500MH Z, the input return loss (S11) is about -10dB in -14dB, the output return loss (S22) -18dB is At -16dB, the amplifier meets the basic specifications.
도 2C를 참조하면, 3차 상호 변조 왜곡 억제비(DIM3)를 나타내는 것으로, 전원전압이 3V 이고 500MHZ에서 1.5GHZ의 주파수 영역에서 -7dB에서 -6.5dB 정도가 얻어진다.Referring to FIG. 2C, which represents the third-order intermodulation distortion suppression ratio DIM3, a power supply voltage of 3V and about -6.5dB is obtained in the frequency range of 1.5GH Z at 500MH Z.
그러나, 종래 전치 증폭 회로(100)에 의하면, 전치 증폭 회로(100) 자체로는 전력 이득(S21)을 제어할 수 없기 때문에, 후단에 위치한 가변 이득 증폭기(미도시됨)가 무선 수신 시스템에서 필요로 하는 RF(radio frequency) 입력 신호의 전력 이득(S21)을 모두 제어하여야 하였다. 따라서, 상기 가변 이득 증폭기(미도시됨)의 증폭 변화율이 매우 크기 때문에 가변 이득 증폭기(미도시됨)의 증폭 부담이 큰 문제점이 있었다. 그리고, 종래 전치 증폭 회로(100)는 상호 변조 왜곡 특성(DIM3)을 제어하는 기능이 없기 때문에, 얻고자 하는 신호의 주파수와 인접한 주파수를 가지는 신호의 세기가 큰 경우에 상호 변조 왜곡 억제비(DIM3)가 높아 무선 수신 시스템의 성능이 좋지 않은 문제점이 있었다.However, according to the conventional preamplification circuit 100, since the preamplification circuit 100 itself cannot control the power gain S21, a variable gain amplifier (not shown) located at the rear stage is required in the wireless receiving system. All of the power gain (S21) of the RF (radio frequency) input signal to be controlled. Therefore, the amplification change rate of the variable gain amplifier (not shown) is very large, which causes a large amplification burden of the variable gain amplifier (not shown). In addition, since the conventional preamplification circuit 100 does not have a function of controlling the intermodulation distortion characteristic DIM3, the intermodulation distortion suppression ratio DIM3 when the intensity of a signal having a frequency adjacent to the frequency of the signal to be obtained is large. ), There was a problem that the performance of the wireless reception system is not high.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 전력 이득을 가변시켜 후단에 연결된 가변 이득 증폭기의 증폭율을 감소시킬 수 있고, 아울러, 상호 변조 왜곡 특성을 향상시켜 무선 수신 시스템의 성능을 향상시킬 수 있는 전치 증폭 회로를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems, and can vary the power gain to reduce the amplification factor of the variable gain amplifier connected to the rear stage, and to improve the performance of the wireless reception system by improving the intermodulation distortion characteristic. The purpose is to provide a preamplification circuit that can be enabled.
도 1은 종래 전치 증폭 회로의 구성을 개략적으로 보여주는 도면;1 is a view schematically showing the configuration of a conventional preamplification circuit;
도 2A 내지 2C는 종래 전치 증폭 회로의 시뮬레이션 결과를 보여주는 도면;2A to 2C show simulation results of a conventional preamplification circuit;
도 3은 본 발명의 실시예에 따른 전치 증폭 회로의 구성을 개략적으로 보여주는 도면;3 is a diagram schematically showing a configuration of a preamplification circuit according to an embodiment of the present invention;
도 4A 내지 4C는 본 발명의 실시예에 따른 전치 증폭 회로의 시뮬레이션 결과를 보여주는 도면.4A-4C show simulation results of a preamplification circuit according to an embodiment of the invention.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
10 : NPN형 바이폴라 트랜지스터20, 30 : 저항10: NPN type bipolar transistor 20, 30: resistor
40, 50 : 캐패시터60 : PMOS 트랜지스터40, 50: capacitor 60: PMOS transistor
(구성)(Configuration)
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 외부로부터 전원전압을 인가받고, 외부로부터 입력된 소정의 입력 신호를 소정 레벨로 증폭시켜 출력하는 전치 증폭 회로에 있어서, 상기 전치 증폭 회로는, 외부로부터 소정 레벨의 제어 신호를 입력받고, 상기 제어 신호에 응답하여 상기 전치 증폭 회로의 동작 전류를 가변시키는 동작 전류 제어부를 포함하여 구성된다.According to a feature of the present invention for achieving the above object, in the preamplification circuit for receiving a power supply voltage from the outside, amplifying a predetermined input signal input from the outside to a predetermined level, the preamplification circuit, And an operating current controller configured to receive a control signal having a predetermined level from the outside and vary the operating current of the preamplifier circuit in response to the control signal.
이 특징의 바람직한 실시예에 있어서, 상기 전치 증폭 회로는, 베이스단자가 외부로부터 소정의 입력 신호를 입력받고, 에미터단자가 접지되며, 콜렉터단자가 전원전압을 인가받는 NPN형 바이폴라 트랜지스터와, 상기 전원전압이 인가되는 전원단자와 상기 콜렉터단자 사이에 직렬 연결된 제 1 저항과, 일단이 상기 콜렉터단자에 연결되고, 타단이 상기 베이스단자에 연결된 제 2 저항을 포함하여 구성된다.In a preferred embodiment of this aspect, the preamplifier circuit includes an NPN type bipolar transistor in which a base terminal receives a predetermined input signal from an external source, an emitter terminal is grounded, and a collector terminal receives a power supply voltage; And a first resistor connected in series between a power supply terminal to which a power supply voltage is applied and the collector terminal, and a second resistor connected at one end to the collector terminal and the other end connected to the base terminal.
이 특징의 바람직한 실시예에 있어서, 상기 동작 전류 제어부는, 상기 제 1 저항과 상기 콜렉터단자 사이에 소오스-드레인 채널이 연결되고, 게이트단자가 상기 제어 신호를 인가받는 PMOS 트랜지스터를 포함하여 구성된다.In a preferred embodiment of the present invention, the operating current controller includes a PMOS transistor having a source-drain channel connected between the first resistor and the collector terminal and a gate terminal receiving the control signal.
이 특징의 바람직한 실시예에 있어서, 상기 전치 증폭 회로는, 외부로부터 소정의 입력 신호가 입력되는 입력단자와 상기 베이스단자 사이에 직렬 연결된 제 1 캐패시터 및 상기 콜렉터단자와 상기 입력 신호가 증폭되어 출력되는 출력단자 사이에 직렬 연결된 제 2 캐패시터를 부가하여 구성된다.In a preferred embodiment of the present invention, the preamplification circuit may include a first capacitor and a collector terminal and the input signal connected in series between an input terminal to which a predetermined input signal is input from the outside and the base terminal to be amplified and output. It is configured by adding a second capacitor connected in series between the output terminal.
(작용)(Action)
이와 같은 장치에 의하면, 동작 전류 제어부로 인가되는 제어 전압을 가변시켜 증폭기의 동작 전류를 가변시킨다. 따라서, 증폭기의 전력 이득과 상호 변조 왜곡 특성을 조절할 수 있게 되어 무선 수신 시스템의 성능을 향상시킬 수 있다.According to such an apparatus, the operating current of the amplifier is varied by varying the control voltage applied to the operating current controller. Therefore, it is possible to adjust the power gain and intermodulation distortion characteristics of the amplifier, thereby improving the performance of the wireless receiving system.
(실시예)(Example)
이하, 도 3 내지 도 4를 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 to 4.
도 3을 참고하면, 본 발명의 바람직한 실시예에 따른 신규한 전치 증폭 회로는, 전원전압이 인가되는 전원단자와 증폭 기능을 수행하는 NPN형 바이폴라 트랜지스터의 콜렉터단자의 사이에 소오스-드레인 채널이 연결된 PMOS 트랜지스터를 직렬 연결하고, 상기 PMOS 트랜지스터의 게이트단자에 제어 신호를 인가하여 상기 NPN형 바이폴라 트랜지스터의 동작 전류를 제어하는 BICMOS 회로로 구성된다. 이와 같은 장치에 의해서, 외부에서 제어 신호를 인가하여 동작 전류를 가변시키므로써, 전치 증폭 회로의 전력 이득과 상호 변조 왜곡 특성을 제어할 수 있다.Referring to FIG. 3, in the novel preamplification circuit according to the preferred embodiment of the present invention, a source-drain channel is connected between a power supply terminal to which a power supply voltage is applied and a collector terminal of an NPN type bipolar transistor performing an amplification function. It is composed of a BICMOS circuit which connects a PMOS transistor in series and applies a control signal to the gate terminal of the PMOS transistor to control the operating current of the NPN type bipolar transistor. By such a device, by applying a control signal from the outside to vary the operating current, the power gain and the intermodulation distortion characteristic of the preamplification circuit can be controlled.
도 3에 있어서, 도 1에 도시된 전치 증폭 회로의 구성요소와 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호를 병기한다.In FIG. 3, the same reference numerals are given to components that perform the same function as the components of the preamplification circuit shown in FIG.
도 3은 본 발명의 실시예에 따른 전치 증폭 회로(200)의 구성을 개략적으로 보여주는 도면으로, 전원단자(Vcc)와 증폭 기능을 하는 NPN형 바이폴라 트랜지스터(10)의 사이에 PMOS 트랜지스터로 구성된 동작 전류 제어부(60)가 삽입된 BICMOS 회로의 구성을 갖는다.3 is a view schematically showing the configuration of the preamplifier circuit 200 according to an embodiment of the present invention, in which an PMOS transistor is operated between a power supply terminal Vcc and an NPN type bipolar transistor 10 having an amplifying function. The current control unit 60 has a configuration of an inserted BICMOS circuit.
도 3을 참조하면, 참조번호 10은 베이스단자가 외부로부터 소정의 입력 신호를 인가받고, 에미터단자가 접지(GND)되며, 콜렉터단자가 전원전압을 인가받는 NPN형 바이폴라 트랜지스터이고, 20은 상기 전원전압이 인가되는 전원단자(Vcc)와 상기 콜렉터단자 사이에 직렬 연결된 제 1 저항이고, 30은 일단이 상기 베이스단자에 연결되고, 타단이 상기 콜렉터단자에 연결된 제 2 저항이고, 40은 외부로부터 입력 신호를 인가받는 입력단자(IN)와 상기 베이스단자 사이에 직렬 연결되어 상기 입력 신호의 직류 성분을 제거하는 제 1 캐패시터이고, 50은 상기 콜렉터단자와 상기 입력 신호가 증폭되어 출력되는 출력단자(OUT) 사이에 직렬 연결되어 출력 신호의 직류 성분을 제거하는 제 2 캐패시터이고, 60은 상기 제 1 저항(20)과 상기 NPN형 바이폴라 트랜지스터(10)의 콜렉터단자의 사이에 소오스-드레인 채널이 연결되고, 게이트단자가 외부로부터 소정의 제어 신호(CON)를 인가받는 PMOS 트랜지스터를 나타낸 것이다.Referring to FIG. 3, reference numeral 10 denotes an NPN-type bipolar transistor in which a base terminal receives a predetermined input signal from an external source, an emitter terminal is grounded (GND), and a collector terminal receives a power supply voltage. A first resistor connected in series between a power supply terminal Vcc and a collector terminal to which a power supply voltage is applied, 30 is a second resistor connected to the base terminal at one end, and a second resistor connected to the collector terminal at the other end, and 40 is from an external source. A first capacitor connected in series between an input terminal IN receiving an input signal and the base terminal to remove a direct current component of the input signal, and 50 denotes an output terminal in which the collector terminal and the input signal are amplified and outputted ( Is a second capacitor connected in series between OUT) to remove the DC component of the output signal, and 60 is a collector of the first resistor 20 and the NPN type bipolar transistor 10. Source between the terminal and the drain channel being connected to the gate terminal illustrating the PMOS transistor to receive applying a predetermined control signal (CON) from the outside.
도 3을 참조하면, 본 발명의 실시예에 따른 전치 증폭 회로(200)는, 전원단자(Vcc)와 NPN형 바이폴라 트랜지스터(10)의 사이에 직렬 연결된 PMOS 트랜지스터(60)의 게이트단자로 인가되는 제어 신호(CON)를 가변시켜 전치 증폭 회로(200)의 동작 전류를 변화시키므로써, 전력 이득(S21)과 상호 변조 왜곡 특성(DIM3)을 제어한다. 이 때, 상기 제어 신호(CON)가 0V 일 때는 6.1mA의 높은 동작 전류 상태가 되고, 상기 제어 신호(CON)가 0.5V 일 때는 4.2mA의 낮은 동작 전류 상태가 된다. 여기에서, 낮은 동작 전류는 낮은 전력 이득(S21)과 낮은 3차 상호 변조 왜곡 특성(DIM3)을 나타내며, 높은 동작 전류는 높은 전력 이득(S21)과 높은 3차 상호 변조 왜곡 특성(DIM3)을 나타낸다. 이 때, 상호 변조 왜곡 특성(DIM3)은 음의 값을 가질수록 좋은 특성을 갖는다.Referring to FIG. 3, the preamplification circuit 200 according to the embodiment of the present invention is applied as a gate terminal of a PMOS transistor 60 connected in series between a power supply terminal Vcc and an NPN type bipolar transistor 10. By varying the control signal CON to change the operating current of the preamplifier circuit 200, the power gain S21 and the intermodulation distortion characteristic DIM3 are controlled. At this time, when the control signal CON is 0V, a high operating current state is 6.1 mA, and when the control signal CON is 0.5V, a low operating current state is 4.2 mA. Here, the low operating current exhibits a low power gain S21 and a low third order intermodulation distortion characteristic (DIM3), and the high operating current exhibits a high power gain S21 and a high third order intermodulation distortion characteristic (DIM3). . At this time, the intermodulation distortion characteristic DIM3 has a better characteristic as it has a negative value.
그러므로, 얻고자 하는 신호의 주파수와 인접한 주파수를 갖는 신호의 세기가 클 경우는, 높은 동작 전류 상태로하여 전치 증폭 회로(200)의 상호 변조 왜곡 특성(DIM3)을 향상시켜 무선 수신 시스템의 동작 범위를 크게한다. 한편, 얻고자 하는 신호의 주파수와 인접한 주파수를 갖는 신호의 세기가 작은 경우는, 낮은 동작 전류 상태로하여 소모 전류를 감소시켜 시스템의 성능을 향상시킨다.Therefore, when the strength of a signal having a frequency adjacent to the frequency of the signal to be obtained is large, the operating range of the wireless receiving system is improved by improving the intermodulation distortion characteristic DIM3 of the preamplification circuit 200 to a high operating current state. Enlarge it. On the other hand, when the strength of the signal having a frequency adjacent to the frequency of the signal to be obtained is small, the operating current is reduced to reduce the current consumption to improve the performance of the system.
도 4A 내지 4C는 본 발명의 실시예에 따른 전치 증폭 회로(200)의 시뮬레이션 결과를 보여주는 도면으로, 도 3 전치 증폭 회로(200)의 입력단자(IN)와 출력단자(OUT)에 각각 50Ω의 저항을 연결하고, 얻고자 하는 신호와 인접한 신호의 주파수 비가 0.99 일 때 산란 계수를 측정하여 얻은 결과이다.4A to 4C illustrate simulation results of the preamplifier circuit 200 according to an exemplary embodiment of the present invention, and each of the input terminals IN and the output terminals OUT of the preamplifier circuit 200 of FIG. This is the result obtained by connecting the resistance and measuring the scattering coefficient when the frequency ratio of the signal to be obtained and the adjacent signal is 0.99.
도 4A를 참조하면, 전원전압이 3V 일 때, 500MHZ에서 1.5GHZ의 주파수 영역에서 전력 이득(S21)이 13.5dB에서 17dB 정도로 충분한 이득을 나타내고 있다. 그리고, 제어 신호(CON)를 0V에서 0.5V 까지 0.1V의 간격으로 변화시켰을 때, 약 1dB 정도가 변화된다.Referring to FIG. 4A, when the power supply voltage is 3V, the power gain S21 in the frequency range of 500 MH Z to 1.5 GH Z shows a sufficient gain of about 13.5 dB to 17 dB. When the control signal CON is changed from 0V to 0.5V at intervals of 0.1V, about 1 dB is changed.
도 4B를 참조하면, 외부로부터 마이크로 파의 형태를 갖는 RF 신호가 입력될 때 입력단(IN)에서 산란에 의해 발생하는 입력 반사 손실(S11)은, 전원전압이 3V 일 때 500MHZ에서 1.5GHZ의 주파수 영역에서 약 -16dB에서 -10.5dB 정도로, 제어 신호(CON)가 0V에서 0.5V 까지 가변하는 동안 -10dB 이하의 값을 나타내고 있으므로 임피던스 매칭이 잘 되어 있음을 알 수 있다. 그리고, 상기 입력 신호가 소정 레벨로 증폭되어 출력될 때 출력단(OUT)에서 산란에 의해 발생하는 출력 반사 손실(S22)은, 상기와 같은 조건하에서 약 -12dB에서 -16dB 정도로 얻어졌다. 이때, 제어 신호(CON)가 0V에서 0.5V 까지 가변하는 동안 출력 반사 손실(S22)은 약 4dB 정도가 변화된다.Referring to FIG. 4B, the input return loss S11 generated by scattering at the input terminal IN when an RF signal having a microwave form is input from the outside is 1.5GH Z at 500MH Z when the power supply voltage is 3V. In the frequency range of about -16dB to -10.5dB, while the control signal (CON) varies from 0V to 0.5V, the value is less than -10dB, it can be seen that the impedance matching is well. Then, when the input signal is amplified to a predetermined level and output, the output reflection loss S22 generated by scattering at the output terminal OUT is obtained at about -12 dB to about -16 dB under the above conditions. At this time, while the control signal CON varies from 0V to 0.5V, the output return loss S22 is changed by about 4dB.
도 4C를 참조하면, 전치 증폭 회로(200)의 입력단(IN)에 주파수가 인접한 두 개의 입력 신호가 인가된 경우 출력단(OUT)에 나타나는 3차 상호 변조 왜곡 억제비(DIM3)는, 전원전압이 3V일 때, 500MHZ에서 1.5GHZ의 주파수 영역에서 약 -5.5dB에서 -9dB 정도로 나타났다. 그리고, 제어 신호(CON)가 0V에서 0.5V 까지 가변하는 동안 약 3dB 정도가 변화되었고, 제어 신호(CON)가 낮을수록 좋은 상호 변조 왜곡 특성(DIM3)을 갖는다.Referring to FIG. 4C, when two input signals adjacent in frequency to the input terminal IN of the preamplifier circuit 200 are applied, the third-order intermodulation distortion suppression ratio DIM3 appearing at the output terminal OUT has a power supply voltage. when 3V, appeared in 500MH Z about -5.5dB in the frequency range 1.5GH Z so -9dB. In addition, while the control signal CON varies from 0V to 0.5V, about 3dB is changed. The lower the control signal CON, the better the intermodulation distortion characteristic DIM3.
종래 전치 증폭 회로는 전력 이득과 상호 변조 왜곡 특성을 제어하는 기능이 없었다. 따라서, 전치 증폭 회로의 후단에 연결된 가변 이득 증폭기의 증폭률이 크기 때문에 무선 수신 시스템의 설계에 일정한 제한이 있고, 상호 변조 왜곡 억제비가 높아 무선 수신 시스템의 성능이 좋지 않은 문제점이 있었다.Conventional preamplifier circuits have no function of controlling power gain and intermodulation distortion characteristics. Therefore, since the amplification factor of the variable gain amplifier connected to the rear end of the preamplification circuit is large, there are certain limitations in the design of the radio reception system, and the performance of the radio reception system is not good because the intermodulation distortion suppression ratio is high.
이와 같은 문제점을 해결하기 위한 본 발명은, 전원전압이 인가되는 전원단자와 증폭 기능을 하는 NPN형 바이폴라 트랜지스터의 사이에 소오스-드레인 채널이 연결된 PMOS 트랜지스터를 직렬 연결하고, 이 PMOS 트랜지스터의 게이트단자로 제어 신호를 인가하여 동작 전류를 제어하는 전치 증폭 회로를 구성한다.In order to solve this problem, the present invention provides a PMOS transistor in which a source-drain channel is connected in series between a power supply terminal to which a power supply voltage is applied and an NPN type bipolar transistor having an amplifying function, and as a gate terminal of the PMOS transistor. A preamplification circuit is configured to apply a control signal to control the operating current.
따라서, 상기 게이트단자에 인가되는 제어 신호를 가변시켜 전치 증폭 회로의 동작 전류를 가변시키므로써, 전력 이득과 상호 변조 왜곡 특성을 제어할 수 있다. 그러므로, 전치 증폭 회로의 후단에 연결된 가변 이득 증폭기의 증폭률을 감소시켜 무선 수신 시스템의 시스템 설계를 용이하게 수행할 수 있다. 뿐만 아니라, 상호 변조 왜곡 특성을 조절할 수 있으므로 무선 수신 시스템의 성능을 향상시킬 수 있는 효과가 있다.Accordingly, the power gain and the intermodulation distortion characteristics can be controlled by varying the control signal applied to the gate terminal to vary the operating current of the preamplifier circuit. Therefore, the system design of the wireless receiving system can be easily performed by reducing the amplification factor of the variable gain amplifier connected to the rear end of the preamplification circuit. In addition, since the intermodulation distortion characteristics can be adjusted, the performance of the wireless reception system can be improved.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960053770A KR19980035427A (en) | 1996-11-13 | 1996-11-13 | Preamplification circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960053770A KR19980035427A (en) | 1996-11-13 | 1996-11-13 | Preamplification circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980035427A true KR19980035427A (en) | 1998-08-05 |
Family
ID=66519675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960053770A KR19980035427A (en) | 1996-11-13 | 1996-11-13 | Preamplification circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980035427A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620084B1 (en) * | 1998-03-10 | 2006-09-05 | 소니 가부시끼 가이샤 | Amplifier circuit and transceiver |
-
1996
- 1996-11-13 KR KR1019960053770A patent/KR19980035427A/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620084B1 (en) * | 1998-03-10 | 2006-09-05 | 소니 가부시끼 가이샤 | Amplifier circuit and transceiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100914730B1 (en) | Variable gain low-noise amplifier for a wireless terminal | |
| US5994963A (en) | Amplifier circuit and multistage amplifier circuit | |
| US5455968A (en) | Variable power amplifier | |
| US6630861B2 (en) | Variable gain amplifier | |
| KR102133926B1 (en) | Wideband Variable Gain Amplifier with Low Phase Variation | |
| JP2003060456A (en) | Variable gain amplifier circuit | |
| KR100499787B1 (en) | Broad-band Variable Gain Amplifier with High Linearity which Operates in Switch-mode | |
| US7332963B2 (en) | Low noise amplifier | |
| JP2003168938A (en) | Variable gain type differential amplifying circuit, and multiplying circuit | |
| US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
| KR100295678B1 (en) | Linear gain control amplifier | |
| JP2008011482A (en) | High-frequency circuit | |
| JPH04238407A (en) | Variable gain amplifier | |
| KR20010065363A (en) | Apparatus for amplifying received signal and control method of receiver in mobile station | |
| KR19980035427A (en) | Preamplification circuit | |
| KR950010478B1 (en) | High frequency amplifier having stable motion | |
| WO2006095416A1 (en) | High frequency amplifier with attenuator | |
| EP1349268B1 (en) | MOS variable gain amplifier | |
| US6377118B1 (en) | Linearizer for power amplifier | |
| US5338989A (en) | Microwave integrated circuit | |
| JP3970454B2 (en) | High frequency isolation amplifier | |
| JP3886642B2 (en) | High frequency gain variable amplifier circuit | |
| KR100397588B1 (en) | Variable gain type amplifier | |
| KR19980035428A (en) | Preamplification circuit | |
| JP2001111369A (en) | Gain control amplifier circuit and mixer circuit, and receiver and transmitter using these circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| SUBM | Submission of document of abandonment before or after decision of registration |