KR19980033073U - Serial communication device - Google Patents

Serial communication device Download PDF

Info

Publication number
KR19980033073U
KR19980033073U KR2019960045978U KR19960045978U KR19980033073U KR 19980033073 U KR19980033073 U KR 19980033073U KR 2019960045978 U KR2019960045978 U KR 2019960045978U KR 19960045978 U KR19960045978 U KR 19960045978U KR 19980033073 U KR19980033073 U KR 19980033073U
Authority
KR
South Korea
Prior art keywords
serial communication
control signal
transmitted
processor
transmitting
Prior art date
Application number
KR2019960045978U
Other languages
Korean (ko)
Other versions
KR200156564Y1 (en
Inventor
황용석
Original Assignee
정장호
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신 주식회사 filed Critical 정장호
Priority to KR2019960045978U priority Critical patent/KR200156564Y1/en
Publication of KR19980033073U publication Critical patent/KR19980033073U/en
Application granted granted Critical
Publication of KR200156564Y1 publication Critical patent/KR200156564Y1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

본 고안은 여러가지 통신 규약에 따른 직렬 통신을 구현함으로써 통신 규약이 다른 직렬 통신 종속 디바이스를 사용하는데 있어서의 호환성을 향상시키도록 한 직렬 통신장치에 관한 것이다.The present invention relates to a serial communication apparatus that implements serial communication according to various communication protocols so that the communication protocols can improve compatibility in using other serial communication dependent devices.

종래의 직렬 통신장치는 직렬 통신 디바이스의 통신 규약이 다르기 때문에 각각에 맞는 제어기를 별도로 사용해야 하기 때문에 호환성이 결여되는 문제점이 있었다.Conventional serial communication apparatus has a problem that lacks compatibility because the communication protocol of the serial communication device has to be used separately for each controller.

이것을 해결하기 위해, 본 고안은 직렬 통신 규약에 따라 데이터를 송수신하기 위한 제어신호를 전송하는 프로세서와, 프로세서로부터 전송된 제어신호에 따라 제어신호를 출력하는 제어 신호 발생기와, 제어 신호 발생기로부터 전송된 제어신호에 따라 상기 프로세서로부터 전송된 직렬 통신 규약에 따른 데이터의 송수신을 결정하기 위한 제1~n 양방향 버퍼와, 제1~n 양방향 버퍼로부터 전송된 송수신 데이터에 따라 데이터를 송수신하기 위한 송수신된 클럭과 제어 데이터에 따라 그에 해당하는 동작을 수행하는 제1~n 직렬 통신 종속 디바이스로 구성된 것이다.In order to solve this problem, the present invention provides a processor for transmitting a control signal for transmitting and receiving data according to a serial communication protocol, a control signal generator for outputting a control signal according to a control signal transmitted from the processor, and a control signal generator. A first to n bidirectional buffer for determining transmission and reception of data according to a serial communication protocol transmitted from the processor according to a control signal, and a transmitted and received clock for transmitting and receiving data according to the transmission and reception data transmitted from the first to n bidirectional buffers And first to n serial communication slave devices that perform corresponding operations according to the control data.

Description

직렬 통신장치Serial communication device

본 고안은 직렬 통신장치에 관한 것으로, 특히 여러가지 통신 규약에 따른 직렬 통신을 구현함으로써 통신 규약이 다른 직렬 통신 종속 디바이스를 사용하는데 있어서의 호환성을 향상시키도록 한 직렬 통신장치에 관한 것이다.The present invention relates to a serial communication device, and more particularly, to a serial communication device for implementing a serial communication according to various communication protocols so that the communication protocols can improve compatibility in using other serial communication dependent devices.

종래의 직렬 통신장치는 도 1에 도시된 바와 같이, 직렬 클럭과 제어 데이터의 송수신을 제어하는 직렬 통신 제어기(1)와, 상기 직렬 통신 제어기(1)로부터 송수신된 클럭과 제어 데이터에 따라 동작하는 직렬 통신 종속 디바이스(2)로 구성되어져 있다.Conventional serial communication apparatus as shown in Fig. 1, the serial communication controller 1 for controlling the transmission and reception of the serial clock and control data, and operates according to the clock and control data transmitted and received from the serial communication controller (1) The serial communication slave device 2 is comprised.

이와 같이 구성된 종래 직렬 통신장치의 동작을 설명하면 다음과 같다.Referring to the operation of the conventional serial communication device configured as described above are as follows.

먼저, 직렬 통신 제어기(1)는 직렬 통신을 하기 위하여 직렬 클럭을 전송하게 되고, 아울러 데이터 송수신을 위한 제어 데이터를 전송하게 된다.First, the serial communication controller 1 transmits a serial clock for serial communication, and transmits control data for data transmission and reception.

그러면, 직렬 통신 종속 디바이스(2)는 상기 직렬 통신 제어기(1)로부터 송수신된 클럭과 제어 데이터를 검색하여 그에 해당하는 동작을 수행하게 된다.Then, the serial communication slave device 2 retrieves the clock and control data transmitted and received from the serial communication controller 1 and performs the corresponding operation.

즉, 직렬 통신 종속 디바이스(2)는 상기 검색 결과 수신 제어신호라면 상기 제어 데이터 다음에 연속되는 데이터를 수신하게 되고, 송신 제어 데이터라면 요구되는 데이터를 송신하게 된다.That is, the serial communication slave device 2 receives the subsequent data after the control data if it is the search result reception control signal, and transmits the required data if it is transmission control data.

여기서, 풀업 저항(R1)은 상기 직렬 통신 제어기(1)로부터 전송된 제어 데이터의 데이터 선로를 보상하기 위한 것이다.Here, the pull-up resistor R1 is for compensating the data line of the control data transmitted from the serial communication controller 1.

그러나 이러한 종래의 직렬 통신장치는 직렬 통신 디바이스의 통신 규약이 다르기 때문에 각각에 맞는 제어기를 별도로 사용해야 하기 때문에 호환성이 결여되는 문제점이 있었다.However, such a conventional serial communication device has a problem that lacks compatibility because the communication protocol of the serial communication device has to be used separately for each controller.

따라서 본 고안은 여러가지 통신 규약에 따른 직렬 통신을 구현함으로써 통신 규약이 다른 직렬 통신 종속 디바이스를 사용하는데 있어서의 호환성을 향상시키도록 한 직렬 통신장치를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a serial communication apparatus for implementing a serial communication according to various communication protocols so as to improve compatibility in using a serial communication dependent device.

도 1은 종래의 직렬 통신장치의 블럭 구성도.1 is a block diagram of a conventional serial communication apparatus.

도 2는 본 고안에 의한 직렬 통신장치의 블럭 구성도.2 is a block diagram of a serial communication apparatus according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

101:프로세서102:제어 신호 발생기101: processor 102: control signal generator

103-1~103-n:제1~n 양방향104-1~104-n:직렬 통신 종속 디바이스103-1 to 103-n: first to n bidirectional 104-1 to 104-n: serial communication slave device

이하, 본 고안을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 고안에 의한 직렬 통신장치의 블럭 구성도를 나타낸 것으로서, 직렬 통신 규약에 따라 데이터를 송수신하기 위한 제어신호를 전송하는 프로세서(101)와, 상기 프로세서(101)로부터 전송된 제어신호에 따라 제어신호를 출력하는 제어 신호 발생기(102)와, 상기 제어 신호 발생기(102)로부터 전송된 제어신호에 따라 상기 프로세서(101)로부터 전송된 직렬 통신 규약에 따른 데이터의 송수신을 결정하기 위한 제1~n 양방향 버퍼(103-1~103-n)와, 상기 제1~n 양방향 버퍼(103-1~103-n)로부터 전송된 송수신 데이터에 따라 데이터를 송수신하기 위한 송수신된 클럭과 제어 데이터에 따라 그에 해당하는 동작을 수행하는 제1~n 직렬 통신 종속 디바이스(104-1~104-n)로 구성되어져 있다.2 is a block diagram of a serial communication apparatus according to the present invention, and includes a processor 101 for transmitting a control signal for transmitting and receiving data according to a serial communication protocol, and a control signal transmitted from the processor 101. A control signal generator 102 for outputting a control signal and a first signal for determining transmission and reception of data according to a serial communication protocol transmitted from the processor 101 according to a control signal transmitted from the control signal generator 102. n to bidirectional buffers 103-1 to 103-n, and to the transmitted and received clock and control data for transmitting and receiving data according to the transmission / reception data transmitted from the first to n bidirectional buffers 103-1 to 103-n. Accordingly, the first through n serial communication slave devices 104-1 through 104-n perform corresponding operations.

이와 같이 구성된 본 고안의 동작 및 작용 효과를 설명하면 다음과 같다.Referring to the operation and effect of the present invention configured as described above are as follows.

먼저, 제1~n 직렬 통신 종속 디바이스(104-1~104-n)가 각각의 특성에 맞는 송수신 신호를 전송하게 되면, 그 전송된 송수신신호에 따라 프로세서(101)는 직렬 통신 규약에 따른 데이터 송수신 제어신호를 전송하게 된다.First, when the first to n serial communication slave devices 104-1 to 104-n transmit and receive a signal corresponding to each characteristic, the processor 101 transmits data according to the serial communication protocol according to the transmitted and received signal. Transmit and receive control signals.

그러면, 제어 신호 발생기(102)는 상기 프로세서(101)로부터 전송된 제어신호에 따라 제어신호를 출력하게 된다.Then, the control signal generator 102 outputs a control signal according to the control signal transmitted from the processor 101.

여기서, 제어 신호 발생기(102)는 각각의 제1~n 양방향 버퍼(103-1~103-n)를 제어하게 된다.Here, the control signal generator 102 controls each of the first to n bidirectional buffers 103-1 to 103-n.

이에 따라, 제1~n 양방향 버퍼(103-1~103-n)는 상기 제어 신호 발생기(102)로부터 전송된 제어신호에 따라 상기 프로세서(101)로부터 전송된 직렬 통신 규약에 따른 데이터의 송수신을 결정하게 된다.Accordingly, the first to n bidirectional buffers 103-1 to 103-n transmit and receive data according to the serial communication protocol transmitted from the processor 101 according to the control signal transmitted from the control signal generator 102. Will be decided.

여기서, 제1~n 풀업 저항(R1~Rn)은 상기 제1~n 양방향 버퍼(103-1~103-n)로부터 전송된 제어 데이터의 데이터 선로를 보상하기 위한 것이다.Here, the first to n pull-up resistors R1 to Rn are used to compensate data lines of the control data transmitted from the first to n bidirectional buffers 103-1 to 103-n.

그러면, 제1~n 직렬 통신 종속 디바이스(104-1~104-n)는 상기 제1~n 양방향 버퍼(103-1~103-n)로부터 전송된 송수신 데이터에 따라 데이터를 송수신하기 위한 송수신된 클럭과 제어 데이터에 따라 그에 해당하는 동작을 수행하게 된다.Then, the first to n serial communication slave devices 104-1 to 104-n transmit and receive for transmitting and receiving data according to the transmit and receive data transmitted from the first to n bidirectional buffers 103-1 to 103-n. The corresponding operation is performed according to the clock and the control data.

상기와 같이 제어 신호 발생기(102)가 각각의 제1~n 양방향 버퍼(103-1~103-n)를 제어하게 되므로서 여러개의 다양한 제1~n 직렬 통신 종속 디바이스(104-1~104-n)를 함께 사용할 수가 있다.As described above, the control signal generator 102 controls each of the first to n bidirectional buffers 103-1 to 103-n, thereby providing various various first to n serial communication slave devices 104-1 to 104-. n) can be used together.

이렇게 함으로써 I2C(Intel-Integated Circuit) 버스를 통한 직렬 통신이나 FPGA(Field Programmale Gate Array) 등의 직렬 다운로드가 가능하게 된다.This enables serial communication over an I 2 C (Intel-Integated Circuit) bus or serial download of a field programmable gate array (FPGA).

이상에서 설명한 바와 같이 본 고안은 여러가지 통신 규약에 따른 직렬 통신을 구현함으로써 통신 규약이 다른 직렬 통신 종속 디바이스를 사용하는데 있어서의 호환성을 향상시킬 수 있는 효과가 있다.As described above, the present invention implements serial communication in accordance with various communication protocols, thereby improving the compatibility in using serial communication slave devices having different communication protocols.

Claims (1)

직렬 통신 규약에 따라 데이터를 송수신하기 위한 제어신호를 전송하는 프로레서(101)와,A processor 101 for transmitting a control signal for transmitting and receiving data according to a serial communication protocol, 상기 프로세서(101)로부터 전송된 제어신호에 따라 제어신호를 출력하는 제어 신호 발생기(102)와,A control signal generator 102 for outputting a control signal according to the control signal transmitted from the processor 101; 상기 제어 신호 발생기(102)로부터 전송된 제어신호에 따라 상기 프로세서(101)로부터 전송된 직렬 통신 규약에 따른 데이터의 송수신을 결정하기 위한 제1~n 양방향 버퍼(103-1~103-n)와,First to n bidirectional buffers 103-1 to 103-n for determining transmission and reception of data according to a serial communication protocol transmitted from the processor 101 according to the control signal transmitted from the control signal generator 102; , 상기 제1~n 양방향 버퍼(103-1~103-n)로부터 전송된 송수신 데이터에 따라 데이터를 송수신하기 위한 송수신된 클럭과 제어 데이터에 따라 그에 해당하는 동작을 수행하는 제1~n 직렬 통신 종속 디바이스(104-1~104-n)를 포함하여 구성된 것을 특징으로 한 직렬 통신장치.First to n serial communication subordinates performing corresponding operations according to the transmitted and received clocks and control data for transmitting and receiving data according to the transmitted and received data transmitted from the first to n bidirectional buffers 103-1 to 103-n. And a device (104-1 to 104-n).
KR2019960045978U 1996-12-06 1996-12-06 Serial communication device KR200156564Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960045978U KR200156564Y1 (en) 1996-12-06 1996-12-06 Serial communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960045978U KR200156564Y1 (en) 1996-12-06 1996-12-06 Serial communication device

Publications (2)

Publication Number Publication Date
KR19980033073U true KR19980033073U (en) 1998-09-05
KR200156564Y1 KR200156564Y1 (en) 1999-09-01

Family

ID=19477516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960045978U KR200156564Y1 (en) 1996-12-06 1996-12-06 Serial communication device

Country Status (1)

Country Link
KR (1) KR200156564Y1 (en)

Also Published As

Publication number Publication date
KR200156564Y1 (en) 1999-09-01

Similar Documents

Publication Publication Date Title
EP1107207A3 (en) System and method for remote controlling a plurality of electrical apparatuses
KR19980033073U (en) Serial communication device
KR890010719A (en) Bidirectional control signaling bus interface device
JPH0669911A (en) Data transmission circuit
KR970014001A (en) I ^ 2C protocol communication apparatus
KR0143684B1 (en) An interface for supporting ic protocol
KR100275705B1 (en) Data transmitting/receiving system
KR100393959B1 (en) Uart
KR940006651Y1 (en) Internal modem apparatus
MXPA05001183A (en) Packet processing architecture.
JP2787389B2 (en) Serial data transmission system
JPH05336210A (en) Communication function confirming system
KR0127877Y1 (en) Communication system with rs-485/rs-232 converter
KR0161152B1 (en) Communication apparatus with the facility of repeating the global bus in rs-485
KR200331434Y1 (en) Matching Device in Bus for High Speed Digital Signal
KR0122738Y1 (en) Transmitter and receiver in the network
JPH01256237A (en) Repeater equipment for transmission
KR970019231A (en) A device for controlling 2 port serial communication
KR100447211B1 (en) Network system
JPS60144045A (en) Data transfer system
KR19980061546A (en) How to generate MTXEN signal of steal chip
KR970019232A (en) COMPATIBBLE APPARATUS OF UNI GLOBAL BUS
KR910001574A (en) RS-232C multi-path controller and method
JPS63110838A (en) Synchronizing signal transfer system
JPH11266209A (en) Optical transmitter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030219

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee