KR19980032862A - 오프후크 신호 및 다이얼펄스 발생회로 및 그 회로의 구동방법 - Google Patents

오프후크 신호 및 다이얼펄스 발생회로 및 그 회로의 구동방법 Download PDF

Info

Publication number
KR19980032862A
KR19980032862A KR1019970052891A KR19970052891A KR19980032862A KR 19980032862 A KR19980032862 A KR 19980032862A KR 1019970052891 A KR1019970052891 A KR 1019970052891A KR 19970052891 A KR19970052891 A KR 19970052891A KR 19980032862 A KR19980032862 A KR 19980032862A
Authority
KR
South Korea
Prior art keywords
circuit
current
voltage
terminal
dial pulse
Prior art date
Application number
KR1019970052891A
Other languages
English (en)
Other versions
KR100332726B1 (ko
Inventor
도끼오 미야시따
도꾸오 나까무라
도시히꼬 고따까
Original Assignee
사와무라 시꼬
오끼덴끼고오교 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시꼬, 오끼덴끼고오교 가부시끼 가이샤 filed Critical 사와무라 시꼬
Publication of KR19980032862A publication Critical patent/KR19980032862A/ko
Application granted granted Critical
Publication of KR100332726B1 publication Critical patent/KR100332726B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/26—Devices for calling a subscriber
    • H04M1/30—Devices which can set up and transmit only one digit at a time
    • H04M1/31—Devices which can set up and transmit only one digit at a time by interrupting current to generate trains of pulses; by periodically opening and closing contacts to generate trains of pulses
    • H04M1/312—Devices which can set up and transmit only one digit at a time by interrupting current to generate trains of pulses; by periodically opening and closing contacts to generate trains of pulses pulses produced by electronic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Devices For Supply Of Signal Current (AREA)
  • Telephonic Communication Services (AREA)
  • Relay Circuits (AREA)

Abstract

본 발명의 오프후크 신호 및 다이얼펄스 발생회로는 높은 내전류특성을 갖는 보다 적은 수의 스위칭장치와 지금까지 보다 적은 서지전압을 갖는다. 다이얼펄스회로(23) 및 스위치블록회로(25)는 전파정류회로(21)의 출력측과 병렬로 접속되어 있다. 상기 회로(23)는 임피던스회로(23A) 및 신호(S1)에 의해서 턴온/오프되는 제 1 스위치회로(23B)로 이루어져 있다. 상기 임피던스 회로는 신호(S2)로 동기된 신호(S4)가 오프인 경우에 상기 임피던스회로가 인덕턴스성분을 갖는 상태로 동작하고, 그리고 상기 신호(S4)가 온인 경우에 상기 임피던스회로가 인덕턴스를 갖지 않는 상태로 동작하고, 그리고 상기 임피던스회로를 통하여 흐르는 전류는 상기 제 1 스위치회로에 의해서 턴온/오프된다. 상기 회로(25)는 제 2 및 제 3 스위치회로(25a 및 25b)로 구성된 직렬회로를 포함한다. 상기 제 2 스위치회로는 상기 신호(S1)로 동기된 신호(S3)에 응답하여 턴온/오프된다(이 회로는 상기 신호(S2)가 온일 때 오프된다). 상기 제 3 스위치회로는 상기 신호(S2)에 응답하여 턴온/오프된다.

Description

오프후크 신호 및 다이얼펄스 발생회로 및 그 회로의 구동방법
본 발명은 통신을 실행하기 위하여 전화회선을 사용하는 통신단말유니트 등에 내장되고, 그리고 다이얼번호에 상응하는 오프후크 신호 또는 다이얼펄스를 발생시키는 회로에 관한 것이다.
오프후크 신호 및 다이얼펄스를 발생시키는 종래의 회로는 예를 들어 참조문헌(Telecommunications Association (July 15, 1964)에 의해 발행된 Type 600 Telephone Set, pp. 129)에서 개시되어 있다. 도 53 은 전화회선(이하, 간단히 회선이라 칭함)(11)과 통신단말트랜스(이하, 간단히 트랜스라 칭함)와 함게 오프후크 신호 및 다이얼펄스를 위한 종래 회로(13)의 기본구조를 도시하는 블록다이어그램이다. 이 회로(13)는 전파정류회로(13a), 상기 전파정류회로(13a)의 + 출력단자와 직렬로 접속된 제 1 스위치블록(13b), 제 2 스위치블록(13c)의 병렬회로 및 상기 제 1 스위치블록(13b)과 상기 전파정류회로(13a)의 - 출력단자사이에 접속된 루프전류를 형성하는 인덕턴스가 구비되어 있다. 도 53 에 있어서, C는 트랜스(L)로의 직류신호를 커트하는 커패시터이다. 오프후크 신호(회선접속요구신호)를 전화국측으로 상기 회로(13)으로부터 보내는 경우에 먼저, 제 1 제어신호(S1)는 단말유니트 내측 또는 외측의 제어회로로부터 상기 제 1 스위치블록(13b)로 보내지고, 그리고 상기 제 1 스위치블록(13b)은 폐쇄된다. 그러면, 회로(13)의 내부저항 및 회선저항에 의해서 제한된 전류는 회선(11)을 통하여 흐르고, 그리고 이것은 오프후크 신호로서 전화국측으로 전달된다. 오프후쿠 신호 수신응답신호는 예시되지 않은 전화국측으로부터 복귀된다.
상기 오프후크 신호 수신응답신호를 확인한 후 제 2 제어신호(S2)는 제어회로로부터 제 2 스위치블록(13c)로 보내지고, 그리고 제 2 스위치블록(13c)은 폐쇄된다. 제 2 스위치블록(13c)의 폐쇄는 루프전류를 형성하는 인덕턴스(13d)와 트랜스(L)를 보호하므로 대진폭신호인 다이얼펄스신호는 이들 인덕턴스와 트랜스를 통하여 흐를 수 없다. 이어서, 다이얼번호에 상응하는 수로 턴오프/온되는 신호는 제 1 제어신호로서 상기 제어회로로부터 제 1 스위치블록(13b)으로 보내진다. 이에 응답하여 단속회선전류의 다이얼펄스는 예시되지 않은 전화국측으로 전달된다. 다이얼펄스가 전달된 후 제어신호(S2)는 제 2 스위치블록(13c)으로 상기 제어회로부터 보내지고, 그리고 제어신호(S2)는 제 2 스위치블록(13c)을 개방하고, 그리고 상기 보호상태를 해제한다. 따라서, 회로(13)는 통화가능한 상태로 된다. 통화의 종료후 제어신호(S1)는 제어회로로부터 스위치블록(13b)으로 보내지고 이 회로(13)는 개방상태, 다시 말해서 대기상태로 된다.
루프전류를 형성하는 인덕턴스(13d)는 일반적으로 알려진 2가지 목적을 위하여 제공된다. 다시 말해서, 2가지 목적은 전화국측이 오프후크상태를 인식하도록 하기 위하여 수십 밀리암페어의 전류를 흐르게 하는 역할과 통화신호가 통화중 상기 인덕턴스를 통하여 흐르는 것에 의해서 발생된 통화손실의 발생을 방지하기 위하여 교류신호(통화신호가 아님)를 흐르게 하는 역할을 한다.
파형왜곡 또는 서지전압은 펄스전류(구체적으로는 다이얼펄스전류)를 이 인덕턴스(13d)를 통하여 흐르게 함으로써 생기게 된다. 그러므로, 다이얼펄스전류가 다이얼펄스를 발생시키기 전에 제 2 스위치블록(13c)으로 이 인덕턴스(13d)의 양단부를 단락시킴으로서 제 2 스위치블록(13c)을 통하여 흐르는 구성이 채택된다. 따라서, 다이얼펄스를 발생시킬 때 세기가 동일한 전류는 제 1 스위치블록(13b) 및 제 2 스위치블록(13c)을 통하여 흐르게 된다. 게다가, 다이얼펄스를 발생시킬 때 흐르는 전류는 예를 들어 때때로 대략 80mA 이상이 된다. 그러므로, 오프후크 신호 및 다이얼펄스를 발생시키는 종래의 회로에 있어서, 제 1 문제점이 있는데 이는 제 1 및 제 2 스위치블록이 이들을 통하여 대전류가 흐를 수 있는 스위칭장치(소위 말하는 소전력장치)가 각각 구비되어야 한다는 것이다. 소전력장치는 또한 모노리틱 IC에 내장되기에는 너무 대형이다. 따라서, 제 1 및 제 2 스위치블록에 각각 이러한 스위칭장치를 외부에 부착시켜야 한다. 이것은 통신단말장치의 크기를 소형화하고 신뢰성을 높이는데 바람직하지 않기 때문에 개선하는 것이 바람직하다.
종래의 회로에 있어서, 스위치블록 배열의 위치관계로 인하여 통신단말트랜스와 전화회선간의 접속/단절은 제 1 스위치블록 또는 제 2 스위치블록을 턴온/오프시킴으로써 단시간내에 실행된다. 그러면, 제 2 문제점이 있는데 이는 미분형상의 서지전압이 상기 접속/단절시에 발생할 가능성이 있다는 것이다. 이러한 서지전압은 예를 들어 통신오응답을 생기게 하므로 개선하는 것이 바람직하다.
상술된 제 1 및 제 2 문제점을 해결하기 위하여, 본 발명의 제 1 요지에 따르면 오프후크 신호 및 다이얼펄스 발생회로는 전화회선과 통신단말트랜스사이에 제공된다. 이 회로는 오프후크 신호 또는 다이얼펄스를 발생시키는 제 1 제어신호가 상기 회로에 입력된 경우 오프후크 신호 또는 다이얼펄스를 전화회선을 통하여 전화국측으로 보내고, 그리고 제 2 제어신호가 입력된 경우에 상기 통신단말트랜스가 입력으로부터 보호되는 상태를 형성한다. 상기 회로는
(A) 전화회선의 회선전압을 전파로 정류하는 전파정류회로,
(B) 상기 전파정류회로의 출력단자들간에 접속되고, 그리고 임피던스회로 및 제 1 제어신호에 의해서 턴온/오프되는 제 1 스위치회로를 포함하며, 상기 임피던스회로는 제 2 제어신호로 동기되고 상기 제 2 제어신호의 신호레벨을 상기 다이얼펄스회로에 적합한 레벨로 변환시킴으로써 획득되는 제 4 제어신호가 오프인 경우에 인덕턴스성분을 갖는 상태로 동작하고, 상기 제 4 제어신호가 온인 경우 인덕턴스를 갖지 않는 상태로 동작하고, 그리고 상기 임피던스회로를 통하여 흐르는 전류는 상기 제 1 스위치회로에 의해서 턴온/오프되는 다이얼펄스회로, 및
(C) 상기 전파정류회로의 출력측과 병렬로 접속되고, 제 2 스위치회로와 제 3 스위치회로로 이루어진 직렬회로로 이루어지고, 그리고 상기 제 2 및 제 3 스위치회로의 접점과 상기 전파정류회로의 출력단자의 한쪽단부사이에 접속된 통신단말트랜스를 가지고 있으며, 상기 제 2 스위치회로는 상기 제 1 제어신호로 동기되고 상기 스위치블록회로에 적합한 레벨을 갖는 제 3 제어신호에 따라 턴온/오프되고 (상기 제 2 스위회로는 상기 제 2 제어신호가 온인 경우에 우선적으로 턴오프되고), 그리고 상기 제 3 스위치회로는 상기 제 2 제어신호에 따라 턴온/오프되는 스위치블록회로로 이루어져 있다.
본 발명에 따른 오프후크 신호 및 다이얼펄스 발생회로는 동작상태가 인덕턴스성분을 갖는 상태와 제 4 제어신호에 의해서 인덕턴스를 갖지 않는 상태사이에서 전환되는 임피던스회로로 이루어진다. 따라서, 다이얼펄스 자체는 인덕턴스가 없는 상태로 임피던스회로를 통하여 흐를 수 있기 때문에 다이얼펄스는 파형이 왜곡되지 않으며 전화국측으로 보내질 수 있다. 이것은 대전류가 상기 다이얼펄스회로를 통하여만 흐르는 것을 의미하기 때문에 단일 소전력장치가 상기 다이얼펄스회로측에서 사용되는 것으로 충분하다 (예를 들어, 단일 트랜지스터(Q5)가 도 4 의 회로예에서 사용되는 것으로 충분하다). 따라서, 소전력장치의 수는 지금까지 요구되어 온 것보다 오히려 감소될 수 있다.
상기 제 2 스위치회로는 필요하다면 전화회선 및 통신단말트랜스를 서로 단절시킬 수 있다. 그러면, 전압강하는 다이얼펄스회로를 먼저 턴온시킴으로써 회전레지스터 등에서 발생된다. 이 전압강하를 이용함으로서 상기 단말측에서 회선전압을 낮춘후 제 2 스위치회로는 턴온 또는 턴오프된다. 이 온 또는 오프동작은 단말측에서 회선전압이 낮춰진 상태로 항상 통신단말트랜스와 전화회선간의 접속/단절을 실행할 수 있다. 상기 회선과 상기 트랜스간의 접속/단절이 상기 회선전압이 낮춰진 상태로 실행될 수 있는 경우에 상기 통신단말트랜스로 들어가는 서지전압은 어느정도까지 감소될 수 있다.
상기 제 3 스위치회로는 필요하다면 상기 통신단말트랜스의 입력측을 단락시킬 수 있다. 일반적으로, 직류신호를 커트하는 커패시터는 일반적으로 통신단말트랜스에 제공된다. 통신단말트랜스 및 회선이 상기 제 2 스위치회로에 의해서 서로 단절되고, 그리고 상기 통신단말트랜스의 입력측이 상기 제 3 스위치회로에 의해서 단락될 때 방전전류는 상기 커패시터로부터 과도하게 발생된다. 그러나, 이 방전전류는 상기 제 3 스위치회로의 전류제한레지스터(일반적으로 제공됨)를 통하여 서서히 방전되기 때문에 통신시스템으로의 서지전압의 발생이 방지될 수 있다.
본 발명을 실시할 때 회로수단(구체적으로는 레지스터 및 커패시터의 직렬회로 등)은 상기 스위치블록회로에 제공된 제 1 레벨변환회로에서 제 2 제어신호에 의해서 턴온/오프되는 스위치수단에 제공되는 것이 바람직하다. 회로수단은 상기 스위치수단이 턴오프된후 전류를 과도하게 흐르게 할 수 있다. 하기에 상세하게 설명되어 지지만, 그렇게 하면, 제 2 및 제 3 스위치회로는 상기 제 2 제어신호가 턴오프될 때 순간적으로 전환되지 못한다. 다시 말해서, 상기 제 3 스위치회로는 서서히 턴오프되고, 상기 제 2 스위치회로는 서서히 턴온되기 때문에 통신단말트랜스는 제 2 및 제 3 스위치회로의 과도저항을 통하여 회선과 서서히 접속된다. 이것은 회선 및 트랜스의 접속시에 서지전압의 발생을 방지한다.
전화국측에서 전력공급시스템은 정전압 정저항시스템이고, 그리고 전화회선은 상기 회선전압이 일정한 값 이상으로 유지될 수 있는 회선거리를 가지고 있는 경우에 상기 언급된 다이얼펄스회로(B)를 사용하는 것 대신에 다이얼펄스회로는 전파정류회로와 병렬로 접속되고 전압이 이것에 가해질 때 정전류가 흐르는 정전류회로블록과 제 1 제어신호에 의해서 턴온/오프되는 제 1 스위치회로로 이루어진 것이 사용될 수도 있고, 그리고 다이얼펄스회로는 상기 정전류회로블록을 통하여 흐르는 전류로 제 1 스위치회로를 턴온/오프시킨다. 하기에 상세하게 설명되어지지만, 전력공급시스템 및 회선길이가 상기 상태를 만족시킬 때 다이얼펄스회로는 오프후크동작시에 턴온/오프될 수 있는 정전류회로동작을 실행하기 때문에 오프후크상태를 나타내는 직류전류를 흐르게하고, 양호한 파형의 다이얼펄스전류를 보내고, 그리고 통신교류전류로의 임피던스를 더 높일 수 있다.
본 발명의 제 2 요지, 오프후크 신호 및 다이얼펄스 발생회로를 구동하는 방법에 따르면, 상기 방법은 상기 회로가 대기상태로 있을 때 오프상태로 있는 제 1 및 제 2 제어신호를 처리하는 다음 단계 ;
오프후크신호를 발생시키기 위하여, 제 2 제어신호를 턴온시키고 특정시간동안 상기 신호를 온상태로 유지하는 제 1 단계, 상기 제 1 제어신호를 턴온시키고 특정시간동안 상기 신호를 온상태로 유지하는 제 2 단계, 그리고 나서 상기 제 2 제어신호를 턴오프시키는 제 3 단계로 이루어진 3단계를 취하고 ;
오프후크상태로 다이얼펄스를 발생시키기 위하여, 제 2 제어신호를 턴온시키고 특정시간동안 상기 신호를 온상태로 유지하는 제 1 단계, 다이얼펄스의 수에 상응하는 수로 상기 제 1 제어신호를 턴오프/온시키고 최종적으로 상기 신호를 온상태로 남겨두는 제 2 단계, 그리고 나서 상기 제 2 제어신호를 턴오프시키고 특정시간동안 상기 신호를 오프상태로 유지하는 제 3 단계로 이루어진 3단계를 취하고, 그리고 ;
상기 회로를 대기상태로 복귀시키기 위하여, 제 2 제어신호를 턴온시키고 특정시간동안 상기 신호를 온상태로 유지하는 제 1 단계, 상기 제 1 제어신호를 턴오프시키는 제 2 단계, 그리고 나서 상기 제 2 단계에서 제 1 제어신호를 턴오프시킨 후 특정시간에 상기 제 2 제어신호를 턴오프시키는 제 3 단계로 이루어진 3단계를 취한다.
이 구동방법에 따르면, 각각 회선 및 통신단말트랜스를 서로 접속할 때, 그리고 회선 및 통신단말트랜스를 서로 단절할 때 전류는 먼저 다이얼펄스회로를 통하여 흐른다. 그러므로, 회선전압은 어느정도까지 회선저항의 영향에 의해서 저하된다. 그리고 통신단말트랜스는 회선전압이 그러한 방식으로 낮춰진 상태로 회선에 접속되거나, 또는 통신단말트랜스는 회선전압이 그러한 방식으로 낮춰진 상태로 회선으로부터 단절된다. 그러므로, 접속/단절시에 발생되는 서지전압은 회선전압이 저하되는 정도로 감소될 수 있다.
본 발명의 제 3 요지에 따르면, 오프후크 신호 및 다이얼펄스 발생회로는 전화회선과 통신단말트랜스 및 이 트랜스와 직렬로 접속되고 직류전류를 커트하는 커패시터를 갖는 트랜스부사이에서 제공되고, 그리고 오프후크 신호 또는 다이얼펄스를 형성하는 제 1 제어신호가 입력되는 경우에 오프후크 신호 또는 다이얼펄스를 전화국측으로 상기 전화회선을 통하여 보내며, 상기 오프후크 신호 및 다이얼펄스 발생회로는 ;
(X) 전화회선의 회선전압을 전파정류하는 전파정류회로,
(Y) 상기 전파정류회로의 출력단자들간에 접속되고, 그리고 임피던스회로 및 제 1 제어신호에 의해서 턴온/오프되는 제 1 스위치회로를 포함하며, 상기 임피던스회로는 제 5 제어신호로 동기되고 상기 제 5 제어신호의 신호레벨을 상기 다이얼펄스회로에 적합한 레벨로 변환시킴으로써 회득되는 제 6 제어신호가 온상태인 경우에 인덕턴스성분을 갖는 상태로 동작하고, 상기 제 6 제어신호가 오프상태인 경우 인덕턴스를 갖지 않는 상태로 동작하고, 그리고 상기 임피던스회로를 통하여 흐르는 전류는 상기 제 1 스위치회로에 의해서 턴온/오프되는 다이얼펄스회로, 및 ;
(Z) 상기 전파정류회로의 출력단자들 사이에 접속되고, 제 4 스위치회로와 제 5 스위치회로로 이루어진 직렬회로로 이루어지며, 상기 트랜스부는 상기 제 5 스위치회로와 병렬로 접속되고, 그리고 상기 제 4 스위치회로는 상기 제 5제어신호가 상기 제 4 스위치회로로 입력되는 경우 턴온되고, 상기 트랜스부와 전화회선을 서로 접속하고, 그리고 상기 제 5 스위치회로는 제 7 제어신호가 제 5 스위치회로로 입력되고, 상기 제 5 제어신호가 상기 제 4 스위치회로내로 입력되는 경우에 상기 제 4 스위치회로에서 통신단말트랜스의 교류동작을 보증하는 바이어스 전류를 흐르게 하고 상기 제 7 제어신호가 상기 제 5 스위치회로에 입력되고, 상기 제 5 제어신호가 상기 제 4 스위치회로에 입력되지 않는 경우에 상기 트랜스부의 입력단자들을 서로 단락시키는 스위치블록회로로 이루어져 있다.
제 3 발명의 오프후크 신호 및 다이얼펄스 발생회로에 따르면, 먼저 상기 제 1 발명의 오프후크 신호 및 다이얼펄스 발생회로에 의해서 획득된 것과 동일한 작용 및 효과가 획득될 수 있다.
다시 말해서, 본 발명의 오프후크 신호 및 다이얼펄스 발생회로는 동작상태가 인덕턴스성분을 갖는 상태와 인덕턴스를 갖지않는 상태사이에서 상기 제 6 제어신호에 의해서 전환되는 임피던스회로가 구비되어 있다. 따라서, 다이얼펄스 자체가 인덕턴스가 없는 상태로 임피던스회로에서 흐를 수 있기 때문에 다이얼펄스를 파형 등이 왜곡되지 않으며 상기 다이얼펄스를 전화국측으로 보낼 수 있다. 이것은 대전류가 상기 다이얼펄스회로에서만 흐르는 것을 의미하기 때문에 하나의 소전력소자가 상기 다이얼펄스회로측에서 사용될 수 있다 (예를 들어, 트랜지스터(Q5)가 도 67 또는 68 의 회로예에서 소전력소자로서 사용될 수 있다). 그러므로, 소전력소자의 수는 종래의 기술과 비교하여 감소될 수 있다.
게다가, 상기 제 4 스위치회로는 필요하다면 전화회선 및 통신단말트랜스를 서로 단절시킬 수 있다. 이에 따라, 다이얼펄스회로를 먼저 턴온시키고나서 회선저항 등으로 인한 전압강하를 이용하는 것과 같이 상기 단말측에서 회선전압을 낮춘 후 상기 제 4 스위치회로를 턴온 또는 턴오프하는 동작에 의해서 단말측에서 회선전압이 낮춰진 상태로 항상 통신단말트랜스와 전화회선을 서로 접속/단절시킬 수 있다. 상기 회선전압이 낮춰진 상태로 상기 회선과 상기 트랜스를 서로 접속/단절시킬 때 상기 통신단말트랜스의 입력측으로 들어가는 서지전압을 감소시킬 수 있다.
상기 제 5 스위치회로는 필요하다면 상기 통신단말트랜스의 입력측을 단락시킬 수 있다. 상기 통신단말트랜스는 직류신호를 차단하는 커패시터가 구비되어 있다. 통신단말트랜스 및 전화회선이 상기 제 4 스위치회로에 의해서 서로 단절되고, 그리고 상기 통신단말트랜스의 입력측이 상기 제 5 스위치회로에 의해서 단락될 때 방전전류는 상기커패시터로부터 과도하게 흐른다. 그러나, 이 방전전류는 상기 제 5 스위치회로의 정전류특성과 전류제한레지스터(일반적으로 제공됨)를 통하여 서서히 방전되기 때문에 서지전압이 통신시스템으로 들어가는 것을 방지할 수 있다.
게다가, 상술된 상기 제 3 발명의 오프후크 신호 및 다이얼펄스 발생회로는 이미 언급된 제 1 발명의 회로와 비교하여 하기에 설명되는 바와 같이 새로운 작용 및 효과를 가져온다.
제 1 발명의 회로의 경우에 임피던스회로는 제어신호(제 4 제어신호)가 오프상태로 있을 때 인덕턴스상태로 있는 반면에 제 3 발명의 회로의 경우에 임피던스회로는 제어신호(제 6 제어신호)가 오프상태일 때 무인덕턴스상태로 있다. 다시 말해서, 제 3 발명의 회로의 경우에 임피던스회로는 일반적으로 무인덕턴스상태로 있다.
임피던스회로를 무인덕턴스상태로 하기 위하여, 본 출원의 상기 제 1 및 제 3 발명의 바람직한 실시예 각각은 하기에서 상세하게 설명되는 바와 같이, 커패시터(CF)를 임피던스회로에 내장시키고, 그리고 이 커패시터(CF)를 이 커패시터(CF)의 접지측단자가 상기 접지로부터 단절되는 상태로 되게 한다. 상기 제 3발명의 회로에서 이러한 상태로 이르게 하기 위하여 상기 커패시터(CF)의 접지측 단자를 NOT 회로의 입력단자에 접속하고 제어신호(제 6 제어신호)를 위한 입력단자로서 이 NOT 회로의 입력단자를 사용할 수 있다. 이에 반해서, 제 1 발명의 회로의 경우에, 2 스테이지로 접속된 NOT 회로를 갖는 회로(정논리회로)의 출력단자에 커패시터(CF)의 접지측단자를 접속하고 제어신호(제 4 제어신호)를 위한 입력단자로서 이 정논리회로의 입력단자를 사용해야 한다. 둘을 비교하면, 제 3 발명의 회로는 하나의 스테리지의 NOT 회로에 의해서 회로크기가 더 소형화될 수 있다.
그리고, 제 3 발명의 회로는 바이어스전류가 제 4 스위치회로에서 흐르도록 하는 기능을 제 5 스위치회로가 갖도록 한다. 그러므로, 그 회로크기는 바이어스기능을 갖는 회로를 별도로 제공하는 경우와 비교하여 더 소형이 될 수 있다.
바이어스전류가 요구되는 이유는 다음과 같다.
오프후크 신호 및 다이얼펄스 발생회로를 IC 또는 소형으로 하기 위하여, 반도체장치의 스위치블록회로를 제조하는 것이 바람직하다. 그러나, 반도체장치는 한방향으로만 전류를 흐르게 한다. 이에 반해서, 직류전류를 커트하는 커패시터는 통신단말트랜스와 접속된다. 따라서, 교류신호만이 트랜스에서 흐른다. 그러면, 반도체장비로 구성된 제 4 스위치회로는 측정되지는 않았지만 트랜스를 통하여 흐르도록 교류신호의 일부를 통과시키지 않기 때문에 교류신호는 파형이 왜곡된다. 이것을 회피하기 위하여, 교류신호의 최대진폭보다 큰 바이어스직류전류가 제 4 스위치회로에서 미리 흐르게 할 수 있다. 바이어스전류는 이런 목적을 위한 것이다.
본 발명의 전술한, 그리고 다른 목적, 특징 및 이점은 첨부도면과 관련시켜 취해진 하기의 설명으로부터 더 잘 이해될 것이다.
도 1 은 본 발명의 제 1 실시예에 따른 오프후크 신호 및 다이얼펄스 발생회로 기본구조의 설명도 ;
도 2a 내지 2d는 본 발명의 구동방법을 설명하는 타이밍챠트 ;
도 3 은 본 발명에 따른 오프후크 신호 및 다이얼펄스 발생회로에서 사용되는 다이얼펄스회로의 제 1 예를 도시하는 도면 ;
도 4 는 상기 다이얼펄스회로의 제 1 예에 속하는 제 1 상세회로를 도시하는 도면 ;
도 5 는 상기 다이얼펄스회로의 제 1 예에 속하는 제 2 상세회로를 도시하는 도면 ;
도 6 은 상기 다이얼펄스회로의 제 2 예에 속하는 제 1 회로를 도시하는 도면 ;
도 7 은 상기 다이얼펄스회로의 제 2 예에 속하는 제 2 회로를 도시하는 도면 ;
도 8 은 상기 다이얼펄스회로의 제 2 예의 제 1 회로예에 속하는 제 1 상세회로를 도시하는 도면 ;
도 9 는 상기 다이얼펄스회로의 제 2 예의 제 1 회로예에 속하는 제 2 상세회로를 도시하는 도면 ;
도 10 은 상기 다이얼펄스회로의 제 2 예의 제 1 회로예에 속하는 제 3 상세회로를 도시하는 도면 ;
도 11 은 상기 다이얼펄스회로의 제 2 예의 제 1 회로예에 속하는 제 4 상세회로를 도시하는 도면 ;
도 12 는 상기 다이얼펄스회로의 제 2 예의 제 2 회로예에 속하는 제 1 상세회로를 도시하는 도면 ;
도 13 은 상기 다이얼펄스회로의 제 2 예의 제 2 회로예에 속하는 제 2 상세회로를 도시하는 도면 ;
도 14 는 상기 다이얼펄스회로의 제 3 예를 도시하는 도면 ;
도 15는 상기 다이얼펄스회로의 제 3 예에 속하는 제 1 상세회로를 도시하는 도면 ;
도 16 은 상기 다이얼펄스회로의 제 3 예에 속하는 제 2 상세회로를 도시하는 도면 ;
도 17a 내지 17b는 상기 다이얼펄스회로의 제 4 예를 도시하는 도면 ;
도 18a 내지 18b는 상기 다이얼펄스회로의 제 5 예를 도시하는 도면 ;
도 19a 내지 19b는 상기 다이얼펄스회로의 제 6 예를 도시하는 도면 ;
도 20 은 상기 다이얼펄스회로의 제 7 예에 속하는 제 1 회로예를 도시하는 도면 ;
도 21 은 상기 다이얼펄스회로의 제 7 예에 속하는 제 2 회로예를 도시하는 도면 ;
도 22는 상기 다이얼펄스회로의 제 8 예에 속하는 제 1 회로예를 도시하는 도면 ;
도 23 은 상기 다이얼펄스회로의 제 8 예에 속하는 제 2 회로예를 도시하는 도면 ;
도 24 는 스위치블록회로의 제 1 예에 속하는 제 1 회로예를 도시하는 도면 ;
도 25 는 스위치블록회로의 제 1 예에 속하는 제 2 회로예를 도시하는 도면 ;
도 26 은 상기 제 1 예의 스위치블록회로의 제 1 회로예에 속하는 제 1 구체예를 도시하는 블록다이어그램 ;
도 27 은 상기 제 1 예의 스위치블록회로의 제 1 회로예에 속하는 제 1 상세회로예를 도시하는 도면 ;
도 28 은 상기 제 1 예의 스위치블록회로의 제 2 회로예에 속하는 제 1 구체예를 도시하는 블록다이어그램 ;
도 29 는 상기 제 1 예의 스위치블록회로의 제 2 회로예에 속하는 제 1 상세회로예를 도시하는 도면 ;
도 30 은 상기 제 1 예의 스위치블록회로의 제 1 회로예에 속하는 제 2 구체예를 도시하는 블록다이어그램 ;
도 31 은 상기 제 1 예의 스위치블록회로의 제 1 회로예에 속하는 제 2 상세회로예를 도시하는 도면 ;
도 32 는 상기 제 1 예의 스위치블록회로의 제 2 회로예에 속하는 제 2 구체예를 도시하는 블록다이어그램;
도 33 은 상기 제 1 예의 스위치블록회로의 제 2 회로예에 속하는 제 2 상세회로예를 도시하는 도면 ;
도 34 는 상기 제 1 예의 스위치블록회로의 제 1 회로예에 속하는 제 3 구체예를 도시하는 블록다이어그램 ;
도 35 는 상기 제 1 예의 스위치블록회로의 제 1 회로예에 속하는 제 3 상세회로예를 도시하는 도면 ;
도 36 은 상기 제 1 예의 스위치블록회로의 제 1 회로예에 속하는 제 4 구체예를 도시하는 블록다이어그램 ;
도 37 은 상기 제 1 예의 스위치블록회로의 제 1 회로예에 속하는 제 4 상세회로예를 도시하는 도면 ;
도 38 은 다이얼펄스회로의 전압/전류변환회로의 제 2 회로예를 도시하는 도면 ;
도 39 는 상기 제 1 예의 스위치블록회로의 제 1 회로예에 속하는 제 5 상세회로예를 도시하는 도면 ;
도 40 은 스위치블록회로의 제 2 예에 속하는 상세회로예를 도시하는 도면 ;
도 41 은 밀러커패시터를 사용하는 커패시터-레지스터회로를 도시하는 도면 ;
도 42 는 상기 스위치블록회로의 제 4 예에 속하는 제 1 회로예를 도시하는 도면 ;
도 43 은 제 4 예의 스위치블록회로에 속하는 제 2 회로예를 도시하는 도면 ;
도 44 는 본 발명의 제 2 실시예에 따른 오프후크 신호 및 다이얼펄스 발생회로의 기본구조의 설명도 ;
도 45 는 상기 제 2 실시예의 다이얼펄스회로의 제 1 회로예를 도시하는 도면 ;
도 46a 및 46b는 각각 상기 제 2 실시예의 다이얼펄스회로의 제 1 회로예에 속하는 상세회로예를 도시하는 도면 ;
도 47 은 상기 제 2 실시예의 다이얼펄스회로의 제 1 회로예에 속하는 상세회로예를 도시하는 도면 ;
도 48a 및 48b는 각각 상기 제 2 실시예의 다이얼펄스회로의 제 1 회로예에 속하는 상세회로예를 도시하는 도면 ;
도 49 은 상기 제 2 실시예의 다이얼펄스회로에 속하는 제 2 회로예를 도시하는 도면 ;
도 50a 및 50b는 각각 상기 제 2 실시예의 다이얼펄스회로의 제 2 회로예에 속하는 상세회로예를 도시하는 도면 ;
도 51 은 상기 제 2 실시예의 다이얼펄스회로에 속하는 제 3 회로예를 도시하는 도면 ;
도 52a 및 도 52b는 각각 상기 제 2 실시예의 다이얼펄스회로의 제 3 회로예에 속하는 상세회로예를 도시하는 도면 ;
도 53 은 종래기술의 설명도 ;
도 54 는 제 3 발명의 오프후크 신호 및 다이얼펄스 발생회로의 설명도 ;
도 55 는 상기 제 3 발명의 다이얼펄스회로의 제 1 예를 도시하는 도면 ;
도 56 은 상기 제 3 발명의 다이얼펄스회로의 제 2 예를 도시하는 도면 ;
도 57 은 상기 제 3 발명의 다이얼펄스회로의 제 3 예를 도시하는 도면 ;
도 58 은 상기 제 3 발명의 다이얼펄스회로의 제 4 예를 도시하는 도면 ;
도 59 는 상기 제 3 발명의 다이얼펄스회로의 제 5 예를 도시하는 도면 ;
도 60 은 NOT 회로의 설명도 ;
도 61 은 상기 제 3 발명의 스위치블록회로의 예를 도시하는 도면 ;
도 62 는 상기 제 3 발명의 스위치블록회로의 회로예를 도시하는 도면 ;
도 63a 및 63b는 상기 제 3 발명의 다른예의 설명도 ;
도 64a 및 64b는 상기 제 3 발명의 다른예의 설명도 ;
도 65a 및 65b는 상기 제 3 발명의 다른예의 설명도 ;
도 66 은 상기 제 3 발명의 다른예의 설명도 ;
도 67 은 상기 제 3 발명의 제 1 상세회로다이어그램 ; 및
도 68 은 상기 제 3 발명의 제 2 상세회로다이어그램.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 전화회선
20 : 제 1 실시예에 따른 오프후크 신호 및 다이얼펄스 발생회로
21 : 전파정류회로23 : 다이얼펄스회로
23A : 임피던스회로23B : 제 1 스위치회로
25 : 스위치블록회로25a : 제 2 스위치회로
25b : 제 3 스위치회로L : 통신단말트랜스
S1 : 제 1 제어신호S2 : 제 2 제어신호
S3 : 제 3 제어신호S4 : 제 4 제어신호
오프후크 신호 및 다이얼펄스회로 및 본 발명의 회로의 구동방법은 도면을 참고로하여 하기에 설명된다. 설명에 사용된 도면은 본 발명을 이해시킬 정도로 대략적으로만 도시된다. 약간의 중복된 설명은 각각의 도면에서 서로에 상응하는 구성부재에 동일한 부재번호를 부여함으로써 생략된다.
1. 제 1 실시예
1-1. 기본구조의 설명 및 그 동작의 설명
도 1 은 본 발명의 제 1 실시예에 따른 오프후크 신호 및 다이얼펄스 발생회로(20) (이하, 제 1 실시예의 신호발생회로(20)로서 언급됨)의 기본구조를 도시하는 블록다이어그램이다. 도 1 은 또한 전화회선(11), 통신단말트랜스(L) 및 회로(20)를 제어하는 제어회로(50)를 함께 도시한다. 전화기에 설치된 회로(20)로 인하여 제어회로(50)는 예를 들어, 전화기내에 설치될 것이다. 논링잉 통신단말유니트에 설치된 회로(20)로 인하여 제어회로(50)는 예를 들어, 상기 유니트내에 설치될 것이다.
도 1 에서, S1은 제 1 제어신호를 나타내고, 그리고 S2는 제 2 제어신호를 나타낸다. 제 1 제어신호(S1)는 오프후크 신호 또는 다이얼펄스를 형성하는데 적당한 형태로 발생된다. 이에 반해서, 제 2 제어신호(S2)는 다이얼펄스가 발생될 때 그런 시간에 통신단말트랜스(L)를 보호하기 위하여 발생된다. 이들 제 1 및 제 2 제어신호는 예를 들어, 사람이 전화기를 작동시킬 때, 다시 말해서 사람이 송수화기를 들거나 또는 전화번호를 입력할 때 제어회로(50)에 의해서 발생된다. 그리고, 전화회선에 접속된 논링잉 통신단말유니트(예시 안됨)를 사용하는 경우에 이들 제 1 및 제 2 제어신호는 이 통신단말유니트에 제공된 제어기(50)에 의해서 발생된다.
제 1 실시예의 신호발생회로(20)에는 전파정류회로(21), 다이얼펄스회로(23) 및 스위치블록회로(25)가 구비되어 있다.
전파정류회로(21)는 전화회선(11)의 회선전압을 전파로 정류하고 뒤의 스테이지들의 각각의 회로에 동일한 극성의 전압을 항상 공급한다. 이것은 일반적으로 알려진 회로로 구성될 수 있다.
다이얼펄스회로(23)는 전파정류회로(21)의 출력단자들사이에 접속되고, 그리고 임피던스회로(23A) 및 제 1 제어신호(S1)에 의해서 턴온/오프된 제 1 스위치회로(23B)로 이루어진다.
임피던스회로(23A)는 제 2 제어신호(S2)로 동기된 제 4 제어신호(S4)가 오프인 경우에 인덕턴스성분을 가지는 상태로 동작하고, 그리고 제 4 제어신호(S4)가 온인 경우에 인덕턴스를 가지지 않는 상태로 동작한다. 게다가, 임피던스회로(23A)는 임피던스회로(23A)를 통하여 흐르는 전류가 제 1 스위치회로(23B)에 의해서 턴온/오프되는 회로이다. 이 임피던스회로(23A)의 구체적인 회로구성은 하기에 설명된다. 제 4 제어신호(S4)는 제 2 제어신호(S2)를 다이얼펄스회로(23)에 적합한 레벨의 신호로 변환함으로써 획득된 신호이다. 제 4 제어신호(S4)가 이 실시예에서 스위치블록회로(25)에 의해서 발생된다는 가정하에서 (하기에 상세하게 설명됨) 이 신호(S4)는 통신단말유니트의 제어회로(50)와 같은 다른 수단에 의해서 발생된다.
스위치블록회로(25)는 전파정류회로(21)의 출력측과 병렬로 접속되고, 그리고 제 2 스위치회로(25a) 및 제 3 스위치회로(25b)로 구성된 직류회로로 이루어진다. 통신단말트랜스(L)는 제 2 스위치회로(25a)와 제 3 스위치회로(25b)의 접점과 전파정류회로(21)의 출력측의 한쪽단부(도 1에서 음극)사이에 접속된다. 게다가, 제 2 스위치회로(25a)는 제 1 제어신호(S1)로 동기된 제 3 제어신호(S3)에 반응하여 온/오프동작을 실행하는 회로이다. 제 2 제어신호(S2)가 온인 경우에, 그러나 이 스위치회로(25a)는 우선적으로 오프상태로 되도록 동작한다 (이 동작은 하기에 상세하게 설명된다). 제 3 스위치회로(25b)는 제 2 제어신호(S2)에 반응하여 온/오프동작을 실행하는 회로이다. 스위치블록회로(25)의 구체적인 회로구성은 하기에 상세하게 설명된다. 상기 제 3 제어신호(S3)는 제 1 제어신호(S1)를 스위치블록회로(25)에 적합한 레벨의 신호로 변환함으로써 획득된 신호이다. 제 3 제어신호(S3)가 이 실시예에서 다이얼펄스회로(23)에 의해서 발생된다는 가정하에서 (하기에 상세하게 설명됨) 이 신호(S3)는 제어회로(50)와 같은 다른 수단에 의해서 발생된다.
이 제 1 실시예의 신호발생회로(20)는 다음 방식으로 구동됨으로써 전화회선을 사용하여 통신을 가능하게 한다. 이것은 도 1 및 2 를 참고로하여 설명된다. 여기서, 도 2 는 제 1 실시예의 신호발생회로(20)를 구동할 때의 제 1 및 제 2 제어신호(S1, S2)의 타이밍챠트이다.
신호발생회로(20)가 통신을 대기하고 있는 상태에서 제어회로(50)에서의 제 1 제어신호(S1)와 제 2 제어신호(S2) 모두는 오프상태로 된다 (도 2(a)). 따라서, 제 1 스위치회로(23B), 제 2 스위치회로(25a) 및 제 3 스위치회로(25b) 모두가 오프상태로 되기 때문에 다이얼펄스회로(23)의 전류는 오프되고, 트랜스의 입력측과 회선은 서로 단절되고, 그리고 트랜스입력단자는 그들사이에서 개방된다.
오퍼레이터가 오프후크동작을 실행하기 위하여 송수화기를 들을 때 (또는, 노링잉 통신단말유니트가 회선접속요구동작을 실행할 때) 이 동작에 반응하여 제어회로(50)는 먼저 제 2 제어신호(S2)를 스위치블록회로(25)로 턴온시킨다 (도 2(b)의 S2의 t1참조). 그후, 제 3 스위치회로(25b)는 S2의 온/오프동작에 반응하여 턴온/오프되는 회로이기 때문에 제 3 스위치회로(25b)는 턴온된다. 이에 반해서, 제 2 스위치회로(25b)는 오프상태로 (다시 말하면, 실제로) 유지된다. 따라서, 트랜스의 입력단자들은 서로 단락되고, 그리고 트랜스의 입력단자들과 회선간의 단절상태는 실제로 유지된다. 그리고 제 4 제어신호(S4)는 또한 제 2 제어신호(S2)가 턴온되는 것에 반응하여 턴온되기 때문에 다이얼펄스회로(23)의 임피던스회로(23A)는 인덕턴스를 갖지 않는 상태로 동작된다.
일정시간(T1)에 상기 언급된 동작이 종료된 후, 다시 말해서 제 2 제어신호(S2)가 턴온된 후 제어회로(50)는 제 1 제어신호(S1)를 다이얼펄스회로(23)로 턴오프시킨다 (도 2(b)의 S1의 t2 참조). 이에 따라, 제 1 스위치회로(23B)는 온상태로 되기 때문에 전류는 다이얼펄스회로(23)를 통하여 흐른다. 여기서, 트랜스의 입력단자들간의 단락상태는 실제로 유지되고, 트랜스의 입력단자들과 회선간의 단절상태도 또한 실제로 유지되고, 그리고 전류는 임피던스회로(23A)가 인덕턴스를 갖지 않는 상태로 다이얼펄스회로(23)를 통하여 흐른다.
일정시간(T2)에 상기 언급된 동작이 종료된 후, 다시 말해서 제 1 제어신호(S1)가 턴온된 후 제어회로(50)는 제 2 제어신호(S2)를 오프상태로 스위치블록회로(25)로 복귀시킨다 (도 2(b)의 S2의 t3 참조). 이에 따라, 제 4 제어신호(S4)는 오프상태로 복귀하기 때문에 다이얼펄스회로(23)의 임피던스회로(23A)는 임피던스회로(23A)가 인덕턴스성분을 갖는 상태로 된다. 다시 말해서, 임피던스회로(23A)는 교류신호에 특징적인 고임피던스를 갖도록 동작하는 회로가 된다. 그리고, 제 2 제어신호(S2)가 오프상태로 복귀되는 것에 반응하여, (a) : 제 1 제어신호(S1)의 온상태는 다시 유효하게 되기 때문에 제 2 스위치회로(25a)는 온상태로 되고, 그리고 (b) : 제 3 스위치회로(25b)가 오프상태로 되기 때문에 트랜스입력측과 회선을 서로 접속되고, 그리고 트랜스입력단자들은 서로 단절되어서 오프후크상태가 형성된다.
회로(20)는 제어회로(50)로부터 제 1 제어신호(S1)를 다이얼펄스회로(23)만으로 보냄으로써 또한 대기상태로부터 오프후크상태로 된다. 그러나, 이 방법에서는 잠깐동안이지만 대기시간에 회선전압 (전화국측에서 전력공급시스템의 개방전압)이 트랜스의 입력단자들에 가해지고 서지전압은 트랜스의 출력단자들에서 발생한다, 상술한 바와 같이 3가지 단계들을 거듭하므로써 트랜스의 입력단자들과 회선은 회선전압이 다이얼펄스회로(23)를 통하여 미리 전류를 흐르게 함으로써 저하되는 상태로 (도 2(b)에서 t2 참조) 서로 접속되고 (도 2(b)에서 t3 참조), 그리고 그 정도로 서지전압이 감소될 수 있다.
게다가, 오퍼레이터가 다이얼링동작을 실행할 때 제어회로(50)는 먼저 제 2 제어신호(S2)를 제 2 스위치블록회로(25)로 턴온시킨다 (도 2c에서 S2의 t4 참조). 따라서, 트랜스의 입력단자들은 서로 단락되고, 트랜스의 입력단자들과 회선은 서로 단절되고, 또한 다이얼펄스회로(23)의 임피던스회로(23A)는 인덕턴스를 갖지 않을 때 동작하는 상태로 된다.
이어서, 다이얼펄스번호에 따라 턴오프/온된 제 1 제어신호(S1)는 다이얼펄스회로로 보내지고 (도 2c의 S1의 t5 참조), 그리고 최종적으로 제 1 제어신호는 온상태로 된다 (도 2c의 S1의 t6 참조). 다이얼펄스는 회선전류가 제 1 제어신호의 오프/온동작을 통하여 다이얼펄스의 수에 따라 턴오프/온됨으로써 발생된다. 이들 다이얼펄스는 무인덕턴스의 동작상태로 임피던스회로를 통하여 전화국측에 절단된다. 그러므로, 다이얼펄스는 파형 등으로 왜곡되는 것이 보호된다.
상기 언급된 동작이 종료될 때 제어회로(50)는 제 2 제어신호(S2)를 오프상태로 스위치블록회로(25)로 복귀시킨다 (도 2c의 S2의 t7참조). 이에 따라, 다이얼펄스회로의 전류는 온으로 유지되나, 그러나 다이얼펄스회로(23)는 교류신호에 대한 고임피던스를 갖도록 다시 구성되고, 트랜스의 입력단자들과 회선은 서로 접속되고, 그리고 또한 트랜스의 입력단자들간의 단락상태는 소거되기 때문에 신호발생회로(20)는 오프후크상태로 복귀되고 말하기에 적합한 상태로 된다. 전화통화는 요구에 따라 실행된다.
오퍼레이터가 전화통화가 끝난후 온후크동작을 실행할 때 제어회로(50)는 다시 스위치블록회로(25)로 제 2 제어신호(S2)를 턴온시킨다 (도 2d의 S2의 t8 참조). 이에 따라, 트랜스의 입력단자들은 서로 단락되고, 트랜스의 입력단자들과 회선은 서로 단절된다. 다이얼펄스회로(23)의 임피던스회로(23A)는 임피던스회로(23A)가 전류를 온으로 유지한 채로 무인덕턴스로 동작하는 회로상태로 있다. 이어서, 제어회로(50)는 제어신호(S1)를 턴오프하고 (도 2d의 S1의 t9 참조), 다이얼펄스회로(23)를 통하여 흐르는 전류를 턴오프한다. 이에 따라, 제어회로(50)는 제 2 제어신호(S2)를 또한 오프상태로 복귀시킨다 (도 2d의 S2의 t10 참조). 따라서, 신호발생회로(20)는 대기상태로 복귀한다.
신호발생회로는 전화통화가 끝난후 즉시 제어신호(S1)를 바로 턴오프함으로써 대기상태로 복귀될 수 있지만 서지전압은 도 2d를 참조로 하여 설명된 3가지 단계를 통하여 거듭됨으로써 대기상태로 회로를 복귀시킴으로써 보다 더 작아질 수 있다. 다시 말해서, 도 2d의 시간 t8 내지 t9에서의 동작으로 인하여 회선과 통신트랜스는 먼저 회선전압이 낮아지는 상태로 서로 단절되고 (도 2d의 시간 t8 참조), 개방회선전압이 통신트랜스에 가해지는 것을 회피할 수 있기 때문에 서지전압은 작아질 수 있다.
본 발명의 오프후크 신호 및 다이얼펄스 발생회로에 따르면 다음의 효과가 획득된다.
(1) 통신트랜스의 교류동작을 보장하기 위하여 바이어스전류와 등가인 전류만이 (이 값의 전류는 다이얼펄스가 보내질 때 턴오프/온된다) 스위치블록회로를 통하여 흐르는 한편, 다이얼펄스전류 및 오프후크신호전류의 주된 부분은 다이얼펄스회로를 통하여 흐른다. 그러므로, 큰 전류를 흐르게 하는 소전력장치는 스위치블록회로에는 필요하지 않으나 다이얼펄스회로에만 필요하기 때문에 하나의 소전력장치로 충분하다.
(2) 도 2를 참조로 하여 설명된 이러한 구동방법이 채택될 수 있기 때문에 서지전압은 감소될 수 있다.
1-2. 다이얼펄스회로의 구체예의 설명
이어서 다이얼펄스회로(23)의 구체예 및 동작, 그리고 다이얼펄스회로(23)의 상세회로예는 각각 설명된다.
1-2-1. 다이얼펄스회로의 제 1 예
도 3은 다이얼펄스회로의 제 1예를 도시한다. 도 3 은 접지단자로서 전파정류회로의 출력측의 음성단자 (도면에서 -로 표시되고, 그리고 - 전원단자로서 하기에 언급됨)를 사용하고, 그리고 회선입력단자로서 전파정류회로의 출력측의 정단자 (도면에서 + 로 표시되고, 그리고 + 전원단자로서 하기에 언급됨)를 사용하여 동작하는 회로예를 도시한다. 회로는 다이얼펄스회로에서 사용된 다이오드의 극성, 전류방향 등의 필요한 변화를 실행함으로써 접지단자로서 + 전원단자를 사용하여, 그리고 회선입력단자로서 - 전원단자를 사용하여 동작할 수 있다.
다이얼펄스회로(23)의 제 1 예는 필터회로(23a), 제 1 제어신호(S1)에 반응하여 회선입력단자와 필터회로(23a)의 입력단자사이에서 온/오프제어를 실행하는 제 1 스위치회로(23B), 공통단자(COM)를 접지단자 ( - 전원단자)에 접속하고, 그 입력단자를 필터회로(23a)의 출력단자에 접속하고, 그 출력단자를 회선입력단자 ( + 전원단자)에 접속하고, 그리고 입력전압에 따른 전류를 출력하는 전압/전류변환회로(23c) 및 공통단자를 - 전원단자에 접속하고 전압/전류변환회로(23c)의 내부로부터 전압/전류변환회로(23c)의 입력측으로 부귀환을 가하고, 그리고 일정값 또는 그 이하로 전압/전류변환회로(23c)의 출력전류를 유지하도록 동작하는 부귀환회로, 또는 전압/전류변환회로(23c)의 출력전류를 일정값 또는 그 이하로 제한하고, 그리고 일정값 또는 그 이하로 전압/전류변환회로(23c)의 출력전류를 유지하도록 동작하는 전압클램핑회로 (이하, 부귀환회로 또는 전압클램핑회로(23d)로서 언급됨)로 구성된다. 임피던스회로(23A)는 이들 회로중에서 필터회로(23a), 전압/전류변환회로(23c) (레지스터(R3)를 포함) 및 부귀환회로 또는 전압클램핑회로(23d)로 구성된다. 전압/전류변환회로(23b)는 입력전압에 따른 전류를 출력하고, 게다가 스위치블록회로(25)를 제어하는 제 3 제어신호(S3)를 출력한다 (도 4 또는 도 38을 참고로하여 상세하게 설명됨).
게다가, 필터회로(23a)는 정논리회로(23aa), 정전류 또는 대저항회로(23ab), 정전류회로(23ac), 레지스터(R6), 커패시터(CF) 및 다이오드(D1)가 구비된다.
정논리회로(23aa)는 다이얼펄스회로의 접지단자에 접속된 COM 단자, 필터회로(23a)의 입력단자에 접속된 전원단자, 예시되지 않은 스위치블록회로(25)로부터 제어신호 ( 본 발명에서 언급된 제 4 제어신호(S4)를 수신하는 입력단자 및 개방컬렉터출력단자)가 구비된다. 그리고 정논리회로(23aa)에서 전원단자와 접지간의 임피던스는 정정류특성 또는 고저항특성을 갖는다. 정전류 또는 대저항회로(23ab)는 필터회로(23a)의 입력단자와 정논리회로(23aa)의 출력단자사이에 접속되고, 그리고 정논리회로(23aa)에 부하로서 동작한다. 정전류회로(23ac)는 필터회로(23a)의 입력단자에 접속된 전류입력단자를 갖는다. 레지스터(R6)는 필터회로(23a)의 출력단자와 정전류회로(23ac)의 전류출력단자사이에 접속된다. 커패시터(CF)는 필터회로(23a)의 출력단자와 정논리회로(23aa)의 출력단자이다. 다이오드(D1)는 필터회로(23a)의 출력단자에 접속된 음극과 정논리회로(23aa)의 출력단자에 접속된 양극을 갖는다.
상기 언급된 성분회로(23a, 23aa 내지 23ac, 23b, 23c 및 23d)의 상세회로 구성은 하기에 설명되고, 그리고 제 1 예의 다이얼펄스회로는 다음방식으로 동작한다.
전화국측으로 단자측으로 공급되는 전력으로서 직류전류 및 전화국측과 단자측을 서로 접속하는 송신신호 또는 수신신호로서 교류전류는 회선에 서로 겹쳐져 있는 것처럼 존재한다.
그러므로, 제 1 스위치회로(23B)의 온/오프동작은 공급된 전력과 필터회로(23a)를 위한 교류신호 모두를 턴온/오프한다.
부귀환회로 또는 전압클램핑회로(23d)는 특정값 이상인 전류가 전압/전류변환회로(23c)의 출력측을 통하여 흐르는 경우에만 제한동작을 실행한다.
제어회로(50)로부터의 제 1 제어신호(S1)가 오프상태 (입력이 0이다)로인 경우에 제 1 스위치회로(23B)는 오프상태로 된다. 이때, 전원전압과 신호 모두가 필터회로(23a)에 공급되지 않기 때문에 출력은 0의 전압이 된다. 이에 따라, 전압/전류변환회로(23c)는 또한 0의 입력전압에 상응하는 0의 출력전류를 출력한다. 이에 따라, 전류는 다이얼펄스회로(23) 전체에 흐르지 않는다 (대기상태로).
이어서, 제 1 제어신호(S1)가 온상태 (입력이 1 이다)로 되고 제 1 스위치회로(23B)가 턴온될 때 필터회로(23a)는 다음에서 설명된다.
전력전압 및 이것에 공급된 신호를 모두를 갖는 필터회로(23a)는 고유동작을 개시한다. 필터회로(23a)의 정전류 또는 대저항회로(23ab)는 일정값의 직류전류는 정논리회로(23aa)를 통하여 흐르게 하고, 그리고 교류신호에 대한 고임피던스인 부하저항으로서 동작한다. 공급된 전력을 갖는 정논리회로(23aa)는 또한 동작상태로 된다.
스위치블록회로(25)로부터의 제 4 제어신호(S4)가 오프상태 (입력이 0이다)로인 경우 정논리회로(23aa)의 출력이 저논리레벨 L로 되기 때문에 커패시터(CF)와 다이오드(D1)의 양극의 접점은 접지와 단락된다. 이때, 역바이어스전압이 다이오드(D1)로 가해지기 때문에 다이오드(D1)는 개방상태로 동일하게 된다. 따라서, 필터회로(23a)는 커패시터(CF) 및 정전류회로(23ac)와 레지스터(R6)의 직렬회로로 구성된 저역필터가 된다.
이에 반해서, 제 4 제어신호(S4)가 온상태 (입력이 1이다)로인 경우에 정논리회로(23aa)의 출력이 고논리레벨 H로 되기 때문에 커패시터(CF)와 다이오드(D1)의 양극간의 접점은 접지로부터 단절된다. 그러면, 정전류 또는 대저항회로(23ab)를 통하여 흐르는 전류가 필터의 출력단자로 다이오드(D1)를 통하여 흐르기 때문에 커패시터(CF)의 단자는 다이오드(D1)의 순방향바이어스 임피던스에 의해서 서로 단락된다.
이에 따라, 정전류회로(23ac)와 레지스터(R6)의 직렬회로 및 정전류회로 또는 대저항회로(23ab)와 다이오드(D1)의 직렬회로는 필터회로(23a)의 입력단자와 출력단자사이에 병렬로 접속되어 있기 때문에 이 필터회로(23a)는 광대역특성을 가지게 된다.
필터회로(23a)가 2가지 특성 (저역특성 및 광대역특성)을 가진다는 가정하에서 다이얼펄스회로로서 그 동작이 설명된다.
제 4 제어신호(S4)가 오프 (입력은 0이다) 이고, 필터회로(23a)는 저역필터특성을 가지고, 제 1 제어신호(S1)는 온 (입력이 1이다)이고, 그리고 제 1 스위치회로(23B)는 온인 경우가 설명된다.
직류바이어스전압은 정전류회로(23ac)와 레지스터(R6)를 통하여 전압/전류변환회로(23c)의 입력점으로 공급된다. 이때, 회선전압이 충분히 높다면 정전류회로(23ac)에 의해서 제한된 정전류는 전압/전류변환(23c)의 입력점으로 흐른다. 이에 반응하여, 전압/전류회로(23c)는 큰 출력전류(Io)를 흐르게 한다. 그러면, 부귀환회로 또는 전압클램핑회로(23d)는 일정값 (오프후크신호전류)으로 전압/전류변환회로(23c)의 출력전류(Io)를 유지하도록 동작한다. 회선전압이 이 상태로 약간 변화되는 (교류신호와 중첩되는) 경우에 회선전류는 상기 부귀환 또는 전압클램핑동작으로 인하여 전환되지 않고, 그리고 다이얼펄스회로(23) 또는 임피던스회로(23A)는 중첩된 교류신호에 대한 고임피던스를 갖는다.
이 상태로 회선전압을 계속 낮출 때 정전류회로(23ac)의 단자들간의 전압이 머저 낮춰지고, 곧 전압은 정전류회로(23ac)가 정전류를 유지할 수 없는 포화동작범위로 되어서 정전류회로(23ac)의 전류값이 강하한다. 부귀환 또는 전압클램핑회로(23d)가 충분하게 동작하는 회선전압범위에서 회로동작은 회선전압이 낮춰지지 않은 경우보다 좀 더 왜곡된다. 그러나, 근본적으로 전압/전류변환회로(23c)의 출력전류(Io)는 동작에 의해서 일정한 값 (오프신호전류)으로 유지되고, 그리고 다이얼펄스회로(23) 또는 임피던스회로(23A)는 중첩교류신호에 대한 고임피던스를 유지할 수 있다.
회선전압을 한층 더 계속 낮출 때 전압은 부귀환 또는 전압클램핑회로(23d)가 동작할 수 없는 범위(차단범위)로 된다. 이 전압범위에서 다음의 현상이 발생한다.
(1) 정전류회로(23ac)는 단락상태로 있고, 그리고 회선상의 직류전압의 변화는 전압/전류변환회로(23c)에 대한 입력전압의 전압변화로서 직접 나타나고, 그리고 회선전류전압에 거의 비례한 직류변화는 다이얼펄스회로전류에서 생기고, 그리고 저직류저항은 오프후크신호발생중에 다이얼펄스회로단자들 사이에서 생긴다.
(2) 이에 반해서, 레지스터(R6)와 커패시터(CF)는 전화회선상의 교류전압에 대해 저역필터로서 역할하고, 전압/전류변환회로(23c)의 교류입력전압은 감쇠되고, 그리고 그 주파수가 더 커지면 전압/전류변환회로(23c)의 교류입력전압은 가해진 회선전압으로부터 90도로 상이 지연되고 레벨이 낮아지게 된다 (직류전류만이 흐르는 상태에서 의사인덕턴스가 나타나는 경우에). 따라서, 다이얼펄스회로(23) 또는 임피던스회로(23A)의 단자들간의 교류임피던스는 레지스터(R6), 커패시터(CF) 및 전압/전류변환회로(23c)로 구성된 의사인덕턴스로 구성된 임피던스, 그리고 정전류 또는 대저항회로(23ab) 및 정논리회로(23aa)의 전원을 포함함으로써 회득된 임피던스는 서로 병렬로 접속되고, 이에따라 큰 임피던스가 확보될 수 있다.
상기 설명으로부터 알 수 있는 바와 같이, 제 4 제어신호(S4)가 오프 (입력은 0이다)일 때 필터회로(23a)는 저역필터특성을 가지고, 그리고 제 1 제어신호(S1)가 온 (입력은 1이다)이고 제 1 스위치회로(23B)가 온일 때 다이얼펄스회로(23)는 직류전류가 온이고 단자들간의 교류임피던스가 큰 오프후크상태에 도달한다 (다이얼펄스회로(23)는 오프후크신호를 발생시킨다).
이어서, 제 4 제어신호(S4)가 온 (입력이 1이다)이고, 필터회로(23a)가 광대역특성을 가지고, 제 1 제어신호(S1)는 온 (입력이 1이다)이고, 그리고 제 1 스위치회로(23B)는 온인 경우가 설명된다.
이 경우에, 정전류회로(23ac)와 레지스터(R6)의 직렬회로 및 정전류 또는 대저항회로(23ab)와 다이오드(D1)의 직렬회로는 서로 병렬로 접속되고, 그리고 이들은 회선입력 ( + 전원단자) 단자와 전압/전류변환회로(23c)의 입력단자사이에 접속되어 있기 때문에 단일정전류회로로서 병렬접속 정전류회로를 고려하면 회선전압레벨에 상응하는 직류전류에 대한 설명은 상기 언급된 오프후크 신호발생의 경우와 거의 동일하므로 그 설명은 생략된다.
제어회로(50)로부터 제 1 제어신호(S1)에 의해서 제 1 스위치회로(23B)는 턴온/오프될 수 있고, 그리고 전체다이얼펄스회로의 전류는 스위치될 수 있다. 그러면, 제 4 제어신호(S4)가 온 (입력이 1 이다)일 때 커패시터(CF)는 다이오드(D1)에 의해서 단락되고, 그리고 스위칭동작을 방해하는 충전 및 방전이 발생하지 않고, 또한 신속한 스위칭동작이 실행될 수 있다. 따라서 클리어다이얼펄스가 발생될 수 있다.
제 4 제어신호(S4)와 제 1 제어신호(S1)를 함께 결합함으로써 이 제안의 다이얼펄스회로는 오프후크신호로서 직류전류를 흐르게 하는 것과 오프후크동작시에 교류신호에 대한 고임피던스를 갖고, 그리고 다이얼펄스를 발생시킬 때 신속하게 직류전류를 스위칭하는 것을 만족시킬 수 있고, 그리고 오프후크신호 및 다이얼펄스신호를 발생시킬 수 있다.
이어서, 도 3에 도시된 제 1 예의 다이얼펄스회로를 현실화한 상세회로에는 다음에 설명된다.
도 4는 제 1 예의 다이얼펄스회로의 제 1 상세회로예를 도시한다. 도 4에 도시된 제 1 회로예의 경우에 스위치회로(23B)는 컬렉터가 + 전원단자에 접속되고, 그리고 제 1 제어신호(S1)가 입력단자로 입력되는 포토커플러(PC), 컬렉터가 + 전원단자에 접속되고, 베이스가 포토커플러의 이미터에 접속되고, 그리고 이미터가 필터회로(23a)의 입력단자에 접속되는 트랜지스터(Q6) 및 한쪽단부가 트랜지스터(Q6)의 베이스에 접속되고, 그리고 다른쪽 단부가 필터회로(23a)의 입력단자에 접속되는 레지스터(R9)로 구성된다. 그리고 전압/전류변환회로(23c)는 서로 다알링톤접속된 트랜지스터(Q3, Q4 및 Q5)와 레지스터(R1 내지 R5)로 구성된다. 트랜지스터(Q3)의 베이스는 필터회로(23a)의 출력단자에 접속된다. 부귀환 또는 전압클램핑회로(23d)는 다이오드(D2 내지 D5)가 서로 직렬로 접속되는 (지너다이오드 (Dz)가 직렬 다이오드대신에 사용될 수 있다) 전압클램핑회로로 구성된다.
필터회로(23a)의 정논리회로(23aa)는 제 4 제어신호(S4)가 베이스에 입력되고, 그리고 이미터가 전원단자에 접속되는 트랜지스터(Q1), 베이스가 트랜지스터(Q1)의 컬렉터에 접속되고, 그리고 이미터가 전원단자에 접속되는 트랜지스터(Q2) 및 트랜지스터(Q1)의 컬렉터와 필터회로(23a)의 입력단자사이에 접속되는 레지스터(R8)로 구성된다. 다시 말해서, 정논리회로(23aa)는 2 스테이지의 NOT 회로로 구성된다. 정전류회로 또는 대저항회로(23ab)는 레지스터(R7)로 구성되고, 그리고 저역필터의 하나의 성분인 레지스터(R6)는 또한 정전류회로(23ac)로서 역할을 한다. 정전류회로(23ac)를 별개로 제공하는 경우에서 구체회로예로서, 도 12에서 도시된 예를 들어 트랜지스터(Q9 내지 Q12)로 구성된 정전류회로(23af) 및 레지스터(R7)가 언급될 수 있다.
도 4 에서 도시된 다이얼펄스회로에서 신호(S31 및 S32)는 각각 본 발명에서 언급된 제 3 제어신호(S3)에 등가이다 (다음의 다른 예의 다이얼펄스회로에서도 또한 동일하다). 신호(S31 및 S32)의 어느 것도 전압형태로 출력된 제 3 제어신호(S3)이다. 그리고 신호(S31 및 S32)는 서로 레벨이 다른 전압출력의 신호들이다. 이들 신호는 각각 스위치블록회로(25)(하기에 설명됨)의 회로타입에 따라 적당하게 사용된다.
도 5는 다이얼펄스회로의 제 1 예에 속하는 제 2 상세회로를 도시한다. 도 5에서 도시된 회로의 경우에 전압/전류변환회로(23c)는 서로 다알링톤접속된 트랜지스터(Q3, Q4 및 Q5), 레지스터(R1 내지 R5) 및 트랜지스터(Q4)의 이미터에 양극이 접속되고, 그리고 레지스터(R2)에 음극이 접속된 다이오드(D2)로 구성된다. 그리고, 부귀환 또는 전압클램핑회로(23d)는 트랜지스터(Q7)로 구성된 부귀환회로로 구성된다. 이들외에는, 이 다이얼펄스회로는 도 4에서 도시된 회로와 동일한 방식으로 구성된다.
1-2-2. 다이얼펄스회로의 제 2 예
도 6은 다이얼펄스회로의 제 2 예에 속하는 회로구성에 (제 1 회로예)를 도시한다. 다이얼펄스회로의 제 2 예는 제 1 예 (도3)와 필터회로(23a)의 구성이 다르다.
이 경우의 필터회로(23a)는 필터회로(23a)의 입력단자에 접속된 공통단자(COM)를 갖고, 그리고 입력단자, 제 1 전류출력단자 및 제 2 전류출력단자를 갖는 전류밀러회로(23ad), 스위치블록회로(25)로부터 제 4 제어신호(S4)를 수신하는 입력단자와 다이얼펄스회로의 접지에 접속된 접지단자를 갖고, 그리고 제 1 및 제 2 스테이지 NOT 회로에 부하로서 전류밀러회로(23ad)의 제 1 및 제 2 전류출력을 사용하는 2 스테이지의 NOT 회로로 구성된 정논리회로(23ae), 전류입력단자가 전류밀러회로(23ad)의 입력단자에 접속된 정전류회로(23af), 필터회로(23a)의 출력단자와 정전류회로(23af)의 전류출력단자사이에 접속된 레지스터(R6), 필터회로(23a)의 출력단자와 정논리회로(23ae)의 출력단자사이에 접속된 커패시터(CF) 및 필터회로(23a)의 출력단자에 음극이 접속되고 정논리회로(23ae)의 출력단자에 양극이 접속된 다이오드(D1)로 구성된다.
도 6에서 도시된 다이얼펄스회로의 제 2 예는 다음 방식으로 상기 언급된 제 1 예 (도 3)의 다이얼펄스회로의 구성을 전환시킴으로써 획득된 회로이다. 도 3에서 도시된 제 1 예의 다이얼펄스회로에서 필터회로(23a)의 정논리회로(23aa)는 제 1 스테이지부하로서 정전류회로를 사용하고, 그리고 2 스테이지의 NOT 회로로 구성된다. 정전류 또는 고저항회로(23ab)와 정전류회로(23ac)를 모두 고려하면 다이얼펄스회로의 제 1 예에서 전원을 턴온/오프하기 위한 3개의 정전류회로가 있다. 이들 3개의 정전류회로의 어느 하나의 회로부분이 기준정전류회로로서 전류밀러회로(23ad)의 입력단자에 접속되고 다른 2개의 회로부분은 전류밀러회로의 출력을 사용하는 회로구성은 3개의 정전류회로와 동일하다. 그러면, 도 6에서 도시된 예에 있어서, 도 6에서 도시된 제 2 예의 다이얼펄스회로는 정전류회로(23af) (도 3의 예의 정전류회로(23ac))가 기준정전류회로로서 전류밀러회로(23ad)의 입력측에 접속되고 다른 정전류회로가 전류밀러회로(23ad)의 출력을 사용함으로써 실현된 것으로 구성되었다.
도 7은 다이얼펄스회로의 제 2의 다른 회로구성에 (제 2 회로예)를 도시한다. 도 7 에서 도시된 회로는 정논리회로(23ae)의 제 1 스테이지부하로서 도 6에서 도시된 정전류회로(23af)를 사용하고, 기준전류로서 전류밀러회로(23ad)의 입력단자에 정논리회로(23ae)를 접속하고, 그리고 전류밀러회로(23ad)의 출력단자에 의해서 다른 정전류부분을 실현한 회로예이다. 게다가, 정논리회로(23ae)의 출력부하 (제 2 스테이지부하)로서 정전류회로(23af)를 사용하고, 기준정전류로서 전류밀러회로(23ad)의 입력단자에 정전류회로(23af)를 접속하고, 그리고 다른 정전류부분으로서 전류밀러회로(23ad)의 출력을 사용할 수 있다.
이 제 2 예의 다이얼펄스회로는 전류밀러회로를 사용함으로써 제 1 예의 다이얼펄스회로(도 3)보다 적은 수의 구성요소로 구성된다.
이들 제 2 예의 다이얼펄스회로는 이들이 제 1 예의 회로 (도 3)와 정전류부분이 단지 다르기 때문에 제 1 예의 회로와 동일한 방식으로 동작한다. 그러므로, 제 2 예의 다이얼펄스회로의 동작에 대한 설명은 생략된다.
이어서, 제 2 예의 다이얼펄스회로의 제 1 회로예의 상세회로 구성에는 각각 도 8 내지 도 11 에서 도시된다.
도 8 및 도 9에서 각각 도시된 제 1 및 제 2 상세회로는 전류밀러회로(23ad)가 트랜지스터(Q7 내지 Q9)로 구성되고, 그리고 R6이 고저항이고, 또한 정전류회로(23af)로서 작용하는 회로예이다. 이들외에는, 도 8에서 도시된 회로는 도 4와 동일한 방식으로 구성되고, 그리고 도 9에서 도시된 회로는 도 5와 동일한 방식으로 구성된다.
도 10 및 도 11에서 각각 도시된 제 3 및 제 4 상세회로는 전류밀러회로(23ad)가 트랜지스터(Q6, Q7 및 Q9)로 구성되고, 그리고 정전류회로(23af)가 레지스터(R7)와 레지스터(Q8 내지 Q10)로 구성된 회로예이다. 이들외에는, 도 10에서 도시된 회로는 기본적으로 도 4와 동일한 방식으로 구성되고, 그리고 도 11에서 도시된 회로는 도 5와 동일한 방식으로 구성된다.
도 7을 참고로 하여 설명된 제 2 예의 다이얼펄스회로의 제 2 회로예의 상세회로예는 각각 도 12 및 도 13에서 도시된다.
도 12 및 도 13에서 각각 도시된 제 1 및 제 2 상세회로는 전류밀러회로(23ad)가 트랜지스터(Q6 내지 Q8)로 구성되고, 그리고 정논리회로(23ae)의 제 1 스테이지부하로서 정전류회로(23af)는 레지스터(R7)와 트랜지스터(Q9 내지 Q12)로 구성된 회로예이다. 이들외에는, 도 12에서 도시된 회로는 기본적으로 도 4와 동일한 방식으로 구성되고, 그리고 도 13에서 도시된 회로는 도 5와 동일한 방식으로 구성된다.
도 10 내지 도 13의 각각의 회로에 있어서, 기준정전류회로(23af) (고저항이 실제로 대체될 수 있는)가 생략되지 않고 일체화될 수 있고 제 1 스위치회로(23b)를 통하여 흐르는 전류가 회선전압이 높아질 때조차 증가하지 않기 때문에 (정전류가 확보됨) 완충트랜지스터( 도 4, 5, 8 및 9에서 도시된 트랜지스터(Q6))는 필요하지 않고 제거될 수 있다.
1-2-3. 다이얼펄스회로의 제 3 예
도 14 는 다이얼펄스회로의 제 3 예를 도시한다. 이 다이얼펄스회로는 제 3 예의 개념이 적용되고, 그리고 접지단자로서 - 전원단자, 그리고 회선입력단자로서 + 전원단자를 사용하여 동작하는 회로예이다. 다이오드극성을 역전시킴으로써 이 다이오드펄스회로는 또한 접지단자로서 + 전원단자를 사용하여 동작된다.
제 2 예의 다이얼펄스회로에 있어서, 전류밀러회로(23ad)의 공통단자(COM)를 통하여 흐르는 전류는 턴온/오프된다. 그러나, 전류밀러회로는 또한 입력단자의 전류를 턴온/오프시킴으로써 출력단자로와 공통단자(COM)를 통하여 흐르는 전류의 온/오프제어를 실행하도록 동작될 수 있다. 그리고 그렇게 실행함으로써 전체전류는 보다 적은 전류를 턴온/오프함으로써 턴온/오프될 수 있고, 그리고 스위치시스템 (이 경우에 제 1 스위치회로(23B))은 크기기 보다 더 소형이 될 수 있다. 그러면, 제 3 예의 다이얼펄스회로에 있어서, 제 1 스위치회로(23B)는 회로시스템에서 전류밀러회로(23ad)의 입력단자에 접속된 임의의 위치에서, 그리고 입력단자에 입력된 전류가 턴온/오프될 수 있을 때 제공된다. 상세는 다음에 설명된다.
도 14에서 도시된 제 3 예의 다이얼펄스회로는 + 전원단자에 입력단자를 접속하는 필터회로(23a), 예시되지 않은 제어회로로부터 제 1 제어신호(S1)를 수신하고 필터회로(23a)에서 정논리회로(23ae)의 제 1 스테이지부하로서 필터회로(23a)에서의 전류밀러회로(23ad)의 입력과 정전류회로(23af) 사이에서 턴온/오프하는 제 1 스위치회로(23B), 상술된 전압/전류변환회로(23c) 및 상술된 부귀환회로 또는 전압클램핑회로(23d)로 구성된다. 도 14에서 도시된 회로예에 있어서, 제 1 스위치회로(23B)는 전류밀러회로(23ad)와 정전류회로(23af)사이에 제공되고, 다르게는 제 1 스위치회로(23B)는 정전류회로(23af)의 전류출력단자와 정논리회로(23ae)의 제 1 스테이지부하접속단자사이에 제공될 수도 있다 (도 16 참조). 그리고 제 3 예의 개념은 도 6에서 도시된 회로에 적용될 수도 있다. 다시 말해서, 제 1 스위치회로(23B)가 도 6에서의 필터회로의 + 전원단자와 입력단자사이에 제공되지만 필터회로(23a)의 + 전원단자와 입력단자는 서로 직접 접속될 수도 있고, 제 1 스위치회로(23B)는 전류밀러회로(23ad)와 정전류회로(23af) 사이에, 또는 정전류회로(23af)와 레지스터(R6) 사이에, 또는 레지스터(R6)와 필터회로(23a)의 출력단자사이에 제공될 수도 있다.
제 3 예의 다이얼펄스회로는 제 2 실시예의 다이얼펄스회로와 전류를 턴온/오프하기 위한 구동점이 다르지만 동작 자체는 제 2 회로예와 동일하다. 그러면, 이 동작에 대한 설명은 생략된다.
다이얼펄스회로의 제 3 예에 속하는 제 1 및 제 2 상세회로는 각각 도 15 및 16에 도시된다. 도 12의 회로예와 비교하여 도 15에서 도시된 회로예는 제 1 스위치회로(23b)로서 포토커플러(PC)의 위치를 전류밀러회로(23ad)와 정전류회로(23af) 사이의 위치로 전환시켰고, 그리고 전류밀러회로(23ad)의 공통단자를 + 전원단자와 접속시키도록 전환시켰다. 도 13에서 도시된 회로예와 비교하여, 도 16에서 도시된 회로예는 제 1 스위치회로(23b)로서 포토커플러(PC)의 위치를 정전류회로(23af)와 정논리회로(23ae)의 트랜지스터(Q1) 사이의 위치로 전환시켰고, 그리고 전류밀러회로(23ad)의 공통단자를 + 전원단자와 접속시키도록 전환시켰다.
제 3 예에 속하는 다이얼펄스회로에 따르면, 제 1 스위치회로(23b)는 제 2 예의 회로예보다 적은 동작전류로 실행하기 때문에 제 1 스위치회로(23b)는 그 정도로 더 작아질 수 있다.
1-2-4. 다이얼펄스회로의 제 4 예
상기 언급된 제 1 내지 제 3 예에 대한 설명으로부터 알 수 있는 바와 같이, 제 1 예의 다이얼펄스회로(23)는 내장된 필터회로(23a)에서의 커패시터(CF)의 접지측을 접지에 접속시키거나 또는 중성상태로 함으로써 필터회로(23a)의 특성을 변화시킬 수 있는 회로이다.
다시 말해서, 이 다이얼펄스회로(23)는 커패시터(CF)의 접지측단자를 접지에 접속함으로써 필터회로(23a)를 유동상태로 하거나 또는 접지측단자를 중성상태로 함으로써 필터회로(23a)를 무인덕턴스상태로 할 수 있다.
게다가, 이 다이얼펄스회로(23)는 통신단자가 오프후크상태로 있을 때 필터회로(23a)가 유도상태가 되게 하고, 그리고 통신단자가 다이얼펄스를 발생시킬 때 필터회로(23a)가 무인덕턴스상태가 되게 한다.
그러므로, 통신단자가 다이얼펄스를 발생시키는 경우 이 다이얼펄스회로(23)는 접지상태로부터 중성상태로 커패시터(CF)의 접지측단자의 상태를 변화시킴으로써 필터회로(23a)가 무인덕턴스상태로 되게 한다. 그후, 이 회로는 다이얼번호에 상응하는 횟수로 제 1 스위치회로(23B)를 턴오프/온시킨다.
상기 언급된 제 1 내지 제 3 다이얼펄스회로에 있어서, 그러나 접지상태로부터 중성상태로 커패시터(CF)의 접지측단자의 상태를 변화시킬 때조차 다이얼펄스회로가 커패시터(CF)에 충전된 전하가 완전히 방전되기 전에 다이얼펄스발생동작(다시 말해서, 제 1 스위치회로(23B)의 온/오프동작)을 실행하면 커패시터(CF)의 접지측단자의 전위가 대지전위 이하가 되는 시간이 커패시터(CF)에 남아있는 약간의 전하(잔류전하)에 의해서 발생된 저압에 의해서 만들어진다.
일반적으로, 대지전위 이하인 전위는 반도체장치에 의해서 형성된 정논리회로의 오프상태출력을 세이브하지 않는다. 이것은 커패시터(CF) 전체의 전압이 대지전위 이하인 저전위에 기초하여 클램프 되는것을 의미한다. 따라서, 전압/전류변환회로(23c)에 대한 입력전압은 포지티브전압으로 클램프될 것이고, 따라서 대지전위에 도달하지 못할 것이다. 회로(23c)로부터 합성잔류출력전류는 원하지 않는 다이얼펄스를 출력할 것이다.
그러면, 다이얼펄스회로의 제 4 예는 다음에 설명되는 바와 같이 직렬로 커패시터(CF)에 방전회로를 부가한다.
도 17a는 다이얼펄스회로의 제 4 예에 속하는 구성예를 도시한다. 이것은 제 4 예의 특성이 있는 방전회로(23ag)가 도 3을 참고로 하여 설명된 다이얼펄스회로에 부가되어 있는 도면이다.
이 방전회로(23ag)는 제 4 제어신호(S4)가 온상태 (고레벨상태)로 될 때 커패시터(CF)의 전하를 방전하도록 동작한다.
방전회로(23ag)가 이러한 방식으로 동작하는 한 회로구성은 특별히 제한되지 않는다. 예시되지는 않았지만, 예를 들어 제 4 제어신호(S4)가 고레벨상태로 될 때 턴온되는 노말리오프타입의 스위치소자 및 이 소자와 직렬로 접속된 방전레지스터수단이 구비된 회로는 방전회로(23ag)의 구성예로서 언급될 수 있다.
도 17b는 다른 방전회로(23ah)의 예를 도시한다. 이 방전회로(23ah)는 제 4 제어신호(S4)의 입력상태에 상관없이 커패시터(CF)의 접지측단자의 전위가 설정전위차에 의해서 낮춰지거나 또는 필터회로(23a)의 대지전위와 비교하여 높아질 때 전도상태로 된다.
도 17c는 방전회로(23ah)의 구체회로예를 도시한다. 도 17c에 도시된 방전회로(23ah)는 다이오드(D), NPN 트랜지스터(Tr1) 및 PNP 트랜지스터(Tr2)로 구비되어 있다.
다이오드(D) 및 트랜지스터(Tr1, Tr2)는 다음에서 접속된다. 다이오드(D)의 음극은 커패시터(CF)의 접지측단자에 접속되고 양극은 NPN 트랜지스터(Tr1)의 이미터에 접속된다. NPN 트랜지스터(Tr1)의 컬렉터는 PNP 트랜지스터(Tr2)의 베이스에 접속된다. PNP 트랜지스터(Tr2)의 이미터는 커패시터(CF)의 다른단자(접지측단자 반대쪽 단자)에 접속된다. NPN 트랜지스터(Tr1)의 베이스와 PNP 트랜지스터(Tr2)의 컬렉터 각각은 필터회로(23a)의 접지 (도 17c에서 - 표시로 주어진 선)에 접속된다.
방전회로(23ah)는 커패시터(CF)의 접지측단자의 전위가 필터회로(23a)의 대지전위와 비교하여 NPN 트랜지스터(Tr1)의 베이스와 이미터사이에 형성된 다이오드(D)와 다이오드사이에서 순방향전압보다 더 큰 전압에 의해서 낮춰지게 될 때 온상태로 되고, 그리고 커패시터(CF)의 전하를 방전시킨다.
제 4 예의 다이얼펄스회로는 커패시터(CF)의 접지축단자가 중성상태로 될 때 방전회로(23ag 또는 23ah)를 통하여 커패시터(CF)의 잔류전하를 신속하게 방전시킨다. 따라서, 커패시터(CF)의 잔류전하의 영향이 다이얼펄스를 발생시킬 때 제거될 수 있기 때문에 오다이얼펄스를 발생시키는 것이 방지될 수 있다.
제 4 예에 있어서, 방전회로(23ag 또는 23ah)가 도 3의 다이얼펄스회로에 부가된 예가 설명되어 있지만 방전회로를 부가하는 아이디어는 또한 도 6 및 도 7을 참조로 하여 설명된 제 2 예의 다이얼펄스회로와 도 14를 참조로 하여 설명된 제 3 예의 다이얼펄스회로 각각에 동일한 방식으로 적용될 수 있다.
1-2-5. 다이얼펄스회로의 제 5 예
상기 언급된 제 4 예의 다이얼펄스회로는 방전회로가 구비되어 있기 때문에 이것은 다이얼펄스를 발생시킬 때 커패시터(CF)의 잔류전하를 먼저 방출시킬 수 있다. 그러므로, 이것은 오다이얼펄스를 발생시킬 위험이 감소될 수 있다.
그러면, 다이얼펄스회로가 다이얼펄스를 발생시키는 것을 종료한 후 커패시터(CF) 전체전압은 거의 0V이다. 그러므로, 다이얼펄스회로가 이것이 다이얼펄스를 발생시키는 것을 종료한 후 필터회로(23a)의 접지에 커패시터(CF)의 접지측단자를 접속함으로써 통화가능상태를 형성하는 경우에 측정되지는 않았지만, 전압/전류변환회로(23c)의 입력전압은 일정한 정도의 전하가 커패시터(CF)로 충전될 때까지 저하된다. 입력전압이 이러한 방식으로 낮아질 때 전압/전류변환회로(23c)의 출력전류가 오프후크상태에 상응하는 전류값을 갖지 않으나 온후크상태에 상응하는 전류값을 갖는 시간이 나타난다. 전압/전류변환회로(23c)의 출력전류가 온후크상태에 상응하는 전류값을 갖는 시간이 길때 스위칭시스템은 이 상태가 통신중단인지를 판단하고 회선접속을 단절한다. 그러면, 통화하기를 희망함에도 불구하고 통화가 실행될 수 없다.
이 문제를 회피하기 위하여, 커패시터(CF)의 충전시간을 짧게 함으로써 상기 언급된 온후크상태를 실질적으로 형성하지 않는 것이 좋거나 또는 이 상태가 통신중단인지를 스위칭시스템이 판단하지 못하는 정도로 상기 언급된 온후크상태가 형성되는 시간을 짧게 하는 것이 좋다.
그러면, 도 18a에서 도시된 바와 같이, 제 5 예의 다이얼펄스회로는 입력단자(Vi3)와 접지단자(GND1)를 갖는 2단자 타입의 전압클램핑회로이고, 그리고 입력단자와 접지단자사이에 전도상태를 형성하고 입력단자와 접지단자사이의 전압이 설정전압 이상일 때 설정전압으로 이들 단자사이에 전압을 클램핑하는 전압클램핑회로(23ai)가 구비되어 있다.
이 전압클램핑회로(23ai)는 입력단자(Vi3)를 필터회로(23a)의 전압입력단자(I)에 접속하고 접지단자(GND1)를 전압/전류변환회로(23c)의 입력단자에 접속한다.
전압클램핑회로(23ai)의 상기 언급된 설정전압은 전압클램핑회로(23ai)가 통화신호, 모뎀신호 등과 같은 교류신호를 사용하여 통신시간에 전도상태로 되지 않는 전압으로 설정된다.
전압클램핑회로(23ai)는 예를 들어, 지너다이오드(ZD)로 구성될 수 있다. 이 경우에 도 18b에 도시된 바와 같이 지너다이오드(ZD)의 음극은 필터회로(23a)의 전압입력단자(I)에 접속되고 양극은 전압/전류변환회로(23c)의 입력단자에 접속된다.
이어서, 전압클램핑회로(23ai)와 주로 관계있는 도 18에서 도시된 다이얼펄스회로의 동작은 다음에 설명된다.
제 4 제어신호(S4)가 온상태 (오프후크전류가 흐르는 상태)로 제 1 스위치회로(23B)를 유지하면서 고레벨로부터 저레벨로 될 때 (커패시터(CF)의 접지측단자가 중성상태로부터 접지상태로 될 때) 충전전류는 커패시터(CF)로 흐른다.
충전중 전압/전류변환회로(23c)의 입력전압이 낮기 때문에 전압/전류변환회로(23c)의 출력전압(IO)은 낮은 값을 갖는다. 전류(IO)가 이런 방식으로 낮아질 때 회선전압이 상승하기 때문에 필터회로(23a)의 전압입력단자(I)의 전위 (따라서, 전압클램핑회로(23ai)의 입력단자(Vi3))는 상승한다. 이에 반해서 전압클램핑회로(23ai)의 접지단자(GND1)의 전위상승은 커패시터(CF)에 의해서 억제된다. 이로 인하여, 전압클램핑회로(23ai)의 단자둘간의 전압, 다시 말해서 입력단자(Vi3)와 접지단자(GND1)간의 전압이 상승한다. 그리고 전압클램핑회로(23ai)의 단자간전압이 점차 설정전압 이상이 될 때 전압클램핑회로(23ai)는 전도상태로 된다. 게다가, 전압클램핑회로(23ai)는 이 설정전압으로 필터회로(23a)의 입력/출력단자사이의 전압을 클램핑한다.
전압클램핑회로(23ai)의 단자간전압이 상기 언급된 설정전압 이상인 동안 전류는 제 1 스위치회로(23B), 전압클램핑회로(23ai) 및 정논리회로(23aa)로 구성된 직렬회로의 저항을 통하여 커패시터(CF)로 흐른다. 따라서, 전압클램핑회로(23ai)의 단자간전압이 상기 언급된 설정전압 이상인 동안 커패시터(CF)는 필터회로(23a)를 통하여 흐르는 전류와 전압클램핑회로(23ai)를 통하여 흐르는 전류에 의해서 충전된다. 그리고 전압클램핑회로(23ai)와 정논리회로(23aa)로 구성된 직렬회로의 저항은 필터회로(23a)의 입력단자/출력단자사이의 저항보다 상당히 더 낮다. 따라서, 커패시터(CF)는 큰 전류로 충전되기 때문에 전압클램핑회로(23ai)가 제공되지 않는 경우와 비교하여 커패시터(CF)의 충전시간이 짧다. 그러므로, 온후크상태가 오프후크동작시간에 형성되는 것이 실질적으로 방지될 수 있다. 또는 온후크상태가 오프후크동작시간에 형성되는 시간이 스위칭시스템이 온후크상태가 통신중단상태인지를 판단하지 못하는 정도로 단축될 수 있다.
전압클램핑회로(23ai)가 전도상태로 될 때 전압/전류변환회로(23c)의 입력전압이 거의 정논리회로(23aa)의 저항에 대한 제 1 스위치회로(23B)와 전압클램핑회로(23ai)로 구성된 회로부분의 저항의 비율로 결정된다. 따라서, 전압클램핑회로(23ai)가 전도상태로 될 때 전압/전류변환회로(23c)의 입력전압의 저하는 제 1 스위치회로(23B)와 전압클램핑회로(23ai)로 구성된 회로부분의 저항이 정논리회로(23aa)의 저항과 비교하여 충분히 낮도록 회로시스템을 설계함으로써 덜 될수 있다. 이것은 오프후크전류를 유지한다는 견지에서 바람직하다.
제 5 예에 있어서, 전압클램핑회로가 도 3의 다이얼펄스회로에 부가되는 예가 설명되어 있지만 전압클램핑회로를 부가하는 아이디어는 도 6 및 도 7을 참조로 하여 설명된 제 2 예의 다이얼펄스회로, 도 17을 참조로 하여 설명된 제 4 예 또는 필터회로(23a)의 전원과 전압입력단자사이에 접속된 제 1 스위치회로(23B)를 포함하는 다른 회로에 각각 동일한 방식으로 적용될 수 있다.
1-2-6. 다이얼펄스회로의 제 6 예
상기 언급된 제 5 예의 다이얼펄스회로는 전압클램핑회로로서 2 단자타입의 전압클램핑회로(23ai)를 사용한다. 따라서, 전압클램핑회로(23ai)가 전도상태가 되고 커패시터(CF)가 충전될 때 전류는 동일한 방식으로 제 1 스위치회로(23B)를 통하여 역시 흐른다.
그러므로, 이 충전전류가 큰 경우에 제어시스템은 큰 전류를 필요로 한다. 그러므로, 논링잉 통신을 위한 제어시스템에서의 전원으로서 사용되는 배터리는 수명이 짧다.
이 제 6 예는 제 1 스위치회로(23B)가 대형이 되는 것을 방지할 수 있는 다이얼펄스회로를 제안한다.
그러면, 제 6 예의 다이얼펄스회로는 전압클램핑회로로서 전류완충기능을 갖는 전압클램핑회로를 사용한다.
도 19a는 제 6 예의 다이얼펄스회로의 구성예를 도시하고, 그리고 도 19b 는 전류완충기능을 갖는 전압클램핑회로(23aj)의 구체회로예를 설명하는 도면이다.
제 6 예의 다이얼펄스회로는 도 19a에 도시된 바와 같이, 전압클램핑회로(23aj)가 구비되어 있다. 전압클램핑회로(23aj)는 입력단자(Vi3), 접지단자(GND1) 및 완충전류출력단자(IO2)를 갖는다. 회로(23aj)는 완충전류출력단자(IO2)와 접지단자(GND1) 사이에서 전도상태를 발생시키고, 또한 입력/출력단자와 접지단자(GND1) 사이의 전압이 설정전압 이상이 될 때 설정전압으로 입력단자와 접지단자간의 전압을 클램핑한다.
전압클램핑회로(23aj)의 입력단자(Vi3)는 필터회로(23a)의 전압입력단자(I)와 접속되고, 접지단자(GND1)는 전압/전류변환회로(23c)의 입력단자와 접속되고, 그리고 전류출력단자(IO2)는 전파정류회로(21) (도 1 참조)의 정단자와 접속된다.
전압클램핑회로(23aj)의 설정전압은 통화신호, 모뎀신호 등과 같은 교류신호를 사용하여 통화시간에 전압클램핑회로(23aj)가 전도상태로 되지 않는 전압으로 설정된다.
이 전압클램핑회로(23aj)는, 예를 들어 도 19b 에서 도시된 바와 같이 지너다이오드(ZD) 및 NPN 트랜지스터(Tr)로 구성될 수 있다. 다시 말해서, 이 전압클램핑회로(23aj)는 음극이 필터회로(23a)의 전압입력단자(I)에 접속되고 양극이 NPN 트랜지스터(Tr)의 베이스에 접속되는 지너다이오드(ZD)와 컬렉터가 전파정류회로(21) (도 1 참조)의 정단자에 접속되고 이미터가 전압/전류변환회로(23c)의 입력단자에 접속되는 NPN 트랜지스터(Tr)로 구성될 수 있다.
이어서, 전압클램핑회로(23aj)과 주로 관련된 도 19에서 도시된 제 6 예의 다이얼펄스회로의 동작은 다음에서 설명된다.
제 4 제어신호(S4)가 제 1 스위치회로(23B)를 온상태 (오프후크전류가 흐르는 상태)로 유지하면서 고레벨로부터 저레벨로 될 때 (커패시터(CF)의 접지측단자가 중성상태로부터 접지상태로 될 때) 충전전류는 커패시터(CF)로 흐른다.
이 충전동안 상기 언급된 제 5 예와 동일한 현상이 이 다이얼펄스회로에서 발생한다. 다시 말해서, 전압/전류변환회로(23c)의 입력전압이 낮기 때문에 전압/전류변환회로(23c)의 출력전압을 낮은 값을 갖는다. 전류(I)가 이러한 방식으로 낮춰질 때 회선전압은 상승하기 때문에 필터회로(23a)의 전압입력전압(I)의 전위 (따라서, 전압클램핑회로(23aj)의 입력단자(Vi3))도 상승한다. 이에 반해서, 전압클램핑회로(23aj)의 접지단자(GND1)의 전위상승은 커패시터(CF)에 의해서 억제된다. 이들로 인해서, 전압클램핑회로(23aj)의 단자간전압은 상승한다. 그리고, 전압클램핑회로(23aj)의 단자간전압이 이 전압클램핑회로를 위하여 점차 설정된 설정전압이상이 될 때 전도상태는 전압클램핑회로(23aj)의 완충전류단자(IO2)와 접지단자(GND1) 사이에서 발생한다. 게다가, 전압클램핑회로(23aj)는 상기 설정전압으로 필터회로(23a)의 입력/출력단자들사이의 전압을 클램핑한다.
전압클램핑회로(23aj)가 전도상태로 있으면서 전류는 전압클램핑회로(23aj)의 완충전류단자(IO2)와 접지단자(GND1)에 의한 회로부분과 정논리회로(23aa)로 구성된 직렬회로의 저항을 통하여 전파정류회로(21)의 정단자로부터 커패시터(CF)로 흐른다. 따라서, 전압클램핑회로(23aj)의 단자간전압이 상기 설정전압 이상이면서 커패시터(CF)는 필터회로(23a)를 통하여 흐르는 전류와 전압클램핑회로(23aj)를 통하여 흐르는 전류에 의해서 충전된다. 그리고, 전압클램핑회로(23aj)와 정논리회로(23aa)로 구성된 직렬회로의 저항은 필터회로(23a)의 입력/출력단자들사이의 저항보다 상당히 더 낮다. 그러므로, 커패시터(CF)가 큰 전류로 충전되기 때문에 커패시터(CF)의 충전시간은 전압클램핑회로(23aj)가 제공되지 않은 경우와 비교하여 짧아진다. 그러므로, 온후크상태가 오프후크동작시간에 형성되는 것이 실질적으로 방지될 수 있다. 또한, 온후크상태가 오프후크동작시간에 형성되는 시간은 스위칭시스템이 온후크상태가 통신중단상태인지를 판단하지 못하는 정도로 단축될 수 있다.
게다가, 제 6 예의 다이얼펄스회로의 경우에 전압클램핑회로(23aj)를 통하여 커패시터(CF)에 공급되는 충전전류는 전압클램핑회로(23aj)의 완충전류단자(IO2)와 접지단자(GND1)를 통하여 전파정류회로(21)의 정단자로부터 커패시터(CF)로만 흐르고 제 1 스위치회로(23B)에서 흐르지 않는다. 다시 말해서, 상기 과도충전전류는 제 1 스위치회로(23B)에서 흐르지 않으나 상기 충전전류와 비하여 적은 전류가 상기 회로에서 흐른다. 이로 인하여, 제 1 스위치회로(23B)는 저내전류성의 회로로 될 수 있다. 이것은 제어시스템에서 작은 전류부하를 생기게 한다.
전압클램핑회로(23aj)가 전도상태로 될 때 전압/전류변환회로(23c)의 입력전압은 정논리회로(23aa)의 저항에 대한 전압클램핑회로(23aj)의 완충전류단자(IO2)와 접지단자사이의 저항의 비율에 의해서 거의 결정된다. 따라서, 전압클램핑회로(23aj)가 전도상태로 될 때 전압/전류변환회로(23c)의 입력전압의 저하는 전압클램핑회로(23aj)의 전류출력단자(IO2)와 접지단자간의 저항이 정논리회로(23aa)의 저항과 비교하여 충분히 낮도록 회로시스템을 설계함으로써 덜 될 수 있다. 이것은 오프후크전류를 유지한다는 견지에서 바람직하다.
제 6 예에 있어서, 전류완충기능을 갖는 전압클램핑회로가 도 3의 다이얼펄스회로에 부가되는 예가 설명되어 있지만 전류완충기능을 갖는 전압클램핑회로를 부가하는 아이디어는 도 6 및 도 7을 참조로 하여 설명된 제 2 의 다이얼펄스회로, 도 14를 참조로 하여 설명된 제 3 실시예의 다이얼펄스회로 또는 도 17을 참조로 하여 설명된 제 4 예의 다이얼펄스회로에 각각 동일한 방식으로 적용될 수 있다.
1-2-7. 다이얼펄스회로의 제 7 예
상기 언급된 제 5 및 제 6 예의 다이얼펄스회로에 따르면, 이들은 전압클램핑회로(23ai) 또는 전압클램핑회로(23aj)가 구비되어 있기 때문에 이들은 커패시터(CF)의 접지측단자를 중성상태로부터 접지상태로 함으로써 커패시터(CF)를 신속하게 충전할 수 있다.
그러나, 전압클램핑회로가 제공되어 있지만 충전을 개시할 때 커패시터(CF)의 단자들간의 전압은 전하가 커패시터(CF)에 축적될 때까지 낮다. 따라서, 제 5 및 제 6 예의 다이얼펄스회로에서 전압/전류변환회로(23c)의 입력전압도 역시 충전을 개시할 때 낮다. 그러면, 전압/전류변환회로(23c)의 출력전류도 역시 작다. 그러므로, 커패시터(CF)의 접지측단자를 중성상태로부터 접지상태로 한 직후 오프후크전류는 작다 (오프후크상태가 유지되지 않을 가능성이 있다).
이런 문제점을 회피하기 위한 방법으로서, 제 5 예의 다이얼펄스회로에서 제 1 스위치회로(23B)와 전압클램핑회로(23ai)로 구성된 회로부분의 저항이 정논리회로(23aa)의 저항과 비교하여 충분히 낮도록 회로시스템을 설계하는 것이 좋다고 설명되어 있고, 그리고 제 6 예에서는 전압클램핑회로(23aj)의 완충전류단자(IO2)와 접지단자사이의 저항이 정논리회로(23aa)의 저항과 비교하여 충분히 낮도록 회로시스템을 설계하는 것이 좋다고 설명되어 있다. 그러나, 오프후크전류를 간단히, 그리고 확실하게 유지할 수 있는 방법이 요망된다.
그러면, 제 7 예의 다이얼펄스회로는 다음의 구성을 갖는다. 다시 말해서, 도 20 에서 도시된 바와 같이, 다이오드(D2)는 입력단자(Vi1)의 전압이 낮춰지지 않은 방향으로 필터회로(23a)의 출력단자() 와 전압/전류변환회로(23c)의 입력단자(Vi1) 사이에서 제공된다. 구체적으로, 다이오드(D2)는 양극이 필터회로(23a)의 출력단자()에 접속되고 음극이 전압/전류변환회로(23c)의 입력단자(Vi1)에 접속되도록 제공된다. 그리고 전압클램핑회로(23ak)는 필터회로(23a)의 입력단자(I)와 전압/전류변환회로(23c)의 입력단자(Vi1)사이에서 제공된다.
이 전압클램핑회로(23ak)는 예를 들어 제 5 예에서 설명된 전압클램핑회로(23ai)와 같은 2 단자회로로 구성된다. 또는 이것은 제 6 예에서 설명된 전압클램핑회로(23aj)와 같은 전류완충기능을 갖는 회로로 구성될 수 있다. 그러나, 이 전압클램핑회로(23ak)가 다이오드(D2)에 구비되어 있기 때문에 이 회로는 커패시터(CF)를 충전시키는 역할을 하지 않는다 (하기에 상세하게 설명됨).
이어서, 제 7 예의 다이얼펄스회로를 더욱 철저하게 이해시키기 위하여 전압클램핑회로(23ak)와 다이오드(D2)와 주로 관련된 도 20에서 도시된 제 7 예의 다이얼펄스회로의 동작이 다음에 설명된다.
커패시터(CF)를 충전하는 경우에 커패시터(CF)의 단자간전압은 전하가 커패시터(CF)에서 어느정도로 축적될때까지 낮다. 그러나, 제 7 예의 이 다이얼펄스회로의 경우에 전압/전류변환회로(23c)의 입력단자(Vi1)와 필터회로(23a)의 출력단자()는 다이오드(D2)의 작용에 의해서 분리된다. 따라서, 커패시터(CF) 충전이 개시될 때 조차 전압/전류변환회로(23c)의 입력전압은 필터회로(23a)의 입력단자(I)의 전위로부터 전압클램핑회로(23ai)의 클램핑전압을 공제함으로써 획득된 전압이 된다. 따라서, 전압/전류변환회로(23c)의 입력전압은 커패시터(CF) 충전이 개시될 때조차 정논리회로(23aa)의 저항에 대한 전압클램핑회로(23ak)의 저항의 비율에 의해서 영향을 받지 않으며 확보될 수 있기 때문에 전압/전류변환회로(23c)의 출력전류(오프후크전류)는 유지될 수 있다.
게다가, 제 7 예의 다이얼펄스회로의 경우에 커패시터(CF)는 제 1 스위치회로(23B)와 필터회로(23a)로 구성된 직렬회로를 통하여 흐르는 전류에 의해서 충전된다. 이 전류는 제 5 또는 제 6 예에서 전압클램핑회로(23ai)를 통하여 흐르는 충전전류보다 낮다.
이로 인하여, 제 7 예의 다이얼펄스회로는 제 5 및 제 6 예와 비교하여 오프후크전류를 유지하도록 획득된다.
그러나, 도 20을 참조로 하여 설명된 다이얼펄스회로의 경우에 커패시터(CF)가 제 1 스위치회로(23B)와 필터회로(23a)를 통하여 흐르는 전류에 의해서 충전되기 때문에 충전은 비교적 작은 전류로 달성된다. 그러므로, 커패시터(CF)의 충전시간은 제 5 및 제 6 예와 비교하여 더 길다.
이 문제점을 회피하기 위하여 도 21에서 도시된 바와 같이 도 20의 구성외에 제 2 전압클램핑회로(23al)와 전류제한수단(R) (도 21의 전류제한레지스터)으로 구성된 직렬회로가 필터회로(23a)의 입력단자와 출력단자사이에 제공된다.
이 제 2 전압클램핑회로(23al)는 예를 들어 도 5 예에서 설명된 전압클램핑회로(23ai)와 같은 2단회로로 구성될 수 있다. 또는 이것은 도 6 예에서 설명된 전압클램핑회로(23aj)와 같은 전류완충기능을 갖는 회로로 구성될 수 있다.
도 21을 참조로 하여 설명된 다이얼펄스회로에 따르면, 커패시터(CF)는 제 2 전압클램핑회로(23al)를 사용하여 충전될 수 있다. 그리고 이 경우에 충전전류는 전류제한수단(R)의 전류제한저항값을 조정함으로써 조정될 수 있다. 따라서, 도 21을 참조로 하여 설명된 다이얼펄스회로는 도 20을 참조로 하여 설명된 다이얼펄스회로와 비교하여 커패시터(CF)의 충전전류 및 충전시간을 적당하게 조정하는 것이 쉽다.
제 7 예에 있어서, 다이오드(D2)와 전압클램핑회로(23al), 그리고 상황이 요구된다면 이들외에 제 2 전압클램핑회로(23al)가 도 3의 다이얼펄스회로에 부가되는 예가 설명되어 있지만 제 7 예의 아이디어는 도 6 및 도 7을 참조로 하여 설명된 제 2 예의 다이얼펄스회로, 도 17을 참조로 하여 설명된 제 4 예의 다이얼펄스회로 또는 제 1 스위치회로(23B)가 필터회로의 전원과 전압입력단자사이에 접속된 다른 회로에 각각 동일한 방식으로 적용될 수 있다.
1-2-8. 다이얼펄스회로의 제 8 예
전압/전류변환회로(23c)의 입력단자에 부가되는 회로의 수가 많으면 많을수록 입력단자부근의 표유용량은 증가한다. 표유용량이 증가되면 전압/전류변환회로(23c)의 출력전류를 0으로 하는 동작속도는 느려진다. 그러면, 다이얼펄스회로의 파형의 왜곡이 발생한다. 제 8 예는 이런 문제점을 해결할 수 있는 다이얼펄스회로를 제안한다.
도 22 는 제 8 예의 다이얼펄스회로의 회로구성(제 1 회로예)을 도시한다.
제 8 예에 속하는 제 1 회로예의 다이얼펄스회로는 다이오드(D3)의 순방향이 전압/전류변환회로(23c)의 입력단자의 전압을 낮추는 방향이 되도록 제 1 예의 전압/전류변환회로의 입력단자에 다이오드(D3)를 부가함으로써 획득된 회로이다. 다시 말해서, 다이얼펄스회로의 제 8 예에 속하는 제 1 회로예는 양극이 전압/전류변환회로(23c)의 입력단자에 접속되고 음극이 필터회로(23a)의 정전류 또는 대저항회로(23ab)의 정논리회로(23aa)의 전원과 접속된 단자(이 경우에서 제 1 스위치회로(23B)측의 단자)에 접속된 다이오드(D3)가 구비되어 있다.
이어서, 다이오드(D3)와 주로 관련된 도 22를 참조로 하여 설명된 다이얼펄스회로의 제 8 예의 제 1 회로예의 동작이 다음에 설명된다.
제 1 회로예의 제 1 회로예의 다이얼펄스회로는 제 1 스위치회로(23B)가 온상태로 있는 상태로 다이얼펄스를 발생시키는 경우에 정전류 또는 대저항회로(23ab)를 통하여 흐르는 전류는 다이얼펄스전류의 일부가 된다. 이때, 그러나 상기 다이오드(D3)는 역방향으로 바이어스되기 때문에 다이오드(D3)는 비전도상태로 된다.
이어서, 제 1 스위치회로(23B)가 오프상태로 될 때 정전류 또는 대저항회로(23ab)는 제 1 스위치회로(23B)를 통하여 전압을 받아 들이지 않는다. 그러면, 다이오드(D3)는 순방향으로 바이어스된다. 그리고, 전류(13)는 정논리회로(23aa)의 제 1 스테이지의 NOT 회로 (예시 안됨)를 통하여 흐른다. 그러므로, 이 정논리회로(23aa)의 제 1 스테이지의 NOT 회로는 전압/전류변환회로(23c)의 입력단자의 전압을 낮추도록 작용한다. 다시 말해서 이 전류(13)는 전압/전류변환회로(23c)의 입력단자부근에 존재하는 표유용량의 전하를 방전하도록 작용한다. 따라서, 제 1 스위치회로(23B)가 턴오프될 때 전압/전류변환회로(23c)의 출력전류가 턴오프되는 응답속도는 다이오드(D3)가 사용되지 않는 경우와 비교하여 보다 빠르다. 이로 인하여 다이얼펄스는 파형이 개선될 수 있다.
도 23은 다이얼펄스회로의 제 8 예에 속하는 다른 회로구성(제 2 회로예)을 도시한다.
제 8 예의 제 2 회로예의 다이얼펄스회로는 다이오드(D3)의 순방향이 전압/전류변환회로(23c)의 입력단자의 전압을 낮추는 방향이 되도록 제 2 예의 제 2 회로예의 다이얼펄스회로의 전압/전류변환회로(23c)의 입력단자에 다이오드(D3)를 부가함으로써 획득된 회로이다. 다시 말해서, 제 8 예의 제 2 회로예의 다이얼펄스회로는 양극이 전압/전류변환회로(23c)의 입력단자에 접속되고 음극이 필터회로(23a)의 정전류회로(23af)의 전류밀러회로(23ad)와 접속된 단자에 접속된 다이오드(D3)가 구비된다.
다이얼펄스회로의 제 8 예에 속하는 제 2 회로예가 제 1 스위치회로(23B)가 온상태로 있는 상태로 다이얼펄스를 발생시키는 경우에 정전류회로(23af)를 통하여 흐르는 전류는 다이얼펄스전류의 일부가 된다. 이때 그러나, 다이오드(D3)가 역방향으로 바이어스되기 때문에 다이오드(D3)는 비전도상태로 된다.
이어서, 제 1 스위치회로(23B)가 오프상태로 될 때 정전류회로(23af)는 전류밀러회로(23ad)를 통하여 전류를 수신하지 않는다. 그러나, 이것은 다이오드(D3)를 통하여 전압/전류변환회로(23c)의 입력단자의 전압을 받아 들인다. 이로 인하여, 정전류회로(23af)는 전류가 계속 흐르게 하기 때문에 이것은 전압/전류변환회로(23c)의 입력단자의 전압을 낮추도록 작용한다. 다시 말해서, 이 전류는 전압/전류변환회로(23c)의 입력단자부근에 존재하는 표유용량의 전하를 방전하도록 작용한다. 따라서, 제 1 스위치회로(23B)가 턴오프될 때 전압/전류변환회로(23c)의 출력전류가 턴오프되는 응답속도는 다이오드(D3)가 사용되지 않는 경우와 비교하여 더 빠르다. 이로 인하여, 다이얼펄스는 파형이 개선된다.
1-3. 스위치블록회로의 구체예의 설명
스위치블록회로(25)의 구체예 및 동작, 그리고 스위치블록회로의 상세회로예는 각각 다음에서 설명된다.
1-3-1. 스위치블록회로의 제 1 예
도 24 는 스위치블록회로(25)의 제 1 실시예를 도시한다. 이 경우는 접지를 위한 - 전원단자와 회선입력을 위한 + 전원단자를 사용하여 동작하는 회로예를 도시한다. 회로는 사용중 다이오드극성 및 전류방향을 역전시킬 때 역전원극성에 의해서 동작될 수 있다.
도 24 에서 도시된 제 1 예의 스위치블록회로는 예시되지 않은 제어회로로부터 제 2 제어신호(S2)가 온인 경우에 제 2 스위치회로(25a)를 턴오프하기 위하여 제 1 오프신호 (도면에서 제 1 전류신호(I1)), 제 3 스위치회로(25b)를 턴온시키는 제 1 온신호 (도면에서 제 1 전류신호(I)) 및 다이얼펄스회로(23) (도 1 등)로의 제 4 제어신호(S4)를 발생시키는 제 1 레벨변환회로(25c), 다이얼펄스회로로부터 제 3 제어신호(S3)가 온인 경우에 제 2 스위치회로(25a)를 턴온하기 위한 제 2 온신호 (도면에서 제 2 전류신호(I2)) 및 오프동작시에 통신트랜스(L)의 교류동작을 보상하는 다이얼펄스 및 바이어스전류를 발생시킬 때 다이얼펄스보조전류 (이하, 보조전류 또는 바이어스전류로 언급됨)를 발생시키는 제 2 레벨변환회로(25d), 제 2 레벨변환회로(25d)의 제 2 온신호에 의해서 턴온되고 제 1 레벨변환회로(25c)의 제 1 오프신호에 의해서 턴오프되는 (이들 제어신호가 제 1 및 제 2 레벨변환회로로부터 동일한 시간에 입력되는 경우에 턴오프되는) 제 2 스위치회로(25a), 제 1 레벨변환회로의 제 1 온신호에 의해서 턴온되는 제 3 스위치회로(25b), 전류제한레지스터(R), 제 1 다이오드(D1) 및 제 2 다이오드(D2)로 구성된다. 제 2 스위치회로(25a)의 공통단자(COM)는 + 전원단자에 접속되고, 그리고 출력단자는 스위치블록회로(25)로서 출력단자 (제 3 스위치회로(25b)와 접속된 점)에 접속된다. 게다가, 제 3 스위치회로(25b)의 공통단자(COM)는 - 전원단자에 접속되고 출력단자는 전류제한레지스터(R)를 통하여 스위치블록회로(25)로서 출력단자 (제 2 스위치회로(25a)와 접속된 점)에 접속된다. 그리고, 제 1 다이오드(D1)는 + 전원단자와 제 2 레벨변환회로(25d)의 보조전류 또는 바이어스전류출력단자(OUT) 사이에서 + 전원단자측에 접속된 양극을 갖도록 접속된다. 그리고 또한 제 2 다이오드(D2)는 스위치블록회로(25)로서의 출력단자와 제 2 레벨변환회로(25d)의 보조전류 또는 바이어스전류 출력단자(OUT) 사이에서 스위치블록회로(25)의 출력측에 접속된 양극을 갖도록 접속된다.
이 스위치블록회로에서 다이오드(D1)와 다이오드(D2)간의 관계에 대하여 언급하면, 제 1 다이오드(D1)의 순방향전압은 제 2 레벨변환회로(25d)의 출력전류가 제 2 스위치회로(25a)가 온일 때 제 2 다이오드(D2)를 통하여 집중적으로 흐를 수 있도록 제 2 다이오드(D2)의 순방향전압보다 높은 레벨로 설전된다. 이것은 서로 직렬로 접속된 다이오드(D1)의 수가 다이오드(D2)의 수보다 큰 회로를 사용함으로써 실현될 수 있다.
도 24 를 참조로 하여 설명된 스위치블록회로의 제 1 예는 다음의 방식으로 동작한다.
직류성분이 커패시터(C)에 의해서 단절되는 통신단말트랜스의 입력은 스위치블록회로(25)의 출력단자와 회선접지(- 전원) 단자사이에서 접속된다.
대기상태에서 제어회로(50)로부터 제 2 제어신호(S2)와 다이얼펄스회로(23)로부터 제 3 제어신호(S3)는 모두 오프상태 (입력이 0이다)로 있다. 이에 상응하여 제 1 및 제 2 레벨변환회로(25c 및 25d)의 출력은 0으로 된다. 제 1 및 제 2 레벨변환회로(25c 및 25d)의 제로출력에 상응하여 제 2 및 제 3 스위치회로(25a 및 25b)는 또한 오프상태 (개방상태)로 된다. 이에 따라, 트랜스(L)로의 입력은 단절 또는 부유 상태로 된다.
제어회로(50)로부터 제 2 제어신호(S2)가 온상태 (입력이 1이다)로 될 때 제 2 스위치회로(25a)는 오프상태로 유지되고 제 3 스위치회로(25b)는 턴온된다. 이에 따라, 트랜스(L)의 입력단자는 회선으로부터 단절되고 트랜스의 입력단자는 전류제한레지스터(R)를 통하여 단락된다. 그리고 제 1 레벨변환회로(25c)로부터 임피던스회로의 동작상태를 제어하는 신호인 제 4 제어신호(S4)는 도시되지 않은 다이얼펄스회로의 정논리회로로 출력된다.
이런 상태에서 다이얼펄스회로로부터 제 3 제어신호(S3)가 온상태 (입력이 1이다)로 될 때, 제 2 스위치회로(25a)는 이것이 제 2 제어신호(S2)의 온상태에 따른 선택동작에 의해서 통제되기 때문에 오프상태로 유지되고 (이 우선동작은 도 27 에서 도시된 상세회로를 참조로 하여 하기에 설명된다). 제 3 스위치회로(25b)는 이것이 제 3 제어신호(S3)와 관계 없기 때문에 온상태로 유지되고, 그리고 제 2 레벨변환회로(25d)의 보조전류 또는 바이어스전류출력 (OUT) (정전류)은 온이 된다. 이 전류는 회선입력(+ 전원) 단자로부터 제 1 다이오드(D1)를 통과하고 회선접지 (- 전원)단자로 흐른다. 이에 반해서, 제 3 스위치회로(25b)가 온이기 때문에 제 2 다이오드(D2)의 양극은 대지전위에 있고 또한 전류는 제 2 다이오드(D2) (역바이어스)를 통하여 흐르지 않는다.
다이얼펄스를 보낼 때 제어회로(50)로부터 제 2 제어신호(S2)는 턴온 (입력이 1 이다) 되고, 트랜스(L)의 입력단자는 회선으로부터 단절되고, 그리고 트랜스입력단자는 전류제한레지스터(R)를 통하여 단락된다. 게다가, 다이얼펄스회로로부터 제 3 제어신호(S3)를 턴오프/온함으로써 출력전류(OUT)는 회선을 통하여 턴온/오프된다 (즉, 동일한 상으로 다이얼펄스회로의 온/오프전류로 동기된다). 이 온/오프전류는 다이얼펄스전류의 일부(보조전류)가 된다.
다이얼펄스회로로부터 제 3 제어신호(S3)가 제어회로(50)로부터 제 2 제어신호(S2)가 오프 (입력이 0이다)인 상태로 턴온 (입력은 1이다) 될 때 제 1 레벨변환회로(25c)가 S2의 오프상태에 반응하여 출력되지 않기 때문에 제 3 스위치회로(25b)는 턴오프된다. 이에 반해서, 제 2 레벨변환회로(25d)는 S3의 온상태에 반응하여 출력된다. 이에 따라, 제 2 스위치회로(25a)가 온상태로 되고 제 2 레벨변환회로의 제 2 보조전류 또는 바이어스전류출력(OUT)은 전류가 스위치블록회로(25)의 출력점으로부터 제 2 다이오드(D2)를 통과하고 회선접지(- 전원) 단자로 흐르게 한다. 이때 이들 다이오드(D1 및 D2)의 양극이 제 2 스위치회로(25a)의 온상태에 의해서 서로 단락되기 때문에 보다 높은 순방향전압을 갖는 제 1 다이오드(D1)의 전류는 0이 된다.
이 제어상태는 이것이 트랜스(L)의 입력단자가 회선에 접속되고 (입력단자들간의 단락이 해제되고) 바이어스 전류가 스위치블록회로(25)의 출력단자로부터 접지로 흐르는 상태이기 때문에 오프후크상태와 동일하다.
그러면, 바이어스정전류가 필요한 이유가 설명된다. 오프후크 신호 및 다이얼펄스 발생회로를 IC로 하거나 크기를 소형화하는 경우에 반도체장치로 스위치블록회로를 형성하는 것이 바람직하다. 이에 반해서, 트랜스(L)로의 입력의 직류전류성분이 커패시터(C)에 의해서 차단되기 때문에 교류전류만이 트랜스(L)를 통하여 흐른다. 그리고, 회로의 극성이 도 24 에서 도시된 바와 같을 때 회선입력 (+ 전원) 단자로부터 트랜스(L)로의 방향으로 흐르는 + 반파교류전류는 제 2 스위치회로(25a)를 통하여 흐른다. 게다가, 이 경우에 제 2 다이오드(D2)를 통하여 흐르는 정전류와 트랜스(L)를 통하여 흐르는 + 반파교류전류의 합은 제 2 스위치회로(25a)를 통하여 흐른다. 그러나, 제 2 스위치회로(25a)의 스위칭장치부분을 반도체장치로 형성하는 경우에 트랜스(L)로부터 흘러 나가는 - 반파교류전류를 역방향으로 제 2 스위치회로(25a)를 통과시키고 회선입력 (+ 전원단자)를 향하여 흐르게 할 수 없다.
그러면, 이 전류부분은 제 2 다이오드(D2)를 통하여 흐르게 한다. 이에 따라, 제 2 다이오드(D2)를 통하여 흐르는 정전류와 트랜스(L)를 통하여 흐르는 교류전류간의 차이가 제 2 스위치회로(25a)를 통하여 흐르기 때문에 제 2 레벨변환회로(25d)로부터 보조전류 또는 바이어스전류출력은 트랜스(L)를 통하여 흐르는 교류전류가 왜곡되는 것을 방지하기 위하여 트랜스(L)를 통하여 흐르는 교류전류의 최대진폭보다 높은 레벨로 설정되어야 한다. 상기 언급된 동작은 트랜스(L)를 통하여 흐르도록 교류전류의 진폭값보다 큰 직류바이어스전류를 미리 흐르게 함으로써 실제 역류의 발생이 제 2 스위치회로(25a)로 흐르는 것을 방지하는 동작으로서 고려될 수 있다.
제 1 및 제 2 레벨변환회로(25c 및 25d)가 제공되는 이유는 다음과 같다.
제어회로(50)로부터의 제 2 제어신호(S2), 예시되지 않은 다이얼펄스회로로부터의 제 3 제어신호(S3) 및 스위치블록회로의 각각의 접지레벨은 일반적으로 서로 일치하지 않는다. 제어신호는 한번에 또는 다르게 전압 또는 전류의 형태로 있고, 그리고 레벨 또는 전력이 다양하다. 제 1 및 제 2 레벨변환회로(25c 및 25d)는 접지레벨, 신호형태 및 신호레벨 또는 전력이 다른 신호를 서로 매치시키고 스위치구동신호 및 필요한 바이어스전류를 발생시키는 인터페이스회로로서 제공된다.
그러므로, 제 1 및 제 2 레벨변환신호(25c 및 25d)는 각각 전압/전류변환회로, 전류/전압변환회로, 전압증폭회로, 전류증폭회로, 전류루프백회로로서 전류밀러회로, 정전류회로, 정전압회로, 포토커플러 등을 필요한 신호형태에 따라 적당하게 서로 조합함으로써 구성된다. 제 1 및 제 2 레벨변환회로(25c 및 25d)의 구체회로예는 하기에 설명된 스위치블록회로의 상세회로예와 함께 설명된다.
도 24를 참조로 하여 설명된 스위치블록회로의 제 1 예는 도 25를 참조로 하여 다음에 설명된 것과 같이 구성될 수 있다. 다시 말해서, 도 25에서 도시된 바와 같이 (상세하게는, 예를 들어 도 29에서) 제 2 스위치회로(25a)의 스위치장치는 쌍극트랜지스터로 구성된다. 쌍극트랜지스터의 베이스는 제 2 스위치회로(25a)를 턴온하기 위하여 입력단자로서 사용될 수 있고 이러한 구성이 채택된다. 그리고, 쌍극트랜지스터를 턴온하기 위하여 제 2 레벨변환회로(25d)로부터 공급된 베이스전류(12)는 큰값으로 설정되고, 그리고 통신단말트랜스의 교류동작을 보상하기 위하여 다이얼펄스보조전류 또는 바이어스전류(IO)의 역할을 또한 한다. 게다가, 쌍극트랜지스터의 베이스-컬렉터접합은 바이어스전류를 흐르게 하기 위한 제 2 다이오드(D2)의 역할을 하고, 그리고 제 1 레벨변환회로(25c)로부터 신호(I1)에 의해서 쌍극트랜지스터의 베이스 및 이미터를 서로 단락시킴으로써 쌍극레지스터를 턴오프하기 위한 회로부분 (상세하게는, 예를 들어 도 29에서 레지스터(R1)와 트랜지스터(Q2)로 구성된 부분)은 다이얼펄스보조전류를 흐르게 하도록 제 1 다이오드(D1)의 역할을 또한 한다. 이런 방식으로, 도 24의 회로와 동일한 기능을 갖는 회로가 다이오드(D1 및 D2)를 사용하지 않으며 실혈될 수 있다.
이어서, 도 24를 참조로 하여 설명된 제 1 실시예의 스위치블록회로 (예-1)의 구체예 및 도 25를 참조로 하여 설명된 제 1 실시예의 스위치블록회로 (예-2)의 구체예는 각각 다음의 방식으로 설명된다.
도 26은 도 24를 참조로 하여 설명된 제 1 실시예의 스위치블록회로 (예-1)의 블록다이어그램이고, 그리고 도 27은 이 회로의 상세회로 다이어그램이다.
도 26에서 도시된 스위치블록회로에 있어서 제 1 레벨변환회로(25c)는 제 2 제어신호(S2)에 의해서 턴온/오프되는 스위치수단으로서 포토커플러(25ca) 및 이 스위치수단에 의해서 턴온/오프되는 정전류회로(25cb)로 구성된다. 그리고 제 2 레벨변환회로(25d)는 전압/전류변환회로(25da)로 구성된다. 도 27을 참조로 하여 스위치블록회로의 회로구성 또는 배열은 다음에서 상세하게 설명된다. 제 2 스위치회로(25a)는 이미터가 + 전원단자에 접속되고 컬렉터가 스위치블록회로(25)의 출력에 접속되고, 그리고 제 2 레벨변환회로(25d)의 온신호가 베이스에 입력되는 트랜지스터(Q1), 트랜지스터(Q1)를 턴오프하는 트랜지스터(Q2)로 구성된 회로부분 및 레지스터(R1)로 구성된다. 여기서, 트랜지스터(Q2)의 이미터는 + 전원단자에 접속되고, 트랜지스터(Q2)의 컬렉터는 트랜지스터(Q1)의 베이스에 접속되고, 트랜지스터(Q2)의 베이스는 정전류회로(25cb)의 전류입력단자에 접속된다. 레지스터(R1)는 + 전원단자와 트랜지스터(Q1)의 베이스사이에 접속된다. 제 3 스위치회로(25b)는 이미터가 - 전원단자에 접속되고, 컬렉터가 전류제한레지스터(R)를 통하여 스위치블록회로(25)의 출력단자에 접속된 트랜지스터(Q3)로 구성된다. 그리고, 제 1 레벨변환회로(25c)안에 포함된 포토커플러부(25ca)는 포토커플러(PC), 레지스터(R3) 및 레지스터(R4)로 구성된다. 여기서, 포토커플러(PC)의 컬렉터는 정전류회로(23cb)의 전류출력단자에 접속되고, 이미터는 레지스터(R3 및 R4) 각각의 한쪽 단부에 접속되고, 레지스터(R3)의 다른쪽 단부는 트랜지스터(Q3)의 베이스에 접속되고, 그리고 레지스터(R4)의 다른쪽단부는 제 4 제어신호(S4)를 출력하는 출력단자로서 설정된다. 정전류회로(25cb)는 트랜지스터(Q4 내지 Q7) 및 레지스터(R2)로 구성된다. 그리고, 제 2 레벨변환회로(25d)를 형성하는 전압/전류변환회로(25d)는 트랜지스터(Q8 및 Q9) 및 레지스터(R5 및 R6)로 구성된다. 여기서, 제 3 제어신호(S3) (여기서, 전압형태로 제어신호(S31))는 트랜지스터(Q8 및 Q9)의 각각의 베이스에 입력되고, 트랜지스터(Q8)의 컬렉터는 트랜지스터(Q1)의 베이스에 접속되고, 트랜지스터(Q9)의 컬렉터는 제 1 및 제 2 다이오드(D1 및 D2)의 각각의 음극에 접속되고, 그리고 트랜지스터(Q8)의 이미터는 - 전원단자에 레지스터(R5)를 통하여 접속되고, 그리고 트랜지스터(Q9)의 이미터는 - 전원단자에 레지스터(R6)를 통하여 접속된다. 다이오드(D1)의 양극은 + 전원단자에 접속되고 다이오드(D2)의 양극은 스위치블록회로(25)의 출력단자에 접속된다.
온/오프스위치로서 포토커플러(PC)를 사용할 때 이 제 1 레벨변환회로(25c)는 제 2 제어신호(S2)의 접지레벨을 전기적으로 분리하고, 입력전류값의 자유도를 확보하고, 그리고 회선전압에 상관없이 정전류로서 출력을 유지한다.
전압/전류변환시스템(25da)의 회로인 제 2 레벨변환회로(25da)는 입력되는 제 3 제어신호(S3)로서 - 전원단자에 의해서 접지된 1 내지 2 볼트의 전압신호(여기서, S31)를 추정한다. 그리고, 스위치블록회로의 출력이 - 전원단자에 의해서 접지된다.
(제 2 제어신호(S2)가 온상태인 상태로의 우선동작)
여기서, 본 발명의 오프후크 신호 및 다이얼펄스 발생회로는 제 2 제어신호(S2)가 온일 때 제 2 스위치회로(25a)가 우선적으로 오프상태로 되도록 동작된다는 것이 설명된다. 이것이 어떻게 실현되었는지가 도 27 에서 도시된 회로예를 사용하여 설명된다. 온상태로의 제 3 제어신호(S3) (여기서, S31)가 도 27 을 참조로 하여 설명된 스위치블록회로내로 입력될 때 트랜지스터(Q8)는 턴온되고, 이에 따라 트랜지스터(Q1)는 턴온된다. 이 상태에서 제 2 제어신호(S2)가 입력되고 포토커플러(PC)가 턴온될 때 정전류회로(25cb)에 의해서 설정된 전류는 트랜지스터(Q2)의 베이스를 통하여 흐르고 트랜지스터(Q2)는 턴온된다. 그러면, 트랜지스터(Q1)의 이미터 및 베이스가 서로 단락되기 때문에 트랜지스터(Q1)는 턴오프된다. 그러므로, 제 2 제어신호(S2)가 턴온될 때 제 2 스위치회로(25a)는 우선적으로 턴오프된다.
도 28은 도 25를 참조로 하여 설명된 제 1 실시예의 스위치블록회로 (예-2)의 블록회로다이어그램이고, 도 29는 상기 회로의 상세회로다이어그램이다.
도 28 및 29에서 도시된 회로에서, 특히 도 29에서 도시된 바와 같이 제 2 레벨변환회로(25d)는 트랜지스터(Q8)와 레지스터(R5)로 구성된 전압/전류변환회로(25da)로 구성된다. 게다가, 이 회로는 도 25를 참조로 하여 이미 설명된 바와 같이 도 26 및 도 27의 회로에서 사용된 다이오드(D1 및 D2) 대신에 제 2 스위치회로(25a)의 일부로 대체한다. 이점외에, 도 28 및 29 에서 도시된 회로는 도 26 및 27을 참조로 하여 설명된 회로와 동일한 방식으로 근본적으로 구성된다.
이어서, 도 30은 도 24를 참조로 하여 설명된 제 1 예의 스위치블록회로 (예-1)의 블록회로다이어그램이고, 그리고 도 31은 상기 회로의 상세회로다이어그램이다.
도 30 및 31에서 도시된 회로에서, 특히 도 31에서 도시된 바와 같이 제 2 레벨변환회로(25d)는 전압/전류변환회로(25da) 및 전류밀러회로(25db)로 구성된다. 그리고, 스위치블록회로가 + 전원측에 접지된 예가 도시되어 있기 때문에 다이오드(D1 및 D2)의 접속방향 및 제 3 스위치회로(25a 및 25b)에 제공된 트랜지스터의 NPN 타입, PNP 타입 등과 같은 접합타입이 도 27의 것과 다르다. 이것외에, 이 회로는 도 27 에서 도시된 회로와 동일한 방식으로 근본적으로 구성된다. 그리고, 도 31에서 도시된 바와 같이 상기 언급된 전압/전류변환회로(25da)는 트랜지스터(Q8)와 레지스터(R5)로 구성되고, 전류밀러회로(25db)는 트랜지스터(Q9 내지 Q11)로 구성된다. 전압/전류변환회로(25da)는 제 3 제어신호(S3)로서 - 전원단자에 의해서 접지된 1 내지 2 볼트의 전압신호를 추정한다. 스위치블록회로 자체가 + 전원단자에 의해서 접지되기 때문에 이 회로예-2는 전류루프백동작이 전류밀러회로에 의해서 실행되는 회로이다.
이어서, 도 32는 도 25를 참조로 하여 설명된 제 1 예의 스위치블록회로(예-2)의 블록회로다이어그램이고, 그리고 도 33은 상기 회로의 상세회로다이어그램이다.
도 32 및 도 33에서 도시된 회로는 도 25를 참조로 하여 이미 설명된 바와 같이 제 2 스위치회로(25a)의 일부가 다이오드(D1 및 D2)의 역할을 한다는 점이 도 30 및 도 31을 참조로 하여 설명된 회로와 다르다. 이 차이점에 상응하는 바와 같이 전류밀러회로(db)는 도 33에서 도시된 바와 같이 트랜지스터(Q9 및 Q10)로 구성된다.
이어서, 도 34는 도 24를 참조로 하여 설명된 제 1 예의 스위치블록회로(예-1)의 블록회로다이어그램이고, 그리고 도 35는 상기 회로의 상세회로다이어그램이다.
도 34 및 도 35에서 도시된 회로는 제 2 레벨변환회로(25d)의 구성 및 제 2 레벨변환회로(25d)와 제 2 스위치회로(25a)간의 접속이 도 30 및 도 31을 참조로 하여 설명된 회로와 다르다. 다시 말해서, 제 2 레벨변환회로(25d)의 전류밀러회로(25db)는 도 30 및 도 31을 참조로 하여 설명된 회로에서 트랜지스터(Q9 및 Q11)로 구성되지만 전류밀러회로(25db)는 도 34 및 도 35를 참조로 하여 설명된 회로에서 트랜지스터(Q9 및 Q10) (도 31 에서 Q9 및 Q10)로 구성된다. 그리고, 전류밀러회로(25db)의 출력단자와 제 2 스위치회로(25a)의 트랜지스터(Q1)의 베이스는 도 30 및 도 31을 참조로 하여 설명된 회로에서 서로 접속되지만 전압/전류변환회로(25da)의 이미터출력은 도 34 및 도 35를 참조로 하여 설명된 회로에서 제 2 스위치회로(25a)의 트랜지스터(Q1)의 베이스에 접속된다. 이 경우에 제 2 레벨변환회로는 제 3 제어신호(S3)로서 - 전원단자에 의해서 접지된 1.5 내지 2.5 볼트의 전압신호 (제어신호 S32)를 추정한다. 도 34 및 도 35를 참조로 하여 설명된 회로는 도 30 및 도 31을 참조로 하여 설명된 회로와 비교하여 구성요소의 수가 더 감소되어 있다.
이어서, 도 36은 도 25를 참조로 하여 설명된 제 1 예의 스위치블록회로(예-1)의 블록회로다이어그램이고, 그리고 도 37은 상기 회로의 상세회로다이어그램이다.
도 36 및 도 37에서 도시된 회로예에서 제 3 제어신호(S3)가 전류형태의 제어신호인 것이 추정된다. 제 3 제어신호(S3)가 전류형태인 경우에 이것은 도면에서 S33으로 나타내어진다. 전류형태의 제 3 제어신호(S3)는 선행회로예에서 요구되는 전압/전류변환회로(25da)를 필요없게 한다. 게다가, 이것은 스위치블록회로가 + 전원측에 접지된 예이기 때문에 제 3 제어신호(S3)는 전류밀러회로에 의해서 받아들여진 것에 의해서만 실행될 수 있다. 도 37은 전압/전류변환회로(25da)가 도 31에서 도시된 회로예로부터 제거된 예이다. 전류밀러회로(25db)는 입력전류레벨에 따른 입력신호를 전류증폭시킨다.
전류형태로 제 3 제어신호(S33)를 획득한 회로는 다이얼펄스회로에서 전압/전류변환회로로서 예들 들어, 도 38에서 도시된 전압/전류변환회로(23c)를 사용함으로써 획득될 수 있다. 다시 말해서, 이미 설명된 전압/전류변환회로(23c)의 구성을 근본적으로 갖는 이 회로는 + 전원단자에 이 컬렉터를 접속시키지 않으며 전류형태로 제 3 제어신호(S3)의 출력점으로서 제 2 스테이지트랜지스터(Q4)의 컬렉터를 사용함으로써 된다. 도 38에서 도시된 전압/전류변환회로는 전류 및 전압의 형태로 각각 제 3 제어신호(S31 내지 S33)를 제공한다.
이어서, 도 39는 도 25를 참조로 하여 설명된 스위치블록회로(예-1)의 제 1 예에 속하는 구체회로다이어그램이다.
도 39에서 도시된 회로예는 스위치블록회로 (예-1)의 제 5 상세회로예이다, 구체적으로는, 도 39에서 도시된 회로예에서 제 2 스위치회로(25a)는 레지스터(R1 및 Ra) 및 트랜지스터(Q1, Q2 및 Qa)로 구성된다 (트랜지스터 (Qa)는 대저항의 레지스터(Ra)를 사용함으로써 생략될 수 있다). 다시 말해서, 이 구성은 이제까지 설명된 제 2 스위치회로(25a)에 레지스터(Ra) 및 트랜지스터(Qa)를 부가함으로써 획득된다. 여기서, 트랜지스터(Qa)에서 이미터는 + 전원단자에 레지스터(Ra)를 통하여 접속되고, 베이스 및 컬렉터는 트랜지스터(Q2)의 베이스에 접속된다. 제 3 스위치회로(25b)는 레지스터(Rb) 및 트랜지스터(Q3 및 Qb)로 구성된다. 다시 말해서, 이 구성은 이제까지 설명된 제 2 스위치회로(25a)에 레지스터(Rb) 및 트랜지스터(Qb)를 부가함으로써 획득된다. 여기서, 트랜지스터(Qb)에서 이미터는 - 전원단자에 레지스터(Rb)를 통하여 접속되고, 베이스 및 컬렉터는 트랜지스ㅌ(Q3)의 베이스에 접속된다. 이들외에, 이 회로는 도 26 및 도 27을 참조로 하여 설명된 제 1 스위치블록회로(예-1)의 제 1 실시예와 동일한 방식으로 구성된다. 제 2 및 제 3 스위치회로(25a 및 25b)에서 다이오드(D1 및 D2)의 극성 및 트랜지스터의 P-N 극성을 역전시키고, 그리고 접지로서 + 전원단자를 사용함으로써 도 31 에서 도시된 제 2 상세회로예, 도 35 에서 도시된 제 3 상세회로예 또는 도 37에서 도시된 제 4 상세회로예에 의해서 각각 도시된 제 1 및 제 2 레벨변환회로가 제 1 및 제 2 레벨변환회로로서 사용될 수 있다.
제 1 레벨변환회로(25c)가 0을 출력할 때 제 1 출력단자의 누전전류에 의해서 발생된 제 1 스위치회로(25c)의 오동작은 제 2 스위치회로(25a)에 레지스터(Ra) 및 트랜지스터(Qa)를 부가함으로써 방지될 수 있다 (트랜지스터(Qa)는 레지스터(Ra)를 대저항으로 함으로써 생략될 수 있다). 제 1 및 제 2 스위치회로는 제 1 및 제 2 스위치회로에 레지스터(Ra 및 Rb) 및 트랜지스터(Qa 및 Qb)를 부가함으로써 스위칭동작이 샤프하게 된다.
도 25에서 도시된 점, 즉 제 2 스위치회로(25a)의 일부가 다이오드(D1 및 D2)의 역할을 한다는 가정하에서 도 39를 참조로 하여 설명된 제 1 및 제 2 스위치회로의 회로구성은 제 1 예의 스위치블록회로(예-2)의 제 1 회로예 (도 29 참조), 제 2 회로예 (도 33 참조) 등에 또한 적용될 수 있다.
그러나, 레지스터(Ra 및 Rb) 및 트랜지스터(Qa 및 Qb)를 부가하는 상기 언급된 방법은 커패시터 및 레지스터소자를 부가함으로써 그리고 제 2 및 제 3 스위치회로가 느리게 스위칭동작을 수행하게 함으로써 서지전압의 발생을 방지하도록 시도하는 하기에 설명된 바와 같이 제 2 및 제 3 스위치블록회로의 예에 적용될 수 없다.
상기 언급된 제 1 예의 스위치블록회로는 각각 상기 다이얼펄스회로 및 전화회선과 병렬로 접속함으로써 오프후크 신호 및 다이얼펄스 발생회로를 형성할 수 있다. 이들 스위치블록회로에 따르면 다음의 효과가 획득될 수 있다.
(1) 트랜스(L)로의 입력이 회선으로부터 적당하게 차단될 수 있기 때문에 오프후크 신호 또는 다이얼펄스신호를 보유하는 대전류의 대부분은 스위치블록회로를 통하여 흐르지 않는다. 따라서, 제 2 및 제 3 스위치회로는 소전력장치를 사용하지 않으며 실행할 수 있다 (회로는 모노리틱 IC로 용이하게 제조할 수 있다).
(2) 트랜스(L)로의 입력이 적당하게 회선과 접속되고 상기 회선으로부터 단절될 수 있기 때문에 트랜스(L)로의 입력은 다이얼펄스회로가 턴온되고, 회선전압이 저하되는 상태로 적당하게 회선과 접속되고, 그리고 상기 회선으로부터 단절될 수 있다. 따라서, 트랜스로 입력되는 서지전압은 감소될 수 있다.
(3) 트랜스(L)의 입력측을 단락시키는 경우에 트랜스(L)로의 입력직류전류를 커트하는 커패시터(C)는 전류제한레지스터(R)를 통하여 서서히 방전될 수 있다. 따라서, 트랜스로의 입력되는 서지전압은 감소될 수 있다.
1-3-2. 스위치블록회로의 제 2 예
스위치블록회로의 제 2 예는 다음에 설명된다. 제 2 예의 스위치블록회로는 제 1 레벨변환회로(25c)에 의해서 특징지워진다.
도 40은 스위치블록회로의 제 2 예에 속하는 상세회로예를 도시한다. 여기서, 회로구성예는 도시되어 있는데 여기서, 도 37을 참조로 하여 설명된 제 4 상세회로에서의 제 1 레벨변환회로(25c)가 변형된다. 다시 말해서, 도 40의 회로에서 커패시터(CF)와 레지스터(RF)의 직렬회로(25cc)는 포토커플러부(25ca)의 스위칭장치인 포토커플러(PC)의 출력단자사이에서 (컬렉터와 이미터 사이에서) 병렬로 접속된다. 여기서, 커패시터(CF)와 레지스터(RF)의 직렬회로가 도 37을 참조로 하여 설명된 회로에 부가되는 예가 설명되어 있지만 이 아이디어는 도 26 내지 도 35를 참조로 하여 설명된 각각의 스위치블록회로에 적용될 수 있다.
제 2 예의 스위치블록회로는 다음의 효과를 갖는다. 제 1 예의 스위치블록회로의 경우에 트랜스(L)의 입력단자를 회선으로부터 단절시키고, 입력단자들사이에서 단락시킬 때 전류제한레지스터(R)에 의해서 커패시터(C)의 과도적으로 흐르는 방전전류를 낮추고, 그리고 서지전압이 통신시스템으로 들어가는 것을 방지할 수 있다. 그러나, 트랜스(L)의 입력단자들사이에서 단락을 해제하고, 그리고 회선에 트랜스(L)의 입력단자들을 접속하는 과도적인 동작시에 전류제한레지스터(R)는 전류통로가 되지 않고, 그리고 트랜스(L)의 입력단자들은 회선전압에 의해서 충전된 회선커패시턴스에 직접 접속되고, 그리고 통신시스템으로의 서지전압이 큰 충전전류에 의해서 발생될 수 있다.
이에 반해서, 제 2 예의 스위치블록회로에서 커패시터-레지스터 회로가 온/오프스위치(25ca) (여기서, 포토커플러(PC))의 출력단자들사이에서 접속되고, 그리고 온/오프스위치(25ca)가 턴오프 (즉, 제 2 제어신호(S2)가 오프상태로) 될 때 이 시간까지 온/오프스위치(25ca)를 통하여 흐르는 전류는 이 부가된 커패시터-레지스터회로(25cc)를 통하여 흐른다. 부가된 커패시터-레지스터회로(25cc)를 통하여 흐르는 전류가 상기 언급된 정전류회로(25cb)에 의해서 초기에 결정된다면, 이 전류는 곧 부가된 커패시터와 레지스터가 갖는 커패시터-레지스터 시간상수에 의해서 결정된 감쇠전류가 되고, 그리고 또한 제 1 레벨변환회로(25c)의 출력전류도 또한 상기 감쇠전류에 따라 감쇠된다. 이에 따라, 커패시터-레지스터회로(25cc)를 부가하지 않은 경우와 비교하여 제 2 스위치회로(25a)는 더욱 서서히 턴온되고, 제 3 스위치회로(25b)는 더욱 서서히 턴오프된다. 따라서, 트랜스로의 입력이 제 1 및 제 2 스위치회로의 과도저항을 통하여 과도적으로 회선에 서서히 접속되기 때문에 서지전압의 발생이 방지될 수 있다.
1-3-3. 스위치블록회로의 제 3 예
제 2 예의 스위치블록회로에서 커패시터와 레지스터의 직렬회로는 포토커플러(PC)의 출력단자들사이에 제공되어 있지만 이 대신에, 도 41 에서 도시된 바와 같이 레지스터(RF)와 트랜지스터(Qc), 다이오드(D) 및 커패시터(CF)로 구성된 밀러커패시터로 구성된 직렬회로는 포토커플러(PC)의 출력단자들 (컬렉터 및 이미터) 사이에 제공된다. 이 경우는 또한 제 2 예의 스위치블록회로와 동일한 효과를 가져온다. 커패시터부를 밀러회로로 만듬으로써 커패시터(CF)는 커패시턴스가 1/β로 감소될 수 있다. 여기서, β는 트랜지스터(Qc)의 접지미터전류증폭인자이다.
1-3-4. 스위치블록회로의 제 4 예
도 42는 제 4 예의 스위치블록회로의 회로다이어그램을 도시한다. 도 42는 제 4 예의 아이디어가 도 33에서 도시된 회로에 적용된 예를 도시한다. 제 4 예의 스위치블록회로는 커패시터(CF)와 레지스터(RF)의 직렬회로(25cc) 및 지너다이오드를 갖는 비선형전류증폭기(25cd)가 각각 제 1 레벨변환회로(25c)의 스위칭장치인 포토커플러의 출력단자들사이에 부가되는 것을 특징으로 한다. 여기서, 지너다이오드를 갖는 비선형전류증폭기(25cd)는 레지스터(R6)와 트랜지스터(Q11 및 Q12)로 구성되고, 전류게인이 입력전류가 클 때 커지는 비선형전류증폭기 및 증폭기의 입력측에 직렬로 접속된 지너다이오드(Dz)로 구성된다. 지너다이오드를 갖는 비선형전류증폭기(25cd)는 지너다이오드(Dz)의 내압 보다 더 높은 입력전압에 의해서만 동작된다. 비선형전류증폭기(25cd)의 입력단자 및 공통단자 (이하에 상세하게 설명됨)는 포토커플러(PC)의 출력단자들사이에 접속된다. 그리고, 비선형전류증폭기(25cd)의 전류흘러들어가는 (흘러나가는) 출력은 제 1 레벨변환회로에서 정전류회로(25cb)의 정전류값이 감소하는 (정전류회로(25cb)의 전류가 흘러나갈 때 (또는 흘러들어 올 때)) 입력점 (여기서, 도 42에서 Q4 및 Q6의 접점)에 접속된다.
도 42는 제 4 예의 아이디어가 도 33에서 도시된 회로에 적용되는 예를 도시하지만 제 4 예의 아이디어는 도 26 내지 도 37에서 도시된 회로에 적용될 수 있다.
제 4 예의 스위치블록회로는 또한 제 2 및 제 3 예와 동일한 방식으로 트랜스의 입력과 회선(전원) 사이에서 서서히 접속 및 단절될 수 있기 때문에 서지전압의 발생이 억제될 수 있다. 게다가, 이 경우에 다음의 독특한 효과가 획득될 수 있다.
상기 언급된 제 2 예 또는 제 3 예의 스위치블록회로에서 전화국측에 의해서 수행된 회선절연시험을 할 때 200 볼트를 초과하는 고압이 또한 포토커플러(PC)와 병렬로 접속된 커패시터-레지스터회로에서 커패시터(CF)에 적용되기 때문에 커패시터는 이 전압을 견딜 수 있는 유전체강도를 가져야 한다. 이에 반해서, 제 4 예의 스위치블록회로에서 부가된 비선형전류증폭기(25cd)는 지너다이오드(Dz) 를 가지기 때문에 지너다이오드(Dz)의 지너전압은 전화국측으로부터 통상적으로 공급된 전압보다 약간 더 크게 설정될 수 있다.
지너다이오드(Dz)의 지너전압이 상술된 바와 같이 설정되는 경우에 통상적인 회선전압내에서 비선형전류증폭기(25cd)에서의 지너다이오드(Dz)는 턴온되지 않고 동작상태로 되지 않기 때문에 부가된 비선형전류증폭기(25cd)는 무시될 수 있다. 그러나, 부가된 커패시터-레지스터회로는 상술된 바와 같이 동작된다.
이에 반해서, 회선전압이 대기시간에서 실행된 회선절연시험시 상승할 때 제 1 레벨변환회로(25c)에서의 정전류회로(25cb)는 트리거로서 상승전압을 취함으로써 턴온되고 부가된 커패시터-레지스터회로(25cc)의 커패시터(CF)를 충전한다. 커패시터(CF)의 충전전압이 부가된 비선형전류증폭기(25cd)의 지너다이오드(Dz)의 지너전압에 이를 때 부가된 비선형전류증폭기(25cd)는 동작하기 시작하고 지너전압으로 커패시터(CF)의 단자들간의 전압을 클램프한다.
부가된 비선형전류증폭기(25cd)가 동작하기 시작할 때 출력전류는 제 1 레벨변환회로(25c)에서 정전류회로(25cd)의 정전류값을 감소시키도록 동작한다. 다시 말해서, 제 1 레벨변환회로(25c)에서 비선형전류증폭기(25cd)와 정전류회로(25cb)를 함께 결합시킴으로써 구성되고 소전류값에 의해서 밸런스된 새로운 정전류루프회로는 동작하기 시작한다.
제 1 레벨변환회로(25c)를 통하여 흐르는 전류 (또한, 지너다이오드(Dz)를 통하여 흐르는 전류)는 새로운 정전류루프회로의 동작으로 새로운 배런싱전류값으로 감소한다.
절연시험을 소거할 수 있고 또한 지너전압을 유지할 수 있는 값으로 새로운 밸런싱값을 설정함으로써 지너전압 및 그 이하로 부가된 커패시터-레지스터회로에 적용된 전압을 제한하고, 그리고 절연시험을 소거할 수 있다.
도 43에서 도시된 바와 같이, 도 42에서 사용된 부가된 커패시터-레지스터회로(25cc) 대신에 다이오드(D)와 커패시터(CF)로 구성된 밀러커패시터와 레지스터(RF)로 구성된 직렬회로(25ce)가 사용될 수 있다. 커패시터부를 밀러회로로 함으로써 커패시터(CF)는 커패시턴스가 1/β로 감소될 수 있다. 여기서, β는 트랜지스터(Qc)의 접지이미터전류증폭인자이다.
제 2 예의 스위치블록회로의 효과외에 제 4 예의 스위치블록회로는 (1) 부가된 커패시터-레지스터회로의 커패시터(CF)가 유전체강도가 그렇게 높지 않고, 그리고 (2) 특히, 도 43 의 회로는 부가된 커패시터-레지스터회로가 커패시턴스가 작다는 효과를 가져온다.
2. 제 2 실시예
제 1 실시예의 오프후크 신호 및 다이얼펄스 발생회로(20)는 제 4 제어신호(S4)에 따른 동작상태로 변하는 필터회로(23a)가 구비된다. 그러나, 전화국측전력공급시스템이 정전압 정저항시스템이고, 회선거리는 회선전압이 일정한 값 이상으로 유지될 수 있는 범위로 있는 경우가 있다. 예를 들어, 이것은 도 3의 회로예이다. 이 경우에, 회선거리는 부귀환회로 또는 전압클램핑회로(23d)가 전압/전류변환회로(23c)의 출력전류(Io)를 일정하게 유지하도록 적당하게 동작하는 짧은 거리회선으로 제한된다. 이런 상태하에서, 다이얼펄스회로(23)는 턴온될 때 정전류특성(오프후크동작에서 교류신호로 고임피던스를 확보할 수 있는 특성)을 나타낸다. 본래, 커패시터(CF)를 제공하는 주목적은 레지스터(R6) 및 커패시터(CF)로 저역필터를 형성하고, 또한 정전류회로(23c) 및 부귀환회로 또는 전압클램핑회로(23d)가 동작할 수 없는 (회선전압이 낮아지는) 긴거리회선의 상태하에서 전압/전류변환회로(23c) 및 커패시터(CF)로 의사인덕턴스를 형성함으로써 오프후크신호로서 직류전류를 확보하고, 교류신호에 대하여 고임피던스를 가질 수 있다. 회선길이가 짧은 거리로 제한되는 상기 언급된 상태하에서, 커패시터(CF)가 제거될 때조차 전압/전류변환회로(23c)는 부귀환회로 또는 전압클램핑회로(23d)의 효과로 인한 정전류특성을 가지기 때문에 오프후크신호로서 직류전류를 확보하고, 교류신호에 대하여 고임피던스를 가질 수 있다. 그리고, 커패시터를 포함하지 않을 때 고속스위칭동작은 다이얼펄스 등을 보낼 때 실행된다. 이 제 2 실시예의 오프후크 신호 및 다이얼펄스 발생회로는 그것에 대한 예이다.
도 44는 제 2 실시예의 오프후크 신호 및 다이얼펄스 발생회로(30)의 기본구성을 설명하는 블록다이어그램이고, 그리고 도 1 에 상응한다.
제 2 실시예의 오프후크 신호 및 다이얼펄스 발생회로(30) (이하, 제 2 실시예의 신호발생회로(30)로서 언급된다) 는 제 1 실시예에서 사용된 임피던스회로(23A)가 구비되는 것 대신에 전파정류회로(21)의 출력측과 병렬로 접속되고, 그리고 전압을 가할 때 정전류가 흐르는 정전류회로블록(23Y)가 구비되는 것을 특징으로 한다. 이 회로는 다음에서 구체적으로 설명된다. 그러나, 제 2 실시예의 신호발생회로(30)에서 스위치블록회로(25)는 실제적으로 제 1 실시예에서 설명된 다양한 스위치블록회로를 사용할 수 있기 때문에 이들의 설명은 생략된다. 그러면, 제 2 실시예의 신호발생회로(30)에서 다이얼펄스회로(23X)의 약간의 구체예만이 설명된다.
도 45는 제 2 실시예의 신호발생회로(30)에서 다이얼펄스회로의 제 1 회로예를 도시하는 블록다이어그램이다.
제 2 실시예의 다이얼펄스회로의 제 1 회로예는 제 1 스위치회로(23B), 정전류회로(23ya) 및 레지스터(R6)가 구비되어 있고, 이들은 서로 직렬로 접속되어 있다. 게다가, 이 회로예는 입력전압에 상응하는 전류(Io)를 출력하는 전압/전류변환회로(23c)와 일정한 값 이하로 전압/전류변환회로(23c)의 출력전류를 유지하는 부귀환회로 또는 전압클램핑회로(23d)가 구비되어 있다. 이 제 1 회로예에서 본 발명에서 소위 말하는 정전류소블록(23y)은 정전류회로(23ya)와 레지스터(R6)로 구성된다. 레지스터(R6)는 정전류회로(23ya) 포화될 때조차 정전류소블록(23y)의 정전류동작을 보상하기 때문에 레지스터(R6)는 항상 필수적이지는 않다 (다음예에서도 동일하다). 또는 이에 반해서, 정전류소블록(23y)은 때때로 단순화시키기 위하여 대저항을 갖는 레지스터(R6)로 구성된다 (다음에서 도 46 등 참조). 제 1 스위치회로가 도 45 의 제 1 회로예에서 + 전원단자와 정전류회로(23ya) 사이에 제공되지만 제 1 스위치회로(23b)와 정전류회로(23ya)의 접속순서는 변화될 수 있다. 이 제 1 회로예에는 도 3을 참조로 하여 설명된 다이얼펄스회로로부터 정논리회로(23aa), 정전류회로 또는 대저항회로(23ab), 다이오드(D1) 및 커패시터(CF)를 제거함으로써 구성된 회로이다.
제 2 실시예의 다이얼펄스회로의 제 1 회로예의 상세회로예는 각각 도 46a, 도 46b, 도 47, 도 48a 및 도 48b에서 도시되어 있다. 이들 회로예는 제 1 실시예의 신호발생회로(20)에서 설명된 다이얼펄스회로의 정전류회로 등으로 구성되기 때문에 이들의 상세한 설명은 생략된다.
도 49 는 제 2 실시예의 신호발생회로(30)의 다이얼펄스회로의 제 2 회로예를 도시하는 블록다이어그램이다.
제 2 실시예의 다이얼펄스회로예-2에서 정전류소블록(23y)는 공통단자가 제 1 스위치회로에 접속되고, 전류입력단자와 전류출력단자를 갖는 전류밀러회로(23yb), 상기 전류입력단자와 - 전원단자사이에 접속된 정전류회로(23ya) 및 전류밀러회로(23yb)의 전류출력단자에 접속된 레지스터(R6)로 구성된다. 이들외에, 도 45에서 도시된 제 1 회로예와 동일한 방식으로 정전류소블록(23y)은 전압/전류변환회로(23c) 및 부귀환회로 또는 전압클램핑회로(23d)가 구비된다. 이 회로예-2는 제 1 실시예에서 도 7을 참조로 하여 설명된 다이얼펄스회로로부터 정논리회로(23ae), 다이오드(D1) 및 커패시터(CF)를 제거함으로써 구성된 회로이다.
제 2 실시예의 다이얼펄스회로의 제 2 회로예의 상세회로예는 각각 도 50a 및 도 50b 에서 도시된다. 이들 상세회로예는 제 1 실시예의 신호발생회로(20)에서 설명된 다이얼펄스회로의 전류밀러회로, 정전류회로 등으로 구성되기 때문에 이들의 상세한 설명은 생략된다.
도 51은 제 2 실시예의 신호발생회로(30)의 다이얼펄스회로의 제 3 회로예를 도시하는 블록다이어그램이다.
제 2 실시예의 다이얼펄스회로의 제 3 회로예에서 제 1 스위치회로(23B)는 도 49에 도시된 제 2 회로예의 회로와 서로 다른 위치로 위치된다. 다시 말해서, 이 제 3 회로예에서 제 1 스위치회로(23B)는 전류밀러회로의 입력단자에 접속되는 회로시스템에서 특정위치로 제공되고, 그리고 정전류소블록(23y)의 입력단자는 + 전원단자에 접속된다. 도 51에서 전류밀러회로(23yb)의 공통단자가 + 전원단자에 접속되고 제 1 스위치회로(23B)가 정전류회로(23ya)와 - 전원단자사이에 제공된 예가 도시된다. 제 1 스위치회로(23B)와 정전류회로(23ya)는 서로 직렬로 접속되어 있기 때문에 이들은 접속순서가 서로 변화될 수 있다. 이들외에, 도 45 및 도 49에서 도시된 회로와 동일한 방식으로 이 제 3 회로예는 전압/전류변환회로(23c) 및 부귀환회로 또는 전압클램핑회로(23d)가 구비된다. 이 제 3 회로예는 제 1 실시예에서 도 14 를 참조로 하여 설명된 다이얼펄스회로로부터 정논리회로(23ae), 다이오드(D1) 및 커패시터(CF)를 제거함으로써 구성된 회로이다.
제 2 실시예의 다이얼펄스회로의 제 3 회로예의 상세회로예는 각각 도 52a 및 도 52b에서 도시된다. 이들의 상세한 설명은 생략된다.
제 2 실시예의 신호발생회로(30)에서 다이얼펄스회로(23X)는 정전류회로(23Y) 및 제 1 스위치회로(23B)로 이루어진다. 이러한 경우에서조차 회선전압이 일정한 값으로 유지되고, 부귀환회로 또는 전압클램핑회로(23d)가 전압/전류변환회로(23c)의 출력전류(Io)를 일정하게 유지하도록 작동가능한 상태로 있을 때 (도 45, 도 49 및 도 51) 다이얼펄스회로가 턴온될 때 다이얼펄스회로의 단자측이 정전류특성을 나타낸다 (고교류전류임피던스가 오프후크동작시에 확보된다). 따라서, 다이얼펄스회로는 커패시터(CF)를 사용하지 않으며 교류신호로 고임피던스상태로 되게 할 수 있다. 그리고, 커패시터(CF)를 갖지 않기 때문에 고속스위칭동작이 실행될 수 있다 (다이얼펄스를 보낼 때).
그러므로, 전화국측전력공급시스템이 정전압 정저항시스템이고, 다이얼펄스회로는 회선전압이 일정한 값 이상으로 유지될 수 있는 짧은 거리회선에 접속된 단말회로로서 사용된다는 가정하에서 제 2 실시예의 커패시터(CF)를 갖지 않는 다이얼펄스회로가 적합하다. 커패시터(CF)는 종종 별개의 구성요소로서 사용될 수 있다. 제 2 실시예의 신호발생회로(30)에 따르면, 커패시터(CF)는 불필요할 수 있기 때문에 별개의 구성요소의 수는 어느 정도 감소될 수 있다.
3. 제 3 발명의 설명
이어서, 제 1 발명의 오프후크 신호 및 다이얼펄스 발생회로와 비교하여 회로를 형성하는 구성요소의 수를 감소시킬 수 있는 오프후크 신호 및 다이얼펄스 발생회로의 발명(제 3 발명)의 실시예는 다음에서 설명된다.
도 54 는 제 3 발명의 오프후크 신호 및 다이얼펄스 발생회로(100) (이하, 신호발생회로로 언급된다)의 구성을 설명하는 도면이다. 그러면 , 설명을 위하여 통신단말트랜스(L), 직류전류를 차단하는 커패시터(C) 및 제어부(200)는 다이얼펄스발생회로(100)와 함께 도시된다.
제어부(200)는 예를 들어, 전화기 또는 논링잉 통신단말유니트에 내장된다. 이 제어부(200)는 신호발생회로(100)가 신호발생회로(100)로의 특정동작을 실행하기 위하여 제 1 제어신호(S1), 제 5 제어신호(S5) 및 제 7 제어신호(S7)를 출력한다. 다음의 실시예에서 신호발생회로(100)가 특정동작을 실행하기 위한 제 6 제어신호(S6)가 제어부(200)에 의해서 발생되는 경우가 있다.
이 신호발생회로(100)는 전화회선(11)과, 통신단말트랜스(L) 및 이 트랜스(L)와 직렬로 접속되고 직류전류를 차단하는 커패시터(C)를 갖는 트랜스부(210) 사이에 제공된다.
신호발생회로(100)는 제 1 제어신호(S1)가 오프후크 신호 또는 다이얼펄스를 형성하는 경우에 전화회선(11)을 통하여 전화국측으로 오프후크 신호 또는 다이얼펄스를 보낸다. 그리고, 제 3 발명의 특징으로서 상기 오프후크 신호 및 다이얼펄스 발생회로(100)는 ;
(X) 전화회선의 회선전압을 전파로 정류하는 전파정류회로(21),
(Y) 상기 전파정류회로(21)의 출력단자들(+ 및 -)간에 접속되고, 그리고 임피던스회로(110) 및 제 1 제어신호(S1)에 의해서 턴온/오프되는 제 1 스위치회로(21B)를 포함하며, 상기 임피던스회로(110)는 상기 제 5 제어신호(S5)로 동기되고 상기 제 5 제어신호(S5)의 신호레벨을 상기 다이얼펄스회로(130)에 적합한 레벨로 변환시킴으로써 획득되는 제 6 제어신호(S6)가 온상태인 경우에 인덕턴스성분을 갖는 상태로 동작하고, 상기 제 6 제어신호(S6)가 오프상태인 경우 인덕턴스를 갖지 않는 상태로 동작하고, 그리고 상기 임피던스회로(110)를 통하여 흐르는 전류는 상기 제 1 스위치회로(23B)에 의해서 턴온/오프되는 다이얼펄스회로(130), 및
(Z) 상기 전파정류회로의 출력단자들(+ 및 -) 사이에 접속되고, 제 4 스위치회로(140)와 제 5 스위치회로(150)로 구성된 직렬회로로 이루어지며, 상기 트랜스부(210)는 상기 제 5 스위치로회로(150)와 병렬로 접속되고, 그리고 상기 제 4 스위치회로(140)는 상기 제 5 제어신호(S5)가 상기 제 4 스위치회로(140)로 입력되는 경우 턴온되고, 상기 트랜스부(210)와 전화회선(11)을 서로 접속하고, 그리고 상기 제 5 스위치회로(150)는 제 7 제어신호(S7)가 제 5 스위치회로(150)로 입력되고, 상기 제 5 제어신호(S5)가 상기 제 4 스위치회로(140) 내로 입력되는 경우에 상기 제 4 스위치회로(140)에서 통신단말트랜스(L)의 교류동작을 보증하는 바이어스전류를 흐르게 하고 상기 제 7 제어신호(S7)가 상기 제 5 스위치회로(150)에 입력되고, 상기 제 5 제어신호(S5)가 상기제 4 스위치회로(140)에 입력되지 않는 경우에 상기 트랜스부(210)의 입력단자들(T1 및 T2)을 서로 단락시키는 스위치블록회로(160)로 이루어져 있다.
이 신호발생회로(100)는 다음의 방식으로 동작될 수 있다. 제 5 제어신호(S2)가 신호발생회로(100)로 입력되지 않을 때(논리레벨이 낮을 때) 제 4 스위치회로(140)는 오프가 된다. 제 7 제어신호(S7)가 신호발생회로(100)로 입력되지 않을 때 (논리레벨이 낮을 때) 제 5 스위치회로(150)는 오프가 된다. 따라서, 제 5 및 제 7 제어신호(S5 및 S7)가 신호발생회로(100)로 입력되지 않을 때 트랜스(L)의 입력단자는 서로 단절되고, 트랜스(L) 및 회선은 이들이 서로 단절되는 상태로 된다. 그러므로, 전화기는 대기상태로 된다. 제 6 제어신호(S6)는 제 5 제어신호(S5)로 동기된다. 따라서, 제 6 제어신호(S6)가 또한 대기상태로 오프되기 때문에 임피던스회로(110)는 무인덕턴스상태로 된다.
대기상태로 신호발생회로(100)가 오프후크신호를 발생시키기 위하여 제 1 제어신호(S1)는 턴온된다. 그리고, 오프후크신호를 발생시키는 상태로 신호발생회로(100)가 다이얼펄스를 발생시키기 위하여 제 1 제어신호(S1)는 다이얼수에 따라 턴오프/온된다.
이에 반해서, 신호발생회로(100)가 통화신호와 같은 교류신호를 조정하기 위하여 통화가능한 신호 등은 전화국으로부터 보내지고, 제 5 제어신호(S5) 및 제 7 제어신호(S7) 는 각각 입력된다 (온상태, 즉 고레벨상태로 된다). 그러면, 제 5 스위치회로(150)는 바이어스전류가 제 4 스위치회로(140)에서 흐르게 한다. 그리고, 제 4 스위치회로(140)는 트랜스(L) 및 회선을 서로 접속시킨다. 그러므로, 교류신호가 트랜스(L)에서 흐르게 할 수 있다.
제 3 발명의 신호발생회로(100)는 스위치블록회로(160)의 제 5 스위치회로(150)가 통신단말트랜스의 입력단자를 단락시키는 기능 및 바이어스전류가 제 4 스위치회로(140)에서 흐르게 하는 기능을 갖게 한다. 이로 인하여, 스위치블록회로(160)을 구성하는 구성요소의 수는 제 1 발명과 비교하여 감소될 수 있다. 게다가, 제 3 발명에서, 다이얼펄스회로(130)는 제 6 제어신호(S6)가 오프되는 경우에서 무인덕턴스의 상태로 동작한다. 따라서, 제 6 제어신호(S6)를 수신하는 회로는 NOT 회로가 실시될 수 있다. 이에 반해서, 제 1 발명에서 다이얼펄스회로(23) (도 1 참조)는 제 4 제어신호(S4)가 온이되는 경우에 무인덕턴스의 상태로 동작한다. 그러므로 2 스테이지 NOT 회로를 갖춘 제 4 제어신호를 수신하는 회로를 실현해야 한다. 따라서, 제 3 발명은 제 1 발명과 비교하여 다이얼펄스회로를 구성하는 구성요소의 수를 감소시킬 수 있다. 이점으로부터 제 3 발명에 따르면, 오프후크 신호 및 다이얼펄스 발생회로를 구성하는 구성요소의 수는 제 1 발명과 비교하여 감소될 수 있다.
이어서, 다이얼펄스회로(130) 및 스위치블록회로(160)의 구체적인 구성은 순서대로 설명된다.
다음의 설명에서 사용된 도면에서 제 1 발명에서 사용된 수와 동일한 수로 제 1 발명의 신호발생회로(20)에서 포함된 구성요소로서 동일한 구성요소가 주어지고, 그들의 이중설명은 때때로 생략될 수도 있다.
3-1. 다이얼펄스회로의 구체예
3-1-1. 제 1 예
도 55는 제 3 발명의 다이얼펄스회로의 제 1 예를 도시하는 블록다이어그램이다.
도 55에서 도시된 다이얼펄스회로(130)는 도 3에 의해서 설명된 다이얼펄스회로를 부분적으로 변화시켜서 획득된 회로이다. 다시 말해서, 도 55에서 도시된 다이얼펄스회로(130)는 도 3에 의해서 설명된 필터회로(23a) 대신에 새로운 필터회로(131)가 구비되어 있다.
이 새로운 필터회로(131)는 정전류회로(23ac) 및 고저항레지스터(R6)로 구성된 직렬회로, 커패시터(CF), 다이오드(D1), 정전류 또는 대저항회로(23ab) 및 NOT 회로(131a)가 구비된다.
정전류회로(23ac) 및 고저항레지스터(R6)로 구성된 직렬회로는 필터회로(131)의 전압입력단자(ViF)와 출력단자(Vo) 사이에 접속된다. 이 정전류회로(23ac)는 전압이 이 회로에 가해질 때 정전류가 흐르게 한다. 그러나, 정전류회로(23ac)는 때때로 생략(단락)될 수도 있다.
NOT 회로(131a)는 입력단자, 출력단자 및 접지단자를 갖는다. 이 NOT 회로(131a)의 접지단자는 임피던스회로(130)의 접지단자에 접지되고, 입력단자는 상기 제 6 제어신호용 입력단자로서 사용된다.
커패시터(CF)는 필터회로(131)의 출력단자(Vo)와 NOT 회로(131a)의 출력단자사이에 접속된다.
다이오드(D1)의 음극은 필터회로(131)의 출력단자(Vo)에 접속되고, 양극은 NOT 회로(131a)의 출력단자이다.
NOT 회로(131a)는 예를 들어, 도 60에서 도시된 바와 같이 NPN 트랜지스터로 구성될 수 있고 그 베이스에는 레지스터(RB)가 접속된다.
3-1-2. 제 2 예
도 56은 제 3 발명의 다이얼펄스회로의 제 2 예를 도시하는 블록다이어그램이다.
도 56에서 도시된 다이얼펄스회로(130)는 도 6에 의해서 설명된 다이얼펄스회로를 부분적으로 변화시켜서 획득된 회로이다. 다시 말해서, 도 56에서 도시된 다이얼펄스회로(132)는 도 6에 의해서 설명된 필터회로(23a) 대신에 새로운 필터회로(132)가 구비되어 있다.
이 새로운 필터회로(132)는 전류밀러회로(23ad), 정전류회로(23af) 및 고저항레지스터(R6)로 구성된 직렬회로, 커패시터(CF), 다이오드(D1) 및 NOT 회로(131a)가 구비된다.
전류밀러회로(23ad)의 공통단자(COM)에는 필터회로(132)의 전압입력단자(ViF)에 접속된다.
정전류회로(23af) 및 고저항레지스터(R6)로 구성된 직렬회로는 전류밀러회로(23ad)의 입력단자(I)와 필터회로(132)의 출력단자(Vo) 사이에 접속된다. 이 정전류회로(23af)는 전압이 이 회로에 가해질 때 정전류가 흐르게 한다. 그러나, 정전류회로(23af)는 때때로 생략(단락)될 수도 있다.
NOT 회로(131a)는 입력단자, 출력단자 및 접지단자를 갖는다. 이 NOT 회로(131a)의 접지단자는 임피던스회로(130)의 접지단자에 접지되고, NOT 회로(131a)의 입력단자는 상기 제 6 제어신호용 입력단자로서 사용된다. NOT 회로(131a)의 출력단자는 전류밀러회로(23ad)의 출력단자(O)에 접속된다.
커패시터(CF)는 필터회로(132)의 출력단자(Vo)와 NOT 회로(131a)의 출력단자사이에 접속된다.
다이오드(D1)의 음극은 필터회로(132)의 출력단자(Vo)에 접속되고, 양극은 NOT 회로(131a)의 출력단자에 접속된다.
3-1-3. 제 3 예
도 57은 제 3 발명의 다이얼펄스회로(130)의 제 3 예를 도시하는 블록다이어그램이다.
도 57에서 도시된 다이얼펄스회로(130)는 도 7에 의해서 설명된 다이얼펄스회로를 부분적으로 변화시켜서 획득된 회로이다. 다시 말해서, 도 57에서 도시된 다이얼펄스회로(130)는 도 7에 의해서 설명된 필터회로(23a) 대신에 새로운 필터회로(133)가 구비되어 있다.
이 새로운 필터회로(133)는 전류밀러회로(23ad), 정전류회로 또는 대저항레지스터(23af), 고저항레지스터(R6), 커패시터(CF), 다이오드(D1) 및 NOT 회로(131a)가 구비된다.
전류밀러회로(23ad)의 공통단자(COM)는 필터회로(133)의 전압입력단자(ViF)에 접속된다.
고저항레지스터(R6)는 전류밀러회로(23ad)의 출력단자(O)와 필터회로(133)의 출력단자(Vo) 사이에 접속된다.
NOT 회로(131a)는 입력단자, 출력단자 및 접지단자를 갖는다. 이 NOT 회로(131a)의 접지단자는 임피던스회로(130)의 접지단자에 접지되고, NOT 회로(131a)의 입력단자는 상기 제 6 제어신호용 입력단자로서 사용된다.
정전류회로 또는 대저항회로(23af)는 NOT 회로(131a)의 출력단자와 전류밀러회로(23ad)의 입력단자(I) 사이에 접속된다.
커패시터(CF)는 필터회로(133)의 출력단자(Vo)와 NOT 회로(131a)의 출력단자사이에 접속된다.
다이오드(D1)의 음극은 필터회로(133)의 출력단자(Vo)에 접속되고, 양극은 NOT 회로(131a)의 출력단자에 접속된다.
3-1-4. 제 4 예
도 58은 제 3 발명의 다이얼펄스회로(130)의 제 4 예를 도시하는 블록다이어그램이다.
도 58에서 도시된 다이얼펄스회로(130)는 도 56에 의해서 설명된 제 2 예의 다이얼펄스회로를 부분적으로 변화시켜서 획득된 회로이다. 다시 말해서, 이 회로에서 제 1 스위치회로(23B)는 제 1 스위치회로(23B)가 전류밀러회로(23ad)의 입력단자(I)에 접속되고, 상기 입력단자에 입력된 전류를 턴온/오프할 수 있는 회로시스템내부의 임의의 위치에 제공되고, 그리고 필터회로(134)의 전압입력단자(ViF)는 + 전력단자에 접속된다. 도 58 의 예에서, 제 1 스위치회로(23B)는 전류밀러회로(23ad)의 입력단자(I)와 정전류회로(23af) 사이에 접속된다.
3-1-5. 제 5 예
도 59은 제 3 발명의 다이얼펄스회로(130)의 제 5 예를 도시하는 블록다이어그램이다.
도 59에서 도시된 다이얼펄스회로(130)는 도 57에 의해서 설명된 제 3 예의 다이얼펄스회로를 부분적으로 변화시켜서 획득된 회로이다. 다시 말해서, 이 회로에서 제 1 스위치회로(23B)는 제 1 스위치회로(23B)가 전류밀러회로(23ad)의 입력단자(I)에 접속되고, 상기 입력단자에 입력된 전류를 턴온/오프할 수 있는 회로시스템내부의 임의의 위치에 제공되고, 그리고 필터회로(134)의 전압입력단자(ViF)는 + 전력단자에 접속된다. 도 59의 예에서, 제 1 스위치회로(23B)는 전류밀러회로(23ad)의 입력단자(I)와 정전류회로(23af) 사이에 접속된다.
상기 언급된 제 3 발명의 제 1 내지 제 5 예의 다이얼펄스회로는 커패시터(CF)의 접지측단자가 접지에 접속되거나 또는 접지로부터 단절되는 것에 의해서 결정된 논리레벨이 제 1 발명과 반대인 것을 제외하고는 제 1 발명과 동일하게 동작한다. 다시 말해서,제 6 제어신호(S6)가 온일 때(고레벨에서) 제 3 발명의 다이얼펄스회로(130)는 인덕턴스상태로 되고, 그리고 제 6 제어신호(S6)가 오프일 때 (저레벨에서) 다이얼펄스회로(130)는 무인덕턴스상태로 된다.
3-2. 스위치블록회로의 구체예
도 61은 제 3 발명의 스위치블록회로(160)의 예를 도시하는 블록다이어그램이다. 여기서, 다이얼펄스회로(130) 및 트랜스부(210)도 또한 함께 도시된다.
이 예의 스위치블록회로(160)는 제 4 스위치회로(140) 및 제 5 스위치회로(150)외에 제 1 인터페이스회로(170) 및 제 2 인터페이스회로(180)가 구비된다.
스위치블록회로(160)가 제 1 인터페이스회로(170) 및 제 2 인터페이스회로(180)이 구비되는 이유는 제어부로부터 출력된 제어신호를 제 4 스위치회로(140) 또는 제 5 스위치회로(150)에 적합한 신호로 변환시키는데 있다. 상세하게, 이것은 제 1 발명의 스위치블록회로가 제 1 및 제 2 레벨변환회로(25c 및 25d)가 구비되는 이유와 동일하다.
제 1 인터페이스회로(170)는 제 7 제어신호를 수신한다. 그리고, 이것은 제 7 제어신호(S7)로 동기되고, 그리고 상기 제 5 스위치회로(150)에 적합한 제 8 제어신호(S8)를 상기 제 5 스위치회로(150)로 출력한다. 제 2 인터페이스회로(180)는 제 5 제어신호를 수신한다. 그리고, 이것은 제 5 제어신호(S5)로 동기되고, 그리고 상기 제 4 스위치회로(140)에 적합한 제 9 제어신호(S9)를 상기 제 4 스위치회로(140)로 출력한다. 게다가, 제 2 인터페이스회로(180)는 제 5 제어신호(S5)로 동기된 제 6 제어신호(S6)를 역시 발생시킨다.
이어서, 제 4 스위치회로(140), 제 5 스위치회로(150), 제 1 인터페이스회로(170) 및 제 2 인터페이스회로(180)의 각각의 상세회로예는 다음에서 설명된다.
도 62는 이들 회로(140 내지 180)의 구체회로다이어그램이다.
제 4 스위치회로(140)는 예를 들어, NPN 트랜지스터(Tr1) 및 베이스와 이미터사이에 제공된 레지스터(R)로 구성된다. NPN 트랜지스터로서, 서로 달링톤접속된 복수의 NPN 트랜지스터로 구성된 트랜지스터그룹이 사용될 수도 있다 (도 67 및 68 참조).
제 5 스위치회로(150)는 예를 들어, 전류밀러회로로 구성된다. 여기서, 이 전류밀러회로에서 공통단자(COM)는 전파정류회로의 출력단자들중의 하나, 즉 이 경우에 + 전력단자에 접속된다. 그리고, 입력단자(I)는 제 7 제어신호에 의해서 턴온/오프되는 정전류회로, 즉 이 경우에 제 1 인터페이스회로(170)에 접속된다. 게다가, 출력단자(O)는 제 4 스위치회로(140)의 NPN 트랜지스터의 컬렉터에 접속된다.
제 1 인터페이스회로(170)는 예를 들어, 제 7 제어신호(S7) 에 의해서 턴온/오프되는 정전류회로로 구성된다.
제 2 인터페이스회로(180)는 예를 들어, 제 5 제어신호(S5)에 의해서 턴온/오프되는 정전류회로로 구성된다. 정전류회로의 출력은 제 4 스위치회로(140)의 NPN 트랜지스터의 베이스에 접속된다.
도 62에서 도시된 회로의 동작이 설명된다. 제 7 제어신호(S7)가 입력될 때 전류는 제 1 인터페이스회로(170)를 구성하는 정전류회로에서 흐르기 때문에 전류는 제 5 스위치회로(150)를 구성하는 전류밀러회로의 입력측에서 트랜지스터에 흐른다. 전류밀러회로는 이에 응답하여 출력단자(O)를 통하여 전류가 흐르도록 시도한다. 이때 제 4 스위치회로(140)가 온이면 제 4 스위치회로(140)를 통하는 전류가 형성되기 때문에 전류는 상기 출력단자(O)를 통하여 흐른다. 이 전류는 제 4스위치회로의 바이어스전류가 된다.
이에 반해서, 제 4 스위치회로(140)가 오프일 때 제 5 스위치회로(150)인 전류밀러회로는 출력단자측에서 전류경로를 갖지 않기 때문에 상기 전류밀러회로의 출력트랜지스터는 포화동작을 실행한다. 이에 따라, 트랜스의 입력단자는 이 출력트랜지스터에 의해서 서로 단락된다. 이들로부터, 제 5 스위치회로(150)의 기능은 전류밀러회로의 제 5 스위치회로(150)를 제조함으로써 획득될 수 있다는 것을 알 수 있다.
제 5 스위치회로(150)로서, 입력전류가 설정값 이상일 때 증폭인자가 신속하게 낮아지게 되는 전류증폭회로는 전류밀러회로대신에 사용될 수 있다.
3-3. 제 3 발명의 다른 예
3-3-1.
제 1 발명의 제 4 및 제 5 예의 다이얼펄스회로의 아이디어는 제 3 발명의 신호발생회로(100)에서 제공된 다이얼펄스회로에 부가될 수 있다. 다시 말해서, 다이얼펄스회로에 커패시터방전회로, 전압클램핑회로 등을 부가하는 아이디어는 이 제 3 발명에 적용될 수 있다. 이것은 다음에서 설명된다.
도 63은 도 55에 의해서 설명된 다이얼펄스회로에 제 1 발명에서 설명된 커패시터방전회로(23ag), 전압클램핑회로(23ak), 제 2 전압클램핑회로(23al)와 충전제한레지스터(R)로 구성된 직렬회로, 역류방지다이오드(D2) 및 스피드업다이오드(D3)중의 하나이상을 부가하는 경우를 설명하는 설명도이다.
제 3 발명의 경우에 스피드업다이오드(D3), 즉 다이얼펄스회로로의 전압/전류변환회로(23c)의 입력단자부근의 표유용량에 축적된 전하를 방출하는 다이오드를 부가할 때 필터회로(131)의 적당한 위치에서 (이 경우에서 단자(ViF)와 접지단자사이에서) 전하를 방전하는 정전류회로 또는 대저항레지스터(23am)를 제공해야 한다. 이것외에, 즉 커패시터방전회로(23ag), 커패시터방전회로(23ah), 전압클램핑회로(23ak), 제 2 전압전압클램핑회로(23al)와 충전제한레지스터(R)로 구성된 직렬회로, 또는 역전방지다이오드(D2)가 제공되는 경우에 이것은 제 1 발명에서 설명된 것과 동일한 방식으로 다이얼펄스회로와 이들을 접속하게 할 수 있다.
도 64a 및 도 64b는 커패시터(CF)를 충전할 때 충전속도를 개선하는 전압클램핑회로(23ai) 또는 전류완충기능을 갖는 전압클램핑회로(23aj)가 제공되는 예를 특히 도시하고 있다. 도 64가 준비되는 이유는 도 63에서 전압클램핑회로(23ak 및 23al)와 전압클램핑회로(23ai 및 23aj) 사이의 차이를 명확하게 하기 위해서이다 (참고삼아 , 제 1 발명의 제 5 내지 제 7 예의 다이얼펄스회로의 설명을 언급한다).
커패시터방전회로를 부가하는 아이디어는 도 56 내지 도 59에서 도시된 다이얼펄스회로에 적용될 수 있다. 그리고, 전압클램핑회로 및 역류방지다이오드(D2)를 부가하는 아이디어는 제 1 스위치회로(23B)가 도 56 및 도 57에서 도시된 바와 같이 전원과 필터회로(23a)의 전압입력단자사이에서 제공될 수 있다. 도 63의 예는 제 2 정전류회로 또는 대저항레이스터(23am)가 특히 구비되어 있지만 필터회로(131)의 접지가 한쪽 단부에 접속되고 다른쪽 단부가 제 1 스위치회로(23B)에 의해서 턴온/오프되는 정전류회로 또는 대저항레지스터가 있다면 스피드업다이오드(D3)는 전압/전류변환회로(23c)의 입력단자(Vi1)와 상기 정전류회로 또는 대저항레지스터의 상기 턴온/오프단자사이에서 접지될 수도 있다. 바람직한 예는 도 66 에서 도시되나, 그 동작은 나중에 설명된다.
3-3-2.
제 3 발명에서, 필터회로(131) 내부의 커패시터(CF)의 접지측단자는 NOT 회로(131a)의 출력단자의 레벨이 낮아질 때 접지된다. 그리고 커패시터(CF)의 접지측단자가 접지될 때 커패시터(CF)에서 교류신호가 흘러야한다. 그러나, NOT 회로(131a)는 일반적으로 반도체장치로 구성된다. 반도체장치는 전류가 한방향으로만 흐르게 할 수 있다. 그러면, NOT 회로(131a)의 출력단자가 레벨이 낮아지면서 커패시터(CF)의 교류동작을 발생시키는 바이어스전류가 NOT 회로에서 흐르게 해야 한다. 그러면, 도 55 에서 도시된 정전류회로 또는 대저항레지스터(23ab) 또는 도 56에서 도시된 전류밀러회로(23ad)는 이 바이어스전류를 발생시켰다. 그리고, 이 바이어스 전류는 NOT 회로(131a)의 출력이 레벨이 낮아질 때 이 NOT 회로(131a)의 출력단자를 통하여 흐른다. NOT 회로(131a)의 출력이 레벨이 높아지고, 커패시터(CF)의 접지측단자가 중성상태로 될 때, 그리고 방전이 종료된 후 바이어스전류는 다이오드(D1)에서 흐르고 커패시터(CF)를 단락시키는 역할을 한다.
그러나, 커패시터방전회로(23ag 또는 23ah)가 제공되는 경우에 NOT 회로(131a)의 출력이 높은 레벨로 될 때 (제 6 제어신호(S6)가 저레벨이 될 때) 커패시터(CF)는 커패시터방전회로(23ag 또는 23ah)에 의해서 축전된 양전하를 방전시키고, 그리고 이후 커패시터(CF)는 양전하를 축전시키는 것이 방지된다. 그러면, NOT 회로(131a)의 출력이 고레벨로 될 때 바이어스전류가 0이 되면 다이오드(D1)는 생략될 수 있다. 이 예는 이것을 달성하는데 있다. 도 65a 및 도 65b 는 다이오드(D1)를 생략할 수 있는 신호발생회로를 실시하기 위한 다이얼펄스회로의 회로다이어그램이다.
이 다이얼펄스회로는 이미 언급된 필터회로(131 내지 135) 대신에 새로운 필터회로(136)이 구비되어 있다.
이 새로운 필터회로(136)는 정전류회로(23ac) 및 고저항레지스터(R6)로 구성된 직렬회로, NOT 회로(131a), 커패시터(CF), 바이어스회로(23an) 및 커패시터방전회로(23ag) (23ah가 또한 사용될 수 있음)가 구비된다.
정전류회로(23ac) 및 고저항레지스터(R6)로 구성된 직렬회로는 필터회로(136)의 전압입력단자(ViF)와 출력단자(Vo) 사이에 접속된다. 이 정전류회로(23ac)는 전압이 이 회로에 가해질 때 정전류가 흐르는 정전류회로이다. 그러나, 이 정전류회로는 약간의 경우에서 생략(단락)될 수도 있다.
NOT 회로(131a)는 입력단자, 출력단자 및 접지단자를 갖는다. 이 NOT 회로(131a)의 접지단자는 임피던스회로(110)의 접지단자에 접속되고, 입력단자는 제 6 제어신호(S6)를 위한 입력단자로서 사용된다.
커패시터(CF)는 필터회로(136)의 출력단자(Vo)와 NOT 회로(131a)의 출력단자사이에 접속된다.
바이어스회로(23an)는 NOT 회로(131a)의 출력이 저레벨일 때만 커패시터(CF)에서 교류신호가 흐르는 것을 보증하는 바이어스전류가 NOT 회로(131a)의 출력단자를 통하여 흐르게 하는 회로이다. 이 바이어스회로(23an)는 임의의, 그리고 바람직한 회로로 구성될 수 있다.
도 65a 에서 도시된 회로에서 바이어스회로(23an)는 동상이고 제 6 제어신호(S6)로 동기된 전압신호(VB)와 정전류회로 또는 대저항레지스터(23ab)로 구성된다. NOT 회로(131a)의 출력이 고레벨로 될 때 상기 바이어스전류(IB)는 0이 된다. 이로 인하여, 다이오드(D1)는 생략될 수 있다. 도 65b 에서 도시된 회로는 제 6 제어신호(S6)가 입력될 때만 외부로부터 NOT 회로(131a)의 출력단자로 바이어스전류(IB)를 공급한다 (이 회로가 고레벨일 때).
쌍극트랜지스터의 NOT 회로(131a)를 사용하는 경우에 제어신호(S6)로서 전류신호를 사용하고, 그리고 고전류레벨로 (상기 바이어스전류(IB)와 동일한 레벨로) 상기 전류신호를 설정함으로써 도 65b의 회로와 동일한 효과가 도 65b의 바이어스전류(IB)를 사용하지 않으며 획득될 수 있다.
3-3-3.
도 66은 다이오드(D1)가 생략되고 스피드업다이오드(D3)가 제공된 다이얼펄스회로의 바람직한 회로예를 도시한다. 이 회로예는 제 3 발명의 신호발생회로를 실시하는 것이 바람직하다.
이 회로예에서 바이어스회로(23an)는 정전류회로 또는 대저항레지스터(23ab) 및 다이오드(D4)로 구성된 직렬회로와 다이오드(D5)로 구성된다.
정전류회로 또는 대저항레지스터(23ab) 및 다이오드(D4)로 구성된 직렬회로 필터회로(137)의 전압입력단자(ViF)와 NOT 회로(131a) 사이에 접속된다. 여기서, 이들은 다이오드(D4)의 음극이 NOT 회로(131a)의 출력단자에 접속되도록 배열된다.
다이오드(D5)는 정전류회로 또는 대저항레지스터(23ab)와 다이오드(D4)의 접점과 필터회로(137)의 접지단자사이에서 접속된다. 여기서, 이 다이오드(D5)는 음극이 필터회로(137)의 접지단자에 접속된다. 게다가, 다이오드(D5)로서 다이오드는 다이오드(D4)보다 순방향동작개시전압 (전도상태가 순방향바이어스로 인하여 발생하는 개시전압)이 더 높은 것이 사용된다. 이와 같은 다이오드(D5)는 서로 직렬로 복수의 다이오드(D4)를 접속시킴으로써 달성될 수 있다.
이 스피드업다이오드(D3), 즉 전압/전류변환회로(23c)의 입력단자부근의 표유용량에 축적된 전하를 방출하는 다이오드(D3)는 정전류회로 또는 대저항레지스터(23ab)의 제 1 스위치회로(23B)에 의해서 턴온/오프되는 단자(필터회로(137)의 전압입력단자(ViF))와 전압/전류변환회로(23c)의 입력단자(Vi1) 사이에서 접속된다. 여기서, 다이오드(D3)는 음극이 전압입력단자(ViF)측에 있도록 접속된다.
커패시터(CF) 및 커패시터방전회로(23ag)는 서로 병렬로 되어 있고 이들은 필터회로(137)의 출력단자(Vo)와 NOT 회로(131a)의 출력단자사이에 접속된다.
도 66에서 도시된 회로는 다음의 방식으로 동작한다. 제어신호(S6)가 입력될 때(이 신호가 고레벨일 때) 정전류회로 또는 대저항레지스터(23ab)의 전류는 다이오드(D4)와 NOT 회로(131a)를 통하여 흐른다. 따라서, 바이어스전류는 NOT 회로에서 흐를 수 있다. 그리고, 제어신호(S6)가 입력되지 않을 때 (이 신호가 저레벨일 때) 정전류회로 또는 대저항레지스터(23ab)의 전류는 다이오드(D5)를 통하여 흐른다. 전압/전류변환회로(23c)의 입력단자부근의 표유용량에 축적된 전하는 정전류회로 또는 대저항레지스터(23ab)에 의해서 접지에 도달한다. 이들로부터, 도 66에서 도시된 회로는 NOT 회로(131a)로 바이어스전류를 공급하고 이 동작을 스피드업하는 2 가지 기능을 실행한다는 것을 알 수 있다.
3-3-4.
도 67 및 도 68은 제 3 발명의 신호발생회로의 보다 상세한 회로다이어그램이다.
구체적으로는, 도 67의 회로예는 도 66에 의해서 설명된 회로이고, 여기서 커패시터방전회로는 제어신호(S6)에 의해서 제어된 커패시터방전회로(23ag)로 구성된다. 게다가, 이 회로에서 역류방지다이오드(D2)는 트랜지스터의 PN 접합부로 구성된다. 다시 말해서, 역류방지다이오드(D2)는 도 67에서 트랜지스터(Qa)의 이미터-베이스접합으로 구성된다. 도 67의 회로예에서, 도 66에서 도시된 정전류회로(23ac)는 단락(생략)된다.
도 68의 회로예는 도 66에 의해서 설명된 회로이고, 여기서 커패시터방전회로는 커패시터(CF)의 접지측단자의 전위가 필터회로(137)의 대지전위와 비교하여 특정전위차 이상으로 낮아지게 될 때 커패시터(CF)의 전하를 자동적으로 방전하는 커패시터방전회로(23ah)로 구성된다. 도 68의 회로예에서 도 66에서 도시된 정전류회로(23ac)는 단락(생략)된다.
도 67 및 도 68 에서, 이제까지 설명에서 사용된 번호는 동일한 방식으로 주회로 구성요소에 주어진다. 도 67 및 도 68에서 도시된 회로의 동작은 이제까지 설명과 동일하기 때문에 설명은 생략된다.
도 67 및 68에서 트랜스(L)의 입력단자들사이에 접속된 레지스터(Rt)는 복수의 바이어스전류레벨이 트랜스(L)의 교류동작을 발생시키기 위하여 필요할 때 접속되는 레지스터이다. 정전류회로는 이 레지스터(Rt) 대신에 사용될 수도 있다. 제 5 스위치회로(150)는 이 레지스터(Rt)와 상호작동하여 다음의 작용을 도시한다.
상술된 바와 같이, 이 제 3 발명에서 제 5 스위치회로(150)는 바이어스전류를 발생시키는 기능을 갖는다. 그러므로, 도 67 및 68의 회로예에서 레지스터(Rt)에 의한 제 1 바이어스전류는 제 4 스위치회로(140)에서 흐르도록 바이어스전류로서 획득된다. 게다가, 제 5 스위치회로(150)가 바이어스회로로서 동작하는 경우에 서로에 제 1 바이어스전류와 제 5 스위치회로(150)에서 형성된 바이어스전류를 부가함으로써 발생된 제 2 바이어스전류가 획득된다. 따라서, 도 67 및 도 68의 회로예에서 2 종류의 바이어스전류라 획득된다.
복수의 레벨의 바이어스전류가 상술된 바와 같이 획득되는 것은 예를 들어 하기에 설명되는 시스템에 중요하다. 복수의 통신단말유니트가 동일한 전화회선과 병렬로 접속되고, 이 통신단말유니트는 전화국측으로부터 동시에 호출되고 나서 이 통신단말유니트중의 하나가 특정화되고, 그리고 이 특정화된 단말유니트가 전화국측에 응답하는 시스템에서, 예를 들어 논링잉 통신단말그룹을 갖는 시스템에서 응답단자가 특정화될 때까지 수신은 레지스터(Rt)로 제 1 바이어스전류에 의해서 실행된다. 그리고, 특정화된 통신단자에 대한 응답은 제 2 바이어스전류에 의해서 실행된다. 그러므로, 복수 레벨 바이어스전류를 획득할 수 있는 제 3 발명의 오프후크 신호 및 다이얼펄스 발생회로는 이 점에서 또한 유용하다.
이 출원의 각각의 발명은 상기 언급된 실시예를 제한하지 않고, 그리고 다양한 변형 및 변경이 이 실시예에 부가될 수 있다.
각각의 회로가 쌍극트랜지스터로 구성된 예가 상술되어 있지만 이 회로는 또한 전계효과트랜지스터로 구성될 수 있다. 이렇게 하는 경우 및 제 3 발명의 경우에 NOT 회로는 개방드레인타입의 전계효과트랜지스터로 구성하는 것이 좋다.
제 3 발명을 실시하는 경우에 NOT 회로(131a)의 입력단자에 입력되는 제 6 제어신호(S6)로서 신호가 저레벨상태로부터 고레벨상태로 되는 비교적 긴시간을 갖는 파형의 신호를 사용하는 것이 좋다. 다시 말해서, 단위시간당 전압변화(dV/dt)가 작은 신호를 사용하는 것이 좋다. 따라서, 접지와 커패시터(CF)의 접지측단자를 접속할 때 이 접속은 서서히 실행된다. 그러면, 트랜스(L)와 회선간의 접속/단절은 서서히 실행된다. 이로 인하여, 상기 접속/단절시에 트랜스(L)에서 흐르는 과도전류의 피크값을 낮게 유지할 수 있기 때문에 교류신호로 발생된 노이지가 감소될 수 있다.
상술된 설명으로부터 명백하지만 본 발명에 따르면, 전화회선과 통신단말트랜스사이에 제공되고, 오프후크 신호 또는 다이얼펄스를 발생시키는 제 1 제어신호가 상기 회로에 입력된 경우 오프후크 신호 또는 다이얼펄스를 상기 전화회선을 통하여 전화국측으로 보내고, 그리고 제 2 제어신호가 입력된 경우에 상기 통신단말트랜스가 입력으로부터 보호되는 상태를 형성하는 오프후크 신호 및 다이얼펄스 발생회로에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 (A) 상기 전화회선의 회선전압을 전파로 정류하는 전파정류회로, (B) 특정 임피던스회로 및 상기 제 1 제어신호에 의해서 턴온/오프되는 제 1 스위치회로를 포함하는 특정다이얼펄스회로, 및 (C) 제 2 스위치회로와 제 3 스위치회로로 이루어진 직렬회로롤 이루어지고, 그리고 통신단말트랜스는 상기 스위치회로들과 접속된 특정스위치블록회로로 이루어진다.
다이얼펄스회로는 전파정류회로의 출력단자들 사이에 접속되기 때문에 다이얼펄스회로측에서만 다이얼펄스를 발생시키는데 필요한 대전류를 흐르게 할 수 있다. 따라서, 다이얼펄스회로측은 단일 소전력장치로 충분하기 때문에 본 발명은 소전력장치의 수를 종래기술보다 작게 할 수 있다.
게다가, 제 2 스위치회로는 요구에 따라 서로로부터 회선 및 통신단말트랜스를 단절시킬 수 있다. 그러므로, 통신단말트랜스와 회선간의 접속 및 단절은 다이얼펄스회로를 먼저 턴온시키고 나서 회선저항 등을 사용하면서 회선전압을 낮춘 후 제 2 스위치회로를 턴온 또는 오프하는 동작을 통하여 실행될 수 있다. 통신단말트랜스와 회선간의 접속 및 단절이 회선전압이 낮아지는 상태로 실행될 때 통신단말트랜스의 입력측으로 들어가는 서지전압은 어느 정도 감소될 수 있다.
그리고, 본 발명의 구동방법에 따르면, 제 1 내지 제 3 스위치회로는 특정스텝을 통하여 제 1 및 제 2 제어신호를 턴온/오프함으로써 적절히 턴온/오프된다. 그러므로, 회선 및 통신단말트랜스가 서로 접속될 때 또는 이들이 서로 단절될 때 전류는 다이얼펄스회로를 통하여 먼저 흐르기 때문에 회선전압은 어느 정도로 회선저항의 영향에 의해서 저하된다. 그리고, 통신단말트랜스는 회선전압이 이런식으로 저하되는 상태로 회선에 접속되거나, 또는 통신단말트랜스는 회선전압이 이런식으로 저하되는 상태로 회선 으로부터 단절된다. 따라서, 접속/단절시에 발생된 서지전압은 회선전압의 저하정도로 감소될 수 있다.
제 3 발명의 오프후크 신호 및 다이얼펄스 발생회로에 따르면, 제 5 스위치회로는 통신단말트랜스의 입력단자를 단락시키고, 그리고 제 4 스위치회로에서 바이어스전류를 흐르게 할 수 있다. 그러므로, 스위치블록회로를 형성하는 구성요소의 수는 제 1 발명과 비교하여 감소될 수 있다. 게다가, 제 3 발명에서 사용된 다이얼펄스회로는 제 6 제어신호가 오프상태로 일 때 무인덕턴스상태로 동작한다. 따라서, 제 6 제어신호를 수신하는 회로는 NOT 회로에 의해서 형성될 수도 있다. 이것은 제 1 발명과 비교하여 다이얼펄스회로를 형성하는 구성요소의 수를 감소시킨다. 상기 언급된 사실에서 명백한 바와 같이, 제 3 발명은 제 1 발명과 비교하여 오프후크 신호 및 다이얼펄스 발생회로를 구성하는 구성요소의 수를 감소시킬 수 있다.

Claims (48)

  1. 전화회선(11)과 통신단말트랜스(L) 사이에 제공되고, 오프후크 신호 또는 다이얼펄스를 형성하는 제 1 제어신호(S1)가 입력된 경우 오프후크 신호 또는 다이얼펄스를 상기 전화회선을 통하여 전화국측으로 보내고, 그리고 제 2 제어신호(S2)가 입력된 경우에 상기 통신단말트랜스가 입력으로부터 보호되는 상태를 형성하는 오프후크 신호 및 다이얼펄스 발생회로(20)에 있어서,
    (A) 상기 전화회선의 회선전압을 전파로 정류하는 전파정류회로(21),
    (B) 상기 전파정류회로의 출력측과 병렬로 접속되고, 그리고 임피던스회로(23A) 및 상기 제 1 제어신호(S1)에 의해서 턴온/오프되는 제 1 스위치회로(23B)를 포함하며, 상기 임피던스회로는 상기 제 2 제어신호(S2)로 동기되고 상기 다이얼펄스회로에 적합하도록 변환된 레벨을 가지는 제 4 제어신호(S4)가 오프상태인 경우에 상기 임피던스회로가 인덕턴스성분을 갖는 상태로 동작하고, 상기 제 4 제어신호가 온상태인 경우 무인덕턴스를 갖는 상태로 동작하고, 그리고 상기 임피던스회로를 통하여 흐르는 전류는 상기 제 1 스위치회로에 의해서 턴온/오프되는 다이얼펄스회로(23), 및
    (C) 상기 전파정류회로의 출력측과 병렬로 접속되고, 제 2 스위치회로(25a)와 제 3 스위치회로(25b)로 이루어진 직렬회로로 이루어지고, 그리고 상기 제 2 및 제 3 스위치회로의 접점과 상기 전파정류회로의 출력단자중 하나사이에 접속된 상기 통신단말트랜스를 가지고 있으며, 상기 제 2 스위치회로는 상기 제 1 제어신호(S1)로 동기되고 상기 스위치블록회로에 적합한 레벨을 갖는 제 3 제어신호에 따른 온/오프동작을 실행하고, (상기 제 2 스위치회로는 상기 제 2 제어신호가 온상태인 경우에 우선적으로 오프상태가 되도록 동작하고) 그리고 상기 제 3 스위치회로는 상기 제 2 제어신호에 따른 온/오프동작을 실행하는 스위치블록회로(25)로 이루어진 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  2. 제 1 항에 있어서,
    상기 제 1 스위치회로(23B)의 한쪽 단부는 상기 다이얼펄스발생회로(23)의 전원 (+) 과 접속되고,
    상기 임피던스회로(23A)는
    (a1) 상기 제 4 제어신호(S4)를 위한 입력단자와 개방컬렉터출력단자를 가지고 있으며, 접지단자는 상기 다이얼펄스회로(23)의 접지와 접속되고, 전원단자는 상기 제 1 스위치회로의 다른쪽 단부에 접속되고, 그리고 상기 전원단자와 상기 접지사이의 임피던스는 정전류특성 또는 고저항특성을 가지는 정논리회로(23aa),
    전원과 상기 정논리회로의 출력단자사이에 접속되고, 그리고 상기 정논리회로에 부하로서 작용하는 제 1 정전류회로(23ab) 또는 대저항회로(23ab),
    상기 정논리회로의 전원에 전류입력단자가 접속된 제 2 정전류회로(23ac),
    상기 제 2 정전류회로의 전류출력단자에 한쪽 단부가 접속된 레지스터(R6),
    상기 레지스터의 다른쪽 단부와 상기 정논리단자의 출력단자사이에 접속된 커패시터(CF), 및
    상기 레지스터와 상기 커패시터의 접점에 음극이 접속되고, 그리고 상기 정논리회로의 출력단자에 양극이 접속된 다이오드(D1)로 이루어지며,
    입력단자로서 상기 정논리회로의 전원에 접속된 단자를 사용하고 출력단자로서 상기 레지스터와 상기 커패시터의 접점을 사용하는 필터회로(23a) ;
    (b) 공통단자(COM)가 다이얼펄스회로(23)의 접지(-)에 접속되고, 입력측이 상기 필터회로(23a)의 출력단자에 접속되고, 그리고 전류출력단자가 상기 다이얼펄스회로의 전원에 접속되고, 그리고 입력전압에 상응하는 전류를 전류출력단자로 출력하고 입력전압을 레벨변환시킴으로써 획득된 상기 제 3 제어신호(S3)를 상기 스위치블록회로(25)로 출력하는 전압/전류변환회로(23c) ; 및
    (c) 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 부귀환회로(23d) 또는 일정한 값 이하로 상기 전압/전류변환회로의 입력전압을 제한함으로서 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 전압클램핑회로(23d)로 이루어진 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생회로.
  3. 제 1 항에 있어서,
    상기 제 1 스위치회로(23B)의 한쪽 단부는 상기 다이얼펄스발생회로(23)의 전원 (+)과 접속되고,
    상기 임피던스회로(23A)는
    (a2) 상기 필터회로(23a)의 입력단자에 공통단자(COM)가 접속되고, 그리고 입력단자(I), 제 1 전류출력단자(1) 및 제 2 전류출력단자(2)를 갖는 전류밀러회로(23ad),
    2 스테이지의 NOT 회로 (Q1, Q2)를 포함하고, 상기 제 4 제어신호(S4)를 위한 입력단자를 가지고 있으며, 접지단자는 상기 다이얼펄스회로(23)의 접지 (-)와 접속되고, 상기 전류밀러회로의 상기 제 1 및 제 2 전류출력단자는 상기 2 개의 스테이지 NOT 회로에 부하로서 사용되는 정논리회로(23ae),
    상기 전류밀러회로의 입력단자(I)에 전류입력단자가 접속된 정전류회로(23af),
    상기 필터회로(23a)의 출력단자()와 상기 정전류회로의 전류출력단자사이에 접속된 레지스터(R6),
    상기 필터회로의 출력단자와 상기 정논리회로의 출력측 사이에 접속된 커패시터(CF), 및
    상기 필터회로의 출력단자에 음극이 접속되고, 그리고 상기 정논리회로의 출력단자에 양극이 접속된 다이오드(D1)로 이루어진 필터회로(23a) ;
    (b) 공통단자(COM)가 다이얼펄스회로(23)의 접지(-)에 접속되고, 입력측이 상기 필터회로(23a)의 출력단자에 접속되고, 그리고 전류출력단자가 상기 다이얼펄스회로의 전원에 접속되고, 그리고 입력전압에 상응하는 전류를 전류출력단자로 출력하고 입력전압을 레벨변환시킴으로써 획득된 상기 제 3 제어신호(S3)를 상기 스위치블록회로(25)로 출력하는 전압/전류변환회로(23c), 및
    (c) 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 부귀환회로(23d) 또는 일정한 값 이하로 상기 전압/전류변환회로의 입력전압을 제한함으로써 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 전압클램핑회로(23d)로 이루어진 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  4. 제 1 항에 있어서,
    상기 제 1 스위치회로(23B)의 한쪽 단부는 상기 다이얼펄스발생회로(23)의 전원 (+)과 접속되고,
    상기 임피던스회로(23A)는
    (a3) 상기 필터회로(23a)의 입력단자에 공통단자(COM)가 접속되고, 그리고 입력단자(I), 제 1 전류출력단자(1) 및 제 2 전류출력단자(2)를 갖는 전류밀러회로(23ad),
    상기 전류밀러회로의 입력단자에 전류입력단자가 접속된 정전류회로(23af),
    2 스테이지의 NOT 회로 (Q1, Q2)를 포함하고, 상기 제 4 제어신호(S4)를 위한 입력단자를 가지고 있으며, 공통접지단자(COM)는 상기 다이얼펄스회로(23)의 접지 (-)와 접속되고, 상기 정전류회로는 제 1 또는 제 2 스테이지의 상기 NOT 회로에 부하로서 사용되고, 그리고 상기 전류밀러회로의 상기 제 2 전류출력단자는 제 2 또는 제 1 스테이지의 상기 NOT 회로에 부하로서 사용되는 정논리회로(23ae),
    상기 필터회로(23a)의 출력단자(O)와 상기 전류밀러회로의 전류출력단자사이에 접속된 레지스터(R6),
    상기 필터회로의 출력단자와 상기 정논리회로의 출력측 사이에 접속된 커패시터(CF), 및
    상기 필터회로의 출력단자에 음극이 접속되고, 그리고 상기 정논리회로의 출력단자에 양극이 접속된 다이오드(D1)로 이루어진 필터회로(23a) ;
    (b) 공통단자(COM)가 다이얼펄스회로(23)의 접지(-)에 접속되고, 입력측이 상기 필터회로(23a)의 출력단자에 접속되고, 그리고 전류출력단자가 상기 다이얼펄스회로의 전원에 접속되고, 그리고 입력전압에 상응하는 전류를 전류출력단자로 출력하고 입력전압을 레벨변환시킴으로써 획득된 상기 제 3 제어신호(S3)를 상기 스위치블록회로(25)로 출력하는 전압/전류변환회로(23c), 및
    (c) 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 부귀환회로(23d) 또는 일정한 값 이하로 상기 전압/전류변환회로의 입력전압을 제한함으로써 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 전압클램핑회로(23d)로 이루어진 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  5. 제 1 항에 있어서,
    제 1 스위치회로(23B)는 상기 전류밀러(23ad)의 입력단자(I)에 접속된 회로시스템내에 있는 임의의 위치에 제공되고, 그리고 상기 입력단자(I)에 입력되는 전류가 턴온/오프될 수 있고,
    상기 임피던스회로(23A)는
    (a2) 상기 필터회로(23a)의 입력단자에 공통단자(COM)가 접속되고, 그리고 입력단자(I), 제 1 전류출력단자(1) 및 제 2 전류출력단자(2)를 갖는 전류밀러회로(23ad),
    2 스테이지의 NOT 회로 (Q1, Q2)를 포함하고, 상기 제 4 제어신호(S4)를 위한 입력단자를 가지고 있으며, 접지단자는 상기 다이얼펄스회로(23)의 접지 (-)와 접속되고, 상기 전류밀러회로의 상기 제 1 및 제 2 전류출력단자는 상기 2 개의 스테이지 NOT 회로에 부하로서 사용되는 정논리회로(23ae),
    상기 전류밀러회로의 입력단자(I)에 전류입력단자가 접속된 정전류회로(23af),
    상기 필터회로(23a)의 출력단자와 상기 정전류회로의 전류출력단자사이에 접속된 레지스터(R6),
    상기 필터회로의 출력단자와 상기 정논리회로의 출력측 사이에 접속된 커패시터(CF), 및
    상기 필터회로의 출력단자에 음극이 접속되고, 그리고 상기 정논리회로의 출력단자에 양극이 접속된 다이오드(D1)로 이루어진 필터회로(23a) ;
    (b) 공통단자(COM)가 다이얼펄스회로(23)의 접지(-)에 접속되고, 입력측이 상기 필터회로(23a)의 출력단자에 접속되고, 그리고 전류출력단자가 상기 다이얼펄스회로의 전원에 접속되고, 그리고 입력전압에 상응하는 전류를 전류출력단자로 출력하고 입력전압을 레벨변환시킴으로써 획득된 상기 제 3 제어신호(S3)를 상기 스위치블록회로(25)로 출력하는 전압/전류변환회로(23c), 및
    (c) 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 부귀환회로(23d) 또는 일정한 값 이하로 상기 전압/전류변환회로의 입력전압을 제한함으로써 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 전압클램핑회로(23d)로 이루어지고, 그리고
    상기 필터회로(23a)의 입력단자는 상기 다이얼펄스회로(23)의 전원에 접속되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  6. 전화국측 전력공급시스템으로서 정전압정저항시스템을 가지고, 그리고 회선전압이 일정한 값 이상으로 유지될 수 있는 회선길이를 갖는 전화회선(11)과 통신단말트랜스(L) 사이에서 제공되고, 오프후크신호 또는 다이얼펄스를 형성하는 제 1 제어신호(S1)가 입력되는 경우에 오프후크 신호 또는 다이얼펄스를 전화국측으로 상기 전화회선을 통하여 보내고, 그리고 상기 통신단말트랜스는 제 2 제어신호(S2)가 입력되는 경우에 입력으로부터 보호되는 상태를 형성하는 오프후크 신호 및 다이얼펄스 발생회로에 있어서,
    (a) 상기 전화회선의 회선전압을 전파정류하는 전파정류회로(21),
    (b) 상기 전파정류회로의 출력측과 병렬로 접속되고, 전압이 정전류회로블록에 가해질 때 정전류가 흐르는 정전류회로블록(23Y)과 상기 제 1 제어신호(S1)에 의해서 턴온/오프되는 제 1 스위치회로(23B)를 포함하며, 상기 정전류회로블록을 통하여 흐르는 전류는 상기 제 1 스위치회로에 의해서 턴온/오프되는 다이얼펄스회로(23X), 및
    (c) 상기 전파정류회로(21)의 출력측과 병렬로 접속되고, 제 2 스위치회로(25a)와 제 3 스위치회로(25b)로 이루어진 직렬회로로 이루어지고, 상기 통신단말트랜스는 상기 제 2 와 제 3 스위치회로의 접점과 상기 전파정류회로의 출력단자들중의 하나사이에 접속되며, 상기 제 2 스위치회로는 상기 제 1 제어신호(S1)로 동기되고 상기 스위치블록회로에 적합하도록 변환된 레벨을 갖는 제 3 제어신호(S3)에 따른 온/오프동작을 실행하고 (상기 제 2 스위치회로는 상기 제 2 제어신호가 온상태로 있는 경우에 우선적으로 오프상태로 되도록 동작하고), 그리고, 상기 제 3 스위치회로는 상기 제 2 제어신호가 오프상태로 있는 경우에 오프상태로 되고 상기 제 2 제어신호가 온상태로 있는 경우에 온상태로 되도록 동작하는 스위치블록회로(25)로 이루어진 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  7. 제 6 항에 있어서,
    상기 제 1 스위치회로(23B)는 정전류회로(23ya)와 레지스터(R6)의 직렬회로를 포함하는 정전류소블록(23y)의 입력단자(I)와 다이얼펄스회로(23X)의 전원 (+) 사이에 제공되고, 그리고
    상기 정전류회로블록(23Y)은
    (I) 상기 정전류소블록(23y),
    (II) 공통단자(COM)가 상기 다이얼펄스회로의 접지(-)에 접속되고, 입력단자(I)가 상기 정전류소블록의 출력단자(O)에 접속되고, 그리고 전류출력단자가 상기 다이얼펄스회로의 전원에 접속되고, 그리고 입력전압에 상응하는 전류를 전류출력단자로 출력하고 상기 제 3 제어신호(S3)를 상기 스위치블록회로로 출력하는 전압/전류변환회로(23c) ; 및
    (III) 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 부귀환회로(23d) 또는 일정한 값 이하로 상기 전압/전류변환회로의 입력전압을 제한함으로써 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 전압클램핑회로(23d)로 이루어진 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  8. 제 6 항에 있어서,
    공통단자(COM)가 상기 정전류소블록(23y)의 입력단자(I)에 접속되고, 그리고 입력단자(I)와 전류출력단자(O)를 갖는 전류밀러회로(23yb),
    상기 전류밀러회로의 입력단자와 상기 다이얼펄스회로(23X)의 접지사이에 접속된 정전류회로(23ya), 및
    출력단자와 상기 전류밀러회로(23yb)의 전류출력단자사이에 접속된 레지스터(R6)로 구성된 정전류소블록(23y)를 포함하고, 그리고
    상기 제 1 스위치회로(23B)는 정전류소블록(23y)의 입력단자(I)와 다이얼펄스회로(23X)의 전원 (+) 사이에 제공되고, 그리고
    상기 정전류회로블록(23Y)은
    (I) 상기 정전류소블록(23y),
    (II) 공통단자(COM)가 상기 다이얼펄스회로의 접지(-)에 접속되고, 입력단자(I)가 상기 정전류소블록의 출력단자(O)에 접속되고, 그리고 전류출력단자가 상기 다이얼펄스회로의 전원에 접속되고, 그리고 입력전압에 상응하는 전류를 전류출력단자로 출력하고 상기 제 3 제어신호(S3)를 상기 스위치블록회로로 출력하는 전압/전류변환회로(23c) ; 및
    (III) 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 부귀환회로(23d) 또는 일정한 값 이하로 상기 전압/전류변환회로의 입력전압을 제한함으로써 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 전압클램핑회로(23d)로 이루어진 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  9. 제 6 항에 있어서,
    공통단자(COM)가 상기 정전류소블록(23y)의 입력단자(I)에 접속되고, 그리고 입력단자(I)와 전류출력단자(O)를 갖는 전류밀러회로(23yb),
    상기 전류밀러회로의 입력단자와 상기 다이얼펄스회로(23X)의 접지사이에 접속된 정전류회로(23ya), 및
    출력단자와 상기 전류밀러회로(23yb)의 전류출력단자사이에 접속된 레지스터(R6)로 구성된 정전류소블록(23y)를 포함하고,
    제 1 스위치회로(23B)는 회로시스템내에서 상기 전류밀러(23yb)의 입력단자(I)에 접속되고, 그리고 상기 입력단자에 입력되는 전류가 턴온/오프될 수 있는 임의의 위치에 제공되고,
    상기 정전류소블록(23y)의 입력단자는 상기 다이얼펄스회로의 전원 (+)에 접속되고, 그리고
    상기 정전류회로블록(23Y)은
    (I) 상기 정전류소블록(23y),
    (II) 공통단자(COM)가 상기 다이얼펄스회로의 접지(-)에 접속되고, 입력단자(I)가 상기 정전류소블록의 출력단자(O)에 접속되고, 그리고 전류출력단자가 상기 다이얼펄스회로의 전원에 접속되고, 그리고 입력전압에 상응하는 전류를 전류출력단자로 출력하고 상기 제 3 제어신호(S3)를 상기 스위치블록회로로 출력하는 전압/전류변환회로(23c) ; 및
    (III) 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 부귀환회로(23d) 또는 일정한 값 이하로 상기 전압/전류변환회로의 입력전압을 제한함으로써 일정한 값 이하로 상기 전압/전류변환회로의 출력전류를 유지하는 전압클램핑회로(23d)로 이루어진 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  10. 제 1 항에 있어서, 상기 스위치블록회로(25)는
    상기 제 2 스위치회로(25a)를 턴오프하는 제 1 오프신호, 상기 제 3 스위치회로(25b)를 턴온하는 제 1 온신호 및 상기 제 2 제어신호(S2)가 온인 경우의 상기 제 4 제어신호(S4)를 발생시키는 제 1 레벨변환회로(25c),
    상기 제 3 제어신호(S3)가 온인 경우에 상기 제 2 스위치회로를 턴온시키는 제 2 온신호, 다이얼펄슬ㄹ 발생시킬 때의 다이얼펄스보조전류 및 오프후크동작시에 상기 통신단말트랜스(L)의 교류동작을 보상하는 바이어스전류를 발생시키는 제 2 레벨변환회로(25d),
    상기 제 3 스위치회로(25b)를 통하여 흐르도록 전류를 제한하는 전류제한레지스터(R),
    상기 전파정류회로(21)의 출력측의 한쪽단부에 접속된 양극과 상기 제 2 레벨변환회로(25d)의 상기 보조전류 또는 상기 바이어스전류의 출력단자에 접속된 음극을 갖고, 그리고 상기 다이얼펄스보조전류를 흐르게 하는 제 1 다이오드(D1), 및
    상기 제 2 와 제 3 스위치회로의 접점에 접속된 양극과 상기 제 2 레벨변환회로의 상기 보조전류 또는 상기 바이어스전류의 출력단자에 접속된 음극을 갖고, 상기 제 1 다이오드보다 낮은 순방향동작개시전압을 갖고, 그리고 상기 통신단말트랜스의 교류동작을 보상하는 바이어스전류를 흐르게 하는 제 2 다이오드(D2)를 더 구비한 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  11. 제 10 항에 있어서,
    상기 제 2 스위치회로(25a)의 스위칭동작하에 있는 스위칭장치는 쌍극트랜지스터(Q1)로 구성되고, 그리고
    상기 쌍극트랜지스터의 베이스는 상기 제 2 스위치회로를 턴온시키는 입력점으로서 설정되고, 그리고
    상기 쌍극트랜지스터를 턴온시키는 베이스전류(12)는 통신단말트랜스(L)의 교류동작을 보상하는 상기 다이얼펄스보조전류 또는 상기 바이어스전류( IO)로서 역할을 하고, 상기 쌍극트랜지스터의 베이스-컬렉터접합은 상기 바이어스전류를 흐르게 하는 상기 제 2 다이오드로서 역할을 하고, 그리고 상기 쌍극트랜지스터의 베이스와 이미터를 서로 단락시킴으로써 상기 쌍극트랜지스터를 턴오프하는 회로부(R1, Q2)는 상기 다이얼펄스보조전류를 흐르게 하는 상기 제 1 다이오드로서 역할을 하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  12. 제 10 항 또는 제 11 항에 있어서, 상기 제 1 레벨변환회로(25c)는
    상기 제 2 제어신호(S2)에 따른 온/오프동작을 실행하는 스위치수단(25ca) 및
    상기 스위치수단에 의해서 턴온/오프되는 정전류회로(25cb)를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  13. 제 10 항 또는 제 11 항에 있어서, 상기 제 1 레벨변환회로(25c)는
    상기 제 2 제어신호(S2)에 따른 온/오프동작을 실행하는 스위치수단(25ca),
    상기 스위치수단에 의해서 턴온/오프되는 정전류회로(25cb), 및
    상기 스위치수단의 출력단자들사이에서 접속된 커패시터(CF)와 레지스터(RF)로 구성된 직렬회로를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  14. 제 10 항 또는 제 11 항에 있어서, 상기 제 1 레벨변환회로(25c)는
    상기 제 2 제어신호(S2)에 따른 온/오프동작을 실행하는 스위치수단(25ca),
    상기 스위치수단에 의해서 턴온/오프되는 정전류회로(25cb),
    상기 스위치수단의 출력단자들사이에서 접속된 커패시터(CF)와 레지스터(RF)로 구성된 직렬회로, 및
    트랜지스터(QC), 다이오드(D) 및 커패시터(CF)로 구성된 밀러커패시터와 레지스터로 구성된 직렬회로를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  15. 제 13 항에 있어서, 입력전류가 증가할 때 전류게인이 증가하는 비선형 전류증폭기의 입력단자와 직렬로 지너다이오드를 접속함으로써 구성된 지너다이오드를 갖는 비선형 전류증폭기(25cd)가 접속되어서 입력단자와 공통단자가 상기 스위치수단(25ca)의 출력단자들 사이에 접속되고, 그리고 상기 정전류회로에서 전류가 흘러들어갈 때 (또는 흘러 나올 때) 상기 정전류회로(25cb)를 통하여 흐르는 전류가 감소하는 지점에 전류 플로잉-인 (플로잉-아웃) 출력이 접속되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  16. 제 14 항에 있어서, 입력전류가 증가할 때 전류게인이 증가하는 비선형 전류증폭기의 입력단자와 직렬로 지너다이오드를 접속함으로써 구성된 지너다이오드를 갖는 비선형 전류증폭기(25cd)가 접속되어서 입력단자와 공통단자가 상기 스위치수단(25ca)의 출력단자들 사이에 접속되고, 그리고 상기 정전류회로에서 전류가 흘러들어갈 때 (또는 흘러 나올 때) 상기 정전류회로(25cb)를 통하여 흐르는 전류가 감소하는 지점에 전류 플로잉-인 (플로잉-아웃) 출력이 접속되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  17. 오프후크 신호 또는 다이얼펄스를 형성하는 신호가 제 1 제어신호(S1)이고, 그리고 통신단말트랜스(L)가 입력으로부터 보호되는 상태를 형성하는 신호가 제 2 제어신호(S2)라는 가정아래 오프후크 신호 및 다이얼펄스 발생회로(20)를 구동하는 방법에 있어서, 상기 방법은 상기 회로(20)가 대기상태로 있고, 상기 제 1 및 제 2 제어신호가 오프상태로 있는 상태로 개시하고, 그리고
    (A) 오프후크신호를 발생시키기 위하여,
    상기 제 2 제어신호를 턴온시키고 특정시간동안 상기 신호를 온상태로 유지하는 제 1 단계,
    상기 제 1 제어신호를 턴온시키고 특정시간동안 상기 신호를 온상태로 유지하는 제 2 단계, 그리고 나서
    상기 제 2 제어신호를 턴오프시키는 제 3 단계로 이루어진 3단계를 취하고,
    (B) 오프후크상태로 다이얼펄스를 발생시키기 위하여,
    상기 제 2 제어신호를 턴온시키고 특정시간동안 상기 신호를 온상태로 유지하는 제 1 단계,
    다이얼펄스의 수에 따라 상기 제 1 제어신호를 턴오프/온시키고 최종적으로 상기 신호를 온상태로 유지하는 제 2 단계, 그리고 나서
    상기 제 2 제어신호를 턴오프시키고 특정시간동안 상기 신호를 오프상태로 유지하는 제 3 단계로 이루어진 3단계를 취하고, 그리고
    (C) 상기 회로를 대기상태로 복귀시키기 위하여,
    상기 제 2 제어신호를 턴온시키고 특정시간동안 상기 신호를 온상태로 유지하는 제 1 단계,
    상기 제 1 제어신호를 턴오프시키는 제 2 단계, 그리고 나서
    상기 제 2 단계에서 상기 제 1 제어신호를 턴오프시킨후 특정시간에 상기 제 2 제어신호를 턴오프시키는 제 3 단계로 이루어진 3단계를 취하는 것을 특징으로 하는 방법.
  18. 제 2 항, 제 3 항, 제 4 항 또는 제 5 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로(20)는 상기 제 4 제어신호(S4)가 온상태로 있을 때 상기 커패시터(CF)에서 충전된 전하를 방전시키는 방전회로(23ag)를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  19. 제 2 항, 제 3 항, 제 4 항 또는 제 5 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 상기 커패시터의 접지측단자의 전위가 상기 필터회로(23a)의 대지전위와 비교하여 설정전위차 이상으로 낮춰질 때 상기 커패시터(CF)에서 충전된 전하를 방전시키는 방전회로(23ah)를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  20. 제 2 항, 제 3 항 또는 제 4 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 입력단자(Vi3)와 접지단자(GND1)를 갖는 전압클램핑회로(23ai)를 포함하며, 상기 입력단자는 상기 필터회로(23a)의 입력단자(I)에 접속되고, 상기 접지단자는 전압/전류변환회로(23c)의 입력단자에 접속되고, 그리고 상기 전압클램핑회로의 상기 입력단자와 상기 접지단자간의 전압이 설정전압 이상일 때 전도상태가 입력단자와 접지단자사이에서 발생하고, 그리고 또한 입력단자와 접지단자간의 전압은 상기 설정전압으로 클램핑되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  21. 제 2 항, 제 3 항 또는 제 4 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 입력단자(Vi3)와 접지단자(GND1) 및 완충전류출력단자(IO2)를 갖는 전압클램핑회로(23aj)를 포함하며, 상기 입력단자는 상기 필터회로(23a)의 입력단자(I)에 접속되고, 상기 접지단자는 전압/전류변환회로(23c)의 입력단자에 접속되고, 상기 완충전류출력단자는 상기 전파정류회로(21)의 출력단자의 한쪽단부에 접속되고, 그리고 상기 전압클램핑회로의 상기 입력단자와 상기 접지단자간의 전압이 설정전압 이상일 때 입력단자와 접지단자간의 전압은 상기 설정전압으로 클램핑되고, 그리고 또한 전도상태가 상기 전류출력단자와 상기 접지단자사이에서 발생하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  22. 제 20 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 상기 필터회로(23a)의 출력단자()에 양극이 접속되고 상기 전압/전류변환회로(23c)의 입력단자(Vi1)에 음극이 접속된 다이오드(D2)를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  23. 제 22 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 상기 필터회로(23a)의 입력단자(I) 및 출력단자()와 접속되고, 그리고 제 2 전압클램핑회로(23al) 및 전류제한수단(R)을 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  24. 제 22 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는
    입력단자, 접지단자 및 완충전류단자를 가지며, 상기 입력단자는 상기 필터회로의 입력단자에 접속되고, 상기 접지단자는 상기 전압/전류변환회로의 입력단자에 접속되고, 상기 완충전류단자는 상기 전파정류회로의 출력단자들중의 하나에 접속되고, 그리고 상기 제 2 전압클램핑회로의 상기 입력단자와 상기 접지단자간의 전압이 설정전압 이상일 때 전류는 입력단자와 접지단자간의 전압을 상기 설정전압으로 클램핑하도록 상기 완충전류단자로부터 상기 접지단자로 흐르는 제 2 전압클램핑회로(23al), 및
    상기 제 2 전압클램핑회로의 접지단자와 상기 필터회로의 출력단자사이에 접속된 전류제한수단(R)을 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생회로.
  25. 제 2 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 상기 전압/전류변환회로(23c)의 입력단자에 양극이 접속되고 상기 필터회로(23a)의 입력단자(I)에 음극이 접속된 다이오드(D3)를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  26. 제 4 항에 있어서, 상기 정전류회로는 상기 제 1 스테이지 NOT 회로에 부하로서 사용되고, 그리고
    상기 전압/전류변환회로(23c)의 입력단자에 양극이 접속되고 상기 전류밀러회로(23ad)의 입력단자에 음극이 접속된 다이오드(D3)가 제공되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  27. 전화회선(11)과 통신단말트랜스(L) 및 이 트랜스와 직렬로 접속되고 직류전류를 차단하는 커패시터(C)를 갖는 트랜스부(210) 사이에서 제공되고, 그리고 오프후크 신호 또는 다이얼펄스를 형성하는 제 1 제어신호(S1)가 입력되는 경우에 오프후크 신호 또는 다이얼펄스를 전화국측으로 상기 전화회선을 통하여 보내는 오프후크 신호 및 다이얼펄스 발생회로(100)에 있어서,
    (X) 상기 전화회선의 회선전압을 전파로 정류하는 전파정류회로(21),
    (Y) 상기 전파정류회로의 출력단자들간에 접속되고, 그리고 임피던스회로(110) 및 상기 제 1 제어신호에 의해서 턴온/오프되는 제 1 스위치회로(23B)를 포함하며, 상기 임피던스회로는 상기 제 5 제어신호(S5)로 동기되고 이 다이얼펄스회로에 적합한 레벨을 갖는 제 6 제어신호(S6)가 온상태인 경우에 인덕턴스성분을 갖는 상태로 동작하고, 상기 제 6 제어신호가 오프상태인 경우 무인덕턴스 상태로 동작하고, 그리고 상기 임피던스회로에서 흐르는 전류는 상기 제 1 스위치회로에 의해서 턴온/오프되는 다이얼펄스회로(130), 및
    (Z) 상기 전파정류회로의 출력단자들사이에 접속되고, 제 4 스위치회로(140)와 제 5 스위치회로(150)로 구성된 직렬회로로 이루어지며, 상기 트랜스부는 상기 제 5 스위치로회로와 병렬로 접속되고, 그리고 상기 제 4 스위치회로는 상기 제 5 제어신호가 상기 제 4 스위치회로로 입력되는 경우 턴온되고, 상기 트랜스부와 전화회선을 서로 접속하고, 그리고 상기 제 5 스위치회로는 제 7 제어신호(S7)가 상기 제 5 스위치회로로 입력되고, 상기 제 5 제어신호가 상기 제 4 스위치회로로 입력되는 경우에 상기 제 4 스위치회로에서 상기 통신단말트랜스의 교류동작을 보증하는 바이어스전류를 흐르게 하고 상기 제 7 제어신호가 상기 제 5 스위치회로에 입력되고, 상기 제 5 제어신호가 상기 제 4 스위치회로에 입력되지 않는 경우에 상기 트랜스부의 입력단자들(T1, T2)을 서로 단락시키는 스위치블록회로(160)로 이루어진 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  28. 제 27 항에 있어서,
    상기 임피던스회로(110)는 전압입력단자(ViF)와 출력단자(Vo)를 갖는 필터회로(131) 및 상기 필터회로로부터 출력된 전압에 상응하는 전류를 출력하는 전압/전류변환회로(23c)로 이루어지고,
    상기 필터회로는
    상기 필터회로의 상기 전압입력단자와 상기 출력단자사이에 접속되고, 전압이 정전류회로에 가해질 때 정전류를 흐르게 하는 정전류회로(23ac)와 고저항레지스터(R6)로 이루어진 직렬회로 (정전류회로가 생략(단락)되는 경우를 포함),
    입력단자, 출력단자 및 접지단자를 가지며, 상기 접지단자는 상기 임피던스회로의 접지단자에 접속되고, 상기 입력단자는 상기 제 6 제어신호(S6)를 위하여 입력단자로서 사용되는 NOT 회로(131a),
    전압이 가해질 때 정전류를 흐르게 하는 정전류회로(23ab) 또는 상기 필터회로(131)의 상기 전압입력단자(ViF)와 상기 NOT 회로의 상기 출력단자사이에 접속된 정전류 또는 대저항레지스터(23ab),
    상기 필터회로의 상기 출력단자와 상기 NOT 회로의 상기 출력단자사이에 접속된 커패시터(CF), 및
    상기 필터회로의 상기 출력단자(Vo)에 음극이 접속되고, 상기 NOT 회로의 상기 출력단자에 양극이 접속된 다이오드(D1)로 이루어지고, 그리고
    상기 제 1 스위치회로(23B)는 상기 전파정류회로의 출력단자들중의 하나와 상기 필터회로(21)의 상기 전압입력단자사이에 접속되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  29. 제 27 항에 있어서,
    상기 임피던스회로(110)는 전압입력단자(ViF)와 출력단자(Vo)를 갖는 필터회로(131) 및 상기 필터회로로부터 출력된 전압에 상응하는 전류를 출력하는 전압/전류변환회로(23c)로 이루어지고,
    상기 필터회로는
    공통단자(COM)가 상기 필터회로의 상기 전압입력단자에 접속된 전류밀러회로(23ad),
    상기 전류밀러회로의 상기 입력단자(I)와 상기 필터회로의 상기 출력단자(Vo) 사이에 접속되고, 전압이 정전류회로에 가해질 때 정전류를 흐르게 하는 정전류회로(23af)와 고저항레지스터(R6)로 이루어진 직렬회로 (정전류회로가 생략(단락)되는 경우를 포함),
    입력단자, 출력단자 및 접지단자를 가지며, 상기 접지단자는 상기 임피던스회로의 접지단자에 접속되고, 상기 입력단자는 상기 제 6 제어신호(S6)를 위하여 입력단자로서 사용되고, 그리고 상기 출력단자는 상기 전류밀러회로의 상기 출력단자에 접속되는 NOT 회로(131a),
    상기 필터회로의 상기 출력단자와 상기 NOT 회로의 상기 출력단자사이에 접속된 커패시터(CF), 및
    상기 필터회로의 상기 출력단자에 음극이 접속되고, 상기 NOT 회로의 상기 출력단자에 양극이 접속된 다이오드(D1)로 이루어지고, 그리고
    상기 제 1 스위치회로(23B)는 상기 전파정류회로(21)의 출력단자들중의 하나와 상기 필터회로(132)의 상기 전압입력단자사이에 접속되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  30. 제 27 항에 있어서,
    상기 임피던스회로(110)는 전압입력단자(ViF)와 출력단자(Vo)를 갖는 필터회로(133) 및 상기 필터회로로부터 출력된 전압에 상응하는 전류를 출력하는 전압/전류변환회로(23c)로 이루어지고,
    상기 필터회로는
    공통단자(COM)가 상기 필터회로의 상기 전압입력단자에 접속된 전류밀러회로(23ad),
    상기 전류밀러회로의 출력단자(O)와 상기 필터회로의 상기 출력단자(Vo) 사이에 접속된 고저항레지스터(R6),
    입력단자, 출력단자 및 접지단자를 가지며, 상기 접지단자는 상기 임피던스회로의 접지단자에 접속되고, 상기 입력단자는 상기 제 6 제어신호(S6)를 위하여 입력단자로서 사용되는 NOT 회로(131a),
    전압이 가해질 때 정전류를 흐르게 하는 정전류회로(23af) 또는 상기 NOT 회로의 상기 출력단자와 상기 전류밀러회로의 상기 입력단자(I) 사이에 접속된 대저항레지스터(23af),
    상기 필터회로의 상기 출력단자와 상기 NOT 회로의 상기 출력단자사이에 접속된 커패시터(CF), 및
    상기 필터회로의 상기 출력단자에 음극이 접속되고, 상기 NOT 회로의 상기 출력단자에 양극이 접속된 다이오드(D1)로 이루어지고, 그리고
    상기 제 1 스위치회로(23B)는 상기 전파정류회로(21)의 출력단자들중의 하나와 상기 필터회로의 상기 전압입력단자사이에 접속되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  31. 제 27 항에 있어서,
    상기 임피던스회로(110)는 전압입력단자(ViF)와 출력단자(Vo)를 갖는 필터회로(134) 및 상기 필터회로로부터 출력된 전압에 상응하는 전류를 출력하는 전압/전류변환회로(23c)로 이루어지고,
    상기 필터회로는
    공통단자(COM)가 상기 필터회로의 상기 전압입력단자에 접속된 전류밀러회로(23ad),
    상기 전류밀러회로의 상기 입력단자(I)와 상기 필터회로의 상기 출력단자(Vo) 사이에 접속되고, 전압이 정전류회로에 가해질 때 정전류를 흐르게 하는 정전류회로(23af)와 고저항레지스터(R6)로 이루어진 직렬회로 (정전류회로가 생략(단락)되는 경우를 포함),
    입력단자, 출력단자 및 접지단자를 가지며, 상기 접지단자는 상기 임피던스회로의 접지단자에 접속되고, 상기 입력단자는 상기 제 6 제어신호(S6)를 위하여 입력단자로서 사용되고, 그리고 상기 출력단자는 상기 전류밀러회로(23ad)의 출력단자(O)에 접속되는 NOT 회로(131a),
    상기 필터회로(134)의 상기 출력단자와 상기 NOT 회로(131a)의 상기 출력단자사이에 접속된 커패시터(CF), 및
    상기 필터회로의 상기 출력단자에 음극이 접속되고, 상기 NOT 회로의 상기 출력단자에 양극이 접속된 다이오드(D1)로 이루어지고, 그리고
    상기 전압입력단자(ViF)는 상기 전파정류회로(21)의 출력단자들중의 하나에 접속되고,
    상기 제 1 스위치회로는 상기 전류밀러회로의 입력단자와 상기 필터회로의 상기 출력단자사이에서 임의의 위치에 제공되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  32. 제 27 항에 있어서,
    상기 임피던스회로(110)는 전압입력단자(ViF)와 출력단자(Vo)를 갖는 필터회로(135) 및 상기 필터회로로부터 출력된 전압에 상응하는 전류를 출력하는 전압/전류변환회로(23c)로 이루어지고,
    상기 필터회로(135)는
    공통단자(COM)가 상기 필터회로의 상기 전압입력단자에 접속된 전류밀러회로(23ad),
    상기 전류밀러회로의 상기 출력단자(O)와 상기 필터회로의 상기 출력단자(Vo) 사이에 접속된 고저항레지스터(R6),
    입력단자, 출력단자 및 접지단자를 가지며, 상기 접지단자는 상기 임피던스회로의 접지단자에 접속되고, 상기 입력단자는 상기 제 6 제어신호(S6)를 위하여 입력단자로서 사용되는 NOT 회로(131a),
    전압이 가해질 때 정전류를 흐르게 하는 정전류회로(23af) 또는 상기 NOT 회로의 상기 출력단자와 상기 전류밀러회로의 상기 입력단자(I) 사이에 접속된 대저항레지스터(23af),
    상기 필터회로의 상기 출력단자와 상기 NOT 회로의 상기 출력단자사이에 접속된 커패시터(CF), 및
    상기 필터회로의 상기 출력단자에 음극이 접속되고, 상기 NOT 회로의 상기 출력단자에 양극이 접속된 다이오드(D1)로 이루어지고, 그리고
    상기 전압입력단자는 상기 전파정류회로(21)의 출력단자들중의 하나에 접속되고,
    상기 제 1 스위치회로(23B)는 상기 전류밀러회로(23ad)의 입력단자(I)와 상기 NOT 회로(131)의 상기 출력단자사이에서 임의의 위치에 제공되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  33. 제 27 항에 있어서, 상기 스위치블록회로(160)는
    상기 제 7 제어신호(S7)로 동기되고 상기 제 5 스위치신호(150)에 적합한 제 8 제어신호(S8)를 상기 제 5 스위치회로로 출력하는 제 1 인터페이스회로(170), 및
    상기 제 5 제어신호(S5)로 동기되고 상기 제 4 스위치회로(140)에 적합한 제 9 제어신호(S9)를 상기 제 4 스위치회로로 출력하는 제 2 인터페이스회로(180)로 이루어진 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  34. 제 27 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 상기 제 5 스위치회로(150)로서,
    공통단자(COM)가 상기 전파정류회로(21)의 출력단자들중의 하나에 접속되고, 입력단자는 상기 제 7 제어신호(S7)에 의해서 턴온/오프되는 정전류회로(170)에 접속되고, 그리고 출력단자(O)는 상기 제 4 스위치회로(140)에 접속되는 전류밀러회로, 또는
    전류가 증가될 때 전류증폭인자가 낮아지는 비선형 전류증폭회로를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  35. 제 28 항 내지 제 32 항중의 어느 한 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 상기 제 6 제어신호(S6)가 오프상태로 있을 때 상기 커패시터(CF)에 축전된 전하를 방전시키는 방전회로(23ag)를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  36. 제 28 항 내지 제 32 항중 어느 한 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 상기 커패시터의 접지측단자의 전위가 상기 필터회로(137)의 대지전위와 비교하여 설정전위차 이상으로 낮춰질 때 상기 커패시터(CF)에 축전된 전하를 방전시키는 방전회로(23ah)를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  37. 제 28 항 내지 제 32 항중 어느 한 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 입력단자와 접지단자를 갖는 전압클램핑회로를 포함하며, 상기 입력단자는 상기 필터회로(131)의 전압입력단자(ViF)에 접속되고, 상기 접지단자는 전압/전류변환회로(23c)의 입력단자(Vi1)에 접속되고, 상기 입력단자와 상기 접지단자간의 전압이 설정전압 이상일 때 전도상태가 입력단자와 접지단자사이에서 발생하고, 그리고 또한 입력단자와 접지단자간의 전압은 상기 설정전압으로 클램핑되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  38. 제 28 항 내지 제 30 항중 어느 한 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 입력단자, 접지단자 및 완충전류단자를 갖는 전압클램핑회로(23aj)를 포함하며, 상기 입력단자는 상기 필터회로의 전압입력단자(ViF)에 접속되고, 상기 접지단자는 상기 전압/전류변환회로(23c)의 입력단자(Vi1)에 접속되고, 상기 완충전류단자는 상기 전파정류회로(21)의 출력단자들중의 하나에 접속되고, 그리고 상기 전압클램핑회로의 상기 입력단자와 상기 접지단자간의 전압이 설정전압 이상일 때 전류는 입력단자와 접지단자간의 전압을 상기 설정전압으로 클램핑하도록 상기 완충전류단자로부터 상기 접지단자로 흐르는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  39. 제 37 항에 있어서, 상기 필터회로(131)의 출력단자에 양극이 접속되고 상기 전압/전류변환회로의 입력단자에 음극이 접속된 다이오드(D2)는 상기 필터회로(131)의 출력단자(Vo)와 상기 전압/전류변환회로(23c)의 입력단자(Vi1)사이에 삽입되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  40. 제 39 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 전압입력단자(ViF) 및 상기 필터회로(131)의 출력단자(Vo)와 접속되고, 그리고 제 2 전압클램핑회로(23al) 및 전류제한회로(R)로 구성된 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  41. 제 39 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는
    입력단자, 접지단자 및 완충전류단자를 가지며, 상기 입력단자는 상기 필터회로의 입력단자에 접속되고, 상기 접지단자는 상기 필터회로의 출력단자에 접속되고, 상기완충전류단자는 상기 전파정류회로의 출력단자들중의 하나에 접속되고, 그리고 상기 전압클램핑회로의 상기 입력단자와 상기 접지단자간의 전압이 설정전압 이상일 때 전류는 입력단자와 접지단자간의 전압을 상기 설정전압으로 클램핑하도록 상기 완충전류단자로부터 상기 접지단자로 흐르는 제 2 전압클램핑회로, 및
    상기 제 2 전압클램핑회로의 접지단자와 상기 필터회로의 출력단자사이에 삽입에 의해서, 접속된 전류제한수단(R)을 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  42. 제 28 항 내지 제 30 항 중에 어느 한 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는
    상기 전압/전류변환회로(23c)의 입력단자(Vi1)에 양극이 접속되고 상기 필터회로(131)의 전압입력단자에 음극이 접속된 다이오드(D3), 및
    상기 전압입력단자와 상기 필터회로의 접지단자사이에 접속된 제 2 정전류회로(23am) 또는 대저항레지스터(23am)를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  43. 제 27 항에 있어서,
    상기 임피던스회로(110)는 전압입력단자(ViF)와 출력단자(Vo)를 갖는 필터회로(136 또는 137) 및 상기 필터회로로부터 출력된 전압에 상응하는 전류를 출력하는 전압/전류변환회로(23c)로 이루어지고,
    상기 필터회로(136 또는 137)는
    상기 필터회로의 상기 입력단자와 상기 출력단자사이에 접속되고, 전압이 정전류회로에 가해질 때 정전류를 흐르게 하는 정전류회로(23ac)와 고저항레지스터(R6)로 이루어진 직렬회로 (정전류회로가 생략(단락)되는 경우를 포함),
    입력단자, 출력단자 및 접지단자를 가지며, 상기 접지단자는 상기 임피던스회로의 접지단자에 접속되고, 상기 입력단자는 상기 제 6 제어신호(S6)를 위하여 입력단자로서 사용되는 NOT 회로(131a),
    상기 필터회로의 상기 출력단자와 상기 NOT 회로(131a)의 상기 출력단자사이에 접속된 커패시터(CF),
    상기 NOT 회로(131a)의 출력이 저레벨로 될 때 상기 커패시터(CF)를 통하여 교류신호를 흐르게 하는 바이어스전류를 상기 NOT 회로의 상기 출력단자로 공급하는 바이어스회로(23an), 및
    상기 NOT 회로의 출력이 고레벨로 될 때 상기 커패시터에 축적된 전하를 방전시키는 방전회로(23ag 또는 23ah)로 이루어지고, 그리고
    상기 제 1 스위치회로(23B)는 상기 전파정류회로의 출력단자들중의 하나와 상기 필터회로의 상기 전압입력단자사이에 접속되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  44. 제 43 항에 있어서, 상기 바이어스회로(23an)는
    상기 필터회로(137)의 전압입력단자(ViF)와 상기 NOT 회로(131a)의 출력단자사이에 접속되고, 그리고 정전류회로(23ab) 또는 대저항레지스터(23ab) 및 다이오드 (제 4 다이오드) (D4)를 포함하는 직렬회로,
    상기 정전류회로 또는 상기 대저항레지스터와 제 4 다이오드를 서로 접속하는 접점과 상기 필터회로의 접지단자사이에 접속되고, 그리고 순방향동작개시전압이 상기 제 4 다이오드와 비교하여 더 높은 다이오드 (제 5 다이오드) (D5)로 이루어진 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  45. 제 44 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는
    상기 전압/전류변환회로(23c)의 입력단자(Vi1)에 양극이 접속되고 상기 필터회로(137)의 전압입력단자에 음극이 접속된 다이오드(D3)를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  46. 제 6 항 내지 제 9 항중의 어느 한 항에 있어서, 상기 스위치블록회로(25)는
    상기 제 2 스위치회로(25a)를 턴오프하는 제 1 오프신호, 상기 제 3 스위치회로(25b)를 턴온하는 제 1 온신호 및 상기 제 2 제어신호(S2)가 온인 경우의 상기 제 4 제어신호(S4)를 발생시키는 제 1 레벨변환회로(25c),
    상기 제 3 제어신호(S3)가 온인 경우에 상기 제 2 스위치회로를 턴온시키는 제 2 온신호, 다이얼펄스를 발생시킬 때의 다이얼펄스보조전류 및 오프후크동작시에 상기 통신단말트랜스(L)의 교류동작을 보상하는 바이어스전류를 발생시키는 제 2 레벨변환회로(25d),
    상기 제 3 스위치회로(25b)를 통하여 흐르도록 전류를 제한하는 전류제한 레지스터(R),
    상기 전파정류회로(21)의 출력측의 한쪽 단부에 접속된 양극과 상기 제 2 레벨변환회로(25d)의 상기 보조전류 또는 상기 바이어스전류의 출력단자에 접속된 음극을 갖고, 그리고 상기 다이얼펄스보조전류를 흐르게 하는 제 1 다이오드(D1), 및
    상기 제 2 와 제 3 스위치회로의 접점에 접속된 양극과 상기 제 2 레벨변환회로의 상기 보조전류 또는 상기 바이어스전류의 출력단자에 접속된 음극을 갖고, 상기 제 1 다이오드보다 낮은 순방향동작개시전압을 갖고, 그리고 상기 통신단말트랜스의 교류동작을 보상하는 바이어스전류를 흐르게 하는 제 2 다이오드(D2)를 더 구비한 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  47. 제 21 항에 있어서, 상기 오프후크 신호 및 다이얼펄스 발생회로는 상기 필터회로(23a)의 출력단자()에 양극이 접속되고 상기 전압/전류변환회로(23c)의 입력단자(Vi1)에 음극이 접속된 다이오드(D2)를 포함하는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
  48. 제 38 항에 있어서, 상기 필터회로(131)의 출력단자에 양극이 접속되고 상기 전압/전류변환회로의 입력단자에 음극이 접속된 다이오드(D2)는 상기 필터회로(131)의 출력단자(Vo)와 상기 전압/전류변환회로(23c)의 입력단자(Vi1) 사이에 삽입되는 것을 특징으로 하는 오프후크 신호 및 다이얼펄스 발생 회로.
KR1019970052891A 1996-10-16 1997-10-15 오프후크신호및다이얼펄스발생회로및그회로의구동방법 KR100332726B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP27346696 1996-10-16
JP96-273466 1996-10-16
JP22224697A JP3580678B2 (ja) 1996-10-16 1997-08-19 オフフック信号およびダイヤルパルス発生回路、および該回路の駆動方法
JP97-222246 1997-08-19

Publications (2)

Publication Number Publication Date
KR19980032862A true KR19980032862A (ko) 1998-07-25
KR100332726B1 KR100332726B1 (ko) 2002-10-31

Family

ID=26524771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052891A KR100332726B1 (ko) 1996-10-16 1997-10-15 오프후크신호및다이얼펄스발생회로및그회로의구동방법

Country Status (7)

Country Link
US (1) US5937030A (ko)
EP (1) EP0837586B1 (ko)
JP (1) JP3580678B2 (ko)
KR (1) KR100332726B1 (ko)
CN (1) CN1185076A (ko)
DE (1) DE69737135D1 (ko)
TW (1) TW358284B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100547124B1 (ko) * 2003-06-23 2006-01-26 삼성전자주식회사 본체 단말기 및 그의 동작 방법
US7933264B2 (en) * 2005-11-23 2011-04-26 Mitac International Corp. Serial multiplexer module for server management
KR20080030890A (ko) * 2006-10-02 2008-04-07 삼성전자주식회사 공중회선망 인터페이스 장치, 이를 구비한 통신 시스템 및이의 구동 방법
JP6997594B2 (ja) * 2017-11-08 2022-01-17 日立Astemo株式会社 高電圧システムおよび高電圧システムの故障診断方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4723267A (en) * 1985-06-17 1988-02-02 Octocom Systems, Inc. Telephone line interface and dialer circuitry for telecommunications equipment
DE3840434A1 (de) * 1988-12-01 1990-06-07 Philips Patentverwaltung Schaltungsanordnung fuer uebertragungseinrichtungen
FR2652220B1 (fr) * 1989-09-21 1995-07-07 Sagem Dispositif de numerotation decimale pour appareil raccorde a une ligne telephonique.
JPH04349761A (ja) * 1991-05-28 1992-12-04 Canon Inc 通信装置
DE4140904A1 (de) * 1991-12-12 1993-06-17 Philips Patentverwaltung Uebertragungsvorrichtung
TW264598B (ko) * 1992-07-01 1995-12-01 Ray Chem Ltd
GB9223770D0 (en) * 1992-11-12 1992-12-23 Raychem Ltd Communication channel testing arrangement
JP3561935B2 (ja) * 1993-12-06 2004-09-08 株式会社リコー 通信端末装置等の網制御装置

Also Published As

Publication number Publication date
TW358284B (en) 1999-05-11
CN1185076A (zh) 1998-06-17
EP0837586A3 (en) 2003-04-02
JP3580678B2 (ja) 2004-10-27
EP0837586B1 (en) 2006-12-27
US5937030A (en) 1999-08-10
DE69737135D1 (de) 2007-02-08
JPH10178477A (ja) 1998-06-30
KR100332726B1 (ko) 2002-10-31
EP0837586A2 (en) 1998-04-22

Similar Documents

Publication Publication Date Title
US4380687A (en) Power supply control circuit for subscriber carrier telephone system
WO1997032429A1 (en) Integrated loop current detector apparatus for a pstn modem
US5940498A (en) Electronic voice circuit configuration
US4360710A (en) Telephone circuit
KR100332726B1 (ko) 오프후크신호및다이얼펄스발생회로및그회로의구동방법
EP0158290B1 (en) A wide-band high voltage amplifier for telephone exchange subscriber line interface utilizing low voltage control circuitry
US4634814A (en) Surge protected electronic switch for telephone voiceband circuits
CA1063741A (en) Telephone ringing generators for subscriber loop carrier telephone systems
CZ73398A3 (cs) Zapalovací stupeň pro spalovací motory
JPH02193440A (ja) 伝送装置用回路装置
US3780228A (en) Automatic disconnect circuit for reducing dial pulse distortion caused by subscriber carrier equipment
US3934089A (en) Automatic disconnect circuit for subscriber carrier telephone system
US6542021B2 (en) High frequency switch and communication apparatus with a high frequency voltage divider
US4230912A (en) Dial pulse sensor and repeater circuit
US5307403A (en) Telephone branch line transmission circuit with blocking capacitor
US4568884A (en) Circuit arrangement comprising an amplifier and an electronic selector switch
US6714645B1 (en) Telephone line interface circuit without hookswitch relay
US3748401A (en) Ring trip circuit
US4607171A (en) Electronic switching apparatus
US6563924B1 (en) Subscriber matching circuit for electronic exchange
CA1163390A (en) Voltage stabiliser suitable for use in a telephone set
US4555597A (en) Transient resistant key operated pulse generating calling device circuit
CA1179079A (en) Power supply control circuit for subscriber carrier telephone system
KR100938766B1 (ko) 전화 ｓｌｉｃ들의 링잉 범위를 확장하는 링 부스트 회로
JPS6152053A (ja) ダイヤルインパルス送出回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee