KR19980028665A

KR19980028665A - Zero cross detection circuit

Info

Publication number: KR19980028665A
Application number: KR1019960047803A
Authority: KR
Inventors: 최광주
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-10-23
Filing date: 1996-10-23
Publication date: 1998-07-15
Also published as: KR0183939B1

Abstract

교류입력 신호의 제로크로스를 감지하는 회로에 있어서, 기준전압 생성부, 입력전압 생성부, 증폭부, 정전류원, 비교부, 및 출력부를 구비하는 것을 특징으로 하는 제로크로스 감지회로가 개시되어 있다. 기준전압 생성부는 전원 전압 레벨의 범위 내에서 고정된 값을 가지는 기준전압을 제1 노드에 발생시킨다. 입력전압 생성부는 교류입력 신호의 원점을 기준 전압 값의 레벨로 쉬프트하고 이를 필터링 하여 얻어지는 변이입력 신호를 제2 노드에 발생시킨다. 비교부는 변이입력 신호를 기준전압과 비교하여 그 차이의 절대값이 기준비교 전압값 이상이 되는 변이입력 신호에 대해서만 로우 레벨의 신호를 발생한다. 증폭부는 비교부의 출력을 제1 입력으로 하고 상기 제1 노드의 신호와 상기 제2 노드의 신호를 제2 및 제3 입력 신호들로서 받아들여서, 제1 입력 신호의 레벨이 로우일 때에만 제1 및 제2 입력 신호의 차이에 의해서 동작한다. 정전류원은 비교부의 출력을 하나의 입력으로서 받아들이고 비교부의 출력이 로우 레벨일 때에만 제로크로스 감지 회로의 전체 전류 량을 제어하기 위해 동작한다. 출력부는 버퍼의 역할을 하는 회로로서 비교부의 출력을 하나의 입력으로서 받아들이고 비교부의 출력이 로우 레벨일 때에만 증폭부의 출력을 인버팅하여 출력한다. 본 발명에 의하면 교류입력 신호에 발생하는 노이즈의 영향을 받지 않는 효과를 가진다.In a circuit for detecting a zero cross of an AC input signal, a zero cross sensing circuit comprising a reference voltage generator, an input voltage generator, an amplifier, a constant current source, a comparator, and an output is disclosed. The reference voltage generator generates a reference voltage having a fixed value within the range of the power supply voltage level to the first node. The input voltage generator shifts the origin of the AC input signal to the level of the reference voltage value and generates a transition input signal obtained by filtering the second input signal to the second node. The comparison unit compares the transition input signal with a reference voltage and generates a low level signal only for the transition input signal whose absolute value of the difference is equal to or greater than the reference comparison voltage value. The amplifier receives the output of the comparator as the first input and accepts the signal of the first node and the signal of the second node as the second and third input signals, so that the first and second signals are low only when the level of the first input signal is low. It operates by the difference of a 2nd input signal. The constant current source accepts the output of the comparator as one input and operates to control the total amount of current in the zero cross sensing circuit only when the output of the comparator is at a low level. The output unit is a circuit acting as a buffer and accepts the output of the comparator as one input and inverts the output of the amplifying unit only when the output of the comparator is at a low level. According to the present invention has an effect that is not affected by the noise generated in the AC input signal.

Description

Zero cross detection circuit

본 발명은 교류 입력 신호의 제로 크로스 포인트(Zero Cross Point)를 감지하는 제로 크로스 감지 회로에 있어서, 특히 교류 입력 신호에 발생하는 노이즈(Noise)의 영향을 받지 않는 제로 크로스 감지 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a zero cross detection circuit for detecting a zero cross point of an AC input signal, and particularly to a zero cross detection circuit that is not affected by noise generated in the AC input signal.

교류 입력 신호의 제로 크로스 포인트를 감지하는 제로 크로스 감지 회로가 USP 5,329,171에 개시되어 있다.A zero cross detection circuit for detecting a zero cross point of an alternating input signal is disclosed in US Pat. No. 5,329,171.

도 1은 USP 5,329,171에 개시되어 있는 제로 크로스 감지 회로의 회로도이다.1 is a circuit diagram of a zero cross sensing circuit disclosed in USP 5,329,171.

도 1을 참조하면, 종래의 제로 크로스 감지 회로는 입력 회로(10), 제 1 CMOS 전압 쉬프트(Shift) 수단(20), CMOS 차동 증폭 회로(30), 제 2 CMOS전압 쉬프트 수단(40), 정전류원(50) 및 출력 회로(60)를 포함한다. 입력 회로(10)는 하나의 저항소자(13), 제 1 다이오우드(14), 및 제 2 다이오우드(15)를 포함한다. 저항소자(13)의 한 단자는 교류 입력 신호(VIN)를 받아들이도록 접속되어 있고 다른 단자는 제 1 노드(12)에 접속되어 있다. 제 1 다이오우드(14) 의 한 단자는 전원 단자(VDD)에 접속되어 있고 다른 단자는 제 1 노드(12)에 접속되어 있다. 제 2 다이오우드(15)의 한 단자는 제 1 노드(12)에 접속되어 있고 다른 단자는 접지 단자(GND)에 접속되어 있다. 교류 입력 신호(VIN)는 저항 소자(13), 제 1 다이오우드(14), 및 제 2 다이오우드(15)에 의해서 필터링(Filtering)되어 제 1 노드(12)에 전달된다. 여기서 제 1 노드(12)는 제 2 CMOS 전압 쉬프트 수단(40)의 제 2 소오스 팔로어 트랜지스터(43)의 게이트 단자에 접속되어 있다. 제 1 CMOS 전압 쉬프트 수단(20)은 제 1 전류 전원 트랜지스터(22)와 제 1 소오스 팔로어 트랜지스터(23)를 포함한다. 제 1 전류 전원 트랜지스터(22)의 제 1 단자는 전원 단자(VDD)에 접속되어 있고, 제 2 단자는 제 2 노드(21)에 접속되어 있고, 그리고, 게이트 단자는 일정한 전압을 공급받기 위해 정전류원(50)의 구동 입력 단자(51)에 접속되어 있다. 제 1 소오스 팔로어 트랜지스터(23)의 제 1 단자는 제 2 노드(21)에 접속되어 있고, 제 2 단자 및 게이트 단자는 접지 단자(GND)에 접속되어 있다. 여기서, 제 2 노드(21)는 CMOS 차동 증폭 회로(30)의 제 1 차동 입력 신호 단자(31)에 접속되어 있다. CMOS 차동 증폭 회로(30)는 제 2 및 제 3 노드(21,41)의 신호를 제 1 및 제 2 차동 입력 신호로서 입력하고 제 1 및 제 2 차동 입력 신호의 차이에 의해서 동작한다. 제 2 CMOS 전압 쉬프트 수단(40)은 제 2 전류 전원 트랜지스터(42)와 제 2 소오스 팔로어 트랜지스터(43)를 포함한다. 제 2 전류 전원 트랜지스터(42)의 제 1 단자는 전원 단자(VDD)에 접속되어 있고, 제 2 단자는 제 3 노드(41)에 접속되어 있고, 그리고 게이트 단자는 일정한 전압을 공급받기 위해 정전류원(50)의 구동 입력 단자(51)에 접속되어 있다. 제 2 소오스 팔로어 트랜지스터(43)의 제 1 단자는 제 3 노드(41)에 접속되어 있고, 제 2 단자는 접지 단자(GND)에 접속되어 있고, 그리고, 게이트 단자는 교류 입력 신호(VIN)를 받아들이도록 제 1 노드(12)에 접속되어 있다. 여기서, 제 3 노드(41)는 CMOS 차동 증폭 회로(30)의 제 2 차동 입력 신호 단자(32)에 접속되어 있다. 정전류원(50)은 전체 회로의 전류 량을 조절하기 위한 회로이다. 정전류원(50)의 구동 입력 단자(51)는 제 1 CMOS 전압 쉬프트 수단(20), 제 2 CMOS 전압 쉬프트 수단(40), 차동 증폭 회로(30), 및 출력단(60)의 구동 입력단자들(24,33,44,61)에 접속되어 있다. 출력단(60)은 일종의 버퍼(Buffer)의 역할을 하는 회로로서 CMOS 차동 증폭 회로(30)의 출력을 인버팅(Inverting)하여 출력한다.Referring to FIG. 1, a conventional zero cross sensing circuit includes an input circuit 10, a first CMOS voltage shift means 20, a CMOS differential amplifier circuit 30, a second CMOS voltage shift means 40, A constant current source 50 and an output circuit 60. The input circuit 10 includes one resistor element 13, a first diode 14, and a second diode 15. One terminal of the resistance element 13 is connected to receive the AC input signal VIN and the other terminal is connected to the first node 12. One terminal of the first diode 14 is connected to the power supply terminal VDD and the other terminal is connected to the first node 12. One terminal of the second diode 15 is connected to the first node 12 and the other terminal is connected to the ground terminal GND. The AC input signal VIN is filtered by the resistor element 13, the first diode 14, and the second diode 15 to be transmitted to the first node 12. Here, the first node 12 is connected to the gate terminal of the second source follower transistor 43 of the second CMOS voltage shifting means 40. The first CMOS voltage shifting means 20 comprises a first current power supply transistor 22 and a first source follower transistor 23. The first terminal of the first current power supply transistor 22 is connected to the power supply terminal VDD, the second terminal is connected to the second node 21, and the gate terminal is a constant current to receive a constant voltage. It is connected to the drive input terminal 51 of the circle 50. The first terminal of the first source follower transistor 23 is connected to the second node 21, and the second terminal and the gate terminal are connected to the ground terminal GND. Here, the second node 21 is connected to the first differential input signal terminal 31 of the CMOS differential amplifier circuit 30. The CMOS differential amplifier circuit 30 inputs the signals of the second and third nodes 21 and 41 as first and second differential input signals and operates by the difference between the first and second differential input signals. The second CMOS voltage shifting means 40 comprises a second current power supply transistor 42 and a second source follower transistor 43. The first terminal of the second current power transistor 42 is connected to the power supply terminal VDD, the second terminal is connected to the third node 41, and the gate terminal is a constant current source for receiving a constant voltage. It is connected to the drive input terminal 51 of 50. The first terminal of the second source follower transistor 43 is connected to the third node 41, the second terminal is connected to the ground terminal GND, and the gate terminal receives the AC input signal VIN. It is connected to the first node 12 to accept. Here, the third node 41 is connected to the second differential input signal terminal 32 of the CMOS differential amplifier circuit 30. The constant current source 50 is a circuit for adjusting the amount of current of the entire circuit. The driving input terminal 51 of the constant current source 50 includes the first CMOS voltage shifting means 20, the second CMOS voltage shifting means 40, the differential amplifying circuit 30, and the driving input terminals of the output terminal 60. (24,33,44,61). The output terminal 60 is a circuit serving as a kind of buffer and inverts the output of the CMOS differential amplifier circuit 30 and outputs it.

제 1 CMOS 전압 쉬프트 수단(20)에서는 전원 전압(VDD)값 레벨의 범위 내에서 고정된 전압을 제 2 노드(21)에 생성시켜 이를 CMOS 차동 증폭 회로(30)의 제 1 차동 입력 단자(31)에 입력시킨다. 제 1 CMOS 전압 쉬프트 수단(20)은 접지 단자(GND)의 전압 레벨을 교류 입력 신호(VIN)의 제로 크로스 포인터들이 쉬프트(Shift) 되는 것과 동일한 레벨로 쉬프트 함으로써 제 2 노드(21)의 전압 레벨을 조정한다. 제 2 CMOS 전압 쉬프트 수단(40)에서는 제 1 CMOS 전압 쉬프트 수단(20)과는 달리 제 2 소오스 팔로어 트랜지스터(43)의 게이트 단자에 제 1 노드(12)에서 발생하는 신호가 연결되어 있고 제 3 노드(41)에 생성된 신호가 CMOS 차동 증폭 회로(30)의 제 2 차동 입력 단자(32)에 입력된다. 따라서 제 2 차동 입력 단자(32)의 신호는 제 1 차동 입력 단자(31)의 일정한 기준 전압값을 중심으로 상하로 움직이게 된다. 즉, 교류 입력 신호(VIN)의 전압값이 0보다 크게되면 제 2 차동 입력 단자(32)의 전압값은 제 1 차동 입력 단자(31)의 전압값보다 크게되고 교류 입력 신호(VIN)의 전압값이 0보다 작게되면 제 2 차동 입력 단자(32)의 전압값은 제 1 차동 입력 단자(31)의 전압값보다 작게된다. 이러한 제 1 및 제 2 차동 입력 단자들(31,32)의 전압값 차이에 의해서 CMOS 차동 증폭 회로(30)가 동작을 하게된다.The first CMOS voltage shifting means 20 generates a fixed voltage at the second node 21 within the range of the power supply voltage VDD value level, which is then applied to the first differential input terminal 31 of the CMOS differential amplifier circuit 30. ). The first CMOS voltage shifting means 20 shifts the voltage level of the ground terminal GND to the same level as the zero cross pointers of the AC input signal VIN are shifted, so that the voltage level of the second node 21 is shifted. Adjust it. In the second CMOS voltage shifting means 40, unlike the first CMOS voltage shifting means 20, a signal generated at the first node 12 is connected to the gate terminal of the second source follower transistor 43, and the third The signal generated at the node 41 is input to the second differential input terminal 32 of the CMOS differential amplifier circuit 30. Therefore, the signal of the second differential input terminal 32 moves up and down about the constant reference voltage value of the first differential input terminal 31. That is, when the voltage value of the AC input signal VIN is greater than zero, the voltage value of the second differential input terminal 32 is greater than the voltage value of the first differential input terminal 31 and the voltage of the AC input signal VIN. When the value is smaller than 0, the voltage value of the second differential input terminal 32 is smaller than the voltage value of the first differential input terminal 31. The CMOS differential amplifier circuit 30 operates by the difference in voltage values of the first and second differential input terminals 31 and 32.

이와 같은 동작을 토대로 교류 입력 신호(VIN)에 대한 출력 신호(OUT)가 도 2 내지 도 6에 나타나 있다. 도 2 내지 도 6에 있어서 가로축은 시간을 세로축은 나타내고자하는 단자들의 전압값들을 각각 도시하고 있고, 제 1 내지 제 4 포인터들(t0,t1,t2,t3)은 교류 입력 신호(VIN)에 있어서의 제로 크로스가 일어나는 포인터들을 나타내고 있다.Based on this operation, the output signal OUT for the AC input signal VIN is shown in FIGS. 2 to 6. In FIGS. 2 to 6, the horizontal axis represents time values, and the vertical axis represents voltage values of terminals, and the first to fourth pointers t0, t1, t2, and t3 correspond to the AC input signal VIN. The pointers at which zero crosses occur are shown.

도 2는 제로 크로스 포인터를 가지는 이상적인 교류 입력 신호(VIN)의 파형도를 나타내고 있다.2 shows a waveform diagram of an ideal AC input signal VIN having a zero cross pointer.

도 3은 종래의 제로 크로스 감지 회로에 있어서, 이상적인 교류 입력 신호(VIN)에 대한 제 2 CMOS 전압 쉬프트 수단(40)의 제 2 소오스 팔로어 트랜지스터(43)의 게이트에 인가되는 신호의 파형도이다.3 is a waveform diagram of a signal applied to the gate of the second source follower transistor 43 of the second CMOS voltage shifting means 40 with respect to the ideal AC input signal VIN in the conventional zero cross sensing circuit.

도 4는 종래의 제로 크로스 감지 회로에 있어서, 이상적인 교류 입력 신호(VIN)에 대한 출력 신호(OUT)의 파형도를 나타내고 있다. 여기서, 참조부호 VD는 다이오우드의 문턱전압을 나타낸다.4 shows a waveform diagram of an output signal OUT with respect to an ideal AC input signal VIN in a conventional zero cross sensing circuit. Here, reference numeral VD denotes a threshold voltage of the diode.

도 4를 참조하면 종래의 제로 크로스 감지 회로는 교류 입력 신호(VIN)에 있어서 제로 크로스가 발생할 때마다 출력 신호(OUT)의 레벨을 하이(Hi) 혹은 로우(Low)로 변위시킴으로서 제로 크로스 포인트들의 감지를 가능하게 한다.Referring to FIG. 4, the conventional zero cross detection circuit shifts the level of the output signal OUT to Hi or Low whenever a zero cross occurs in the AC input signal VIN. Enable detection

도 5는 제로 크로스 포인터를 가지는 교류 입력 신호(VIN)에 있어서, 교류 입력 신호(VIN)에 비해 현저히 작은 레벨의 노이즈를 포함하는 교류 입력 신호(VIN)의 파형도를 나타내고 있다.Fig. 5 shows a waveform diagram of the AC input signal VIN including noise of a level significantly smaller than the AC input signal VIN in the AC input signal VIN having a zero cross pointer.

도 6은 상기 제로 크로스 감지 회로에 있어서, 교류 입력 신호(VIN)에 비해 현저히 작은 레벨의 노이즈를 포함하는 교류 입력 신호(VIN)에 대한 출력 신호(OUT)의 파형도를 나타내고 있다.FIG. 6 shows a waveform diagram of the output signal OUT with respect to the AC input signal VIN including noise of a level significantly smaller than the AC input signal VIN in the zero cross sensing circuit.

이와 같이 종래의 제로 크로스 감지 회로는 교류 입력 신호(VIN)에 비해 노이즈의 레벨이 현저히 작더라도 종래의 제로 크로스 감지 회로의 특성 상 노이즈에 의해 제로 크로스가 일어나는 포인터들마다 출력 신호(OUT)는 움직이게 된다. 이 때 작은 레벨의 노이즈에 대해 제로 크로스 감지 회로가 동작하지 않게 하기 위해서는 교류 입력 신호에 있어서 0 점을 기준으로 0보다 크거나 작은 일정 레벨의 신호를 무시할 수 있는 회로를 첨가할 수 있다.As described above, although the conventional zero cross sensing circuit has a significantly smaller level of noise than the AC input signal VIN, the output signal OUT moves every pointer where zero cross occurs due to noise due to the characteristics of the conventional zero cross sensing circuit. do. In this case, in order to prevent the zero cross sensing circuit from operating against a small level of noise, a circuit capable of ignoring a signal having a predetermined level greater than or less than zero based on the zero point in the AC input signal may be added.

그러나, 종래의 제로 크로스 감지 회로에 있어서는 입력 회로(10)의 제 1 노드(12)에 발생하는 신호가 제 1 및 제 2 다이오우드들(14,15)에 의한 전압 짤림 현상으로 교류 입력 신호(VIN)가 왜곡되어 0점을 기준으로 상하로 일정한 전압값을 가져갈 수 없게 된다. 이렇게되면 교류 입력 신호에 있어서 0 점을 기준으로 0보다 크거나 작은 일정 레벨의 신호를 무시할 수 있는 회로를 첨가하더라도 0보다 큰 쪽의 노이즈 레벨은 제거될 수 있으나 0보다 작은 쪽의 노이즈를 제거할 수가 없게 된다.However, in the conventional zero cross sensing circuit, the signal generated at the first node 12 of the input circuit 10 is caused by the voltage cutoff caused by the first and second diodes 14 and 15, and thus the AC input signal VIN. ) Is distorted, and it becomes impossible to take a constant voltage value up and down based on the zero point. In this case, even if a circuit capable of disregarding a certain level of signal greater than or less than zero based on the zero point in the AC input signal can be eliminated, the noise level greater than zero can be removed, but the noise less than zero can be removed. You will not be able to.

따라서, 본 발명의 목적은 차동 증폭 회로에 있어서, 입력되는 신호들의 왜곡을 방지 할 수 있는 차동 증폭 회로를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a differential amplifier circuit capable of preventing distortion of input signals in a differential amplifier circuit.

본 발명의 다른 목적은 차동 증폭 회로에 있어서, 입력되는 신호들에 포함되어 있는 노이즈의 영향을 받지 않기 위하여 일정 레벨 이하의 크기를 갖는 입력 신호 부분에 대해서는 동작하지 않고 출력을 변화시키지 않는 차동 증폭 회로를 제공하는 데 있다.Another object of the present invention is to provide a differential amplifying circuit, which does not operate on a portion of an input signal having a predetermined level or less and does not change its output in order not to be influenced by noise included in input signals. To provide.

본 발명의 또 다른 목적은 교류 입력 신호에 대한 제로 크로스 포인트를 감지하는 제로 크로스 감지 회로에 있어서, 제로 크로스 감지 회로의 동작이 일정 레벨의 노이즈를 무시할 수 있도록 하는 회로를 더 구비함으로서 교류 입력 신호에 발생하는 노이즈의 영향을 받지 않는 제로 크로스 감지 회로를 제공하는 데 있다.It is still another object of the present invention to provide a zero cross detection circuit for detecting a zero cross point with respect to an AC input signal, further comprising a circuit for allowing the operation of the zero cross detection circuit to ignore a certain level of noise. It is to provide a zero cross sensing circuit which is not affected by the noise generated.

도 1은 종래의 제로 크로스 감지회로이다.1 is a conventional zero cross sensing circuit.

도 2는 종래의 제로 크로스 감지 회로에 있어서, 이상적인 교류 입력 신호의 파형도이다.2 is a waveform diagram of an ideal AC input signal in a conventional zero cross sensing circuit.

도 3은 종래의 제로 크로스 감지 회로에 있어서, 이상적인 교류입력 신호에 대해 제 2 노드에서 발생하는 신호의 파형도이다.3 is a waveform diagram of a signal generated at a second node with respect to an ideal AC input signal in a conventional zero cross sensing circuit.

도 4는 종래의 제로 크로스 감지 회로에 있어서, 이상적인 교류 입력 신호에 대한 출력 신호의 파형도이다.4 is a waveform diagram of an output signal with respect to an ideal AC input signal in a conventional zero cross sensing circuit.

도 5는 종래의 제로 크로스 감지 회로에 있어서, 노이즈를 포함하는 교류 입력 신호의 파형도이다.5 is a waveform diagram of an AC input signal including noise in a conventional zero cross sensing circuit.

도 6은 종래의 제로 크로스 감지 회로에 있어서, 노이즈를 포함하는 교류 입력 신호에 대한 출력 신호의 파형도이다.6 is a waveform diagram of an output signal of an AC input signal including noise in a conventional zero cross sensing circuit.

도 7은 본 발명의 실시예에 따른 차동 증폭회로의 회로도이다.7 is a circuit diagram of a differential amplifier circuit according to an embodiment of the present invention.

도 8은 본 발명의 다른 실시예에 따른 차동 증폭 회로의 회로도이다.8 is a circuit diagram of a differential amplifier circuit according to another embodiment of the present invention.

도 9는 본 발명의 또 다른 실시예에 따른 제로 크로스 감지 회로의 블록도이다.9 is a block diagram of a zero cross sensing circuit according to another embodiment of the present invention.

도 10은 본 발명의 또 다른 실시예에 따른 제로 크로스 감지 회로의 회로도이다.10 is a circuit diagram of a zero cross sensing circuit according to another embodiment of the present invention.

도 11은 본 발명의 또 다른 실시예에 따른 제로 크로스 감지회로에 있어서, 교류 입력 신호에 비해 현저히 작은 레벨의 노이즈를 포함하는 교류 입력 신호에 대하여 제 2 노드에서 발생되는 변이 입력 신호의 파형도이다.FIG. 11 is a waveform diagram of a transition input signal generated at a second node with respect to an AC input signal including noise of a level significantly smaller than an AC input signal in a zero cross sensing circuit according to another embodiment of the present invention. .

도 12는 본 발명의 또 다른 실시예에 따른 제로 크로스 감지 회로에 있어서, 교류 입력 신호에 비해 현저히 작은 레벨의 노이즈를 포함하는 교류 입력 신호에 대한 출력 신호의 파형도이다.12 is a waveform diagram of an output signal with respect to an AC input signal including noise of a level significantly smaller than an AC input signal in a zero cross sensing circuit according to another embodiment of the present invention.

〈도면의 주요 부분에 대한 설명〉<Description of Main Parts of Drawing>

VIN: 교류 입력 신호, OUT: 출력 신호VIN: AC input signal, OUT: output signal

VSI: 변이 입력 신호, VR: 기준 전압VSI: transition input signal, VR: reference voltage

t0 내지 t5: 제로 크로스 포인터들t0 to t5: zero cross pointers

상기 목적을 달성하기 위하여 본 발명에 따른 차동 증폭 회로는, 기준 전압 생성부, 입력 전압 생성부, 및 증폭부를 구비하는 것을 특징으로 한다. 기준 전압 생성부는 전원 전압값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압을 제 1 노드에 발생시킨다. 입력 전압 생성부는 교류 입력 전압의 신호를 필터링하고 기준 전압을 기준으로 하여 쉬프트한 변이 입력 신호를 제 2 노드에 발생시킨다. 증폭부는 제 1 노드의 신호와 제 2 노드의 신호를 제 1 및 제 2차동 입력 신호들로서 받아들이고 차동 입력 신호가 레지듀 전압을 초과하는 교류 입력 신호에 대해서만 응답하는 증폭회로를 포함한다.In order to achieve the above object, the differential amplifier circuit according to the present invention includes a reference voltage generator, an input voltage generator, and an amplifier. The reference voltage generator generates a reference voltage having a fixed value within the range of the power supply voltage value level to the first node. The input voltage generator filters the signal of the AC input voltage and generates a shift input signal shifted based on the reference voltage to the second node. The amplifier section includes an amplifier circuit that accepts the signal of the first node and the signal of the second node as the first and second differential input signals and responds only to an alternating input signal whose differential input signal exceeds the residue voltage.

상기 다른 목적을 달성하기 위하여 본 발명에 따른 차동 증폭 회로는, 기준 전압 생성부, 입력 전압 생성부, 비교부, 및 증폭부를 구비하는 것을 특징으로 한다. 기준 전압 생성부는 전원 전압값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압을 제 1 노드에 발생시킨다. 입력 전압 생성부는 교류 입력 전압의 신호를 필터링하고 기준 전압을 기준으로 하여 쉬프트한 변이 입력 신호를 제 2 노드에 발생시킨다. 비교부는 변이 입력 신호를 기준 전압과 비교하여 그 차이의 절대값이 기준 비교 전압값 이상이 되는 변이 입력 신호에 대해서만 본 발명의 차동 증폭 회로 회로가 동작하도록 한다. 증폭부는 제 1 노드의 신호와 제 2 노드의 신호를 제 1 및 제 2차동 입력 신호들로서 받아들이고 차동 입력 신호가 레지듀 전압을 초과하는 교류 입력 신호에 대해서만 응답하는 증폭회로를 포함한다.In order to achieve the above object, the differential amplifier circuit according to the present invention includes a reference voltage generator, an input voltage generator, a comparator, and an amplifier. The reference voltage generator generates a reference voltage having a fixed value within the range of the power supply voltage value level to the first node. The input voltage generator filters the signal of the AC input voltage and generates a shift input signal shifted based on the reference voltage to the second node. The comparison unit compares the shift input signal with a reference voltage so that the differential amplifier circuit of the present invention operates only for the shift input signal whose absolute value of the difference is equal to or greater than the reference comparison voltage value. The amplifier section includes an amplifier circuit that accepts the signal of the first node and the signal of the second node as the first and second differential input signals and responds only to an alternating input signal whose differential input signal exceeds the residue voltage.

상기 또 다른 목적을 달성하기 위하여 본 발명에 다른 제로 크로스 감지 회로는, 기준 전압 생성부, 입력 전압 생성부, 비교부, 증폭부, 정전류부, 및 출력부를 구비하는 것을 특징으로 한다. 기준 전압 생성부는 전원 전압값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압을 제 1 노드에 발생시킨다. 입력 전압 생성부는 교류 입력 전압의 신호를 필터링하고 기준 전압을 기준으로 하여 쉬프트한 변이 입력 신호를 제 2 노드에 발생시킨다. 비교부는 변이 입력 신호를 기준 전압과 비교하여 그 차이의 절대값이 기준 비교 전압값 이상이 되는 변이 입력 신호에 대해서만 본 발명의 제로 크로스 감지 회로가 동작하도록 한다. 증폭부는 제 1 노드의 신호와 제 2 노드의 신호를 제 1 및 제 2차동 입력 신호들로서 받아들이고 차동 입력 신호가 레지듀 전압을 초과하는 교류 입력 신호에 대해서만 응답하는 증폭회로를 포함한다. 정전류원은 제로 크로스 감지 회로 전체의 전류 량을 제어하기 위한 것으로서 정전류원의 구동 입력 단자가 기준 전압 생성부, 입력 전압 생성부, 증폭부, 및 출력부의 구동 입력 단자들에 접속되어 있다. 출력부는 일종의 버퍼의 역할을 하는 회로로서 증폭부의 출력을 인버팅하여 출력한다.In order to achieve the above another object, another zero cross sensing circuit according to the present invention includes a reference voltage generator, an input voltage generator, a comparator, an amplifier, a constant current unit, and an output unit. The reference voltage generator generates a reference voltage having a fixed value within the range of the power supply voltage value level to the first node. The input voltage generator filters the signal of the AC input voltage and generates a shift input signal shifted based on the reference voltage to the second node. The comparing unit compares the shift input signal with a reference voltage so that the zero cross sensing circuit of the present invention operates only for the shift input signal whose absolute value of the difference is equal to or greater than the reference comparison voltage value. The amplifier section includes an amplifier circuit that accepts the signal of the first node and the signal of the second node as the first and second differential input signals and responds only to an alternating input signal whose differential input signal exceeds the residue voltage. The constant current source is for controlling the amount of current of the entire zero cross sensing circuit, and the driving input terminal of the constant current source is connected to the driving input terminals of the reference voltage generator, the input voltage generator, the amplifier, and the output unit. The output unit is a circuit serving as a kind of buffer and inverts the output of the amplifying unit to output.

이어서 첨부한 도면을 참조하여 본 발명에 대하여 자세히 설명하기로 한다.Next, the present invention will be described in detail with reference to the accompanying drawings.

도 7을 참조하면, 본 발명의 실시예에 따른 차동 증폭 회로는 기준 전압 생성부(100), 입력 전압 생성부(120), 및 증폭부(160)를 포함한다.Referring to FIG. 7, a differential amplifier circuit according to an embodiment of the present invention includes a reference voltage generator 100, an input voltage generator 120, and an amplifier 160.

기준 전압 생성부(100)는 CMOS 인버터를 구성하고 있는 제 1 PMOS(104)와 제 1 NMOS(108), 그리고 제 1 저항 소자(106)를 포함한다. 제 1 PMOS(104)와 제 1 NMOS(108)에 의해 형성되어 있는 CMOS 인버터의 출력과 입력이 제 1 저항 소자(106)를 사이에 두고 서로 접속되어 있다. 따라서 제 1 PMOS(104)와 제 1 NMOS(108)는 각각 세튜레이션(Saturation) 영역에서 동작하게 되고 제 1 PMOS(104)와 제 1 NMOS(108) 각각의 전류 전달 특성(Beta Ratio)에 의해 전원 전압(VDD)값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압(VR)을 제 1 노드(102)에 발생시킨다. 즉, 동일한 전류 전달 특성을 가지는 제 1 PMOS(104)와 제 1 NMOS(108)에 대해서는 기준 전압(VR)은 전원 전압(VDD) 레벨의 절반값을 갖게된다. 입력 전압 생성부(120)는 제 2 내지 제 4 저항소자들(122,124,125), 제 1 다이오우드(130), 제 2 다이오우드(132), 및 CMOS 인버터를 구성하고 있는 제 2 PMOS(126)와 제 2 NMOS(128)을 포함한다, 기준 전압 생성부(100)에서와 마찬가지로 제 4 저항 소자(126), 제 2 PMOS(126), 및 제 2 NMOS(128)에 의해서 교류 입력 전압(VIN)의 신호는 기준 전압(VR)을 기준으로 쉬프트되고 제 2 및 제 3 저항 소자들(122,124) 그리고 제 1 및 제 2 다이오우드들(130,132)에 의해서 필터링 되어진 변이 입력 신호(VSI)를 제 2 노드(134)에 발생시킨다. 증폭부(160)는 제 1 노드(102)와 제 2 노드(134)의 신호를 제 1 및 제 2 차동 입력 신호로서 입력하고 제 1 차동 입력 신호와 제 2 차동 입력 신호의 차이에 의해서 동작하게 된다.The reference voltage generator 100 includes a first PMOS 104, a first NMOS 108, and a first resistance element 106 constituting a CMOS inverter. The output and the input of the CMOS inverter formed by the first PMOS 104 and the first NMOS 108 are connected to each other with the first resistor element 106 interposed therebetween. Accordingly, the first PMOS 104 and the first NMOS 108 operate in the saturation region, respectively, and the current transfer characteristics (Beta Ratio) of the first PMOS 104 and the first NMOS 108 respectively. The first node 102 generates a reference voltage VR having a fixed value within the range of the power supply voltage VDD value level. That is, for the first PMOS 104 and the first NMOS 108 having the same current transfer characteristic, the reference voltage VR has a half value of the power supply voltage VDD level. The input voltage generator 120 includes the second to fourth resistor elements 122, 124, and 125, the first diode 130, the second diode 132, and the second PMOS 126 and the second which constitute the CMOS inverter. NMOS 128, as in the reference voltage generator 100, the signal of the AC input voltage VIN by the fourth resistor element 126, the second PMOS 126, and the second NMOS 128; The second node 134 shifts the shift input signal VSI shifted with reference to the reference voltage VR and filtered by the second and third resistance elements 122 and 124 and the first and second diodes 130 and 132. Raises in. The amplifier 160 inputs the signals of the first node 102 and the second node 134 as first and second differential input signals and operates by the difference between the first differential input signal and the second differential input signal. do.

이와 같이 기준 전압 생성부(100)와 입력 전압 생성부(120)에 있어서, 출력과 입력이 하나의 저항 소자를 사이에 두고 서로 접속되어 있는 CMOS 인버터를 사용하고 CMOS 인버터를 구성하고 있는 PMOS와 NMOS의 전류 전달 특성을 조절함으로써 제 1 노드(102)에 생성되는 기준 전압(VR)과 제 2 노드(134)에 생성되는 변이 입력 신호(VSI)의 레벨을 전원 전압(VDD)의 절반값을 가질 수 있도록 쉬프트시킬 수 있다. 따라서, 제 2 노드(134)에 생성되는 변이 입력 신호(VSI)가 입력 전압 생성부(120)를 구성하고 있는 다이오우드들에 의해서 전압 짤림 현상에 의해 왜곡되어 지는 것을 방지 할 수 있다.As described above, in the reference voltage generator 100 and the input voltage generator 120, a PMOS and an NMOS that constitute a CMOS inverter using a CMOS inverter in which an output and an input are connected to each other with one resistance element interposed therebetween. The level of the reference voltage VR generated at the first node 102 and the transition input signal VSI generated at the second node 134 may have a half value of the power supply voltage VDD by adjusting the current transfer characteristic of the second node 134. You can shift it so that Accordingly, it is possible to prevent the transition input signal VSI generated at the second node 134 from being distorted by voltage cutting by the diodes constituting the input voltage generator 120.

도 8을 참조하면, 본 발명의 실시예에 따른 차동 증폭 회로는 기준 전압 생성부(100), 입력 전압 생성부(120), 비교부(140), 및 증폭부(160)를 포함한다.Referring to FIG. 8, a differential amplifier circuit according to an exemplary embodiment of the present invention includes a reference voltage generator 100, an input voltage generator 120, a comparator 140, and an amplifier 160.

기준 전압 생성부(100)는 제 1 인버터(104)와 제 1 저항 소자(106)를 포함한다. 즉 하나의 PMOS와 하나의 NMOS에 의해 형성되어 있는 제 1 인버터(104)의 출력과 입력이 제 1 저항 소자(106)를 사이에 두고 서로 접속되어 있다. 따라서 제 1 인버터(104)를 구성하고 있는 하나의 PMOS와 하나의 NMOS는 각각 세튜레이션 영역에서 동작하게 되고 PMOS와 NMOS 각각의 전류 전달 특성에 의해 전원 전압(VDD)값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압(VR)을 제 1 노드(102)에 발생시킨다. 다시 말하면, 동일한 전류 전달 특성을 가지는 PMOS와 NMOS에 대해서는 기준 전압(VR)은 전원 전압(VDD) 레벨의 절반값을 갖게된다. 입력 전압 생성부(120)는 제 2 및 제 4 저항소자들(122,124,126), 제 1 다이오우드(130), 제 2 다이오우드(132), 및 제 2 인버터(128)를 포함한다. 기준 전압 생성부(100)에서와 마찬가지로 제 2 인버터(128)의 출력과 입력은 제 4 저항 소자(126)를 사이에 두고 서로 접속되어 있고, 따라서 입력 전압 생성부(120)는 교류 입력 전압(VIN)의 신호가 기준 전압(VR)을 기준으로 쉬프트되고 제 2 및 제 3 저항 소자들(122,124) 그리고 제 1 및 제 2 다이오우드들(130,132)에 의해서 필터링 되어진 변이 입력 신호(VSI)를 제 2 노드(134)에 발생시킨다. 여기서 변이 입력 신호(VSI)는 기준 전압(VR)을 중심으로 교류 입력 신호(VIN)의 값이 변화함에 따라 변화하게 된다. 비교부(140)는 제1 및 제 2 연산 증폭기(142,144)와 하나의 NOR 게이트(146)를 포함하며, 변이 입력 신호(VSI)를 기준 전압(VR)과 비교하여 그 차이의 절대값이 기준 비교 전압값(VREF) 이상이 되는 변이 입력 신호(VSI)에 대해서만 로우 레벨의 신호를 발생하여 상기 실시예의 차동 증폭 회로 회로가 동작하도록 한다. 증폭부(160)는 비교부(140)의 출력을 제 1 입력으로서 받아들이고 제 1 노드(102)와 제 2 노드(134)의 신호를 제 1 및 제 2 차동 입력 신호로서 입력하여, 비교부(140)의 출력이 로우 상태일 때에만 제 1 차동 입력 신호와 제 2 차동 입력 신호의 차이에 의해서 동작하게 된다.The reference voltage generator 100 includes a first inverter 104 and a first resistor element 106. In other words, the output and the input of the first inverter 104 formed by one PMOS and one NMOS are connected to each other with the first resistor element 106 interposed therebetween. Therefore, one PMOS and one NMOS constituting the first inverter 104 operate in the segmentation region, respectively, and are fixed within the range of the power supply voltage (VDD) value level by the current transfer characteristics of each of the PMOS and the NMOS. A reference voltage VR having a value is generated at the first node 102. In other words, for the PMOS and the NMOS having the same current transfer characteristics, the reference voltage VR has a half value of the power supply voltage VDD level. The input voltage generator 120 includes second and fourth resistor elements 122, 124, and 126, a first diode 130, a second diode 132, and a second inverter 128. As in the reference voltage generator 100, the output and the input of the second inverter 128 are connected to each other with the fourth resistor element 126 interposed therebetween, so that the input voltage generator 120 is connected to the AC input voltage ( The signal of VIN is shifted with respect to the reference voltage VR and the second input signal VSI filtered by the second and third resistance elements 122 and 124 and the first and second diodes 130 and 132 is second. At node 134. The shift input signal VSI changes as the value of the AC input signal VIN changes around the reference voltage VR. The comparator 140 includes first and second operational amplifiers 142 and 144 and one NOR gate 146. The absolute value of the difference is determined by comparing the shift input signal VSI with a reference voltage VR. The low level signal is generated only for the transition input signal VSI which is equal to or greater than the comparison voltage value VREF to operate the differential amplifier circuit of the above embodiment. The amplifier 160 receives the output of the comparator 140 as a first input, inputs signals from the first node 102 and the second node 134 as first and second differential input signals, and compares the comparator ( Only when the output of the low voltage 140 is operated by the difference between the first differential input signal and the second differential input signal.

이와 같이 기준 전압 생성부(100)와 입력 전압 생성부(120)에 있어서, 출력과 입력이 하나의 저항 소자를 사이에 두고 서로 접속되어 있는 CMOS 인버터를 사용하고 CMOS 인버터를 구성하고 있는 PMOS와 NMOS의 전류 전달 특성을 조절함으로써 제 1 노드(102)에 생성되는 기준 전압(VR)과 제 2 노드(134)에 생성되는 변이 입력 신호(VSI)의 레벨을 전원 전압(VDD)의 절반값을 가질 수 있도록 쉬프트시킬 수 있다. 따라서, 제 2 노드(134)에 생성되는 변이 입력 신호(VSI)가 입력 전압 생성부(120)를 구성하고 있는 다이오우드들에 의해서 전압 짤림 현상에 의해 왜곡되어 지는 것을 방지 할 수 있다. 또한 변이 입력 신호(VSI)를 기준 전압(VR)과 비교하여 그 차이의 절대값이 기준 비교 전압값(VREF) 이상이 되는 변이 입력 신호(VSI)에 대해서만 본 발명에 따른 실시예의 차동 증폭 회로가 동작하기 때문에 교류 입력 신호(VIN)의 레벨이 원점을 기준으로 기준 비교 전압값(VREF)보다 작으면 출력 신호(OUT)의 레벨이 변화하지 않게 된다. 따라서 교류 입력 신호(VIN)에 발생할 수 있는 노이즈에 따라 차동 증폭 회로가 동작하게 되는 것을 방지할 수 있다. 여기서 기준 비교 전압값(VREF)은 외부에서 교류 입력 신호(VIN)에 발생하는 노이즈의 레벨에 따라 조절이 가능하다.As described above, in the reference voltage generator 100 and the input voltage generator 120, a PMOS and an NMOS that constitute a CMOS inverter using a CMOS inverter in which an output and an input are connected to each other with one resistance element interposed therebetween. The level of the reference voltage VR generated at the first node 102 and the transition input signal VSI generated at the second node 134 may have a half value of the power supply voltage VDD by adjusting the current transfer characteristic of the second node 134. You can shift it so that Accordingly, it is possible to prevent the transition input signal VSI generated at the second node 134 from being distorted by voltage cutting by the diodes constituting the input voltage generator 120. In addition, the differential amplification circuit of the embodiment according to the present invention only compares the transition input signal VSI with the reference voltage VR so that the absolute input of the difference is equal to or greater than the reference comparison voltage value VREF. Because of the operation, when the level of the AC input signal VIN is less than the reference comparison voltage value VREF with respect to the origin, the level of the output signal OUT does not change. Therefore, it is possible to prevent the differential amplifier circuit from operating according to noise that may occur in the AC input signal VIN. The reference comparison voltage value VREF may be adjusted according to the level of noise generated in the AC input signal VIN from the outside.

도 9는 본 발명의 또 다른 실시예에 따른 제로 크로스 감지 회로의 블록도이고. 도 10은 그 회로도이다.9 is a block diagram of a zero cross sensing circuit in accordance with another embodiment of the present invention. 10 is a circuit diagram thereof.

도 9와 10을 참조하면, 본 발명의 제로 크로스 감지 회로는 기준 전압 생성부(100), 입력 전압 생성부(120), 비교부(140), 증폭부(160), 정전류부(180), 및 출력부(200)를 포함한다.9 and 10, the zero cross detection circuit of the present invention includes a reference voltage generator 100, an input voltage generator 120, a comparator 140, an amplifier 160, a constant current unit 180, And an output unit 200.

기준 전압 생성부(100)는 제 1 인버터(104)와 제 1 저항 소자(106)를 포함한다. 즉 하나의 PMOS와 하나의 NMOS에 의해 형성되어 있는 제 1 인버터(104)의 출력과 입력이 제 1 저항 소자(106)를 사이에 두고 서로 접속되어 있다. 따라서 제 1 인버터(104)를 구성하고 있는 하나의 PMOS와 하나의 NMOS는 각각 세튜레이션 영역에서 동작하게 되고 PMOS와 NMOS 각각의 전류 전달 특성에 의해 전원 전압(VDD)값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압(VR)을 제 1 노드(102)에 발생시킨다. 다시 말하면, 동일한 전류 전달 특성을 가지는 PMOS와 NMOS에 대해서는 기준 전압(VR)은 전원 전압(VDD) 레벨의 절반값을 갖게된다. 입력 전압 생성부(120)는 제 2 및 제 4 저항소자들(122,124,126), 제 1 다이오우드(130), 제 2 다이오우드(132), 및 제 2 인버터(128)를 포함한다. 기준 전압 생성부(100)에서와 마찬가지로 제 2 인버터(128)의 출력과 입력은 제 4 저항 소자(126)를 사이에 두고 서로 접속되어 있고, 따라서 입력 전압 생성부(120)는 교류 입력 전압(VIN)의 신호가 기준 전압(VR)을 기준으로 쉬프트되고 제 2 및 제 3 저항 소자들(122,124) 그리고 제 1 및 제 2 다이오우드들(130,132)에 의해서 필터링 되어진 변이 입력 신호(VSI)를 제 2 노드(134)에 발생시킨다. 여기서 변이 입력 신호(VSI)는 기준 전압(VR)을 중심으로 교류 입력 신호(VIN)의 값이 변화함에 따라 변화하게 된다. 비교부(140)는 제1 및 제 2 연산 증폭기(142,144)와 하나의 NOR 게이트(146)를 포함하며, 변이 입력 신호(VSI)를 기준 전압(VR)과 비교하여 그 차이의 절대값이 기준 비교 전압값(VREF) 이상이 되는 변이 입력 신호(VSI)에 대해서만 로우 레벨의 신호를 발생하여 상기 실시예의 제로 크로스 감지 회로가 동작하도록 한다. 정전류원(180)은 비교부(140)의 출력을 하나의 입력으로서 받아들이고 구동 입력 단자(181)가 출력부의 구동 입력 단자(201)에 접속되어 있다. 정전류원(180)은 비교부(140)의 출력이 로우 상태일 때만 전체 회로의 전류 량을 제어하기 위하여 동작한다. 출력부(200)는 일종의 버퍼(Buffer)의 역할을 하는 회로로서 비교부(140)의 출력을 하나의 입력으로서 받아들이고 비교부(140)의 출력이 로우 상태일 때만 증폭부(160)의 출력을 인버팅(Inverting)하여 출력한다.The reference voltage generator 100 includes a first inverter 104 and a first resistor element 106. In other words, the output and the input of the first inverter 104 formed by one PMOS and one NMOS are connected to each other with the first resistor element 106 interposed therebetween. Therefore, one PMOS and one NMOS constituting the first inverter 104 operate in the segmentation region, respectively, and are fixed within the range of the power supply voltage (VDD) value level by the current transfer characteristics of each of the PMOS and the NMOS. A reference voltage VR having a value is generated at the first node 102. In other words, for the PMOS and the NMOS having the same current transfer characteristics, the reference voltage VR has a half value of the power supply voltage VDD level. The input voltage generator 120 includes second and fourth resistor elements 122, 124, and 126, a first diode 130, a second diode 132, and a second inverter 128. As in the reference voltage generator 100, the output and the input of the second inverter 128 are connected to each other with the fourth resistor element 126 interposed therebetween, so that the input voltage generator 120 is connected to the AC input voltage ( The signal of VIN is shifted with respect to the reference voltage VR and the second input signal VSI filtered by the second and third resistance elements 122 and 124 and the first and second diodes 130 and 132 is second. At node 134. The shift input signal VSI changes as the value of the AC input signal VIN changes around the reference voltage VR. The comparator 140 includes first and second operational amplifiers 142 and 144 and one NOR gate 146. The absolute value of the difference is determined by comparing the shift input signal VSI with a reference voltage VR. A low level signal is generated only for the transition input signal VSI that is greater than or equal to the comparison voltage value VREF to operate the zero cross sensing circuit of the above embodiment. The constant current source 180 accepts the output of the comparing section 140 as one input, and the driving input terminal 181 is connected to the driving input terminal 201 of the output section. The constant current source 180 operates to control the amount of current in the entire circuit only when the output of the comparator 140 is in a low state. The output unit 200 is a circuit serving as a kind of buffer and accepts the output of the comparator 140 as one input, and outputs the output of the amplifier 160 only when the output of the comparator 140 is in a low state. Inverting and outputting.

도 11은 본 발명의 실시예에 따른 제로 크로스 감지회로에 있어서, 교류 입력 신호(VIN)에 비해 현저히 작은 레벨의 노이즈를 포함하는 교류 입력 신호(VIN)에 대하여 제 2 노드(124)에서 발생되는 변이 입력 신호(VSI)의 파형도를 나타내고 있다. 여기서 참조부호 VD는 다이오우드의 문턱전압값을 나타낸다.FIG. 11 illustrates a zero cross sensing circuit according to an embodiment of the present invention, which is generated at the second node 124 with respect to an AC input signal VIN including a noise having a level significantly smaller than that of the AC input signal VIN. The waveform diagram of the transition input signal VSI is shown. Here, reference numeral VD denotes a threshold voltage value of the diode.

도 12는 본 발명의 실시예에 따른 제로 크로스 감지 회로에 있어서, 교류 입력 신호(VIN)에 비해 현저히 작은 레벨의 노이즈를 포함하는 교류 입력 신호(VIN)에 대한 출력 신호(OUT)의 파형도를 나타내고 있다.12 is a waveform diagram of an output signal OUT for an AC input signal VIN including noise of a level significantly lower than an AC input signal VIN in a zero cross detection circuit according to an exemplary embodiment of the present invention. It is shown.

도 11과 12에서 나타난 바와 같이, 기준 전압 생성부(100)와 입력 전압 생성부(120)에 있어서, 출력과 입력이 하나의 저항 소자를 사이에 두고 서로 접속되어 있는 CMOS 인버터를 사용하고 CMOS 인버터를 구성하고 있는 PMOS와 NMOS의 전류 전달 특성을 조절함으로써 제 1 노드(102)에 생성되는 기준 전압(VR)과 제 2 노드(134)에 생성되는 변이 입력 신호(VSI)의 레벨을 전원 전압(VDD)의 절반값을 가질 수 있도록 쉬프트시킬 수 있다. 따라서, 제 2 노드(134)에 생성되는 변이 입력 신호(VSI)가 입력 전압 생성부(120)를 구성하고 있는 다이오우드들에 의해서 전압 짤림 현상에 의해 왜곡되어 지는 것을 방지 할 수 있다. 또한 변이 입력 신호(VSI)를 기준 전압(VR)과 비교하여 그 차이의 절대값이 기준 비교 전압값(VREF) 이상이 되는 변이 입력 신호(VSI)에 대해서만 본 발명에 따른 실시예의 제로 크로스 감지 회로가 동작하기 때문에 교류 입력 신호(VIN)의 레벨이 원점을 기준으로 기준 비교 전압값(VREF)보다 작으면 출력 신호(OUT)의 레벨이 변화하지 않게 된다. 따라서 교류 입력 신호(VIN)에 발생할 수 있는 노이즈에 따라 제로 크로스 감지 회로가 동작하게 되는 것을 방지할 수 있다. 여기서 기준 비교 전압값(VREF)은 외부에서 교류 입력 신호(VIN)에 발생하는 노이즈의 레벨에 따라 조절이 가능하다.As shown in Figs. 11 and 12, in the reference voltage generator 100 and the input voltage generator 120, a CMOS inverter in which an output and an input are connected to each other with one resistance element interposed therebetween is used. By adjusting the current transfer characteristics of the PMOS and the NMOS, the level of the reference voltage VR generated at the first node 102 and the transition input signal VSI generated at the second node 134 is adjusted to the power supply voltage. It can be shifted to have a half value of VDD). Accordingly, it is possible to prevent the transition input signal VSI generated at the second node 134 from being distorted by voltage cutting by the diodes constituting the input voltage generator 120. In addition, the zero-cross sensing circuit of the embodiment according to the present invention only for the variation input signal VSI in which the variation input signal VSI is compared with the reference voltage VR and the absolute value of the difference is equal to or greater than the reference comparison voltage value VREF. Therefore, when the level of the AC input signal VIN is smaller than the reference comparison voltage value VREF with respect to the origin, the level of the output signal OUT does not change. Accordingly, it is possible to prevent the zero cross sensing circuit from operating according to noise that may occur in the AC input signal VIN. The reference comparison voltage value VREF may be adjusted according to the level of noise generated in the AC input signal VIN from the outside.

이와 같이 변이 입력 신호(VSI)를 기준 전압(VR)과 비교하여 그 차이의 절대값이 기준 비교 전압값(VREF) 이상이 되는 변이 입력 신호(VSI)에 대해서만 제로 크로스 감지 회로가 동작하도록 하는 비교부(140)를 더 구비함으로서 교류 입력 신호(VIN)에 포함되어 있는 노이즈의 영향을 무시할 수 있게 되었다.In this way, the comparison is performed such that the zero cross sensing circuit operates only for the variation input signal VSI in which the variation input signal VSI is compared with the reference voltage VR and the absolute value of the difference is greater than or equal to the reference comparison voltage value VREF. By further providing the unit 140, the influence of noise included in the AC input signal VIN can be ignored.

본 발명은 교류 입력 신호의 제로 크로스 포인터를 감지하는 제로 크로스 감지 회로에 있어서, 교류 입력 신호의 레벨이 기준 비교 전압값 이상일 때에만 제로 크로스 감지 회로가 동작하도록 하는 비교회로를 더 구비하고 또한 기준 비교 전압값을 외부에서 조절할 수 있게 함으로써 교류 입력 신호에 포함되어 있는 노이즈의 영향을 받지 않는 효과를 가진다.The present invention further provides a zero cross detection circuit for detecting a zero cross pointer of an AC input signal, further comprising a comparison circuit for operating the zero cross detection circuit only when the level of the AC input signal is equal to or greater than the reference comparison voltage value and further comparing the reference. By controlling the voltage value externally, it has an effect that is not affected by the noise contained in the AC input signal.

Claims

In a circuit for detecting a zero cross of an AC input signal,

A reference voltage generator for generating a reference voltage having a fixed value within the range of the power supply voltage value level to the first node;

An input voltage generator configured to generate, at a second node, a shift input signal obtained by shifting an origin of the AC input signal to a level of the reference voltage value and filtering the same;

A comparator for comparing the shift input signal with the reference voltage and outputting a low level signal only to the shift input signal whose absolute value of the difference is equal to or greater than a reference comparison voltage value;

Taking the output of the comparator as a first input and accepting the signal of the first node and the signal of the second node as second and third input signals, the first input signal only when the level of the first input signal is low. And an amplifier operating by a difference between the second input signals.

A circuit serving as a buffer, the output unit receiving the output of the comparator as one input and outputting an output signal by inverting the output of the amplifier only when the output of the comparator is at a low level; And

And a constant current source connected to a drive input terminal of the output unit for receiving the output of the comparator as one input and controlling the total amount of current of the zero cross sensing circuit only when the output of the comparator is at a low level. Zero cross detection circuit.

The zero cross sensing circuit of claim 1, wherein the reference voltage generator is configured as a circuit including a CMOS inverter to generate the reference voltage having a fixed value within a range of the power supply voltage value level.

The zero-cross sensing circuit of claim 2, wherein the reference voltage is determined by output characteristics of NMOS and PMOS constituting the CMOS inverter.

The zero cross sensing circuit of claim 1, wherein the input voltage generator may be configured by a CMOS inverter, a plurality of resistors, and a plurality of diodes.

The zero cross sensing circuit of claim 4, wherein the value of the second node is adjustable by changing values of the plurality of resistance elements.

The zero cross sensing circuit of claim 4, wherein a value of the second node is determined by output characteristics of an NMOS and a PMOS configuring the CMOS.

2. The circuit of claim 1, wherein the zero cross sensing circuit is not affected by noise generated in the AC input signal by not changing the output signal with respect to the AC input signal having a value smaller than the reference comparison voltage. Zero cross detection circuit.

The zero voltage control method of claim 1, wherein the reference comparison voltage is adjustable by a user so that the reference comparison voltage is not affected by noise generated in the AC input signal regardless of the magnitude of the noise level generated in the AC input signal. Cross sensing circuit.

A differential amplifier circuit for receiving first and second differential input signals and amplifying and outputting differential values thereof,

A reference voltage generator configured to generate a fixed reference voltage to the first node within a range of a power supply voltage value level;

An input voltage generator configured to generate, at a second node, a shift input signal obtained by shifting an origin of the AC input voltage to a level of the reference voltage value and filtering it; And

And an amplifying unit including an amplifying circuit which receives the signal of the first node and the signal of the second node as first and second input signals and operates by a difference between the first and second input signals. Differential amplification circuit.

10. The differential amplifier circuit of claim 9, wherein the reference voltage generator generates the reference voltage having a fixed value within a range of the power supply voltage value level by configuring a circuit including a CMOS inverter.

The differential amplifier circuit according to claim 10, wherein the reference voltage is determined by output characteristics of NMOS and PMOS constituting the CMOS inverter.

10. The differential amplifier circuit of claim 9, wherein the input voltage portion can be constituted by a CMOS inverter, a plurality of resistor elements, and a plurality of diodes.

13. The differential amplifier circuit of claim 12, wherein the input voltage is determined by output characteristics of NMOS and PMOS constituting the CMOS inverter.

The differential amplifier circuit of claim 12, wherein the voltage value of the second node is adjustable by changing values of the plurality of resistor elements.

A comparator for comparing the shift input signal with the reference voltage and outputting a low level signal only to the shift input signal whose absolute value of the difference is equal to or greater than a reference comparison voltage value; And

Taking the output of the comparator as a first input and accepting the signal of the first node and the signal of the second node as second and third input signals, the first input signal only when the level of the first input signal is low. And an amplifier configured to operate according to the difference between the second input signals.

16. The zero cross sensing circuit of claim 15, wherein the reference voltage generator is configured as a circuit including a CMOS inverter to generate the reference voltage having a fixed value within a range of the power supply voltage value level.

16. The zero cross sensing circuit of claim 15, wherein the reference voltage is determined by output characteristics of NMOS and PMOS constituting the CMOS inverter.

16. The zero cross sensing circuit of claim 15, wherein the input voltage portion can be constituted by a CMOS inverter, a plurality of resistor elements, and a plurality of diodes.

19. The zero cross sensing circuit of claim 18, wherein a value of the second node is adjustable by changing a value of the plurality of resistor elements.

19. The zero cross sensing circuit of claim 18, wherein a value of the second node is determined by output characteristics of an NMOS and a PMOS configuring the CMOS.

16. The apparatus of claim 15, wherein the zero cross sensing circuit is not affected by noise generated in the AC input signal by not changing the output signal with respect to the AC input signal having a value smaller than the reference comparison voltage. Zero cross detection circuit.

16. The method of claim 15, wherein the reference comparison voltage is adjustable by a user, and thus is not affected by noise generated in the AC input signal regardless of the magnitude of the noise level generated in the AC input signal. Cross sensing circuit.