KR19980028339A - 게이트 구동 집적 회로 - Google Patents

게이트 구동 집적 회로 Download PDF

Info

Publication number
KR19980028339A
KR19980028339A KR1019960047374A KR19960047374A KR19980028339A KR 19980028339 A KR19980028339 A KR 19980028339A KR 1019960047374 A KR1019960047374 A KR 1019960047374A KR 19960047374 A KR19960047374 A KR 19960047374A KR 19980028339 A KR19980028339 A KR 19980028339A
Authority
KR
South Korea
Prior art keywords
voltage
gate
integrated circuit
driving integrated
pin
Prior art date
Application number
KR1019960047374A
Other languages
English (en)
Inventor
변재일
김희철
이균희
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960047374A priority Critical patent/KR19980028339A/ko
Publication of KR19980028339A publication Critical patent/KR19980028339A/ko

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 게이트 구동 집적 회로의 구조에 관한 것으로서, 더욱 상세하게는, 다수 채널에 인가되는 온/오프의 구동능력 편차를 개선하기 위해 금속 배선이 추가된 게이트 구동 집적 회로의 구조에 관한 것이다.
일렬로 형성되어 있으며 온 전압 또는 오프 전압 중 하나를 선택하여 액정 패널의 각 게이트선에 출력하는 다수의 선택 수단과 외부로부터 온 전압을 전달받는 온 핀 외부로부터 오프 전압을 전달받는 오프 핀과 온 핀으로부터 온 전압이 전달되는 통로이고 선택 수단의 양쪽 끝에 이르는 온 전압에 대한 두 경로의 길이가 동일한 온 배선과 오프 핀으로부터 오프 전압이 전달되는 통로이고 선택 수단의 양쪽 끝에 이르는 오프 전압에 대한 두 경로의 길이가 동일한 오프 배선을 포함하고 있다. 따라서, 본 발명에 따른 게이트 구동 집적 회로는 둘 또는 둘 이상의 금속 배선을 추가하고 이를 온/오프 핀과 연결되어 있는 배선과 중앙을 연결하여 처음 채널과 마지막 채널 사이의 온/오프 전압이 인가되는 경로를 동일하게 함으로써 양 끝의 게이트 채널에 인가되는 온/오프 구동 능력의 편차를 줄일 수 있고, 구동 능력의 편차를 줄임으로 인하여 화면에서 발생하는 구동 영역의 구분선, 계조의 차이 또는 그늘이 지는 현상을 제거하는 효과가 있다.

Description

게이트 구동 집적 회로
도1은 일반적인 게이트 구동 집적 회로에 쓰이는 드라이버 버퍼의 회로도이고,
도2는 도1의 드라이버 버퍼에 대한 블럭도이고,
도3는 종래 기술에 따른 게이트 구동 집적 회로의 온/오프 전압공급 구조를 도시한 배치도이고,
도4는 본 발명의 실시예에 따른 게이트 구동 집적 회로의 온/오프 전압공급 구조를 도시한 배치도이다.
본 발명은 게이트 구동 집적 회로의 구조에 관한 것으로서, 더욱 상세하게는, 다수 채널에 인가되는 온/오프의 구동능력 편차를 개선하기 위해 금속 배선이 추가된 게이트 구동 집적 회로의 구조에 관한 것이다.
일반적으로 게이트 구동 집적 회로는 액정 패널에 인가되는 비디오 신호를 온/오프시키는 스위칭 신호를 출력하는 회로로서, 소스 구동 집적 회로로부터 인가되는 데이터 신호가 화소에 전달될 수 있도록 길을 열어 주는 역할을 한다.
액정 패널의 각 화소는 박막 트랜지스터의 온/오프를 통하여 데이터 신호를 인가받는데, 이러한 박막 트랜지스터의 온/오프는 게이트에 일정한 전압이 인가됨에 의하여 이루어진다. 게이트 구동 집적 회로의 역할은 이러한 박막 트랜지스터들을 한 라인씩 온/오프시키는 것이다.
이렇게 각각의 라인을 온/오프시키는 스위칭 신호는, 액정 패널에 형성되어 있는 박막 트랜지스터들의 각 라인에 일대일로 대응하고 게이트 구동 집적 회로에 형성되어 있는 게이트 채널을 통하여 출력된다
이러한 게이트 구동 집적 회로는 각 라인에 대응하는 게이트 채널의 출력 값이 균일한 전류 구동 능력을 갖도록 해야 하는데, 특히, 다(多)채널화로 변화되는 추세에서는 균일한 전류 구동능력이 더욱 요구되고 있다.
왜냐하면, 이러한 일반적인 게이트 구동 집적 회로에서는 게이트채널을 통하여 박막 트랜지스터에 인가되는 출력값을 시간 지연 또는 증폭시켜 주기 위해 칩 내부 입력단과 출력단사이에 게이트 채널의 수와 대응하여 형성되어 있는 드라이버 버퍼(deriver buffer)가 게이트 채널을 따라 상하 또는 좌우 일렬로 배치되어 있기 때문에 채널의 수가 많을수록 온/오프 전원 공급 핀으로부터의 거리가 멀어지기 때문에 온/오프의 전류 구동 능력이 각 게이트 채널 간에 편차가 발생한다.
여기서 드라이버 버퍼에 사용되는 통상적인 트랜지스터의 구조를 설명하면 다음과 같다.
도1에서 보는 바와 같이 일반적으로 드라이버 버퍼(D/B)에 쓰이는 트랜지스터는 시모스(CMOS)의 N형 트랜지스터와 P형 트랜지스터의 드레인 단자를 연결하여 출력 단자(Output)로 사용하고 두 개의 소스 단자(S)를 이용하여 각각 온(VON) 또는 오프(VOFF) 전압을 인가받고 게이트 단자는 입력 단자(Input)로 사용하고 있다.
드라이버 버퍼(D/B)에서는 이러한 트랜지스터가 다수 연결되어 있으며, 구동 신호가 입력 단자를 통하여 인가되면 N형 트랜지스터 또는 P형 트랜지스터의 시모스가 온됨으로써 출력 단자(Output)로 온(VON) 또는 오프(VON) 전압을 출력하게 된다. 여기서 출력 단자(Output)는 앞에서 설명한 게이트 채널과 연결되어 있으므로 온(VON)과 오프(VOFF) 전압은 게이트 채널을 통하여 액정 패널에 인가되고, 버퍼에 인가되는 온(VON)과 오프(VOFF) 전압은 온/오프 핀과 연결되어 있는 온/오프용 금속 배선을 통하여 이루어진다.
즉, 게이트 채널과 대응하는 각각의 드라이버 버퍼(D/B)에서는 각각에 대하여 인가되는 온(VON) 또는 오프(VOFF) 전압을 입력 단자(Input)를 통하여 들어오는 구동 신호에 따라 선택하고 출력 단자(Output)를통하여 온(VON) 또는 오프(VOFF) 전압을 게이트 채널로 출력하게 된다(도2 참조).
그러면, 첨부한 도면을 참고로 하여 종래의 게이트 구동 집적 회로의 온/오프 전원공급 구조에 대하여 더욱 상세하게 설명한다.
도2에 도시한 바와 같이, 종래의 게이트 구동 집적 회로에는 사각모양의 기판(1)의 한쪽 가장자리에 256개의 게이트 채널(Gl, G2,·.····,G255, G256)이 일렬로 형성되어 있다. 각 게이트 채널(Gl, G2,·.····,G255, G256)은 각각의 게이트선에 스위칭 신호를 출력하는 경로이며 드라이버 버퍼(D/B) 출력 단자(Output)(도1 참조)와 각각 연결되어 있다.
게이트 채널(G1, G2,·..…, G255, G256) 각각에 오프 전압을 전달하는 통로인 제1 금속 배선(2)이 게이트 채널(Gl, G2,.··.··, G255,G256)을 따라 형성되어 있다. 제1 금속 배선(2)은 화살표 방향으로 드라이버 버퍼(D/B)의 두 소스 단자 중 하나의 소스 단자(S)(도1 참조)와 연결되어 있다. 게이트 채널(Gl, G2,·‥…, G255, G256) 반대쪽 가장자리의 끝에는 외부로부터 오프 전압을 인가 받는 오프 핀(3)이 형성되어 제1 금속 배선(2)의 한쪽 끝과 연결되어 있다.
그리고 게이트 채널(Gl, G2,······, G255, G256) 각각에 온 전압을 전달하는 통로인 제2 금속 배선(4)은 화살표 방향으로 드라이버 버퍼(D/B)의 두 소스 단자 중 나머지 소스 단자(S)(도1 참조)와 각각 연결되어 있으며 제1 금속 배선(2)과 평행하게 형성되어 있다. 한편 오프 핀(3)의 반대 쪽 끝에는 외부로부터 온 전압을 인가 받는 온 핀(5)이 형성되어 제2 금속 배선(4)의 한쪽 끝과 연결되어 있다.
이러한 종래의 게이트 구동 집적 회로에서 온 또는 오프 핀(3,5)을 통하여 인가된 온 또는 오프 전압은 제1 또는 제2 금속 배선(2,4)을 따라 드라이버 버퍼(D/B)를 통하여 다수의 게이트 채널(Gl, G2,……,G127, G128)에 온 또는 오프의 스위칭 신호로 전달되고, 각각의 게이트 채널(G1, G2,……, G127, G128)에 인가된 스위칭 신호는 대응하는 액정 패널의 각 게이트 선에 전달된다.
그러나, 이러한 종래의 게이트 구동 집적 회로는 다 채널화될수록 칩 크기(chip size)가 늘어나고 이에 따라 채널이 형성되어 있는 면의 금속 배선이 길어지게 되고, 이로 인하여 패널을 구동하기 위해 출력되는 온 전압 또는 오프 전압의 구동 능력은 온 또는 오프 전원을 공급하는 핀에서 멀어질수록 떨어진다. 즉, 채널 G1에 인가되는 온 전압 구동 능력은 채널 G128에 인가되는 온 전압 구동 능력보다 크고 오프 전압 구동 능력은 채널 G1 보다 채널 G128에 인가된 것이 더 작게 나타난다.
이와 같이 양 끝의 채널 G1과 채널 G128 사이에 인가되는 온 또는 오프 전압 구동 능력의 차이가 큰 다수의 집적 회로를 하나의 패널에 직렬로 연결하는 경우, 두 집적 회로의 인접한 게이트 채널 사이에 구동 능력의 차이는 화상에서 칩 구동 영역이 구분되거나 화면 상하의 밝기 차이가 발견되는 문제점이 있다.
본 발명의 목적은 이러한 문제점을 해결하기 위한 것으로서, 각 게이트 채널간에 온 또는 오프 전압 구동 능력이 균일하게 인가되도록 설계하는 데에 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 게이트 구동 집적 회로는, 일렬로 형성되어 있으며 온 전압 또는 오프 전압 중 하나를 선택하여 액정 패널의 각 게이트선에 출력하는 다수의 선택 수단, 외부로부터 상기 온 전압을 전달받는 온 핀, 외부로부터 상기 오프 전압을 전달받는 오프 핀, 상기 온 핀으로부터 상기 온 전압이 전달되는 통로이고 상기 선택 수단의 양쪽 끝에 이르는 경로의 길이가 동일한 온 배선, 상기 오프 핀으로부터 상기 오프 전압이 전달되는 통로이고 상기 선택 수단의 양쪽 끝에 이르는 경로의 길이가 동일한 오프 배선을 포함하고 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 게이트 구동 집적 회로의 구조는 기판의 일면 가장자리에 일렬로 형성되어 있는 다수의 게이트 채널, 기판의 타면 가장자리 한쪽 끝에 형성되어 있으며 외부로부터 온 전압를 인가받는 온 핀, 한쪽 끝이 상기 온 핀과 연결되어 있으며 처음의 상기 게이트 채널에 이르는 경로와 마지막의 상기 게이트 채널에 이르는 경로가 동일하도록 중앙이 연결되어 서로 연결되어 둘 이상으로 이루어진 온 배선, 기판의 타면 가장자리 다른쪽 끝에 형성되어 있으며 외부로부터 오프 전압를 인가받는 오프 핀, 한쪽 끝이 상기 온 핀과 연결되어 있으며 처음의 상기 게이트 채널에 이르는 경로와 마지막의 상기 게이트 채널에 이르는 경로가 동일하도록 중앙이 연결되어 서로 연결되어 둘 이상으로 이루어진 오프 배선을 포함하고 있다.
본 발명에 따른 이러한 게이트 집적 회로에서는 액정 패널의 게이트선을 온/오프시키는 온/오프 전압의 전달이 외부로부터 온/오프 핀으로 전달되고 온/오프 핀에서부터 첫 번째 상기 게이트 채널까지의 경로와 상기 온/오프 핀에서부터 끝단의 상기 게이트 채널까지의 경로가 동일하게 형성되어 있는 온/오프 금속 배선을 통하여 온/오프 전압이 입력되는 드라이버 버퍼(D/B) 소스 단자에 전달되고 출력 단자를 통하여 각각 게이트 패널에 전달된다.
그러면, 첨부한 도면을 참고로 하여 본 발명에 따른 게이트 구동 집적회로의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도3은 본 발명의 실시예에 따른 게이트 구동 집적 회로의 온/오프 전압공급 구조를 도시한 배치도이다.
도3에 도시한 바와 같이 본 발명의 실시예에 따른 게이트 구동 집적회로에는 사각 모양의 기판(10) 한쪽 가장자리에 액정 패널의 각 게이트선에 스위칭 신호를 인가하기 위해 128개의 게이트 채널(Gl, G2,……,G127, G128)이 일렬로 형성되어 있다. 게이트 채널(Gl, G2,……,G127, G128) 각각에 오프 전압을 인가하기 위하여, 알루미늄으로 이루어져 있으며 서로 평행한 두 줄의 제1 금속 배선(20)이 중앙이 서로 연결되어 게이트 채널(Gl, G2,……, G127, G128)을 따라 형성되어 있다. 여기서 두 줄의 제1 금속 배선(20) 중 하나는 게이트 채널(Gl, G2,……, G127, G128) 반대 쪽 가장자리에 형성되어 외부로부터 오프 전압을 인가 받는 오프 핀(30)과 연결되어 있다. 중앙이 연결된 나머지 다른 제1 금속 배선(20)은 드라이버 버퍼(D/B)(도2 참조) 내부에 형성되어 있는 다수의 시모스 트랜지스터 각각의 두 소스 단자(S)(도1 참조) 중 하나와 연결되어 있다. 여기서 도2에 도시한 바와 같이 드라이버 버퍼(D/B)는 제1 금속 배선(20)과 게이트 채널(G1, G2,……,G127, G128) 사이에 형성되어 있으며, 드라이버 버퍼(D/B) 내부 각각의 소스단자(S)(도1 참조)로부터 오프 전압을 입력받아 출력단자(Output)(도1 참조)를 통하여 각각의 게이트 채널(Gl, G2,……,G127, G128)에 오프 전압 인가하게 된다.
결과적으로 두 줄의 배선으로 이루어진 금속 배선(20)은 중앙이 연결되어 첫 번째 게이트 채널(Gl)로 오프 핀(30)을 통하여 인가되는 오프 전압의 경로는 오프 핀(30)을 통하여 마지막 게이트 채널(G128)에 전달되는 오프 전압의 경로는 동일하다.
그리고 게이트 채널(Gl, G2,……, G127, G128) 각각에 온프 전압을 인가하기 위하여, 알루미늄으로 이루어져 있으며 서로 평행한 두 줄의 제2 금속 배선(40)이 중앙이 서로 연결되어 게이트 채널(Gl, G2,……, G127, G128)을 따라 형성되어 있다. 여기서 두 줄의 제2 금속 배선(40)중 하나는 게이트 채널(Gl, G2,……, G127, G128) 반대 쪽 가장자리에 형성되어 외부로부터 온 전압을 인가받는 온 핀(50)과 연결되어 있다.
중앙이 연결된 나머지 다른 제2 금속 배선(40)은 드라이버 버퍼(D/B)의 두 소스 단자(S)(도1 참조) 중 나머지 다른 하나와 연결되어 있다.
여기서 도2에 도시한 바와 같이, 드라이버 버퍼(D/B)는 제2 금속 배선(40)과 게이트 채널(Gl, G2,……, G127, G128) 사이에 형성되어 있으며, 각각의 드라이버 버퍼(D/B) 내부에 형성되어 있는 하나 또는 다수의 시모스 트랜지스터에 속하는 소스 단자(S)로부터 오프 전압을 입력받아 출력 단자(Output)(도1 참조)를 통하여 각각의 게이트채널(Gl, G2,……, G127, G128)에 온 전압 인가하게 된다.
결과적으로 두 줄의 배선으로 이루어진 제2 금속 배선(40)은 중앙이 연결되어 첫 번째 게이트 채널(Gl)로 온 핀(50)을 통하여 인가되는 오프 전압의 경로는 온 핀(50)을 통하여 마지막 게이트 채널(G128)에 전달되는 온 전압의 경로는 동일하다.
따라서, 본 발명에 따른 게이트 구동 집적 회로는 둘 또는 둘 이상의 금속 배선을 추가하고 이를 온/오프 핀과 연결되어 있는 배선과 중앙을 연결하여 처음 채널과 마지막 채널 사이의 온/오프 전압이 인가되는 경로를 동일하게 함으로써 양 끝의 게이트 채널에 인가되는 온/오프 구동 능력의 편차를 줄일 수 있고, 구동 능력의 편차를 줄임으로 인하여 화면에서 발생하는 구동 영역의 구분선, 계조의 차이 또는 그늘이 지는 현상을 제거하는 효과가 있다.

Claims (4)

  1. 일렬로 형성되어 있으며 온 전압 또는 오프 전압 중 하나를 선택하여 액정 패널의 각 게이트선에 출력하는 다수의 선택 수단, 외부로부터 상기 온 전압을 전달받는 온 핀, 외부로부터 상기 오프 전압을 전달받는 오프 핀, 상기 온 핀으로부터 상기 온 전압이 전달되는 통로이고 상기 선택수단의 양쪽 끝에 이르는 경로의 길이가 동일한 온 배선, 상기 오프 핀으로부터 상기 오프 전압이 전달되는 통로이고 상기 선택 수단의 양쪽 끝에 이르는 경로의 길이가 동일한 오프 배선을 포함하는 게이트 구동 집적 회로.
  2. 제 1항에서, 상기 선택 수단은 N형 모스 트랜지스터와 P형 모스 트랜지스터를 각각 결합한 게이트 구동 집적 회로.
  3. 제 1항에서, 상기 선택 수단과 상기 각 게이트선 사이에 온 또는 오프 전압을 상기 게이트 선에 각각 전달하는 다수의 게이트 채널을 더 포함하는 게이트 구동 집적 회로.
  4. 제 1항에서, 상기 선택 수단에 이르는 상기 온 및 오프 배선은 상기 선택 수단과 평행하게 이중으로 형성되어 있으며 중앙이 연결되어 있는 게이트 구동 집적 회로.
KR1019960047374A 1996-10-22 1996-10-22 게이트 구동 집적 회로 KR19980028339A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960047374A KR19980028339A (ko) 1996-10-22 1996-10-22 게이트 구동 집적 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960047374A KR19980028339A (ko) 1996-10-22 1996-10-22 게이트 구동 집적 회로

Publications (1)

Publication Number Publication Date
KR19980028339A true KR19980028339A (ko) 1998-07-15

Family

ID=66290012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960047374A KR19980028339A (ko) 1996-10-22 1996-10-22 게이트 구동 집적 회로

Country Status (1)

Country Link
KR (1) KR19980028339A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840329B1 (ko) * 2002-08-13 2008-06-20 삼성전자주식회사 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840329B1 (ko) * 2002-08-13 2008-06-20 삼성전자주식회사 액정 표시 장치

Similar Documents

Publication Publication Date Title
US8144137B2 (en) Display panel driver for reducing heat generation therein
KR100207299B1 (ko) 화상 표시 장치 및 주사 회로
EP0275140B1 (en) Method and circuit for scanning capacitive loads
US4551634A (en) Multiplexing input circuit
US5489867A (en) Display data driving integrated circuit
US6927712B2 (en) Simplified multi-output digital to analog converter (DAC) for a flat panel display
US6256025B1 (en) Driving voltage generating circuit for matrix-type display device
KR950010753B1 (ko) 매트릭스 표시장치
US20060114216A1 (en) Gate line driver circuits for LCD displays
US6344814B1 (en) Driving circuit
KR20050050833A (ko) 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
US6107857A (en) Level converting circuit
US9286833B2 (en) Buffer circuit, scanning circuit, display device, and electronic equipment
US4677317A (en) High voltage signal output circuit provided with low voltage drive signal processing stages
JP2020525807A (ja) アレイ基板と表示装置
US20050140534A1 (en) Resistance voltage divider circuit, liquid crystal display driving apparatus using resistance voltage divider circuit, and liquid crystal display apparatus
US20030071777A1 (en) Selector and multilayer interconnection with reduced occupied area on substrate
US6031515A (en) Display driver
KR19980028339A (ko) 게이트 구동 집적 회로
US20170116944A1 (en) Driving circuit applied to lcd apparatus
US6639575B1 (en) Liquid crystal display
KR100218528B1 (ko) 게이트 구동 집적 회로
KR970000912B1 (ko) 액정 구동 장치
US20210193009A1 (en) Gamma reference voltage output circuit of display device
JP3206590B2 (ja) 集積回路装置およびそれを用いた液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application