KR19980027935A - 액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로 - Google Patents

액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로 Download PDF

Info

Publication number
KR19980027935A
KR19980027935A KR1019960046856A KR19960046856A KR19980027935A KR 19980027935 A KR19980027935 A KR 19980027935A KR 1019960046856 A KR1019960046856 A KR 1019960046856A KR 19960046856 A KR19960046856 A KR 19960046856A KR 19980027935 A KR19980027935 A KR 19980027935A
Authority
KR
South Korea
Prior art keywords
contrast
control
liquid crystal
crystal display
resistor
Prior art date
Application number
KR1019960046856A
Other languages
English (en)
Other versions
KR100224715B1 (ko
Inventor
이상재
곽진호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960046856A priority Critical patent/KR100224715B1/ko
Publication of KR19980027935A publication Critical patent/KR19980027935A/ko
Application granted granted Critical
Publication of KR100224715B1 publication Critical patent/KR100224715B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로에 관한 것이다. 본 발명은 제1 전원 전압을 입력으로하고 다수개의 제어 신호들에 의하여 제어되어 상기 제1 전원 전압을 출력하는 전원부와, 상기 전원부의 출력을 입력으로하여 액정 디스플레이의 콘트라스트를 제어하는 다수의 콘트라스트 전압들을 출력하는 저항부와, 상기 저항부의 입력단에 출력단이 연결되고 입력단은 제2 전원에 연결되어 상기 저항부에 제2 전원을 가변적으로 공급하는 콘트라스트 전압 제어부 및 상기 콘트라스트 전압 제어부의 제어단에 연결되어 상기 콘트라스트 전압 제어부에서 출력되는 전압을 제어하는 콘트라스트 제어 레지스터를 구비함으로써 액정 디스플레이의 부피를 축소시킬 수 있다.

Description

액정 디스플레이(LCD)의 콘트라스트(CONTRAST) 제어용 바이어스 전압 발생 회로
본 발명은 액정 디스플레이(LCD)의 콘트라스트(contrast) 제어용 바이어스 전압 발생 회로에 관한 것으로서, 특히 소프트웨어적으로 콘트라스트를 제어할 수 있는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로에 관한 것이다.
인간과 컴퓨터(또는 컴퓨터화된 기계)의 인터페이스를 담당하는 디스플레이의 퍼스널화, 스페이스 절약화의 요구에 부응하여 지금까지의 디스플레이 특히 비교적 부피가 큰 음극선관(CRT)을 대신하여 액정 디스플레이(Liquid Crystal Display;LCD), 플라즈마 디스플레이판(Plasma Display Pannel;PDP), 전계 발광(Electroluminescence;EL)등 각종 평면 스크린이나 평판 디스플레이가 개발되어 왔다. 이들 평판 디스플레이들 중에서도 액정 디스플레이(LCD)의 기술은 많은 발전을 하고 있어서 지금은, CRT의 컬러화질에 필적하거나 그 이상을 실현하기까지 되었다.
또 액정 디스플레이가 많이 보급되다보니 그 크기도 경박단소해지게 되었다. 이에 따라 본 발명도 액정 디스플레이의 콘트라스트 조정 기능을 하드웨어적인 제어 방법에서 소프트웨어 제어 방법으로 조정할 수 있도록하여 액정 디스플레이의 크기를 축소시킬 수 있게 하였다.
도 1은 종래의 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로도이다. 도 1의 구조를 살펴보면, 액정 디스플레이 구동 반도체 칩(11)의 내부에 제1 내지 제5 저항(21,22,23,24,25)이 직렬로 연결되어있고, 상기 제1 저항(21)에 내부 전원 전압인 Vdd1이 제1 PMOS트랜지스터(13)를 통해서, 외부 전원 전압인 Vdd2가 가변 저항(27)과 제2 PMOS트랜지스터(15)를 통해서 연결되어있다. 그리고 제1 내지 제5 저항(21,22,23,24,25)에는 각각 VLC1 내지 VLC5가 연결되어 액정 디스플레이 구동 바이어스 전압을 공급한다.
상기 VLC1 내지 VLC5를 조정하기 위해서는 제2 PMOS트랜지스터(15)의 게이트에 연결된 제어 신호인 Lcon2를 논리 로우 레벨(logic low level)이 되게 하고 가변 저항(27)을 조절한다. 그러면 제2 PMOS트랜지스터(15)가 도통하게 되고 Vdd2가 가변 저항(27)을 통해서 1 저항 내지 제5 저항(21,22,23,24,25)에 인가된다. 상기 가변 저항(27)을 조절함에 따라 VLC1 내지 VLC5의 값이 달라지게 된다. VLC1 내지 VLC5는 액정 디스플레이의 콘트라스트를 제어하는 값이므로 상기 가변 저항(27)을 조절함에 따라 액정 디스플레이의 콘트라스트가 조정된다. Vdd1을 제1 내지 제5 저항(21,22,23,24,25)에 인가하려면 제1 PMOS트랜지스터(13)의 게이트에 연결된 Lcon1을 논리 로우 레벨이 되게 한다. 그러면 제1 PMOS트랜지스터(13)가 도통하여 Vdd1을 제1 내지 제2 저항(21,22,23,24,25)으로 전달한다.
상술한 바와 같이 종래의 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로는 액정 디스플레이의 콘트라스트를 제어하기 위하여 부피가 큰 로터리식 가변 저항을 사용한다. 그런데 최근에는 액정 디스플레이가 경박단소해지고 있기 때문에 이에 맞춰 부피가 작은 바이어스 전압 발생 회로가 요구되고 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 소프트웨어적으로 콘트라스트를 제어할 수 있는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 부피를 축소시킬 수 있는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로의 동작 방법을 제공하는데 있다.
도 1은 종래의 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로도.
도 2는 본 발명에 따른 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로도.
도 3은 상기 도 2의 콘트라스트 제어기의 구체 회로도.
도 4는 상기 도 2의 신호들의 타이밍도.
상기 과제를 이루기 위하여 본 발명은, 제1 전원 전압을 입력으로하고 다수개의 제어 신호들에 의하여 제어되어 상기 제1 전원 전압을 출력하는 전원부와, 상기 전원부의 출력을 입력으로하여 액정 디스플레이의 구동 바이어스 전압들을 출력하는 저항부와, 상기 저항부의 입력단에 출력단이 연결되고 입력단은 상기 전원부의 출력에 연결되어 상기 저항부에 가변적으로 공급하는 콘트라스트 전압 제어부와 상기 콘트라스트 전압 제어부의 제어단에 연결되어 상기 콘트라스트 전압 제어부에서 출력되는 전압을 제어하는 콘트라스트 제어 레지스터 및 외부 가변 저항 사용시 외부의 전원을 제어할 수 있는 외부 전원 제어부를 구비하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로를 제공한다.
바람직하기는, 상기 콘트라스트 전압 제어부는 상기 콘트라스트 제어 레지스터의 출력단에 4개의 입력 단자가 연결되고 16개의 출력 단자를 갖는 디코더와, 상기 디코더의 출력단에 각각의 게이트가 연결되고 입력단으로 제2 전원이 연결된 제1 내지 제16 전송 게이트들과, 상기 제1 내지 제16 전송 게이트들의 각 출력단 사이에 연결된 제6 내지 제20 저항들, 및 상기 제16 전송 게이트의 출력단에 일단이 연결되고 타단은 상기 저항부의 입력단에 연결된 제21 저항으로 구성한다.
또한, 상기 다수개의 제어 신호들은 제1 제어 신호와 제2 제어 신호이며, 상기 전원부는 제1 전원에 소오스가 연결되고 제1 제어 신호에 게이트가 연결된 제1 PMOS트랜지스터와, 상기 제1 PMOS트랜지스터의 드레인에 소오스가 연결되고 상기 제2 제어 신호에 게이트가 연결되며 상기 저항부의 입력단에 드레인이 연결된 제2 PMOS트랜지스터로 구성한다.
그리고 상기 콘트라스트 전압 제어부의 입력단에는 상기 외부 전원에 소오스가 연결되고 상기 콘트라스트 전압 제어부의 입력단에 드레인이 연결된 제3 PMOS트랜지스터를 더 구비하며, 상기 콘트라스트 전압 제어부의 출력단에는 상기 콘트라스트 전압 제어부의 출력단에 소오스가 연결되고 상기 저항부의 입력단에 드레인이 연결된 제4 PMOS트랜지스터와, 상기 제4 PMOS트랜지스터의 게이트에 출력단이 연결되고 상기 제2 제어 신호에 입력단이 연결된 인버터를 더 구비한다.
상기 다른 과제를 이루기 위하여 본 발명은, 전원 전압에 제1 전극이 연결되고 제어 신호에 게이트가 연결된 제1 모스트랜지스터와, 상기 모스트랜지스터의 제2 전극에 입력단이 연결된 콘트라스트 전압 제어부와, 상기 콘트라스트 전압 제어부의 제어단에 출력단이 연결된 콘트라스트 제어 레지스터와, 상기 콘트라스트 전압 제어부의 출력단에 제1 전극이 연결되고 다른 제어 신호에 게이트가 연결된 제2 모스트랜지스터와, 상기 제2 모스트랜지스터의 제2 전극에 입력단이 연결되어 액정 디스플레이의 콘트라스트를 제어하는 다수의 전압을 출력하는 저항부를 구비하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로의 동작 방법에 있어서, 상기 제어 신호를 인에이블시킴으로 전원 전압이 상기 콘트라스트 전압 제어부로 입력되는 단계와, 상기 콘트라스트 제어 레지스터의 출력 신호를 출력하는 단계 및 상기 다른 제어 신호를 인에이블시킴으로 상기 콘트라스트 전압 제어부의 출력 전압이 상기 저항부에 전달되고 상기 저항부는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압을 발생하는 단계를 구비하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로의 동작 방법을 제공한다.
상기 본 발명에 의하여 액정 디스플레이의 콘트라스트를 소프트웨어적으로 제어할 수 있다.
이하, 실시예를 통하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로도이다. 도 2에 도시된 회로의 구조는 액정 디스플레이의 구동 반도체 칩(51)내에 제1 전원 전압인 Vdd를 입력으로하고 제1 제어 신호인 Lcon1과 제2 제어 신호인 Lcon2에 의하여 제어되어 상기 Vdd를 출력하는 전원부(53)와, 상기 전원부(53)의 출력을 입력으로하여 액정 디스플레이의 콘트라스트를 제어하는 다수의 콘트라스트 전압들 예컨대, Vlc1,Vlc2,Vlc3,Vlc4,및 Vlc5를 출력하는 저항부(55)와, 상기 저항부(55)의 입력단에 출력단이 연결되고 입력단은 상기 전원부(53)의 또 다른 출력(Vlcd)에 연결되어 상기 저항부(55)에 Vcout을 가변적으로 공급하는 콘트라스트 전압 제어부(57)와, 상기 콘트라스트 전압 제어부(57)의 제어단에 연결되어 상기 콘트라스트 전압 제어부(57)에서 출력되는 전압인 Vcout을 제어하는 콘트라스트 제어 레지스터(59) 및 외부 전원인 Vcc에 가변 저항인 Rv를 사용하여 콘트라스트 제어시 이를 제어하는 외부 전원 제어부(60)로 구성되어있다.
상기 저항부(55)는, 상기 전원부(53)의 출력단에 일단이 연결된 제1 저항(61)과, 상기 제1 저항(61)의 타단에 일단이 연결된 제2 저항(62)과, 상기 제2 저항(62)의 타단에 일단이 연결된 제3 저항(63)과, 상기 제3 저항(63)의 타단에 일단이 연결된 제4 저항(64)과, 상기 제4 저항(64)의 타단에 일단이 연결되고 타단은 접지된 제5 저항(65)으로 구성한다. 상기 제1 저항(61)의 일단에서 제1 바이어스 전압인 Vlc1이, 제2 저항(62)의 일단에서 제2 바이어스 전압인 Vlc2가, 제3 저항(63)의 일단에서 제3 바이어스 전압인 Vlc3이, 제4 저항(64)의 일단에서 제4 바이어스 전압인 Vlc4가, 제5 저항(65)의 일단에서 제5 바이어스 전압인 Vlc5가 출력된다. 그리고 상기 제1 내지 제5 저항(61,62,63,64,65)은 동일한 값을 갖는 저항들로 구성한다.
상기 전원부(53)는, Vdd에 소오스가 연결되고 Lcon1에 게이트가 연결된 제1 PMOS트랜지스터(71)와, 상기 제1 PMOS트랜지스터(71)의 드레인에 소오스가 연결되고 Lcon2에 게이트가 연결되며 상기 저항부(55)의 입력단에 드레인이 연결된 제2 PMOS트랜지스터(73)로 구성한다.
상기 콘트라스트 전압 제어부(57)는 상기 제1 PMOS트랜지스터(71)의 드레인에 입력단이 연결되고 상기 콘트라스트 제어 레지스터(59)의 출력단에 제어단이 연결된 콘트라스트 제어기(81)와, 상기 콘트라스트 제어기(81)의 출력단에 소오스가 연결되고 상기 저항부(55)의 입력단에 드레인이 연결된 제4 PMOS트랜지스터(77), 및 상기 제4 PMOS트랜지스터(77)의 게이트에 출력단이 연결되고 상기 Lcon2에 입력단이 연결된 인버터(79)로 구성한다.
상기 콘트라스트 제어 레지스터(59)에서 출력되는 4개의 신호인 Lcnst0, Lcnst1, Lcnst2, Lcnst3는 아래 표 1에 나타낸 바와 같이 액정 디스플레이의 콘트라스트의 밝기 레벨을 결정한다.
[표 1]
Lcnst3 Lcnst2 Lcnst1 Kcnst0 액정 디스플레이의 콘트라스트 모드
0 0 0 0 가장 어둡다
ː ː ː ː ː
1 1 1 1 가장 밝다
이 때 저항부(55) 전체에 인가되는 전압인 Vlc1은 다음 수학식 1로 나타낸다.
[수학식 1]
Vlc1= Vlcd X
상기 수학식 1에서 n은 0∼15이다.
도 3은 상기 도 2의 콘트라스트 제어기(81)의 구체 회로도이다. 도 3에 도시된 회로의 구조는 상기 콘트라스트 제어 레지스터(59)의 출력단에 4개의 입력 단자가 연결되고 16개의 출력 단자를 갖는 디코더(83)와, 상기 디코더(83)의 출력단에 각각의 게이트가 연결되고 상기 제3 PMOS트랜지스터(75)의 드레인에 입력단이 연결된 제1 내지 제16 전송 게이트(transmission gate)들(91∼106)와, 상기 제1 내지 제16 전송 게이트(91∼106)들의 각 출력단 사이에 연결된 제6 내지 제20 저항들(111∼126), 및 상기 제16 전송 게이트(126)의 출력단에 일단이 연결되고 타단은 상기 저항부(55)의 제1 저항의 일단에 타단이 연결된 제21 저항(126)으로 구성되어있다. 상기 제21 저항(126)의 타단을 통해서 상기 콘트라스트 전압 제어부(57)의 출력 전압인 Vcout이 출력된다.
상기 도 3의 제6 내지 제21 저항들(111∼126)과 관련하여 Vlc1은 다음 수학식 2에 의하여 구해진다.
[수학식 2]
Vlc1=Vlcd X
여기서, rn은 콘트라스트 제어기(81)에서 정해진 저항값이고, 5R은 저항부(55)의 제1 내지 제5 저항들(61∼65)을 모두 합한 저항 값이며, n=0∼15 이다.
상기 수학식 2에서 rn을 구하는 공식을 도출하면 다음 표 2와 같다.
[표 2]
Lcnst3 Lcnst2 Lcnst1 Lcnst0 rn
0 r0=R15+R14+R13+R12+R11+R10+R9+R8+R7+R6+R5+R4+R3+R2+R1+R0
1 r1=R14+R13+R12+R11+R10+R9+R8+R7+R6+R5+R4+R3+R2+ R1+R0
10 r2=R13+R12+R11+R10+R9+R8+R7+R6+R5+R4+R3+R2+R1+R0
11 r3=R12+R11+R10+R9+R8+R7+R6+R5+R4+R3+R2+R1+R0
100 r4=R11+R10+R9+R8+R7+R6+R5+R4+R3+R2+R1+R0
101 r5=R10+R9+R8+R7+R6+R5+R4+R3+R2+R1+R0
110 r6=R9+R8+R7+R6+R5+R4+R3+R2+R1+R0
111 r7=R8+R7+R6+R5+R4+R3+R2+R1+R0
1000 r8=R7+R6+R5+R4+R3+R2+R1+R0
1001 r9=R6+R5+R4+R3+R2+R1+R0
1010 r10=R5+R4+R3+R2+R1+R0
1011 r11=R4+R3+R2+R1+R0
1100 r12=R3+R2+R1+R0
1101 r13=R2+R1+R0
1110 r14=R1+R0
1111 r15=R0
상기 표 2에 의하여 Rn의 값을 구하는 공식을 다음과 같이 도출해낼 수 있다.
R0=r15
R1=r14-R0=r14-r15
R2=r13-R1-R0=r13-r14-r15
… = …
R12=r3-R11-R10-R9-R8-R7-R6-R5-R4-R3-R2-R1-R0
=r3-r4-r5-r6-r7-r8-r9-r10-r11-r12-r13-r14-r15
R13=r2-R12-R11-R10-R9-R8-R7-R6-R5-R4-R3-R2-R1-R0
=r2-r3-r4-r5-r6-r7-r8-r9-r10-r11-r12-r13-r14-r15
R14=r1-R13-R12-R11-R10-R9-R8-R7-R6-R5-R4-R3-R2-R1-R0
=r1-r2-r3-r4-r5-r6-r7-r8-r9-r10-r11-r12-r13-r14-r15
R15=r0-R14-R13-R12-R11-R10-R9-R8-R7-R6-R5-R4-R3-R2-R1-R0
=r0-r1-r2-r3-r4-r5-r6-r7-r8-r9-r10-r11-r12-r13-r14-r15
상기 Rn을 구하기 위해서는 먼저 rn을 구하면 된다. rn을 구하기 위해서는 상기 수학식 1과 수학식 2를 이용한다. 수학식 1과 수학식 2는 동일한 값이므로
[수학식 3]
Vlcd X=Vlcd X
이 된다. 상기 수학식 3에서 rn을 구하는 공식은
[수학식 4]
rn=R
이 된다. 따라서 상기 수학식 4에 n=0∼15을 대입하면, rn을 다음과 같이 구할 수 있다.
r0=R, r1=R, r2=R, r3=R, r4=R, r5=R, r6=R, r7=R, r8=R, r9=R, r10=R, r11=R, r12=R, r13=R, r14=R, r15=R=0
이 된다. 상기 rn값들을 상기 Rn을 구하는 공식에 대입하면 Rn 즉, R0∼R15의 값들을 구할 수 있다.
도 4는 상기 도 2의 신호들의 타이밍도이다. 도 4를 참조하여 도 2와 도 3에 도시된 회로의 동작을 설명하기로 한다. 먼저 Lcon1이 인에이블되면 Vdd가 콘트라스트 제어기(57)로 입력된다. 이 상태에서 콘트라스트 제어 레지스터(59)의 출력 신호들(Lcnst1,Lcnst2,Lcnst3,Lcnst4)이 콘트라스트 제어기(81)로 입력되어 R1 내지 R15 중에서 일부를 선택한다. 그러면 선택된 저항들에 의하여 Vcout이 결정되어 출력된다. 이어서 Lcon2가 인에이블되면 즉, 논리 하이 레벨(logic high level)이 되면 제4 PMOS트랜지스터(77)가 도통하게 되고 이로 인하여 Vcout이 저항부(55)에 인가된다. 상기 Vcout은 저항부(55)의 Vlc1의 값이 되고 Vlc1은 제1 내지 제5 저항들(61∼65)에 의하여 배분되어 각각 Vlc2, Vlc3, Vlc4, Vlc5가 되어 액정 디스플레이의 콘트라스트를 제어한다.
상기 콘트라스트 제어 레지스터(59)와 콘트라스트 제어기(81)는 액정 디스플레이의 구동 반도체 칩(51)에 내장되고 소프트웨어로 제어됨으로써 외부에 Vlc1 내지 Vlc5를 제어하기 위한 별도의 가변 저항이 필요치 않게 됨으로 그만큼 부피가 축소된다. 외부에 가변 저항을 연결하여 사용할 때는 Lcon1='H', Lcon3='L'로하여 사용한다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
상술한 바와 같이 본 발명에 따르면, 콘트라스트 제어용 바이어스 전압을 소프트웨어적으로 제어 가능하며, 외부에 가변 저항이 필요없게 됨으로써 액정 디스플레이의 부피를 그만큼 축소시킬 수 있다.

Claims (8)

  1. 제1 전원 전압을 입력으로하고 다수개의 제어 신호들에 의하여 제어되어 상기 제1 전원 전압을 출력하는 전원부;
    상기 전원부의 출력을 입력으로하여 액정 디스플레이의 구동 바이어스 전압들을 출력하는 저항부;
    상기 저항부의 입력단에 출력단이 연결되고 입력단은 상기 전원부의 출력에 연결되어 상기 저항부에 제2 전원을 가변적으로 공급하는 콘트라스트 전압 제어부;
    상기 콘트라스트 전압 제어부의 제어단에 연결되어 상기 콘트라스트 전압 제어부에서 출력되는 전압을 제어하는 콘트라스트 제어 레지스터; 및
    외부 가변 저항 사용할 때 외부의 전원을 제어할 수 있는 외부 전원 제어부를 구비하는 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로.
  2. 제1항에 있어서, 상기 콘트라스트 전압 제어부는 상기 콘트라스트 제어 레지스터의 출력단에 4개의 입력 단자가 연결되고 16개의 출력 단자를 갖는 디코더와, 상기 디코더의 출력단에 각각의 게이트가 연결되고 입력단으로 제2 전원이 연결된 제1 내지 제16 전송 게이트들과, 상기 제1 내지 제16 전송 게이트들의 각 출력단 사이에 연결된 제6 내지 제20 저항들, 및 상기 제16 전송 게이트의 출력단에 일단이 연결되고 타단은 상기 저항부의 입력단에 연결된 제21 저항으로 구성하는 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로.
  3. 제1항에 있어서, 상기 다수개의 제어 신호들은 제1 제어 신호와 제2 제어 신호인 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로.
  4. 제1항에 있어서, 상기 전원부는 제1 전원에 소오스가 연결되고 제1 제어 신호에 게이트가 연결된 제1 PMOS트랜지스터와, 상기 제1 PMOS트랜지스터의 드레인에 소오스가 연결되고 상기 제2 제어 신호에 게이트가 연결되며 상기 저항부의 입력단에 드레인이 연결된 제2 PMOS트랜지스터로 구성하는 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로.
  5. 제1항에 있어서, 상기 콘트라스트 전압 제어부의 입력단에는 외부 전원에 소오스가 연결되고 상기 콘트라스트 전압 제어부의 입력단에 드레인이 연결된 제3 PMOS트랜지스터를 더 구비하는 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로.
  6. 제1항에 있어서, 상기 콘트라스트 전압 제어부의 출력단에는 상기 콘트라스트 전압 제어부의 출력단에 소오스가 연결되고 상기 저항부의 입력단에 드레인이 연결된 제4 PMOS트랜지스터와, 상기 제4 PMOS트랜지스터의 게이트에 출력단이 연결되고 상기 제2 제어 신호에 입력단이 연결된 인버터를 더 구비하는 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로.
  7. 전원 전압에 제1 전극이 연결되고 제어 신호에 게이트가 연결된 제1 모스트랜지스터와, 상기 모스트랜지스터의 제2 전극에 입력단이 연결된 콘트라스트 전압 제어부와, 상기 콘트라스트 전압 제어부의 제어단에 출력단이 연결된 콘트라스트 제어 레지스터와, 상기 콘트라스트 전압 제어부의 출력단에 제1 전극이 연결되고 다른 제어 신호에 게이트가 연결된 제2 모스트랜지스터와, 상기 제2 모스트랜지스터의 제2 전극에 입력단이 연결되어 액정 디스플레이를 구동하는 다수의 바이어스 전압을 출력하는 저항부를 구비하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로의 동작 방법에 있어서,
    상기 제어 신호를 인에이블시킴으로 전원 전압이 상기 콘트라스트 전압 제어부로 입력되는 단계;
    상기 콘트라스트 제어 레지스터의 출력 신호를 출력하는 단계; 및
    상기 다른 제어 신호를 인에이블시킴으로 상기 콘트라스트 전압 제어부의 출력 전압이 상기 저항부에 전달되고 상기 저항부는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압을 발생하는 단계를 구비하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로의 동작 방법.
  8. 제2항에 있어서, 상기 제6 내지 제20 저항들의 값은R에 의해 구하는 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로.
KR1019960046856A 1996-10-18 1996-10-18 액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로 KR100224715B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960046856A KR100224715B1 (ko) 1996-10-18 1996-10-18 액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960046856A KR100224715B1 (ko) 1996-10-18 1996-10-18 액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로

Publications (2)

Publication Number Publication Date
KR19980027935A true KR19980027935A (ko) 1998-07-15
KR100224715B1 KR100224715B1 (ko) 1999-10-15

Family

ID=19478060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046856A KR100224715B1 (ko) 1996-10-18 1996-10-18 액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로

Country Status (1)

Country Link
KR (1) KR100224715B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375466B1 (ko) * 1998-12-15 2003-03-10 산요 덴키 가부시키가이샤 액정 구동 집적 회로
KR100457333B1 (ko) * 1997-08-26 2005-04-08 삼성전자주식회사 엘시디콘트라스트조절회로및이를구비한엘시디컨트롤러

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457333B1 (ko) * 1997-08-26 2005-04-08 삼성전자주식회사 엘시디콘트라스트조절회로및이를구비한엘시디컨트롤러
KR100375466B1 (ko) * 1998-12-15 2003-03-10 산요 덴키 가부시키가이샤 액정 구동 집적 회로

Also Published As

Publication number Publication date
KR100224715B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
US5896117A (en) Drive circuit with reduced kickback voltage for liquid crystal display
US6064363A (en) Driving circuit and method thereof for a display device
US20020044625A1 (en) Shift register circuit
US20030227431A1 (en) Method and circuit for LCD panel flicker reduction
US11741874B2 (en) Display panel and display device
US7342576B2 (en) Driving circuit of liquid crystal display
KR20150070031A (ko) 표시 구동 장치, 표시 구동 방법, 및 표시 장치
CN110010053B (zh) 栅极电压控制电路、栅极驱动电路、显示装置
KR100430102B1 (ko) 액정표시장치의 게이트 구동 회로
KR19980027935A (ko) 액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로
JPH11296143A (ja) アナログバッファおよび表示装置
KR100840317B1 (ko) 게이트 구동 전압 발생 회로 및 이를 이용한 액정 표시 장치
JP3108293B2 (ja) 液晶駆動回路
KR100767373B1 (ko) 액정 표시 장치의 구동 장치
KR20000003152A (ko) 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치
JPH1082978A (ja) Ｌｃｄ駆動電圧発生回路
KR20060118775A (ko) 액정 표시 장치의 구동 장치
KR100478341B1 (ko) 액정 표시 장치용 구동 회로
KR100961949B1 (ko) 액정 표시 장치 및 그 구동 장치
KR20020053577A (ko) 패널내 배선 및 보정회로를 포함한 액정표시장치
KR100783708B1 (ko) 액정 표시 장치의 구동 장치
KR100464281B1 (ko) 플라즈마 표시장치의 데이터 드라이버 구동 회로
KR100961956B1 (ko) 표시 장치의 구동 장치
KR20040106770A (ko) 액정 표시 장치의 구동 장치
KR20040053637A (ko) 액정 표시 장치의 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee