KR19980021353A - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- KR19980021353A KR19980021353A KR1019960040171A KR19960040171A KR19980021353A KR 19980021353 A KR19980021353 A KR 19980021353A KR 1019960040171 A KR1019960040171 A KR 1019960040171A KR 19960040171 A KR19960040171 A KR 19960040171A KR 19980021353 A KR19980021353 A KR 19980021353A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- mold
- semiconductor package
- lead
- pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는, 반도체 제조 공정중 패키지 공정에서 리드 프레임(lead frame)을 몰딩(molding)하는 반도체 패키지에 관한 것이다. 중앙에 위치하고 있는 패드부, 패드부에 올려지는 칩에서 발생하는 열을 방출하기 위한 방출부 및 칩을 전기적으로 외부와 연결하기 위한 리드로 이루어진 리드 프레임과 리드 프레임이 로딩되며 리드 프레임과 인접한 부분에는 다단의 굴곡된 모양으로 형성되어 있으며 동공을 가진 금형으로 이루어져 있다. 따라서 본 발명에 따른 반도체 패키지 장치는 금형에 형성된 몰드 블록과 리드 프레임의 간격을 넓게 형성하고 다단 구조를 형성함으로써 짓눌림을 방지하고 금형에 EMC가 유입되는 통로를 리드 프레임의 하부에 형성하고 히트 싱크가 연결되는 부분에 EMC의 흐름을 방지하기 위하여 플래시 차단 바를 형성하여 히트 싱크에서 발생하는 플래시를 방지함으로서 플래시를 제거하기 위한 재작업시 요구되는 시간 인력을 줄일 수 있다. 또한 리드 프레임과 몰드 블록의 구조를 개선함으로써 공정 수율을 높일 수 있는 효과가 있다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package for molding a lead frame in a packaging process during a semiconductor manufacturing process. A lead frame and a lead frame, which are composed of a pad portion located at the center, a discharge portion for emitting heat generated from the chip mounted on the pad portion, and a lead for electrically connecting the chip to the outside, It is formed in a multistage bent shape and consists of a mold with a cavity. Therefore, in the semiconductor package device according to the present invention, the interval between the mold block formed in the mold and the lead frame is formed to be wide and the multi-step structure is formed, thereby preventing crushing and forming a passageway through which the EMC is introduced into the mold, The flash blocking bar is formed to prevent the flow of EMC in the connection portion, thereby preventing the flash generated in the heat sink, thereby reducing the time manpower required for rework to remove the flash. In addition, the structure of the lead frame and the mold block is improved, thereby improving the process yield.
Description
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는, 반도체 제조 공정중 패키지 공정에서 리드 프레임(lead frame)을 몰딩(molding)하는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package for molding a lead frame in a packaging process during a semiconductor manufacturing process.
일반적으로 반도체 제조 공정중 패키지 공정에서 리드 프레임의 일부를 수지로 봉합하는 몰드 단계가 있는데, 금형(mold block)에 리드 프레임을 로딩하여 수지를 채우는 작업을 말한다.In general, there is a molding step of sealing a part of a lead frame with a resin in a packaging process during a semiconductor manufacturing process. This is a process of filling a resin by loading a lead frame into a mold block.
그러면, 첨부된 도면을 참조로 하여 종래의 히트 싱크를 갖는 반도체 패키지에 대하여 설명하기로 한다.Hereinafter, a semiconductor package having a conventional heat sink will be described with reference to the accompanying drawings.
제1도는 종래의 히트 싱크를 갖는 반도체 패키지의 구조를 도시한 평면도이다.FIG. 1 is a plan view showing a structure of a semiconductor package having a conventional heat sink.
제1도에서 보는 바와 같이, 종래의 히트 싱크를 갖는 반도체 패키지의 구성은 중앙에 칩이 올려지는 패드(3)가 형성되어 있고 일정한 형태로 공동을 갖는 금형(mold die)으로 내부의 패드(3) 주위를 몰딩(molding)시켜서 올려지며 칩 내부를 보호하는 컴파운드(compound)부(2)가 있다. 패드(3)의 하부에 연결되어 있으며 올려지는 칩과 본딩을 통하여 연결되는 부분은 컴파운드부(2)와 중첩되어 있으며 외부와 접속하기 위한 부분은 다리 모양으로 형성되어 있는 리드(1)가 있다. 패드(3)의 상부에 위치하며 올려진 칩에서 발생하는 열을 방출하는 히트 싱크(4)가 형성되어 있다. 여기서 리드(1), 패드(3) 및 히트 싱크(4)는 일체로 연결되어 있으며 이들을 리드 프레임이라 한다.As shown in FIG. 1, a conventional semiconductor package having a heat sink has a pad 3 on which a chip is mounted at a center, and a mold die having a cavity in a predetermined shape. And a compound part 2 which is raised by molding to protect the inside of the chip. The pad 1 is connected to the lower portion of the pad 3 and connected to the chip by bonding. The lead 1 is overlapped with the compound portion 2 and has a leg portion. And a heat sink 4 is disposed at the upper portion of the pad 3 to emit heat generated in the chip. Here, the lead 1, the pad 3, and the heat sink 4 are integrally connected to each other and are referred to as a lead frame.
이러한 반도체 패키지의 구성은 하나만을 단위로 하여 설명한 것이며, 둘 이상의 반도체 패키지가 연결되면, 도1에서 볼 수 있듯이, 이웃하는 반도체 패키지와는 가로 방향으로 형성된 리드(1)의 일부와 히트 싱크(4)의 일부가 서로 연결되어 있다. 그리고 몰드 공정시 EMC(Epoxy Molding Compound)가 컴파운드부(2)에 형성된 금형의 공동에 충진되어 패키지를 형성하는 데, 이때, 금형 내에 여분의 EMC가 흘러가는 통로(6)가 히트 싱크(4)의 위 부분에 가로 방향으로 형성되어 있으며 통로(6)의 분지가 히트 싱크(4)의 상단까지 연장되어 있다.As shown in FIG. 1, when a plurality of semiconductor packages are connected to each other, a part of the leads 1 formed in the lateral direction of the neighboring semiconductor package and a part of the heat sink 4 Are connected to each other. In the mold process, EMC (Epoxy Molding Compound) is filled in a cavity of a mold formed in the compound portion 2 to form a package. At this time, a passage 6 through which extra EMC flows in the mold is inserted into the heat sink 4, And a branch of the passage 6 extends to the upper end of the heat sink 4. The heat sink 4 is provided with a plurality of heat sinks 4,
이러한 구성에 의한 종래의 히트 싱크를 갖는 반도체 패키지는 패드(3)에 올려지는 칩을 보호하고, 칩이 사용되는 제품을 완성시키기 위한 패키지 작업에 관계되는 대표적인 구성 요소는 리드(1)와 컴파운드부(2)이며, 이들 구성 요소들이 최적으로 결합을 하여 외부로부터의 충격에 손상이 가지 않고, 그 제품의 특성을 최대로 발휘할 수 있도록 설계되어야 한다.The semiconductor package having the conventional heat sink according to this structure protects the chip mounted on the pad 3 and a typical component related to the package operation for completing the product in which the chip is used is a lead 1, (2), and these components should be designed so as to maximize the characteristics of the product without damaging the impact from the outside due to optimum coupling.
여기서, 일체로 연결되어 있는 리드(1), 패드(3) 및 히트 싱크(4)는 스탬핑(Stamping) 방법으로 만들어지고 점성을 가진 EMC를 컴파운드부(2)에 충진하고, 충진된 EMC로 반도체의 칩, 패드(3) 및 리드(1)의 일부인 내부 리드 부분을 보호하기 위해 일정한 형태로 음각한 금형으로 패드(3) 주위를 둘러싸서 몰딩(molding)시키게 된다.Here, the lead 1, the pad 3 and the heat sink 4 which are integrally connected are filled with the viscous EMC into the compound part 2 by the stamping method, The pad 3 and the inner lead portion which is a part of the lead 1, and surrounds the pad 3 and molds the pad 3 with an engraved mold in a predetermined form.
도2는 히트 싱크부에 인접한 몰드 블럭의 구조를 도시한 평면도이다.2 is a plan view showing the structure of the mold block adjacent to the heat sink portion.
도2는 히트 싱크(4)가 연결된 부분을 상세하게 도시한 것으로써, 하나의 히트 싱크를 단위로 하여 이웃하는 히트 싱크(4)와 연결되는 부분에 금형의 일부인 몰드 블록(5)이 평평한 모양으로 형성되어 있다. 여기서 몰드 블록(5)과 히트 싱크(4)와 유지되는 간격(a)은 0.02mm 정도이다.FIG. 2 is a detailed view showing a portion where the heat sink 4 is connected. In this embodiment, the mold block 5, which is a part of the mold, is formed in a flat shape in which the heat sink 4 is connected to the neighboring heat sink 4, Respectively. Here, the distance a between the mold block 5 and the heat sink 4 is about 0.02 mm.
그러나, 이러한 종래의 히트 싱크를 갖는 반도체 패키지는 리드 프레임의 단위로 연결되는 히트 싱크(4)의 측면 부분이 몰드 블록(5)에 꼭 맞게 맞추어져 있으므로 리드 프레임이 금형에 짓눌려 눌린 상태로 붙어 있는 현상이 발생한다. 그리고 컴파운드(2)로 EMC가 유입되는 통로(6)가 히트 싱크(4)의 위 부분에 형성되어 있기 때문에 히트 싱크(4)의 위 부분에 플래시(flash)가 잔존하여 불량을 유발하고 히트 싱크(4)의 외곽을 따라 플래시가 두껍게 발생하기 때문에 수작업을 통하여 이를 완전히 제거하기 위해 후속 공정이 필요하게 되고, 이에 따라 후속 공정에서 쓰이는 화학 약품의 농도를 증가시켜야 하고, 이에 따른 시간이 증가하는 문제점을 가지고 있다.However, in the conventional semiconductor package having the heat sink, since the side portion of the heat sink 4 connected to the lead frame unit is tightly fitted to the mold block 5, the lead frame is stuck in the pressed state A phenomenon occurs. Since the passage 6 through which the EMC flows into the compound 2 is formed on the upper portion of the heat sink 4, a flash is left on the upper portion of the heat sink 4, (4), a subsequent process is required to completely remove the flash through the manual operation, thereby increasing the concentration of the chemical used in the subsequent process and increasing the time required for the subsequent process Lt; / RTI >
본 발명은 이러한 문제점을 해결하기 위한 것으로 리드 프레임과 몰드 블록의 눌림 상태를 방지하고 히트 싱크의 위 부분에서 발생하는 플래시를 방지하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to prevent the pressed state of the lead frame and the mold block and to prevent the flash from occurring in the upper portion of the heat sink.
도1은 종래의 기술에 따른 히트 싱크(heat sink)를 갖는 반도체 패키지의 구조를 도시한 평면도이고,1 is a plan view showing a structure of a semiconductor package having a heat sink according to a conventional technique,
도2는 히트 싱크부에 인접한 몰드 블록(mold block) 구조를 도시한 평면도이고,2 is a plan view showing a mold block structure adjacent to the heat sink portion,
도3은 본 발명의 실시예에 따른 히트 싱크를 갖는 반도체 패키지의 구조를 도시한 평면도이고,3 is a plan view showing a structure of a semiconductor package having a heat sink according to an embodiment of the present invention,
도4는 도3의 A 부분에서 플래시 차단 바를 더욱 상세하게 도시한 평면도이고,Fig. 4 is a plan view showing the flash blocking bar in more detail in part A of Fig. 3,
도5는 히트 싱크부에 인접한 2단 구조를 갖는 몰드 블록 구조를 도시한 평면도이다.5 is a plan view showing a mold block structure having a two-step structure adjacent to the heat sink portion.
본 발명에 따른 리드 프레임은 중앙에 위치하고 있는 패드부와 연결되어 있으며 양 측면에 충진되는 보호재의 흐름을 방지하기 위한 보호 바가 일부로 속하며 패드부에 올려지는 칩에서 발생하는 열을 방출하기 위한 방출부가 있다. 패드부는 패드부에 올려지는 칩과 본딩을 통하여 연결되는 부분과 외부로 접속되는 부분으로 이루어진 리드를 포함하고 있다.The lead frame according to the present invention is connected to the pad portion located at the center, and a protective bar for preventing the flow of the protection material filled on both sides is partly included, and a discharge portion for discharging heat generated in the chip mounted on the pad portion . The pad portion includes a lead which is connected to a chip mounted on the pad portion via bonding and a portion connected to the outside.
이러한 리드 프레임의 재료는 은(Ag) 또는 구리(Cu)를 사용하고 있다.The lead frame is made of silver (Ag) or copper (Cu).
본 발명에 따른 반도체 패키지는 중앙에 위치하고 있는 패드부, 패드부에 올려지는 칩에서 발생하는 열을 방출하기 위한 방출부 및 패드부에 올려지는 칩을 전기적으로 외부와 연결하기 위한 리드로 이루어진 리드 프레임과 리드 프레임이 로딩되며 리드 프레임과 인접한 부분에는 다단의 굴곡된 모양으로 형성되어 있으며 동공을 가진 금형을 포함하고 있다.A semiconductor package according to the present invention includes a pad portion located at the center, a discharge portion for discharging heat generated in the chip mounted on the pad portion, and a lead frame for electrically connecting a chip mounted on the pad portion to the outside, And the lead frame is loaded. The lead frame is formed in a bent shape at a portion adjacent to the lead frame, and includes a mold having a cavity.
이때, 다단 구조의 굴곡된 부분과 인접한 리드 프레임의 구조 또한 금형의 모양을 따라 다단 구조로 설계한다.At this time, the structure of the lead frame adjacent to the bent portion of the multi-stage structure is also designed in a multi-stage structure along the shape of the mold.
또한, 이러한 본 발명에 따른 반도체 패키지는 리드 프레임의 발열부의 양 측면에는 금형의 동공으로 유입되는 보호재를 발열부로의 흐름을 방지하기 위한 방지 바를 더 포함하고 있다.In addition, the semiconductor package according to the present invention further includes a protection bar on both sides of the heat generating portion of the lead frame for preventing the flow of the protection material flowing into the cavity of the metal mold to the heat generating portion.
이렇게 다단 구조를 갖는 발열부와 금형의 간격은 0.4 ∼ 1.2mm의 범위에서 설정되며 사용되는 보호재는 EMC이다.The gap between the heating part and the mold having such a multi-stage structure is set in the range of 0.4 to 1.2 mm, and the protective material used is EMC.
이러한 본 발명에 따른 반도체 패키지는 리드 프레임의 리드가 로딩된 부분 주변의 금형의 동공으로 충진되는 보호재의 통로를 더 포함하고 있다.The semiconductor package according to the present invention further includes a passageway for the protective material filled in the cavity of the mold around the lead-loaded portion of the lead frame.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 반도체 패키지에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, a semiconductor package according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.
도3은 본 발명의 실시예에 따른 히트 싱크를 갖는 반도체 패키지의 구조를 도시한 평면도이다.3 is a plan view showing a structure of a semiconductor package having a heat sink according to an embodiment of the present invention.
도3에서 보는 바와 같이, 본 발명의 실시예에 따른 반도체 패키지는 종래와 동일한 구조를 가지지만 하나의 리드 프레임을 단위로 하여 이웃하는 리드 프레임과 연결되는 히트 싱크(40)의 측면부에 연결되는 부분(A)과 EMC가 컴파운드부(30)로 충진되는 통로(60)의 구조가 다르다. 여기서 EMC가 충진되는 통로(60)가 종래에는 히트 싱크(40)의 상부에 형성되어 있지만, 본 발명에서는 다수 리드(10)가 형성된 리드 프레임의 하부에 형성되어 있고 그 분지가 컴파운드부(30) 까지 연장되어 있다.As shown in FIG. 3, the semiconductor package according to the embodiment of the present invention has the same structure as that of the conventional semiconductor package, but has a portion connected to a side portion of a heat sink 40 connected to a neighboring lead frame, (A) and the passage 60 filled with the compound portion 30 are different. The passages 60 filled with the EMC are conventionally formed on the top of the heat sink 40. In the present invention, the passages 60 are formed in the lower portion of the lead frame having the plurality of leads 10, .
도4는 도3의 A 부분에서 플래시 차단 바를 더욱 상세하게 도시한 평면도이다.4 is a plan view showing the flash blocking bar in more detail in part A of FIG.
도4에서 보는 바와 같이, 본 발명에 따른 반도체 패키지는 서로 이웃하는 리드 프레임이 연결되는 히트 싱크(40)의 측면부에 통로(60)를 통하여 컴파운드부(20)로 충진되는 EMC의 흐름으로 인하여 발생하는 플래시를 차단하기 위해 플래시 차단 바(40')가 형성되어 있다.As shown in FIG. 4, the semiconductor package according to the present invention is generated due to the flow of EMC filled in the compound portion 20 through the passageway 60 to the side portion of the heat sink 40 to which neighboring lead frames are connected. A flash cut-off bar 40 'is formed to cut off the flash.
여기서 EMC의 통로(60)를 리드(10)의 하부에 설계하고 히트 싱크(40)로 유입되는 EMC의 흐름을 방지함으로써 은(Ag)이 아닌 구리(Cu)로 리드 프레임을 제작할 수 있다.Here, the lead 60 can be made of copper (Cu) rather than silver (Ag) by designing the passage 60 of the EMC in the lower portion of the lead 10 and preventing the flow of EMC flowing into the heat sink 40.
도5는 히트 싱크부에 인접한 2단 구조를 갖는 금형의 구조를 도시한 평면도이다.5 is a plan view showing a structure of a metal mold having a two-step structure adjacent to the heat sink portion.
도5에서 보는 바와 같이, 금형의 일부인 몰드 블록(50)이 히트 싱크(40)가 이웃하는 히트 싱크와 연결되는 부분(40)의 모양을 따라 2단 구조를 가지면서 형성되어 있다. 여기서 히트 싱크(40)와 몰드 블록(50)의 간격(b, c)은 0.4mm ∼ 1.2mm의 넓이로 설계하는 것이 바람직하다.As shown in FIG. 5, the mold block 50, which is a part of the mold, is formed with a two-step structure along the shape of the portion 40 to which the heat sink 40 is connected to the neighboring heat sink. Here, it is preferable that the spaces b and c between the heat sink 40 and the mold block 50 are designed to have a width of 0.4 mm to 1.2 mm.
따라서 본 발명에 따른 반도체 패키지 장치는 금형에 형성된 몰드 블록과 리드 프레임의 간격을 넓게 형성하고 다단 구조를 형성함으로써 짓눌림을 방지하고 금형에 EMC가 유입되는 통로를 리드 프레임의 하부에 형성하고 히트 싱크가 연결되는 부분에 EMC의 흐름을 방지하기 위하여 플래시 차단 바를 형성하여 히트 싱크에서 발생하는 플래시를 방지하고 리드 프레임을 은(Ag)이 아닌 구리(Cu)를 사용할 수 있어 원가를 절감하여 경쟁력을 가질 수 있고 플래시를 제거하기 위한 재작업시 요구되는 시간 인력을 줄일 수 있다. 또한 리드 프레임과 몰드 블록의 구조를 개선함으로써 공정 수율을 높일 수 있는 효과가 있다.Therefore, in the semiconductor package device according to the present invention, the interval between the mold block formed in the mold and the lead frame is formed to be wide and the multi-step structure is formed, thereby preventing crushing and forming a passageway through which the EMC is introduced into the mold, Flash bar is formed to prevent the flow of EMC to the part where the lead wire is connected to prevent the flash generated in the heat sink and to use copper (Cu) rather than silver (Ag) And can reduce the time manpower required for rework to remove the flash. In addition, the structure of the lead frame and the mold block is improved, thereby improving the process yield.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960040171A KR100188138B1 (en) | 1996-09-16 | 1996-09-16 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960040171A KR100188138B1 (en) | 1996-09-16 | 1996-09-16 | Semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980021353A true KR19980021353A (en) | 1998-06-25 |
| KR100188138B1 KR100188138B1 (en) | 1999-06-01 |
Family
ID=19473916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960040171A KR100188138B1 (en) | 1996-09-16 | 1996-09-16 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100188138B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978572A (en) * | 2017-12-20 | 2018-05-01 | 西安华羿微电子股份有限公司 | Prevent the TO lead frames of layering |
-
1996
- 1996-09-16 KR KR1019960040171A patent/KR100188138B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978572A (en) * | 2017-12-20 | 2018-05-01 | 西安华羿微电子股份有限公司 | Prevent the TO lead frames of layering |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100188138B1 (en) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5334872A (en) | Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad | |
| US5767566A (en) | Plastic mold type semiconductor device | |
| US6627976B1 (en) | Leadframe for semiconductor package and mold for molding the same | |
| US7271036B2 (en) | Leadframe alteration to direct compound flow into package | |
| US7166926B2 (en) | Method for producing semiconductor device and semiconductor device | |
| US20050218499A1 (en) | Method for manufacturing leadless semiconductor packages | |
| KR960015827A (en) | Semiconductor device and manufacturing method thereof | |
| US20060088956A1 (en) | Method for fabricating semiconductor package with short-prevented lead frame | |
| US6396131B1 (en) | Stress reduction feature for LOC lead frame | |
| US5214846A (en) | Packaging of semiconductor chips | |
| US5289033A (en) | Packaging of semiconductor chips with resin | |
| US7732910B2 (en) | Lead frame including suspending leads having trenches formed therein | |
| US5395800A (en) | Method for assembling semiconductor devices with lead frame containing common lead arrangement | |
| US20150371933A1 (en) | Micro lead frame structure having reinforcing portions and method | |
| KR19980021353A (en) | Semiconductor package | |
| US7795712B2 (en) | Lead frame with non-conductive connective bar | |
| KR100262811B1 (en) | A plastic package having air cavity and method for manufacturing it | |
| US20240055327A1 (en) | Pre-plated lead tip for wettable flank leadframe | |
| KR100253388B1 (en) | Method for fabricating semiconductor package | |
| KR100998037B1 (en) | Lead frame and semiconductor package therewith | |
| EP0646961A2 (en) | A lead frame structure and a method for manufacturing a semiconductor package device using the lead frame structure | |
| JPH11220087A (en) | Lead frame, semiconductor device using the same and its manufacture | |
| KR100983304B1 (en) | Lead frame, semiconductor package manufactured by applying same, and manufacturing method of semiconductor package | |
| JPH07211855A (en) | Semiconductor device and semiconductor-device forming body and manufacture of its forming body | |
| KR960015518B1 (en) | Semiconductor device and method and mold for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |