KR19980014214A

KR19980014214A - High voltage generator

Info

Publication number: KR19980014214A
Application number: KR1019960033075A
Authority: KR
Inventors: 강경우; 류훈
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-08-08
Filing date: 1996-08-08
Publication date: 1998-05-25
Also published as: KR100218247B1

Abstract

본 발명은 칩내부전원전압보다 높은 고전압을 제공하기 위한 고전압 발생기에 관한 것이며, 본 발명의 목적은 레이아웃 면적의 한계를 극복하면서 활성화동작 모드에서 고전압 딥의 발생을 억제할 수 있는 고전압 발생기를 제공함에 있다. 이러한 목적을 달성하기 위한 기술적 사상에 따르면, 반도체 메모리 장치의 고전압 발생기는 상기 반도체 메모리 장치가 동작시 소정의 목적으로 고전압을 발생하기 위한 제1,2고전압 키커와; 상기 고전압을 감지하여 이 고전압의 발생을 유지하게 하기 위한 제1,2제어펄스를 각기 제공하는 제1,2고전압 감지기와; 상기 제1,2고전압 감지기의 출력단자에 접속되어, 대기상태에서는 상기 제2고전압 키커만을 인에이블시키기 위한 제1펄스를 출력하고 활성화상태에서는 상기 제1,2고전압 키커를 인에이블시키기 위한 제2펄스를 출력하는 논리회로와; 상기 제1고전압 감지기의 출력단자와 상기 제1고전압 키커의 입력단자사이에 접속되어, 일정주기의 펄스를 출력하는 제1발진기와; 상기 논리회로의 출력단자와 상기 제2고전압 키커의 입력단자사이에 접속되어, 일정주기의 펄스를 출력하는 제2발진기를 구비함을 특징으로 한다.The present invention relates to a high voltage generator for providing a high voltage higher than the internal power supply voltage of a chip, and an object of the present invention is to provide a high voltage generator capable of suppressing the occurrence of a high voltage dip in the activation operation mode while overcoming the limit of the layout area have. According to an aspect of the present invention, a high voltage generator of a semiconductor memory device includes first and second high voltage kicks for generating a high voltage for a predetermined purpose when the semiconductor memory device operates; First and second high-voltage detectors for respectively providing first and second control pulses for sensing the high voltage and maintaining the generation of the high voltage; And a second high-voltage detector connected to an output terminal of the first and second high-voltage detectors for outputting a first pulse for enabling only the second high-voltage kicker in a standby state, and for activating the first and second high- A logic circuit for outputting a pulse; A first oscillator connected between an output terminal of the first high voltage sensor and an input terminal of the first high voltage kicker and outputting a pulse of a predetermined period; And a second oscillator connected between an output terminal of the logic circuit and an input terminal of the second high voltage kicker to output a pulse of a predetermined period.

Description

High voltage generator

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 칩내부전원전압보다 높은 고전압을 제공하기 위한 고전압 발생기에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a high voltage generator for providing a high voltage higher than a chip internal power supply voltage.

통상의 DRAM에서는 데이타 저장을 위해 하나의 트랜지스터와 하나의 커패시터 구조의 쎌등을 집적하게 되는데, 여기서 사용되는 트랜지스터는 주로 엔모오스 트랜지스터를 사용하게 되고, 셀의 하이레벨의 데이타를 독출할때는 엔모오스 트랜지스터의 문턱전압(Threshold voltage) 하락을 극복하기 위해 어레이에 사용되는 전압레벨보다 높은 바이어스를 사용하게 된다. 물론 셀 뿐만아니라 주변회로에 사용되는 일부 엔모오스 트랜지스터들에도 주변회로의 전압레벨보다 높은 바이어스를 사용하는 곳도 있다.In a typical DRAM, one transistor and one capacitor structure are integrated for storing data. The transistors used here are mainly used for the NMOS transistors. When reading high-level data of the cells, the NMOS transistors To overcome the threshold voltage drop, we use a bias that is higher than the voltage level used in the array. Of course, some of the MOS transistors used in the peripheral circuit as well as the cell use a bias higher than the voltage level of the peripheral circuit.

이와 같이 일반적으로, 사용되는 전압 레벨 대비 높은 바이어스를 만들기 위해 사용하던 방식으로는 로우어드레스신호 혹은 티티엘(TTL) 레벨의 클럭등의 활성화를 감지하여 소정시간 지연후에 인위적인 펌핑커패시터에 의한 부스팅동작으로 일정 구간동안만 높은 바이어스를 발생시켜 이용하는 방식과 파워-온 상태에서 부터 일정 주기의 발진기(Oscillator)에 의해 주기적으로 펌핑을 반복하여 일정 레벨의 DC 바이어스를 발생시켜 이를 필요시 전원으로 이용하여 셀등에 사용하는 방식이 있다. 후자의 경우에 발생되는 DC 바이어스를 VPP라 칭하고, 종래에 사용하던 고전압 발생기의 블럭 다이어그램을 도 1에 나타내었다.Generally, the method used to generate a bias higher than the voltage level used is to detect the activation of a row address signal or a clock of a TTL (TTL) level, to perform a boosting operation by an artificial pumping capacitor after a predetermined time delay, Periodically oscillates by a certain period of oscillator from a power-on state to generate a DC bias at a certain level, which is then used as a power source for a cell . The DC bias generated in the latter case is referred to as VPP, and a block diagram of a conventionally used high voltage generator is shown in FIG.

도 1은 종래 기술의 일실시예에 따라 구성된 고전압 발생기의 구체적인 회로도이다. 도 1을 참조하면, 고전압 발생기는 파워-온 시점부터 디바이스가 대기(Stand-By)상태로 있는 동안 VPP 레벨을 감지하여 소정의 VPP 레벨을 발생, 유지하게끔 하는 대기상태용 고전압 감지기(101)가 있고, 펌핑에 필요한 캐패시터로 구성된 대기상태용 고전압 키커(Kickker, 103)와 DC 레벨 발생을 위해 주기적으로 상기 고전압 키커(103)를 구동하기 위한 대기상태용 발진기(102)등이 있다. 이러한 대기상태용 고전압 발생기는 대기전류(Stand_by current)를 감안하여 긴주기로 동작하게 되어 있어 활성화용 고전압 발생기 대비 펌핑 효율 측면에서 떨어진다.Figure 1 is a specific circuit diagram of a high voltage generator constructed in accordance with one embodiment of the prior art. 1, the high-voltage generator includes a standby high-voltage detector 101 for detecting a VPP level and generating and maintaining a predetermined VPP level while the device is in a stand-by state from a power-on time point And a standby state oscillator 102 for periodically driving the high voltage kicker 103 to generate a DC level, and the like. Such a standby high voltage generator is operated in a long cycle in consideration of standby current (Stand_by current), which is deteriorated in terms of pumping efficiency compared to a high voltage generator for activation.

위에서 살펴본 고전압감지기(101)와, 발진기(102) 및 고전압키커(103)는 대기상태용과 활성화상태용으로 구분되어져 대기전류를 제한하였고, 활성화사이클에서는 큰 로딩(Loading)을 드라이브하는 용도로 사용될때 발생하는 차아지소모를 즉시 공급하기 위해 큰 펌핑 커패시터를 가진 활성화용 고전압 키커를 사용하게 된다. 또한, 활성화 사이클에서 VPP레벨이 필요이상의 레벨로 증폭되는 것을 방지하기 위해 활성화용 고전압 감지기를 사용하고, 롱(Long) 사이클에서 VPP 레벨 다운시 VPP 레벨의 보상을 위해 대기상태용 발진기(102) 대비 주기가 짧은 활성화용 발진기를 사용하게 된다. 활성화용 고전압 키커(103)는 로우어드레스신호를 입력으로 하여 고전압 레벨 VPP에 무관하게 로우어드레스신호 활성시나 프리차아지시 무조건 한번 구동하게 할 수도 있다.The high voltage detector 101, the oscillator 102, and the high voltage kicker 103 are divided into a standby state and an active state to limit the standby current. When the system is used to drive a large loading in the activation cycle, A high voltage kicker for activation with large pumping capacitors will be used to immediately supply the resulting charge sink. In addition, a high voltage detector for activation is used to prevent the VPP level from being amplified to a necessary level in the activation cycle, and a high voltage detector for the standby state oscillator 102 is used for compensating the VPP level in the VPP level down in a long cycle. An oscillator for activation having a short cycle is used. The high voltage kicker 103 for activation may be configured to receive the row address signal and drive the row address signal regardless of the high voltage level VPP or the precharge instruction unconditionally once.

고전압 파워라인의 노이즈 발생은 워드라인과 같이 큰 로딩을 구동할 때 발생되는 차아지 소모에 의한 VPP 딥(Dip)이 문제시 되며, 이의 신속한 복구는 쇼트 사이클로 디바이스가 동작할 때 안정된 특성을 보장하기 위해 필요한 것이며, 이를 위해 활성화용 고전압 키커(103)내에 사용되는 펌핑 커패시터가 가능한한 클 수 밖에 없다. 그러나 펌핑 커패시터의 크기는 디바이스의 면적과 관련되어 어느 이상 크게 할 수는 없어 VPP 로딩의 최소화로 해결할 수 밖에 없다.Noise in the high-voltage power line is caused by the VPP dip caused by the charge-out caused by driving a large load like a word line, and its rapid recovery ensures stable characteristics when the device is operated in a short cycle For this purpose, the pumping capacitor used in the high voltage kicker 103 for activation must be as large as possible. However, the size of the pumping capacitor can not be larger than the size of the device due to the area of the device, which can only be solved by minimizing the VPP loading.

도 2a∼도 2c에는 도 1에 도시된 고전압 감지기(101)와 발진기(102) 및 고전압 키커(103)의 구체적인 회로도가 도시되어 있다.2A to 2C show specific circuit diagrams of the high voltage sensor 101, the oscillator 102 and the high voltage kicker 103 shown in FIG.

도 2a에는 고전압 감지기(101)이 도시되어 있다. 이 회로는 고전압 VPP을 입력으로 하여 퓨즈들 F1F4의 커팅 혹은 트랜지스터들(201)∼(211)을 통해 전원전압을 통과시키는 방식에 의해 구동되는 회로이다.A high voltage sensor 101 is shown in Fig. This circuit is a circuit driven by cutting the fuses F1F4 with the high voltage VPP as an input or by passing the power supply voltage through the transistors 201 to 211. [

도 2b에는 발진기(102)가 도시되어 있으며, 이 발진기(102)는 상기 고전압 감지기(102)의 출력신호 φVPP를 입력으로 하여 일정주기의 펄스 VPPOSC를 출력하기 위한 것으로, 낸드게이트(213)와 인버어터들(214)∼(218), (223,224)과 트랜지스터들(219)∼(222)로 구성된다.2B shows an oscillator 102. The oscillator 102 outputs a pulse VPPOSC having a predetermined period with the output signal? VPP of the high voltage detector 102 as an input. The oscillator 102 includes a NAND gate 213, Is composed of buffers 214 to 218, 223 and 224 and transistors 219 to 222. [

도 2c에는 고전압 키커(103)의 구체회로도가 도시되어 있으며, 이 고전압 키커(103)는 상기 VPPOSC를 입력으로 하여 차아지 펌핑동작에 의한 고전압 VPP를 제공하기 위한 것으로, 펄스를 발생하기 위한 인버어터(225,226)와 노아게이트(227)및 낸드게이트(228)로 구성된 펄스발생기와, 상기 노아게이트(227)의 출력신호를 입력으로 하는 인버어터들(229,230),(234)∼(236)과 캐패시터들(231),(237) 및 트랜지스터들(232,233),(238,239)로 구성된 제1펌핑회로와, 상기 낸드게이트의 출력신호를 입력으로 하는 인버어터들(240)∼(242),(246)∼(248)과 캐패시터들(243),(249) 및 트랜지스터들(244,245),(250,251)로 구성된 제2펌핑회로로 구성된다.2C is a specific circuit diagram of the high voltage kicker 103. The high voltage kicker 103 is for providing the high voltage VPP by the charge pumping operation with the VPPOSC as an input, And a NAND gate 228. The inverters 229 and 230 and the capacitors 234 and 236 input the output signals of the NOR gate 227 and the NOR gates 227 and 226, A first pumping circuit composed of transistors 231 and 237 and transistors 232 and 233 and 238 and 239 and inverters 240 to 242 and 246 receiving an output signal of the NAND gate, And a second pumping circuit composed of capacitors 243 and 249 and transistors 244 and 245 and 250 and 251.

따라서, 본 발명의 목적은 레이아웃 면적의 한계를 극복하면서 활성화동작 모드에서 고전압 딥의 발생을 억제할 수 있는 고전압 발생기를 제공함에 있다.It is therefore an object of the present invention to provide a high voltage generator capable of suppressing the occurrence of a high voltage dip in the activation operation mode while overcoming the limit of the layout area.

도 1은 종래 기술의 일실시예에 따라 구현된 고전압 발생기의 블럭도.1 is a block diagram of a high voltage generator implemented in accordance with one embodiment of the prior art;

도 2a∼도 2c는 도 1에 도시된 블럭도의 구체적인 회로도.Figs. 2A to 2C are specific circuit diagrams of the block diagram shown in Fig. 1. Fig.

도 3은 본 발명의 실시예에 따라 구현된 고전압 발생기의 블럭도.3 is a block diagram of a high voltage generator implemented in accordance with an embodiment of the present invention.

이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다. 도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. It should be noted that the same components and parts of the drawings denote the same reference numerals as far as possible.

도 3은 본 발명의 실시예에 따라 구현된 고전압 발생기의 블럭도이다.3 is a block diagram of a high voltage generator implemented in accordance with an embodiment of the present invention.

도 3을 참조하면, 상기 반도체 메모리 장치가 동작시 소정의 목적 즉 프로그램 동작과 독출(Read)동작 및 기타 고전압을 사용하는 주변회로에 공급하기 위한 동작을 수행하기 위한 목적으로 고전압 VPP을 발생하기 위한 활성화 및 대기상태용 고전압 키커(303,306)와, 상기 고전압 VPP을 감지하여 이 고전압 VPP의 발생을 유지하게 하기 위한 제1,2제어펄스를 각기 제공하는 활성화 및 대기상태용 고전압 감지기(301,304)와, 상기 활성화 및 대기상태용 고전압 감지기(301,304)의 출력단자에 접속되어, 대기상태에서는 상기 대기상태용 고전압 키커(306)만을 인에이블시키기 위한 제1펄스를 출력하고 활성화상태에서는 상기 활성화 및 대기상태용 고전압 키커(303,306)를 인에이블시키기 위한 제2펄스를 출력하는 논리회로(307,308)와, 상기 활성화상태용 고전압 감지기(301)의 출력단자와 상기 활성화 상태용 고전압 키커(303)의 입력단자사이에 접속되어, 일정주기의 펄스를 출력하는 활성화 상태용 발진기(302)와, 상기 논리회로(307,308)의 출력단자와 상기 대기상태용 고전압 키커(306)의 입력단자사이에 접속되어, 일정주기의 펄스를 출력하는 대기상태용 발진기(305)로 구성된다.Referring to FIG. 3, the semiconductor memory device includes a plurality of memory cells for generating a high voltage VPP for the purpose of performing an operation for supplying a predetermined purpose, that is, a program operation, a read operation, and other high- An active and standby state high voltage kickers 303 and 306 for detecting the high voltage VPP and providing first and second control pulses for maintaining the generation of the high voltage VPP, The high-voltage switch is connected to the output terminals of the high-voltage detectors 301 and 304 for activation and standby, and outputs a first pulse for enabling only the standby high-voltage kicker 306 in the standby state, Logic circuits 307 and 308 for outputting a second pulse for enabling the high voltage kickers 303 and 306, State oscillator 302 connected between an output terminal of the high-voltage locker 303 and an input terminal of the high-voltage kicker 303 for activating and outputting a pulse of a constant period, and an output terminal of the logic circuit 307, State oscillator 305 connected between input terminals of the high-voltage kicker 306 and outputting a pulse of a predetermined period.

본 발명에서는 활성화 사이클에서 로우어드레스신호에 의해서 또는 고전압 감지기(301,304)에 의해서 활성화 상태용 고전압 키커(303)가 펌핑동작을 할때, 대기상태용 고전압 키커(306)도 같이 구동하여 펌핑 효율을 향상시키도록 하기 위해 논리회로(노아게이트(307)과 인버어터(308)로 구성된 회로)를 이용하여 활성화 상태용 고전압 키커(303) 구동신호를 대기 상태용 고전압 키커(306)로도 입력되게 하였다.In the present invention, when the activated high voltage kicker 303 performs the pumping operation by the row address signal in the activation cycle or by the high voltage detectors 301 and 304, the standby high voltage kicker 306 is also driven to improve the pumping efficiency State high voltage kicker 303 drive signal to be input to the standby state high voltage kicker 306 by using a logic circuit (a circuit composed of the Noah gate 307 and the inverter 308).

파워-온 및 대기상태에서는 대기상태용 고전압 키커(306)만 동작하고, 활성화 사이클에서 VPP 차아지 소모시 예를 들면 워드라인 인에이블시에는 차아지 보충을 위해 활성화 상태용 고전압 키커(303)가 구동되어야 할때는 활성화 상태용 감지기(301) 및 발진기(302)의 출력신호가 활성화 상태용 고전압 키커(303)외에 대기상태용 고전압 키커(306)도 구동하여 실제 활성화 고전압 펌핑 캐패시턴스가 커지는 효과를 얻게되어 레이아웃 면적 측면에서 이득이 있다.In the power-on and standby states, only the standby high voltage kicker 306 operates. When the VPP charge is consumed in the activation cycle, for example, when the word line is enabled, the activated high voltage kicker 303 The output signal of the active state detector 301 and the oscillator 302 is also driven by the standby state high voltage kicker 306 in addition to the activated state high voltage kicker 303 so that the actual active high voltage pumping capacitance is increased There is a benefit in terms of layout area.

전술한 바와 같이, 본 발명은 레이아웃 면적의 한계를 극복하면서 활성화동작 모드에서 고전압 딥의 발생을 억제할 수 있는 이점을 가진다.As described above, the present invention has an advantage that the occurrence of the high-voltage dip in the activation operation mode can be suppressed while overcoming the limit of the layout area.

Claims

A high voltage generator for a semiconductor memory device comprising:

First and second high voltage kickers for generating a high voltage for a predetermined purpose in operation of the semiconductor memory device;

First and second high-voltage detectors for respectively providing first and second control pulses for sensing the high voltage and maintaining the generation of the high voltage;

And a second high-voltage detector connected to an output terminal of the first and second high-voltage detectors for outputting a first pulse for enabling only the second high-voltage kicker in a standby state, and for activating the first and second high- A logic circuit for outputting a pulse;

A first oscillator connected between an output terminal of the first high voltage sensor and an input terminal of the first high voltage kicker and outputting a pulse of a predetermined period;

And a second oscillator connected between an output terminal of the logic circuit and an input terminal of the second high voltage kicker for outputting a pulse of a predetermined period.

The high voltage generator according to claim 1, wherein the capacity of the pumping capacitor in the first high voltage keyer is larger than the capacity of the pumping capacitor in the second high voltage keyer.

The high voltage generator according to claim 1, wherein the predetermined purpose is to program or perform a read operation in the semiconductor memory device.

The high voltage generator according to claim 1, wherein the logic circuit comprises a Noah gate which receives the first and second control pulses, and an inverter which receives the output signal of the Noah gate.