KR102966552B1 - 준금속 (metalloid) 또는 금속 함유 하드마스크의 증착을 사용한 선택적인 에칭 - Google Patents
준금속 (metalloid) 또는 금속 함유 하드마스크의 증착을 사용한 선택적인 에칭Info
- Publication number
- KR102966552B1 KR102966552B1 KR1020227038950A KR20227038950A KR102966552B1 KR 102966552 B1 KR102966552 B1 KR 102966552B1 KR 1020227038950 A KR1020227038950 A KR 1020227038950A KR 20227038950 A KR20227038950 A KR 20227038950A KR 102966552 B1 KR102966552 B1 KR 102966552B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- metalloid
- etching
- silicon oxide
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
Abstract
Description
도 1은 일 실시 예의 고 레벨 플로우 차트이다.
도 2a 내지 도 2e는 일 실시 예에 따라 프로세싱된 구조체들의 개략적인 단면도들이다.
도 3은 준금속 (metalloid) 또는 금속 함유 하드마스크를 증착하는 동안 실리콘 옥사이드 영역의 선택적인 에칭의 보다 상세한 플로우 차트이다.
도 4는 또 다른 실시 예에 따라 프로세싱된 구조체의 개략적인 단면도들이다.
도 5는 또 다른 실시 예의 고 레벨 플로우 차트이다.
도 6은 일 실시 예에서 사용될 수도 있는 에칭 챔버의 개략도이다.
도 7은 일 실시 예의 실시에 사용될 수도 있는 컴퓨터 시스템의 개략도이다.
Claims (17)
- 보다 낮은 산소 함유 영역에 대해 실리콘 옥사이드 영역에 적어도 하나의 피처 (feature) 를 선택적으로 에칭하는 방법으로서, 상기 보다 낮은 산소 함유 영역 및 상기 실리콘 옥사이드 영역은 구조체를 형성하고, 상기 실리콘 옥사이드 영역은 상기 보다 낮은 산소 함유 영역과 인접하고, 그리고 상기 실리콘 옥사이드 영역 및 상기 보다 낮은 산소 함유 영역의 적어도 일부 위에 마스크가 형성되고, 그리고 상기 마스크가 상기 보다 낮은 산소 함유 영역의 노출된 일부 및 상기 실리콘 옥사이드 영역의 노출된 일부를 제공하고, 상기 방법은,
준금속 (metalloid) 또는 금속 함유 전구체 및 할로겐 함유 컴포넌트를 포함하는 에칭 가스를 제공하는 단계;
상기 에칭 가스를 플라즈마로 형성하는 단계; 및
동시에, 상기 보다 낮은 산소 함유 영역에 대해 상기 실리콘 옥사이드 영역의 상기 노출된 일부에서 적어도 하나의 피처를 선택적으로 에칭하고 그리고 상기 보다 낮은 산소 함유 영역의 상기 노출된 일부 위에 준금속 또는 금속 함유 하드마스크를 형성하는 단계로서, 상기 마스크 아래의 상기 실리콘 옥사이드 영역의 일부는 에칭되지 않고, 그리고 상기 준금속 또는 금속 함유 하드마스크는 상기 마스크 아래의 상기 보다 낮은 산소 함유 영역의 일부 위에는 형성되지 않는, 상기 단계를 포함하는, 선택적 에칭 방법. - 제 1 항에 있어서,
상기 에칭 가스는 탄소 함유 컴포넌트 및 수소 함유 컴포넌트를 더 포함하는, 선택적 에칭 방법. - 제 2 항에 있어서,
상기 수소 함유 컴포넌트 및 상기 탄소 함유 컴포넌트는 하이드로카본 또는 하이드로플루오로카본 중 적어도 하나를 포함하는, 선택적 에칭 방법. - 제 2 항에 있어서,
상기 수소 함유 컴포넌트 및 상기 탄소 함유 컴포넌트는 CH2F2, CHF3, CH3F, CH4, C4F6, C2H2, CF4, 및 C4F8 중 적어도 하나를 포함하는, 선택적 에칭 방법. - 제 2 항에 있어서,
상기 에칭 가스는 O2, O3, CO2, CO, NO, NO2, N2O, SO2, SO3, H2O, H2O2, 및 COS 중 적어도 하나를 포함하는 산소 함유 컴포넌트를 더 포함하는, 선택적 에칭 방법. - 제 2 항에 있어서, 상기 에칭 가스는 질소, 헬륨, 아르곤, 및 네온으로 구성된 그룹으로부터의 불활성 가스를 더 포함하는, 선택적 에칭 방법.
- 제 1 항에 있어서,
상기 에칭 가스를 제공하기 전에 선택적인 사전-에칭을 제공하는 단계를 더 포함하고, 상기 선택적인 사전-에칭은 준금속 함유 하드마스크 또는 금속 함유 하드마스크를 형성하지 않고 상기 보다 낮은 산소 함유 영역에 대해 상기 실리콘 옥사이드 영역에 상기 적어도 하나의 피처를 선택적으로 그리고 부분적으로 에칭하고 그리고 천연 (native) 실리콘 옥사이드 층을 에칭하는, 선택적 에칭 방법. - 제 1 항에 있어서,
상기 준금속 또는 금속 함유 전구체 및 상기 할로겐 함유 컴포넌트는 준금속 할라이드 또는 금속 할라이드인, 선택적 에칭 방법. - 제 1 항에 있어서,
상기 준금속 또는 금속 함유 전구체 및 상기 할로겐 함유 컴포넌트는 WF6 및 MoF6 중 적어도 하나를 포함하는, 선택적 에칭 방법. - 제 1 항에 있어서,
상기 준금속 또는 금속 함유 전구체의 준금속 또는 금속은 실리콘 (Si), 게르마늄 (Ge), 주석 (Sn), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 바나듐 (V), 니오븀 (Nb), 탄탈룸 (Ta), 붕소 (B), 알루미늄 (Al), 갈륨 (Ga), 인듐 (In), 철 (Fe), 루테늄 (Ru), 레늄 (Re), 안티몬 (Sb), 텅스텐 (W), 몰리브덴 (Mo), 또는 비스무트 (Bi), 중 적어도 하나를 포함하는, 선택적 에칭 방법. - 제 1 항에 있어서,
상기 플라즈마는 30 내지 500 W의 전력으로 2 내지 500 mTorr (millitorr) 의 압력에서 형성되는, 선택적 에칭 방법. - 제 1 항에 있어서,
상기 동시에, 보다 낮은 산소 함유 영역에 대해 상기 실리콘 옥사이드 영역에 상기 적어도 하나의 피처를 선택적으로 에칭하는 단계 및 상기 보다 낮은 산소 함유 영역 위에 준금속 또는 금속 함유 하드마스크를 형성하는 단계 후 상기 실리콘 옥사이드 영역에 상기 적어도 하나의 피처의 원자 층 에칭 (atomic layer etch; ALE) 을 제공하는 단계를 더 포함하고, 상기 원자 층 에칭은 상기 보다 낮은 산소 함유 영역의 에칭을 감소시키기 위해 상기 준금속 또는 금속 함유 하드마스크를 사용하는, 선택적 에칭 방법. - 제 1 항에 있어서,
상기 적어도 하나의 피처는 15 ㎚ 미만의 폭 및 적어도 6:1의 깊이 대 폭 종횡비를 갖는, 선택적 에칭 방법. - 제 1 항에 있어서,
상기 동시에, 상기 보다 낮은 산소 함유 영역에 대해 상기 실리콘 옥사이드 영역에서 상기 적어도 하나의 피처를 선택적으로 에칭하고 그리고 상기 보다 낮은 산소 함유 영역 위에 준금속 또는 금속 함유 하드마스크를 형성하는 단계 후 상기 실리콘 옥사이드 영역에서 상기 적어도 하나의 피처의 부가적인 에칭을 제공하는 단계를 더 포함하고, 상기 부가적인 에칭은 상기 준금속 또는 금속 함유 하드마스크를 더 증착하지 않고 마스크로서 상기 준금속 또는 금속 함유 하드마스크를 사용하는, 선택적 에칭 방법. - 제 14 항에 있어서,
상기 적어도 하나의 피처의 상기 부가적인 에칭 후에 상기 준금속 또는 금속 함유 하드마스크를 제거하는 단계를 더 포함하는, 선택적 에칭 방법. - 제 15 항에 있어서,
상기 준금속 또는 금속 함유 하드마스크를 제거하는 단계는 습식 세정을 포함하는, 선택적 에칭 방법. - 제 1 항에 있어서,
300 ℃ 이하의 온도를 제공하는 단계를 더 포함하는, 선택적 에칭 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202063007201P | 2020-04-08 | 2020-04-08 | |
| US63/007,201 | 2020-04-08 | ||
| PCT/US2021/026063 WO2021207286A1 (en) | 2020-04-08 | 2021-04-06 | Selective etch using deposition of a metalloid or metal containing hardmask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220166316A KR20220166316A (ko) | 2022-12-16 |
| KR102966552B1 true KR102966552B1 (ko) | 2026-05-18 |
Family
ID=
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030232504A1 (en) * | 2002-06-14 | 2003-12-18 | Aaron Eppler | Process for etching dielectric films with improved resist and/or etch profile characteristics |
| US20090184089A1 (en) * | 2007-12-21 | 2009-07-23 | Lam Research Corporation | Fabrication of a silicon structure and deep silicon etch with profile control |
| WO2019178030A1 (en) * | 2018-03-16 | 2019-09-19 | Lam Research Corporation | Plasma etching chemistries of high aspect ratio features in dielectrics |
| US20190385902A1 (en) * | 2018-06-15 | 2019-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning Methods for Semiconductor Devices |
| US20190393046A1 (en) * | 2018-06-26 | 2019-12-26 | Lam Research Corporation | Selective atomic layer etching |
| US20200006073A1 (en) * | 2018-06-28 | 2020-01-02 | Lam Research Corporation | Selective growth of metal-containing hardmask thin films |
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030232504A1 (en) * | 2002-06-14 | 2003-12-18 | Aaron Eppler | Process for etching dielectric films with improved resist and/or etch profile characteristics |
| US20090184089A1 (en) * | 2007-12-21 | 2009-07-23 | Lam Research Corporation | Fabrication of a silicon structure and deep silicon etch with profile control |
| WO2019178030A1 (en) * | 2018-03-16 | 2019-09-19 | Lam Research Corporation | Plasma etching chemistries of high aspect ratio features in dielectrics |
| US20190385902A1 (en) * | 2018-06-15 | 2019-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning Methods for Semiconductor Devices |
| US20190393046A1 (en) * | 2018-06-26 | 2019-12-26 | Lam Research Corporation | Selective atomic layer etching |
| US20200006073A1 (en) * | 2018-06-28 | 2020-01-02 | Lam Research Corporation | Selective growth of metal-containing hardmask thin films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI889796B (zh) | 使用類金屬或含金屬硬遮罩的沉積之選擇性蝕刻 | |
| JP7854461B2 (ja) | 誘電体における高アスペクト比フィーチャのプラズマエッチング化学物質 | |
| KR102956071B1 (ko) | 반도체 디바이스 제작에서의 주석 옥사이드 막들 | |
| KR102748920B1 (ko) | 교번하는 에칭 및 패시베이션 프로세스 | |
| TWI352387B (en) | Etch methods to form anisotropic features for high | |
| TWI451496B (zh) | 含鎢層之蝕刻微負載效應的控制方法 | |
| US11450532B2 (en) | Deposition of self assembled monolayer for enabling selective deposition and etch | |
| KR20260046253A (ko) | 나노와이어들을 위한 선택적인 에칭 | |
| JP2005045053A (ja) | 半導体装置の製造方法 | |
| KR102797629B1 (ko) | 선택적 패시베이션을 위해 타깃 증착 (targeted deposition) 을 사용하여 피처들을 에칭하기 위한 방법 | |
| JP2024524907A (ja) | 部分的にエッチングされた構造の非共形不動態化のためのin-situの炭化水素系層 | |
| KR20250005191A (ko) | 공동-증착 및 에칭 공정 | |
| KR20240108801A (ko) | 준금속 (metalloid) 또는 금속의 플루오르카본-기반 증착을 사용하는 선택적인 에칭 | |
| US10937659B2 (en) | Method of anisotropically etching adjacent lines with multi-color selectivity | |
| KR102966561B1 (ko) | 선택적인 증착 및 에칭을 가능하게 하는 자기 조립된 단층 (self assembled monolayer) 의 증착 | |
| US20250087494A1 (en) | Systems and methods for selective metal-containing hardmask removal | |
| KR20260066653A (ko) | 선택적 금속 함유 하드마스크 제거를 위한 시스템들 및 방법들 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
St.27 status event code: A-0-1-A10-A15-nap-PA0105 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |
|
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U12-oth-PR1002 Fee payment year number: 1 |