KR102702650B1 - Electronic device, manufactruing process of electronic device, and light emitting device transferring method - Google Patents

Electronic device, manufactruing process of electronic device, and light emitting device transferring method Download PDF

Info

Publication number
KR102702650B1
KR102702650B1 KR1020190023758A KR20190023758A KR102702650B1 KR 102702650 B1 KR102702650 B1 KR 102702650B1 KR 1020190023758 A KR1020190023758 A KR 1020190023758A KR 20190023758 A KR20190023758 A KR 20190023758A KR 102702650 B1 KR102702650 B1 KR 102702650B1
Authority
KR
South Korea
Prior art keywords
insulating layer
light
emitting element
layer
electronic device
Prior art date
Application number
KR1020190023758A
Other languages
Korean (ko)
Other versions
KR20200105568A (en
Inventor
윤장열
신재민
홍종호
Original Assignee
삼성디스플레이 주식회사
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190023758A priority Critical patent/KR102702650B1/en
Priority to EP20158479.4A priority patent/EP3703127B1/en
Priority to US16/797,736 priority patent/US20200279870A1/en
Priority to CN202010110834.3A priority patent/CN111628069B/en
Publication of KR20200105568A publication Critical patent/KR20200105568A/en
Application granted granted Critical
Publication of KR102702650B1 publication Critical patent/KR102702650B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements

Abstract

표시 장치 제조 방법은 베이스층을 형성하는 단계, 상기 베이스층 위에 회로층을 형성하는 단계, 상기 회로층 위에 절연층 및 발광 소자를 순차적으로 배치하는 정렬 단계, 및 상기 절연층을 건조하여 상기 발광 소자를 상기 회로층 위로 전이시키는 전이 단계를 포함할 수 있다. A method for manufacturing a display device may include a step of forming a base layer, a step of forming a circuit layer on the base layer, an alignment step of sequentially arranging an insulating layer and a light-emitting element on the circuit layer, and a transfer step of drying the insulating layer to transfer the light-emitting element onto the circuit layer.

Description

전자 장치, 전자 장치 제조 방법, 및 발광 소자 전이 방법{ELECTRONIC DEVICE, MANUFACTRUING PROCESS OF ELECTRONIC DEVICE, AND LIGHT EMITTING DEVICE TRANSFERRING METHOD}ELECTRONIC DEVICE, MANUFACTRUING PROCESS OF ELECTRONIC DEVICE, AND LIGHT EMITTING DEVICE TRANSFERRING METHOD

본 발명은 신뢰성 및 제조 수율이 향상된 전자 장치, 전자 장치 제조 방법, 및 발광 소자 전이 방법에 관한 것이다.The present invention relates to an electronic device having improved reliability and manufacturing yield, a method for manufacturing an electronic device, and a method for transferring a light-emitting element.

전자 장치는 발광 소자를 포함할 수 있다. 발광 소자는 전극과 전기적으로 연결되고, 전극에 인가되는 전압에 따라 발광할 수 있다. 발광 소자는 전극 위에 직접 형성될 수도 있고, 전극과는 별개로 형성된 발광 소자를 전극에 연결할 수도 있다. 발광 소자가 별도로 형성된 후 전극과 연결되는 경우, 발광 소자를 전극 위에 정렬시키는 공정이 필요하다. 발광 소자가 전극 위에 제대로 정렬되지 않은 경우, 해당 발광 소자는 발광하지 않을 수 있다. The electronic device may include a light-emitting element. The light-emitting element is electrically connected to an electrode and may emit light in response to a voltage applied to the electrode. The light-emitting element may be formed directly on the electrode, or may be formed separately from the electrode and connected to the electrode. When the light-emitting element is formed separately and then connected to the electrode, a process of aligning the light-emitting element over the electrode is required. If the light-emitting element is not properly aligned over the electrode, the light-emitting element may not emit light.

본 발명의 신뢰성 및 제조 수율이 향상된 전자 장치, 전자 장치 제조 방법, 및 발광 소자 전이 방법을 제공하는 것을 목적으로 한다. The present invention aims to provide an electronic device, an electronic device manufacturing method, and a light-emitting element transfer method with improved reliability and manufacturing yield.

본 발명의 일 실시예에 따른 전자 장치 제조 방법은 베이스층을 형성하는 단계, 상기 베이스층 위에 회로층을 형성하는 단계, 상기 회로층 위에 절연층 및 발광 소자를 순차적으로 배치하는 정렬 단계, 및 상기 절연층을 건조하여 상기 발광 소자를 상기 회로층 위로 전이시키는 전이 단계를 포함할 수 있다. A method for manufacturing an electronic device according to one embodiment of the present invention may include a step of forming a base layer, a step of forming a circuit layer on the base layer, an alignment step of sequentially arranging an insulating layer and a light-emitting element on the circuit layer, and a transfer step of drying the insulating layer to transfer the light-emitting element onto the circuit layer.

상기 정렬 단계는 상기 회로층 위에 상기 절연층을 코팅하는 단계, 및 상기 절연층 위에 상기 발광 소자가 부착된 이송층을 배치하는 단계를 포함할 수 있다. The alignment step may include a step of coating the insulating layer over the circuit layer, and a step of disposing a transport layer having the light-emitting element attached thereto over the insulating layer.

상기 전이 단계 이후 상기 이송층을 상기 발광 소자로부터 분리하는 분리 단계를 더 포함할 수 있다. After the above transfer step, a separation step of separating the transfer layer from the light-emitting element may be further included.

상기 이송층은 자외선 경화형 테이프이고, 상기 분리 단계는 상기 이송층에 자외선을 조사하는 단계를 포함할 수 있다. The above transport layer is an ultraviolet-curable tape, and the separation step may include a step of irradiating the transport layer with ultraviolet rays.

상기 정렬 단계는 상기 발광 소자를 이송층 위에 부착하는 단계, 상기 이송층 및 상기 발광 소자 위에 상기 절연층을 코팅하는 단계, 및 상기 회로층 위에 상기 절연층 및 상기 발광 소자를 배치하는 단계를 포함할 수 있다. The alignment step may include a step of attaching the light-emitting element onto a transport layer, a step of coating the insulating layer over the transport layer and the light-emitting element, and a step of arranging the insulating layer and the light-emitting element over the circuit layer.

상기 전이 단계 이후 상기 절연층의 일부분 및 상기 이송층을 상기 발광 소자로부터 분리하는 분리 단계를 더 포함할 수 있다. After the above transfer step, a separation step may further be included for separating a portion of the insulating layer and the transfer layer from the light-emitting element.

상기 절연층은 폴리이미드계 수지를 포함할 수 있다. The above insulating layer may include a polyimide-based resin.

상기 전이 단계 이후, 상기 발광 소자와 상기 회로층을 전기적으로 연결하는 연결 전극을 형성하는 단계를 더 포함할 수 있다. After the above transfer step, a step of forming a connecting electrode electrically connecting the light-emitting element and the circuit layer may be further included.

상기 발광 소자를 마스크로 하여 상기 절연층을 패터닝하는 단계를 더 포함할 수 있다. The method may further include a step of patterning the insulating layer using the light-emitting element as a mask.

상기 절연층의 점착력은 건조 전보다 건조 후에 더 높을 수 있다. The adhesion of the above insulating layer may be higher after drying than before drying.

상기 절연층의 두께는 상기 발광 소자의 두께보다 얇을 수 있다. The thickness of the above insulating layer may be thinner than the thickness of the light-emitting element.

상기 전이 단계는 상기 절연층을 열처리하는 단계를 포함할 수 있다. The above transition step may include a step of heat treating the insulating layer.

상기 베이스층을 형성하는 단계는 아일랜드부들 및 상기 아일랜드부들을 연결하는 브릿지부들을 형성하는 단계를 포함할 수 있다. The step of forming the above base layer may include a step of forming island portions and bridge portions connecting the island portions.

본 발명의 일 실시예에 따른 전자 장치는 베이스층, 상기 베이스층 위에 배치된 회로층, 상기 회로층 위에 배치된 제1 절연층, 상기 제1 절연층 위에 배치된 발광 소자, 상기 회로층 위에 배치되며, 상기 발광 소자의 주변 영역에 배치된 제2 절연층, 및 상기 발광 소자 위에 배치되며 상기 발광 소자와 상기 회로층을 전기적으로 연결하는 연결 전극을 포함하고, 상기 제1 절연층의 두께는 상기 제2 절연층의 두께보다 얇을 수 있다. An electronic device according to one embodiment of the present invention includes a base layer, a circuit layer disposed on the base layer, a first insulating layer disposed on the circuit layer, a light-emitting element disposed on the first insulating layer, a second insulating layer disposed on the circuit layer and in a peripheral area of the light-emitting element, and a connecting electrode disposed on the light-emitting element and electrically connecting the light-emitting element and the circuit layer, wherein a thickness of the first insulating layer may be thinner than a thickness of the second insulating layer.

상기 제1 절연층은 폴리이미드계 수지를 포함할 수 있다. The above first insulating layer may include a polyimide-based resin.

상기 회로층과 상기 제1 절연층 사이에 배치된 방열층을 더 포함할 수 있다. It may further include a heat dissipation layer disposed between the circuit layer and the first insulating layer.

상기 제1 절연층의 두께는 1 마이크로미터 내지 4 마이크로미터이고, 상기 제2 절연층의 두께는 3 마이크로미터 내지 7 마이크로미터일 수 있다. The thickness of the first insulating layer may be 1 micrometer to 4 micrometers, and the thickness of the second insulating layer may be 3 micrometers to 7 micrometers.

상기 제2 절연층 위에 배치되며 상기 회로층과 전기적으로 연결된 제1 중간 전극, 및 상기 제2 절연층 위에 배치되며, 상기 제1 중간 전극 및 상기 발광 소자를 커버하는 제3 절연층을 더 포함하고, 상기 연결 전극은 상기 제3 절연층 위에 배치되어 상기 제1 중간 전극과 상기 발광 소자에 전기적으로 연결될 수 있다. The device further includes a first intermediate electrode disposed on the second insulating layer and electrically connected to the circuit layer, and a third insulating layer disposed on the second insulating layer and covering the first intermediate electrode and the light-emitting element, wherein the connection electrode is disposed on the third insulating layer and can be electrically connected to the first intermediate electrode and the light-emitting element.

상기 제3 절연층 위에 배치되며 상기 제1 중간 전극과 전기적으로 연결된 제2 중간 전극, 및 상기 제3 절연층 위에 배치되며, 상기 제2 중간 전극을 커버하는 제4 절연층을 더 포함하고, 상기 연결 전극은 상기 제4 절연층 위에 배치되어 상기 제2 중간 전극과 상기 발광 소자에 전기적으로 연결될 수 있다. The device further includes a second intermediate electrode disposed on the third insulating layer and electrically connected to the first intermediate electrode, and a fourth insulating layer disposed on the third insulating layer and covering the second intermediate electrode, wherein the connecting electrode is disposed on the fourth insulating layer and can be electrically connected to the second intermediate electrode and the light-emitting element.

상기 베이스층은 서로 이격된 아일랜드부들 및 상기 아일랜드부들을 연결하는 브릿지부들을 포함할 수 있다. The above base layer may include island sections spaced apart from each other and bridge sections connecting the island sections.

상기 회로층은 박막 트랜지스터들 및 상기 박막 트랜지스터들에 전기적으로 연결된 신호 배선들을 포함하고, 상기 박막 트랜지스터들은 상기 아일랜드부들 위에 배치되고, 상기 신호 배선들은 상기 브릿지부들 위에 배치될 수 있다. The circuit layer may include thin film transistors and signal wires electrically connected to the thin film transistors, the thin film transistors may be arranged on the island portions, and the signal wires may be arranged on the bridge portions.

상기 발광 소자는 복수의 발광 소자들 중 하나이고, 상기 발광 소자들은 상기 아일랜드부들 위에 배치될 수 있다. The light emitting element is one of a plurality of light emitting elements, and the light emitting elements can be arranged on the island portions.

본 발명의 일 실시예에 따른 발광 소자 전이 방법은 회로 기판 위에 절연층, 발광 소자, 및 이송층을 순차적으로 배치하는 정렬 단계, 및 상기 절연층을 건조하여 상기 발광 소자를 상기 회로 기판 위로 전이시키는 전이 단계, 상기 이송층을 상기 발광 소자로부터 분리하는 분리 단계를 포함할 수 있다. A light emitting element transfer method according to one embodiment of the present invention may include an alignment step of sequentially arranging an insulating layer, a light emitting element, and a transfer layer on a circuit board, a transfer step of drying the insulating layer to transfer the light emitting element onto the circuit board, and a separation step of separating the transfer layer from the light emitting element.

상기 정렬 단계는 상기 회로 기판 위에 상기 절연층을 코팅하는 단계, 및 상기 절연층 위에 상기 발광 소자가 부착된 상기 이송층을 배치하는 단계를 포함할 수 있다. The alignment step may include a step of coating the insulating layer on the circuit board, and a step of placing the transfer layer with the light-emitting element attached thereto on the insulating layer.

상기 정렬 단계는 상기 발광 소자를 상기 이송층 위에 부착하는 단계, 상기 이송층 및 상기 발광 소자 위에 상기 절연층을 코팅하는 단계, 및 상기 회로 기판 위에 상기 절연층, 상기 발광 소자, 및 상기 이송층을 배치하는 단계를 포함할 수 있다. The alignment step may include a step of attaching the light-emitting element onto the transfer layer, a step of coating the insulating layer over the transfer layer and the light-emitting element, and a step of arranging the insulating layer, the light-emitting element, and the transfer layer over the circuit board.

상기 이송층은 자외선 경화형 테이프이고, 상기 분리 단계는 상기 이송층에 자외선을 조사하는 단계를 포함할 수 있다. The above transport layer is an ultraviolet-curable tape, and the separation step may include a step of irradiating the transport layer with ultraviolet rays.

본 발명에 따르면 절연층을 이용하여 발광 소자를 회로층 상에 전이할 수 있다. 절연층은 전자 장치에 사용되는 물질을 포함할 수 있다. 따라서, 발광 소자를 회로층 상에 전이시키기 위해 추가의 접착층이 생략될 수 있다. 또한, 전자 장치에 사용되는 물질을 사용하여 발광 소자를 회로층 상에 전이시키기 때문에 전자 장치의 신뢰성이 확보될 수 있다. According to the present invention, a light-emitting element can be transferred onto a circuit layer using an insulating layer. The insulating layer can include a material used in an electronic device. Therefore, an additional adhesive layer can be omitted in order to transfer the light-emitting element onto the circuit layer. In addition, since the light-emitting element is transferred onto the circuit layer using a material used in an electronic device, the reliability of the electronic device can be secured.

도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 4a는 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 단면도이다.
도 4b는 본 발명의 일 실시예에 따른 발광 소자의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 단면도이다.
도 7a 내지 도 7f는 본 발명의 일 실시예에 따른 전자 장치 제조 방법을 도시한 단면도들이다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 전자 장치 제조 방법을 도시한 단면도들이다.
도 9a 내지 도 9e는 본 발명의 일 실시예에 따른 전자 장치 제조 방법을 도시한 단면도들이다.
도 10은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 11은 본 발명의 일 실시예에 따른 전자 장치를 사용하는 환경에 대해서 도시한 것이다.
도 12a는 본 발명의 일 실시예에 따른 전자 장치의 개략적인 평면도이다.
도 12b는 본 발명의 일 실시예에 따른 전자 장치의 개략적인 평면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
FIG. 1 is a perspective view of an electronic device according to one embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view of an electronic device according to one embodiment of the present invention.
FIG. 3 is an equivalent circuit diagram of a pixel according to one embodiment of the present invention.
FIG. 4A is a cross-sectional view illustrating a portion of an electronic device according to one embodiment of the present invention.
FIG. 4b is a cross-sectional view of a light-emitting element according to one embodiment of the present invention.
FIG. 5 is a cross-sectional view illustrating a portion of an electronic device according to one embodiment of the present invention.
FIG. 6 is a cross-sectional view illustrating a portion of an electronic device according to one embodiment of the present invention.
FIGS. 7A to 7F are cross-sectional views illustrating a method for manufacturing an electronic device according to one embodiment of the present invention.
FIGS. 8A to 8C are cross-sectional views illustrating a method for manufacturing an electronic device according to one embodiment of the present invention.
FIGS. 9A to 9E are cross-sectional views illustrating a method for manufacturing an electronic device according to one embodiment of the present invention.
FIG. 10 is a perspective view of an electronic device according to one embodiment of the present invention.
FIG. 11 illustrates an environment in which an electronic device according to one embodiment of the present invention is used.
FIG. 12A is a schematic plan view of an electronic device according to one embodiment of the present invention.
FIG. 12b is a schematic plan view of an electronic device according to one embodiment of the present invention.
Figure 13 is an exploded perspective view of a display device according to one embodiment of the present invention.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다. In this specification, when a component (or region, layer, portion, etc.) is referred to as being “on,” “connected to,” or “coupled to” another component, it means that it can be directly disposed/connected/coupled to the other component, or that a third component may be disposed between them.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.Identical drawing symbols refer to identical components. Also, in the drawings, the thicknesses, proportions, and dimensions of the components are exaggerated for the purpose of effectively explaining the technical contents.

"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.“And/or” includes any combination of one or more of the associated constructs that can be defined.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are only used to distinguish one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. The singular expression includes the plural expression unless the context clearly indicates otherwise.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.Additionally, terms such as "below," "lower," "above," and "upper," are used to describe the relationships between components depicted in the drawings. These terms are relative concepts and are described based on the directions indicated in the drawings.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.Unless otherwise defined, all terms (including technical and scientific terms) used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. In addition, terms that are defined in commonly used dictionaries, such as terms, should be interpreted as having a meaning consistent with the meaning in the context of the relevant art, and may be explicitly defined herein, unless interpreted in an idealized or overly formal meaning.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. It should be understood that the terms "include" or "have" are intended to specify the presence of a feature, number, step, operation, component, part, or combination thereof described in the specification, but do not exclude in advance the possibility of the presence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 전자 장치(ED)의 사시도이다. FIG. 1 is a perspective view of an electronic device (ED) according to one embodiment of the present invention.

도 1을 참조하면, 전자 장치(ED)는 영상을 표시하는 표시 장치일 수 있다. 전자 장치(ED)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.Referring to FIG. 1, the electronic device (ED) may be a display device that displays an image. The electronic device (ED) may be used in large electronic devices such as televisions, monitors, or outdoor billboards, as well as small and medium-sized electronic devices such as personal computers, notebook computers, personal digital assistants, car navigation units, game consoles, portable electronic devices, and cameras. In addition, these are presented only as examples, and it goes without saying that they may be employed in other electronic devices as long as they do not depart from the concept of the present invention.

전자 장치(ED)에는 표시 영역(DA) 및 비표시 영역(NDA)이 정의될 수 있다. An electronic device (ED) may have a display area (DA) and a non-display area (NDA) defined.

이미지(IM)가 표시되는 표시 영역(DA)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면과 평행한다. 표시 영역(DA)의 법선 방향, 즉 전자 장치(ED)의 두께 방향은 제3 방향(DR3)이 지시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.A display area (DA) on which an image (IM) is displayed is parallel to a plane defined by the first direction (DR1) and the second direction (DR2). A normal direction of the display area (DA), i.e., a thickness direction of the electronic device (ED), is indicated by a third direction (DR3). The front (or upper surface) and the back (or lower surface) of each member are distinguished by the third direction (DR3). However, the directions indicated by the first to third directions (DR1, DR2, DR3) are relative concepts and can be converted into other directions. Hereinafter, the first to third directions refer to the same drawing reference numerals as the directions indicated by the first to third directions (DR1, DR2, DR3), respectively.

비표시 영역(NDA)는 표시 영역(DA)에 인접한 영역으로, 이미지(IM)가 표시되지 않는 영역이다. 비표시 영역(NDA)에 의해 전자 장치(ED)의 베젤 영역이 정의될 수 있다. The non-display area (NDA) is an area adjacent to the display area (DA) where no image (IM) is displayed. The bezel area of an electronic device (ED) can be defined by the non-display area (NDA).

비표시 영역(NDA)은 표시 영역(DA)을 에워싸을 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 상대적으로 디자인될 수 있다. 또한, 본 발명의 일 실시예에서 비표시 영역(NDA)은 생략될 수도 있다. The non-display area (NDA) may surround the display area (DA). However, the present invention is not limited thereto, and the shape of the display area (DA) and the shape of the non-display area (NDA) may be designed relatively. In addition, in one embodiment of the present invention, the non-display area (NDA) may be omitted.

도 2는 본 발명의 일 실시예에 따른 전자 장치(ED)의 개략적인 단면도이다. FIG. 2 is a schematic cross-sectional view of an electronic device (ED) according to one embodiment of the present invention.

도 2를 참조하면, 전자 장치(ED)는 표시 패널(DP) 및 감지 유닛(SU)을 포함할 수 있다.Referring to FIG. 2, the electronic device (ED) may include a display panel (DP) and a detection unit (SU).

표시 패널(DP)은 초소형 발광 소자를 포함하는 초소형 발광 소자 표시 패널(DP)일 수 있다. 예를 들어, 표시 패널(DP)은 마이크로 발광 소자 표시 패널(DP)일 수 있다. The display panel (DP) may be an ultra-small light-emitting element display panel (DP) including ultra-small light-emitting elements. For example, the display panel (DP) may be a micro light-emitting element display panel (DP).

표시 패널(DP)은 베이스층(BL), 회로층(ML), 발광 소자층(EL), 및 박막 봉지층(TFE)을 포함할 수 있다. The display panel (DP) may include a base layer (BL), a circuit layer (ML), a light emitting element layer (EL), and a thin film encapsulation layer (TFE).

베이스층(BL)은 플렉서블(Flexible)한 물질을 포함할 수 있고, 예를 들어 베이스층(BL)은 플라스틱 기판일 수 있다. 플라스틱 기판은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 베이스층(BL)은 단일층의 폴리이미드계 수지를 포함할 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니고, 베이스층(BL)은 복수의 절연층들을 포함하는 적층 구조체일 수도 있다. 본 발명의 다른 일 실시예에서, 베이스층(BL)은 리지드(Rigid)한 물질을 포함할 수 있고, 예를 들어 베이스층(BL)은 글라스 기판일 수 있다. The base layer (BL) may include a flexible material, and for example, the base layer (BL) may be a plastic substrate. The plastic substrate may include at least one of an acrylic resin, a methacrylic resin, a polyisoprene, a vinyl resin, an epoxy resin, a urethane resin, a cellulose resin, a siloxane resin, a polyimide resin, a polyamide resin, and a perylene resin. For example, the base layer (BL) may include a single layer of a polyimide resin. However, the present invention is not limited thereto, and the base layer (BL) may be a laminated structure including a plurality of insulating layers. In another embodiment of the present invention, the base layer (BL) may include a rigid material, and for example, the base layer (BL) may be a glass substrate.

회로층(ML)은 베이스층(BL) 위에 배치될 수 있다. 회로층(ML)은 복수 개의 절연층들, 복수 개의 도전층들 및 반도체층을 포함할 수 있다. A circuit layer (ML) may be disposed on a base layer (BL). The circuit layer (ML) may include a plurality of insulating layers, a plurality of conductive layers, and a semiconductor layer.

발광 소자층(EL)은 회로층(ML) 위에 배치될 수 있다. 발광 소자층(EL)은 표시 소자, 예컨대 마이크로 발광 소자를 포함한다. 마이크로 발광 소자는 발광 다이오드일 수 있다.A light-emitting element layer (EL) can be disposed on a circuit layer (ML). The light-emitting element layer (EL) includes a display element, for example, a micro light-emitting element. The micro light-emitting element can be a light-emitting diode.

박막 봉지층(TFE)은 발광 소자층(EL)을 밀봉한다. 박막 봉지층(TFE)은 복수개의 무기층들과 그 사이에 배치된 적어도 하나의 유기층을 포함할 수 있다. 또한, 박막 봉지층(TFE)은 버퍼층을 더 포함할 수 있다. 버퍼층은 감지 유닛(SU)과 가장 인접한 층일 수 있다. 버퍼층은 무기층 또는 유기층일 수 있다. A thin film encapsulation layer (TFE) encapsulates a light emitting element layer (EL). The thin film encapsulation layer (TFE) may include a plurality of inorganic layers and at least one organic layer disposed therebetween. In addition, the thin film encapsulation layer (TFE) may further include a buffer layer. The buffer layer may be a layer closest to the sensing unit (SU). The buffer layer may be an inorganic layer or an organic layer.

감지 유닛(SU)은 터치를 검출하는 회로를 포함할 수 있다. 감지 유닛(SU)의 터치 검출 방식은 저항막 방식, 광학 방식, 정전 용량 방식 및 초음파 방식 등이 있으며, 이에 제한되지 않는다. 이 중 정전 용량 방식의 감지 유닛(SU)은 전자 장치(ED)의 화면에 터치 발생 수단이 접촉할 때 변화하는 정전 용량을 이용하여 터치 발생 여부를 검출할 수 있다. 정전 용량 방식은 상호 정전 용량 방식 및 자기 정전 용량 방식으로 구분될 수 있다.The sensing unit (SU) may include a circuit for detecting a touch. The touch detection method of the sensing unit (SU) may include, but is not limited to, a resistive method, an optical method, a capacitive method, and an ultrasonic method. Among these, the sensing unit (SU) of the capacitive method may detect whether a touch has occurred by using the capacitance that changes when a touch generating means comes into contact with the screen of the electronic device (ED). The capacitive method may be divided into a mutual capacitance method and a self-capacitance method.

감지 유닛(SU)은 표시 패널(DP) 상에 직접 배치될 수 있다. "직접 배치된다"는 것은 별도의 접착 부재를 이용하여 부착하는 것을 제외하며 연속 공정에 의해 형성된 것을 의미한다. 하지만, 본 발명이 이에 제한되는 것은 아니며, 표시 패널(DP)과 감지 유닛(SU)은 접착 부재(미도시)에 의해 서로 결합될 수 있다. 또한, 본 발명의 일 실시예에서, 감지 유닛(SU)은 생략될 수도 있다.The sensing unit (SU) may be directly disposed on the display panel (DP). "Directly disposed" means formed by a continuous process, excluding attachment using a separate adhesive member. However, the present invention is not limited thereto, and the display panel (DP) and the sensing unit (SU) may be coupled to each other by an adhesive member (not shown). In addition, in one embodiment of the present invention, the sensing unit (SU) may be omitted.

도 3은 본 발명의 일 실시예에 따른 화소(PX)의 등가 회로도이다. FIG. 3 is an equivalent circuit diagram of a pixel (PX) according to one embodiment of the present invention.

도 3을 참조하면, 화소(PX)는 표시 영역(DA, 도 1 참조)에 배치되며 이미지를 구현할 수 있다. Referring to FIG. 3, pixels (PX) are arranged in a display area (DA, see FIG. 1) and can implement an image.

화소(PX)는 복수의 신호 배선들과 전기적으로 연결될 수 있다. 도 3에서는 신호 배선들 중 스캔 배선들(SLi, SLi-1), 데이터 배선(DL), 제1 전원 배선(PL1), 제2 전원 배선(PL2), 초기화 전원 배선(VIL), 및 발광 제어 배선(ECLi)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 화소(PX)는 다양한 신호 배선들에 추가로 연결될 수도 있으며, 도시된 신호 배선들 중 일부가 생략될 수도 있다. A pixel (PX) may be electrically connected to a plurality of signal wires. In FIG. 3, among the signal wires, scan wires (SLi, SLi-1), a data wire (DL), a first power wire (PL1), a second power wire (PL2), an initialization power wire (VIL), and an emission control wire (ECLi) are illustrated as examples. However, this is illustrated as an example, and a pixel (PX) according to an embodiment of the present invention may be additionally connected to various signal wires, and some of the illustrated signal wires may be omitted.

화소(PX)는 발광 소자(LED) 및 화소 회로(CC)를 포함할 수 있다. 발광 소자(LED)는 도 2의 발광 소자층(EL)에 포함되는 구성일 수 있고, 화소 회로(CC)는 도 2의 회로층(ML)에 포함되는 구성일 수 있다. A pixel (PX) may include a light-emitting element (LED) and a pixel circuit (CC). The light-emitting element (LED) may be configured to be included in the light-emitting element layer (EL) of FIG. 2, and the pixel circuit (CC) may be configured to be included in the circuit layer (ML) of FIG. 2.

화소 회로(CC)는 복수의 트랜지스터들(T1-T7) 및 커패시터(CP)를 포함할 수 있다. 화소 회로(CC)는 데이터 신호에 대응하여 발광 소자(LED)에 흐르는 전류량을 제어할 수 있다. The pixel circuit (CC) may include a plurality of transistors (T1-T7) and a capacitor (CP). The pixel circuit (CC) may control the amount of current flowing to the light-emitting element (LED) in response to a data signal.

발광 소자(LED)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다.The light-emitting element (LED) can emit light at a predetermined brightness in response to the amount of current provided from the pixel circuit (CC). To this end, the level of the first power supply (ELVDD) can be set higher than the level of the second power supply (ELVSS).

복수의 트랜지스터들(T1-T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.Each of the plurality of transistors (T1-T7) may include an input electrode (or source electrode), an output electrode (or drain electrode), and a control electrode (or gate electrode). For convenience in this specification, one of the input electrode and the output electrode may be referred to as a first electrode, and the other may be referred to as a second electrode.

제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원 배선(PL1)에 연결될 수 있다. 제1 전원 배선(PL1)은 제1 전원(ELVDD)이 제공되는 배선일 수 있다. 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(LED)의 애노드 전극에 접속된다. 제1 트랜지스터(T1)는 본 명세서 내에서 구동 트랜지스터로 명칭 될 수 있다.A first electrode of a first transistor (T1) may be connected to a first power wiring (PL1) via a fifth transistor (T5). The first power wiring (PL1) may be a wiring to which a first power supply (ELVDD) is provided. A second electrode of the first transistor (T1) is connected to an anode electrode of a light-emitting element (LED) via a sixth transistor (T6). The first transistor (T1) may be referred to as a driving transistor within the present specification.

제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 대응하여 발광 소자(LED)에 흐르는 전류량을 제어할 수 있다.The first transistor (T1) can control the amount of current flowing to the light-emitting element (LED) in response to the voltage applied to the control electrode of the first transistor (T1).

제2 트랜지스터(T2)는 데이터 배선(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 제어 전극은 i번째 스캔 배선(SLi)에 접속된다. i번째 스캔 배선(SLi)으로 i번째 스캔 신호가 제공될 때 제2 트랜지스터(T2)는 턴-온되어 데이터 배선(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.The second transistor (T2) is connected between the data line (DL) and the first electrode of the first transistor (T1). Further, the control electrode of the second transistor (T2) is connected to the ith scan line (SLi). When the ith scan signal is provided to the ith scan line (SLi), the second transistor (T2) is turned on to electrically connect the data line (DL) and the first electrode of the first transistor (T1).

제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극 사이에 접속된다. 제3 트랜지스터(T3)의 제어 전극은 i번째 스캔 배선(SLi)에 접속된다. i번째 스캔 배선(SLi)으로 i번째 스캔 신호가 제공될 때 제3 트랜지스터(T3)는 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.The third transistor (T3) is connected between the second electrode of the first transistor (T1) and the control electrode of the first transistor (T1). The control electrode of the third transistor (T3) is connected to the ith scan line (SLi). When the ith scan signal is provided to the ith scan line (SLi), the third transistor (T3) is turned on to electrically connect the second electrode of the first transistor (T1) and the control electrode of the first transistor (T1). Therefore, when the third transistor (T3) is turned on, the first transistor (T1) is connected in a diode form.

제4 트랜지스터(T4)는 노드(ND)와 초기화 전원 배선(VIL) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 제어 전극은 i-1번째 스캔 배선(SLi-1)에 접속된다. 노드(ND)는 제4 트랜지스터(T4)와 제1 트랜지스터(T1)의 제어 전극이 접속되는 노드일 수 있다. i-1번째 스캔 배선(SLi-1)으로 i-1번째 스캔신호가 제공될 때 제4 트랜지스터(T4)는 턴-온되어 노드(ND)로 초기화 전압(Vint)을 제공한다.The fourth transistor (T4) is connected between the node (ND) and the initialization power wiring (VIL). Further, the control electrode of the fourth transistor (T4) is connected to the i-1th scan wiring (SLi-1). The node (ND) may be a node to which the control electrodes of the fourth transistor (T4) and the first transistor (T1) are connected. When the i-1th scan signal is provided to the i-1th scan wiring (SLi-1), the fourth transistor (T4) is turned on to provide the initialization voltage (Vint) to the node (ND).

제5 트랜지스터(T5)는 제1 전원 배선(PL1)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(LED)의 애노드전극 사이에 접속된다. 제5 트랜지스터(T5)의 제어 전극과 제6 트랜지스터(T6)의 제어 전극은 i번째 발광 제어 배선(ECLi)에 접속된다. The fifth transistor (T5) is connected between the first power line (PL1) and the first electrode of the first transistor (T1). The sixth transistor (T6) is connected between the second electrode of the first transistor (T1) and the anode electrode of the light-emitting element (LED). The control electrode of the fifth transistor (T5) and the control electrode of the sixth transistor (T6) are connected to the ith light-emitting control line (ECLi).

제7 트랜지스터(T7)는 초기화 전원 배선(VIL)과 발광 소자(LED)의 애노드전극 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 제어 전극은 i번째 스캔 배선(SLi)에 접속된다. i번째 스캔 배선(SLi)으로 i번째 스캔신호가 제공될 때 제7 트랜지스터(T7)는 턴-온되어 초기화 전압(Vint)을 발광 소자(LED)의 애노드전극으로 제공한다.The seventh transistor (T7) is connected between the initialization power wiring (VIL) and the anode electrode of the light-emitting element (LED). In addition, the control electrode of the seventh transistor (T7) is connected to the ith scan wiring (SLi). When the ith scan signal is provided to the ith scan wiring (SLi), the seventh transistor (T7) is turned on to provide the initialization voltage (Vint) to the anode electrode of the light-emitting element (LED).

제7 트랜지스터(T7)는 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(T7)가 턴-온되면 발광 소자(LED)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현 시 제1 트랜지스터(T1)로부터의 누설전류에 의하여 발광 소자(LED)가 발광하지 않게 되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.The seventh transistor (T7) can improve the black expression capability of the pixel (PX). Specifically, when the seventh transistor (T7) is turned on, the parasitic capacitor (not shown) of the light-emitting element (LED) is discharged. Then, when implementing black brightness, the light-emitting element (LED) does not emit light due to the leakage current from the first transistor (T1), and thus the black expression capability can be improved.

추가적으로, 도 3에서는 제7 트랜지스터(T7)의 제어 전극이 i번째 스캔 배선(SLi)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 제어 전극은 i-1번째 스캔 배선(SLi-1) 또는 i+1번째 스캔 배선(미도시)에 접속될 수 있다.Additionally, although the control electrode of the seventh transistor (T7) is illustrated in FIG. 3 as being connected to the i-th scan wiring (SLi), the present invention is not limited thereto. In another embodiment of the present invention, the control electrode of the seventh transistor (T7) may be connected to the i-1-th scan wiring (SLi-1) or the i+1-th scan wiring (not illustrated).

도 3에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.In Fig. 3, the drawing is based on PMOS, but is not limited thereto. In another embodiment of the present invention, the pixel circuit (CC) may be composed of NMOS. In yet another embodiment of the present invention, the pixel circuit (CC) may be composed of a combination of NMOS and PMOS.

커패시터(CP)는 제1 전원 배선(PL1)과 노드(ND) 사이에 배치된다. 커패시터(CP)는 데이터 신호에 대응되는 전압을 저장한다. 커패시터(CP)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다. A capacitor (CP) is placed between the first power line (PL1) and the node (ND). The capacitor (CP) stores a voltage corresponding to a data signal. Depending on the voltage stored in the capacitor (CP), the amount of current flowing through the first transistor (T1) when the fifth transistor (T5) and the sixth transistor (T6) are turned on can be determined.

발광 소자(LED)는 제6 트랜지스터(T6)와 제2 전원 배선(PL2)에 전기적으로 연결될 수 있다. 발광 소자(LED)는 제2 전원(ELVSS)을 제2 전원 배선(PL2)을 통해 수신할 수 있다. The light emitting element (LED) can be electrically connected to the sixth transistor (T6) and the second power wire (PL2). The light emitting element (LED) can receive the second power supply (ELVSS) through the second power wire (PL2).

발광 소자(LED)는 제6 트랜지스터(T6)를 통해 전달된 신호와 제2 전원 배선(PL2)을 통해 수신된 제2 전원(ELVSS) 사이의 차이에 대응하는 전압으로 발광할 수 있다. The light emitting element (LED) can emit light with a voltage corresponding to the difference between a signal transmitted through the sixth transistor (T6) and a second power supply (ELVSS) received through the second power supply wire (PL2).

발광 소자(LED)는 마이크로 발광 소자일 수 있다. 도 3에서는 제6 트랜지스터(T6)와 제2 전원 배선(PL2) 사이에 하나의 발광 소자(LED)가 연결된 것을 예로 들어 도시하였으나, 발광 소자(LED)는 복수로 제공될 수 있다. 복수로 제공된 발광 소자들(ED)은 서로 병렬로 연결될 수 있다. The light emitting element (LED) may be a micro light emitting element. In Fig. 3, one light emitting element (LED) is connected between the sixth transistor (T6) and the second power wire (PL2) as an example, but the light emitting element (LED) may be provided in multiple numbers. The light emitting elements (ED) provided in multiple numbers may be connected in parallel with each other.

본 발명에서 화소(PX)의 구조는 도 3에 도시된 구조로 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PX)는 발광 소자(LED)를 발광시키기 위한 다양한 형태로 구현될 수 있다.In the present invention, the structure of the pixel (PX) is not limited to the structure illustrated in Fig. 3. In other embodiments of the present invention, the pixel (PX) may be implemented in various forms for emitting light from a light-emitting element (LED).

도 4a는 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 단면도이다. 도 4b는 본 발명의 일 실시예에 따른 발광 소자의 단면도이다.FIG. 4A is a cross-sectional view illustrating a portion of an electronic device according to one embodiment of the present invention. FIG. 4B is a cross-sectional view of a light-emitting element according to one embodiment of the present invention.

도 4a를 참조하면, 베이스층(BL) 위에 제1 절연층(10)이 배치될 수 있다. 제1 절연층(10)은 단일의 층으로 도시되었으나, 복수의 층들을 포함할 수 있다. 예를 들어, 제1 절연층(10)은 배리어층 및 버퍼층을 포함할 수 있다. Referring to FIG. 4a, a first insulating layer (10) may be placed on a base layer (BL). The first insulating layer (10) is illustrated as a single layer, but may include a plurality of layers. For example, the first insulating layer (10) may include a barrier layer and a buffer layer.

배리어층은 무기물을 포함할 수 있다. 배리어층은 베이스층(BL)을 통해 유입되는 산소나 수분이 화소(PX, 도 3 참조)로 침투되는 것을 방지할 수 있다. 버퍼층은 무기물을 포함할 수 있다. 버퍼층은 화소(PX)가 베이스층(BL) 상에 안정적으로 형성되도록 베이스층(BL)보다 낮은 표면 에너지를 화소(PX)에 제공할 수 있다. 제1 절연층(10)은 하나의 배리어층 및 하나의 버퍼층을 포함할 수 있다. 다만, 이는 예시적인 것이고, 본 발명의 일 실시예에 따른 제1 절연층(10)은 복수로 제공되어 서로 교번하여 적층된 배리어층들 및 버퍼층들을 포함할 수도 있다. 또는, 배리어층 및 버퍼층 중 적어도 어느 하나는 복수로 제공될 수도 있고 생략될 수도 있다.The barrier layer may include an inorganic material. The barrier layer may prevent oxygen or moisture introduced through the base layer (BL) from penetrating into the pixel (PX, see FIG. 3). The buffer layer may include an inorganic material. The buffer layer may provide the pixel (PX) with lower surface energy than the base layer (BL) so that the pixel (PX) is stably formed on the base layer (BL). The first insulating layer (10) may include one barrier layer and one buffer layer. However, this is exemplary, and the first insulating layer (10) according to an embodiment of the present invention may include a plurality of barrier layers and buffer layers that are provided and alternately laminated. Alternatively, at least one of the barrier layer and the buffer layer may be provided in a plurality or may be omitted.

화소(PX)는 화소 회로(CC, 도 3 참조) 및 발광 소자(LED)를 포함할 수 있다. 화소 회로(CC)는 트랜지스터들(T1-T7, 도 3 참조) 및 커패시터(CP, 도 3 참조)를 포함할 수 있다. 도 4a에서는 화소 회로(CC)의 구성들 중 하나의 트랜지스터(TR)에 대해서만 도시되었다. 트랜지스터(TR)는 도 3 에서 설명된 제1 트랜지스터(T1, 도 3 참조)일 수 있다.A pixel (PX) may include a pixel circuit (CC, see FIG. 3) and a light-emitting element (LED). The pixel circuit (CC) may include transistors (T1-T7, see FIG. 3) and a capacitor (CP, see FIG. 3). In FIG. 4A, only one transistor (TR) among the components of the pixel circuit (CC) is illustrated. The transistor (TR) may be the first transistor (T1, see FIG. 3) described in FIG. 3.

제1 절연층(10) 위에는 트랜지스터(TR)가 배치될 수 있다. 트랜지스터(TR)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. A transistor (TR) may be placed on the first insulating layer (10). The transistor (TR) includes a semiconductor pattern (SP), a control electrode (CE), an input electrode (IE), and an output electrode (OE).

반도체 패턴(SP)은 제1 절연층(10) 위에 배치된다. 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 예를 들어, 반도체 패턴(SP)은 폴리 실리콘 또는 아몰포스 실리콘을 포함할 수 있다. 그밖에 반도체 패턴(SP)은 금속 산화물 반도체를 포함할 수 있다. 반도체 패턴(SP)은 전자 또는 정공이 이동할 수 있는 통로역할을 하는 채널영역, 채널영역을 사이에 두고 배치된 제1 이온도핑영역 및 제2 이온도핑영역을 포함할 수 있다.A semiconductor pattern (SP) is arranged on a first insulating layer (10). The semiconductor pattern (SP) may include a semiconductor material. For example, the semiconductor pattern (SP) may include polysilicon or amorphous silicon. In addition, the semiconductor pattern (SP) may include a metal oxide semiconductor. The semiconductor pattern (SP) may include a channel region that acts as a passage through which electrons or holes may move, a first ion doping region and a second ion doping region arranged with the channel region interposed therebetween.

제2 절연층(20)은 반도체 패턴(SP) 위에 배치되며, 반도체 패턴(SP)을 커버할 수 있다. 제2 절연층(20)은 무기 물질을 포함할 수 있다. 상기 무기 물질은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다.The second insulating layer (20) is arranged on the semiconductor pattern (SP) and can cover the semiconductor pattern (SP). The second insulating layer (20) can include an inorganic material. The inorganic material can include at least one of silicon nitride, silicon oxynitride, silicon oxide, titanium oxide, and aluminum oxide.

제어 전극(CE)은 제2 절연층(20) 위에 배치될 수 있다. 제3 절연층(30)은 제어 전극(CE) 위에 배치되며, 제어 전극(CE)을 커버할 수 있다. 제3 절연층(30)은 무기 물질을 포함할 수 있다. The control electrode (CE) may be disposed on the second insulating layer (20). The third insulating layer (30) may be disposed on the control electrode (CE) and may cover the control electrode (CE). The third insulating layer (30) may include an inorganic material.

입력 전극(IE) 및 출력 전극(OE)은 제3 절연층(30) 위에 배치될 수 있다. 입력 전극(IE) 및 출력 전극(OE)은 제2 절연층(20) 및 제3 절연층(30)을 관통하는 관통홀들을 통해 반도체 패턴(SP)과 연결될 수 있다. The input electrode (IE) and the output electrode (OE) may be placed on the third insulating layer (30). The input electrode (IE) and the output electrode (OE) may be connected to the semiconductor pattern (SP) through through holes penetrating the second insulating layer (20) and the third insulating layer (30).

제4 절연층(40)은 제3 절연층(30) 위에 배치되며, 입력 전극(IE) 및 출력 전극(OE)을 커버할 수 있다. 제4 절연층(40)은 무기 물질을 포함할 수 있다. 상기 무기 물질은 실리콘 옥사이드일 수 있다. The fourth insulating layer (40) is disposed on the third insulating layer (30) and can cover the input electrode (IE) and the output electrode (OE). The fourth insulating layer (40) can include an inorganic material. The inorganic material can be silicon oxide.

본 발명의 일 실시예에서, 회로층(ML)은 복수의 절연층들(10, 20, 30, 40) 및 트랜지스터(TR) 등을 포함할 수 있다. 베이스층(BL)과 회로층(ML)을 포함하여 회로 기판이라 지칭할 수 있다. In one embodiment of the present invention, the circuit layer (ML) may include a plurality of insulating layers (10, 20, 30, 40) and transistors (TR), etc. The circuit layer (ML) including the base layer (BL) may be referred to as a circuit board.

제1 절연층(IL1)은 제4 절연층(40) 위에 배치될 수 있다. 즉, 제1 절연층(IL1)은 회로층(ML) 위에 배치될 수 있다. The first insulating layer (IL1) may be placed on the fourth insulating layer (40). That is, the first insulating layer (IL1) may be placed on the circuit layer (ML).

제1 절연층(IL1)은 유기 물질을 포함할 수 있다. 상기 유기 물질은 고분자 유기물일 수 있다. 유기 물질은 폴리이미드계 수지, 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지, 폴리카보네이트계 수지, 페놀계 수지, 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있으며, 이에 제한되는 것은 아니다. 상기 폴리카보네이트계 수지는 온도에 따라 점착력이 변화될 수 있다. 본 발명에 따른 제1 절연층(IL1)은 솔벤트 양에 따라 점착력이 변화되는 물질을 포함할 수 있다. The first insulating layer (IL1) may include an organic material. The organic material may be a polymer organic material. The organic material may include at least one of a polyimide-based resin, an acrylic-based resin, a methacrylic-based resin, a polyisoprene, a vinyl-based resin, an epoxy-based resin, a urethane-based resin, a cellulose-based resin, a siloxane-based resin, a polyamide-based resin, a polycarbonate-based resin, a phenol-based resin, and a perylene-based resin, but is not limited thereto. The polycarbonate-based resin may have adhesive strength that changes depending on temperature. The first insulating layer (IL1) according to the present invention may include a material whose adhesive strength changes depending on the amount of solvent.

제1 절연층(IL1) 위에는 발광 소자(LED)가 배치될 수 있다. 평면 상에서 제1 절연층(IL1)의 형상은 발광 소자(LED)의 형상에 대응될 수 있다. 예를 들어, 평면 상에서 제1 절연층(IL1)의 면적은 발광 소자(LED)의 면적에 대응될 수 있다. A light-emitting element (LED) may be arranged on the first insulating layer (IL1). The shape of the first insulating layer (IL1) on a plane may correspond to the shape of the light-emitting element (LED). For example, the area of the first insulating layer (IL1) on a plane may correspond to the area of the light-emitting element (LED).

제1 절연층(IL1)의 점착력을 이용하여 발광 소자(LED)를 회로층(ML) 상에 전이(transfer)할 수 있다. 제1 절연층(IL1)의 점착력은 솔벤트의 양에 따라 변화될 수 있다. 발광 소자(LED)를 회로층(ML) 상에 전이시키기 위해 제1 절연층(IL1)은 적어도 한차례 건조될 수 있다. 예를 들어, 제1 절연층(IL1)은 소프트 베이킹될 수 있다. 소프트 베이킹된 제1 절연층(IL1)의 점착력은 소프트 베이킹되기 전의 제1 절연층(IL1)의 점착력보다 높을 수 있다. 소프트 베이킹된 제1 절연층(IL1)에 의해 발광 소자(LED)는 회로층(ML) 상에 전이될 수 있다. 이에 대한 구체적인 설명은 후술된다. The light emitting element (LED) can be transferred onto the circuit layer (ML) by utilizing the adhesive strength of the first insulating layer (IL1). The adhesive strength of the first insulating layer (IL1) can vary depending on the amount of solvent. In order to transfer the light emitting element (LED) onto the circuit layer (ML), the first insulating layer (IL1) can be dried at least once. For example, the first insulating layer (IL1) can be soft baked. The adhesive strength of the soft-baked first insulating layer (IL1) can be higher than the adhesive strength of the first insulating layer (IL1) before being soft-baked. The light emitting element (LED) can be transferred onto the circuit layer (ML) by the soft-baked first insulating layer (IL1). A specific description thereof will be described later.

도 4b를 참조하면, 발광 소자(LED)는 마이크로 발광 소자로 수 나노 미터 내지 수백 마이크로 미터 사이의 너비(WT)를 갖는 발광 소자일 수 있다. 다만, 발광 소자(LED)의 너비(WT)는 일 예로 기재한 것일 뿐, 발광 소자(LED)의 너비(WT)가 상기 수치 범위에 한정되는 것은 아니다.Referring to FIG. 4b, the light emitting element (LED) may be a micro light emitting element having a width (WT) of several nanometers to several hundred micrometers. However, the width (WT) of the light emitting element (LED) is described only as an example, and the width (WT) of the light emitting element (LED) is not limited to the above numerical range.

발광 소자(LED)는 제1 전극(E1), 제2 전극(E2), 제1 반도체층(SC1), 제2 반도체층(SC2), 및 활성층(AL)을 포함할 수 있다. 활성층(AL)은 제1 반도체층(SC1)과 제2 반도체층(SC2) 사이에 배치될 수 있다. 제1 전극(E1)은 제1 반도체층(SC1)과 전기적으로 연결되고, 제2 전극(E2)은 제2 반도체층(SC2)과 전기적으로 연결될 수 있다. A light emitting element (LED) may include a first electrode (E1), a second electrode (E2), a first semiconductor layer (SC1), a second semiconductor layer (SC2), and an active layer (AL). The active layer (AL) may be disposed between the first semiconductor layer (SC1) and the second semiconductor layer (SC2). The first electrode (E1) may be electrically connected to the first semiconductor layer (SC1), and the second electrode (E2) may be electrically connected to the second semiconductor layer (SC2).

제1 반도체층(SC1)은 p형 반도체층일 수 있고, 제2 반도체층(SC2)은 n 형 반도체층일 수 있다. 예를 들어, 제1 반도체층(SC1)은 활성층(AL)에 정공을 제공하고, 제2 반도체층(SC2)은 활성층(AL)에 전자를 제공할 수 있다. The first semiconductor layer (SC1) can be a p-type semiconductor layer, and the second semiconductor layer (SC2) can be an n-type semiconductor layer. For example, the first semiconductor layer (SC1) can provide holes to the active layer (AL), and the second semiconductor layer (SC2) can provide electrons to the active layer (AL).

제1 반도체층(SC1)은 반도체층에 p형 도펀트가 도핑되어 제공될 수 있고, 제2 반도체층(SC2)은 반도체층에 n형 도펀트가 도핑되어 제공될 수 있다. 상기 반도체층은 반도체 물질을 포함할 수 있고, 반도체 물질은 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, 또는 AlInN일 수 있으며, 이에 제한되는 것은 아니다. 상기 n형 도펀트는 규소(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 텔루륨(Te) 또는 이들의 조합일 수 있으며, 이에 제한되는 것은 아니다. 상기 p형 도펀트는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 또는 바륨(Ba), 또는 이들의 조합일 수 있으며, 이에 제한되는 것은 아니다.The first semiconductor layer (SC1) may be provided by doping a p-type dopant in the semiconductor layer, and the second semiconductor layer (SC2) may be provided by doping a n-type dopant in the semiconductor layer. The semiconductor layer may include a semiconductor material, and the semiconductor material may be, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, or AlInN, but is not limited thereto. The n-type dopant may be, but is not limited to, silicon (Si), germanium (Ge), tin (Sn), selenium (Se), tellurium (Te), or a combination thereof. The p-type dopant may be, but is not limited to, magnesium (Mg), zinc (Zn), calcium (Ca), strontium (Sr), or barium (Ba), or a combination thereof.

활성층(AL)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자선 구조, 또는 양자점 구조 중 적어도 어느 하나로 형성될 수 있다. 활성층(AL)은 제2 반도체층(SC2)을 통해서 주입되는 전자와 제1 반도체층(SC1)을 통해서 주입되는 정공이 재결합되는 영역일 수 있다. 활성층(AL)은 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 광을 방출하는 층이다. 활성층의 위치는 다이오드의 종류에 따라 다양하게 변경될 수 있다. The active layer (AL) can be formed by at least one of a single quantum well structure, a multiple quantum well structure, a quantum wire structure, or a quantum dot structure. The active layer (AL) can be a region where electrons injected through the second semiconductor layer (SC2) and holes injected through the first semiconductor layer (SC1) recombine. The active layer (AL) is a layer that emits light having energy determined by an energy band inherent to the material. The position of the active layer can vary depending on the type of diode.

다시 도 4a를 참조하면, 제1 절연층(IL1)은 발광 소자(LED)의 일 면과 직접 접촉될 수 있다. 상기 일 면은 제1 전극(E1)과 제2 전극(E2)이 배치되지 않은 발광 소자(LED)의 바닥면 일 수 있다. 본 명세서에서 "A의 구성과 B의 구성이 직접 접촉된다"는 것은 A의 구성과 B의 구성 사이에 별도의 접착층/접착부재가 배치되지 않는 것을 의미할 수 있다. Referring again to FIG. 4a, the first insulating layer (IL1) may be in direct contact with one side of the light emitting element (LED). The one side may be a bottom surface of the light emitting element (LED) where the first electrode (E1) and the second electrode (E2) are not arranged. In the present specification, "the configuration of A and the configuration of B are in direct contact" may mean that no separate adhesive layer/adhesive material is arranged between the configuration of A and the configuration of B.

제2 절연층(IL2)은 제4 절연층(40) 위에 배치될 수 있다. 제2 절연층(IL2)은 회로층(ML) 위에 배치될 수 있다. 제2 절연층(IL2)은 발광 소자(LED)의 주변 영역에 배치될 수 있다. 예를 들어, 평면 상에서 제2 절연층(IL2)은 발광 소자(LED)와 비중첩할 수 있다. The second insulating layer (IL2) may be disposed on the fourth insulating layer (40). The second insulating layer (IL2) may be disposed on the circuit layer (ML). The second insulating layer (IL2) may be disposed in a peripheral area of the light emitting element (LED). For example, the second insulating layer (IL2) may not overlap with the light emitting element (LED) on a plane.

제1 절연층(IL1)과 제2 절연층(IL2)은 별도의 공정을 통해 형성될 수 있다. 예를 들어, 제1 절연층(IL1)을 형성한 후에 제2 절연층(IL2)이 형성될 수 있다. 제2 절연층(IL2)은 제1 절연층(IL1)과 동일한 물질을 포함할 수 있다. 예를 들어, 제1 절연층(IL1)과 제2 절연층(IL2)은 폴리이미드계 수지를 포함할 수 있다. The first insulating layer (IL1) and the second insulating layer (IL2) can be formed through separate processes. For example, the second insulating layer (IL2) can be formed after the first insulating layer (IL1) is formed. The second insulating layer (IL2) can include the same material as the first insulating layer (IL1). For example, the first insulating layer (IL1) and the second insulating layer (IL2) can include a polyimide-based resin.

본 발명과 달리 접착제 또는 점착제를 사용하는 경우, 후속 공정 중에 접착제 또는 점착제에서 발생하는 기포에 의해 봉지 성능이 저하될 수 있다. 이는 전자 장치의 성능을 저하시킬 수 있다. 하지만, 본 발명의 실시예에 따르면 전자 장치(ED)의 절연층, 예를 들어 제2 절연층(IL2)과 동일한 물질을 포함하는 제1 절연층(IL1)을 이용하여 발광 소자(LED)를 회로층(ML) 상에 전이할 수 있다. 즉, 본 발명의 실시예에 따르면 전자 장치(ED)에 기 사용되던 물질의 점착력의 변화를 이용하여 발광 소자(LED)를 회로층(ML) 상에 전이할 수 있다. 즉, 발광 소자(LED)를 회로층(ML) 상에 전이하기 위해 추가의 접착제 또는 점착제를 사용하지 않을 수 있다. Unlike the present invention, when an adhesive or adhesive is used, the sealing performance may be deteriorated by air bubbles generated in the adhesive or adhesive during a subsequent process. This may deteriorate the performance of the electronic device. However, according to an embodiment of the present invention, the light emitting element (LED) can be transferred onto the circuit layer (ML) by using the first insulating layer (IL1) including the same material as the insulating layer of the electronic device (ED), for example, the second insulating layer (IL2). That is, according to an embodiment of the present invention, the light emitting element (LED) can be transferred onto the circuit layer (ML) by utilizing a change in the adhesiveness of a material previously used in the electronic device (ED). That is, an additional adhesive or adhesive may not be used to transfer the light emitting element (LED) onto the circuit layer (ML).

제1 절연층(IL1)의 제1 두께(TK1)는 제2 절연층(IL2)의 두께(TK2)보다 작을 수 있다. 예를 들어, 제1 두께(TK1)는 1 마이크로미터 내지 4 마이크로미터일 수 있고, 제2 두께(TK2)는 3 마이크로미터 내지 7 마이크로미터일 수 있다. The first thickness (TK1) of the first insulating layer (IL1) may be smaller than the thickness (TK2) of the second insulating layer (IL2). For example, the first thickness (TK1) may be 1 micrometer to 4 micrometers, and the second thickness (TK2) may be 3 micrometers to 7 micrometers.

제1 두께(TK1) 및 제2 두께(TK2) 각각은 발광 소자(LED)의 두께(TKM)보다 작을 수 있다. 예를 들어, 발광 소자(LED)의 두께는 7 마이크로미터 내지 8 마이크로미터인 경우, 제1 두께(TK1) 및 제2 두께(TK2) 각각은 7 마이크로미터 이하일 수 있다. 예를 들어, 5 마이크로미터일 수 있다. 다만, 이는 일 예를 든 것일 뿐 제1 두께(TK1), 제2 두께(TK2), 및 두께(TKM)가 상기 예에 제한되는 것은 아니다. Each of the first thickness (TK1) and the second thickness (TK2) may be smaller than the thickness (TKM) of the light-emitting element (LED). For example, when the thickness of the light-emitting element (LED) is 7 micrometers to 8 micrometers, each of the first thickness (TK1) and the second thickness (TK2) may be 7 micrometers or less. For example, it may be 5 micrometers. However, this is merely an example, and the first thickness (TK1), the second thickness (TK2), and the thickness (TKM) are not limited to the above example.

제2 절연층(IL2) 위에는 제1 중간 전극(MCN1)이 배치될 수 있다. 제1 중간 전극(MCN1)은 제2 절연층(IL2) 및 제4 절연층(40)을 관통하여, 출력 전극(OE)과 전기적으로 연결될 수 있다. A first intermediate electrode (MCN1) may be placed on the second insulating layer (IL2). The first intermediate electrode (MCN1) may penetrate the second insulating layer (IL2) and the fourth insulating layer (40) and be electrically connected to the output electrode (OE).

제2 절연층(IL2) 위에는 제3 절연층(IL3)이 배치될 수 있다. 제3 절연층(IL3)은 제1 중간 전극(MCN1) 및 발광 소자(LED)를 커버할 수 있다. 제3 절연층(IL3)은 제1 절연층(IL1)과 동일한 물질을 포함할 수 있다. 예를 들어, 제3 절연층(IL3)은 폴리이미드계 수지 등을 포함할 수 있다.A third insulating layer (IL3) may be disposed on the second insulating layer (IL2). The third insulating layer (IL3) may cover the first intermediate electrode (MCN1) and the light-emitting element (LED). The third insulating layer (IL3) may include the same material as the first insulating layer (IL1). For example, the third insulating layer (IL3) may include a polyimide-based resin or the like.

제3 절연층(IL3) 위에는 제2 중간 전극(MCN2)이 배치될 수 있다. 제2 중간 전극(MCN2)은 제3 절연층(IL3)을 관통하여, 제1 중간 전극(MCN1)에 전기적으로 연결될 수 있다. A second intermediate electrode (MCN2) may be disposed on the third insulating layer (IL3). The second intermediate electrode (MCN2) may penetrate the third insulating layer (IL3) and be electrically connected to the first intermediate electrode (MCN1).

제3 절연층(IL3) 위에는 제4 절연층(IL4)이 배치될 수 있다. 제4 절연층(IL4)은 제2 중간 전극(MCN2)을 커버할 수 있다. A fourth insulating layer (IL4) may be arranged on the third insulating layer (IL3). The fourth insulating layer (IL4) may cover the second intermediate electrode (MCN2).

제4 절연층(IL4) 위에는 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)이 배치될 수 있다. A first connection electrode (CNE1) and a second connection electrode (CNE2) can be placed on the fourth insulating layer (IL4).

제1 연결 전극(CNE1)은 제4 절연층(IL4)을 관통하여 제2 중간 전극(MCN2)에 연결되며, 제3 절연층(IL3) 및 제4 절연층(IL4)을 관통하여 제1 전극(E1)에 연결될 수 있다. 즉, 발광 소자(LED)의 제1 전극(E1)은 제1 연결 전극(CNE1), 제1 중간 전극(MCN1), 및 제2 중간 전극(MCN2)을 통해 트랜지스터(TR)의 출력 전극(OE)에 전기적으로 연결될 수 있다. The first connecting electrode (CNE1) can be connected to the second intermediate electrode (MCN2) through the fourth insulating layer (IL4) and to the first electrode (E1) through the third insulating layer (IL3) and the fourth insulating layer (IL4). That is, the first electrode (E1) of the light-emitting element (LED) can be electrically connected to the output electrode (OE) of the transistor (TR) through the first connecting electrode (CNE1), the first intermediate electrode (MCN1), and the second intermediate electrode (MCN2).

제2 연결 전극(CNE2)은 제3 절연층(IL3) 및 제4 절연층(IL4)을 관통하여 발광 소자(LED)의 제2 전극(E2)에 연결될 수 있다. 또한, 도시되지 않았으나, 제2 연결 전극(CNE2)은 제2 전원 배선(PL2, 도 3 참조)에 연결될 수 있다. 따라서, 제2 전극(E2)에는 제2 전원(ELVSS, 도 3 참조)이 제공될 수 있다. The second connecting electrode (CNE2) may be connected to the second electrode (E2) of the light emitting element (LED) through the third insulating layer (IL3) and the fourth insulating layer (IL4). In addition, although not shown, the second connecting electrode (CNE2) may be connected to the second power supply line (PL2, see FIG. 3). Accordingly, the second power supply (ELVSS, see FIG. 3) may be provided to the second electrode (E2).

제4 절연층(IL4) 위에는 제5 절연층(IL5)이 배치될 수 있다. 제5 절연층(IL5)은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 커버할 수 있다. A fifth insulating layer (IL5) may be arranged on the fourth insulating layer (IL4). The fifth insulating layer (IL5) may cover the first connection electrode (CNE1) and the second connection electrode (CNE2).

한편, 도 4a에서는 제1 절연층(IL1) 및 제2 절연층(IL2) 위에 제3 절연층(IL3), 제4 절연층(IL4), 제1 중간 전극(MCN1), 및 제2 중간 전극(MCN2)이 배치된 것을 예를 들어 설명하였으나, 이에 한정되는 것은 아니다. 제1 절연층(IL1) 및 제2 절연층(IL2) 위에 배치되는 절연층들의 개수 및 중간 전극들의 개수는 발광 소자(LED)의 두께에 따라 더 적어나 더 많을 수 있다.Meanwhile, in Fig. 4a, the third insulating layer (IL3), the fourth insulating layer (IL4), the first intermediate electrode (MCN1), and the second intermediate electrode (MCN2) are arranged on the first insulating layer (IL1) and the second insulating layer (IL2), but the present invention is not limited thereto. The number of insulating layers and the number of intermediate electrodes arranged on the first insulating layer (IL1) and the second insulating layer (IL2) may be smaller or larger depending on the thickness of the light-emitting element (LED).

도 5는 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 단면도이다. 도 5를 설명함에 있어서 도 4a와 차이가 있는 부분에 대해서 중점적으로 설명된다. Fig. 5 is a cross-sectional view illustrating a portion of an electronic device according to one embodiment of the present invention. In describing Fig. 5, emphasis will be given to parts that are different from Fig. 4a.

도 5를 참조하면, 제4 절연층(40) 위에 제1 절연층(IL1a)이 배치될 수 있다. 제1 절연층(IL1a)은 발광 소자(LED) 아래의 제1 절연 영역(ILa) 및 발광 소자(LED)의 주변 영역에 배치된 제2 절연 영역(ILb)을 포함할 수 있다. 제1 절연 영역(ILa)과 제2 절연 영역(ILb)은 동일한 공정을 통해 동시에 형성된 층일 수 있다. Referring to FIG. 5, a first insulating layer (IL1a) may be disposed on a fourth insulating layer (40). The first insulating layer (IL1a) may include a first insulating region (ILa) under a light-emitting element (LED) and a second insulating region (ILb) disposed in a peripheral region of the light-emitting element (LED). The first insulating region (ILa) and the second insulating region (ILb) may be layers formed simultaneously through the same process.

발광 소자(LED)를 회로층(ML) 상에 전이시키기 위해 제1 절연층(IL1a)은 적어도 한차례 건조될 수 있다. 예를 들어, 제1 절연층(IL1a)은 소프트 베이킹될 수 있다. 소프트 베이킹된 제1 절연층(IL1a)에 의해 발광 소자(LED)는 회로층(ML) 상에 전이될 수 있다. 발광 소자(LED)가 전이되는 과정에서 제1 절연층(IL1a)의 제1 절연 영역(ILa)에는 압력이 가해질 수 있다. 따라서, 제1 절연 영역(ILa)의 두께(TK1a)는 제2 절연 영역(ILb)의 두께(TK2a)보다 작을 수 있다. 따라서, 발광 소자(LED)의 두께 방향, 예를 들어, 제3 방향(DR3)의 적어도 일부분은 제1 절연층(IL1a)에 의해 둘러싸일 수 있다.In order to transfer the light emitting element (LED) onto the circuit layer (ML), the first insulating layer (IL1a) may be dried at least once. For example, the first insulating layer (IL1a) may be soft baked. The light emitting element (LED) may be transferred onto the circuit layer (ML) by the soft-baked first insulating layer (IL1a). During the process of transferring the light emitting element (LED), pressure may be applied to the first insulating region (ILa) of the first insulating layer (IL1a). Accordingly, the thickness (TK1a) of the first insulating region (ILa) may be smaller than the thickness (TK2a) of the second insulating region (ILb). Accordingly, at least a portion of the light emitting element (LED) in the thickness direction, for example, in the third direction (DR3), may be surrounded by the first insulating layer (IL1a).

도 6은 본 발명의 일 실시예에 따른 전자 장치의 일부분을 도시한 단면도이다. 도 6을 설명함에 있어서 도 5와 차이가 있는 부분에 대해서 중점적으로 설명된다.Fig. 6 is a cross-sectional view illustrating a portion of an electronic device according to one embodiment of the present invention. In describing Fig. 6, emphasis will be given to parts that are different from Fig. 5.

도 6을 참조하면, 발광 소자(LED)에 직접 접하는 제1 절연층(IL1a)은 내열성이 높은 물질을 포함할 수 있다. 예를 들어, 제1 절연층(IL1a)은 폴리이미드계 수지를 포함할 수 있다. 또한, 회로층(ML)과 제1 절연층(IL1a) 사이에 방열층(HTS)이 더 배치될 수 있다. 방열층(HTS)은 발광 소자(LED) 아래에 배치될 수 있다. 방열층(HTS)은 발광 소자(LED)에서 발생된 열을 확산시켜 발광 소자(LED)의 특정 국부적인 부위에 온도 상승이 일어나는 것을 방지할 수 있다. Referring to FIG. 6, the first insulating layer (IL1a) that directly contacts the light-emitting element (LED) may include a material having high heat resistance. For example, the first insulating layer (IL1a) may include a polyimide-based resin. In addition, a heat dissipation layer (HTS) may be further disposed between the circuit layer (ML) and the first insulating layer (IL1a). The heat dissipation layer (HTS) may be disposed under the light-emitting element (LED). The heat dissipation layer (HTS) may diffuse heat generated from the light-emitting element (LED) to prevent a temperature rise in a specific localized area of the light-emitting element (LED).

방열층(HTS)은 열 전도성이 우수한 물질을 포함할 수 있다. 예를 들어, 방열층(HTS)은 금속 입자를 필러로 한 고분자 복합재료일 수 있다. 상기 금속 입자들은 알루미늄, 은, 구리, 및 니켈 중 적어도 어느 하나를 포함할 수 있다. 방열층(HTS)은 세라믹 파우더를 포함하는 고분자 복합재료일 수 있다. 상기 세라믹 파우더는 알루미늄 나이트라이드, 알루미늄 옥사이드, 보론 나이트라이드, 실리콘 카바이드, 및 베릴륨 옥사이드 중 적어도 어느 하나일 수 있다. 방열층(HTS)은 탄소 복합재료를 포함할 수 있다. 상기 탄소 복합 재료는 그라파이트, 탄소나노튜브, 탄소섬유, 및 그래핀 중 적어도 어느 하나일 수 있다. 방열층(HTS)는 열 전도성 및 광 반사율이 우수한 금속 박막층일 수 있다. 상기 금속 박막층은 알루미늄, 금, 은, 구리, 니켈, 및 몰리브데늄 중 적어도 어느 하나를 포함할 수 있다. The heat dissipation layer (HTS) may include a material having excellent thermal conductivity. For example, the heat dissipation layer (HTS) may be a polymer composite material using metal particles as fillers. The metal particles may include at least one of aluminum, silver, copper, and nickel. The heat dissipation layer (HTS) may be a polymer composite material including ceramic powder. The ceramic powder may be at least one of aluminum nitride, aluminum oxide, boron nitride, silicon carbide, and beryllium oxide. The heat dissipation layer (HTS) may include a carbon composite material. The carbon composite material may be at least one of graphite, carbon nanotubes, carbon fibers, and graphene. The heat dissipation layer (HTS) may be a metal thin film layer having excellent thermal conductivity and light reflectivity. The metal thin film layer may include at least one of aluminum, gold, silver, copper, nickel, and molybdenum.

도 7a 내지 도 7f는 본 발명의 일 실시예에 따른 전자 장치 제조 방법을 도시한 단면도들이다. FIGS. 7A to 7F are cross-sectional views illustrating a method for manufacturing an electronic device according to one embodiment of the present invention.

도 7a를 참조하면, 베이스층(BL)을 형성한다. 도시되지 않았으나, 베이스층(BL)은 캐리어 기판(미도시) 상에 형성할 수 있다. 캐리어 기판은 예를 들어 글라스 기판일 수 있다. 베이스층(BL) 위에 회로층(ML)을 형성한다.Referring to Fig. 7a, a base layer (BL) is formed. Although not shown, the base layer (BL) may be formed on a carrier substrate (not shown). The carrier substrate may be, for example, a glass substrate. A circuit layer (ML) is formed on the base layer (BL).

도 7b를 참조하면, 회로층(ML) 위에 절연층(PIL)을 형성한다. 절연층(PIL)은 회로층(ML) 위에 코팅될 수 있다. 예를 들어, 절연층(PIL)을 형성함에 있어서 스핀 코팅 공정이 이용될 수 있다. Referring to Fig. 7b, an insulating layer (PIL) is formed on a circuit layer (ML). The insulating layer (PIL) can be coated on the circuit layer (ML). For example, a spin coating process can be used to form the insulating layer (PIL).

도 7b 및 도 7c를 참조하면, 절연층(PIL) 위에 발광 소자(LED) 및 이송층(TRL)을 순차적으로 배치한다. 즉, 단면 상에서 회로층(ML) 위에 절연층(PIL), 절연층(PIL) 위에 발광 소자(LED), 발광 소자(LED) 위에 이송층(TRL)이 순차적으로 배치될 수 있다. Referring to FIGS. 7b and 7c, a light-emitting element (LED) and a transport layer (TRL) are sequentially arranged on an insulating layer (PIL). That is, in a cross-section, an insulating layer (PIL) may be sequentially arranged on a circuit layer (ML), a light-emitting element (LED) may be sequentially arranged on the insulating layer (PIL), and a transport layer (TRL) may be sequentially arranged on the light-emitting element (LED).

절연층(PIL)을 건조하여 건조 절연층(PIL-1)을 형성한다. 건조 절연층(PIL-1)의 솔벤트 양은 절연층(PIL)의 솔벤트 양보다 적을 수 있다. 건조 절연층(PIL-1)은 소프트 베이크된 절연층(PIL)을 의미할 수 있다. 예를 들어, 절연층(PIL)에 소정의 시간 동안 소정의 온도 범위의 열을 가하여 건조 절연층(PIL-1)을 형성할 수 있다. 상기 소정의 시간은 예를 들어 10초 내지 3분일 수 있고, 상기 소정의 온도 범위는 50도 내지 200도 일 수 있다. 상기 소정의 시간과 상기 소정의 온도 범위는 건조 절연층(PIL-1)의 점착력이 절연층(PIL)의 점착력보다 높아지는 구간이라면 다양하게 선택될 수 있으며, 특정 범위에 제한되는 것은 아니다. The insulation layer (PIL) is dried to form a dry insulation layer (PIL-1). The amount of solvent in the dry insulation layer (PIL-1) may be less than the amount of solvent in the insulation layer (PIL). The dry insulation layer (PIL-1) may mean a soft-baked insulation layer (PIL). For example, the dry insulation layer (PIL-1) may be formed by applying heat in a predetermined temperature range for a predetermined time to the insulation layer (PIL). The predetermined time may be, for example, 10 seconds to 3 minutes, and the predetermined temperature range may be 50 degrees to 200 degrees. The predetermined time and the predetermined temperature range may be variously selected as long as the adhesive strength of the dry insulation layer (PIL-1) is higher than the adhesive strength of the insulation layer (PIL), and are not limited to a specific range.

건조 절연층(PIL-1) 위에 발광 소자(LED)를 접촉시킬 수 있다. 건조 절연층(PIL-1)과 발광 소자(LED) 사이의 점착력은 이송층(TRL)과 발광 소자(LED) 사이의 점착력보다 클 수 있다. 본 발명의 일 실시예에서는 절연층(PIL) 위에 발광 소자(LED)를 접촉시킨 후, 절연층(PIL)을 소프트 베이킹하여 건조 절연층(PIL-1)을 형성할 수도 있다. A light-emitting element (LED) can be brought into contact with the dry insulating layer (PIL-1). The adhesive force between the dry insulating layer (PIL-1) and the light-emitting element (LED) may be greater than the adhesive force between the transport layer (TRL) and the light-emitting element (LED). In one embodiment of the present invention, after bringing the light-emitting element (LED) into contact with the insulating layer (PIL), the insulating layer (PIL) may be soft-baked to form the dry insulating layer (PIL-1).

도 7d를 참조하면, 건조 절연층(PIL-1)에 발광 소자(LED)를 접촉 시킨 후, 이송층(TRL)을 발광 소자(LED)로부터 분리한다. 이송층(TRL)은 자외선 경화형 테이프일 수 있다. 예를 들어, 이송층(TRL)에 자외선을 조사하면, 이송층(TRL)의 점착력이 저하될 수 있다.Referring to Fig. 7d, after the light-emitting element (LED) is brought into contact with the dry insulating layer (PIL-1), the transfer layer (TRL) is separated from the light-emitting element (LED). The transfer layer (TRL) may be a UV-curable tape. For example, if the transfer layer (TRL) is irradiated with UV light, the adhesive strength of the transfer layer (TRL) may be reduced.

자외선은 발광 소자(LED)와 이송층(TRL)을 절연층(PIL) 위에 정렬하기 전에 이송층(TRL)에 조사될 수도 있고, 발광 소자(LED)를 건조 절연층(PIL-1)에 접촉한 후에 이송층(TRL)에 조사될 수도 있다.The ultraviolet ray may be irradiated to the transport layer (TRL) before aligning the light emitting element (LED) and the transport layer (TRL) on the insulating layer (PIL), or may be irradiated to the transport layer (TRL) after the light emitting element (LED) is brought into contact with the dry insulating layer (PIL-1).

도 7e를 참조하면, 발광 소자(LED)를 마스크로 하여 건조 절연층(PIL-1)을 패터닝할 수 있다. 따라서, 제1 절연층(IL1)이 형성될 수 있다. Referring to FIG. 7e, a dry insulating layer (PIL-1) can be patterned using a light-emitting element (LED) as a mask. Accordingly, a first insulating layer (IL1) can be formed.

도 7f를 참조하면, 제2 절연층(IL2)을 형성할 수 있다. 제2 절연층(IL2)은 제1 절연층(IL1)과 동일한 물질을 포함할 수 있다. 예를 들어, 제2 절연층(IL2)은 폴리이미드계 수지를 포함할 수 있다. 제2 절연층(IL2)은 스핀 코팅 공정을 이용하여 형성될 수 있다. Referring to FIG. 7f, a second insulating layer (IL2) can be formed. The second insulating layer (IL2) can include the same material as the first insulating layer (IL1). For example, the second insulating layer (IL2) can include a polyimide-based resin. The second insulating layer (IL2) can be formed using a spin coating process.

발광 소자(LED)를 전이시키는 과정에서 제1 절연층(IL1)의 두께는 감소될 수 있다. 따라서, 제1 절연층(IL1)의 두께는 제2 절연층(IL2)의 두께보다 얇을 수 있다.The thickness of the first insulating layer (IL1) may be reduced during the process of transferring the light emitting element (LED). Therefore, the thickness of the first insulating layer (IL1) may be thinner than the thickness of the second insulating layer (IL2).

이후, 제1 중간 전극(MCN1), 제3 절연층(IL3), 제2 중간 전극(MCN2), 제4 절연층(IL4)을 순차적으로 형성할 수 있다. 이후, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)을 형성하여, 발광 소자(LED)를 회로층(ML)과 전기적으로 연결할 수 있다. Thereafter, a first intermediate electrode (MCN1), a third insulating layer (IL3), a second intermediate electrode (MCN2), and a fourth insulating layer (IL4) can be sequentially formed. Thereafter, a first connection electrode (CNE1) and a second connection electrode (CNE2) can be formed to electrically connect the light-emitting element (LED) to the circuit layer (ML).

본 발명의 실시예에 따르면, 발광 소자(LED)를 회로층(ML)에 결합시키는 제1 절연층(IL1)은 표시 패널(DP, 도 3 참조)에 포함되는 절연층과 동일한 물질 중 하나일 수 있다. 즉, 절연층의 솔벤트 양에 따른 점착력 변화를 이용하여 발광 소자(LED)를 전이하기 때문에, 발광 소자(LED)를 전이하기 위한 접착층이 생략될 수 있다. 접착층은 후속 공정에서 기포가 발생되어 패널 성능의 저하를 야기할 수 있다. 하지만, 본 발명의 실시예에 따르면, 표시 패널(DP)에 사용되는 절연층을 이용하여 발광 소자(LED)를 전이하기 때문에 상기 문제점이 방지될 수 있다. According to an embodiment of the present invention, the first insulating layer (IL1) that couples the light-emitting element (LED) to the circuit layer (ML) may be one of the same materials as the insulating layer included in the display panel (DP, see FIG. 3). That is, since the light-emitting element (LED) is transferred by utilizing the change in adhesiveness according to the amount of solvent in the insulating layer, the adhesive layer for transferring the light-emitting element (LED) may be omitted. The adhesive layer may cause bubbles to be generated in a subsequent process, which may deteriorate panel performance. However, according to an embodiment of the present invention, since the light-emitting element (LED) is transferred by utilizing the insulating layer used in the display panel (DP), the above problem can be prevented.

또한, 본 발명과 달리 연결 전극들을 먼저 형성한 후 발광 소자(LED)를 전이하는 경우, 발광 소자(LED)를 전이하는 과정 중에 연결 전극들에 압력이 가해질 수 있고, 연결 전극들이 파손될 수 있다. 하지만, 본 발명의 실시예에 따르면 발광 소자(LED)를 전이한 이후에 제1 및 제2 연결 전극들(CNE1, CNE2)을 형성하기 때문에 발광 소자(LED)와 회로층(ML) 사이의 전기적 연결 안정성이 향상될 수 있다. In addition, unlike the present invention, when the connecting electrodes are formed first and then the light emitting element (LED) is transferred, pressure may be applied to the connecting electrodes during the process of transferring the light emitting element (LED), and the connecting electrodes may be damaged. However, according to an embodiment of the present invention, since the first and second connecting electrodes (CNE1, CNE2) are formed after transferring the light emitting element (LED), the electrical connection stability between the light emitting element (LED) and the circuit layer (ML) can be improved.

도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 전자 장치 제조 방법을 도시한 단면도들이다. FIGS. 8A to 8C are cross-sectional views illustrating a method for manufacturing an electronic device according to one embodiment of the present invention.

도 8a를 참조하면, 발광 소자(LED)를 이송층(TRL)에 부착한다. 발광 소자(LED)와 이송층(TRL) 위에 절연층(PILa)을 코팅한다. 절연층(PILa)은 발광 소자(LED) 위에 배치된 제1 절연 영역(PILx) 및 이송층(TRL) 위에 배치된 제2 절연 영역(PILy)을 포함할 수 있다. Referring to FIG. 8a, a light-emitting element (LED) is attached to a transport layer (TRL). An insulating layer (PILa) is coated on the light-emitting element (LED) and the transport layer (TRL). The insulating layer (PILa) may include a first insulating region (PILx) disposed on the light-emitting element (LED) and a second insulating region (PILy) disposed on the transport layer (TRL).

도 8b를 참조하면, 회로층(ML) 위에 절연층(PILa), 발광 소자(LED), 및 이송층(TRL)이 순차적으로 배치되도록 정렬한다. 이후, 절연층(PILa)을 건조한다. 이 단계는 소프트 베이킹 단계일 수 있다. 본 발명의 일 실시예에서, 절연층(PILa)을 먼저 건조 한 후, 회로층(ML) 위에 절연층(PILa), 발광 소자(LED), 및 이송층(TRL)이 순차적으로 배치되도록 정렬할 수도 있다.Referring to FIG. 8b, an insulating layer (PILa), a light-emitting element (LED), and a transport layer (TRL) are arranged sequentially on a circuit layer (ML). Thereafter, the insulating layer (PILa) is dried. This step may be a soft baking step. In one embodiment of the present invention, the insulating layer (PILa) may be dried first, and then the insulating layer (PILa), a light-emitting element (LED), and a transport layer (TRL) may be arranged sequentially on a circuit layer (ML).

절연층(PILa)에 포함된 솔벤트가 날라감에 따라 절연층(PILa)의 점착력은 증가할 수 있다. 소프트 베이킹 단계가 끝난 절연층(PILa)을 건조 절연층(PILa-1)이라 명칭한다. 건조 절연층(PILa-1)은 발광 소자(LED) 위에 배치된 제1 건조 절연 영역(PILx-1) 및 이송층(TRL) 위에 배치된 제2 건조 절연 영역(PILy-1)을 포함할 수 있다. As the solvent included in the insulating layer (PILa) is evaporated, the adhesive strength of the insulating layer (PILa) may increase. The insulating layer (PILa) that has completed the soft baking step is referred to as a dry insulating layer (PILa-1). The dry insulating layer (PILa-1) may include a first dry insulating region (PILx-1) disposed on a light-emitting element (LED) and a second dry insulating region (PILy-1) disposed on a transport layer (TRL).

제1 건조 절연 영역(PILx-1)은 회로층(ML)에 부착될 수 있다. 예를 들어, 제1 건조 절연 영역(PILx-1)은 제4 절연층(40)에 부착될 수 있다. 제1 건조 절연 영역(PILx-1)과 제4 절연층(40) 사이의 점착력과 제1 건조 절연 영역(PILx-1)과 발광 소자(LED) 사이의 점착력은 발광 소자(LED)와 이송층(TRL) 사이의 점착력보다 클 수 있다. The first dry insulating region (PILx-1) can be attached to the circuit layer (ML). For example, the first dry insulating region (PILx-1) can be attached to the fourth insulating layer (40). The adhesion between the first dry insulating region (PILx-1) and the fourth insulating layer (40) and the adhesion between the first dry insulating region (PILx-1) and the light emitting element (LED) can be greater than the adhesion between the light emitting element (LED) and the transport layer (TRL).

도 8c를 참조하면, 이송층(TRL)은 발광 소자(LED)로부터 분리된다. 이 경우, 발광 소자(LED)는 제1 건조 절연 영역(PILx-1)을 사이에 두고 회로층(ML)에 부착되고, 제2 건조 절연 영역(PILy-1) 및 이송층(TRL)은 발광 소자(LED)로부터 분리될 수 있다. Referring to Fig. 8c, the transport layer (TRL) is separated from the light emitting element (LED). In this case, the light emitting element (LED) is attached to the circuit layer (ML) with the first dry insulating region (PILx-1) interposed therebetween, and the second dry insulating region (PILy-1) and the transport layer (TRL) can be separated from the light emitting element (LED).

도 9a 내지 도 9e는 본 발명의 일 실시예에 따른 전자 장치 제조 방법을 도시한 단면도들이다.FIGS. 9A to 9E are cross-sectional views illustrating a method for manufacturing an electronic device according to one embodiment of the present invention.

도 9a를 참조하면, 회로층(ML) 위에 방열층(HTS)을 형성한다. 방열층(HTS)은 열 전도성 및 광 반사율이 우수한 금속 박막층일 수 있다. Referring to Fig. 9a, a heat dissipation layer (HTS) is formed on a circuit layer (ML). The heat dissipation layer (HTS) may be a metal thin film layer having excellent thermal conductivity and light reflectivity.

도 9b를 참조하면, 회로층(ML) 위에 방열층(HTS)을 커버하는 절연층(PIL)을 형성한다. 절연층(PIL)은 회로층(ML) 위에 코팅될 수 있다. 예를 들어, 절연층(PIL)을 형성함에 있어서 스핀 코팅 공정이 이용될 수 있다.Referring to Fig. 9b, an insulating layer (PIL) covering a heat dissipation layer (HTS) is formed on a circuit layer (ML). The insulating layer (PIL) can be coated on the circuit layer (ML). For example, a spin coating process can be used to form the insulating layer (PIL).

도 9b 및 도 9c를 참조하면, 절연층(PIL) 위에 발광 소자(LED) 및 이송층(TRL)을 순차적으로 배치한다. 즉, 단면 상에서 회로층(ML) 위에 방열층(HTS), 방열층(HTS) 위에 절연층(PIL), 절연층(PIL) 위에 발광 소자(LED), 발광 소자(LED) 위에 이송층(TRL)이 순차적으로 배치될 수 있다. Referring to FIGS. 9b and 9c, a light-emitting element (LED) and a transport layer (TRL) are sequentially arranged on an insulating layer (PIL). That is, in a cross-section, a heat-dissipation layer (HTS) may be sequentially arranged on a circuit layer (ML), an insulation layer (PIL) on the heat-dissipation layer (HTS), a light-emitting element (LED) on the insulation layer (PIL), and a transport layer (TRL) on the light-emitting element (LED).

절연층(PIL)을 건조시켜 건조 절연층(PIL-1)을 형성한다. 건조 절연층(PIL-1)의 솔벤트 양은 절연층(PIL)의 솔벤트 양보다 적을 수 있다. 건조 절연층(PIL-1) 위에 발광 소자(LED)를 접촉시킬 수 있다. 건조 절연층(PIL-1)과 발광 소자(LED) 사이의 점착력은 이송층(TRL)과 발광 소자(LED) 사이의 점착력보다 클 수 있다.The insulating layer (PIL) is dried to form a dry insulating layer (PIL-1). The amount of solvent in the dry insulating layer (PIL-1) may be less than the amount of solvent in the insulating layer (PIL). A light-emitting element (LED) may be brought into contact with the dry insulating layer (PIL-1). The adhesive force between the dry insulating layer (PIL-1) and the light-emitting element (LED) may be greater than the adhesive force between the transport layer (TRL) and the light-emitting element (LED).

도 9d를 참조하면, 건조 절연층(PIL-1)에 발광 소자(LED)를 접촉 시킨 후, 이송층(TRL)을 발광 소자(LED)로부터 분리한다. 발광 소자(LED)를 전이시키는 과정에서 건조 절연층(PIL-1)의 일부 영역의 두께는 감소될 수 있다. Referring to Fig. 9d, after the light-emitting element (LED) is brought into contact with the dry insulating layer (PIL-1), the transfer layer (TRL) is separated from the light-emitting element (LED). During the process of transferring the light-emitting element (LED), the thickness of some areas of the dry insulating layer (PIL-1) may be reduced.

도 9e를 참조하면, 건조 절연층(PIL-1)을 하드 베이킹하여 제1 절연층(IL1a)을 형성할 수 있다. 제1 중간 전극(MCN1), 제3 절연층(IL3), 제2 중간 전극(MCN2), 및 제4 절연층(IL4)을 제1 절연층(IL1a) 위에 순차적으로 형성할 수 있다. 이후, 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)을 형성하여, 발광 소자(LED)를 회로층(ML)과 전기적으로 연결할 수 있다. 도 10는 본 발명의 일 실시예에 따른 전자 장치(ED-1)의 사시도이다. Referring to FIG. 9e, a first insulating layer (IL1a) can be formed by hard baking a dry insulating layer (PIL-1). A first intermediate electrode (MCN1), a third insulating layer (IL3), a second intermediate electrode (MCN2), and a fourth insulating layer (IL4) can be sequentially formed on the first insulating layer (IL1a). Thereafter, a first connection electrode (CNE1) and a second connection electrode (CNE2) can be formed to electrically connect a light-emitting element (LED) to a circuit layer (ML). FIG. 10 is a perspective view of an electronic device (ED-1) according to an embodiment of the present invention.

도 10를 참조하면, 전자 장치(ED-1)는 플렉서블 전자 장치(ED-1)일 수 있다. 플렉서블 전자 장치(ED-1)는 다양한 형태로 구부러질 수 있다. 플렉서블 전자 장치(ED-1)는 형상이 변형 가능한 표시 영역(DA-1)을 통해 영상을 제공할 수 있다. Referring to FIG. 10, the electronic device (ED-1) may be a flexible electronic device (ED-1). The flexible electronic device (ED-1) may be bent into various shapes. The flexible electronic device (ED-1) may provide an image through a display area (DA-1) whose shape may be changed.

플렉서블 전자 장치(ED-1)는 유연한 성질을 갖기 때문에, 형태가 변형되더라도 플렉서블 전자 장치(ED-1)를 구성하는 구성들에 크랙이 발생되지 않을 수 있다. Since the flexible electronic device (ED-1) has a flexible property, cracks may not occur in the components constituting the flexible electronic device (ED-1) even if its shape is deformed.

도 11은 본 발명의 일 실시예에 따른 전자 장치를 사용하는 환경에 대해서 도시한 것이다. FIG. 11 illustrates an environment in which an electronic device according to one embodiment of the present invention is used.

도 11을 참조하면, 전자 장치들(ED-2a, ED-2b, ED-2c)은 자동차 내부에 실장 될 수 있다. 예를 들어, 전자 장치들(ED-2a, ED-2b, ED-2c)은 자동차 운전 시 필요한 각종 정보를 표시하는 제1 전자 장치(ED-2a), 에어컨, 히터, 오디오, 및 공기 순환 등 각종 시스템을 조작하기 위한 제2 전자 장치(ED-2b), 및 후방의 영상을 표시하여 주는 제3 전자 장치(ED-2c)를 포함할 수 있다. Referring to FIG. 11, electronic devices (ED-2a, ED-2b, ED-2c) may be mounted inside a vehicle. For example, the electronic devices (ED-2a, ED-2b, ED-2c) may include a first electronic device (ED-2a) that displays various information required for driving a vehicle, a second electronic device (ED-2b) for operating various systems such as an air conditioner, a heater, audio, and air circulation, and a third electronic device (ED-2c) that displays a rear image.

제1 내지 제3 전자 장치들(ED-2a, ED-2b, ED-2c)이 실장되는 자동차의 실장면은 굴곡을 가질 수 있다. 본 발명의 실시예에 따르면, 제1 내지 제3 전자 장치들(ED-2a, ED-2b, ED-2c)은 굴곡진 실장면의 형상에 대응하여 늘어날 수 있다. 따라서, 본 발명의 실시예에 따른 스트레쳐블 전자 장치는 다양한 실장면에 용이하게 실장될 수 있다.The mounting surface of the automobile on which the first to third electronic devices (ED-2a, ED-2b, ED-2c) are mounted may have a curve. According to an embodiment of the present invention, the first to third electronic devices (ED-2a, ED-2b, ED-2c) may stretch in response to the shape of the curved mounting surface. Therefore, the stretchable electronic device according to an embodiment of the present invention can be easily mounted on various mounting surfaces.

도 12a은 본 발명의 일 실시예에 따른 전자 장치의 개략적인 평면도이다. FIG. 12A is a schematic plan view of an electronic device according to one embodiment of the present invention.

도 12a을 참조하면, 도 11에 도시된 전자 장치들( ED-2a, ED-2b, ED-2c) 각각의 평면도를 간략히 도시한 것이다. Referring to FIG. 12a, a schematic plan view of each of the electronic devices (ED-2a, ED-2b, ED-2c) illustrated in FIG. 11 is illustrated.

스트레쳐블 전자 장치들(ED-2a, ED-2b, ED-2c)의 베이스층(BL)은 아일랜드부들(IS) 및 브릿지부들(BR)을 포함할 수 있다. The base layer (BL) of the stretchable electronic devices (ED-2a, ED-2b, ED-2c) may include island sections (IS) and bridge sections (BR).

아일랜드부들(IS)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열될 수 있다. 브릿지부들(BR)은 아일랜드부들(IS)에 연결될 수 있다. 예를 들어, 서로 인접한 아일랜드부들(IS)은 적어도 하나의 브릿지부를 통해 서로 연결될 수 있다. 베이스층(BL)이 늘어나는 경우, 아일랜드부들(IS) 사이의 간격이 증가 또는 감소될 수 있다. 예를 들어, 아일랜드부들(IS) 자체의 형상은 변형되지 않으면서, 브릿지부들(BR)의 형상 또는 위치가 변형될 수 있다. The islands (IS) can be arranged along the first direction (DR1) and the second direction (DR2). The bridge parts (BR) can be connected to the islands (IS). For example, adjacent islands (IS) can be connected to each other through at least one bridge part. When the base layer (BL) is extended, the spacing between the islands (IS) can increase or decrease. For example, the shape or position of the bridge parts (BR) can be changed without changing the shape of the islands (IS) themselves.

아일랜드부들(IS) 각각에는 적어도 하나의 화소가 배치될 수 있다. 도 12a에서는 하나의 아일랜드부에 제1 내지 제3 화소들(PX1, PX2, PX3)이 배치된 것을 예시적으로 도시하였다. 제1 화소(PX1)는 청색 화소일 수 있고, 제2 화소(PX2)는 녹색 화소일 수 있고, 제3 화소(PX3)는 적색 화소일 수 있다. At least one pixel may be arranged in each of the islands (IS). FIG. 12a illustrates, by way of example, first to third pixels (PX1, PX2, PX3) arranged in one island. The first pixel (PX1) may be a blue pixel, the second pixel (PX2) may be a green pixel, and the third pixel (PX3) may be a red pixel.

제1 내지 제3 화소들(PX1, PX2, PX3) 각각은 화소 회로(CC, 도 3 참조) 및 발광 소자(LED, 도 3 참조)를 포함하고, 화소 회로(CC)는 트랜지스터들(T1-T7, 도 3 참조)을 포함할 수 있다. 즉, 트랜지스터들(T1-T7) 및 발광 소자(LED, 도 3 참조)는 아일랜드부들(IS) 위에 배치될 수 있다. Each of the first to third pixels (PX1, PX2, PX3) includes a pixel circuit (CC, see FIG. 3) and a light-emitting element (LED, see FIG. 3), and the pixel circuit (CC) may include transistors (T1-T7, see FIG. 3). That is, the transistors (T1-T7) and the light-emitting element (LED, see FIG. 3) may be arranged on the island portions (IS).

도 12a에 도시된 제1 내지 제3 화소들(PX1, PX2, PX3)은 광이 제공되는 화소 영역들에 대응될 수 있다. 참고로, 도 4a에 도시된 단면도는 도 12a에 I-I`을 따라 절단한 단면도일 수 있다. 하나의 화소 영역은 하나의 발광 소자(LED, 도 4a 참조)에 의해 광이 제공되는 영역에 대응될 수 있다.The first to third pixels (PX1, PX2, PX3) illustrated in Fig. 12a may correspond to pixel areas to which light is provided. For reference, the cross-sectional view illustrated in Fig. 4a may be a cross-sectional view taken along line I-I` in Fig. 12a. One pixel area may correspond to an area to which light is provided by one light-emitting element (LED, see Fig. 4a).

화소 회로(CC)에 전기적으로 연결된 신호 배선들(SLi, SLi-1, ECLi, DLa, DLb, DLc, PL1, PL2, VIL)은 브릿지부들(BR) 위에 배치될 수 있다. 예를 들어, 제1 데이터 배선(DLa)은 제1 화소(PX1)에 전기적으로 연결될 수 있고, 제2 데이터 배선(DLb)은 제2 화소(PX2)에 전기적으로 연결될 수 있고, 제3 데이터 배선(DLc)은 제3 화소(PX3)에 전기적으로 연결될 수 있다. i번째 스캔 배선(SLi), i-1번째 스캔 배선(SLi-1), 발광 제어 배선(ECLi), 제1 전원 배선(PL1), 제2 전원 배선(PL2), 및 초기화 전원 배선(VIL)은 제1 내지 제3 화소들(PX1, PX2, PX3) 각각에 전기적으로 연결될 수 있다. Signal wires (SLi, SLi-1, ECLi, DLa, DLb, DLc, PL1, PL2, VIL) electrically connected to the pixel circuit (CC) may be arranged on the bridge portions (BR). For example, a first data wire (DLa) may be electrically connected to a first pixel (PX1), a second data wire (DLb) may be electrically connected to a second pixel (PX2), and a third data wire (DLc) may be electrically connected to a third pixel (PX3). An i-th scan wire (SLi), an i-1-th scan wire (SLi-1), an emission control wire (ECLi), a first power wire (PL1), a second power wire (PL2), and an initialization power wire (VIL) may be electrically connected to the first to third pixels (PX1, PX2, PX3), respectively.

도 12b는 본 발명의 일 실시예에 따른 전자 장치의 개략적인 평면도이다.FIG. 12b is a schematic plan view of an electronic device according to one embodiment of the present invention.

도 12b를 참조하면, 아일랜드부들(IS) 각각에는 적어도 하나의 화소가 배치될 수 있다. 도 12a에서는 하나의 아일랜드부에 제1 내지 제3 화소들(PX1a, PX2a, PX3a)이 배치될 수 있다. Referring to FIG. 12b, at least one pixel may be arranged in each of the islands (IS). In FIG. 12a, first to third pixels (PX1a, PX2a, PX3a) may be arranged in one island.

제1 내지 제3 화소들(PX1a, PX2a, PX3a) 각각은 화소 회로(CC, 도 3 참조) 및 둘 이상의 발광 소자들(LED, 도 3 참조)을 포함할 수 있다. 도 12b에서는 제1 내지 제3 화소들(PX1a, PX2a, PX3a) 각각의 두 개의 발광 소자들(LED)에 대응하는 두 개의 화소 영역들(SPX1)에 대해 도시하였다. 본 발명의 실시예에 따르면, 제1 화소(PX1a)를 구성하는 두 개의 발광 소자들 중 하나의 발광 소자에 문제가 생기더라도 다른 하나의 발광 소자에 의해 광이 제공될 수 있다. 따라서, 제품 신뢰성이 향상될 수 있다. Each of the first to third pixels (PX1a, PX2a, PX3a) may include a pixel circuit (CC, see FIG. 3) and two or more light-emitting elements (LED, see FIG. 3). FIG. 12b illustrates two pixel areas (SPX1) corresponding to two light-emitting elements (LEDs) of each of the first to third pixels (PX1a, PX2a, PX3a). According to an embodiment of the present invention, even if a problem occurs in one of the two light-emitting elements constituting the first pixel (PX1a), light can be provided by the other light-emitting element. Therefore, product reliability can be improved.

도 13은 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다. Figure 13 is an exploded perspective view of a display device according to one embodiment of the present invention.

도 13을 참조하면, 표시 장치(DD)는 액정 표시 장치일 수 있다. 표시 장치(DD)는 표시 패널(DP-I) 및 전자 장치(ED-3)를 포함할 수 있다. Referring to FIG. 13, the display device (DD) may be a liquid crystal display device. The display device (DD) may include a display panel (DP-I) and an electronic device (ED-3).

표시 패널(DP-I)은 제공된 광을 기초로 각 화소들(PX)의 투과율들을 각각 제어하여 영상을 구현한다. 본 실시예에서, 표시 패널(DP-I)은 광 투과형 표시 패널일 수 있고, 예를 들어 액정 표시 패널일 수 있다.The display panel (DP-I) implements an image by controlling the transmittance of each pixel (PX) based on the provided light. In the present embodiment, the display panel (DP-I) may be a light-transmitting display panel, and may be, for example, a liquid crystal display panel.

표시 패널(DP-I) 아래에는 전자 장치(ED-3)가 배치될 수 있다. 전자 장치(ED-3)는 표시 패널(DP-I)과 마주하며 표시 패널(DP-I)로 광을 제공할 수 있다. An electronic device (ED-3) may be placed under the display panel (DP-I). The electronic device (ED-3) faces the display panel (DP-I) and may provide light to the display panel (DP-I).

전자 장치(ED-3)는 광원부일 수 있으며, 전자 장치(ED-3)는 회로 기판(CB) 및 발광 소자들(LED)을 포함할 수 있다. 회로 기판(CB)은 표시 패널(DP-I) 아래에 배치될 수 있다. 회로 기판(CB)은 표시 패널(DP-I)과 마주하는 플레이트 형상을 가질 수 있다. 도시되지 않았으나, 회로 기판(CB)은 베이스 기판 및 베이스 기판 상에 실장된 회로 배선들을 포함할 수 있다. 회로 배선들은 외부로부터 전기적 신호를 수신하여 발광 소자들(LED)에 전달하거나, 발광 소자들(LED)을 전기적으로 연결할 수 있다.The electronic device (ED-3) may be a light source, and the electronic device (ED-3) may include a circuit board (CB) and light-emitting elements (LEDs). The circuit board (CB) may be disposed under the display panel (DP-I). The circuit board (CB) may have a plate shape facing the display panel (DP-I). Although not shown, the circuit board (CB) may include a base substrate and circuit wirings mounted on the base substrate. The circuit wirings may receive an electrical signal from the outside and transmit it to the light-emitting elements (LEDs), or electrically connect the light-emitting elements (LEDs).

발광 소자들(LED) 각각은 광을 생성한다. 발광 소자들(LED)은 회로 기판(CB)에 배치되어 회로 기판(CB)에 전기적으로 연결될 수 있다. 발광 소자들(LED)은 서로 이격되어 배열될 수 있다. 본 실시예에서, 발광 소자들(LED)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 나란히 배열될 수 있다. Each of the light emitting elements (LEDs) generates light. The light emitting elements (LEDs) can be arranged on a circuit board (CB) and electrically connected to the circuit board (CB). The light emitting elements (LEDs) can be arranged spaced apart from each other. In the present embodiment, the light emitting elements (LEDs) can be arranged side by side along a first direction (DR1) and a second direction (DR2).

발광 소자들(LED)은 회로 기판(CB)과 표시 패널(DP-I) 사이에 배치되어, 표시 패널(DP-I)로 광을 제공할 수 있다. 발광 소자들(LED) 각각은 마이크로 발광 소자를 포함할 수 있다. 발광 소자들(LED) 각각은 앞서 도 7a 내지 도 7f, 도 8a 내지 도 8c, 또는 도 9a 내지 9e에 도시된 방법을 적용하여 회로 기판(CB) 상에 전이될 수 있다. Light-emitting elements (LEDs) are arranged between a circuit board (CB) and a display panel (DP-I) to provide light to the display panel (DP-I). Each of the light-emitting elements (LEDs) may include a micro light-emitting element. Each of the light-emitting elements (LEDs) may be transferred onto the circuit board (CB) by applying the method illustrated in FIGS. 7A to 7F, 8A to 8C, or 9A to 9E.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.Although the present invention has been described above with reference to preferred embodiments thereof, it will be understood by those skilled in the art or having ordinary knowledge in the art that various modifications and changes may be made to the present invention without departing from the spirit and technical scope of the present invention as set forth in the claims below. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

ED: 전자 장치 BL: 베이스층
ML: 회로층 LED: 발광 소자
IL1: 제1 절연층 IL2: 제2 절연층
TRL: 이송층 HTS: 방열층
ED: Electronic Device BL: Base Layer
ML: Circuit layer LED: Light-emitting element
IL1: First insulation layer IL2: Second insulation layer
TRL: Transport layer HTS: Radiation layer

Claims (26)

베이스층을 형성하는 단계;
상기 베이스층 위에 회로층을 형성하는 단계;
상기 회로층 위에 절연층 및 발광 소자를 순차적으로 배치하는 정렬 단계;
상기 절연층을 건조하여 상기 발광 소자를 상기 회로층 위로 전이시키는 전이 단계;
상기 절연층의 일부분을 제거하여, 상기 발광 소자와 상기 회로층 사이에 배치된 제1 절연층을 형성하는 단계; 및
상기 회로층 위에 배치되며, 상기 발광 소자 및 상기 제1 절연층을 둘러싸는 제2 절연층을 형성하는 단계를 포함하고,
상기 제1 절연층의 면적과 상기 발광 소자의 면적은 평면 상에서 동일한 전자 장치 제조 방법.
Step of forming a base layer;
A step of forming a circuit layer on the base layer;
An alignment step of sequentially arranging an insulating layer and a light-emitting element on the above circuit layer;
A transfer step of drying the insulating layer and transferring the light-emitting element onto the circuit layer;
A step of removing a portion of the insulating layer to form a first insulating layer disposed between the light-emitting element and the circuit layer; and
A step of forming a second insulating layer disposed on the circuit layer and surrounding the light-emitting element and the first insulating layer,
A method for manufacturing an electronic device in which the area of the first insulating layer and the area of the light-emitting element are the same on a plane.
제1 항에 있어서,
상기 정렬 단계는,
상기 회로층 위에 상기 절연층을 코팅하는 단계; 및
상기 절연층 위에 상기 발광 소자가 부착된 이송층을 배치하는 단계를 포함하는 전자 장치 제조 방법.
In the first paragraph,
The above sorting step is,
A step of coating the insulating layer on the circuit layer; and
A method for manufacturing an electronic device, comprising the step of placing a transport layer having the light-emitting element attached thereto on the insulating layer.
제2 항에 있어서,
상기 전이 단계 이후 상기 이송층을 상기 발광 소자로부터 분리하는 분리 단계를 더 포함하는 전자 장치 제조 방법.
In the second paragraph,
A method for manufacturing an electronic device further comprising a separation step of separating the transfer layer from the light-emitting element after the above-mentioned transfer step.
제3 항에 있어서,
상기 이송층은 자외선 경화형 테이프이고, 상기 분리 단계는 상기 이송층에 자외선을 조사하는 단계를 포함하는 전자 장치 제조 방법.
In the third paragraph,
A method for manufacturing an electronic device, wherein the transfer layer is an ultraviolet-curable tape, and the separation step includes a step of irradiating the transfer layer with ultraviolet rays.
제1 항에 있어서,
상기 정렬 단계는,
상기 발광 소자를 이송층 위에 부착하는 단계;
상기 이송층 및 상기 발광 소자 위에 상기 절연층을 코팅하는 단계; 및
상기 회로층 위에 상기 절연층 및 상기 발광 소자를 배치하는 단계를 포함하는 전자 장치 제조 방법.
In the first paragraph,
The above sorting step is,
A step of attaching the above light-emitting element onto a transport layer;
A step of coating the insulating layer on the above transport layer and the light-emitting element; and
A method for manufacturing an electronic device, comprising the step of placing the insulating layer and the light-emitting element on the circuit layer.
제5 항에 있어서,
상기 전이 단계 이후 상기 절연층의 일부분 및 상기 이송층을 상기 발광 소자로부터 분리하는 분리 단계를 더 포함하는 전자 장치 제조 방법.
In clause 5,
A method for manufacturing an electronic device further comprising a separation step of separating a portion of the insulating layer and the transfer layer from the light-emitting element after the transfer step.
제1 항에 있어서,
상기 절연층은 폴리이미드계 수지를 포함하는 전자 장치 제조 방법.
In the first paragraph,
A method for manufacturing an electronic device, wherein the insulating layer comprises a polyimide-based resin.
제1 항에 있어서,
상기 전이 단계 이후, 상기 발광 소자와 상기 회로층을 전기적으로 연결하는 연결 전극을 형성하는 단계를 더 포함하는 전자 장치 제조 방법.
In the first paragraph,
A method for manufacturing an electronic device further comprising, after the above-mentioned transfer step, a step of forming a connecting electrode that electrically connects the light-emitting element and the circuit layer.
제1 항에 있어서,
상기 제1 절연층을 형성하는 단계는 상기 발광 소자를 마스크로 하여 상기 절연층을 패터닝하는 단계를 포함하는 전자 장치 제조 방법.
In the first paragraph,
A method for manufacturing an electronic device, wherein the step of forming the first insulating layer includes a step of patterning the insulating layer using the light-emitting element as a mask.
제1 항에 있어서,
상기 절연층의 점착력은 건조 전보다 건조 후에 더 높은 전자 장치 제조 방법.
In the first paragraph,
A method for manufacturing an electronic device, wherein the adhesive strength of the insulating layer is higher after drying than before drying.
제1 항에 있어서,
상기 절연층의 두께는 상기 발광 소자의 두께보다 얇은 전자 장치 제조 방법.
In the first paragraph,
A method for manufacturing an electronic device, wherein the thickness of the insulating layer is thinner than the thickness of the light-emitting element.
제1 항에 있어서,
상기 전이 단계는 상기 절연층을 열처리하는 단계를 포함하는 전자 장치 제조 방법.
In the first paragraph,
A method for manufacturing an electronic device, wherein the above-mentioned transfer step includes a step of heat-treating the insulating layer.
제1 항에 있어서,
상기 베이스층을 형성하는 단계는 아일랜드부들 및 상기 아일랜드부들을 연결하는 브릿지부들을 형성하는 단계를 포함하는 전자 장치 제조 방법.
In the first paragraph,
A method for manufacturing an electronic device, wherein the step of forming the base layer includes a step of forming island portions and bridge portions connecting the island portions.
베이스층;
상기 베이스층 위에 배치된 회로층;
상기 회로층 위에 배치된 제1 절연층;
상기 제1 절연층 위에 배치된 발광 소자;
상기 회로층 위에 배치되며, 상기 발광 소자의 주변 영역에 배치되고, 상기 발광 소자와 상기 제1 절연층을 둘러싸는 제2 절연층;
상기 제2 절연층 위에 배치되며, 상기 제2 절연층을 관통하여 상기 회로층과 전기적으로 연결된 제1 중간 전극; 및
상기 발광 소자 위에 배치되며 상기 제1 중간 전극과 전기적으로 연결되고 상기 발광 소자와 상기 회로층을 전기적으로 연결하는 연결 전극을 포함하고, 상기 제1 절연층의 두께는 상기 제2 절연층의 두께보다 얇고,
상기 제1 절연층의 면적과 상기 발광 소자의 면적은 평면 상에서 동일한 전자 장치.
base layer;
A circuit layer disposed on the above base layer;
A first insulating layer disposed on the above circuit layer;
A light emitting element disposed on the first insulating layer;
A second insulating layer disposed on the circuit layer, disposed in a peripheral area of the light-emitting element, and surrounding the light-emitting element and the first insulating layer;
A first intermediate electrode disposed on the second insulating layer and electrically connected to the circuit layer through the second insulating layer; and
A connecting electrode is disposed on the light-emitting element and is electrically connected to the first intermediate electrode and electrically connects the light-emitting element and the circuit layer, and the thickness of the first insulating layer is thinner than the thickness of the second insulating layer.
An electronic device in which the area of the first insulating layer and the area of the light-emitting element are the same on a plane.
제14 항에 있어서,
상기 제1 절연층은 폴리이미드계 수지를 포함하는 전자 장치.
In Article 14,
An electronic device wherein the first insulating layer comprises a polyimide-based resin.
제14 항에 있어서,
상기 회로층과 상기 제1 절연층 사이에 배치된 방열층을 더 포함하는 전자 장치.
In Article 14,
An electronic device further comprising a heat dissipation layer disposed between the circuit layer and the first insulating layer.
제14 항에 있어서,
상기 제1 절연층의 두께는 1 마이크로미터 내지 4 마이크로미터이고, 상기 제2 절연층의 두께는 3 마이크로미터 내지 7 마이크로미터인 전자 장치.
In Article 14,
An electronic device wherein the thickness of the first insulating layer is 1 micrometer to 4 micrometers, and the thickness of the second insulating layer is 3 micrometers to 7 micrometers.
제14 항에 있어서,
상기 제2 절연층 위에 배치되며, 상기 제1 중간 전극 및 상기 발광 소자를 커버하는 제3 절연층을 더 포함하고, 상기 연결 전극은 상기 제3 절연층 위에 배치되어 상기 제1 중간 전극과 상기 발광 소자에 전기적으로 연결된 전자 장치.
In Article 14,
An electronic device further comprising a third insulating layer disposed on the second insulating layer and covering the first intermediate electrode and the light-emitting element, wherein the connecting electrode is disposed on the third insulating layer and electrically connected to the first intermediate electrode and the light-emitting element.
제18 항에 있어서,
상기 제3 절연층 위에 배치되며 상기 제1 중간 전극과 전기적으로 연결된 제2 중간 전극; 및
상기 제3 절연층 위에 배치되며, 상기 제2 중간 전극을 커버하는 제4 절연층을 더 포함하고, 상기 연결 전극은 상기 제4 절연층 위에 배치되어 상기 제2 중간 전극과 상기 발광 소자에 전기적으로 연결된 전자 장치.
In Article 18,
A second intermediate electrode disposed on the third insulating layer and electrically connected to the first intermediate electrode; and
An electronic device further comprising a fourth insulating layer disposed on the third insulating layer and covering the second intermediate electrode, wherein the connecting electrode is disposed on the fourth insulating layer and electrically connected to the second intermediate electrode and the light-emitting element.
제14 항에 있어서,
상기 베이스층은 서로 이격된 아일랜드부들 및 상기 아일랜드부들을 연결하는 브릿지부들을 포함하는 전자 장치.
In Article 14,
An electronic device wherein the base layer comprises islands spaced apart from each other and bridges connecting the islands.
제20 항에 있어서,
상기 회로층은 박막 트랜지스터들 및 상기 박막 트랜지스터들에 전기적으로 연결된 신호 배선들을 포함하고, 상기 박막 트랜지스터들은 상기 아일랜드부들 위에 배치되고, 상기 신호 배선들은 상기 브릿지부들 위에 배치되는 전자 장치.
In Article 20,
An electronic device wherein the circuit layer includes thin film transistors and signal wires electrically connected to the thin film transistors, the thin film transistors are arranged on the island portions, and the signal wires are arranged on the bridge portions.
제20 항에 있어서,
상기 발광 소자는 복수의 발광 소자들 중 하나이고, 상기 발광 소자들은 상기 아일랜드부들 위에 배치되는 전자 장치.
In Article 20,
An electronic device wherein the light emitting element is one of a plurality of light emitting elements, and the light emitting elements are arranged on the island portions.
회로 기판 위에 절연층, 발광 소자, 및 이송층을 순차적으로 배치하는 정렬 단계; 및
상기 절연층을 건조하여 상기 발광 소자를 상기 회로 기판 위로 전이시키는 전이 단계;
상기 이송층을 상기 발광 소자로부터 분리하는 분리 단계;
상기 절연층의 일부분을 제거하여, 상기 발광 소자와 상기 회로 기판 사이에 배치된 제1 절연층을 형성하는 단계; 및
상기 회로 기판 위에 배치되며, 상기 발광 소자 및 상기 제1 절연층을 둘러싸는 제2 절연층을 형성하는 단계를 포함하고,
상기 제1 절연층의 면적과 상기 발광 소자의 면적은 평면 상에서 동일한 발광 소자 전이 방법.
An alignment step of sequentially arranging an insulating layer, a light-emitting element, and a transport layer on a circuit board; and
A transfer step of drying the insulating layer and transferring the light-emitting element onto the circuit board;
A separation step for separating the above transport layer from the above light-emitting element;
A step of removing a portion of the insulating layer to form a first insulating layer disposed between the light-emitting element and the circuit board; and
A step of forming a second insulating layer disposed on the circuit board and surrounding the light-emitting element and the first insulating layer,
A method for transferring a light-emitting element in which the area of the first insulating layer and the area of the light-emitting element are the same on a plane.
제23 항에 있어서,
상기 정렬 단계는,
상기 회로 기판 위에 상기 절연층을 코팅하는 단계; 및
상기 절연층 위에 상기 발광 소자가 부착된 상기 이송층을 배치하는 단계를 포함하는 발광 소자 전이 방법.
In Article 23,
The above sorting step is,
a step of coating the insulating layer on the circuit board; and
A light-emitting element transfer method comprising the step of disposing the transfer layer having the light-emitting element attached thereto on the insulating layer.
제23 항에 있어서,
상기 정렬 단계는,
상기 발광 소자를 상기 이송층 위에 부착하는 단계;
상기 이송층 및 상기 발광 소자 위에 상기 절연층을 코팅하는 단계; 및
상기 회로 기판 위에 상기 절연층, 상기 발광 소자, 및 상기 이송층을 배치하는 단계를 포함하는 발광 소자 전이 방법.
In Article 23,
The above sorting step is,
A step of attaching the light-emitting element onto the transport layer;
A step of coating the insulating layer on the above transport layer and the light-emitting element; and
A light-emitting element transfer method comprising the step of disposing the insulating layer, the light-emitting element, and the transfer layer on the circuit board.
제23 항에 있어서,
상기 이송층은 자외선 경화형 테이프이고, 상기 분리 단계는 상기 이송층에 자외선을 조사하는 단계를 포함하는 발광 소자 전이 방법.
In Article 23,
A light-emitting element transfer method, wherein the transfer layer is an ultraviolet-curable tape, and the separation step includes a step of irradiating ultraviolet rays to the transfer layer.
KR1020190023758A 2019-02-28 2019-02-28 Electronic device, manufactruing process of electronic device, and light emitting device transferring method KR102702650B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190023758A KR102702650B1 (en) 2019-02-28 Electronic device, manufactruing process of electronic device, and light emitting device transferring method
EP20158479.4A EP3703127B1 (en) 2019-02-28 2020-02-20 Electronic device and manufacturing method of electronic device
US16/797,736 US20200279870A1 (en) 2019-02-28 2020-02-21 Electronic device, manufacturing method of electronic device, and method for attaching a light emitting element to a substrate
CN202010110834.3A CN111628069B (en) 2019-02-28 2020-02-24 Electronic device and method of attaching light emitting element to substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190023758A KR102702650B1 (en) 2019-02-28 Electronic device, manufactruing process of electronic device, and light emitting device transferring method

Publications (2)

Publication Number Publication Date
KR20200105568A KR20200105568A (en) 2020-09-08
KR102702650B1 true KR102702650B1 (en) 2024-09-06

Family

ID=

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180333945A1 (en) * 2017-04-10 2018-11-22 PlayNitride Inc. Method of transferring micro devices
CN109300931A (en) * 2018-09-30 2019-02-01 上海天马微电子有限公司 Micro LED display panel, manufacturing method and display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180333945A1 (en) * 2017-04-10 2018-11-22 PlayNitride Inc. Method of transferring micro devices
CN109300931A (en) * 2018-09-30 2019-02-01 上海天马微电子有限公司 Micro LED display panel, manufacturing method and display device

Similar Documents

Publication Publication Date Title
US11720213B2 (en) Display apparatus
US9501165B2 (en) Organic light emitting diode display device with touch screen and method of fabricating the same
US8432334B2 (en) Organic light emitting display device
US11444066B2 (en) Display apparatus and manufacturing method thereof
KR20170075006A (en) Light-emitting device and electronic device
CN112289821A (en) Display device
US10748880B2 (en) Micro LED display panel and manufacturing method thereof
TWI506773B (en) Organic electroluminescent type touch display panel
US11063108B2 (en) Organic light emitting diode array substrate and electronic device
TWI748166B (en) Electronic device and manufacturing method of the same
CN111628069B (en) Electronic device and method of attaching light emitting element to substrate
CN110246863B (en) Electroluminescent display integrated with touch sensor and method of manufacturing the same
US20210195812A1 (en) Display apparatus
KR102702650B1 (en) Electronic device, manufactruing process of electronic device, and light emitting device transferring method
KR20210103040A (en) Display device
KR20210081953A (en) Flexible display device
US20220399380A1 (en) Display device
US20220020831A1 (en) Display device and method of fabricating the same
US20230275200A1 (en) Display device using semiconductor light-emitting element, and method for manufacturing same
US11616052B2 (en) Method for manufacturing electronic device with ESD protection unit
WO2023122880A1 (en) Display panel and display device
KR20240009016A (en) Display device
KR20240073210A (en) Display device and method for manufacturing the same
KR20240038213A (en) Display device
KR20240126926A (en) Display device and method of manufacturing display device