KR102675352B1 - 전계발광 표시장치 - Google Patents

전계발광 표시장치 Download PDF

Info

Publication number
KR102675352B1
KR102675352B1 KR1020190093833A KR20190093833A KR102675352B1 KR 102675352 B1 KR102675352 B1 KR 102675352B1 KR 1020190093833 A KR1020190093833 A KR 1020190093833A KR 20190093833 A KR20190093833 A KR 20190093833A KR 102675352 B1 KR102675352 B1 KR 102675352B1
Authority
KR
South Korea
Prior art keywords
layer
bank
electrode
auxiliary layer
thickness
Prior art date
Application number
KR1020190093833A
Other languages
English (en)
Other versions
KR20210015258A (ko
Inventor
백흠일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190093833A priority Critical patent/KR102675352B1/ko
Publication of KR20210015258A publication Critical patent/KR20210015258A/ko
Application granted granted Critical
Publication of KR102675352B1 publication Critical patent/KR102675352B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H10K50/156—Hole transporting layers comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 전계발광 표시장치는 제1, 제2, 제3 화소영역이 정의된 기판과; 상기 기판 상부의 상기 제1, 제2, 제3 화소영역 각각에 위치하는 제1 전극과; 상기 제1 전극의 가장자리를 덮는 뱅크와; 상기 제1 전극 상부에 적어도 일 측면이 상기 뱅크로 둘러싸이는 제1 정공보조층과; 상기 제1 정공보조층과 상기 뱅크 상부의 제1 차단층과; 상기 제1 차단층 상부에 적어도 일 측면이 상기 뱅크로 둘러싸이는 발광물질층과; 상기 발광물질층 및 상기 제1 차단층 상부의 제2 차단층과; 상기 제2 차단층 상부의 제1 전자보조층; 그리고 상기 제1 전자보조층 상부의 제2 전극을 포함한다. 여기서, 상기 제1 정공보조층은 상기 뱅크에 가까워질수록 높아지는 높이를 가지며, 제1, 제2, 제3 화소영역의 제1 정공보조층은 서로 다른 두께를 가진다.
이에 따라, 마이크로 캐비티 효과를 구현하여, 광 효율을 높일 수 있으며, 전계발광 표시장치의 수명을 향상시킬 수 있다.

Description

전계발광 표시장치{Electroluminescent Device}
본 발명은 전계발광 표시장치에 관한 것으로, 특히, 개선된 광 효율을 갖는 발광다이오드를 포함하는 전계발광 표시장치에 관한 것이다.
평판표시장치 중 하나인 전계발광 표시장치(Electroluminescent Display Device)는 자체 발광형이기 때문에 액정표시장치(Liquid Crystal Display Device)에 비해 시야각 등이 우수하며, 백라이트가 필요하지 않기 때문에 경량 및 박형이 가능하고, 소비전력 측면에서도 유리하다.
또한, 전계발광 표시장치는 직류 저전압 구동이 가능하고 응답속도가 빠르며, 전부 고체이기 때문에 외부충격에 강하고 사용 온도 범위도 넓으며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
이러한 전계발광 표시장치는 적, 녹, 청색 부화소(sub-pixels)로 구성된 다수의 화소(pixel)를 포함하며, 적, 녹, 청색 부화소를 선택적으로 발광시켜 다양한 컬러 영상을 표시한다.
적, 녹, 청색 부화소에는 적, 녹, 청색 발광다이오드가 각각 구비되며, 적, 녹, 청색 발광다이오드는 적, 녹, 청색 발광물질을 각각 포함한다.
그런데, 적, 녹, 청색 발광물질은 서로 특성을 가진다. 이에 따라, 적, 녹, 청색 발광다이오드는 동일 조건에서 서로 다른 광 효율을 가지며, 이는 전계발광 표시장치의 수명을 저하시킨다.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 개선된 광 효율을 갖는 발광다이오드를 포함하는 전계발광 표시장치를 제공하고자 한다.
상기의 목적을 달성하기 위하여, 본 발명의 전계발광 표시장치는 제1, 제2, 제3 화소영역이 정의된 기판과; 상기 기판 상부의 상기 제1, 제2, 제3 화소영역 각각에 위치하는 제1 전극과; 상기 제1 전극의 가장자리를 덮는 뱅크와; 상기 제1 전극 상부에 적어도 일 측면이 상기 뱅크로 둘러싸이는 제1 정공보조층과; 상기 제1 정공보조층과 상기 뱅크 상부의 제1 차단층과; 상기 제1 차단층 상부에 적어도 일 측면이 상기 뱅크로 둘러싸이는 발광물질층과; 상기 발광물질층 및 상기 제1 차단층 상부의 제2 차단층과; 상기 제2 차단층 상부의 제1 전자보조층; 그리고 상기 제1 전자보조층 상부의 제2 전극을 포함하고, 상기 제1 정공보조층은 상기 뱅크에 가까워질수록 높아지는 높이를 가진다.
상기 뱅크는 친수성의 제1 뱅크와 소수성의 제2 뱅크를 포함한다.
상기 제1 정공보조층은 상기 제1 뱅크의 상면 및 측면과 접촉하고 상기 제2 뱅크의 측면과 접촉한다.
상기 제1 차단층은 상기 제2 뱅크의 상면 및 측면과 접촉한다.
상기 제1 정공보조층과 상기 제1 차단층 사이에 제2 정공보조층을 더 포함하고, 상기 제2 정공보조층은 상기 제2 뱅크의 상면 및 측면과 접촉한다.
상기 제1 뱅크와 상기 제2 뱅크는 일체로 이루어질 수 있다.
상기 제2 화소영역의 중앙에서 제1 정공보조층의 두께는 상기 제1 화소영역의 중앙에서 제1 정공보조층의 두께보다 작고 상기 제3 화소영역의 중앙에서 제1 정공보조층의 두께보다 크다.
상기 발광물질층의 두께는 상기 제3 화소영역의 중앙에서 제1 정공보조층의 두께보다 작거나 같다.
상기 제1 전자보조층과 상기 제2 전극 사이에 제2 전자보조층을 더 포함할 수 있다.
상기 기판과 상기 제1 전극 사이에 적어도 하나의 박막트랜지스터를 더 포함하고, 상기 제1 전극은 상기 적어도 하나의 박막트랜지스터와 연결된다.
본 발명에서는, 각 화소영역의 발광층 두께, 보다 상세하게는, 제1 정공보조층의 두께를 다르게 함으로써, 각 화소영역의 발광다이오드는 방출하는 광의 파장에 대응하여 마이크로 캐비티 효과에 해당하는 소자 두께를 가질 수 있다. 따라서, 광 효율을 높일 수 있으며, 전계발광 표시장치의 수명을 향상시킬 수 있다.
이러한 제1 정공보조층은 용액 공정을 통해 형성함으로써, 미세금속마스크 및/또는 적층되는 층의 개수를 최소화할 수 있으므로, 제조 비용 및 제조 공정을 감소시킬 수 있다.
게다가, 제1 정공보조층이 화소영역 별로 분리되어 형성됨으로써, 인접한 화소영역간에 누설 전류가 발생하는 것을 방지하고, 크로스토크 발생을 방지할 수 있다.
또한, 열 증착 공정을 통해 발광물질층을 형성함으로써, 용액 공정을 통해 형성되는 발광물질층에 비해 두께를 얇게 형성하여 광학적 효율을 더 높일 수 있다.
도 1은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 도면이다.
도 2는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 에너지 준위를 도시한 도면이다.
도 3은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 하나의 부화소에 대한 등가회로도이다.
도 5는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 하나의 부화소에 인가되는 다수의 신호를 개략적으로 도시한 타이밍도이다.
도 6은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 하나의 부화소에 대한 개략적 평면도이다.
도 7은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 하나의 부화소에 대한 개략적인 단면도로, 도 6의 VI-VI'선에 대응하는 단면을 도시한다.
도 8은 본 발명의 제2 실시예에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 도면이다.
도 9는 본 발명의 제2 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 전계발광 표시장치에 대하여 상세히 설명한다.
본 발명의 실시예에 따른 전계발광 표시장치는 적, 녹, 청색 발광다이오드를 포함하며, 적, 녹, 청색 발광다이오드는 각각 마이크로 캐비티(micro cavity) 효과가 적용된 구조를 가진다. 이에 따라 광 효율을 높일 수 있다.
보다 상세하게, 발광다이오드는 발광층에서 방출된 빛이 두 전극 사이에서 간섭을 일으키는 마이크로 캐비티 효과를 이용하여 파장을 선택적으로 증폭시켜 좁은 색 스펙트럼을 방출하도록 함으로써, 고색순도의 빛을 얻을 수 있고 정면에서 높은 효율을 갖도록 할 수 있다. 이러한 마이크로 캐비티 효과를 구현하기 위해, 적, 녹, 청색 발광다이오드는 서로 다른 소자 두께를 가진다. 여기서, 소자 두께는 제1 전극의 하면으로부터 제2 전극의 하면까지 거리로 정의될 수 있으며, 이러한 발광다이오드의 소자 두께는 두 전극 사이의 거리, 즉, 발광층의 두께를 조절함으로써 구현할 수 있다.
<제1 실시예>
도 1은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 도면이다.
도 1에 도시한 바와 같이, 기판(100) 상에 제1, 제2, 제3 화소영역(P1, P2, P3)이 정의되고, 각 화소영역(P1, P1, P3)에는 발광다이오드(De)가 형성된다.
각 발광다이오드(De)는 제1 전극(162)과 발광층(180) 그리고 제2 전극(190)을 포함하고, 발광층(180)은 제1 정공보조층(182)과 제2 정공보조층(183), 제1 차단층(184), 발광물질층(185), 제2 차단층(186), 제1 전자보조층(187) 및 제2 전자보조층(188)을 포함한다.
여기서, 제1, 제2, 제3 화소영역(P1, P2, P3)은 각각 적, 녹, 청색 부화소에 해당할 수 있고, 제1, 제2, 제3 화소영역(P1, P1, P3)의 발광다이오드(De)는 각각 적, 녹, 청색 발광다이오드일 수 있으며, 이에 제한되지 않는다.
보다 상세하게, 기판(100) 상의 제1, 제2, 제3 화소영역(P1, P2, P3) 각각에는 제1 전극(162)이 형성된다. 제1 전극(162)은 정공(hole)을 공급하는 애노드(anode)로, 비교적 높은 일함수를 가지는 도전성 물질로 이루어질 수 있다. 일례로, 제1 전극(162)은 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)와 같은 투명 도전성 물질로 형성될 수 있다.
한편, 본 발명의 전계발광 표시장치는 발광층(180)으로부터의 빛이 제2 전극(190)을 통해 외부로 출력되는 상부 발광 방식(top emission type)일 수 있다. 이러한 경우, 제1 전극(162) 하부에는 반사전극 또는 반사층이 더욱 형성될 수 있다. 예를 들어, 반사전극 또는 반사층은 은(silver: Ag)이나 알루미늄-팔라듐-구리(aluminum-palladium-copper: APC) 합금으로 이루어질 수 있다.
이와 달리, 제1 전극(162)은 반사전극을 포함할 수도 있다. 이때, 제1 전극(162)은 ITO/Ag/ITO나 ITO/APC/ITO의 적층 구조로 이루어질 수 있으며, ITO의 두께는 약 10 nm이고, Ag나 APC의 두께는 약 100 nm일 수 있다.
이러한 제1 전극(162)은 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 분리되어 형성된다.
이어, 각 화소영역(P1, P2, P3)의 제1 전극(162) 상부에는 발광층(180)이 형성된다.
발광층(180)은 제1 전극(162) 상부로부터 순차적으로 위치하는 제1 정공보조층(182)과 제2 정공보조층(183), 제1 차단층(184), 발광물질층(185), 제2 차단층(186), 제1 전자보조층(187) 및 제2 전자보조층(188)을 포함한다.
제1 정공보조층(182)은 정공주입층(hole injection layer: HIL)으로, 제1 전극(162)으로부터의 정공을 발광물질층(185)으로 원활하게 주입하는 역할을 한다.
제1 정공보조층(182)은 용액 공정(solution process)을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성되는데, 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 서로 다른 두께를 가지고 분리되어 형성된다.
즉, 제1, 제2, 제3 화소영역(P1, P2, P3)의 중앙에서 제1 정공보조층(182a, 182b, 182c)은 각각 제1, 제2, 제3 두께(t1, t2, t3)를 가지며, 제2 두께(t2)가 제3 두께(t3)보다 크고 제1 두께(t1)보다 작다. 이때, 제1 두께(t1)는 100 nm 내지 150 nm이고, 제2 두께(t2)는 60 nm 내지 110 nm이며, 제3 두께(t3)는 30 nm 내지 90 nm일 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
제1 정공보조층(182)은 비교적 전기 이동도가 높은 물질로 이루어질 수 있으며, 제1 정공보조층(182)의 전기 이동도, 즉, 정공 이동도는 10-3 cm2/V·s 이상인 것이 바람직하다. 이러한 제1 정공보조층(182)은 티오펜(thiophene) 및/또는 술포네이트(sulfonate)를 포함하는 아로마틱(aromatic) 화합물이나 알킬(alkyl) 및/또는 알콕시(alkoxy)를 포함하는 아로마틱 아민(aromatic amine) 화합물로 이루어질 수 있다. 예를 들어, 제1 정공보조층(182)은 PEDOT:PSS로 이루어질 수 있으며, 이에 제한되지 않는다.
제1 정공보조층(182) 상부의 제2 정공보조층(183)은 정공수송층(hole transport layer: HTL)으로, 제1 전극(162)으로부터의 정공을 발광물질층(185)으로 원활하게 전달하는 역할을 한다.
제2 정공보조층(183)은 열 증착 공정(thermal evaporation process)을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제2 정공보조층(183)은 서로 연결되며, 동일한 두께를 가진다.
이때, 제2 정공보조층(183)의 두께는 50 nm 내지 100 nm일 수 있다. 이러한 제2 정공보조층(183)의 두께는 제3 두께(t3)보다 크고 제2 두께(t2)보다 작을 수 있으며, 이에 제한되지 않는다.
제2 정공보조층(183) 상부의 제1 차단층(184)은 전자차단층(electron blocking layer: EBL)으로, 발광물질층(185) 내의 전자(electron)가 제2 정공보조층(183)으로 이동하는 것을 차단한다.
제1 차단층(184)은 열 증착 공정(thermal evaporation process)을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제1 차단층(184)은 서로 연결되며, 동일한 두께를 가진다.
여기서, 제1 차단층(184)의 두께는 5 nm 내지 10 nm일 수 있으며, 이에 제한되지 않는다.
이러한 제2 정공보조층(183)과 제1 차단층(184)의 각각은 아민계(amine) 화합물 또는 카바졸계(carbazole) 화합물로 이루어질 수 있다.
예를 들어, 제2 정공보조층(183)과 제1 차단층(184)의 각각은 하기 화학식1에서 표시되는 화합물들 중에서 선택될 수 있다. 이때, 제1 차단층(184)의 LUMO(lowest unoccupied molecular orbital) 에너지 준위는 제2 정공보조층(183) 및 발광물질층(185)의 LUMO 에너지 준위보다 높은 것이 바람직하며, 이에 대해 추후 상세히 설명한다.
[화학식1]
다음, 제1 차단층(184) 상부의 발광물질층(185)은 제1, 제2, 제3 화소영역(P1, P2, P3)에 각각 대응하는 제1, 제2, 제3 발광물질층(185a, 185b, 185c)을 포함한다.
제1, 제2, 제3 발광물질층(185a, 185b, 185c)은 각각의 미세금속마스크(fine metal mask)를 이용한 열 증착 공정(thermal evaporation process)을 통해 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 분리되어 형성된다.
제1 발광물질층(185a)은 적색 광을 방출하는 적색 발광물질로 이루어지고, 제2 발광물질층(185b)은 녹색 광을 방출하는 녹색 발광물질로 이루어지며, 제3 발광물질층(185c)은 청색 광을 방출하는 청색 발광물질로 이루어질 수 있다.
적색 발광물질은 카바졸(carbazole) 유도체나, 플루오렌(fluorene) 유도체, 이미다졸(imidazole) 유도체 또는 나프탈렌(naphthalene) 유도체로 이루어질 수 있고, 녹색 발광물질은 카바졸 유도체 또는 플루오렌 유도체로 이루어질 수 있으며, 청색 발광물질은 디스티릴아릴렌(distyrylarylene) 유도체나, 안트라센(anthracene) 유도체 또는 파이렌(pyrene) 유도체로 이루어질 수 있다.
여기서, 제1, 제2, 제3 발광물질층(185a, 185b, 185c)의 두께는 제3 두께(t3)보다 작거나 같을 수 있다. 이때, 제1 발광물질층(185a)과 제2 발광물질층(185b)의 두께는 동일하고, 제3 발광물질층(185c)의 두께는 제1 및 제2 발광물질층(185a, 185b)의 두께보다 작을 수 있다. 일례로, 제1 및 제2 발광물질층(185a, 185b)의 두께는 25 nm 내지 35 nm이고, 제3 발광물질층(185c)의 두께는 15 nm 내지 25 nm일 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
발광물질층(185) 상부의 제2 차단층(186)은 정공차단층(hole blocking layer: HBL)으로, 발광물질층(185) 내의 정공이 제1 전자보조층(187)으로 이동하는 것을 차단한다.
제2 차단층(186)은 열 증착 공정(thermal evaporation process)을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제2 차단층(186)은 서로 연결되며, 동일한 두께를 가진다.
이때, 제2 차단층(186)의 두께는 5 nm 내지 10 nm일 수 있으며, 이에 제한되지 않는다.
제2 차단층(186) 상부의 제1 전자보조층(187)은 전자수송층(electron transport layer: ETL)으로, 제2 전극(190)으로부터의 전자를 발광물질층(185)으로 원활하게 전달하는 역할을 한다.
제1 전자보조층(187)은 열 증착 공정(thermal evaporation process)을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제1 전자보조층(187)은 서로 연결되며, 동일한 두께를 가진다.
이때, 제1 전자보조층(187)의 두께는 10 nm 내지 20 nm일 수 있다. 이러한 1 전자보조층(187)의 두께는 제3 두께(t3)보다 작을 수 있으며, 이에 제한되지 않는다.
이러한 제1 전자보조층(187)과 제2 차단층(186)의 각각은 Alq3, 트리아졸(triazole) 유도체, 트리아진(triazine) 유도체, 옥사디아졸(oxadiazole) 유도체, 페난스롤린(phenanthroline) 유도체, 퀴녹살린(quinoxaline) 유도체, 플루오렌(fluorene) 유도체, 벤즈이미아졸(benzimidazole) 유도체로 이루어질 수 있다.
예를 들어, 제1 전자보조층(187)과 제2 차단층(186)의 각각은 하기 화학식2에서 표시되는 화합물들 중에서 선택될 수 있다.
[화학식2]
이때, 도 2에 도시한 바와 같이, 제2 차단층(186)의 HOMO(highest occupied molecular orbital) 에너지 준위는 제1 전자보조층(187) 및 발광물질층(185)의 HOMO 에너지 준위보다 낮은 것이 바람직하다.
도 2는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 에너지 준위를 도시한 도면이다.
여기서, 각 층의 아래쪽 선은 정공이 이동할 수 있는 가전자 띠(valence band)의 가장 높은 에너지 레벨로, HOMO(highest occupied molecular orbital) 에너지 준위라고 부르고, 위쪽 선은 전자가 이동할 수 있는 전도성 띠(conduction band)의 가장 낮은 에너지 레벨로, LUMO(lowest unoccupied molecular orbital)라 부른다. HOMO 에너지 준위와 LUMO 에너지 준위의 차이는 밴드 갭(band gap)이 된다.
전자와 정공의 이동을 위해, 인접한 층들의 HOMO 에너지 준위의 차이와 LUMO 에너지 준위의 차이 각각은 0.5 eV 이하인 것이 바람직하다.
일례로, 제1 정공보조층(182)의 HOMO 에너지 준위는 -5.2 eV이며 LUMO 에너지 준위는 -3.7 eV일 수 있다. 제2 정공보조층(183)의 HOMO 에너지 준위는 -5.7 eV이며 LUMO 에너지 준위는 -2.6 eV일 수 있다. 제1 차단층(184)의 HOMO 에너지 준위는 -5.7 eV이며 LUMO 에너지 준위는 -2.3 eV일 수 있다. 발광물질층(185)의 HOMO 에너지 준위는 -6.0 eV이며 LUMO 에너지 준위는 -2.9 eV일 수 있다. 제2 차단층(186)의 HOMO 에너지 준위는 -6.5 eV이며 LUMO 에너지 준위는 -2.9 eV일 수 있다. 제1 전자보조층(187)의 HOMO 에너지 준위는 -5.9 eV이며 LUMO 에너지 준위는 -3.0 eV일 수 있다.
한편, 제1 전극(162)의 페르미 준위(Fermi level)은 -4.8 eV이고, 제2 전자보조층(188)과 제2 전극(192)의 페르미 준위는 -3.2 eV일 수 있다.
다시 도 1을 참조하면, 제1 전자보조층(187) 상부의 제2 전자보조층(188)은 전자주입층(electron injection layer: EIL)으로, 제2 전극(190)으로부터의 전자를 발광물질층(185)으로 원활하게 주입하는 역할을 한다.
제2 전자보조층(188)은 열 증착 공정(thermal evaporation process)을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제2 전자보조층(188)은 서로 연결되며, 동일한 두께를 가진다.
이때, 제2 전자보조층(188)의 두께는 1 nm 내지 2 nm일 수 있으며, 이에 제한되지 않는다.
일례로, 제2 전자보조층(188)은 LiF로 이루어질 수 있으며, 제2 전자보조층(188)은 생략될 수도 있다.
이러한 본 발명의 제1 실시예에서는 용액 공정을 통해 제1 정공보조층(182)을 형성하고, 열 증착 공정을 통해 발광층(180)의 나머지 층들을 형성함으로써, 발광층(180) 형성 시 3장의 미세금속마스크만이 필요하다.
다음, 제2 전자보조층(188) 상부에는 제2 전극(190)이 형성된다. 제2 전극(190)은 전자를 공급하는 캐소드(cathode)로, 비교적 낮은 일함수를 가지는 도전성 물질로 이루어질 수 있으며, 실질적으로 제1, 제2, 제3 화소영역(P1, P2, P3)을 포함하는 기판(100) 전면에 형성될 수 있다.
앞서 언급한 바와 같이, 본 발명의 전계발광 표시장치는 상부 발광 방식일 수 있으며, 이때, 제2 전극(190)은 빛이 투과되도록 비교적 얇은 두께를 가질 수 있다. 예를 들어, 제2 전극(190)의 두께는 8 nm 내지 13 nm일 수 있으며, 이에 제한되지 않는다.
이러한 제2 전극(190)은 알루미늄(Al)과 마그네슘(Mg), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 일례로, 제2 전극(190)은 마그네슘과 은 합금으로 이루어질 수 있는데, 제2 전자보조층(188)이 있을 경우 은의 함량이 마그네슘의 함량보다 크고, 제2 전자보조층(188)이 생략될 경우 마그네슘의 함량이 은의 함량보다 클 수 있다.
한편, 제2 전극(190) 상부에는 캐핑층(capping layer, CPL)(195)이 형성된다. 캐핑층(195)은 제2 전극(190)과 마찬가지로 실질적으로 기판(100) 전면에 형성될 수 있으며, 캐핑층(195)의 두께는 50 nm 내지 100 nm일 수 있다.
캐핑층(195)은 비교적 높은 굴절률을 갖는 유기물질로 이루어질 수 있으며, 이때, 표면 플라즈마 공진(surface plasma resonance)에 의해 캐핑층(195)을 따라 이동하는 빛의 파장이 증폭되고 이로 인해 피크(peak)의 세기(intensity)가 증가하여, 상부 발광 방식 전계발광 표시장치에서의 광 효율을 향상시킬 수 있다. 일례로, 캐핑층(195)은 아민계(amine) 화합물 또는 카바졸계(carbazole) 화합물로 이루어질 수 있다.
이러한 캐핑층(195)은 생략될 수도 있다.
이와 같이, 본 발명의 제1 실시예에서는, 각 화소영역(P1, P2, P3)의 발광층(180) 두께, 보다 상세하게는, 제1 정공보조층(182)의 두께를 다르게 함으로써, 각 화소영역(P1, P2, P3)의 발광다이오드(De)는 방출하는 광의 파장에 대응하여 마이크로 캐비티 효과에 해당하는 소자 두께를 가질 수 있으며, 이에 따라, 광 효율을 높일 수 있다.
이때, 용액 공정을 통해 제1 정공보조층(182)을 형성함으로써 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 제1 정공보조층(182)의 두께를 다르게 할 수 있다. 따라서, 열 증착 공정을 통해 제1 정공보조층을 형성하는 경우와 비교하여, 미세금속마스크 및/또는 적층되는 층의 개수를 최소화할 수 있으므로, 제조 비용 및 제조 공정을 감소시킬 수 있다.
게다가, 제1 정공보조층(182)이 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 분리되어 형성됨으로써, 비교적 전기 이동도가 높은 제1 정공보조층(182)를 통해 인접한 화소영역(P1, P2, P3)간에 누설 전류(leakage current)가 발생하는 것을 방지하고, 크로스토크 발생을 방지할 수 있다.
또한, 열 증착 공정을 통해 발광물질층(185)을 형성함으로써, 용액 공정을 통해 형성되는 발광물질층에 비해 두께를 얇게 형성하여 광학적 효율을 더 높일 수 있다.
한편, 앞선 실시예에서는 상부 발광 방식 전계발광 표시장치에 대해 설명하였으나, 본 발명은 이에 제한되지 않으며, 본 발명은 발광층(180)으로부터의 빛이 제1 전극(162)을 통해 외부로 출력되는 하부 발광 방식(bottom emission type) 전계발광 표시장치에도 적용될 수 있다.
이러한 본 발명의 제1 실시예에 따른 전계발광 표시장치의 단면 구조에 대해 도 3을 참조하여 보다 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 3에 도시한 바와 같이, 제1, 제2, 제3 화소영역(P1, P2, P3)이 정의된 기판(100) 상에 제1, 제2, 제3, 제4, 제5 절연막(110, 120, 130, 140, 150)이 순차적으로 형성된다. 제1, 제2, 제3 화소영역(P1, P2, P3)은 각각 적, 녹, 청색 부화소 영역일 수 있다.
도시하지 않았지만, 기판(100)과 제5 절연막(150) 사이의 각 화소영역(P1, P2, P3)에는 적어도 하나의 박막트랜지스터와 적어도 하나의 커패시터가 형성될 수 있다.
기판(100)은 유리기판이나 플라스틱기판일 수 있다. 일례로, 플라스틱 기판으로 폴리이미드가 사용될 수 있으며, 이에 제한되지 않는다.
여기서, 제1 절연막(110)은 버퍼층이고, 제2 절연막(120)은 게이트 절연막이며, 제3 절연막(130)은 제1 층간절연막이고, 제4 절연막(140)은 제2 층간절연막이며, 제5 절연막(150)은 오버코트층일 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 필요에 따라 기판(100) 상에 형성되는 절연막(110, 120, 130, 140, 150)의 종류 및 개수는 달라질 수 있다.
제5 절연막(150) 상의 각 화소영역(P1, P2, P3)에는 제1 전극(162)이 형성된다. 제1 전극(162)은 비교적 일함수가 높은 도전성 물질로 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 분리되어 형성된다.
도시하지 않았지만, 제1 전극(162)은 적어도 하나의 박막트랜지스터의 드레인 전극과 전기적으로 연결된다.
제1 전극(162) 상부에는 친수성의 제1 뱅크(172)가 형성된다. 제1 뱅크(172)는 제1 전극(162)의 가장자리와 중첩하며, 제1 전극(162)의 가장자리를 덮는다. 이때, 제1 뱅크(172)는 제1 전극(162)의 상면 일부 및 측면과 접촉한다.
이러한 제1 뱅크(172)는 친수성 특성을 갖는 물질, 일례로, 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 제1 뱅크(172)는 폴리이미드로 형성될 수도 있다.
또한, 제1 뱅크(172) 상부에는 소수성의 제2 뱅크(174)가 형성된다. 이때, 제2 뱅크(174)의 적어도 상면은 소수성이며, 제2 뱅크(174)의 측면은 소수성 또는 친수성일 수 있다.
제2 뱅크(174)는 제1 뱅크(172)보다 좁은 폭을 가지며, 제1 뱅크(172)의 가장자리를 노출한다. 예를 들어, 제1 뱅크(172)의 폭은 13 ㎛ 내지 15 ㎛일 수 있고, 제2 뱅크(174)의 폭은 20 ㎛ 내지 25 ㎛일 수 있으며, 이에 제한되지 않는다.
이러한 제2 뱅크(174)는 제1 전극(162)의 가장자리와 중첩할 수 있다. 이와 달리, 제2 뱅크(174)는 제1 전극(162)과 중첩하지 않고 이격될 수도 있다.
또한, 제2 뱅크(174)는 제1 뱅크(172)보다 두꺼운 두께를 가진다. 예를 들어, 제1 뱅크(172)의 두께는 0.2 ㎛ 내지 0.5 ㎛일 수 있고, 제2 뱅크(174)의 두께는 1 ㎛ 내지 1.5 ㎛일 수 있으며, 이에 제한되지 않는다.
이러한 제2 뱅크(174)는 소수성 특성을 갖는 유기절연물질로 형성될 수 있다. 이와 달리, 제2 뱅크(174)는 친수성 특성을 갖는 유기물질로 형성된 후 소수성 처리될 수 있다.
한편, 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)는 동일 물질로 이루어지고, 일체로 형성될 수도 있다. 일례로, 상면이 소수성인 유기물층을 기판(100) 전면에 형성한 다음, 투과부와 차단부 및 반투과부를 포함하는 마스크를 이용하여 이를 패터닝함으로써, 서로 다른 폭과 두께를 갖는 제1 뱅크(172)와 제2 뱅크(174)를 형성할 수도 있다.
제1 뱅크(172)와 제2 뱅크(174)는 제1 전극(162)의 중앙부를 노출하며, 노출된 제1 전극(162) 상부에는 발광층(180)이 형성된다. 발광층(180)은 제1 전극(162) 상부로부터 순차적으로 위치하는 제1 정공보조층(182)과 제2 정공보조층(183), 제1 차단층(184), 발광물질층(185), 제2 차단층(186), 제1 전자보조층(187) 및 제2 전자보조층(188)을 포함한다. 여기서, 제1 정공보조층(182)은 용액 공정을 통해 형성되고, 제2 정공보조층(183)과, 제1 차단층(184), 발광물질층(185), 제2 차단층(186), 제1 전자보조층(187) 및 제2 전자보조층(188)은 열 증착 공정을 통해 형성된다.
보다 상세하게, 노출된 제1 전극(162) 상부에는 제1 정공보조층(182)이 형성된다. 제1 정공보조층(182)은 적어도 일 측면이 제2 뱅크(174)에 의해 둘러싸이며, 제1 뱅크(172)의 상면 및 측면과 접촉하고 제2 뱅크(174)의 측면과 접촉한다.
제1 정공보조층(182)은 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 서로 다른 두께를 가지고 분리되어 형성된다. 즉, 제1, 제2, 제3 화소영역(P1, P2, P3)의 중앙에서 제1 정공보조층(182a, 182b, 182c)은 각각 제1, 제2, 제3 두께(t1, t2, t3)를 가지며, 제2 두께(t2)가 제3 두께(t3)보다 크고 제1 두께(t1)보다 작다.
이러한 제1 정공보조층(182)은 용액 공정을 통해 형성된다. 이때, 제1 정공보조층(182)의 제1 전극(162)과 접촉하는 부분은 균일한 두께 및 높이를 가지며, 제2 뱅크(174)에 가까워질수록 제1 정공보조층(182)의 높이는 높아진다. 즉, 용액이 건조될 때, 제2 뱅크(174)에 인접한 부분과 다른 부분에서 용매의 건조 속도 차이에 의해, 제2 뱅크(174)에 인접한 부분에서 제1 정공보조층(182)은 제2 뱅크(174)에 가까워질수록 그 높이가 높아진다.
용액 공정으로는 스핀 코팅법이나 잉크젯 프린팅법 또는 스크린 프린팅법이 사용될 수 있으며, 이에 제한되지 않는다.
제1 정공보조층(182) 상부에는 제2 정공보조층(183)이 형성된다. 제2 정공보조층(183)은 실질적으로 기판(100) 전면에 형성될 수 있다.
이러한 제2 정공보조층(183)은 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제2 정공보조층(183)은 제1 전극(162) 상부와 제2 뱅크(174)의 측면 및 상면에도 위치하고, 제2 뱅크(174)의 측면 및 상면과 접촉한다. 또한, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제2 정공보조층(183)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
제2 정공보조층(183) 상부에는 제1 차단층(184)이 형성된다. 제1 차단층(184)은 실질적으로 기판(100) 전면에 형성될 수 있다.
이러한 제1 차단층(184)은 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1 차단층(184)은 제1 전극(162) 상부와 제2 뱅크(174)의 측면 및 상면 상부에도 위치하고, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제1 차단층(184)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
다음, 제1 차단층(184) 상부에는 발광물질층(185)이 형성된다. 발광물질층(185)은 제1, 제2, 제3 화소영역(P1, P2, P3)에 각각 대응하는 제1, 제2, 제3 발광물질층(185a, 185b, 185c)을 포함한다. 제1, 제2, 제3 발광물질층(185a, 185b, 185c)의 각각은 제2 뱅크(174)에 의해 둘러싸이며, 각 화소영역(P1, P2, P2)에서 실질적으로 균일한 두께를 가진다. 여기서, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제1, 제2, 제3 발광물질층(185a, 185b, 185c) 각각은, 하부의 제1 정공보조층(182)에 의해 제2 뱅크(174)에 인접한 부분에서 제2 뱅크(174)에 가까워질수록 그 높이가 높아질 수 있다.
제1 발광물질층(185a)은 적색 광을 방출하는 적색 발광물질로 이루어지고, 제2 발광물질층(185b)은 녹색 광을 방출하는 녹색 발광물질로 이루어지며, 제3 발광물질층(185c)은 청색 광을 방출하는 청색 발광물질로 이루어질 수 있다.
제1, 제2, 제3 발광물질층(185a, 185b, 185c)은 미세금속마스크를 이용한 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 분리되어 형성된다. 즉, 제1 발광물질층(185a)은 제1 미세금속마스크를 이용한 열 증착 공정을 통해 제1 화소영역(P1)에 형성되고, 제2 발광물질층(185b)은 제2 미세금속마스크를 이용한 열 증착 공정을 통해 제2 화소영역(P2)에 형성되며, 제3 발광물질층(185c)은 제3 미세금속마스크를 이용한 열 증착 공정을 통해 제3 화소영역(P3)에 형성된다.
발광물질층(185) 상부에는 제2 차단층(186)이 형성된다. 제2 차단층(186)은 실질적으로 기판(100) 전면에 형성될 수 있다.
이러한 제2 차단층(186)은 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제2 차단층(186)은 제1 전극(162) 상부와 제2 뱅크(174)의 측면 및 상면 상부에도 위치하고, 제2 차단층(186)은 제2 뱅크(174)의 측면 및 상면에 위치하는 제1 차단층(184)과 접촉한다. 또한, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제2 차단층(186)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
제2 차단층(186) 상부에는 제1 전자보조층(187)이 형성된다. 제1 전자보조층(187)은 실질적으로 기판(100) 전면에 형성될 수 있다.
이러한 제1 전자보조층(187)은 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1 전자보조층(187)은 제1 전극(162) 상부와 제2 뱅크(174)의 측면 및 상면 상부에도 위치하고, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제1 전자보조층(187)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
제1 전자보조층(187) 상부에는 제2 전자보조층(188)이 형성된다. 제2 전자보조층(188)은 실질적으로 기판(100) 전면에 형성될 수 있다.
이러한 제2 전자보조층(188)은 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제2 전자보조층(188)은 제1 전극(162) 상부와 제2 뱅크(174)의 측면 및 상면 상부에도 위치하고, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제2 전자보조층(188)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
제2 전자보조층(188) 상부에는 제2 전극(190)이 형성된다. 제2 전극(190)은 실질적으로 기판(100) 전면에 형성될 수 있다. 이에 따라, 제2 전극(190)은 제1 전극(162) 상부와 제2 뱅크(174)의 측면 및 상면 상부에도 위치하고, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제2 전극(190)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
각 화소영역(P1, P2, P3)의 제1 전극(162)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 이룬다.
제2 전극(190) 상부에는 캐핑층(195)이 형성된다. 캐핑층(195)은 실질적으로 기판(100) 전면에 형성될 수 있다. 이에 따라, 캐핑층(195)은 제1 전극(162) 상부와 제2 뱅크(174)의 측면 및 상면 상부에도 위치하고, 제1, 제2, 제3 화소영역(P1, P2, P3)의 캐핑층(195)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
이와 같이, 본 발명의 제1 실시예에서는 제1 전극(162)의 가장자리를 덮는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)를 형성하고, 제1 전극(162) 상부에 용액 공정을 통해 각 화소영역(P1, P2, P3)별로 분리된 제1 정공보조층(182a, 182b, 183c)을 형성한다. 이어, 제1 정공보조층(182a, 182b, 183c) 상부에 열 증착 공정을 통해 제2 정공보조층(183)과, 제1 차단층(184), 발광물질층(185a, 185b, 185c), 제2 차단층(186), 제1 전자보조층(187) 및 제2 전자보조층(188)을 순차적으로 형성하며, 발광물질층(185a, 185b, 185c) 형성 시에만 미세금속마스크를 이용한다.
따라서, 미세금속마스크 및/또는 적층되는 층의 개수를 최소화할 수 있으므로, 제조 비용 및 제조 공정을 감소시킬 수 있다.
게다가, 제1 정공보조층(182a, 182b, 183c)이 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 분리되어 형성됨으로써, 비교적 전기 이동도가 높은 제1 정공보조층(182a, 182b, 183c)를 통해 인접한 화소영역(P1, P2, P3)간에 누설 전류(leakage current)가 발생하는 것을 방지하고, 크로스토크 발생을 방지할 수 있다.
또한, 제1, 제2, 제3 화소영역(P1, P2, P3)에 각각 대응하는 제1 정공보조층(182a, 182b, 183c)의 두께를 다르게 함으로써, 제1, 제2, 제3 화소영역(P1, P2, P3)에 각각 대응하는 발광층(180a, 180b, 180c)의 두께를 다르게 하여, 마이크로 캐비티 효과를 구현할 수 있다.
또한, 열 증착 공정을 통해 발광물질층(185a, 185b, 185c)을 형성함으로써, 용액 공정을 통해 형성되는 발광물질층에 비해 두께를 얇게 형성하여 광학적 효율을 더 높일 수 있다.
이러한 전계발광 표시장치의 각 부화소는 발광층을 제외하고 동일한 구성을 가지며, 이러한 부화소 구성에 대해 도 4 내지 도 7을 참조하여 보다 상세히 설명한다.
도 4는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 하나의 부화소에 대한 등가회로도이다.
도 4에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치의 하나의 부화소는 구동 박막트랜지스터(DTr)와 제1 내지 제6 박막트랜지스터(T1 내지 T6), 발광 다이오드(De) 그리고 스토리지 커패시터(Cst)를 포함한다.
여기서, 제1 내지 제6 박막트랜지스터(T1 내지 T6)와 구동 박막트랜지스터(DTr)는 전하를 옮기는 캐리어로 정공(hole)이 사용되는 p형 박막트랜지스터이다. 그러나, 본 발명은 이에 제한되지 않으며, 제1 내지 제6 박막트랜지스터(T1 내지 T6)와 구동 박막트랜지스터(DTr)는 전하를 옮기는 캐리어로 자유전자가 사용되는 n형 박막트랜지스터일 수 있다.
보다 상세하게, 제1 박막트랜지스터(T1)의 게이트는 n번째(n은 자연수) 스캔신호(Scan(n))를 전달하는 n번째 스캔 배선에 연결되고, 제1 박막트랜지스터(T1)의 소스는 제1 노드(N1)에 연결되며, 제1 박막트랜지스터(T1)의 드레인은 제2 노드(N2)에 연결된다. 제2 박막트랜지스터(T2)의 게이트는 n번째 스캔 배선에 연결되고, 제2 박막트랜지스터(T2)의 소스는 데이터 전압(Vdata)을 공급하는 데이터 배선에 연결되며, 제2 박막트랜지스터(T2)의 드레인은 제3 노드(N3)에 연결된다. 제3 박막트랜지스터(T3)의 게이트는 발광 제어 신호(EM(n))를 전달하는 발광 제어 배선에 연결되고, 제3 박막트랜지스터(T3)의 소스는 고전위 전압(VDD)을 공급하는 고전위 배선에 연결되며, 제3 박막트랜지스터(T3)의 드레인은 제3 노드(N3)에 연결된다. 제4 박막트랜지스터(T4)의 게이트는 발광 제어 배선에 연결되고, 제4 박막트랜지스터(T4)의 소스는 제2 노드(N2)에 연결되며, 제4 박막트랜지스터(T4)의 드레인은 제4 노드(N4)에 연결된다. 제5 박막트랜지스터(T5)의 게이트는 (n-1)번째 스캔 신호(Scan(n-1))를 전달하는 (n-1)번째 스캔 배선에 연결되고, 제5 박막트랜지스터(T5)의 소스는 초기화 전압(Vinit)을 공급하는 초기화 배선에 연결되며, 제5 박막트랜지스터(T5)의 드레인은 제1 노드(N1)에 연결된다. 제6 박막트랜지스터(T6)의 게이트는 (n-1)번째 스캔 배선에 연결되고, 제6 박막트랜지스터(T6)의 소스는 초기화 배선에 연결되며, 제6 박막트랜지스터(T6)의 드레인은 제4 노드(N4)에 연결된다.
또한, 구동 박막트랜지스터(DTr)의 게이트는 제1 노드(N1)에 연결되고, 구동 박막트랜지스터(DTr)의 소스는 제3 노드(N3)에 연결되며, 구동 박막트랜지스터(DTr)의 드레인은 제2 노드(N2)에 연결된다.
한편, 스토리지 커패시터(Cst)의 제1 커패시터 전극은 제1 노드(N1)에 연결되고, 제2 커패시터 전극은 고전위 배선에 연결된다. 또한, 발광 다이오드(De)의 애노드는 제4 노드(N4)에 연결되고, 발광 다이오드(De)의 캐소드는 접지와 연결된다. 이와 달리, 발광 다이오드(De)의 캐소드는 저전위 전압(VSS)을 공급하는 저전위 배선에 연결될 수도 있다.
이에 따라, 제1 노드(N1)에는 구동 박막트랜지스터(DTr)의 게이트와, 제1 박막트랜지스터T1)의 소스, 제5 박막트랜지스터(T5)의 드레인, 그리고 스토리지 커패시터(Cst)의 제1 커패시터 전극이 접속되고, 제2 노드(N2)에는 구동 박막트랜지스터(DTr)의 드레인과, 제1 박막트랜지스터(T1)의 드레인, 그리고 제4 박막트랜지스터(T4)의 소스가 접속되며, 제3 노드(N3)에는 구동 박막트랜지스터(DTr)의 소스와, 제2 박막트랜지스터(T2)의 드레인, 그리고 제3 박막트랜지스터(T3)의 드레인이 접속되고, 제4 노드(N4)에는 제4 박막트랜지스터(T4)의 드레인과, 제6 박막트랜지스터(T6)의 드레인, 그리고 발광 다이오드(De)의 애노드가 접속된다.
스토리지 커패시터(Cst)는 구동 박막트랜지스터(DTr)의 게이트 전압과 문턱전압(Vth)을 다음 프레임까지 저장하여 유지한다.
이러한 본 발명의 제1 실시예에 따른 전계발광 표시장치의 부화소의 구동에 대해 도 5를 참조하여 설명한다.
도 5는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 하나의 부화소에 인가되는 다수의 신호를 개략적으로 도시한 타이밍도로, 한 프레임(frame)을 도시한다.
도 5에 도시한 바와 같이, 한 프레임(F1)은 제1, 제2 및 제3 구간(t11, t12, t13)을 포함한다. 여기서, 제1 구간(t11)은 센싱 구간(sensing period)이고, 제2 구간(t12)은 프로그래밍 구간(programming period)이며, 제3 구간(t13)은 발광 구간(light-emitting period)이다. 여기서, 제1 구간(t11)은 초기화(initializing) 단계를 포함할 수 있다.
제1 구간(t11)에서, n번째 스캔 신호(Scan(n))와 발광 제어 신호(EM(n))는 하이 레벨(high level)을 가진다. 이에 따라, 제1 내지 제4 박막트랜지스터(T1 내지 T4)는 턴오프 상태가 된다.
반면, 제1 구간(t11)에서, (n-1)번째 스캔 신호(Scan(n-1))는 하이 레벨을 가지다 로우 레벨(low level)을 가지며, (n-1)번째 스캔 신호(Scan(n-1))가 로우 레벨을 가질 때, 제5 및 제6 박막트랜지스터(T5, T6)는 턴온 상태가 된다. 이에 따라, 초기화 전압(Vinit)은 제5 박막트랜지스터(T5)를 통해 제1 노드(N1)에 인가되고 제6 박막트랜지스터(T6)를 통해 제4 노드(N4)에 인가되어, 제1 및 제4 노드(N1, N4)는 초기화 전압(Vinit)이 된다. 이어, (n-1)번째 스캔 신호(Scan(n-1))는 하이 레벨을 가져 제5 및 제6 박막트랜지스터(T5, T6)는 턴오프 상태가 된다.
다음, 제2 구간(t12)에서, 발광 제어 신호(EM(n))는 하이 레벨을 가지며, 제3 및 제4 박막트랜지스터(T3, T4)는 턴오프 상태를 유지한다.
반면, 제2 구간(t12)에서, (n-1)번째 스캔 신호(Scan(n-1))는 하이 레벨을 가지다 로우 레벨을 가지며, n번째 스캔 신호(Scan(n))는 로우 레벨을 가지다 하이 레벨을 가진다.
보다 상세하게, (n-1)번째 스캔 신호(Scan(n-1))가 하이 레벨을 가질 때, 제5 및 제6 박막트랜지스터(T5, T6)는 턴오프 상태가 되고, n번째 스캔 신호(Scan(n))는 로우 레벨을 가져 제1 및 제2 박막트랜지스터(T1, T2)는 턴온 상태가 된다. 이에 따라, 데이터 전압(Vdata)이 제2 박막트랜지스터(T2)를 통해 제3 노드(N3)에 공급되어 제3 노드(N3)는 데이터 전압(Vdata)이 된다. 또한, 제1 노드(N1)의 초기화 전압(Vinit)은 제1 박막트랜지스터(T1)를 통해 방전되며, 제1 노드(N1)의 전압이 구동 박막트랜지스터(DTr)의 문턱전압(Vth)과 같아질 때까지 방전되어, 제1 노드(N1)는 문턱전압(Vth)이 된다. 이어, n번째 스캔 신호(Scan(n))는 하이 레벨을 가져 제1 및 제2 박막트랜지스터(T1, T2)는 턴오프 상태가 되고, 제1 노드(N1)의 문턱전압(Vth)은 스토리지 커패시터(Cst)에 저장된다.
다음, (n-1)번째 스캔 신호(Scan(n-1))는 로우 레벨을 질 때, 제5 및 제6 박막트랜지스터(T5, T6)는 턴온 상태가 되고, n번째 스캔 신호(Scan(n))는 하이 레벨을 가져 제1 및 제2 박막트랜지스터(T1, T2)는 턴오프 상태를 유지한다. 이때, 초기화 전압(Vinit)은 제5 박막트랜지스터(T5)를 통해 제1 노드(N1)에 인가되고 제6 박막트랜지스터(T6)를 통해 제4 노드(N4)에 인가된다. 이에 따라, 제1 노드(N1)는 저장된 문턱전압(Vth)과 인가된 초기화 전압(Vinit)의 합이 되고, 제4 노드(N4)는 초기화 전압(Vinit)이 된다.
다음, 제3 구간(t13)에서, (n-1)번째 스캔 신호(Scan(n-1))는 하이 레벨을 가져 제5 및 제6 박막트랜지스터(T5, T6)는 턴오프 상태가 된다.
반면, n번째 스캔 신호(Scan(n))는 로우 레벨을 가지다 하이 레벨을 가지며, 발광 제어 신호(EM(n))는 로우 레벨을 가진다. n번째 스캔 신호(Scan(n))가 로우 레벨을 가질 때, 제2 박막트랜지스터(T2)가 턴온 상태가 되어 데이터 전압(Vdata)이 제3 노드(N3)에 인가되고, 발광 제어 신호(EM(n))가 로우 레벨을 가져 제3 및 제4 박막트랜지스터(T3, T4)가 턴온 상태가 됨으로써, 데이터 전압(Vdata)에 대응하여 발광 다이오드(De)가 발광한다.
이러한 본 발명의 제1 실시예에 따른 전계발광 표시장치의 부화소의 평면 및 단면 구조에 대해 도 6 및 도 7을 참조하여 보다 상세히 설명한다.
도 6은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 하나의 부화소에 대한 개략적 평면도이다.
도 6에 도시한 바와 같이, 제1 방향을 따라 연장된 스캔 배선(122)이 형성된다. 스캔 배선(122)은 서로 이격된 제1 및 제2 스캔 배선(122a, 122b)을 포함한다. 제1 스캔 배선(122a)은 (n-1)번째 스캔 배선에 해당하고, 제2 스캔 배선(122b)은 n번째 스캔 배선에 해당한다. 이러한 스캔 배선(122)은 게이트 배선이라 일컬어질 수도 있다. 여기서, 제2 스캔 배선(122b)은 제2 방향을 따라 연장된 돌출부를 가질 수 있다.
또한, 스캔 배선(122)과 동일 물질로 동일 층에 발광 제어 배선(124) 및 제1 커패시터 전극(128)이 형성된다. 발광 제어 배선(124)은 제2 스캔 배선(122b)에 인접하여 위치하고 제2 스캔 배선(122b)과 이격되어 제1 방향을 따라 연장되며, 제1 커패시터 전극(128)은 제2 스캔 배선(122b)과 발광 제어 배선(124) 사이에 위치한다.
이어, 제2 커패시터 전극(132) 및 초기화 배선(134)이 스캔 배선(122)과 다른 층에 형성된다. 제2 커패시터 전극(132) 및 초기화 배선(134)은 스캔 배선(122)과 동일 물질로 이루어질 수 있다.
제2 커패시터 전극(132)은 제2 스캔 배선(122b)과 발광 제어 배선(124) 사이에 위치하고, 제1 커패시터 전극(128)과 중첩하여 스토리지 커패시터(Cst)를 이루며, 제1 커패시터 전극(128) 상부에 커패시터 홀(132a)을 가진다. 초기화 배선(134)은 제1 스캔 배선(122a)에 인접하여 위치하고 제1 스캔 배선(122a)과 이격되어 제1 방향을 따라 연장된다.
다음, 제2 방향을 따라 연장된 데이터 배선(141)과 고전위 배선(142)이 형성된다. 데이터 배선(141) 및 고전위 배선(142)은 스캔 배선(122), 발광 제어 배선(124) 및 초기화 배선(134)과 다른 층에 형성되고, 스캔 배선(122), 발광 제어 배선(124) 및 초기화 배선(134)과 교차한다. 고전위 배선(142)은 제1 및 제2 커패시터 전극(128, 132)과 중첩하며, 제2 커패시터 전극(132)과 전기적으로 연결된다. 데이터 배선(141)은 제1 커패시터 전극(128)과 이격되고 제2 커패시터 전극(132)과 중첩할 수 있다.
또한, 데이터 배선(141) 및 고전위 배선(142)과 동일 물질로 동일 층에 제1, 제2, 제3 전극 패턴(144, 146, 148)이 형성된다. 제1 전극 패턴(144)는 제2 스캔 배선(122b)과 중첩하여 교차하고, 제1 및 제2 커패시터 전극(128, 132)과 중첩하며, 제1 커패시터 전극(128)과 전기적으로 연결된다. 제2 전극 패턴(146)은 발광 제어 배선(124)과 중첩하여 교차한다. 제3 전극 패턴(148)은 제1 스캔 배선(122a)과 중첩하여 교차하며, 초기화 배선(134)과도 중첩한다.
한편, 반도체층(112)이 제1 및 제2 스캔 배선(122a, 122b), 발광 제어 배선(124), 제1 및 제2 커패시터 전극(128, 132), 초기화 배선(134), 데이터 배선(141), 고전위 배선(142), 그리고 제1, 제2, 제3 전극 패턴(144, 146, 148)과 다른 층에 형성된다. 반도체층(112)은 다수의 부분이 일체로 이루어진 패턴으로 구성될 수 있으며, 제1 및 제2 스캔 배선(122a, 122b), 발광 제어 배선(124), 제1 및 제2 커패시터 전극(128, 132), 초기화 배선(134), 데이터 배선(141), 고전위 배선(142), 그리고 제1, 제2, 제3 전극 패턴(144, 146, 148)과 중첩 및/또는 교차한다. 이러한 반도체층(112)은 제1 내지 제6 박막트랜지스터(T1 내지 T6)와 구동 박막트랜지스터(DTr) 각각의 액티브층과 소스 및 드레인 영역이 되며, 소스 및 드레인 영역에 대응하여 불순물이 도핑될 수 있다.
여기서, 제2 스캔 배선(122b)에는 제1 박막트랜지스터(T1)와 제2 박막트랜지스터(T2)가 연결되어 온/오프 되고, 발광 제어 배선(124)에는 제3 박막트랜지스터(T3)와 제4 박막트랜지스터(T4)가 연결되어 온/오프 되며, 제1 스캔 배선(122a)에는 제5 박막트랜지스터(T5)와 제6 박막트랜지스터(T6)가 연결되어 온/오프 된다. 이때, 제1 및 제2 스캔 배선(122a, 122b)과 발광 제어 배선(124)의 일부는 제1 내지 제6 박막트랜지스터(T1 내지 T6)의 게이트 전극이 되며, 발광 제어 배선(124)의 일부(126)는 제4 박막트랜지스터(T4)의 게이트 전극이 된다.
또한, 구동 박막트랜지스터(DTr)가 제2 스캔 배선(122b)과 발광 제어 배선(124) 사이에 위치하며, 구동 박막트랜지스터(DTr)는 제1 내지 제5 박막트랜지스터(T1 내지 T5) 및 스토리지 커패시터(Cst)와 연결된다.
한편, 제1 전극(162)이 실질적으로 부화소 영역 전면에 형성되어 제1 내지 제6 박막트랜지스터(T1 내지 T6)와 구동 박막트랜지스터(DTr) 및 스토리지 커패시터(Cst)를 덮는다. 제1 전극(162)은 제4 박막트랜지스터(T4)를 통해 구동 박막트랜지스터(DTr)와 전기적으로 연결된다. 또한, 제1 전극(162)은 데이터 배선(151)과 이격되어 있는 것으로 도시되어 있으나, 이에 제한되지 않는다. 즉, 제1 전극(162)은 데이터 배선(151)과 부분적으로 중첩할 수 있다. 이때, 제1 전극(162)은 데이터 배선(151)의 마주보는 제1 및 제2 변 중 어느 하나와 중첩하고 나머지 하나와 이격되어 있을 수 있다. 이와 달리, 제1 전극(162)은 데이터 배선(151)의 마주보는 제1 및 제2 변 모두와 중첩할 수도 있다.
다음, 제1 방향을 따라 제1 뱅크(172)가 형성된다. 제1 뱅크(172)는 제1 전극(162)의 가장자리를 덮으며, 제1 전극(162)의 중앙부를 노출하는 제1 개구부(172a)를 가진다. 이러한 제1 뱅크(172)는 친수성 특성을 가진다.
또한, 제1 뱅크(172) 상부에는 제2 뱅크(174)가 형성된다. 제2 뱅크(174)는 제1 전극(162)의 가장자리를 덮으며, 제1 전극(162)의 중앙부를 노출하는 제2 개구부(174a)를 가진다. 여기서, 제2 뱅크(174)는 제1 뱅크(172)와 중첩하며, 제2 뱅크(174)의 제2 개구부(174a)가 제1 뱅크(172)의 제1 개구부(172a)보다 넓은 폭을 가진다. 이에 따라, 제1 뱅크(172)의 가장자리는 제2 개구부(174a)를 통해 노출된다. 이러한 제2 뱅크(174)는 소수성 특성을 가진다.
한편, 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)는 동일 물질로 이루어지고, 일체로 형성될 수도 있다.
제1 및 제2 뱅크(172, 174)를 통해 노출된 제1 전극(162) 상부에는 발광층(도시하지 않음)이 형성된다.
다음, 발광층 및 제2 뱅크(174) 상부에는 실질적으로 기판 전면에 제2 전극(도시하지 않음)이 형성된다.
제1 전극(162)과 발광층 및 제2 전극은 발광 다이오드를 구성한다.
도 7은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 하나의 부화소에 대한 개략적인 단면도로, 도 6의 VI-VI'선에 대응하는 단면을 도시한다.
도 7에 도시한 바와 같이, 버퍼층(110)이 실질적으로 기판(100) 전면에 형성된다. 기판(100)은 유리기판이나 플라스틱기판일 수 있다. 일례로, 플라스틱 기판으로 폴리이미드가 사용될 수 있으며, 이에 제한되지 않는다.
버퍼층(110)은 산화실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기물질로 형성될 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
버퍼층(110) 상부에는 패터닝된 반도체층(112)이 형성된다. 반도체층(112)은 다결정 실리콘으로 이루어질 수 있으며, 반도체층(112)에는 선택적으로 불순물이 도핑되어 있을 수 있다. 이와 달리, 반도체층(112)은 산화물 반도체 물질로 이루어질 수도 있다.
반도체층(112) 상부에는 절연물질로 이루어진 게이트 절연막(120)이 실질적으로 기판(100) 전면에 형성된다. 게이트 절연막(120)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 한편, 반도체층(112)이 산화물 반도체 물질로 이루어질 경우, 게이트 절연막(120)은 산화 실리콘(SiO2)으로 형성되는 것이 바람직하다.
게이트 절연막(120) 상부에는 금속과 같은 제1 도전성 물질로 이루어진 게이트 전극(126)과 발광 제어 배선(124) 및 제1 커패시터 전극(128)이 형성된다. 여기서, 게이트 전극(126)은 반도체층(112) 상부에 놓이며, 발광 제어 배선(124)의 일부일 수 있다. 또한, 제1 커패시터 전극(128)은 반도체층(112)과 부분적으로 중첩한다.
한편, 게이트 절연막(120) 상부에는 제1 도전성 물질로 제1 및 제2 스캔 배선(도 6의 122a, 122b)이 더 형성된다.
본 발명의 제1 실시예에 따른 전계발광 표시장치에서는 게이트 절연막(120)이 기판(100) 전면에 형성되어 있으나, 게이트 절연막(120)은 게이트 전극(126)과 동일한 모양으로 패턴될 수도 있다.
게이트 전극(126)과 발광 제어 배선(124) 및 제1 커패시터 전극(128) 상부에는 절연물질로 이루어진 제1 층간절연막(130)이 실질적으로 기판(100) 전면에 형성된다. 제1 층간절연막(130)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 제1 층간절연막(130)은 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질로 형성될 수도 있다.
제1 층간절연막(130) 상부에는 금속과 같은 제2 도전성 물질로 이루어진 제2 커패시터 전극(132)이 형성된다. 제2 커패시터 전극(132)은 제1 커패시터 전극(128)과 중첩하며, 제1 커패시터 전극(128)에 대응하여 커패시터 홀(132a)을 가진다. 제 1 및 제2 커패시터 전극(128, 132)과 제1 및 제2 커패시터 전극(128, 132) 사이의 제1 층간절연막(130)은 스토리지 커패시터(Cst)를 이룬다.
또한, 제1 층간절연막(130) 상부에는 제2 도전성 물질로 초기화 배선(도 6의 134)이 더 형성된다.
제2 커패시터 전극(132) 상부에는 절연물질로 이루어진 제2 층간절연막(140)이 실질적으로 기판(100) 전면에 형성된다. 제2 층간절연막(140)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 제2 층간절연막(140)은 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질로 형성될 수도 있다.
제2 층간절연막(140)은 다수의 컨택홀을 가진다. 이때, 다수의 컨택홀은 제2 층간절연막(140) 하부의 제1 층간절연막(130) 및/또는 게이트 절연막(120)에도 형성될 수 있다.
일례로, 제2 층간절연막(140)은 제1 층간절연막(130) 및 게이트 절연막(120)과 함께 반도체층(112)의 일부를 노출하는 제1 컨택홀(140a)을 가지며, 제1 층간절연막(130)과 함께 제1 커패시터 전극(128)의 일부를 노출하는 제2 컨택홀(140b)을 가진다. 또한, 제2 층간절연막(140)은 하부의 제2 커패시터 전극(132)의 일부를 노출하는 제3 컨택홀(140c)을 가진다. 여기서, 제2 컨택홀(140b)은 제2 커패시터 전극(132)의 커패시터 홀(132a) 내에 위치한다.
다음, 제2 층간절연막(140) 상부에는 금속과 같은 제3 도전성 물질로 이루어진 고전위 배선(142)과 제1 전극 패턴(144) 및 제2 전극 패턴(146)이 형성된다. 고전위 배선(142)은 제3 컨택홀(140c)을 통해 제2 커패시터 전극(132)과 접촉하고, 제1 전극 패턴(144)은 제2 컨택홀(140b)을 통해 제1 커패시터 전극(128)과 접촉하며, 제2 전극 패턴(146)은 제1 컨택홀(140a)을 통해 반도체층(112)과 접촉한다. 여기서, 제2 전극 패턴(146)은 제4 박막트랜지스터(도 6의 T4)의 드레인 전극에 해당한다.
또한, 제2 층간절연막(140) 상부에는 제3 도전성 물질로 데이터 배선(도 6의 141)과 제3 전극 패턴(도 6의 148)이 더 형성된다.
이어, 고전위 배선(142)과 제1 전극 패턴(144) 및 제2 전극 패턴(146) 상부에는 절연물질로 제3 절연막인 오버코트층(150)이 실질적으로 기판(100) 전면에 형성된다. 오버코트층(150)은 하부층에 의한 단차를 완화하여 평탄한 상면을 가질 수 있다. 이러한 오버코트층(150)은 포토 아크릴이나 벤조사이클로부텐과 같은 유기절연물질로 형성될 수 있다.
오버코트층(150)은 제2 전극 패턴(156)의 일부를 노출하는 드레인 컨택홀(150a)을 가진다. 드레인 컨택홀(150a)은 제1 컨택홀(140a)과 이격되어 형성될 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 드레인 컨택홀(150a)은 제1 컨택홀(140a)과 중첩되어 형성될 수도 있다.
다음, 오버코트층(150) 상부에는 비교적 일함수가 높은 도전성 물질로 제1 전극(162)이 형성된다. 제1 전극(162)은 드레인 컨택홀(150a)을 통해 제2 전극 패턴(146)과 접촉한다. 일례로, 제1 전극(162)은 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)와 같은 투명 도전성 물질로 형성될 수 있으며, 이에 제한되지 않는다.
한편, 본 발명의 제1 실시예에 따른 전계발광 표시장치는 발광 다이오드의 빛이 기판(100)과 반대 방향으로 출력되는 상부 발광 방식일 수 있다. 이에 따라, 제1 전극(162)은 투명 도전성 물질 하부에 반사율이 높은 금속 물질로 형성되는 반사전극 또는 반사층을 더 포함할 수 있다. 예를 들어, 반사전극 또는 반사층은 알루미늄-팔라듐-구리(aluminum-palladium-copper: APC) 합금이나 은(Ag)으로 이루어질 수 있다. 이때, 제1 전극(162)은 ITO/APC/ITO나 ITO/Ag/ITO의 3중층 구조를 가질 수 있으며, 이에 제한되지 않는다.
제1 전극(162) 상부에는 절연물질로 제1 뱅크(172)가 형성된다. 제1 뱅크(172)는 제1 전극(162)의 가장자리를 덮으며, 제1 전극(162)의 중앙부를 노출하는 제1 개구부(172a)를 가진다. 이러한 제1 뱅크(172)는 친수성 특성을 가진다.
제1 뱅크(172)는 친수성 특성을 갖는 물질, 일례로, 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 제1 뱅크(172)는 폴리이미드로 형성될 수도 있다.
제1 뱅크(172) 상부에는 제2 뱅크(174)가 형성된다. 제2 뱅크(174)는 제1 전극(162)의 중앙부를 노출하는 제2 개구부(174a)를 가진다. 여기서, 제2 뱅크(174)는 제1 뱅크(172)와 중첩하며, 제2 뱅크(174)의 제2 개구부(174a)가 제1 뱅크(172)의 제1 개구부(172a)보다 넓은 폭을 가진다. 이에 따라, 제1 뱅크(172)의 폭이 제2 뱅크(174)의 폭보다 넓으며, 제1 뱅크(172)의 가장자리는 제2 개구부(174a)를 통해 노출된다. 또한, 제2 뱅크(174)는 제1 뱅크(172)보다 두꺼운 두께를 가진다.
제2 뱅크(174)는 소수성 특성을 가진다. 이러한 제2 뱅크(174)는 소수성 특성을 갖는 유기절연물질로 이루어질 수 있다. 이와 달리, 제2 뱅크(174)는 친수성 특성을 갖는 유기물질로 형성된 후 소수성 처리될 수 있다.
한편, 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)는 동일 물질로 이루어지고, 일체로 형성될 수도 있다.
제1 및 제2 개구부(172a, 174a)를 통해 노출된 제1 전극(162) 상부에는 발광층(180)이 형성된다. 발광층(180)은 제1 전극(162) 상부로부터 순차적으로 위치하는 제1 정공보조층(182)과 제2 정공보조층(183), 제1 차단층(184), 발광물질층(185), 제2 차단층(186), 제1 전자보조층(187) 및 제2 전자보조층(188)을 포함한다.
여기서, 제1 정공보조층(182)은 용액 공정을 통해 형성된다. 이러한 제1 정공보조층(182)은 적어도 일 측면이 제2 뱅크(174)에 의해 둘러싸이며, 제1 뱅크(172)의 상면 및 측면과 접촉하고 제2 뱅크(174)의 측면과 접촉한다. 또한, 제2 뱅크(174)에 인접한 부분에서 제1 정공보조층(182)은 제2 뱅크(174)에 가까워질수록 그 높이가 높아진다.
한편, 제2 정공보조층(183)과 제1 차단층(184), 발광물질층(185), 제2 차단층(186), 제1 전자보조층(187) 및 제2 전자보조층(188)은 열 증착 공정을 통해 형성된다. 이때, 제2 정공보조층(183)과 제1 차단층(184), 제2 차단층(186), 제1 전자보조층(187) 및 제2 전자보조층(188)은 미세금속마스크 없이 실질적으로 기판(100) 전면에 형성되고, 발광물질층(185)은 미세금속마스크를 이용하여 제2 뱅크(174)로 둘러싸인 영역에만 형성된다.
이에 따라, 제2 정공보조층(183)과 제1 차단층(184), 제2 차단층(186), 제1 전자보조층(187) 및 제2 전자보조층(188)은 제1 전극(162) 상부와 제2 뱅크(174)의 측면 및 상면 상부에도 위치하고, 제2 정공보조층(183)은 제2 뱅크(174)의 측면 및 상면과 접촉한다.
여기서, 발광물질층(185)은 적, 녹, 청색 발광물질 중 어느 하나로 이루어질 수 있다. 이러한 발광물질은 인광화합물 또는 형광화합물과 같은 유기발광물질이거나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
다음, 발광층(180) 상부에는 비교적 일함수가 낮은 도전성 물질로 이루어진 제2 전극(190)이 형성된다. 제2 전극(190)은 실질적으로 기판(100) 전면에 형성될 수 있다. 이에 따라, 제2 전극(190)은 제1 전극(162) 상부와 제2 뱅크(174)의 측면 및 상면 상부에도 위치한다.
일례로, 제2 전극(190)은 알루미늄(aluminum)이나 마그네슘(magnesium), 은(silver) 또는 이들의 합금으로 형성될 수 있다. 이때, 제2 전극(190)은 발광층(180)으로부터의 빛이 투과될 수 있도록 상대적으로 얇은 두께를 가진다. 이와 달리, 제2 전극(190)은 인듐-갈륨-옥사이드(indium-gallium-oxide: IGO)와 같은 투명 도전성 물질로 형성될 수도 있으며, 이에 제한되지 않는다.
또한, 제2 전극(190) 상부에는 캐핑층(195)이 형성된다. 캐핑층(195)은 실질적으로 기판(100) 전면에 형성될 수 있다.
제1 전극(162)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 이룬다. 여기서, 제1 전극(162)은 애노드(anode)의 역할을 하고, 제2 전극(190)은 캐소드(cathode)의 역할을 할 수 있으며, 이에 제한되지 않는다.
앞서 언급한 바와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치는 발광다이오드(De)의 발광층(180)으로부터의 빛이 기판(100)과 반대 방향, 즉, 제2 전극(190)을 통해 외부로 출력되는 상부 발광 방식일 수 있으며, 이러한 상부 발광 방식은 동일 면적의 하부 발광 방식에 비해 보다 넓은 발광영역을 가질 수 있으므로, 휘도를 향상시키고 소비 전력을 낮출 수 있다.
이때, 각 부화소의 발광다이오드(De)는 방출하는 광의 파장에 대응하여 마이크로 캐비티 효과에 해당하는 소자 두께를 가질 수 있으며, 이에 따라, 광 효율을 높일 수 있다. 즉, 적, 녹, 청색 부화소의 발광다이오드(De)는 서로 다른 소자 두께를 가질 수 있다. 여기서, 소자 두께는 제1 전극(162)과 제2 전극(190) 사이의 거리, 보다 상세하게는, 제1 전극(162)의 반사전극과 제2 전극(190) 사이의 거리로 정의될 수 있다.
한편, 캐핑층(195) 상부의 실질적으로 기판(100) 전면에는 보호층 및/또는 봉지층(도시하지 않음)이 형성되어, 외부에서 유입되는 수분이나 산소를 차단함으로써 발광다이오드(De)를 보호할 수 있다.
<제2 실시예>
이하, 도면을 참조하여 본 발명의 제2 실시예에 따른 전계발광 표시장치에 대해 설명한다. 본 발명의 제2 실시예에 따른 전계발광 표시장치는 제1 실시예와 비교하여 제1 및 제2 정공보조층의 구성에 있어 차이를 가지며, 동일 부분에 대한 설명은 생략하거나 간략히 한다.
도 8은 본 발명의 제2 실시예에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 도면이다.
도 8에 도시한 바와 같이, 기판(200) 상에 제1, 제2, 제3 화소영역(P1, P2, P3)이 정의되고, 각 화소영역(P1, P1, P3)에는 발광다이오드(De)가 형성된다.
각 발광다이오드(De)는 제1 전극(262)과 발광층(280) 그리고 제2 전극(290)을 포함하고, 발광층(280)은 제1 정공보조층(282)과, 제1 차단층(284), 발광물질층(285), 제2 차단층(286), 제1 전자보조층(287) 및 제2 전자보조층(288)을 포함한다.
보다 상세하게, 기판(200) 상의 제1, 제2, 제3 화소영역(P1, P2, P3) 각각에는 제1 전극(262)이 형성된다. 제1 전극(262)은 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 분리되어 형성된다.
이러한 제1 전극(262)은 정공(hole)을 공급하는 애노드(anode)로, 비교적 높은 일함수를 가지는 도전성 물질로 이루어질 수 있다. 또한, 제1 전극(262)은 제1 전극(262)은 반사전극을 포함할 수도 있다. 일례로, 제1 전극(262)은 ITO/Ag/ITO나 ITO/APC/ITO의 적층 구조로 이루어질 수 있다.
각 화소영역(P1, P2, P3)의 제1 전극(262) 상부에는 발광층(280)이 형성된다.
발광층(280)은 제1 전극(262) 상부로부터 순차적으로 위치하는 제1 정공보조층(282)과 제1 차단층(284), 발광물질층(285), 제2 차단층(286), 제1 전자보조층(287) 및 제2 전자보조층(288)을 포함한다.
제1 정공보조층(282)은 정공주입층(hole injection layer: HIL)으로, 용액 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이러한 제1 정공보조층(282)은 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 서로 다른 두께를 가지고 분리되어 형성된다.
즉, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제1 정공보조층(282a, 282b, 282c)은 각각 제1, 제2, 제3 두께(t1, t2, t3)를 가지며, 제2 두께(t2)가 제3 두께(t3)보다 크고 제1 두께(t1)보다 작다. 이때, 제1 두께(t1)는 150 nm 내지 150 nm이고, 제2 두께(t2)는 110 nm 내지 220 nm이며, 제3 두께(t3)는 80 nm 내지 190 nm일 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
제1 정공보조층(282)은 비교적 전기 이동도가 높은 물질로 이루어질 수 있으며, 제1 정공보조층(282)의 전기 이동도, 즉, 정공 이동도는 10-3 cm2/V·s 이상인 것이 바람직하다. 이러한 제1 정공보조층(282)은 티오펜(thiophene) 및/또는 술포네이트(sulfonate)를 포함하는 아로마틱(aromatic) 화합물이나 알킬(alkyl) 및/또는 알콕시(alkoxy)를 포함하는 아로마틱 아민(aromatic amine) 화합물로 이루어질 수 있다. 예를 들어, 제1 정공보조층(282)은 PEDOT:PSS로 이루어질 수 있으며, 이에 제한되지 않는다.
제1 정공보조층(282) 상부의 제1 차단층(284)은 전자차단층(electron blocking layer: EBL)으로, 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제1 차단층(284)은 서로 연결되며, 동일한 두께를 가진다.
여기서, 제1 차단층(284)의 두께는 5 nm 내지 10 nm일 수 있으며, 이에 제한되지 않는다.
이러한 제1 차단층(284)은 아민계(amine) 화합물 또는 카바졸계(carbazole) 화합물로 이루어질 수 있다. 예를 들어, 제1 차단층(284)은 상기 화학식1에서 표시되는 화합물들 중에서 선택될 수 있다.
다음, 제1 차단층(284) 상부의 발광물질층(285)은 제1, 제2, 제3 화소영역(P1, P2, P3)에 각각 대응하는 제1, 제2, 제3 발광물질층(285a, 285b, 285c)을 포함한다.
제1, 제2, 제3 발광물질층(285a, 285b, 285c)은 각각의 미세금속마스크를 이용한 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 분리되어 형성된다.
제1 발광물질층(285a)은 적색 광을 방출하는 적색 발광물질로 이루어지고, 제2 발광물질층(285b)은 녹색 광을 방출하는 녹색 발광물질로 이루어지며, 제3 발광물질층(285c)은 청색 광을 방출하는 청색 발광물질로 이루어질 수 있다.
적색 발광물질은 카바졸(carbazole) 유도체나, 플루오렌(fluorene) 유도체, 이미다졸(imidazole) 유도체 또는 나프탈렌(naphthalene) 유도체로 이루어질 수 있고, 녹색 발광물질은 카바졸 유도체 또는 플루오렌 유도체로 이루어질 수 있으며, 청색 발광물질은 디스티릴아릴렌(distyrylarylene) 유도체나, 안트라센(anthracene) 유도체 또는 파이렌(pyrene) 유도체로 이루어질 수 있다.
여기서, 제1, 제2, 제3 발광물질층(285a, 285b, 285c)의 두께는 제3 두께(t3)보다 작을 수 있다. 이때, 제1 발광물질층(285a)과 제2 발광물질층(285b)의 두께는 동일하고, 제3 발광물질층(285c)의 두께는 제1 및 제2 발광물질층(285a, 285b)의 두께보다 작을 수 있다. 일례로, 제1 및 제2 발광물질층(285a, 285b)의 두께는 25 nm 내지 35 nm이고, 제3 발광물질층(285c)의 두께는 15 nm 내지 25 nm일 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
발광물질층(285) 상부의 제2 차단층(286)은 정공차단층(hole blocking layer: HBL)으로, 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제2 차단층(286)은 서로 연결되며, 동일한 두께를 가진다.
이때, 제2 차단층(286)의 두께는 5 nm 내지 10 nm일 수 있으며, 이에 제한되지 않는다.
제2 차단층(286) 상부의 제1 전자보조층(287)은 전자수송층(electron transport layer: ETL)으로, 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제1 전자보조층(287)은 서로 연결되며, 동일한 두께를 가진다.
이때, 제1 전자보조층(287)의 두께는 10 nm 내지 20 nm일 수 있다. 이러한 1 전자보조층(287)의 두께는 제3 두께(t3)보다 작을 수 있으며, 이에 제한되지 않는다.
이러한 제1 전자보조층(287)과 제2 차단층(286)의 각각은 Alq3, 트리아졸(triazole) 유도체, 트리아진(triazine) 유도체, 옥사디아졸(oxadiazole) 유도체, 페난스롤린(phenanthroline) 유도체, 퀴녹살린(quinoxaline) 유도체, 플루오렌(fluorene) 유도체, 벤즈이미아졸(benzimidazole) 유도체로 이루어질 수 있다.
예를 들어, 제1 전자보조층(287)과 제2 차단층(286)의 각각은 상기 화학식2에서 표시되는 화합물들 중에서 선택될 수 있다. 이때, 제2 차단층(286)의 HOMO 에너지 준위는 제1 전자보조층(287) 및 발광물질층(285)의 HOMO 에너지 준위보다 낮은 것이 바람직하다.
제1 전자보조층(287) 상부의 제2 전자보조층(288)은 전자주입층(electron injection layer: EIL)으로, 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제2 전자보조층(288)은 서로 연결되며, 동일한 두께를 가진다.
이때, 제2 전자보조층(288)의 두께는 1 nm 내지 2 nm일 수 있으며, 이에 제한되지 않는다.
일례로, 제2 전자보조층(288)은 LiF로 이루어질 수 있으며, 제2 전자보조층(288)은 생략될 수도 있다.
이러한 본 발명의 제2 실시예에서는 용액 공정을 통해 제1 정공보조층(282)을 형성하고, 열 증착 공정을 통해 발광층(280)의 나머지 층들을 형성함으로써, 발광층(280) 형성 시 3장의 미세금속마스크만이 필요하다.
다음, 제2 전자보조층(288) 상부에는 제2 전극(290)이 형성된다. 제2 전극(290)은 전자를 공급하는 캐소드(cathode)로, 비교적 낮은 일함수를 가지는 도전성 물질로 이루어질 수 있으며, 실질적으로 제1, 제2, 제3 화소영역(P1, P2, P3)을 포함하는 기판(200) 전면에 형성될 수 있다.
앞서 언급한 바와 같이, 본 발명의 전계발광 표시장치는 상부 발광 방식일 수 있으며, 이때, 제2 전극(290)은 빛이 투과되도록 비교적 얇은 두께를 가질 수 있다. 예를 들어, 제2 전극(290)의 두께는 8 nm 내지 13 nm일 수 있으며, 이에 제한되지 않는다.
이러한 제2 전극(290)은 알루미늄(Al)과 마그네슘(Mg), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 일례로, 제2 전극(290)은 마그네슘과 은 합금으로 이루어질 수 있는데, 제2 전자보조층(288)이 있을 경우 은의 함량이 마그네슘의 함량보다 크고, 제2 전자보조층(288)이 생략될 경우 마그네슘의 함량이 은의 함량보다 클 수 있다.
한편, 제2 전극(290) 상부에는 캐핑층(capping layer, CPL)(295)이 형성된다. 캐핑층(295)은 제2 전극(290)과 마찬가지로 실질적으로 기판(200) 전면에 형성될 수 있으며, 캐핑층(295)의 두께는 50 nm 내지 100 nm일 수 있다.
캐핑층(295)은 비교적 높은 굴절률을 갖는 유기물질로 이루어질 수 있다. 일례로, 캐핑층(295)은 아민계(amine) 화합물 또는 카바졸계(carbazole) 화합물로 이루어질 수 있다.
이러한 캐핑층(295)은 생략될 수도 있다.
이와 같이, 본 발명의 제2 실시예에서는, 각 화소영역(P1, P2, P3)의 발광층(280) 두께, 보다 상세하게는, 제1 정공보조층(282)의 두께를 다르게 함으로써, 각 화소영역(P1, P2, P3)의 발광다이오드(De)는 방출하는 광의 파장에 대응하여 마이크로 캐비티 효과에 해당하는 소자 두께를 가질 수 있으며, 이에 따라, 광 효율을 높일 수 있다.
이때, 용액 공정을 통해 제1 정공보조층(282)을 형성함으로써 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 제1 정공보조층(282)의 두께를 다르게 할 수 있다. 따라서, 열 증착 공정을 통해 제1 정공보조층을 형성하는 경우와 비교하여, 미세금속마스크 및/또는 적층되는 층의 개수를 최소화할 수 있으므로, 제조 비용 및 제조 공정을 감소시킬 수 있다.
게다가, 제1 정공보조층(282)이 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 분리되어 형성됨으로써, 비교적 전기 이동도가 높은 제1 정공보조층(282)를 통해 인접한 화소영역(P1, P2, P3)간에 누설 전류(leakage current)가 발생하는 것을 방지하고, 크로스토크 발생을 방지할 수 있다.
또한, 열 증착 공정을 통해 발광물질층(285)을 형성함으로써, 용액 공정을 통해 형성되는 발광물질층에 비해 두께를 얇게 형성하여 광학적 효율을 더 높일 수 있다.
한편, 본 발명의 제2 실시예에서는, 제1 실시예의 제2 정공보조층(도 1의 183)을 생략하고, 제1 정공보조층(282)의 두께를 제1 실시예의 제1 정공보조층(도 1의 182) 및 제2 정공보조층(도 1의 183)의 두께에 대응하도록 한다. 이에 따라, 적층되는 층의 개수를 더욱 줄여 제조 비용 및 제조 공정을 더욱 감소시킬 수 있으며, 제1 정공보조층(282)은 용액 공정을 통해 형성되므로 두께 조절이 용이하다.
이러한 본 발명의 제2 실시예에 따른 전계발광 표시장치의 단면 구조에 대해 도 9를 참조하여 보다 상세히 설명한다.
도 9는 본 발명의 제2 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 9에 도시한 바와 같이, 제1, 제2, 제3 화소영역(P1, P2, P3)이 정의된 기판(200) 상에 제1, 제2, 제3, 제4, 제5 절연막(210, 220, 230, 240, 250)이 순차적으로 형성된다. 제1, 제2, 제3 화소영역(P1, P2, P3)은 각각 적, 녹, 청색 부화소 영역일 수 있다.
도시하지 않았지만, 기판(200)과 제5 절연막(250) 사이의 각 화소영역(P1, P2, P3)에는 적어도 하나의 박막트랜지스터와 적어도 하나의 커패시터가 형성될 수 있다.
기판(200)은 유리기판이나 플라스틱기판일 수 있다. 일례로, 플라스틱 기판으로 폴리이미드가 사용될 수 있으며, 이에 제한되지 않는다.
여기서, 제1 절연막(210)은 버퍼층이고, 제2 절연막(220)은 게이트 절연막이며, 제3 절연막(230)은 제1 층간절연막이고, 제4 절연막(240)은 제2 층간절연막이며, 제5 절연막(250)은 오버코트층일 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 필요에 따라 기판(200) 상에 형성되는 절연막(210, 220, 230, 240, 250)의 종류 및 개수는 달라질 수 있다.
제5 절연막(250) 상의 각 화소영역(P1, P2, P3)에는 제1 전극(262)이 형성된다. 제1 전극(262)은 비교적 일함수가 높은 도전성 물질로 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 분리되어 형성된다.
도시하지 않았지만, 제1 전극(262)은 적어도 하나의 박막트랜지스터의 드레인 전극과 전기적으로 연결된다.
제1 전극(262) 상부에는 친수성의 제1 뱅크(272)가 형성된다. 제1 뱅크(272)는 제1 전극(262)의 가장자리와 중첩하며, 제1 전극(262)의 가장자리를 덮는다. 이때, 제1 뱅크(272)는 제1 전극(262)의 상면 일부 및 측면과 접촉한다.
이러한 제1 뱅크(272)는 친수성 특성을 갖는 물질, 일례로, 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 제1 뱅크(272)는 폴리이미드로 형성될 수도 있다.
또한, 제1 뱅크(272) 상부에는 소수성의 제2 뱅크(274)가 형성된다. 이때, 제2 뱅크(274)의 적어도 상면은 소수성이며, 제2 뱅크(274)의 측면은 소수성 또는 친수성일 수 있다.
제2 뱅크(274)는 제1 뱅크(272)보다 좁은 폭을 가지며, 제1 뱅크(272)의 가장자리를 노출한다. 예를 들어, 제1 뱅크(272)의 폭은 13 ㎛ 내지 15 ㎛일 수 있고, 제2 뱅크(274)의 폭은 20 ㎛ 내지 25 ㎛일 수 있으며, 이에 제한되지 않는다.
이러한 제2 뱅크(274)는 제1 전극(262)의 가장자리와 중첩할 수 있다. 이와 달리, 제2 뱅크(274)는 제1 전극(262)과 중첩하지 않고 이격될 수도 있다.
또한, 제2 뱅크(274)는 제1 뱅크(272)보다 두꺼운 두께를 가진다. 예를 들어, 제1 뱅크(272)의 두께는 0.2 ㎛ 내지 0.5 ㎛일 수 있고, 제2 뱅크(274)의 두께는 1 ㎛ 내지 1.5 ㎛일 수 있으며, 이에 제한되지 않는다.
이러한 제2 뱅크(274)는 소수성 특성을 갖는 유기절연물질로 형성될 수 있다. 이와 달리, 제2 뱅크(274)는 친수성 특성을 갖는 유기물질로 형성된 후 소수성 처리될 수 있다.
한편, 친수성의 제1 뱅크(272)와 소수성의 제2 뱅크(274)는 동일 물질로 이루어지고, 일체로 형성될 수도 있다.
제1 뱅크(272)와 제2 뱅크(274)는 제1 전극(262)의 중앙부를 노출하며, 노출된 제1 전극(262) 상부에는 발광층(280)이 형성된다. 발광층(280)은 제1 전극(262) 상부로부터 순차적으로 위치하는 제1 정공보조층(282)과 제1 차단층(284), 발광물질층(285), 제2 차단층(286), 제1 전자보조층(287) 및 제2 전자보조층(288)을 포함한다. 여기서, 제1 정공보조층(282)은 용액 공정을 통해 형성되고, 제1 차단층(284)과, 발광물질층(285), 제2 차단층(286), 제1 전자보조층(287) 및 제2 전자보조층(288)은 열 증착 공정을 통해 형성된다.
보다 상세하게, 노출된 제1 전극(262) 상부에는 제1 정공보조층(282)이 형성된다. 제1 정공보조층(282)은 적어도 일 측면이 제2 뱅크(274)에 의해 둘러싸이며, 제1 뱅크(272)의 상면 및 측면과 접촉하고 제2 뱅크(274)의 측면과 접촉한다.
제1 정공보조층(282)은 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 서로 다른 두께를 가지고 분리되어 형성된다. 즉, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제1 정공보조층(282a, 282b, 282c)은 각각 제1, 제2, 제3 두께(t1, t2, t3)를 가지며, 제2 두께(t2)가 제3 두께(t3)보다 크고 제1 두께(t1)보다 작다.
이러한 제1 정공보조층(282)은 용액 공정을 통해 형성된다. 이때, 제1 정공보조층(282)의 제1 전극(262)과 접촉하는 부분은 균일한 두께 및 높이를 가지며, 제2 뱅크(274)에 가까워질수록 제1 정공보조층(282)의 높이는 높아진다. 즉, 용액이 건조될 때, 제2 뱅크(274)에 인접한 부분과 다른 부분에서 용매의 건조 속도 차이에 의해, 제2 뱅크(274)에 인접한 부분에서 제1 정공보조층(282)은 제2 뱅크(274)에 가까워질수록 그 높이가 높아진다.
이러한 제1 정공보조층(282)의 두께는 제1 실시예의 제1 정공보조층(도 3의 182)의 두께보다 두껍다. 제1 정공보조층(282)의 두께는 제1 실시에의 제1 정공보조층(도 3의 182)의 두께와 제2 정공보조층(도 3의 183)의 두께 합과 동일할 수 있다.
제1 정공보조층(282) 상부에는 제1 차단층(284)이 형성된다. 제1 차단층(284)은 실질적으로 기판(200) 전면에 형성될 수 있다.
이러한 제1 차단층(284)은 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1 차단층(284)은 제1 전극(262) 상부와 제2 뱅크(274)의 측면 및 상면에도 위치하고, 제2 뱅크(274)의 측면 및 상면과 접촉한다. 또한, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제1 차단층(284)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
다음, 제1 차단층(284) 상부에는 발광물질층(285)이 형성된다. 발광물질층(285)은 제1, 제2, 제3 화소영역(P1, P2, P3)에 각각 대응하는 제1, 제2, 제3 발광물질층(285a, 285b, 285c)을 포함한다. 제1, 제2, 제3 발광물질층(285a, 285b, 285c)의 각각은 제2 뱅크(274)에 의해 둘러싸이며, 각 화소영역(P1, P2, P2)에서 실질적으로 균일한 두께를 가진다. 여기서, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제1, 제2, 제3 발광물질층(285a, 285b, 285c) 각각은, 하부의 제1 정공보조층(282)에 의해 제2 뱅크(274)에 인접한 부분에서 제2 뱅크(274)에 가까워질수록 그 높이가 높아질 수 있다.
제1, 제2, 제3 발광물질층(285a, 285b, 285c)의 각각은 적, 녹, 청색 광 중 어느 하나를 방출하는 발광물질로 이루어질 수 있으며, 이러한 발광물질은 인광화합물 또는 형광화합물과 같은 유기발광물질이거나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
제1, 제2, 제3 발광물질층(285a, 285b, 285c)은 미세금속마스크를 이용한 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 분리되어 형성된다.
발광물질층(285) 상부에는 제2 차단층(286)이 형성된다. 제2 차단층(286)은 실질적으로 기판(200) 전면에 형성될 수 있다.
이러한 제2 차단층(286)은 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제2 차단층(286)은 제1 전극(262) 상부와 제2 뱅크(274)의 측면 및 상면 상부에도 위치하고, 제2 차단층(286)은 제2 뱅크(274)의 측면 및 상면에 위치하는 제1 차단층(284)과 접촉한다. 또한, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제2 차단층(286)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
제2 차단층(286) 상부에는 제1 전자보조층(287)이 형성된다. 제1 전자보조층(287)은 실질적으로 기판(200) 전면에 형성될 수 있다.
이러한 제1 전자보조층(287)은 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제1 전자보조층(287)은 제1 전극(262) 상부와 제2 뱅크(274)의 측면 및 상면 상부에도 위치하고, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제1 전자보조층(287)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
제1 전자보조층(287) 상부에는 제2 전자보조층(288)이 형성된다. 제2 전자보조층(288)은 실질적으로 기판(200) 전면에 형성될 수 있다.
이러한 제2 전자보조층(288)은 열 증착 공정을 통해 제1, 제2, 제3 화소영역(P1, P2, P3)에 동시에 형성된다. 이에 따라, 제2 전자보조층(288)은 제1 전극(262) 상부와 제2 뱅크(274)의 측면 및 상면 상부에도 위치하고, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제2 전자보조층(288)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
제2 전자보조층(288) 상부에는 제2 전극(290)이 형성된다. 제2 전극(290)은 실질적으로 기판(200) 전면에 형성될 수 있다. 이에 따라, 제2 전극(290)은 제1 전극(262) 상부와 제2 뱅크(274)의 측면 및 상면 상부에도 위치하고, 제1, 제2, 제3 화소영역(P1, P2, P3)의 제2 전극(290)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
각 화소영역(P1, P2, P3)의 제1 전극(262)과 발광층(280) 및 제2 전극(290)은 발광다이오드(De)를 이룬다.
제2 전극(290) 상부에는 캐핑층(295)이 형성된다. 캐핑층(295)은 실질적으로 기판(200) 전면에 형성될 수 있다. 이에 따라, 캐핑층(295)은 제1 전극(262) 상부와 제2 뱅크(274)의 측면 및 상면 상부에도 위치하고, 제1, 제2, 제3 화소영역(P1, P2, P3)의 캐핑층(295)은 서로 연결되어 일체로 형성되며, 동일한 두께를 가진다.
이러한 본 발명의 제2 실시예의 각 화소영역(P1, P2, P3)은 도 4 내지 도 7에 도시된 것과 동일한 구성을 가질 수 있다.
이와 같이, 본 발명의 제2 실시예에서는 제1 전극(262)의 가장자리를 덮는 친수성의 제1 뱅크(272)와 소수성의 제2 뱅크(274)를 형성하고, 제1 전극(262) 상부에 용액 공정을 통해 각 화소영역(P1, P2, P3)별로 분리된 제1 정공보조층(282a, 282b, 283c)을 형성한다. 이어, 제1 정공보조층(282a, 282b, 283c) 상부에 열 증착 공정을 통해 제1 차단층(284)과, 발광물질층(285a, 285b, 285c), 제2 차단층(286), 제1 전자보조층(287) 및 제2 전자보조층(288)을 순차적으로 형성하며, 발광물질층(285a, 285b, 285c) 형성 시에만 미세금속마스크를 이용한다.
따라서, 미세금속마스크 및/또는 적층되는 층의 개수를 최소화할 수 있으므로, 제조 비용 및 제조 공정을 감소시킬 수 있다.
게다가, 제1 정공보조층(282a, 282b, 283c)이 제1, 제2, 제3 화소영역(P1, P2, P3) 별로 분리되어 형성됨으로써, 비교적 전기 이동도가 높은 제1 정공보조층(282a, 282b, 283c)를 통해 인접한 화소영역(P1, P2, P3)간에 누설 전류(leakage current)가 발생하는 것을 방지하고, 크로스토크 발생을 방지할 수 있다.
또한, 제1, 제2, 제3 화소영역(P1, P2, P3)에 각각 대응하는 제1 정공보조층(282a, 282b, 283c)의 두께를 다르게 함으로써, 제1, 제2, 제3 화소영역(P1, P2, P3)에 각각 대응하는 발광층(280a, 280b, 280c)의 두께를 다르게 하여, 마이크로 캐비티 효과를 구현할 수 있다.
또한, 열 증착 공정을 통해 발광물질층(285a, 285b, 285c)을 형성함으로써, 용액 공정을 통해 형성되는 발광물질층에 비해 두께를 얇게 형성하여 광학적 효율을 더 높일 수 있다.
한편, 본 발명의 제2 실시예에서는, 제1 실시예의 제2 정공보조층(도 1의 183)을 생략하고, 제1 정공보조층(282)의 두께를 제1 실시예의 제1 정공보조층(도 1의 182) 및 제2 정공보조층(도 1의 183)의 두께에 대응하도록 한다. 이에 따라, 적층되는 층의 개수를 더욱 줄여 제조 비용 및 제조 공정을 더욱 감소시킬 수 있으며, 제1 정공보조층(282)은 용액 공정을 통해 형성되므로 두께 조절이 용이하다.
앞선 실시예들에서는 친수성의 제1 뱅크와 소수성의 제2 뱅크가 인접한 동일 색의 부화소 사이 및 인접한 다른 색의 부화소 사이 모두에 형성된 것으로 설명하였으나, 이에 제한되지 않는다. 이와 달리, 소수성의 제2 뱅크는 인접한 다른 색의 부화소 사이에만 형성될 수도 있으며, 친수성의 제1 뱅크는 인접한 동일 색의 부화소 사이에만 형성될 수도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 기판 162: 제1 전극
180: 발광층 182: 제1 정공보조층
183: 제2 정공보조층 184: 제1 차단층
185: 발광물질층 186: 제2 차단층
187: 제1 전자보조층 188: 제2 전자보조층
190: 제2 전극 195: 캐핑층
De: 발광 다이오드 P1, P2, P3: 제1, 제2, 제3 화소영역

Claims (12)

  1. 제1, 제2, 제3 화소영역이 정의된 기판과;
    상기 기판 상부의 상기 제1, 제2, 제3 화소영역 각각에 위치하는 제1 전극과;
    상기 제1 전극의 가장자리를 덮는 뱅크와;
    상기 제1 전극 상부에 적어도 일 측면이 상기 뱅크로 둘러싸이는 제1 정공보조층과;
    상기 제1 정공보조층과 상기 뱅크 상부의 제2 정공보조층과;
    상기 제2 정공보조층 상부의 제1 차단층과;
    상기 제1 차단층 상부에 적어도 일 측면이 상기 뱅크로 둘러싸이는 발광물질층과;
    상기 발광물질층 및 상기 제1 차단층 상부의 제2 차단층과;
    상기 제2 차단층 상부의 제1 전자보조층; 그리고
    상기 제1 전자보조층 상부의 제2 전극
    을 포함하고,
    상기 제1 정공보조층은 상기 뱅크에 가까워질수록 높아지는 높이를 가지며,
    상기 제1, 제2, 제3 화소영역의 상기 제1 정공보조층은 서로 분리되고, 서로 다른 두께를 가지며,
    상기 제1, 제2, 제3 화소영역의 상기 제2 정공보조층은 서로 연결되어 일체로 형성되고, 동일한 두께를 가지며,
    상기 제1, 제2, 제3 화소영역의 상기 제1 차단층은 서로 연결되어 일체로 형성되고, 동일한 두께를 가지며,
    상기 제1, 제2, 제3 화소영역의 상기 발광물질층은 서로 분리되고,
    상기 제1, 제2, 제3 화소영역의 상기 제2 차단층은 서로 연결되어 일체로 형성되고, 동일한 두께를 가지며,
    상기 제1, 제2, 제3 화소영역의 상기 제1 전자보조층은 서로 연결되어 일체로 형성되고, 동일한 두께를 가지는 전계발광 표시장치.
  2. 제1항에 있어서,
    상기 뱅크는 친수성의 제1 뱅크와 소수성의 제2 뱅크를 포함하는 전계발광 표시장치.
  3. 제2항에 있어서,
    상기 제1 정공보조층은 상기 제1 뱅크의 상면 및 측면과 접촉하고 상기 제2 뱅크의 측면과 접촉하는 전계발광 표시장치.
  4. 제2항에 있어서,
    상기 제1 차단층은 상기 제2 뱅크의 상면 및 측면과 접촉하는 전계발광 표시장치.
  5. 삭제
  6. 제2항에 있어서,
    상기 제2 정공보조층은 상기 제2 뱅크의 상면 및 측면과 접촉하는 전계발광 표시장치.
  7. 제2항에 있어서,
    상기 제1 뱅크와 상기 제2 뱅크는 일체로 이루어지는 전계발광 표시장치.
  8. 제1항에 있어서,
    상기 제2 화소영역의 중앙에서 제1 정공보조층의 두께는 상기 제1 화소영역의 중앙에서 제1 정공보조층의 두께보다 작고 상기 제3 화소영역의 중앙에서 제1 정공보조층의 두께보다 큰 전계발광 표시장치.
  9. 제8항에 있어서,
    상기 발광물질층의 두께는 상기 제3 화소영역의 중앙에서 제1 정공보조층의 두께보다 작거나 같은 전계발광 표시장치.
  10. 제1항에 있어서,
    상기 제1 전자보조층과 상기 제2 전극 사이에 제2 전자보조층을 더 포함하며,
    상기 제1, 제2, 제3 화소영역의 상기 제2 전자보조층은 서로 연결되고, 동일한 두께를 가지는 전계발광 표시장치.
  11. 제1항 내지 제4항 또는 제6항 내지 제10항 중 어느 한 항에 있어서,
    상기 기판과 상기 제1 전극 사이에 적어도 하나의 박막트랜지스터를 더 포함하고, 상기 제1 전극은 상기 적어도 하나의 박막트랜지스터와 연결되는 전계발광 표시장치.
  12. 제1항에 있어서,
    상기 제1 및 제2 화소영역의 상기 발광물질층의 두께는 동일하며, 상기 제3 화소영역의 상기 발광물질층의 두께보다 크고,
    상기 제1 전자보조층의 두께는 상기 제1 및 제2 화소영역의 상기 발광물질층의 두께보다 작은 전계발광 표시장치.
KR1020190093833A 2019-08-01 2019-08-01 전계발광 표시장치 KR102675352B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190093833A KR102675352B1 (ko) 2019-08-01 2019-08-01 전계발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190093833A KR102675352B1 (ko) 2019-08-01 2019-08-01 전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20210015258A KR20210015258A (ko) 2021-02-10
KR102675352B1 true KR102675352B1 (ko) 2024-06-13

Family

ID=74560996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190093833A KR102675352B1 (ko) 2019-08-01 2019-08-01 전계발광 표시장치

Country Status (1)

Country Link
KR (1) KR102675352B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112952013A (zh) * 2021-02-26 2021-06-11 京东方科技集团股份有限公司 有机发光二极管及其制作方法、显示基板和显示装置

Also Published As

Publication number Publication date
KR20210015258A (ko) 2021-02-10

Similar Documents

Publication Publication Date Title
KR102439307B1 (ko) 유기발광표시장치 및 그 제조방법
KR101060074B1 (ko) 발광형 표시 장치
KR101920766B1 (ko) 유기 발광 표시 장치의 제조 방법
KR102623201B1 (ko) 전계발광 표시장치
KR102097023B1 (ko) 표시 장치 및 표시 장치의 제조 방법
US11050034B2 (en) Quantum dot light emitting diode and quantum dot display device including the same
KR20180076857A (ko) 유기발광다이오드 표시장치
KR20170040418A (ko) 유기 발광 표시 장치
JP6868676B2 (ja) 電界発光表示装置およびその製造方法
KR20150037235A (ko) 유기 발광 표시 장치
US7659543B2 (en) Organic light emitting display and method of fabricating the same
US11018198B2 (en) Electroluminescent display device
US20190198599A1 (en) Electroluminescent display device
KR20150098576A (ko) 유기 el 표시 장치
US10693108B2 (en) Electroluminescent display device
KR20200066959A (ko) 투명표시장치
KR20180077834A (ko) 전계발광 표시장치
KR102320156B1 (ko) 유기 발광 표시 장치
US20190325819A1 (en) Display device
US11658205B2 (en) Electroluminescent display device
KR102675352B1 (ko) 전계발광 표시장치
KR101318442B1 (ko) 유기전계발광표시장치의 제조방법
US20220173180A1 (en) Electroluminescent display device
KR100739651B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
KR102049241B1 (ko) 유기전계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right