KR102669462B1 - 수동 광 네트워크(ｐｏｎ) 프레임 설계 - Google Patents

Abstract

방법은 복수의 FEC 코드워드를 포함하는 PON 프레임을 생성하는 단계 - FEC 코드워드는 제1 코드워드를 포함하고, 제1 코드워드는 PSB를 포함함 - ; 및 상기 PON 프레임을 전송하는 단계를 포함한다. 방법은 복수의 FEC 코드워드를 포함하는 PON 프레임을 수신하는 단계 - FEC 코드워드는 제1 코드워드를 포함하고, 제1 코드워드는 PSB를 포함함 - ; 및 PON 프레임을 처리하는 단계를 포함한다.

Description

수동 광 네트워크(ＰＯＮ) 프레임 설계

이 출원은 2019년 4월 1일에 Futurewei Technologies, Inc.에 의해 제출되고 발명의 명칭이 "수동 광 네트워크(PON) 프레임 설계"인 미국 가특허 출원 번호 62/827,598에 대한 우선권을 주장하며, 이는 참조로 여기에 통합된다.

개시된 실시예는 일반적으로 광 네트워크 및 특히 PON 프레임 설계에 관한 것이다.

광 네트워크는 광파 또는 광 신호를 사용하여 데이터를 전송하는 네트워크이다. 레이저와 같은 광원은 광 신호를 생성하고; 변조기는 변조된 광 신호를 생성하기 위해 데이터로 광 신호를 변조하고; 다양한 구성 요소는 변조된 광 신호를 전송, 전파, 증폭, 수신 및 처리한다. 광 네트워크는 고대역폭을 달성하기 위해 다양한 형태의 다중화를 구현한다. 광 네트워크는 데이터 센터, 대도시 네트워크, PON, 장거리 및 기타 애플리케이션을 구현한다.

제1 관점은 방법에 관한 것이며, 상기 방법은 복수의 순방향 오류 정정(forward error correction, FEC) 코드워드를 포함하는 수동 광 네트워크(passive optical network, PON) 프레임을 생성하는 단계 - 상기 FEC 코드워드는 제1 코드워드를 포함하고, 상기 제1 코드워드는 물리 동기화 블록(physical synchronization block, PSB)을 포함함 - ; 및 상기 PON 프레임을 전송하는 단계를 포함한다.

제2 관점은 방법에 관한 것이며, 상기 방법은 복수의 순방향 오류 정정(forward error correction, FEC) 코드워드를 포함하는 수동 광 네트워크(passive optical network, PON) 프레임을 수신하는 단계 - 상기 FEC 코드워드는 제1 코드워드를 포함하고, 상기 제1 코드워드는 물리 동기화 블록(physical synchronization block, PSB)을 포함함 - ; 및 상기 PON 프레임을 처리하는 단계를 포함한다.

이와 같은 제1 관점 또는 이와 같은 제2 관점에 따른 방법의 제1 구현 형태에서, 상기 PON 프레임의 지속 시간은 약 125 마이크로초(μs)이다.

이와 같은 제1 관점, 제1 관점의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제2 구현 형태에서, 상기 PON 프레임은 코드워드 길이가 17,280 비트인 360 개의 FEC 코드워드로 구성되어 PON 프레임 길이가 6,220,800 비트되고 회선 속도가 초당 약 49.7664 기가 비트(G)가 된다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제3 구현 형태에서, 상기 PON 프레임은 코드워드 길이가 17,408 비트인 370 개의 FEC 코드워드로 구성되어 PON 프레임 길이가 6,440,960 비트되고 회선 속도가 초당 약 50.13504 기가 비트(G)가 된다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제4 구현 형태에서, 상기 PON 프레임은 코드워드 길이가 17,408 비트인 370 개의 FEC 코드워드로 구성되어 PON 프레임 길이가 6,440,960 비트되고 회선 속도가 초당 약 51.52768 기가 비트(G)가 된다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제5 구현 형태에서, 상기 FEC 코드워드는 저밀도 패리티 검사(low-density parity check, LDPC) FEC 코드워드이다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제6 구현 형태에서, 상기 LDPC FEC 코드워드 각각은 페이로드 및 패리티 검사를 포함하고, 여기서 상기 LDPC FEC 코드워드는 LDPC(17,664, 14,592)의 마더 코드에 기초하여 LDPC(17,280, 14,208)를 구현하고, 페이로드에서 14,592 비트를 384 비트만큼 단축하여 14,208 비트를 획득하며, 여기서 상기 LDPC FEC 코드워드는 약 82.22%의 FEC 레이트를 제공한다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제7 구현 형태에서, 상기 LDPC FEC 코드워드 각각은 페이로드 및 패리티 검사를 포함하고, 여기서 상기 LDPC FEC 코드워드는 LDPC(17,664, 14,592)의 마더 코드에 기초하여 LDPC(17,280, 14,464)를 구현하고, 페이로드에서 14,592 비트를 128 비트만큼 단축하여 14,464 비트를 획득하고, 패리티 검사에서 3,072 비트를 256 비트로 천공하여 2,816 비트를 획득하며, 여기서 상기 LDPC FEC 코드워드는 약 83.70%의 FEC 레이트를 제공한다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제8 구현 형태에서, 상기 PON 프레임은 정수 FEC 코드워드를 포함한다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제9 구현 형태에서, 상기 정수는 2와 5로 나눌 수 있다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제10 구현 형태에서, 상기 정수는 360이다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제11 구현 형태에서, 상기 정수는 370이다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제12 구현 형태에서, 상기 제1 코드워드는 상기 PON 프레임의 시작 부분에 있다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제13 구현 형태에서, 상기 PON 프레임은 다운스트림 PON 프레임이고, 상기 PSB는 다운스트림을 위한 PSB(PSBd)이다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제14 구현 형태에서, 상기 PSB가 192 비트보다 길다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제15 구현 형태에서, 상기 PON 프레임은 업스트림 PON 프레임이고, 상기 PSB는 업스트림을 위한 PSB(PSBu)이다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제16 구현 형태에서, 상기 업스트림 PON 프레임은 상기 다운스트림 회선 속도의 1/n인 회선 속도를 제공하며, 여기서 n은 양의 정수이다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제17 구현 형태에서, 상기 업스트림 PON 프레임은 대응하는 다운스트림 회선 속도의 1/2인 회선 속도를 제공한다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제18 구현 형태에서, 상기 업스트림 PON 프레임은 대응하는 다운스트림 회선 속도의 1/5인 회선 속도를 제공한다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제19 구현 형태에서, 상기 PSBu는 프리앰블을 포함하고, 상기 프리앰블은 여러 번 반복되는 패턴을 포함하고, 상기 패턴은 64 비트보다 길다.

이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태에 따른 방법의 제20 구현 형태에서, 상기 패턴은 128 비트이다.

제3 관점은 이와 같은 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태를 수행하도록 구성된 장치에 관한 것이다.

이와 같은 제3 관점에 따른 장치의 제1 구현 형태에서, 장치는 광 회선 단말(optical line terminal, OLT)이다.

이와 같은 제3 관점에 따른 장치의 제1 구현 형태에서, 상기 장치는 광 네트워크 유닛(optical network unit, ONU)이다.

제4 관점은 컴퓨터 프로그램 제품에 관한 것이며, 컴퓨터 프로그램 제품은 비일시적 매체에 저장된 컴퓨터 실행 가능형 명령을 포함하며, 상기 명령은 프로세서에 의해 실행될 때 장치가 제1 관점, 제1 관점의 임의의 선행 구현 형태, 이와 같은 제2 관점, 또는 제2 관점의 임의의 선행 구현 형태를 수행하게 한다.

전술한 실시예 중 어느 하나는 상기 다른 실시예와 결합하여 새로운 실시예를 생성할 수 있다. 이들 및 기타 특징은 첨부된 도면 및 청구범위와 관련하여 취해진 다음의 상세한 설명으로부터 보다 명확하게 이해될 것이다.

본 개시의 보다 완전한 이해를 위해, 유사한 참조 번호가 유사한 부분을 나타내는 첨부 도면 및 상세한 설명과 관련하여 취해진 다음의 간략한 설명을 이제 참조한다.
도 1은 PON의 개략도이다.
도 2는 본 개시의 실시예에 따른 다운스트림 PON 프레임의 개략도이다.
도 3은 본 개시의 실시예에 따른 코드워드의 개략도이다.
도 4는 본 개시의 다른 실시예에 따른 코드워드의 개략도이다.
도 5는 본 개시의 실시예에 따른 업스트림 PON 프레임의 개략도이다.
도 6은 본 발명의 일 실시예에 따른 PON 프레임 통신 방법을 나타내는 흐름도이다.
도 7은 본 발명의 다른 실시예에 따른 PON 프레임 통신 방법을 도시한 흐름도이다.
도 8은 본 개시의 실시예에 따른 장치의 개략도이다.

하나 이상의 실시예의 예시적인 구현이 아래에 제공되지만, 개시된 시스템 및/또는 방법은 현재 알려져 있거나 존재하는 임의의 수의 기술을 사용하여 구현될 수 있다는 것이 처음부터 이해되어야 한다. 본 개시는 여기에 예시되고 설명된 예시적인 설계 및 구현을 포함하여 아래에 예시된 예시적인 구현, 도면 및 기술에 결코 제한되어서는 안 되며, 등가물의 전체 범위와 함께 첨부된 청구의 범위 내에서 수정될 수 있다.

다음 약어가 적용된다:

ASIC(application-specific integrated circuit): 주문형 집적 회로

BCH(Bose-Chaudhuri-Hocquenghem): 보스-차우두리-호켄헴

CO(central office): 중앙 사무실

CPU(central processing unit): 중앙 처리 장치

DSP(digital signal processor): 디지털 신호 프로세서

EO(electrical-to-optical): 전기광학

FEC(forward error correction): 순방향 오류 정정

FPGA(field-programmable gate array): 현장 프로그래밍 가능한 게이트 어레이

G(gigabits per second): 초당 기가 비트

HEC(hybrid error correction): 하이브리드 오류 정정

ID(identifier): 식별자

ITU-T(International Telecommunication Union Telecommunication Standardization Sector): 국제전기통신연합 전기통신 표준화 부문

LDPC(low-density parity check): 저밀도 패리티 검사

ODN(optical-distribution network): 광 분배 네트워크

OE(optical-to-electrical): 광-전기

OLT(optical line terminal): 광 회선 단말

ONU(optical network unit): 광 네트워크 장치

PHY(physical interface): 물리 인터페이스

PON(passive optical network): 수동 광 네트워크

PSBd(physical synchronization block for downstream): 다운스트림을 위한 물리 동기화 블록

PSBu(physical synchronization block for upstream): 업스트림을 위한 물리 동기화 블록

PSync(physical synchronization sequence): 물리 동기화 시퀀스

P2MP(point-to-multipoint): 지점대다지점

RAM(random access memory): 랜덤 액세스 메모리

RF(radio frequency): 무선 주파수

ROM(read-only-memory): 읽기 전용 메모리

RX(receiver unit): 수신기 유닛

SFC(superframe counter): 슈퍼프레임 카운터

SRAM(static RAM): 정적 RAM

TCAM(ternary content-addressable memory): 삼항 콘텐츠 주소 지정 가능 메모리

TX(transmitter unit): 송신기 유닛

μs(microsecone(s)): 마이크로초.

도 1은 PON(100)의 개략도이다. PON(100)은 OLT(110), ONU(120), 및 OLT(110)를 ONU(120)에 연결하는 ODN(130)을 포함한다. PON(100)은 분배를 위해 능동 구성 요소가 필요하지 않을 수 있는 통신 네트워크이다. 대신에, PON(100)은 OLT(110)와 ONU(120) 사이에 데이터를 분배하기 위해 ODN(130)의 수동 광학 구성 요소를 사용할 수 있다.

OLT(110)는 다른 네트워크 및 ONU(120)와 통신한다. 구체적으로, OLT(110)는 다른 네트워크와 ONU(120) 사이의 중개자이다. 예를 들어, OLT(110)는 다른 네트워크로부터 수신한 데이터를 ONU(120)로 포워딩하고, ONU(120)로부터 수신된 데이터를 다른 네트워크로 포워딩한다. OLT(110)는 송신기 및 수신기를 포함한다. 다른 네트워크가 PON(100)에서 사용되는 프로토콜과 다른 네트워크 프로토콜을 사용할 때, OLT(110)는 네트워크 프로토콜을 PON 프로토콜로 또는 그 반대로 변환하는 변환기를 포함한다. OLT(110)는 일반적으로 CO와 같은 중앙 위치에 위치하지만, 다른 적절한 위치에도 위치할 수 있다.

ODN(130)은 광섬유 케이블, 커플러, 스플리터, 분배기 및 기타 적절한 구성 요소를 포함하는 데이터 분배 네트워크이다. 구성 요소는 OLT(110)와 ONU(120) 사이에 신호를 분배하기 위해 전력을 필요로 하지 않는 수동 광학 구성 요소를 포함한다. ODN(130)은 도시된 바와 같이 분기 구성에서 OLT(110)로부터 ONU(120)로 확장하지만, ODN(130)은 임의의 다른 적절한 P2MP 구성으로 구성될 수 있다.

ONU(120)는 OLT(110) 및 고객과 통신하고 OLT(110)와 고객 사이의 중개자 역할을 한다. 예를 들어, ONU(120)는 OLT(110)로부터 고객에게 데이터를 포워딩하고 고객으로부터 OLT(110)로 데이터를 포워딩한다. ONU(120)는 OLT(110)로부터 광 신호를 수신하고, 광 신호를 전기 신호로 변환하고, 고객에게 전기 신호를 제공한다. 송수신기는 또한 고객으로부터 전기 신호를 수신하고, 전기 신호를 광 신호로 변환하고, 광 신호를 OLT(110)로 전송한다. ONU(120)와 ONT는 유사하며 용어는 상호 교환적으로 사용될 수 있다. ONU(120)는 일반적으로 고객 구내와 같은 분산된 위치에 위치하지만, 다른 적절한 위치에 위치할 수도 있다.

PON(100)은 다양한 회선 속도를 제공하는 다양한 표준과 호환될 수 있다. 예를 들어, ITU-T G.987.3, 2014년 1월("G.987.3")은 10G 회선 속도를 제공하고 기타 표준은 1G, 12.5G, 25G, 50G 및 기타 회선 속도를 제공한다. G.987.3은 OLT(110)와 ONU(120)가 125μs 길이의 PON 프레임을 사용하여 서로 통신하는 것을 지정한다. 이 길이는 다른 표준에도 적용된다. PON 프레임의 125μs 길이에 각각의 회선 속도를 곱하여 PON 프레임당 비트 수를 얻을 수 있다. 예를 들어, 10G 회선 속도는 PON 프레임당 1,244,160 비트를 제공하고 50G 회선 속도는 PON 프레임당 6,220,800 비트를 제공한다.

또한, 표준은 일반적으로 PON 프레임을 코드워드로 분할하며, 이는 나중에 패리티 검사 행렬에 의해 처리될 수 있다. 그러나 PON 프레임을 코드워드로 나눈 후 표준에 사용되지 않은 추가 비트가 남을 수 있다. 따라서 다양한 회선 속도로 확장 가능한 방식으로 비트를 현명하게 사용하는 PON 프레임 디자인이 필요하다.

PON 프레임 설계를 위한 실시예가 여기에 개시된다. 실시예는 제1 코드워드를 포함하는 PON 프레임을 제공한다. 제1 코드워드는 PSB를 포함한다. 실시예는 다양한 이점을 제공한다. 첫째, 실시예는 여러 키 회선 속도로 확장 가능한 방식으로 비트를 신중하게 사용한다. 둘째, PSB의 길이가 조정될 수 있고, 코드워드의 수 및 코드워드의 길이는 PSB의 길이와 무관하다. 셋째, PON 프레임은 관련된 회선 속도에 관계없이 정수의 코드워드로 구성된다. 넷째, 코드워드의 길이는 병렬 구현에 적합하다. PON 프레임이 논의되지만 PON 이외의 광 네트워크 및 프레임 이외의 데이터 구조에도 동일한 원칙이 적용된다.

도 2는 본 개시의 실시예에 따른 다운스트림 PON 프레임(200)의 개략도이다. 다운스트림은 OLT(110)에서 ONU(120)로의 방향을 의미한다. 다운스트림 PON 프레임(200)은 50G 회선 속도를 제공할 수 있다.

다운스트림 PON 프레임(200)은 코드워드 1(205), 코드워드 2(210), 코드워드 359(215) 및 코드워드 360(220)을 포함한다. 코드워드 2(210)와 코드워드 239(215) 사이의 줄임표는 코드워드 3-358의 존재를 나타낸다. 코드워드(205-220) 각각은 17,280 비트이거나 17,280 비트의 코드워드 길이를 가지므로 코드워드 1(205)은 비트 1-17,280이고; 코드워드 2(210)는 비트 17,281?34,560이고; 코드워드 359(215)는 비트 6,186,241-6,203,520이고; 코드워드 360(220)은 비트 6,203,521-6,220,800이다. 코드워드(205-220)는 FEC를 구현할 수 있고 따라서 FEC 코드워드일 수 있다.

코드워드 1(205)은 PSBd(225), 페이로드(230) 및 패리티 검사(235)를 포함한다. PSBd(225)는 길이 조절이 가능하며 아래에서 설명된다. 페이로드(230)는 OLT(110)가 ONU(120)에 전달하고자 하는 데이터, 예를 들어 사용자 데이터를 포함한다. 패리티 검사(235)는 정확한 데이터 전송을 보장하는 비트를 포함한다. 예를 들어 PSBd(225)는 256 비트이고, 페이로드(230)는 13952(14,208 - 256) 비트이고, 패리티 검사(235)는 3,072 비트이다. 이 경우 PSBd(225)의 256 비트는 G.987.3에서 허용된 192 비트에서 확장된다. 코드워드(360)(220)는 코드워드 1(205)의 페이로드(230)와 유사한 페이로드(240)를 포함하고 코드워드 1(205)의 패리티 검사(235)와 유사한 패리티 검사(245)를 포함한다. 그렇지만, 코드워드(360)(220)는 코드워드 1(205)의 PSBd(225)와 유사한 PSBd를 포함하지 않는다. 마찬가지로, 나머지 코드워드(210-215) 중 어느 것도 PSBd를 포함하지 않는다. 따라서 다운스트림 PON 프레임(200)에서 코드워드 1(205)만이 PSBd(225)를 포함하고 나머지 코드워드(210-220)는 PSBd와 독립적이므로 PSBd(225)는 다운스트림 PON 프레임(200)에서 유일한 PSBd 또는 PSB이다. 이것은 PSBd(225)가 코드워드 1(205) 외부에 있고 모든 코드워드 205-220보다 선행하는 다른 접근 방식과는 상이하다.

PSBd(225)는 PSync(250), SFC 구조(255) 및 PON-ID 구조(260)를 포함한다. PSync(250)는 ONU(120)가 다운스트림 PHY 경계에서 정렬을 달성하기 위해 사용하는 고정 64 비트 패턴을 포함한다. SFC 구조(255)는 후술된다. PON-ID 260 구조는 후술된다. 예를 들어, PSync(250)는 128 비트이고, SFC 구조(255)는 64 비트이고, PON-ID 구조(260)는 64 비트이다. 이 경우 PSync 250의 128 비트는 G.987.3에서 허용된 64 비트에서 확장된다.

SFC 구조(255)는 슈퍼프레임 카운터(265) 및 HEC 필드(270)를 포함한다. 슈퍼프레임 카운터(265)는 이전 다운스트림 PON 프레임에 대해 1 증가된 값을 포함한다. 값이 모두 1인 최댓값에 도달하면 OLT(110)는 다음 다운스트림 PON 프레임에서 이를 0으로 설정한다. HEC 필드(270)는 SFC 구조(255)의 초기 비트 63개에서 동작하는 BCH 코드와 단일 패리티 비트의 조합이다. 예를 들어, 슈퍼프레임 카운터(265)는 51 비트이고 HEC 필드(270)는 13 비트이다.

PON-ID 구조(260)는 PON-ID(275) 및 HEC 필드(280)를 포함한다. PON-ID(275)는 OLT(110)의 재량에 의해 설정되며, 기본값은 모두 0이다. HEC 필드(280)는 PON-ID 구조(260)의 초기 비트 63개에서 동작하는 BCH 코드와 단일 패리티 비트의 조합이다. 예를 들어, PON-ID(275)는 51 비트이고 HEC 필드(280)는 13 비트이다.

첫째, 다운스트림 PON 프레임(200)은 360 개의 코드워드(205-220)로 구성되며 각각의 코드워드(205-220)는 17,280 비트이다. PSBd(225)가 극적으로 증가하지 않는 한, 예를 들어 페이로드(230)에 필요한 비트 수와 패리티 검사(235)에 필요한 비트 수보다 적은 17,280 비트를 넘지 않는 한, 코드워드 수(205-220) 및 코드워드 (205-220)의 길이는 PSBd(225)의 길이와 무관하다. 이는 PSBd(225)가 코드워드 1(205) 내부에 있으므로 그 길이를 늘이거나 줄여도 코드워드(205-220)에 사용할 수 있는 비트 수에 영향을 미치지 않기 때문이다. 대조적으로, PSBd(225)가 코드워드 1(205) 외부에 있다면, 예를 들어 PSBd(225)가 코드워드 1(205)보다 앞설 때, 그 크기를 증가시키면 코드워드(205-220)에 사용 가능한 비트 수가 줄어들고 따라서 코드워드(205-220)의 수 또는 그 길이가 감소할 것이다.

둘째, 다운스트림 PON 프레임(200)은 관련된 회선 속도에 관계없이 정수 수의 코드워드(205-220)를 포함한다. 예를 들어, 도시된 바와 같이, 다운스트림 PON 프레임(200)이 50G 회선 속도를 구현한다면, 다운스트림 PON 프레임(200)은 각각 17,280 비트의 360 개의 코드워드(205-220)를 포함한다. 그렇지만, 다운스트림 PON 프레임(200)이 10G 회선 속도를 구현한다면, 다운스트림 PON 프레임(200)은 각각 17,280 비트의 72 개의 코드워드를 포함한다. 다운스트림 PON 프레임(200)이 12.5G 회선 속도를 구현하는 경우, 다운스트림 PON 프레임(200)은 각각 17,280 비트의 90 개의 코드워드를 포함한다. 다운스트림 PON 프레임(200)이 25G 회선 속도를 구현한다면, 다운스트림 PON 프레임(200)은 각각 17,280 비트의 180 개의 코드워드를 포함한다. 숫자 72, 90, 180 및 360은 모두 정수이다. 여기서 72는 360/5이고, 90은 360/4이고, 180은 360/2이다.

셋째, 코드워드 205-220의 17,280 비트 길이는 17,280이 128의 배수이기 때문에 병렬 구현에 적합하다. 병렬 구현은 처리를 위해 고속 데이터를 여러 병렬 경로로 분리하는 기능이다. 그러면 각 병렬 경로가 허용 가능한 낮은 속도로 실행될 수 있다.

도 3은 본 개시의 실시예에 따른 코드워드(300)의 개략도이다. 코드워드(300)는 도 2의 다운스트림 PON 프레임(200)에서 코드워드(210-220)를 구현할 수 있다. 코드워드(300)는 페이로드(310) 및 패리티 검사(320)를 포함한다.

코드워드 300은 Mark Laubach 외, "LDPC Adjustments from Motion #6, Chicago," 2018년 5월 14일에 설명된 대로 25G 회선 속도에 대한 마더 코드(mother code)를 기반으로 한다. 마더 코드는 LDPC(17,664, 14,592)이고, 이는 17,664 개의 총 비트를 포함하는 LDPC 코드워드를 나타내고; 여기서 14,592 개의 페이로드 비트이고; 따라서 3,072 개의 패리티 검사 비트이다. 그렇지만, 코드워드(300)는 마더 코드의 14,592개 페이로드 비트를 384 비트만큼 단축하여 페이로드(310)에 대한 14,208 비트를 얻고; 따라서 17,664 개의 총 비트를 384 비트만큼 단축하여 코드워드(300)를 위한 17,280 비트를 얻고; 패리티 검사(320)를 위한 3,072 비트를 유지한다. 따라서, 코드워드(300)는 LDPC(17,280, 14,208)를 구현한다. 14,208을 17,280으로 나누면 82.22%의 FEC 비율이 생성된다. LDPC는 FEC의 한 유형이므로, LDPC 코드워드 또는 LDPC FEC를 구현하는 코드워드를 LDPC FEC 코드워드라고 할 수 있다.

도 4는 본 개시의 다른 실시예에 따른 코드워드(400)의 개략도이다. 코드워드(400)는 도 2의 다운스트림 PON 프레임(200)에서 코드워드(210-220)를 구현할 수 있다. 코드워드(400)는 페이로드(410) 및 패리티 검사(420)를 포함한다.

코드워드(400)는 앞서 설명한 LDPC(17,664, 14,592) 마더 코드를 기반으로 한다. 그렇지만, 코드워드(400)는 마더 코드의 14,592개 페이로드 비트를 128 비트만큼 단축하여 페이로드(410)에 대한 14,464 비트를 획득하고, 마더 코드의 3,072개 패리티 검사 비트를 256 비트만큼 천공하여 패리티 검사(420)를 위한 2,816 비트를 획득하고, 따라서 총 17,664 비트를 384 비트(128 비트 + 256 비트)만큼 단축하여 코드워드 400에 대해 17,280 비트를 획득한다. 따라서, 코드워드(400)는 LDPC(17,280, 14,464)를 구현한다. 14,464를 17,280으로 나누면 FEC 비율이 83.70%가 된다.

상기와 동일한 개념이 다른 코드워드 방식에도 적용될 수 있다. 예를 들어, 다운스트림 PON 프레임(200)은 125μs의 길이를 유지하고 코드워드의 수는 여러 주요 회선 속도(key line rate)에 대한 정수이므로 2와 5로 나누어 떨어지기 위해 0으로 끝나도록 하며, 코드워드는 LDPC(17,664, 14,592) 마더 코드를 구현하기 위해 256을 곱할 수 있는 비트 수로 구성되는 것으로 가정할 수 있다. 여러 주요 회선 속도에 대해 정수 수의 코드워드를 가짐으로써 이러한 회선 속도에 대해 체계를 확장할 수 있다. 표 1은 이러한 가정을 따르는 세 가지 코드워드 방식을 보여준다.

(표 1)

체계 1 체계 2 체계 3

코드워드 수: 360 360 370

코드워드 블록 수: 67.5 68 68

블록의 크기 ( 비트): 256 256 256

회선 속도 (G): 49.7664 50.13504 51.52768

FEC 레이트 1 (%): 82.22 82.35 82.35

페이로드 레이트 1 (G): 40.92 41.29 42.43

FEC 레이트 2 (%): 83.70 83.82 83.82

페이로드 레이트 2 (G): 41.65 42.02 43.19

코드워드 체계

체계 1은 다운스트림 PON 프레임(200)에서 코드워드(300, 400)의 구현을 보여준다. 구체적으로, 다운스트림 PON 프레임(200)은 360 개의 코드워드(205-220)를 포함한다. 각 코드워드(205-220)는 각각 256 비트의 67.5 개의 코드워드 블록을 포함할 수 있으며, 이는 각 코드워드(205-220)에 대해 17,280 비트 및 다운스트림 PON 프레임(200)에 대해 17,280 x 360 = 6,220,800 비트, 또는 6,220,800 비트의 PON 프레임 길이를 생성한다. 결과적인 회선 속도는 6,220,800 비트/125μs = 49.7664G이며, 이는 50G의 실제 회선 속도이다. FEC 비율 1은 코드워드 300을 나타내고, 이것은 LDPC(17,280, 14,208)를 구현하고 82.22%의 FEC 비율을 생성한다. 대응하는 페이로드 속도 1은 회선 속도 x FEC 속도 1 또는 49.7664G x 82.22% = 40.92G이다. FEC 비율 2는 코드워드 400을 나타내고, 이것은 LDPC(17,280, 14,464)를 구현하고 83.70% FEC 비율을 생성한다. 대응하는 페이로드 속도 2는 회선 속도 x FEC 속도 2 또는 49.7664G x 83.70% = 41.65G이다.

체계 2는 체계 1과 유사하다. 그러나 체계 1에서와 같은 67.5 개의 코드워드 블록 대신, 체계 2는 68 개의 코드워드 블록을 사용하며, 이것은 각각의 코드워드에 대해 17,408 비트 및 다운스트림 PON 프레임에 대해 6,266,880 비트를 생성한다. 결과적인 회선 속도는 50.13504G이고, 결과적인 FEC 속도 1은 82.35%이고, 결과적인 페이로드 속도 1은 41.29G이고, 결과적인 FEC 속도 2는 83.82%이고, 결과적인 페이로드 속도 2는 42.02G이다.

체계 3은 체계 2와 유사하다. 그렇지만, 체계 2에서와 같이 360 개의 코드워드 대신, 체계 3은 370 개의 코드워드를 사용하며, 이것은 다운스트림 PON 프레임에 대해 6,440,960 비트를 생성한다. 결과적인 회선 속도 51.52768G이고, 결과적인 FEC 속도 1은 82.35%이고, 결과적인 페이로드 속도 1은 42.43G이고, 결과적인 FEC 속도 2는 83.82%이고, 결과적인 페이로드 속도 2는 43.19G이다.

도 5는 본 개시의 실시예에 따른 업스트림 PON 프레임(500)의 개략도이다. 업스트림은 ONU(120)으로부터 OLT(110)로의 방향을 의미한다. 업스트림 PON 프레임(500)은 대응하는 다운스트림 회선 속도의 1/n인 회선 속도를 제공할 수 있으며, 여기서 n은 양의 정수이다. 예를 들어, 업스트림 PON 프레임(500)은 다운스트림 회선 속도의 1/2 또는 다운스트림 회선 속도의 1/5인 회선 속도를 제공한다.

업스트림 PON 프레임(500)은 코드워드 1(505), 코드워드 2(510), 코드워드 n-1(515), 및 코드워드 n(520)을 포함한다. 코드워드 2(510)와 코드워드 n-1(515) 사이의 생략 부호는 코드워드 3 - 코드워드 (n-2)가 있다는 것을 나타낸다. 각각의 코드워드(505-520)는 17,280 비트이므로 코드워드 1(505)은 비트 1-17,280이고; 코드워드 2(510)는 비트 17,281-34,560이고, 등등이다. 코드워드(505-520)는 FEC를 구현할 수 있고 따라서 FEC 코드워드일 수 있다.

코드워드 1(505)은 PSBu(525), 페이로드(530) 및 패리티 체크(535)를 포함한다. PSBu(525)는 길이 조절이 가능하며 아래에서 설명된다. 페이로드(530)는 ONU(120)가 OLT(110)에 전달하고자 하는 데이터, 예를 들어 사용자 데이터를 포함한다. 패리티 검사(535)는 정확한 데이터 전송을 보장하는 비트를 포함한다. 예를 들어 PSBu 525는 m 개의 비트이고; 페이로드(530)는 14208 - m 비트이고; 패리티 검사(535)는 3,072 비트이다. 코드워드 n(520)은 코드워드 1(505)의 페이로드(530)와 유사한 페이로드(540)를 포함하고 코드워드 1(505)의 패리티 검사(535)와 유사한 패리티 검사(545)를 포함한다. 그렇지만, 코드워드 n(520)은 코드워드 1(505)의 PSBu(525)와 유사한 PSBu를 포함하지 않는다. 마찬가지로, 나머지 코드워드(510-515) 중 어느 것도 PSBu를 포함하지 않는다. 따라서, 업스트림 PON 프레임(500)에서 코드워드 1(505)만이 PSBu(525)를 포함하고 나머지 코드워드(510-520)는 PSBu와 독립적이므로 PSBu(525)는 업스트림 PON 프레임(500)에서 유일한 PSBu 또는 PSB이다. 이것은 PSBu(525)가 코드워드 1(505) 외부에 있고 모든 코드워드(505-520)에 선행하는 다른 접근 방식과는 상이하다.

PSBu(525)는 프리앰블(550)과 구분자(delimiter)(555)를 포함한다. 프리앰블(550)은 여러 번 반복되는 패턴을 포함한다. 코드워드 1(505)은 프리앰블(550)을 보호한다. 패턴은 길이 조절이 가능하며 벤더는 그 패턴을 변경할 수 있다. 예를 들어, 패턴은 64 비트이고 31번 반복되므로 프리앰블(550)은 64 x 31 = 1,984 비트가 된다. 이 경우, 프리앰블(550)의 1,984 비트는 G.987.3과 일치한다. 함께, 프리앰블(550)과 구분자(555)는 OLT(110)가 ONU(120)로부터의 PHY 버스트의 존재를 결정하고, PHY 버스트를 묘사하고, 신호 클럭을 결정하여 전송된 신호를 정확하게 복구하는 데이터를 포함한다.

업스트림 PON 프레임(500)은 다운스트림 PON 프레임(200)과 유사한 특성을 가질 수 있다. 예를 들어, 첫째, 코드워드(505-520)의 개수와 코드워드(505-520)의 길이는 PSBu(525)의 길이와 무관하다. 둘째, 업스트림 PON 프레임(500)은 그 관련된 회선 속도에 관계없이 정수의 코드워드 505-520을 포함한다. 셋째, 코드워드(505-520)의 길이는 병렬 구현에 적합하다.

도 6은 본 발명의 일 실시예에 따른 PON 프레임 통신 방법(600)을 도시한 흐름도이다. OLT(110)는 방법(600)을 구현하거나 ONU(120)가 방법(600)을 구현한다. 단계 610에서, 복수의 FEC 코드워드를 포함하는 PON 프레임이 생성된다. FEC 코드워드는 제1 코드워드를 포함하고, 제1 코드워드는 PSB를 포함한다. 제1 예에서, PON 프레임은 다운스트림 PON 프레임(200)이고, 코드워드는 코드워드(205-220)이고, 제1 코드워드는 코드워드 1(205)이고, PSB는 PSBd(225)이다. 제2 예에서, PON 프레임은 업스트림 PON 프레임(500)이고, 코드워드는 코드워드(505-520)이고, 제1 코드워드는 코드워드 1(505)이며, PSB는 PSBu(525)이다. 마지막으로, 단계 620에서, PON 프레임이 전송된다. 제1 예에서, OLT(110)는 다운스트림 PON 프레임(200)을 ONU(120)로 전송한다. 제2 예에서, ONU(120)는 업스트림 PON 프레임(500)을 OLT(110)로 전송한다.

도 7은 본 개시의 다른 실시예에 따른 PON 프레임 통신 방법(700)을 예시하는 흐름도이다. OLT(110)는 방법(700)을 구현하거나 ONU(120)가 구현한다. 단계 710에서, 복수의 FEC 코드워드를 포함하는 PON 프레임이 수신된다. FEC 코드워드는 제1 코드워드를 포함하고, 제1 코드워드는 PSB를 포함한다. 제1 예에서, PON 프레임은 다운스트림 PON 프레임(200)이고, 코드워드는 코드워드(205-220)이고, 제1 코드워드는 코드워드 1(205)이고, PSB는 PSBd(225)이다. 제2 예에서, PON 프레임은 업스트림 PON 프레임(500)이고, 코드워드는 코드워드(505-520)이고, 제1 코드워드는 코드워드 1(505)이며, PSB는 PSBu(525)이다. 마지막으로, 단계 720에서 PON 프레임이 처리된다.

도 8은 본 개시의 실시예에 따른 장치(800)의 개략도이다. 장치(800)는 개시된 실시예의 전부 또는 일부, 예를 들어 OLT(110) 및 ONU(120)를 구현할 수 있다. 장치(800)는 데이터를 수신하기 위한 입구 포트(810) 및 RX(820); 데이터를 처리하기 위한 프로세서, 로직 유닛, 베이스밴드 유닛, 또는 CPU(830); 데이터를 전송하기 위한 TX(840) 및 출구 포트(850); 및 데이터를 저장하는 메모리(860)를 포함한다. 장치(800)는 또한 광학 신호, 전기 신호 또는 RF 신호의 유입 또는 유출을 제공하기 위해 입구 포트(810), RX(820), TX(840), 및 출구 포트(850)에 결합된 OE 구성 요소, EO 구성 요소, 또는 RF 구성 요소를 포함할 수 있다.

프로세서(830)는 하드웨어, 미들웨어, 펌웨어 또는 소프트웨어의 임의의 조합이다. 프로세서(830)는 하나 이상의 CPU 칩, 코어, FPGA, ASIC, 또는 DSP의 임의의 조합을 포함한다. 프로세서(830)는 입구 포트(810), RX(820), TX(840), 출구 포트(850), 및 메모리(860)와 통신한다. 프로세서(830)는 개시된 실시예를 구현하는 FEC 구성 요소(870)를 포함한다. 따라서, FEC 구성 요소(870)를 포함하면 장치(800)의 기능에 대한 실질적인 개선을 제공하고 장치(800)를 상이한 상태로 변환시킨다. 대안적으로, 메모리(860)는 FEC 구성 요소(870)를 명령으로서 저장하고, 프로세서(830)는 이러한 명령을 실행한다.

메모리(860)는 디스크, 테이프 드라이브 또는 솔리드 스테이트 드라이브의 임의의 조합을 포함한다. 장치(800)는 메모리(860)를 오버플로 데이터 저장 장치로 사용하여 장치(800)가 실행을 위해 프로그램을 선택할 때 프로그램을 저장하고 장치(800)가 예를 들어 컴퓨터 프로그램 제품과 같은 프로그램을 실행하는 동안 읽는 명령 및 데이터를 저장할 수 있다. 메모리(860)는 휘발성 또는 비휘발성일 수 있고 ROM, RAM, TCAM, 또는 SRAM의 임의의 조합일 수 있다. 일부 실시예에서 메모리(860)는 FEC 구성 요소(870)를 포함하는 컴퓨터 명령을 저장한다.

컴퓨터 프로그램 제품은 프로세서, 예를 들어 프로세서(830)에 의해 실행될 때 장치로 하여금 임의의 실시예를 수행하게 하는 비일시적 매체, 예를 들어 메모리(860)에 저장된 컴퓨터 실행가능 명령을 포함할 수 있다.

장치(800)가 OLT를 포함하는 일부 예에서, 프로세서(830)는 복수의 순방향 오류 정정(FEC) 코드워드를 포함하는 수동 광 네트워크(PON) 프레임을 생성하기 위해 FEC 구성 요소(870)를 실행하고, FEC 코드워드는 제1 코드워드를 포함하고, 제1 코드워드는 물리 동기화 블록(Physical Synchronization Block, PSB)을 포함하고, 프로세서(830)는 FEC 구성 요소(870)를 실행하여 PON 프레임을 전송한다.

장치(800)가 ONU를 포함하는 일부 예에서, 프로세서(830)는 복수의 순방향 오류 정정(FEC) 코드워드를 포함하는 수동 광 네트워크(PON) 프레임을 수신하기 위해 FEC 구성 요소(870)를 실행하고, FEC 코드워드는 제1 코드워드를 포함하고, 제1 코드워드는 물리 동기화 블록(Physical Synchronization Block, PSB)를 포함하고, 프로세서(830)는 PON 프레임을 처리하기 위해 FEC 구성 요소(870)를 실행한다.

장치(800)가 OLT를 포함하는 일부 예에서, 장치(800)는 복수의 순방향 오류 정정(FEC) 코드워드를 포함하는 수동 광 네트워크(PON) 프레임을 생성하는 프레임 모듈을 포함하고, FEC 코드워드는 제1 코드워드를 포함하고, 제1 코드워드는 물리 동기화 블록(PSB), 및 PON 프레임을 전송하는 송신기 모듈을 포함한다. 일부 실시예에서, 장치(800)는 실시예에서 설명된 단계 중 임의의 하나 또는 조합을 수행하기 위한 다른 또는 추가 모듈을 포함할 수 있다. 또한, 임의의 도면에 도시되거나 청구범위 중 임의의 것에 인용된 바와 같은 방법의 임의의 추가적 또는 대안적 실시예 또는 관점은 유사한 모듈을 포함하는 것으로 또한 고려된다.

장치(800)가 ONU를 포함하는 일부 예에서, 장치(800)는 복수의 순방향 오류 정정(FEC) 코드워드를 포함하는 수동 광 네트워크(PON) 프레임을 수신하는 수신기 모듈을 포함하고, FEC 코드워드는 제1 코드워드를 포함하고, 제1 코드워드는 물리 동기화 블록(PSB), 및 PON 프레임을 처리하는 프로세서 모듈을 포함한다. 일부 실시예에서, 장치(800)는 실시예에서 설명된 단계 중 임의의 하나 또는 조합을 수행하기 위한 다른 또는 추가 모듈을 포함할 수 있다. 또한, 임의의 도면에 도시되거나 청구범위 중 임의의 것에 인용된 바와 같은 방법의 임의의 추가적 또는 대안적 실시예 또는 관점은 유사한 모듈을 포함하는 것으로 또한 고려된다.

예시적인 실시예에서, 장치(800)는 복수의 순방향 오류 정정(FEC) 코드워드를 포함하는 수동 광 네트워크(PON) 프레임을 생성하는 프레임 생성 모듈을 포함하고, FEC 코드워드는 제1 코드워드를 포함하고, 제1 코드워드는 물리 동기화 블록(Physical Synchronization Block, PSB) 및 PON 프레임을 전송하는 프레임 전송 모듈을 포함한다. 일부 실시예에서, 장치(800)는 실시예에서 설명된 단계 중 임의의 하나 또는 조합을 수행하기 위한 다른 또는 추가 모듈을 포함할 수 있다. 또한, 임의의 도면에 도시되거나 청구범위 중 임의의 것에 인용된 바와 같은 방법의 임의의 추가적 또는 대안적 실시예 또는 관점은 유사한 모듈을 포함하는 것으로 또한 고려된다.

예시적인 실시예에서, 장치(800)는 복수의 순방향 오류 정정(FEC) 코드워드를 포함하는 수동 광 네트워크(PON) 프레임을 수신하는 프레임 수신 모듈을 포함하고, FEC 코드워드는 제1 코드워드를 포함하고, 제1 코드워드는 물리 동기화 블록(Physical Synchronization Block, PSB), 및 PON 프레임을 처리하는 프레임 프로세싱 모듈을 포함한다. 일부 실시예에서, 장치(800)는 실시예에서 설명된 단계 중 임의의 하나 또는 조합을 수행하기 위한 다른 또는 추가 모듈을 포함할 수 있다. 또한, 임의의 도면에 도시되거나 청구범위 중 임의의 것에 인용된 바와 같은 방법의 임의의 추가적 또는 대안적 실시예 또는 관점은 유사한 모듈을 포함하는 것으로 또한 고려된다.

"약"이라는 용어는 달리 명시되지 않는 한 후속 숫자의 ±10%를 포함하는 범위를 의미한다. 몇몇 실시예가 본 개시에서 제공되었지만, 개시된 시스템 및 방법은 본 개시의 사상 또는 범위를 벗어나지 않으면서 많은 다른 특정 형태로 구현될 수 있다는 것을 이해할 수 있다. 본 예는 예시적인 것으로 간주되어야 하며 제한적이지 않으며, 그 의도는 여기에 주어진 세부 사항으로 제한되지 않는다. 예를 들어, 다양한 구성 요소 또는 구성 요소가 다른 시스템에 결합 또는 통합되거나 특정 기능이 생략되거나 구현되지 않을 수 있다.

또한, 이산 또는 개별로서 다양한 실시예에서 설명되고 예시된 기술, 시스템, 서브시스템 및 방법은 본 개시의 범위를 벗어나지 않고 다른 시스템, 구성 요소, 기술 또는 방법과 결합되거나 통합될 수 있다. 결합된 것으로 도시되거나 논의된 다른 항목은 전기적으로, 기계적으로 또는 다른 방식으로든 직접 결합되거나 간접적으로 결합되거나 일부 인터페이스, 장치 또는 중간 구성 요소를 통해 통신할 수 있다. 변경, 대체 및 변경의 다른 예는 당업자에 의해 확인 가능하고 여기에 개시된 정신 및 범위를 벗어나지 않고 이루어질 수 있다.

Claims (43)

1. 방법으로서,
   수동 광 네트워크(passive optical network, PON) 프레임을 생성하는 단계 - 상기 PON 프레임은 정수 개수의 순방향 오류 정정(forward error correction, FEC) 코드워드를 포함하고, 상기 PON 프레임에 포함된 FEC 코드워드 각각은 17,280 비트의 코드워드 길이를 가지며, 상기 FEC 코드워드는 상기 PON 프레임의 시작부에서 제1 코드워드를 포함하고, 상기 제1 코드워드만이 물리 동기화 블록(physical synchronization block, PSB)을 포함함 - ; 및
   상기 PON 프레임을 전송하는 단계
   를 포함하는 방법.
2. 방법으로서,
   수동 광 네트워크(passive optical network, PON) 프레임을 수신하는 단계 - 상기 PON 프레임은 정수 개수의 순방향 오류 정정(forward error correction, FEC) 코드워드를 포함하고, 상기 PON 프레임에 포함된 FEC 코드워드 각각은 17,280 비트의 코드워드 길이를 가지며, 상기 FEC 코드워드는 상기 PON 프레임의 시작부에서 제1 코드워드를 포함하고, 상기 제1 코드워드만이 물리 동기화 블록(physical synchronization block, PSB)을 포함함 - ; 및
   상기 PON 프레임을 처리하는 단계
   를 포함하는 방법.
3. 제1항 또는 제2항에 있어서,
   상기 PON 프레임의 지속 시간은 125 마이크로초(μs)인, 방법.
4. 제1항 또는 제2항에 있어서,
   상기 PON 프레임은 6,220,800 비트의 길이를 가지고 회선 속도가 초당 49.7664 기가 비트인, 방법.
5. 제1항 또는 제2항에 있어서,
   상기 FEC 코드워드는 저밀도 패리티 검사(low-density parity check, LDPC) FEC 코드워드인, 방법.
6. 제5항에 있어서,
   상기 LDPC FEC 코드워드 각각은 페이로드 및 패리티 검사를 포함하고, 여기서 상기 LDPC FEC 코드워드는 LDPC(17,664, 14,592)의 마더 코드에 기초하여 LDPC(17,280, 14,208)를 구현하고, 페이로드에서 14,592 비트를 384 비트만큼 단축하여 14,208 비트를 획득하며, 여기서 상기 LDPC FEC 코드워드는 82.22%의 FEC 레이트를 제공하고, 상기 82.22%의 FEC 레이트는 14,208을 17,280으로 나누어 계산되는 것인, 방법.
7. 제5항에 있어서,
   상기 LDPC FEC 코드워드 각각은 페이로드 및 패리티 검사를 포함하고, 여기서 상기 LDPC FEC 코드워드는 LDPC(17,664, 14,592)의 마더 코드에 기초하여 LDPC(17,280, 14,464)를 구현하고, 페이로드에서 14,592 비트를 128 비트만큼 단축하여 14,464 비트를 획득하고, 패리티 검사에서 3,072 비트를 256 비트로 천공하여 2,816 비트를 획득하며, 여기서 상기 LDPC FEC 코드워드는 83.70%의 FEC 레이트를 제공하고, 상기 83.70%의 FEC 레이트는 14,464를 17,280으로 나누어 계산되는 것인, 방법.
8. 제1항 또는 제2항에 있어서,
   상기 정수는 2와 5로 나눌 수 있는, 방법.
9. 제1항 또는 제2항에 있어서,
   상기 정수는 360인, 방법.
10. 제1항 또는 제2항에 있어서,
    상기 PON 프레임은 다운스트림 PON 프레임이고, 상기 PSB는 다운스트림을 위한 PSB(PSBd)인, 방법.
11. 컴퓨터가 판독 가능한 비일시적인 저장 매체에 저장되어 있는 컴퓨터 프로그램으로서,
    상기 컴퓨터 프로그램은 컴퓨터 실행 가능형 명령을 포함하며, 상기 명령은 프로세서에 의해 실행될 때 장치가 제1항 또는 제2항을 수행하게 하는, 컴퓨터 프로그램.
12. 장치로서,
    명령을 포함하는 메모리 스토리지; 및
    상기 메모리와 통신하는 하나 이상의 프로세서
    를 포함하며,
    상기 하나 이상의 프로세서는 상기 명령을 실행하여:
    수동 광 네트워크(passive optical network, PON) 프레임을 생성하고 - 상기 PON 프레임은 정수 개수의 순방향 오류 정정(forward error correction, FEC) 코드워드를 포함하고, 상기 PON 프레임에 포함된 FEC 코드워드 각각은 17,280 비트의 코드워드 길이를 가지며, 상기 FEC 코드워드는 상기 PON 프레임의 시작부에서 제1 코드워드를 포함하고, 상기 제1 코드워드만이 물리 동기화 블록(physical synchronization block, PSB)을 포함함 - ; 그리고
    상기 PON 프레임을 전송하는, 장치.
13. 제12항에 있어서,
    상기 정수는 2와 5로 나눌 수 있는, 장치.
14. 제12항에 있어서,
    상기 정수는 360인, 장치.
15. 제12항에 있어서,
    상기 PON 프레임은 다운스트림 PON 프레임이고, 상기 PSB는 다운스트림을 위한 PSB(PSBd)인, 장치.
16. 제12항에 있어서,
    상기 PON 프레임의 지속 시간은 125 마이크로초(μs)인, 장치.
17. 제12항에 있어서,
    상기 FEC 코드워드는 저밀도 패리티 체크(LDPC) FEC 코드워드인, 장치.
18. 제12항에 있어서,
    상기 장치는 광 회선 단말(optical line terminal, OLT)인, 장치.
19. 장치로서,
    명령을 포함하는 메모리 스토리지; 및
    상기 메모리와 통신하는 하나 이상의 프로세서
    를 포함하며,
    상기 하나 이상의 프로세서는 상기 명령을 실행하여:
    수동 광 네트워크(passive optical network, PON) 프레임을 수신하고 - 상기 PON 프레임은 정수 개수의 순방향 오류 정정(forward error correction, FEC) 코드워드를 포함하고, 상기 PON 프레임에 포함된 FEC 코드워드 각각은 17,280 비트의 코드워드 길이를 가지며, 상기 FEC 코드워드는 상기 PON 프레임의 시작부에서 제1 코드워드를 포함하고, 상기 제1 코드워드만이 물리 동기화 블록(physical synchronization block, PSB)을 포함함 - ; 그리고
    상기 PON 프레임을 처리하는, 장치.
20. 제19항에 있어서,
    상기 정수는 360인, 장치.
21. 제19항에 있어서,
    상기 PON 프레임은 다운스트림 PON 프레임이고, 상기 PSB는 다운스트림을 위한 PSB(PSBd)인, 장치.
22. 제19항에 있어서,
    상기 PON 프레임의 지속 시간은 125 마이크로초(μs)인, 장치.
23. 제19항에 있어서,
    상기 FEC 코드워드는 저밀도 패리티 체크(LDPC) FEC 코드워드인, 장치.
24. 제19항에 있어서,
    상기 장치는 광 네트워크 유닛(optical network unit, ONU)인, 장치.
    
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 삭제
39. 삭제
40. 삭제
41. 삭제
42. 삭제
43. 삭제