KR102667952B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR102667952B1
KR102667952B1 KR1020180110445A KR20180110445A KR102667952B1 KR 102667952 B1 KR102667952 B1 KR 102667952B1 KR 1020180110445 A KR1020180110445 A KR 1020180110445A KR 20180110445 A KR20180110445 A KR 20180110445A KR 102667952 B1 KR102667952 B1 KR 102667952B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
display device
crystal display
disposed
Prior art date
Application number
KR1020180110445A
Other languages
Korean (ko)
Other versions
KR20190073251A (en
Inventor
방정석
배광수
오민정
이보람
조영제
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US16/136,155 priority Critical patent/US10802323B2/en
Priority to EP18209652.9A priority patent/EP3499301B1/en
Priority to CN201811542783.0A priority patent/CN109932846B/en
Publication of KR20190073251A publication Critical patent/KR20190073251A/en
Application granted granted Critical
Publication of KR102667952B1 publication Critical patent/KR102667952B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133502Antiglare, refractive index matching layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133504Diffusing, scattering, diffracting elements
    • G02F1/133507Films for enhancing the luminance
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

액정 표시 장치가 제공된다. 액정 표시 장치는 복수의 화소가 정의된 제1 기판, 상기 기판 상에 상기 화소마다 배치된 화소 전극, 상기 제1 기판에 대향하여 배치된 제2 기판, 상기 제1 기판을 향하는 상기 제2 기판의 일면 상에 배치된 복수의 광학 패턴, 상기 제1 기판을 향하는 상기 광학 패턴의 일면 상에 배치된 오버코트층, 상기 화소 전극 및 상기 오버코트층 사이에 배치된 액정층을 포함하되, 상기 화소는 하나의 도메인을 갖는다.A liquid crystal display device is provided. A liquid crystal display device includes a first substrate on which a plurality of pixels are defined, a pixel electrode disposed for each pixel on the substrate, a second substrate disposed opposite to the first substrate, and the second substrate facing the first substrate. A plurality of optical patterns disposed on one side, an overcoat layer disposed on one side of the optical pattern facing the first substrate, and a liquid crystal layer disposed between the pixel electrode and the overcoat layer, wherein the pixel is one Has a domain.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}Liquid crystal display device {LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to liquid crystal display devices.

액정 표시 장치는 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 기판과, 두 장의 기판 사이에 주입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 형성하고, 이를 통하여 액정층에 포함된 액정의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.A liquid crystal display device consists of two substrates on which electric field generating electrodes, such as a pixel electrode and a common electrode, are formed, and a liquid crystal layer injected between the two substrates. A voltage is applied to the electric field generating electrodes to form an electric field in the liquid crystal layer. And through this, the orientation of the liquid crystal contained in the liquid crystal layer is determined and the polarization of the incident light is controlled to display the image.

이러한 액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정의 장축이 상하 기판에 대하여 수직으로 배열되는 수직 배향 모드(vertically alignment mode) 액정 표시 장치가 개발되고 있다.Among these liquid crystal display devices, a vertically aligned mode liquid crystal display device in which the long axis of the liquid crystal is aligned perpendicularly with respect to the upper and lower substrates in a state in which an electric field is not applied is being developed.

수직 배향 모드 액정 표시 장치는 정면 시인성에 비하여 측면 시인성이 나쁠 수 있다. 구체적으로, 액정 표시 장치를 정면에서 시인하였을 때보다 측면에서 시인하였을 때 더욱 밝게 시인될 수 있으며, 정면과 측면 간의 밝기 차이가 크게 나타날수록 시인성이 악화된다.A vertical alignment mode liquid crystal display device may have poor side visibility compared to front visibility. Specifically, the liquid crystal display device can be viewed brighter when viewed from the side than when viewed from the front, and the greater the difference in brightness between the front and the side, the worse visibility becomes.

따라서, 수직 배향 모드 액정 표시 장치에서 정면과 측면의 밝기 차이를 최소화하여 시인성을 개선할 수 있는 구조가 요구된다.Therefore, a structure that can improve visibility by minimizing the difference in brightness between the front and the side in a vertical alignment mode liquid crystal display device is required.

본 발명이 해결하고자 하는 과제는 시인성이 개선된 액정 표시 장치를 제공하는 것이다.The problem to be solved by the present invention is to provide a liquid crystal display device with improved visibility.

본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the description below.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 복수의 화소가 정의된 제1 기판, 상기 기판 상에 상기 화소마다 배치된 화소 전극, 상기 제1 기판에 대향하여 배치된 제2 기판, 상기 제1 기판을 향하는 상기 제2 기판의 일면 상에 배치된 복수의 광학 패턴, 상기 제1 기판을 향하는 상기 광학 패턴의 일면 상에 배치된 오버코트층, 상기 화소 전극 및 상기 오버코트층 사이에 배치된 액정층을 포함하되, 상기 화소는 하나의 도메인을 갖는다.A liquid crystal display device according to an embodiment of the present invention to solve the above problem includes a first substrate on which a plurality of pixels are defined, a pixel electrode disposed for each pixel on the substrate, and a second substrate disposed opposite to the first substrate. 2 substrates, a plurality of optical patterns disposed on one side of the second substrate facing the first substrate, an overcoat layer disposed on one side of the optical pattern facing the first substrate, between the pixel electrode and the overcoat layer and a liquid crystal layer disposed on the pixel, wherein the pixel has one domain.

또한, 상기 화소는 광의 투과율이 제어되는 영역인 액티브 영역을 포함하고, 상기 화소 전극은 제1 방향 및 상기 제1 방향에 수직한 제2 방향을 따라 연장된 줄기 전극, 상기 줄기 전극으로부터 연장된 복수의 가지 전극을 더 포함할 수 있다.In addition, the pixel includes an active area, which is an area in which light transmittance is controlled, and the pixel electrode includes a stem electrode extending along a first direction and a second direction perpendicular to the first direction, and a plurality of stem electrodes extending from the stem electrode. It may further include branch electrodes.

또한, 복수의 상기 가지 전극은 상기 액티브 영역의 80% 이상의 영역에서 서로 동일한 방향으로 연장될 수 있다.Additionally, the plurality of branch electrodes may extend in the same direction in an area of 80% or more of the active area.

또한, 평면 시점에서, 각각의 상기 복수의 광학 패턴은 서로 평행하게 이격 배치된 복수의 막대 형태로 형성될 수 있다.Additionally, from a plan view, each of the plurality of optical patterns may be formed in the form of a plurality of bars arranged in parallel and spaced apart from each other.

또한, 상기 광학 패턴이 연장된 방향은 상기 가지 전극이 연장된 방향과 수직할 수 있다.Additionally, the direction in which the optical pattern extends may be perpendicular to the direction in which the branch electrode extends.

또한, 상기 광학 패턴의 측벽과 상기 제2 기판이 형성하는 내각은 90도 이하일 수 있다.Additionally, an interior angle formed between the sidewall of the optical pattern and the second substrate may be 90 degrees or less.

또한, 상기 광학 패턴이 연장된 방향은 상기 가지 전극이 연장된 방향과 동일할 수 있다.Additionally, the direction in which the optical pattern extends may be the same as the direction in which the branch electrode extends.

또한, 상기 광학 패턴의 측벽과 상기 제2 기판이 형성하는 내각은 90도 이상일 수 있다.Additionally, an interior angle formed between the sidewall of the optical pattern and the second substrate may be 90 degrees or more.

또한, 평면 시점에서, 상기 복수의 광학 패턴은 서로 이격 배치된 아일랜드 패턴으로 형성될 수 있다.Additionally, from a plan view, the plurality of optical patterns may be formed as island patterns spaced apart from each other.

또한, 상기 광학 패턴은 원, 타원 및 다각형 중 어느 하나의 모양을 가질 수 있다.Additionally, the optical pattern may have any one of the shapes of a circle, ellipse, and polygon.

또한, 상기 제1 기판 상에 배치되고, 상기 제1 방향 및 상기 제2 방향 중 적어도 하나의 방향을 따라 연장된 데이터 라인을 더 포함하되, 상기 데이터 라인은 상기 줄기 전극의 일부와 중첩되도록 배치될 수 있다.In addition, it further includes a data line disposed on the first substrate and extending along at least one of the first direction and the second direction, wherein the data line is disposed to overlap a portion of the stem electrode. You can.

또한, 상기 광학 패턴의 굴절률은 상기 오버코트층의 굴절률보다 클 수 있다.Additionally, the refractive index of the optical pattern may be greater than the refractive index of the overcoat layer.

또한, 상기 제1 기판을 향하는 상기 오버코트층의 일면은 실질적으로 평탄할 수 있다.Additionally, one side of the overcoat layer facing the first substrate may be substantially flat.

또한, 상기 복수의 광학 패턴은 상기 제2 기판의 전면에 걸쳐 배치될 수 있다.Additionally, the plurality of optical patterns may be disposed over the entire surface of the second substrate.

또한, 상기 제1 기판 상에 배치되고, 제1 방향을 따라 연장된 게이트 라인, 상기 제1 기판 상에 배치되고, 상기 제1 방향에 수직한 제2 방향을 따라 연장되며 상기 게이트 라인과 절연된 데이터 라인을 더 포함하되, 각각의 상기 화소에는 하나의 상기 게이트 라인 및 적어도 두 개의 상기 데이터 라인이 배치될 수 있다.Additionally, a gate line disposed on the first substrate and extending along a first direction, disposed on the first substrate, extending along a second direction perpendicular to the first direction and insulated from the gate line. It may further include a data line, and one gate line and at least two data lines may be disposed in each pixel.

또한, 상기 제2 기판 및 상기 광학 패턴 사이의 층에 배치된 베이스층을 더 포함하되, 상기 베이스층은 상기 광학 패턴과 동일한 물질로 이루어질 수 있다.In addition, it further includes a base layer disposed between the second substrate and the optical pattern, and the base layer may be made of the same material as the optical pattern.

또한, 각각의 상기 화소는 광의 투과율이 제어되는 영역인 액티브 영역을 포함하고, 상기 화소 전극은 제1 방향 및 상기 제1 방향에 수직한 제2 방향을 따라 연장된 줄기 전극, 상기 줄기 전극으로부터 연장된 복수의 가지 전극을 더 포함할 수 있다.Additionally, each pixel includes an active area, which is an area in which light transmittance is controlled, and the pixel electrode includes a stem electrode extending along a first direction and a second direction perpendicular to the first direction, and extending from the stem electrode. It may further include a plurality of branch electrodes.

또한, 평면 시점에서, 각각의 상기 광학 패턴은 설로 평행하게 이격 배치된 복수의 막대 형태로 형성되고, 상기 광학 패턴이 연장된 방향은 상기 가지 전극이 연장된 방향과 수직하고, 상기 광학 패턴의 측벽과 상기 제2 기판이 형성하는 내각은 90도를 초과할 수 있다.In addition, from a planar view, each optical pattern is formed in the form of a plurality of rods arranged parallel to the tongue and spaced apart, the direction in which the optical pattern extends is perpendicular to the direction in which the branch electrode extends, and the side wall of the optical pattern and the interior angle formed by the second substrate may exceed 90 degrees.

또한, 평면 시점에서, 각각의 상기 광학 패턴은 서로 평행하게 이격 배치된 복수의 바 형태로 형성되고, 상기 광학 패턴이 연장된 방향은 상기 가지 전극이 연장된 방향과 수직하고, 상기 광학 패턴의 측벽과 상기 제2 기판이 형성하는 내각은 90도 이하일 수 있다.In addition, from a plan view, each of the optical patterns is formed in the shape of a plurality of bars arranged in parallel and spaced apart from each other, the direction in which the optical pattern extends is perpendicular to the direction in which the branch electrode extends, and the sidewall of the optical pattern and the interior angle formed by the second substrate may be 90 degrees or less.

또한, 상기 광학 패턴의 굴절률은 상기 오버코트층의 굴절률보다 클 수 있다.Additionally, the refractive index of the optical pattern may be greater than the refractive index of the overcoat layer.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and drawings.

본 발명의 실시예들에 의하면, 시인성이 개선된 액정 표시 장치를 제공할 수 있다.According to embodiments of the present invention, a liquid crystal display device with improved visibility can be provided.

본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Effects according to embodiments of the present invention are not limited to the contents exemplified above, and further various effects are included in the present specification.

도 1은 일 실시예에 따른 액정 표시 장치의 사시도이다.
도 2는 도 1에 도시된 화소의 개략적인 레이아웃도이다.
도 3은 도 2의 Ⅰ- Ⅰ'로 도시된 선을 따라 절단한 단면도이다.
도 4는 도 2에 도시된 화소에 배치된 광학층의 개략적인 레이아웃도이다.
도 5는 도 4의 Ⅱ- Ⅱ'로 도시된 선을 따라 절단한 개략적인 단면도이다.
도 6은 도 1 내지 도 5에 도시된 실시예에 따른 액정 표시 장치의 관찰 위치별 밝기를 도시한 그래프이다.
도 7은 비교 실시예에 따른 액정 표시 장치의 관찰 위치별 밝기를 도시한 그래프이다.
도 8 내지 도 10은 도 1 내지 도 5에 도시된 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 도면이다.
도 11은 다른 실시예에 따른 액정 표시 장치에 대하여 도 2의 Ⅰ- Ⅰ'로 도시된 선에 대응되는 선을 따라 절단한 단면도이다.
도 12는 다른 실시예에 따른 액정 표시 장치의 일 화소에 배치된 광학층의 개략적인 레이아웃도이다.
도 13은 도 12와 관련된 실시예에 따른 액정 표시 장치를 도 2의 Ⅰ- Ⅰ'로 도시된 선에 대응되는 선을 따라 절단한 단면도이다.
도 14는 도 12 및 도 13에 도시된 실시예에 따른 액정 표시 장치의 관찰 위치별 밝기를 도시한 그래프이다.
도 15는 다른 실시예에 따른 액정 표시 장치에 대하여 도 2의 Ⅰ- Ⅰ'로 도시된 선에 대응되는 선을 따라 절단한 단면도이다.
도 16은 다른 실시예에 따른 액정 표시 장치의 일 화소에 배치된 광학층의 개략적인 레이아웃도이다.
도 17 및 도 18은 도 16과 관련된 각각 다른 실시예에 대하여 도 2의 Ⅰ- Ⅰ'로 도시된 선을 따라 절단한 단면도이다.
도 19 내지 도 23은 각각 다른 실시예에 따른 액정 표시 장치의 일 화소에 배치된 광학층의 개략적인 레이아웃도이다.
1 is a perspective view of a liquid crystal display device according to an embodiment.
FIG. 2 is a schematic layout diagram of the pixel shown in FIG. 1.
FIG. 3 is a cross-sectional view taken along the line indicated as Ⅰ-Ⅰ' in FIG. 2.
FIG. 4 is a schematic layout diagram of an optical layer disposed in the pixel shown in FIG. 2.
Figure 5 is a schematic cross-sectional view taken along the line indicated as II-II' in Figure 4.
FIG. 6 is a graph showing the brightness of the liquid crystal display device according to the embodiment shown in FIGS. 1 to 5 at each observation position.
FIG. 7 is a graph showing brightness at each observation position of a liquid crystal display device according to a comparative example.
8 to 10 are diagrams for explaining a method of manufacturing a liquid crystal display device according to the embodiment shown in FIGS. 1 to 5.
FIG. 11 is a cross-sectional view taken along a line corresponding to the line Ⅰ-Ⅰ′ in FIG. 2 of a liquid crystal display device according to another embodiment.
Figure 12 is a schematic layout diagram of an optical layer disposed in one pixel of a liquid crystal display device according to another embodiment.
FIG. 13 is a cross-sectional view of the liquid crystal display device according to the embodiment related to FIG. 12 taken along a line corresponding to line Ⅰ-Ⅰ′ in FIG. 2 .
FIG. 14 is a graph showing the brightness of the liquid crystal display device according to the embodiment shown in FIGS. 12 and 13 at each observation position.
FIG. 15 is a cross-sectional view taken along a line corresponding to the line Ⅰ-Ⅰ′ in FIG. 2 of a liquid crystal display device according to another embodiment.
Figure 16 is a schematic layout diagram of an optical layer disposed in one pixel of a liquid crystal display device according to another embodiment.
Figures 17 and 18 are cross-sectional views taken along the line Ⅰ-Ⅰ' in Figure 2 for different embodiments related to Figure 16.
19 to 23 are schematic layout diagrams of optical layers disposed in one pixel of a liquid crystal display device according to different embodiments.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. The present embodiments only serve to ensure that the disclosure of the present invention is complete and that common knowledge in the technical field to which the present invention pertains is not limited. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.When an element or layer is referred to as “on” another element or layer, it includes instances where the element or layer is directly on top of or intervening with the other element. Like reference numerals refer to like elements throughout the specification.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.Although first, second, etc. are used to describe various components, these components are of course not limited by these terms. These terms are merely used to distinguish one component from another. Therefore, it goes without saying that the first component mentioned below may also be a second component within the technical spirit of the present invention.

이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the attached drawings.

도 1은 일 실시예에 따른 액정 표시 장치의 사시도이다.1 is a perspective view of a liquid crystal display device according to an embodiment.

도 1을 참조하면, 일 실시예에 따른 액정 표시 장치(1000)는 표시 패널(10), 게이트 구동부(GD), 데이터 구동부(DD), 인쇄 회로 기판(PCB) 및 백라이트 유닛(BLU)을 포함한다. 표시 패널(10) 및 백라이트 유닛(BLU)은 제1 방향(DR1)으로 장변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 단변들을 갖는 직사각형 형상을 가질 수 있다.Referring to FIG. 1, a liquid crystal display device 1000 according to an embodiment includes a display panel 10, a gate driver (GD), a data driver (DD), a printed circuit board (PCB), and a backlight unit (BLU). do. The display panel 10 and the backlight unit BLU may have a rectangular shape with long sides in the first direction DR1 and short sides in the second direction DR2 that intersects the first direction DR1.

백라이트 유닛(BLU)은 광을 생성하고, 생성된 광을 표시 패널(10)에 제공한다. 표시 패널(10)은 백라이트 유닛(BLU)으로부터 제공받은 광을 이용하여 영상을 생성하고, 영상을 제공하기 위한 광을 출광시킨다.The backlight unit (BLU) generates light and provides the generated light to the display panel 10. The display panel 10 generates an image using light provided from a backlight unit (BLU) and emits light to provide an image.

표시 패널(10)은 제1 표시 기판(100), 제1 표시 기판(100)과 마주보는 제2 표시 기판(300) 및 제1 표시 기판(100)과 제2 표시 기판(300) 사이에 배치된 액정층(200)을 포함한다. 제1 표시 기판(100)에는 복수 개의 화소들(PX), 복수 개의 게이트 라인들(GL1~GLm) 및 복수 개의 데이터 라인들(DL1~DLn)이 배치된다. m 및 n은 자연수이다. 설명의 편의를 위해 도 1에는 하나의 화소(PX)만 도시되었으나, 실질적으로 복수 개의 화소들(PX)이 제1 표시 기판(100)상에 정의될 수 있다.The display panel 10 is disposed between a first display substrate 100, a second display substrate 300 facing the first display substrate 100, and between the first display substrate 100 and the second display substrate 300. It includes a liquid crystal layer 200. A plurality of pixels PX, a plurality of gate lines GL1 to GLm, and a plurality of data lines DL1 to DLn are disposed on the first display substrate 100. m and n are natural numbers. For convenience of explanation, only one pixel PX is shown in FIG. 1 , but in reality, a plurality of pixels PX may be defined on the first display substrate 100 .

게이트 라인들(GL1~GLm) 및 데이터 라인들(DL1~DLn)은 서로 절연되어 교차하도록 배치된다. 게이트 라인들(GL1~GLm)은 제1 방향(DR1)으로 연장되어 게이트 구동부(GD)에 연결된다. 데이터 라인들(DL1~DLn)은 제2 방향(DR2)으로 연장되어 데이터 구동부(DD)에 연결된다.The gate lines (GL1 to GLm) and data lines (DL1 to DLn) are insulated from each other and arranged to cross each other. The gate lines GL1 to GLm extend in the first direction DR1 and are connected to the gate driver GD. The data lines DL1 to DLn extend in the second direction DR2 and are connected to the data driver DD.

화소들(PX)은 서로 교차하는 게이트 라인들(GL1~GLm) 및 데이터 라인들(DL1~DLn)과 전기적으로 연결되도록 배치된다. 화소들(PX)은 매트릭스 형태로 배열될 수 있으나, 이에 제한되는 것은 아니다.The pixels PX are arranged to be electrically connected to the gate lines GL1 to GLm and the data lines DL1 to DLn that intersect each other. Pixels PX may be arranged in a matrix form, but is not limited thereto.

게이트 구동부(GD)는 제1 표시 기판(100)의 단변들 중 적어도 하나의 단변에 인접한 소정의 영역에 배치된다. 게이트 구동부(GD)는 화소들(PX)의 트랜지스터들의 제조 공정과 동시에 형성되어 ASG(Amorphous Silicon TFT Gate driver circuit) 형태 또는 OSG(Oxide Silicon TFT Gate driver circuit) 형태로 제1 표시 기판(100)에 실장될 수 있다.The gate driver GD is disposed in a predetermined area adjacent to at least one of the short sides of the first display substrate 100 . The gate driver (GD) is formed simultaneously with the manufacturing process of the transistors of the pixels (PX) and is attached to the first display substrate 100 in the form of an amorphous silicon TFT gate driver circuit (ASG) or an oxide silicon TFT gate driver circuit (OSG). It can be installed.

다만, 이에 한정되지 않고, 게이트 구동부(GD)는 복수 개의 구동 칩들로 형성되고 가요성 인쇄 회로 기판 상에 실장되어 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식으로 제1 표시 기판(100)에 연결될 수 있다. 또한, 게이트 구동부(GD)는 복수 개의 구동 칩들로 형성되어 제1 표시 기판(100)에 칩 온 글래스(COG: Chip on Glass) 방식으로 실장될 수 있다. However, the gate driver (GD) is not limited to this, and is formed of a plurality of driving chips, mounted on a flexible printed circuit board, and connected to the first display substrate 100 in a tape carrier package (TCP: Tape Carrier Package) method. You can. Additionally, the gate driver GD may be formed of a plurality of driving chips and mounted on the first display substrate 100 using a chip on glass (COG) method.

데이터 구동부(DD)는 복수 개의 소스 구동 칩들(DIC)을 포함한다. 소스 구동 칩들(DIC)은 연성 회로 기판들(FPC) 상에 실장되어 제1 표시 기판(100)의 장변들 중 어느 하나의 장변에 인접한 소정의 영역 및 인쇄 회로 기판(PCB)에 연결된다. 즉, 데이터 구동부(DD)는 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식으로 제1 표시 기판(100) 및 인쇄 회로 기판(PCB)에 연결된다. 그러나 이에 한정되지 않고, 데이터 구동부(DD)의 소스 구동 칩들(DIC)은 제1 표시 기판(100)에 칩 온 글래스 방식으로 실장될 수 있다.The data driver DD includes a plurality of source driver chips DIC. The source driving chips (DIC) are mounted on flexible circuit boards (FPC) and connected to a predetermined area adjacent to one of the long sides of the first display substrate 100 and a printed circuit board (PCB). That is, the data driver DD is connected to the first display substrate 100 and the printed circuit board (PCB) using a tape carrier package (TCP) method. However, the present invention is not limited to this, and the source driving chips DIC of the data driver DD may be mounted on the first display substrate 100 using a chip-on-glass method.

인쇄 회로 기판(PCB) 상에 타이밍 컨트롤러(미 도시됨)가 배치된다. 타이밍 컨트롤러는 집적 회로 칩의 형태로 인쇄 회로 기판(PCB) 상에 실장되어 게이트 구동부(GD) 및 데이터 구동부(DD)에 연결될 수 있다. 타이밍 컨트롤러는 게이트 제어 신호, 데이터 제어 신호, 및 영상 데이터들을 출력한다.A timing controller (not shown) is disposed on a printed circuit board (PCB). The timing controller may be mounted on a printed circuit board (PCB) in the form of an integrated circuit chip and connected to the gate driver (GD) and the data driver (DD). The timing controller outputs a gate control signal, data control signal, and image data.

게이트 구동부(GD)는 제어 라인(미 도시됨)을 통해 타이밍 컨트롤러로부터 게이트 제어 신호를 수신한다. 게이트 구동부(GD)는 게이트 제어 신호에 응답하여 게이트 신호를 생성하고, 생성된 게이트 신호들을 순차적으로 출력할 수 있다. 게이트 신호는 게이트 라인들(GL1~GLm)을 통해 행 단위로 화소들(PX)에 제공된다. 그 결과, 화소들(PX)은 행 단위로 구동될 수 있다.The gate driver (GD) receives a gate control signal from the timing controller through a control line (not shown). The gate driver (GD) may generate a gate signal in response to the gate control signal and sequentially output the generated gate signals. The gate signal is provided to the pixels PX in row units through the gate lines GL1 to GLm. As a result, the pixels PX can be driven row by row.

데이터 구동부(DD)는 타이밍 컨트롤러로부터 영상 데이터들 및 데이터 제어 신호를 수신한다. 데이터 구동부(DD)는 데이터 제어 신호에 응답하여 영상 데이터들에 대응하는 아날로그 형태의 데이터 전압들을 생성하여 출력한다. 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 제공된다.The data driver DD receives image data and data control signals from the timing controller. The data driver DD generates and outputs analog data voltages corresponding to image data in response to the data control signal. Data voltages are provided to the pixels PX through the data lines DL1 to DLn.

화소들(PX)은 게이트 라인들(GL1~GLm)을 통해 제공받은 게이트 신호들에 응답하여 데이터 라인들(DL1~DLn)을 통해 데이터 전압들을 제공받는다. 화소들(PX)은 데이터 전압들에 대응하는 계조를 표시함으로써, 영상이 표시될 수 있다.The pixels PX receive data voltages through the data lines DL1 through DLn in response to gate signals provided through the gate lines GL1 through GLm. The pixels PX display gray levels corresponding to data voltages, so that an image can be displayed.

백라이트 유닛(BLU)은 엣지형(edge type)의 백라이트 유닛 또는 직하형(direct type)의 백라이트 유닛일 수 있다.The backlight unit (BLU) may be an edge type backlight unit or a direct type backlight unit.

이하에서는, 화소(PX) 및 표시 패널(10)의 구체적인 구조에 대하여 설명하기로 한다.Hereinafter, the specific structure of the pixel PX and the display panel 10 will be described.

도 2는 도 1에 도시된 화소의 개략적인 레이아웃도이고, 도 3은 도 2의 Ⅰ- Ⅰ'로 도시된 선을 따라 절단한 단면도이며, 도 4는 도 2에 도시된 화소에 배치된 광학층의 개략적인 레이아웃도이며, 도 5는 도 4의 Ⅱ- Ⅱ'로 도시된 선을 따라 절단한 개략적인 단면도이다.FIG. 2 is a schematic layout diagram of the pixel shown in FIG. 1, FIG. 3 is a cross-sectional view taken along the line Ⅰ-Ⅰ' in FIG. 2, and FIG. 4 is an optical diagram disposed in the pixel shown in FIG. 2. It is a schematic layout diagram of the layer, and FIG. 5 is a schematic cross-sectional view taken along the line indicated as II-II' in FIG. 4.

보다 구체적으로, 도 2에서는 하나의 화소(PX)가 배치되도록 표시 패널(10)에 정의된 영역인 화소 영역(PA)의 레이아웃도를 도시한다.More specifically, FIG. 2 shows a layout diagram of the pixel area PA, which is an area defined in the display panel 10 so that one pixel PX is arranged.

화소 영역(PA)은 백라이트 유닛(BLU)으로부터 제공된 광을 표시 패널(10)을 통과하여 출광하도록 제어하는 영역인 액티브 영역(AA)을 포함한다.The pixel area PA includes an active area AA, which is an area that controls light provided from the backlight unit BLU to pass through the display panel 10 and exit.

도 2 내지 도 5를 참조하면, 일 실시예에 따른 표시 패널(10)은 제1 표시 기판(100), 제2 표시 기판(300) 및 이들 사이에 배치된 액정층(200)을 포함한다. 이외에도, 제1 표시 기판(100)과 제2 표시 기판(300)의 바깥 면에 부착되거나, 이들 사이에 배치되는 한 쌍의 편광자(도시하지 않음)을 더 포함할 수도 있다.Referring to FIGS. 2 to 5 , the display panel 10 according to one embodiment includes a first display substrate 100, a second display substrate 300, and a liquid crystal layer 200 disposed between them. In addition, it may further include a pair of polarizers (not shown) attached to the outer surfaces of the first display substrate 100 and the second display substrate 300 or disposed between them.

제1 표시 기판(100)에는 액정층(200)에 포함된 액정(LC)의 배열을 변화시키기 위한 스위칭 소자, 예컨대 박막 트랜지스터(167)가 배치된다. 제2 표시 기판(300)은 제1 표시 기판(100)에 대향하여 배치되는 기판이다.A switching element, for example, a thin film transistor 167, for changing the arrangement of liquid crystals (LC) included in the liquid crystal layer 200 is disposed on the first display substrate 100. The second display substrate 300 is a substrate disposed opposite to the first display substrate 100 .

액정층(200)은 제1 표시 기판(100) 및 제2 표시 기판(300) 사이에 개재되며, 유전율 이방성을 가지는 액정(LC)을 포함할 수 있다. 제1 표시 기판(100)과 제2 표시 기판(300) 사이에 전계가 인가되면 액정(LC)이 제1 표시 기판(100)과 제2 표시 기판(300) 사이에서 특정 방향으로 회전함으로써 광을 투과시키거나 차단할 수 있다. 여기서, 회전이라는 용어는 액정(LC)이 실제로 회전하는 것뿐만 아니라, 상기 전계에 의해 액정(LC)의 배열이 변화한다는 의미를 포함할 수 있다.The liquid crystal layer 200 is interposed between the first display substrate 100 and the second display substrate 300 and may include liquid crystal (LC) having dielectric anisotropy. When an electric field is applied between the first display substrate 100 and the second display substrate 300, the liquid crystal (LC) rotates in a specific direction between the first display substrate 100 and the second display substrate 300 to emit light. It can be transmitted or blocked. Here, the term rotation may mean not only that the liquid crystal (LC) actually rotates, but also that the arrangement of the liquid crystal (LC) changes due to the electric field.

이하, 제1 표시 기판(100)에 대하여 설명하기로 한다.Hereinafter, the first display substrate 100 will be described.

제1 표시 기판(100)은 제1 베이스 기판(110)을 포함한다. 제1 베이스 기판(110)은 투명 절연 기판일 수 있다. 예를 들면, 제1 베이스 기판(110)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어 질 수 있다.The first display substrate 100 includes a first base substrate 110 . The first base substrate 110 may be a transparent insulating substrate. For example, the first base substrate 110 may be made of a glass substrate, a quartz substrate, or a transparent resin substrate.

몇몇 실시예에서, 제1 베이스 기판(110)은 일 방향을 따라 커브드될 수도 있다. 다른 몇몇 실시예에서, 제1 베이스 기판(110)은 가요성을 가질 수도 있다. 즉, 제1 베이스 기판(110)은 롤링, 폴딩, 벤딩 등으로 변형이 가능할 수 있다.In some embodiments, the first base substrate 110 may be curved along one direction. In some other embodiments, the first base substrate 110 may have flexibility. That is, the first base substrate 110 may be deformed by rolling, folding, bending, etc.

제1 베이스 기판(110) 상에는 게이트 라인(122), 게이트 전극(124) 및 유지 라인(126)이 배치된다.A gate line 122, a gate electrode 124, and a maintenance line 126 are disposed on the first base substrate 110.

게이트 라인(122)은 박막 트랜지스터(167)를 제어하는 게이트 신호를 전달한다. 게이트 라인(122)은 제1 방향(DR1)으로 연장된 형상을 가질 수 있다. 게이트 신호의 전압 레벨에 대응하여 박막 트랜지스터(167)의 온/오프 여부가 제어될 수 있다.The gate line 122 transmits a gate signal that controls the thin film transistor 167. The gate line 122 may have a shape extending in the first direction DR1. Whether the thin film transistor 167 is turned on or off may be controlled in response to the voltage level of the gate signal.

게이트 전극(124)은 게이트 라인(122)으로부터 돌출되는 모양으로 형성되며, 게이트 라인(122)과 물리적으로 연결될 수 있다. 게이트 전극(124)은 후술할 박막 트랜지스터(167)를 구성하는 하나의 구성 요소일 수 있다.The gate electrode 124 is formed in a shape that protrudes from the gate line 122 and may be physically connected to the gate line 122. The gate electrode 124 may be one component of the thin film transistor 167, which will be described later.

유지 라인(126)은 각각의 게이트 라인(122)과 비중첩되도록 배치된다. 유지 라인(126)은 대체로 제2 방향(DR2)을 따라 연장되되, 액티브 영역(AA)의 가장자리를 따라서 연장되는 경우, 제1 방향(DR1)을 따라서도 연장될 수 있다. 유지 라인(126)은 후술할 화소 전극(180)의 가장자리와 인접하거나, 일부 중첩되도록 배치될 수 있으며, 화소 전극(180)과 유지 라인(126) 사이에는 소정의 커패시턴스가 형성될 수 있다. 이에 따라, 화소 전극(180)에 제공된 전압 레벨의 급격한 강하를 방지할 수 있다. 다만, 유지 라인(126) 없이도 화소 전극(180)에 제공된 전압 레벨의 강하 정도가 표시 품질에 악영향을 미치지 않는 경우 또는 감수할 만한 수준인 경우 유지 라인(126)은 생략될 수도 있다.The maintenance line 126 is arranged to non-overlap each gate line 122. The maintenance line 126 generally extends along the second direction DR2, but when extending along the edge of the active area AA, it may also extend along the first direction DR1. The maintenance line 126 may be disposed adjacent to or partially overlaps the edge of the pixel electrode 180, which will be described later, and a predetermined capacitance may be formed between the pixel electrode 180 and the maintenance line 126. Accordingly, a sudden drop in the voltage level provided to the pixel electrode 180 can be prevented. However, if the degree of drop in the voltage level provided to the pixel electrode 180 does not adversely affect display quality or is at an acceptable level even without the maintenance line 126, the maintenance line 126 may be omitted.

게이트 라인(122), 게이트 전극(124) 및 유지 라인(126)은 동일한 물질로 이루어질 수 있다. 예시적으로, 게이트 라인(122), 게이트 전극(124) 및 유지 라인(126)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 금 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등을 포함할 수 있다. 게이트 라인(122), 게이트 전극(124) 및 유지 라인(126)은 단일층 구조를 가질 수 있으며, 또는 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층 구조를 가질 수도 있다.The gate line 122, the gate electrode 124, and the maintenance line 126 may be made of the same material. Exemplarily, the gate line 122, the gate electrode 124, and the maintenance line 126 are made of an aluminum-based metal such as aluminum (Al) or an aluminum alloy, a silver-based metal such as silver (Ag) or a silver alloy, or copper (Cu). It may include gold-based metals such as copper alloys, molybdenum-based metals such as molybdenum (Mo) or molybdenum alloys, chromium (Cr), tantalum (Ta), and titanium (Ti). The gate line 122, the gate electrode 124, and the maintenance line 126 may have a single-layer structure, or may have a multi-layer structure including at least two conductive films with different physical properties.

게이트 라인(122), 게이트 전극(124) 및 유지 라인(126) 상에는 게이트 절연층(130)이 배치된다. 게이트 절연층(130)은 절연 물질로 이루어질 수 있으며, 예시적으로 실리콘 질화물 또는 실리콘 산화물 등으로 이루어질 수 있다. 게이트 절연층(130)은 단일층 구조로 이루어질 수 있으며, 또는 물리적 성질이 다른 두 개의 절연막을 포함하는 다층 구조를 가질 수도 있다.A gate insulating layer 130 is disposed on the gate line 122, the gate electrode 124, and the maintenance line 126. The gate insulating layer 130 may be made of an insulating material, for example, silicon nitride or silicon oxide. The gate insulating layer 130 may have a single-layer structure, or may have a multi-layer structure including two insulating films with different physical properties.

게이트 절연층(130) 상에는 제1 반도체 패턴(142) 및 제2 반도체 패턴(144) 이 배치된다. A first semiconductor pattern 142 and a second semiconductor pattern 144 are disposed on the gate insulating layer 130.

제1 반도체 패턴(142)은 게이트 전극(124)과 적어도 일부가 중첩될 수 있다. 제1 반도체 패턴(142)에는 후술할 소스 전극(165) 및 드레인 전극(166)을 전기적으로 연결하는 채널이 형성될 수 있다.The first semiconductor pattern 142 may at least partially overlap the gate electrode 124 . A channel may be formed in the first semiconductor pattern 142 to electrically connect the source electrode 165 and the drain electrode 166, which will be described later.

도면에는 미도시하였으나, 몇몇 실시예에서 제1 반도체 패턴(142) 위에는 저항성 접촉 부재가 추가로 배치될 수 있다. 상기 저항성 접촉 부재는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등으로 형성되거나 실리사이드로 형성될 수 있다. 상기 저항성 접촉 부재는 쌍을 이루어 제1 반도체 패턴(142) 위에 배치될 수 있다. 상기 저항성 접촉 부재는 소스 전극(165), 드레인 전극(166) 및 제1 반도체 패턴(142) 사이에서 이들이 저항성 접촉(ohmic contact) 특성을 갖도록 할 수 있다. 제1 반도체 패턴(142)이 산화물 반도체를 포함하는 경우, 상기 저항성 접촉 부재는 생략될 수 있다.Although not shown in the drawing, an ohmic contact member may be additionally disposed on the first semiconductor pattern 142 in some embodiments. The ohmic contact member may be formed of n+ hydrogenated amorphous silicon doped with n-type impurities at a high concentration, or may be formed of silicide. The ohmic contact members may be arranged in pairs on the first semiconductor pattern 142 . The ohmic contact member may have ohmic contact characteristics between the source electrode 165, the drain electrode 166, and the first semiconductor pattern 142. When the first semiconductor pattern 142 includes an oxide semiconductor, the ohmic contact member may be omitted.

제2 반도체 패턴(144)은 후술할 데이터 라인(162) 소스 전극(165) 및 드레인 전극(166)과 중첩되도록 형성된다. 제2 반도체 패턴(144)과 데이터 라인(162) 소스 전극(165) 및 드레인 전극(166)을 동일한 마스크 공정을 이용하여 형성될 수 있다. The second semiconductor pattern 144 is formed to overlap the source electrode 165 and drain electrode 166 of the data line 162, which will be described later. The second semiconductor pattern 144, the data line 162, the source electrode 165, and the drain electrode 166 may be formed using the same mask process.

제1 반도체 패턴(142) 및 제2 반도체 패턴(144)은 비정질 규소, 다결정 규소, 또는 산화물 반도체로 형성될 수 있다.The first semiconductor pattern 142 and the second semiconductor pattern 144 may be formed of amorphous silicon, polycrystalline silicon, or oxide semiconductor.

제1 반도체 패턴(142), 제2 반도체 패턴(144), 게이트 절연층(130) 상에는 제1 데이터 라인(162), 제2 데이터 라인(163), 소스 전극(165) 및 드레인 전극(166)이 배치된다.A first data line 162, a second data line 163, a source electrode 165, and a drain electrode 166 are formed on the first semiconductor pattern 142, the second semiconductor pattern 144, and the gate insulating layer 130. This is placed.

제1 데이터 라인(162) 및 제2 데이터 라인(163)은 제2 방향(DR2)으로 연장되어 게이트 라인(122)과 교차할 수 있다. 본 실시예에서 설명되는 제1 데이터 라인(162) 및 제2 데이터 라인(163)은 도 1에 도시된 데이터 라인들(DL1~DLn) 중 어느 하나에 대응될 수 있다.The first data line 162 and the second data line 163 may extend in the second direction DR2 and intersect the gate line 122. The first data line 162 and the second data line 163 described in this embodiment may correspond to any one of the data lines DL1 to DLn shown in FIG. 1.

제1 데이터 라인(162) 및 제2 데이터 라인(163)은 게이트 절연층(130)에 의하여 게이트 라인(122) 및 게이트 전극(124)과 절연될 수 있다.The first data line 162 and the second data line 163 may be insulated from the gate line 122 and the gate electrode 124 by the gate insulating layer 130.

제1 데이터 라인(162)은 데이터 신호를 한 화소(PX)의 소스 전극(165)으로 제공할 수 있다. 제2 데이터 라인(162)은 데이터 신호를 다른 화소(PX)의 소스 전극으로 제공할 수 있다. 각각의 화소(PX)의 계조는 데이터 신호의 전압 레벨에 대응하여 변화할 수 있다.The first data line 162 may provide a data signal to the source electrode 165 of one pixel (PX). The second data line 162 may provide a data signal to the source electrode of another pixel (PX). The gray level of each pixel (PX) may change in response to the voltage level of the data signal.

소스 전극(165)은 제1데이터 라인(162)으로부터 분지되어 적어도 일부가 게이트 전극(124)과 중첩될 수 있다.The source electrode 165 may be branched from the first data line 162 and at least partially overlap the gate electrode 124 .

도 2에 도시된 바와 같이, 소스 전극(165)은 드레인 전극(166)과 일정 간격을 두고 이격되며, 소스 전극(165)이 드레인 전극(166)을 'U'자 모양으로 둘러싸는 모양일 수 있다. 다만, 이에 제한되지 아니하고, 소스 전극(165) 및 드레인 전극(166)은 일정 간격을 두고 평행하게 이격되어 배치되는 막대 모양일 수도 있다. 즉, 소스 전극(165)과 드레인 전극(166)은 서로 일정 간격을 두고 대향하는 구간이 확보되는 경우, 자유로운 모양으로 설계될 수 있다.As shown in FIG. 2, the source electrode 165 is spaced apart from the drain electrode 166 at a certain distance, and the source electrode 165 may surround the drain electrode 166 in a 'U' shape. there is. However, the present invention is not limited thereto, and the source electrode 165 and the drain electrode 166 may have a rod shape arranged in parallel and spaced apart at regular intervals. That is, the source electrode 165 and the drain electrode 166 can be designed in any free shape if opposing sections are secured at a certain distance from each other.

제1 데이터 라인(162), 제2 데이터 라인(163), 소스 전극(165) 및 드레인 전극(166)은 동일한 물질로 이루어질 수 있다. 예시적으로 제1 데이터 라인(162), 제2 데이터 라인(163), 소스 전극(165) 및 드레인 전극(166)은 알루미늄, 구리, 은 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금으로 형성될 수 있다. 또한, 이들은 내화성 금속(refractory metal) 등의 하부막(미도시)과 그 위에 형성된 저저항 상부막(도시되지 않음)으로 이루어진 다층 구조를 가질 수도 있으나, 이에 한정되는 것은 아니다.The first data line 162, the second data line 163, the source electrode 165, and the drain electrode 166 may be made of the same material. Exemplarily, the first data line 162, the second data line 163, the source electrode 165, and the drain electrode 166 may be formed of aluminum, copper, silver molybdenum, chromium, titanium, tantalum, or an alloy thereof. You can. Additionally, they may have a multi-layer structure consisting of a lower film (not shown) made of refractory metal or the like and a low-resistance upper film (not shown) formed thereon, but are not limited to this.

게이트 전극(124), 제1 반도체 패턴(142), 소스 전극(165) 및 드레인 전극(166)은 스위칭 소자인 박막 트랜지스터(167)를 구성할 수 있다.The gate electrode 124, the first semiconductor pattern 142, the source electrode 165, and the drain electrode 166 may form a thin film transistor 167, which is a switching element.

게이트 절연층(130) 및 박막 트랜지스터(167) 상에는 패시베이션층(171)이 배치된다. 패시베이션층(171)은 무기절연물질로 이루어질 수 있으며, 박막 트랜지스터(167)를 커버하도록 배치될 수 있다. 패시베이션층(171)은 박막 트랜지스터(167)를 보호하고, 후술할 컬러 필터층(172) 및 이의 상부에 포함된 물질이 제1 반도체 패턴(142) 및 제2 반도체 패턴(144)으로 유입되는 것을 방지할 수 있다. 몇몇 실시예에서, 패시베이션층(171)은 생략될 수도 있다.A passivation layer 171 is disposed on the gate insulating layer 130 and the thin film transistor 167. The passivation layer 171 may be made of an inorganic insulating material and may be arranged to cover the thin film transistor 167. The passivation layer 171 protects the thin film transistor 167 and prevents the color filter layer 172, which will be described later, and materials contained on its top from flowing into the first semiconductor pattern 142 and the second semiconductor pattern 144. can do. In some embodiments, passivation layer 171 may be omitted.

패시베이션층(171) 상에는 컬러 필터층(172)이 배치된다. 컬러 필터층(172)은 색을 구현하기 위한 안료가 포함된 감광성 유기 조성물일 수 있으며, 적색, 녹색 또는 청색의 안료 중 어느 하나를 포함할 수 있다. 예시적으로, 컬러 필터층(172)은 복수의 컬러 필터를 포함할 수 있다. 예시적으로 상기 복수의 컬러 필터 중 어느 하나는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 어느 하나를 표시할 수 있다. 다만, 이에 한정되는 것은 아니며 상기 복수의 컬러 필터는 청록색(cyan), 자홍색(magenta), 옐로(yellow) 및 화이트(white) 계열의 색 중 어느 하나를 표시할 수도 있다.A color filter layer 172 is disposed on the passivation layer 171. The color filter layer 172 may be a photosensitive organic composition containing a pigment for implementing color, and may include any one of red, green, or blue pigment. By way of example, the color filter layer 172 may include a plurality of color filters. Exemplarily, one of the plurality of color filters may display one of primary colors such as red, green, and blue. However, the present invention is not limited to this, and the plurality of color filters may display any one of cyan, magenta, yellow, and white colors.

컬러 필터층(172) 상에는 평탄화층(173)이 배치된다. 평탄화층(173)은 절연 물질로 이루어질 수 있으며, 예시적으로 유기 물질로 구성된 유기막일 수 있다. 평탄화층(173)은 평탄화층(173)과 제1 베이스 기판(110) 사이에 배치되는 구성 요소들로 인하여 발생한 국부적인 단차를 평탄화할 수 있다. 바꾸어 말하면, 평탄화층(173)의 상부 표면은 실질적으로 평탄할 수 있다. 다만, 몇몇 실시예에서, 컬러 필터층(172)의 상부를 실질적으로 평탄하게 형성하여, 별도의 평탄화층(173)을 생략할 수 있다. 또한, 몇몇 실시예에서, 컬러 필터층(172)의 상부를 평탄화하지 않고 후술할 구성 요소들을 적층할 수도 있다.A planarization layer 173 is disposed on the color filter layer 172. The planarization layer 173 may be made of an insulating material, and for example, may be an organic film made of an organic material. The planarization layer 173 can flatten local steps caused by components disposed between the planarization layer 173 and the first base substrate 110. In other words, the top surface of the planarization layer 173 may be substantially flat. However, in some embodiments, the upper part of the color filter layer 172 may be formed substantially flat, so that the separate planarization layer 173 may be omitted. Additionally, in some embodiments, components to be described later may be stacked without flattening the top of the color filter layer 172.

패시베이션층(171), 컬러 필터층(172) 및 평탄화층(173)에는 박막 트랜지스터(167)의 일부, 보다 구체적으로, 드레인 전극(166)의 일부를 제1 베이스 기판(110)의 상부 표면에 수직한 방향을 따라 상부로 노출시키는 컨택홀(CNT)이 형성될 수 있다. 컨택홀(CNT)은 패시베이션층(171), 컬러 필터층(172) 및 평탄화층(174)을 관통하는 모양으로 형성될 수 있다.The passivation layer 171, the color filter layer 172, and the planarization layer 173 have a portion of the thin film transistor 167, more specifically, a portion of the drain electrode 166 perpendicular to the upper surface of the first base substrate 110. A contact hole (CNT) may be formed that is exposed upward along one direction. The contact hole (CNT) may be formed in a shape that penetrates the passivation layer 171, the color filter layer 172, and the planarization layer 174.

평탄화층(174) 상에는 화소 전극(180)이 배치된다. 화소 전극(180)은 컨택홀(CNT)을 통하여 드레인 전극(166)과 물리적으로 연결되며, 드레인 전극(166)으로부터 상기 데이터 전압을 제공받을 수 있다.A pixel electrode 180 is disposed on the planarization layer 174. The pixel electrode 180 is physically connected to the drain electrode 166 through a contact hole (CNT), and can receive the data voltage from the drain electrode 166.

화소 전극(180)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al-doped Zinc Oxide) 등의 투명 도전성 물질로 이루어질 수 있다.The pixel electrode 180 may be made of a transparent conductive material such as Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), Indium Tin Zinc Oxide (ITZO), or Al-doped Zinc Oxide (AZO).

화소 전극(180)은 대체로 액티브 영역(AA) 내에 배치될 수 있으나, 드레인 전극(166)과의 연결을 위하여 컨택홀(CNT)과 중첩하도록 확장되는 영역을 포함할 수 있다.The pixel electrode 180 may be generally disposed within the active area AA, but may include an area expanded to overlap the contact hole CNT for connection to the drain electrode 166.

화소 전극(180)은 줄기 전극(181), 가지 전극(182) 및 확장 전극(183)을 포함한다. 나아가, 서로 대향하는 가지 전극(182)들 사이에 형성되며, 투명 도전성 물질이 배치되지 않는 개구부인 슬릿(SL)이 배치된다. 슬릿(SL)에 의하여 화소 전극(180)에 규칙적인 패턴이 형성되며, 화소 전극(180)의 모양 및 패턴에 따라 화소 전극(180)과 중첩되도록 배치되는 액정(210)이 기울어지는 방향 및 정도가 제어될 수 있다.The pixel electrode 180 includes a stem electrode 181, a branch electrode 182, and an expansion electrode 183. Furthermore, a slit SL is formed between the opposing branch electrodes 182 and is an opening in which no transparent conductive material is disposed. A regular pattern is formed on the pixel electrode 180 by the slit SL, and the direction and degree to which the liquid crystal 210, which is disposed to overlap the pixel electrode 180, is tilted according to the shape and pattern of the pixel electrode 180. can be controlled.

화소 전극(180)을 구성하는 각각의 구성 요소들은 액티브 영역(AA) 내에 배치될 수 있으나, 전술한 바와 같이 예외적으로 확장 전극(183)의 경우 액티브 영역(AA)의 외부에 배치될 수 있다.Each component constituting the pixel electrode 180 may be placed within the active area AA. However, as described above, as an exception, the expansion electrode 183 may be placed outside the active area AA.

줄기 전극(181)은 제1 방향(DR1)을 따라 연장되는 구간 및 제2 방향(DR2)을 따라 연장되는 구간을 모두 포함할 수 있다. 본 실시예에서, 줄기 전극(181)은 액티브 영역(AA)의 가장자리를 따라 연장된 구조를 예시한다. 대체적으로, 액정(LC)은 줄기 전극이 배치된 방향을 향하여 기울어지는 바, 줄기 전극(181)에는 액정(LC)간의 충돌이 발생하여 텍스쳐가 발생될 수 있다. 이에, 줄기 전극(181)을 액티브 영역(AA)의 중심부를 가로지르지 않고, 가장자리를 따라 연장되도록 배치함으로써, 줄기 전극(181)에 의한 투과율의 감소를 최소화할 수 있다. The stem electrode 181 may include both a section extending along the first direction DR1 and a section extending along the second direction DR2. In this embodiment, the stem electrode 181 exemplifies a structure extending along the edge of the active area AA. In general, the liquid crystals (LC) are inclined toward the direction in which the stem electrodes are disposed, so collisions between the liquid crystals (LCs) may occur in the stem electrodes 181, creating a texture. Accordingly, by arranging the stem electrode 181 to extend along the edge of the active area AA rather than across the center, a decrease in transmittance due to the stem electrode 181 can be minimized.

나아가, 줄기 전극(181)의 일부 구간, 보다 구체적으로, 데이터 라인(162, 163)이 연장되는 방향과 동일한 방향으로 연장되는 일부 구간의 경우, 데이터 라인(162, 163)과 중첩되도록 함으로써, 투과율의 감소를 최소화할 수 있다. 본 실시예의 경우, 줄기 전극(181)이 제2 방향(DR2)을 따라 연장되는 일부 구간을 데이터 라인(162)과 중첩되도록 배치함으로써, 줄기 전극(181)에 의한 투과율의 감소를 최소화할 수 있다.Furthermore, in the case of some sections of the stem electrode 181, more specifically, some sections extending in the same direction as the direction in which the data lines 162 and 163 extend, the transmittance is increased by overlapping with the data lines 162 and 163. The reduction can be minimized. In the case of this embodiment, the stem electrode 181 is arranged to overlap a portion of the section extending along the second direction DR2 with the data line 162, thereby minimizing the decrease in transmittance due to the stem electrode 181. .

복수의 가지 전극(182)은 줄기 전극(181)으로부터 제1 방향(DR1) 및 제2 방향(DR2)에 모두 경사진 방향, 즉, 제1 방향(DR1) 및 제2 방향(DR2)과 모두 평행하지 않은 방향으로 각각 연장될 수 있다.The plurality of branch electrodes 182 are inclined in both the first direction DR1 and the second direction DR2 from the stem electrode 181, that is, in both the first direction DR1 and the second direction DR2. Each may extend in a non-parallel direction.

특히, 각각의 가지 전극(182)은 서로 동일한 방향을 향하여 연장될 수 있다. 본 실시예의 경우, 가지 전극들(182)이 도 2의 시점에서 우측 하단을 향하는 방향으로 연장된 구조를 예시하였다. 이처럼, 가지 전극들(182)이 동일한 방향을 향하여 연장되도록 형성하는 경우, 가지 전극들(182) 사이에 형성된 슬릿들(SL) 또한 하나의 방향을 향하여 연장되도록 형성된다. 가지 전극들(182)은 액티브 영역(AA)의 대부분의 영역에 걸쳐 배치되므로, 액티브 영역(AA)에서 액정(LC)들은 동일한 방향을 향하여 기울어질 수 있다. 본 실시예에서, 액티브 영역(AA)에 배치된 액정들은 대체로 가지 전극들(182)이 연장된 방향에 평행하고, 줄기 전극(181)이 배치된 방향을 향하는 방향, 즉, 도 2의 시점에서, 좌측 상단을 향하는 방향으로 기울어질 수 있다.In particular, each branch electrode 182 may extend in the same direction. In the case of this embodiment, a structure in which the branch electrodes 182 extend in a direction toward the bottom right from the viewpoint of FIG. 2 is illustrated. In this way, when the branch electrodes 182 are formed to extend in the same direction, the slits SL formed between the branch electrodes 182 are also formed to extend in one direction. Since the branch electrodes 182 are disposed over most of the active area AA, the liquid crystals LC in the active area AA may be inclined toward the same direction. In this embodiment, the liquid crystals disposed in the active area AA are generally parallel to the direction in which the branch electrodes 182 extend and face the direction in which the stem electrode 181 is disposed, that is, at the viewpoint of FIG. 2. , it can be tilted in a direction toward the upper left.

여기서, 각각의 가지 전극(182)이 동일한 방향을 향하여 연장된다는 의미는, 액티브 영역(AA) 내에서, 가지 전극(182)이 배치된 영역 중 80% 이상의 영역에 배치된 가지 전극(182)이 서로 동일한 방향으로 연장된 경우로 정의하기로 한다. 특히, 가지 전극(182)이 서로 동일한 방향으로 연장된 경우에는, 해당 화소(PX)는 하나의 도메인을 가진다고 정의될 수 있다. 즉, 가지 전극(182)의 일부, 예시적으로, 가지 전극(182)이 배치된 영역의 20% 미만의 영역에서 가지 전극(182)이 연장되는 방향이 일부 상이하다 하더라도, 나머지 80%의 영역에 배치된 가지 전극(182)의 연장 방향이 동일하다면, 해당 화소 영역(PA)에 배치된 가지 전극(182)은 동일한 방향을 향하여 연장되는 경우에 해당하며, 해당 화소(PX)는 하나의 도메인을 가지는 것으로 볼 수 있다.Here, the fact that each branch electrode 182 extends in the same direction means that within the active area AA, the branch electrode 182 disposed in 80% or more of the area where the branch electrode 182 is disposed is It will be defined as a case where they extend in the same direction. In particular, when the branch electrodes 182 extend in the same direction, the corresponding pixel PX may be defined as having one domain. That is, even if the direction in which the branch electrode 182 extends is partially different in a part of the branch electrode 182, eg, less than 20% of the area where the branch electrode 182 is disposed, the remaining 80% of the area is If the extension direction of the branch electrodes 182 disposed in the corresponding pixel area PA extends in the same direction, the corresponding pixel PX is one domain. It can be seen as having .

이처럼, 해당 화소(PX)가 하나의 도메인을 갖는 경우, 액정(LC)들은 액티브 영역(AA)의 대부분에 걸쳐 하나의 방향으로 기울어지도록 제어되므로, 액정(LC)들간의 충돌이 최소화되어 텍스쳐의 발생이 최소화될 수 있다. 이에, 해당 화소(PX)의 투과율이 향상될 수 있으며, 액정 표시 장치(1000)의 투과율이 향상될 수 있다.In this way, when the corresponding pixel (PX) has one domain, the liquid crystals (LC) are controlled to be tilted in one direction over most of the active area (AA), so collisions between liquid crystals (LC) are minimized and the texture is improved. Occurrence can be minimized. Accordingly, the transmittance of the corresponding pixel PX may be improved, and the transmittance of the liquid crystal display device 1000 may be improved.

확장 전극(183)은 액티브 영역(AA)의 외부로 돌출되도록 배치된다. 확장 전극(183)은 줄기 전극(181) 또는 가지 전극(182)과 연결될 수 있으며, 컨택홀(CNT)과 중합하도록 형성될 수 있다. 확장 전극(183)은 컨택홀(CNT)을 통하여 드레인 전극(166)과 물리적으로 연결될 수 있으며, 데이터 신호를 제공받을 수 있다. 확장 전극(183)에 제공된 데이터 신호는 확장 전극(183)을 통하여 화소 전극(180)을 구성하는 줄기 전극(181) 및 가지 전극(182)으로 전달될 수 있다.The expansion electrode 183 is arranged to protrude outside the active area AA. The expansion electrode 183 may be connected to the stem electrode 181 or the branch electrode 182 and may be formed to polymerize with the contact hole (CNT). The expansion electrode 183 can be physically connected to the drain electrode 166 through a contact hole (CNT) and can receive a data signal. The data signal provided to the expansion electrode 183 may be transmitted to the stem electrode 181 and the branch electrode 182 constituting the pixel electrode 180 through the expansion electrode 183.

한편, 화소 전극(180) 상에는 제1 배향막(도시되지 않음)이 추가로 배치될 수 있다. 상기 제1 배향막은 액정층(200)에 포함된 액정(LC)의 초기 배향 각도를 제어할 수 있다. 몇몇 실시예에서, 제1 배향막은 생략될 수 있다.Meanwhile, a first alignment layer (not shown) may be additionally disposed on the pixel electrode 180. The first alignment layer can control the initial alignment angle of the liquid crystal (LC) included in the liquid crystal layer 200. In some embodiments, the first alignment layer may be omitted.

이하, 제2 표시 기판(300)에 대하여 설명한다.Hereinafter, the second display substrate 300 will be described.

제2 표시 기판(300)은 제2 베이스 기판(310), 광학 패턴(322), 제1 오버코트층(324), 차광 부재(330), 제2 오버코트층(340) 및 공통 전극(350)을 포함한다.The second display substrate 300 includes a second base substrate 310, an optical pattern 322, a first overcoat layer 324, a light blocking member 330, a second overcoat layer 340, and a common electrode 350. Includes.

제2 베이스 기판(310)은 제1 베이스 기판(110)에 대향하여 배치된다. 제2 베이스 기판(310)은 외부로부터의 충격을 견뎌낼 수 있는 내구성을 가질 수 있다. 제2 베이스 기판(310)은 투명 절연 기판일 수 있다. 예를 들면, 제2 베이스 기판(310)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어질 수 있다. 제2 베이스 기판(310)은 평탄한 평판형일 수 있지만, 특정 방향으로 커브드될 수도 있다.The second base substrate 310 is disposed opposite to the first base substrate 110. The second base substrate 310 may be durable enough to withstand external shock. The second base substrate 310 may be a transparent insulating substrate. For example, the second base substrate 310 may be made of a glass substrate, a quartz substrate, or a transparent resin substrate. The second base substrate 310 may have a flat plate shape, but may also be curved in a specific direction.

제1 표시 기판(100)을 향하는 제2 베이스 기판(310)의 일면 상에는, 복수의 광학 패턴(322)이 배치되며, 제1 표시 기판을 향하는 광학 패턴(322)의 일면 상에는 제1 오버코트층(324)이 배치된다.A plurality of optical patterns 322 are disposed on one side of the second base substrate 310 facing the first display substrate 100, and a first overcoat layer ( 324) is placed.

광학 패턴(322)은 제1 표시 기판(100)의 전면에 배치되되, 제1 표시 기판(100)으로부터 제2 베이스 기판(310)을 향하는 방향으로 다수가 형성될 수 있다.The optical patterns 322 are disposed on the front surface of the first display substrate 100, and a plurality of optical patterns 322 may be formed in a direction from the first display substrate 100 to the second base substrate 310.

제1 오버코트층(324)은 광학 패턴들(322)로 인하여 형성된 단차를 평탄화 할 수 있다. 이에, 도 3의 시점에서, 광학 패턴들(322)의 하부 표면은 실질적으로 평탄할 수 있다.The first overcoat layer 324 can flatten the steps formed by the optical patterns 322. Accordingly, at the viewpoint of FIG. 3, the lower surface of the optical patterns 322 may be substantially flat.

광학 패턴들(322) 및 제1 오버코트층(324)에 의하여, 하부로부터 입사하는 백라이트 유닛(BLU)으로부터 제공된 광이, 광학 패턴들(322)과 제1 오버코트층(324)의 경계에서 확산됨으로써 광의 입사각보다 광의 출사각을 확대시킨다. By the optical patterns 322 and the first overcoat layer 324, the light provided from the backlight unit (BLU) incident from the bottom is diffused at the boundary between the optical patterns 322 and the first overcoat layer 324. The angle of exit of light is expanded more than the angle of incidence of light.

광학 패턴들(322) 및 제1 오버코트층(324)의 경계를 통과한 광은 다양한 방향으로 진행할 수 있어, 시야각이 확대되고, 시인성이 향상될 수 있다.Light passing through the boundary between the optical patterns 322 and the first overcoat layer 324 may travel in various directions, thereby expanding the viewing angle and improving visibility.

전술한 바와 같이, 본 실시예의 경우 각각의 화소는 하나의 도메인만을 포함할 수 있다. 이 경우, 액티브 영역(AA) 내에 배치된 액정(LC)은 대체로 하나의 방향을 따라 기울어지도록 제어될 수 있어, 시인성에 불리할 수 있다. 즉, 액정 표시 장치(1000)를 보는 방향 또는 각도에 따라 밝기의 편차가 발생할 수 있다. As described above, in this embodiment, each pixel may include only one domain. In this case, the liquid crystal (LC) disposed in the active area (AA) may be controlled to be tilted generally along one direction, which may be detrimental to visibility. That is, differences in brightness may occur depending on the direction or angle from which the liquid crystal display device 1000 is viewed.

그러나, 광학 패턴들(322) 및 제1 오버코트층(324)의 경계면에서 두 층의 굴절률 차이 및 광학 패턴(322)의 경사진 측벽에 의하여 광이 확산될 수 있다. 이에 따라, 시인성이 향상될 수 있다. 결과적으로, 각각의 화소(PX)는 하나의 도메인만을 포함하여 투과율을 향상시킴과 동시에, 광학 패턴들(322) 및 제1 오버코트층(324)을 추가적으로 배치함으로써 시인성을 향상시킬 수 있다.However, light may be diffused at the boundary between the optical patterns 322 and the first overcoat layer 324 due to the difference in refractive index between the two layers and the inclined sidewall of the optical pattern 322. Accordingly, visibility can be improved. As a result, each pixel PX includes only one domain, thereby improving transmittance and improving visibility by additionally disposing the optical patterns 322 and the first overcoat layer 324.

여기서, 광학 패턴들(322)을 구성하는 물질의 굴절률은 제1 오버코트층(324)을 구성하는 물질의 굴절률보다 상대적으로 클 수 있다. 예시적으로, 광학 패턴들(322)의 굴절률은 1.8 이상 2.0 이하일 수 있고, 제1 오버코트층(324)의 굴절률은 1.6 이하일 수 있다.Here, the refractive index of the material constituting the optical patterns 322 may be relatively greater than the refractive index of the material constituting the first overcoat layer 324. Exemplarily, the refractive index of the optical patterns 322 may be 1.8 or more and 2.0 or less, and the refractive index of the first overcoat layer 324 may be 1.6 or less.

광학 패턴들(322)은 도 4에 도시된 것과 같이 제1 방향(DR1) 및 제2 방향(DR2)에 비스듬한 방향으로 연장된 막대(bar) 형태로 서로 평행하게 배치될 수 있다. 동시에, 각각의 광학 패턴들(322)이 연장되는 방향은, 가지 전극들(182)이 연장된 방향과 교차할 수 있다. As shown in FIG. 4 , the optical patterns 322 may be arranged parallel to each other in the form of bars extending diagonally in the first direction DR1 and the second direction DR2. At the same time, the direction in which each optical pattern 322 extends may intersect the direction in which the branch electrodes 182 extend.

특히, 각각의 광학 패턴들(322)이 연장되는 방향은, 가지 전극들(182)이 연장된 방향과 수직일 수 있다. 동시에, 도 5에 도시된 바와 같이, 광학 패턴(322)의 상변의 길이(dt1)가 하변의 길이(dt2)보다 긴 경우, 광학 패턴들(322)에 의한 시인성 향상 효과가 극대화될 수 있다. 다시 말하면, 광학 패턴(322)의 측벽과 제2 베이스 기판(310)이 형성하는 내각인 테이퍼각(θ1)이 90도 이하인 경우, 시인성 향상 효과가 극대화될 수 있다.In particular, the direction in which each optical pattern 322 extends may be perpendicular to the direction in which the branch electrodes 182 extend. At the same time, as shown in FIG. 5, when the length dt1 of the upper side of the optical pattern 322 is longer than the length dt2 of the lower side, the effect of improving visibility by the optical patterns 322 can be maximized. In other words, when the taper angle θ1, which is an internal angle formed by the sidewall of the optical pattern 322 and the second base substrate 310, is 90 degrees or less, the effect of improving visibility can be maximized.

여기서, 광학 패턴(322)의 상변의 길이(dt1)는 각각의 광학 패턴(322)의 연장된 방향에 수직한 방향으로 측정된 상부 표면의 폭을 의미하며, 광학 패턴(322)의 하변의 길이(dt2)는 각각의 광학 패턴(322)이 연장된 방향에 수직한 방향으로 측정된 하부 표면의 폭을 의미할 수 있다.Here, the length (dt1) of the upper side of the optical pattern 322 refers to the width of the upper surface measured in the direction perpendicular to the extending direction of each optical pattern 322, and the length of the lower side of the optical pattern 322 (dt2) may mean the width of the lower surface measured in a direction perpendicular to the direction in which each optical pattern 322 extends.

예시적으로, 광학 패턴(322)의 상변의 길이(dt1)는 2㎛ 내지 10㎛일 수 있으며, 광학 패턴(322)의 하변의 길이(dt2)는 상변의 길이(dt1)보다 작은 범위 내에서 결정될 수 있다. 또한, 광학 패턴(322)의 높이(dt3)는 0.5㎛ 내지 5㎛일 수 있으며, 광학 패턴(322)들 간의 간격(dt4)은 0.3㎛ 내지 3㎛일 수 있다. For example, the length dt1 of the upper side of the optical pattern 322 may be 2㎛ to 10㎛, and the length dt2 of the lower side of the optical pattern 322 is within a range smaller than the length dt1 of the upper side. can be decided. Additionally, the height dt3 of the optical pattern 322 may be 0.5 μm to 5 μm, and the distance dt4 between the optical patterns 322 may be 0.3 μm to 3 μm.

광학 패턴들(322)은, 예를 들어, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기 절연 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며, 광학 패턴(322)의 모양을 형성할 수 있음과 동시에, 광을 투과시키는 성질이 있는 경우, 광학 패턴들(322)의 구성 물질로 사용될 수 있음은 물론이다.The optical patterns 322 may be formed of an inorganic insulating material, such as silicon nitride (SiNx) or silicon oxide (SiOx). However, the material is not limited to this, and of course, if it can form the shape of the optical pattern 322 and has the property of transmitting light, it can be used as a constituent material of the optical patterns 322.

제1 오버코트층(324)은 광학 패턴들(322)에 형성된 단차를 평탄화할 수 있는 유기 절연 물질로 형성될 수 있다.The first overcoat layer 324 may be formed of an organic insulating material capable of flattening steps formed in the optical patterns 322 .

제1 표시 기판(100)을 향하는 제1 오버코트층(324)의 일면 상에는 차광 부재(330)가 배치된다. 차광 부재(330)는 게이트 라인(122), 데이터 라인(162, 163), 박막 트랜지스터(167) 및 컨택홀(CNT)과 중첩하도록, 즉, 액티브 영역(AA) 이외의 영역과 중첩하도록 배치될 수 있으며, 액티브 영역(AA) 이외의 영역에서의 빛의 투과를 차단할 수 있다.A light blocking member 330 is disposed on one side of the first overcoat layer 324 facing the first display substrate 100. The light blocking member 330 is disposed to overlap the gate line 122, data lines 162, 163, thin film transistor 167, and contact hole (CNT), that is, to overlap areas other than the active area (AA). and can block the transmission of light in areas other than the active area (AA).

제1 표시 기판(100)을 향하는 차광 부재(330)의 일면 상에는 제2 오버코트층(340)이 배치된다. 제2 오버코트층(340)은 차광 부재(330)로 인하여 발생한 단차를 완화할 수 있다. 몇몇 실시예에서, 제2 오버코트층(340)은 생략될 수도 있다.A second overcoat layer 340 is disposed on one surface of the light blocking member 330 facing the first display substrate 100 . The second overcoat layer 340 can alleviate the level difference caused by the light blocking member 330. In some embodiments, the second overcoat layer 340 may be omitted.

제1 표시 기판(100)을 향하는 오버코트층(340)의 일면 상에는 공통 전극(350)이 배치된다.A common electrode 350 is disposed on one surface of the overcoat layer 340 facing the first display substrate 100 .

공통 전극(350)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al-doped Zinc Oxide) 등의 투명 도전성 물질로 이루어질 수 있다. The common electrode 350 may be made of a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), or Al-doped zinc oxide (AZO).

공통 전극(350)은 제2 베이스 기판(310)의 전면에 걸쳐 통판으로 형성될 수 있다. 공통 전극(350)에는 외부로부터 제공되는 공통 신호가 인가되어 화소 전극(180)과 함께 액정층(200)에 전계를 형성할 수 있다.The common electrode 350 may be formed as a solid plate over the entire surface of the second base substrate 310 . A common signal provided from the outside is applied to the common electrode 350 to form an electric field in the liquid crystal layer 200 together with the pixel electrode 180.

여기서, 공통 신호와 데이터 신호의 전압 레벨의 차이는 의도한 대로 제어될 수 있다. 이에 따라, 서로 중첩되도록 배치된 화소 전극(180)과 공통 전극(350) 사이의 공간에는 액정(LC)의 기울기를 제어하는 전계가 형성될 수 있다.Here, the difference between the voltage levels of the common signal and the data signal can be controlled as intended. Accordingly, an electric field that controls the slope of the liquid crystal (LC) may be formed in the space between the pixel electrode 180 and the common electrode 350 arranged to overlap each other.

한편, 제1 표시 기판(100)을 향하는 공통 전극(350)의 일면 상에는 제2 배향막(도시되지 않음)이 추가로 배치될 수 있다. 제2 배향막은 액정층(200)에 포함된 액정(LC)의 초기 배향 각도를 제어할 수 있다. 몇몇 실시예에서, 제2 배향막은 생략될 수 있다.Meanwhile, a second alignment layer (not shown) may be additionally disposed on one side of the common electrode 350 facing the first display substrate 100. The second alignment layer can control the initial alignment angle of the liquid crystal (LC) included in the liquid crystal layer 200. In some embodiments, the second alignment layer may be omitted.

이하, 액정층(200)에 대하여 설명한다.Hereinafter, the liquid crystal layer 200 will be described.

액정층(200)은 유전율 이방성 및 굴절율 이방성을 가지는 복수의 액정(LC)을 포함한다. 액정(LC)은 액정층(200)에 전계가 형성되지 않은 상태에서 제1 표시 기판(100)과 제2 표시 기판(300)에 수직한 방향으로 배열될 수 있다. 제1 표시 기판(100)과 제2 표시 기판(300) 사이에 전계가 형성되면 액정(LC)이 제1 표시 기판(100)과 제2 표시 기판(300) 사이에서 특정 방향으로 회전하거나 기울어짐으로써 빛의 편광을 변화시킬 수 있다.The liquid crystal layer 200 includes a plurality of liquid crystals (LC) having dielectric anisotropy and refractive index anisotropy. The liquid crystal LC may be arranged in a direction perpendicular to the first display substrate 100 and the second display substrate 300 in a state in which an electric field is not formed in the liquid crystal layer 200. When an electric field is formed between the first display substrate 100 and the second display substrate 300, the liquid crystal (LC) rotates or tilts in a specific direction between the first display substrate 100 and the second display substrate 300. This can change the polarization of light.

이하, 본 발명에 의한 액정 표시 장치의 시인성 및 투과율 향상 효과에 대하여 설명하기로 한다.Hereinafter, the visibility and transmittance improvement effects of the liquid crystal display device according to the present invention will be described.

도 6은 도 1 내지 도 5에 도시된 실시예에 따른 액정 표시 장치의 관찰 위치별 밝기를 도시한 그래프이며, 도 7은 비교 실시예에 따른 액정 표시 장치의 관찰 위치별 밝기를 도시한 그래프이다.FIG. 6 is a graph showing the brightness at each observation position of the liquid crystal display device according to the embodiment shown in FIGS. 1 to 5, and FIG. 7 is a graph showing the brightness at each observation position of the liquid crystal display device according to the comparative example. .

도 7의 비교 실시예는, 도 1 내지 도 5에 도시된 실시예에 따른 액정 표시 장치의 각 구성 중, 광학 패턴들(도 3의 322)이 생략된 액정 표시 장치이다.The comparative example shown in FIG. 7 is a liquid crystal display device in which optical patterns (322 in FIG. 3 ) are omitted from each configuration of the liquid crystal display device according to the embodiment shown in FIGS. 1 to 5 .

도 6 및 도 7의 그래프에서, 점선으로 표시된 최외곽 원의 외측을 따라 표시된 0도 내지 360도의 각들은 액정 표시 장치들의 관찰 방향을 의미하며, 점선으로 표시된 각각의 원에 대응되도록 표시된 0도 내지 90도의 각들은 액정 표시 장치의 관찰 각도를 의미한다. 또한, 도 6 및 도 7의 그래프에서, 액정 표시 장치에 특정 영상을 표시한 후 관찰된 밝기의 최대값을 100%로 가정할 경우, 제1 영역(A1)은 75~100%의 밝기로 관찰되는 영역을 의미하고, 제2 영역(A2)은 50~75%의 밝기로 관찰되는 영역을 의미하며, 제3 영역(A3)은 25~50%의 밝기로 관찰되는 영역을 의미하고, 제4 영역은 0~25%의 밝기로 관찰되는 영역을 의미하기로 한다.In the graphs of FIGS. 6 and 7, angles of 0 degrees to 360 degrees indicated along the outside of the outermost circle indicated by a dotted line mean the observation direction of the liquid crystal display devices, and angles of 0 degrees to 360 degrees indicated to correspond to each circle indicated by a dotted line. Angles of 90 degrees refer to the observation angle of the liquid crystal display device. In addition, in the graphs of FIGS. 6 and 7, if the maximum value of brightness observed after displaying a specific image on the liquid crystal display device is assumed to be 100%, the first area A1 is observed with a brightness of 75 to 100%. The second area (A2) refers to the area observed with a brightness of 50 to 75%, the third area (A3) refers to the area observed with a brightness of 25 to 50%, and the fourth area (A3) refers to the area observed with a brightness of 25 to 50%. The area shall mean the area observed with a brightness of 0 to 25%.

도 6 및 도 7의 그래프를 비교하는 경우, 도 6에 도시된 각각의 제1 내지 제4 영역(도 6의 A1~A4)이 도 7에 도시된 각각의 제1 내지 제4 영역(도 7의 A1~A4)보다 원형에 가까운 것을 확인할 수 있다. 다시 말하면, 도 6에 도시된 그래프와 관련된 실시예인 본 발명의 일 실시예에 따른 액정 표시 장치(1000)의 경우, 도 7에 도시된 그래프와 관련된 비교 실시예에 따른 액정 표시 장치보다, 관찰 방향 및 관찰 각도별 밝기 편차가 작은 것을 확인할 수 있다. 즉, 광학 패턴들(도 3의 322)을 포함하는 본 발명의 일 실시예에 따른 액정 표시 장치(1000)의 경우, 비교 실시예에 따른 액정 표시 장치보다 시인성이 양호함을 확인할 수 있다.When comparing the graphs of FIGS. 6 and 7, each of the first to fourth areas shown in FIG. 6 (A1 to A4 in FIG. 6) is the same as each of the first to fourth areas shown in FIG. 7 (A1 to A4 in FIG. 6). It can be seen that it is closer to the original shape than A1~A4) in . In other words, in the case of the liquid crystal display device 1000 according to an embodiment of the present invention, which is an embodiment related to the graph shown in FIG. 6, the observation direction is better than the liquid crystal display device according to the comparative embodiment related to the graph shown in FIG. 7. It can be seen that the brightness deviation for each observation angle is small. That is, it can be confirmed that the liquid crystal display device 1000 according to an embodiment of the present invention including optical patterns (322 in FIG. 3) has better visibility than the liquid crystal display device according to the comparative example.

이하에서는, 도 1 내지 도 5에 도시된 실시예에 따른 액정 표시 장치(1000)의 광학 패턴들(322)의 제조 방법에 대하여 설명하기로 한다.Hereinafter, a method of manufacturing the optical patterns 322 of the liquid crystal display device 1000 according to the embodiment shown in FIGS. 1 to 5 will be described.

도 8 내지 도 10은 도 1 내지 도 5에 도시된 실시예에 따른 액정 표시 장치의 제조 방법을 설명하기 위한 도면이다.8 to 10 are diagrams for explaining a method of manufacturing a liquid crystal display device according to the embodiment shown in FIGS. 1 to 5.

설명의 편의를 위해 도 8 내지 도 10에서는, 도 4의 Ⅱ- Ⅱ'로 도시된 선의 단면에 대응하는 단면들로 광학 패턴(322)의 제조 방법을 설명한다.For convenience of explanation, the manufacturing method of the optical pattern 322 is explained in FIGS. 8 to 10 using cross-sections corresponding to the cross-section of the line shown as II-II' in FIG. 4.

먼저, 도 8을 참조하면, 제2 베이스 기판(310)이 준비된다. 준비된 제2 베이스 기판(310) 상에 광학 패턴 물질층(325)이 배치된다. 광학 패턴 물질층(325)는 전술한 바와 같이, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기 절연 물질로 형성될 수 있다. 다음으로, 광학 패턴 물질층(325) 상에 포토 레지스트 물질층(326)을 도포한다.First, referring to FIG. 8, a second base substrate 310 is prepared. An optical pattern material layer 325 is disposed on the prepared second base substrate 310. As described above, the optical pattern material layer 325 may be formed of an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiOx). Next, a photoresist material layer 326 is applied on the optical pattern material layer 325.

다음으로, 도 9를 참조하면, 포토 레지스트 물질층(326) 상에 포토 마스크(MA)를 배치시킨 후, 추후 형성될 광학 패턴(도 3의 322)들 사이의 공간에 대응되는 영역을 노광시킨다. 여기서, 포토 레지스트 물질층(326)에 패턴을 형성하기 위하여 사용되는 감광성 수지는 포지티브 타입일 수 있다. 다만, 이에 제한되지 않을 수 있음은 물론이다.Next, referring to FIG. 9, after placing a photo mask (MA) on the photoresist material layer 326, the area corresponding to the space between the optical patterns (322 in FIG. 3) to be formed later is exposed. . Here, the photosensitive resin used to form a pattern on the photoresist material layer 326 may be a positive type. However, of course, it may not be limited thereto.

다음으로, 도 10을 참조하면, 노광된 포토 레지스트 물질층(326)을 현상액을 이용하여 제거하고, 상부로 노출된 광학 패턴 물질층(325)을 드라이 에칭 과정을 통하여 제거함으로써, 광학 패턴(322)을 형성한다. 여기서, 드라이 에칭 과정에 소요되는 시간 등을 제어함으로써, 광학 패턴(322)의 측벽의 경사를 조절할 수 있다. 예를 들면, 드라이 에칭 과정에 소요되는 시간을 늘릴수록, 광학 패턴(322)의 측벽이 제2 베이스 기판(310)이 배치되는 평면에 수직한 방향에 가깝게 형성될 수 있다. Next, referring to FIG. 10, the exposed photoresist material layer 326 is removed using a developer, and the optical pattern material layer 325 exposed at the top is removed through a dry etching process, thereby forming the optical pattern 322. ) is formed. Here, the inclination of the sidewall of the optical pattern 322 can be adjusted by controlling the time required for the dry etching process. For example, as the time required for the dry etching process increases, the sidewalls of the optical pattern 322 may be formed closer to a direction perpendicular to the plane on which the second base substrate 310 is disposed.

나아가, 광학 패턴(322)의 측벽이 제2 베이스 기판(310)이 배치되는 평면에 수직하도록 제거된 이후에도 공정을 계속한다면, 광학 패턴(322)의 측벽에 역경사를 갖도록 형성할 수도 있다. 이러한 모양의 광학 패턴(322)에 대하여는 후술하기로 한다.Furthermore, if the process is continued even after the sidewalls of the optical pattern 322 are removed perpendicular to the plane on which the second base substrate 310 is disposed, the sidewalls of the optical pattern 322 may be formed to have a reverse slope. The optical pattern 322 of this shape will be described later.

마지막으로, 잔류하는 포토 레지스트 물질층(326)을 제거함으로써 광학 패턴(322)을 형성하고, 광학 패턴(322)의 상부에 제1 오버코트층(324)을 도포함으로써 광을 확산시키는 패턴을 형성할 수 있다.Finally, the optical pattern 322 is formed by removing the remaining photoresist material layer 326, and the first overcoat layer 324 is applied on top of the optical pattern 322 to form a pattern that diffuses light. You can.

도 11은 다른 실시예에 따른 액정 표시 장치에 대하여 도 2의 Ⅰ- Ⅰ'로 도시된 선에 대응되는 선을 따라 절단한 단면도이다.FIG. 11 is a cross-sectional view taken along a line corresponding to the line Ⅰ-Ⅰ′ in FIG. 2 of a liquid crystal display device according to another embodiment.

이하에서는, 각각의 도면에서 도 1 내지 도 5에서 설명한 내용과 중복되는 구성 및 도면 부호에 대한 설명 중, 상이한 특징에 대하여는 새로이 설명하기로 하나, 동일한 특징에 대하여는 생략하기로 한다.Hereinafter, among the descriptions of configurations and reference numerals overlapping with those described in FIGS. 1 to 5 in each drawing, different features will be newly described, but identical features will be omitted.

도 11을 참조하면, 본 실시예에 따른 표시 패널(10)은 제1 표시 기판(100), 액정층(200) 및 제3 표시 기판(300)을 포함한다. 다만, 도 1 내지 도 5에 따른 실시예와는 달리, 제3 표시 기판(300)은 광학 패턴(322)과 동일 물질로 이루어진 베이스층(323)을 더 포함하는 차이점을 지닌다.Referring to FIG. 11 , the display panel 10 according to this embodiment includes a first display substrate 100, a liquid crystal layer 200, and a third display substrate 300. However, unlike the embodiments shown in FIGS. 1 to 5 , the third display substrate 300 further includes a base layer 323 made of the same material as the optical pattern 322.

도 12는 다른 실시예에 따른 액정 표시 장치의 일 화소에 배치된 광학층의 개략적인 레이아웃도이며, 도 13은 도 12와 관련된 실시예에 따른 액정 표시 장치를 도 2의 Ⅰ- Ⅰ'로 도시된 선에 대응되는 선을 따라 절단한 단면도이다.FIG. 12 is a schematic layout diagram of an optical layer disposed in one pixel of a liquid crystal display device according to another embodiment, and FIG. 13 shows the liquid crystal display device according to the embodiment related to FIG. 12 as Ⅰ-Ⅰ′ of FIG. 2. It is a cross-sectional view cut along the line corresponding to the drawn line.

도 12 및 도 13을 참조하면, 본 실시예에 따른 표시 패널(10)은 제1 표시 기판(100), 액정층(200) 및 제3 표시 기판(300)을 포함한다. 다만, 도 1 내지 도 5에 따른 실시예와는 달리, 제3 표시 기판(300)은 테이퍼각(θ1)이 90도보다 큰 광학 패턴들(322)을 포함하는 차이점을 지닌다.Referring to FIGS. 12 and 13 , the display panel 10 according to this embodiment includes a first display substrate 100, a liquid crystal layer 200, and a third display substrate 300. However, unlike the embodiments shown in FIGS. 1 to 5 , the third display substrate 300 includes optical patterns 322 with a taper angle θ1 greater than 90 degrees.

즉, 도 13의 시점을 기준으로, 광학 패턴(322)의 상변의 길이가 하변의 길이보다 짧은 특징을 지닌다. That is, based on the viewpoint of FIG. 13, the length of the upper side of the optical pattern 322 is shorter than the length of the lower side.

동시에, 각각의 광학 패턴(322)이 연장되는 방향은, 가지 전극들(182)이 연장된 방향과 동일할 수 있다.At the same time, the direction in which each optical pattern 322 extends may be the same as the direction in which the branch electrodes 182 extend.

이러한 조건을 만족하는 경우, 다시 말하면, 광학 패턴들(322)의 테이퍼각(θ1)이 90도보다 크고, 광학 패턴들(322)이 연장되는 방향이 가지 전극들(182)이 연장되는 방향과 동일한 경우, 시인성 향상 효과가 극대화될 수 있다. 이의 효과에 대한 설명을 위하여 도 14가 추가적으로 참조된다.When this condition is satisfied, in other words, the taper angle θ1 of the optical patterns 322 is greater than 90 degrees, and the direction in which the optical patterns 322 extend is the same as the direction in which the branch electrodes 182 extend. In the same case, the visibility improvement effect can be maximized. Additional reference is made to FIG. 14 for explanation of this effect.

도 14는 도 12 및 도 13에 도시된 실시예에 따른 액정 표시 장치의 관찰 위치별 밝기를 도시한 그래프이다.FIG. 14 is a graph showing the brightness of the liquid crystal display device according to the embodiment shown in FIGS. 12 and 13 at each observation position.

도 14 및 전술한 비교 실시예에 따른 데이터인 도 7의 그래프를 비교하는 경우, 도 14에 도시된 각각의 제1 내지 제4 영역(도 14의 A1~A4)이 도 7에 도시된 각각의 제1 내지 제4 영역(도 7의 A1~A4)보다 원형에 가까운 것을 확인할 수 있다. 따라서, 도 12 및 도 13에 도시된 실시예에 따른 액정 표시 장치(1000)의 경우, 도 7에 도시된 그래프와 관련된 비교 실시예에 따른 액정 표시 장치보다, 관찰 방향 및 관찰 각도별 밝기 편차가 작은 것을 확인할 수 있다. 즉, 도 12 및 도 13에 도시된 실시예에 따른 따른 액정 표시 장치(1000)의 경우, 비교 실시예에 따른 액정 표시 장치보다 시인성이 양호함을 확인할 수 있다.When comparing the graph of FIG. 14 and FIG. 7, which is data according to the above-described comparative example, each of the first to fourth areas (A1 to A4 in FIG. 14) shown in FIG. It can be seen that it is closer to a circular shape than the first to fourth areas (A1 to A4 in FIG. 7). Therefore, in the case of the liquid crystal display device 1000 according to the embodiment shown in FIGS. 12 and 13, the brightness deviation by observation direction and observation angle is higher than that of the liquid crystal display device according to the comparative embodiment related to the graph shown in FIG. 7. You can check small things. That is, it can be confirmed that the liquid crystal display device 1000 according to the embodiment shown in FIGS. 12 and 13 has better visibility than the liquid crystal display device according to the comparative example.

나아가, 도 6에 도시된 그래프와 비교하여서도, 제1 영역(도 14의 A1)이 전체 영역 대비 차지하는 비중이 보다 큰 것을 확인할 수 있다. 이에, 도 1 내지 도 5에 도시된 실시예에 따른 액정 표시 장치(1000)와 비교하여, 도 12 및 도 13에 도시된 실시예에 따른 액정 표시 장치(1000)가 투과율이 상대적으로 개선됨을 확인할 수 있다.Furthermore, compared to the graph shown in FIG. 6, it can be seen that the first area (A1 in FIG. 14) occupies a larger proportion compared to the entire area. Accordingly, compared to the liquid crystal display device 1000 according to the embodiment shown in FIGS. 1 to 5, it can be confirmed that the transmittance of the liquid crystal display device 1000 according to the embodiment shown in FIGS. 12 and 13 is relatively improved. You can.

도 15는 다른 실시예에 따른 액정 표시 장치에 대하여 도 2의 Ⅰ- Ⅰ'로 도시된 선에 대응되는 선을 따라 절단한 단면도이다.FIG. 15 is a cross-sectional view taken along a line corresponding to the line Ⅰ-Ⅰ′ in FIG. 2 of a liquid crystal display device according to another embodiment.

도 15를 참조하면, 본 실시예에 따른 표시 패널(10)은 제1 표시 기판(100), 액정층(200) 및 제3 표시 기판(300)을 포함한다. 다만, 도 12 내지 도 13에 따른 실시예와는 달리, 제3 표시 기판(300)은 광학 패턴(322)과 동일 물질로 이루어진 베이스층(323)을 더 포함하는 차이점을 지닌다.Referring to FIG. 15 , the display panel 10 according to this embodiment includes a first display substrate 100, a liquid crystal layer 200, and a third display substrate 300. However, unlike the embodiment according to FIGS. 12 and 13, the third display substrate 300 further includes a base layer 323 made of the same material as the optical pattern 322.

도 16은 다른 실시예에 따른 액정 표시 장치의 일 화소에 배치된 광학층의 개략적인 레이아웃도이며, 도 17 및 도 18은 도 16과 관련된 각각 다른 실시예에 대하여 도 2의 Ⅰ- Ⅰ'로 도시된 선을 따라 절단한 단면도이다.FIG. 16 is a schematic layout diagram of an optical layer disposed in one pixel of a liquid crystal display device according to another embodiment, and FIGS. 17 and 18 are indicated by Ⅰ-Ⅰ′ of FIG. 2 for other embodiments related to FIG. 16, respectively. This is a cross-sectional view cut along the line shown.

도 16 및 도 17을 참조하면, 본 실시예에 따른 표시 패널(10)은 제1 표시 기판(100), 액정층(200) 및 제3 표시 기판(300)을 포함한다. 다만, 도 1 내지 도 5에 따른 실시예와는 달리, 광학 패턴들(322)이 서로 분리된 도트(dot) 형상의 배치를 갖는다는 점에서, 막대 모양을 갖는 도 1 내지 도 5의 실시예에 따른 광학 패턴들(322)과 차이점을 지닌다.Referring to FIGS. 16 and 17 , the display panel 10 according to this embodiment includes a first display substrate 100, a liquid crystal layer 200, and a third display substrate 300. However, unlike the embodiments according to FIGS. 1 to 5, the embodiments of FIGS. 1 to 5 have a bar shape in that the optical patterns 322 have a dot-shaped arrangement separated from each other. It has differences from the optical patterns 322 according to .

보다 구체적으로, 광학 패턴들(322)은 각각 분리된 원 형태를 가질 수 있으며, 이들은 매트릭스 형태로 배치될 수 있다. 또한, 광학 패턴들(322) 각각은 테이퍼각(θ1)이 90도보다 작은 곡면 형상의 단면을 가질 수 있다.More specifically, the optical patterns 322 may each have a separate circular shape, and they may be arranged in a matrix form. Additionally, each of the optical patterns 322 may have a curved cross section with a taper angle θ1 less than 90 degrees.

다음으로, 도 16 및 도 18을 참조하면, 광학 패턴들(322) 각각은 테이퍼각(θ1)이 90도보다 큰 곡면 형상의 단면을 가질 수도 있다.Next, referring to FIGS. 16 and 18 , each of the optical patterns 322 may have a curved cross section with a taper angle θ1 greater than 90 degrees.

도 19 내지 도 23은 각각 다른 실시예에 따른 액정 표시 장치의 일 화소에 배치된 광학층의 개략적인 레이아웃도이다.19 to 23 are schematic layout diagrams of optical layers disposed in one pixel of a liquid crystal display device according to different embodiments.

도 19를 참조하면, 광학 패턴들(322) 각각은 분리된 원 형태를 갖는다는 점에서 도 16에 도시된 실시예와 동일할 수 있다. 다만, 도 19에 실시예에 따른 광학 패턴(322)들은 도 16에 도시된 실시예와는 달리, 매트릭스 형태의 배치가 아니라, 서로 엇갈린 형태로 배치된다는 점에서 차이점을 지닌다. 이 경우, 각각의 광학 패턴(322)들 간의 간격이 일정해지므로, 보다 균일하게 광을 확산시킬 수 있어, 시인성 개선 효과가 극대화될 수 있다.Referring to FIG. 19 , the optical patterns 322 may be the same as the embodiment shown in FIG. 16 in that each of the optical patterns 322 has a separate circular shape. However, the optical patterns 322 according to the embodiment shown in FIG. 19 are different from the embodiment shown in FIG. 16 in that they are not arranged in a matrix form, but in a staggered form. In this case, since the spacing between each optical pattern 322 is constant, light can be diffused more uniformly, thereby maximizing the effect of improving visibility.

도 20을 참조하면, 광학 패턴들(322) 각각은 타원 형태를 갖는다는 점에서, 도 16에 도시된 실시예와 차이점을 지닌다.Referring to FIG. 20, each of the optical patterns 322 has an oval shape, which is different from the embodiment shown in FIG. 16.

도 21을 참조하면, 광학 패턴들(322) 각각은 타원 형태를 갖는다는 점에서 도 20에 도시된 실시예와 동일할 수 있다. 다만, 도 21에 도시된 실시예에 따른 광학 패턴들(322)은 도 20에 도시된 실시예와는 달리, 매트릭스 형태의 배치가 아니라, 서로 엇갈린 형태로 배치된다는 점에서 차이점을 지닌다. 이 경우, 각각의 광학 패턴(322)들 간의 간격이 일정해지므로, 보다 균일하게 광을 확산시킬 수 있어, 시인성 개선 효과가 극대화될 수 있다.Referring to FIG. 21 , each of the optical patterns 322 may be the same as the embodiment shown in FIG. 20 in that each has an elliptical shape. However, the optical patterns 322 according to the embodiment shown in FIG. 21 are different from the embodiment shown in FIG. 20 in that they are not arranged in a matrix form, but in a staggered form. In this case, since the spacing between each optical pattern 322 is constant, light can be diffused more uniformly, thereby maximizing the effect of improving visibility.

도 22를 참조하면, 광학 패턴들(322) 각각은 다각형 형태를 갖는다는 점에서, 도 16에 도시된 실시예와 차이점을 지닌다. 특히, 도 22에 도시된 실시예에 따른 광학 패턴들(322)은 정팔각형의 형태를 가질 수 있다.Referring to FIG. 22, each of the optical patterns 322 has a polygonal shape, which is different from the embodiment shown in FIG. 16. In particular, the optical patterns 322 according to the embodiment shown in FIG. 22 may have a regular octagonal shape.

도 23을 참조하면, 광학 패턴들(322) 각각은 다각형 형태를 갖는다는 점에서 도 22에 도시된 실시예와 동일할 수 있다. 다만, 도 23에 도시된 실시예에 따른 광학 패턴들(322)은 도 22에 도시된 실시예와는 달리, 매트릭스 형태의 배치가 아니라, 서로 엇갈린 형태로 배치된다는 점에서 차이점을 지닌다. 이 경우, 각각의 광학 패턴(322)들 간의 간격이 일정해지므로, 보다 균일하게 광을 확산시킬 수 있어, 시인성 개선 효과가 극대화될 수 있다.Referring to FIG. 23, each of the optical patterns 322 may be the same as the embodiment shown in FIG. 22 in that each has a polygonal shape. However, the optical patterns 322 according to the embodiment shown in FIG. 23 are different from the embodiment shown in FIG. 22 in that they are not arranged in a matrix form, but in a staggered form. In this case, since the spacing between each optical pattern 322 is constant, light can be diffused more uniformly, thereby maximizing the effect of improving visibility.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the attached drawings, those skilled in the art will understand that the present invention can be implemented in other specific forms without changing its technical idea or essential features. You will be able to understand it. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive.

1000: 액정 표시 장치
10: 표시 패널
100: 제1 표시 기판
180: 화소 전극
200: 액정층
300: 제2 표시 기판
322: 광학 패턴
324: 오버코트층
1000: liquid crystal display device
10: Display panel
100: first display substrate
180: Pixel electrode
200: liquid crystal layer
300: second display substrate
322: Optical pattern
324: Overcoat layer

Claims (20)

제1 기판;
상기 제1 기판 상에 위치하고 일 방향을 따라 연장된 데이터 라인;
상기 기판 상에 배치된 화소 전극;
상기 제1 기판에 대향하여 배치된 제2 기판;
상기 제1 기판을 향하는 상기 제2 기판의 일면 상에 배치된 복수의 광학 패턴;
상기 제1 기판을 향하는 상기 광학 패턴의 일면 상에 배치된 오버코트층;
상기 화소 전극 및 상기 오버코트층 사이에 배치된 액정층을 포함하되,
상기 화소는 하나의 도메인을 갖고,
상기 화소 전극은 제1 방향 및 상기 제1 방향에 수직한 제2 방향을 따라 연장된 줄기 전극 및 상기 줄기 전극으로부터 연장되고 상기 제1 방향 및 상기 제2 방향과는 다른 제3 방향으로 연장된 복수의 가지 전극을 포함하고,
상기 복수의 광학 패턴 각각은 상기 데이터 라인의 연장 방향에 대하여 경사진 방향으로 연장되고,
상기 복수의 광학 패턴 각각이 연장된 방향은 상기 제3 방향과 동일한 방향 또는 상기 제3 방향과 수직인 방향인 액정 표시 장치.
first substrate;
a data line located on the first substrate and extending in one direction;
a pixel electrode disposed on the substrate;
a second substrate disposed opposite the first substrate;
a plurality of optical patterns disposed on one surface of the second substrate facing the first substrate;
an overcoat layer disposed on one side of the optical pattern facing the first substrate;
A liquid crystal layer disposed between the pixel electrode and the overcoat layer,
The pixel has one domain,
The pixel electrode includes a stem electrode extending along a first direction and a second direction perpendicular to the first direction, and a plurality of stem electrodes extending from the stem electrode and extending in a third direction different from the first direction and the second direction. It includes two electrodes,
Each of the plurality of optical patterns extends in an inclined direction with respect to the extension direction of the data line,
A liquid crystal display device in which each of the plurality of optical patterns extends in the same direction as the third direction or in a direction perpendicular to the third direction.
제1 항에 있어서,
상기 화소는 광의 투과율이 제어되는 영역인 액티브 영역을 포함하는 액정 표시 장치.
According to claim 1,
The pixel is a liquid crystal display device including an active area, which is an area where light transmittance is controlled.
제2 항에 있어서,
상기 복수의 가지 전극은 상기 액티브 영역의 80% 이상의 영역에서 서로 동일한 방향으로 연장된 액정 표시 장치.
According to clause 2,
The plurality of branch electrodes extend in the same direction in an area of 80% or more of the active area.
제2 항에 있어서,
평면 시점에서, 각각의 상기 복수의 광학 패턴은 서로 평행하게 이격 배치된 막대 형태로 형성된 액정 표시 장치.
According to clause 2,
A liquid crystal display device in which, when viewed from a plan view, each of the plurality of optical patterns is formed in the form of a bar arranged in parallel and spaced apart from each other.
삭제delete 제4 항에 있어서,
상기 광학 패턴의 측벽과 상기 제2 기판이 형성하는 내각은 90도 이하인 액정 표시 장치.
According to clause 4,
An interior angle formed between a sidewall of the optical pattern and the second substrate is 90 degrees or less.
삭제delete 제4 항에 있어서,
상기 광학 패턴의 측벽과 상기 제2 기판이 형성하는 내각은 90도보다 큰 액정 표시 장치.
According to clause 4,
An interior angle formed between a sidewall of the optical pattern and the second substrate is greater than 90 degrees.
삭제delete 삭제delete 제2 항에 있어서,
상기 데이터 라인은 상기 제1 방향 및 상기 제2 방향 중 적어도 하나의 방향을 따라 연장되고,
상기 데이터 라인은 상기 줄기 전극의 일부와 중첩되도록 배치된 액정 표시 장치.
According to clause 2,
The data line extends along at least one of the first direction and the second direction,
The data line is arranged to overlap a portion of the stem electrode.
제1 항에 있어서,
상기 광학 패턴의 굴절률은 상기 오버코트층의 굴절률보다 큰 액정 표시 장치.
According to claim 1,
A liquid crystal display device wherein the refractive index of the optical pattern is greater than the refractive index of the overcoat layer.
제1 항에 있어서,
상기 제1 기판을 향하는 상기 오버코트층의 일면은 실질적으로 평탄한 액정 표시 장치.
According to claim 1,
A liquid crystal display device wherein one side of the overcoat layer facing the first substrate is substantially flat.
제1 항에 있어서,
상기 복수의 광학 패턴은 상기 제2 기판의 전면에 걸쳐 배치된 액정 표시 장치.
According to claim 1,
The plurality of optical patterns are disposed over the entire surface of the second substrate.
제1 항에 있어서,
상기 제1 기판 상에 배치되고, 제1 방향을 따라 연장된 게이트 라인; 을 더 포함하고,
상기 데이터 라인은 상기 제1 방향에 수직한 제2 방향을 따라 연장되며 상기 게이트 라인과 절연되고,
각각의 상기 화소에는 하나의 상기 게이트 라인 및 적어도 두 개의 상기 데이터 라인이 배치된 액정 표시 장치.
According to claim 1,
a gate line disposed on the first substrate and extending along a first direction; It further includes,
The data line extends along a second direction perpendicular to the first direction and is insulated from the gate line,
A liquid crystal display device in which one gate line and at least two data lines are disposed in each pixel.
제1 항에 있어서,
상기 제2 기판 및 상기 광학 패턴 사이의 층에 배치된 베이스층을 더 포함하되,
상기 베이스층은 상기 광학 패턴과 동일한 물질로 이루어진 액정 표시 장치.
According to claim 1,
Further comprising a base layer disposed in a layer between the second substrate and the optical pattern,
The base layer is a liquid crystal display device made of the same material as the optical pattern.
삭제delete 제16 항에 있어서,
평면 시점에서, 각각의 상기 광학 패턴은 서로 평행하게 이격 배치된 복수의 바 형태로 형성되고,
상기 광학 패턴의 측벽과 상기 제2 기판이 형성하는 내각은 90도를 초과하는 액정 표시 장치.
According to claim 16,
From a planar view, each of the optical patterns is formed in the form of a plurality of bars arranged in parallel and spaced apart from each other,
A liquid crystal display device wherein an interior angle formed between a sidewall of the optical pattern and the second substrate exceeds 90 degrees.
제16 항에 있어서,
평면 시점에서, 각각의 상기 광학 패턴은 서로 평행하게 이격 배치된 복수의 바 형태로 형성되고,
상기 광학 패턴의 측벽과 상기 제2 기판이 형성하는 내각은 90도 이하인 액정 표시 장치.
According to claim 16,
From a planar view, each of the optical patterns is formed in the form of a plurality of bars arranged in parallel and spaced apart from each other,
An interior angle formed between a sidewall of the optical pattern and the second substrate is 90 degrees or less.
제16 항에 있어서,
상기 광학 패턴의 굴절률은 상기 오버코트층의 굴절률보다 큰 액정 표시 장치.
According to claim 16,
A liquid crystal display device wherein the refractive index of the optical pattern is greater than the refractive index of the overcoat layer.
KR1020180110445A 2017-12-15 2018-09-14 Liquid crystal display device KR102667952B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/136,155 US10802323B2 (en) 2017-12-15 2018-09-19 Liquid crystal display device
EP18209652.9A EP3499301B1 (en) 2017-12-15 2018-11-30 Liquid crystal display
CN201811542783.0A CN109932846B (en) 2017-12-15 2018-12-17 Display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170173060 2017-12-15
KR1020170173060 2017-12-15

Publications (2)

Publication Number Publication Date
KR20190073251A KR20190073251A (en) 2019-06-26
KR102667952B1 true KR102667952B1 (en) 2024-05-23

Family

ID=67104919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180110445A KR102667952B1 (en) 2017-12-15 2018-09-14 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR102667952B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2318201A (en) 1996-10-09 1998-04-15 Lg Electronics Inc Liquid crystal displays
CN204406004U (en) 2015-03-06 2015-06-17 京东方科技集团股份有限公司 Array base palte and display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305192A (en) * 1998-04-27 1999-11-05 Sony Corp Optical modulation element and image projection display
EP2235570A4 (en) * 2007-12-21 2014-10-15 3M Innovative Properties Co Light control film
KR20090118391A (en) * 2008-05-13 2009-11-18 삼성전자주식회사 Array substrate and display device having the same
KR102107563B1 (en) * 2013-08-08 2020-05-08 삼성디스플레이 주식회사 Optical film, display device having the same and manufacturing method thereof
KR102264273B1 (en) * 2014-12-30 2021-06-14 엘지디스플레이 주식회사 Thin film transistor substrate and liquid crystal display panel having the smae

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2318201A (en) 1996-10-09 1998-04-15 Lg Electronics Inc Liquid crystal displays
CN204406004U (en) 2015-03-06 2015-06-17 京东方科技集团股份有限公司 Array base palte and display device

Also Published As

Publication number Publication date
KR20190073251A (en) 2019-06-26

Similar Documents

Publication Publication Date Title
US11435622B2 (en) Liquid crystal display device comprising a pixel electrode having a plurality of branch portions and a second edge portion that is spaced apart from each of the branch portions
US10254578B2 (en) Liquid crystal display device and method of manufacturing the same
KR102440281B1 (en) Liquid crystal display device
US20210215960A1 (en) Liquid crystal display device
US9551905B2 (en) Display device
KR102599255B1 (en) Liquid crystal display device
US9716111B2 (en) Display device
CN110007530B (en) Liquid crystal display device having a light shielding layer
JP7037268B2 (en) Display device
US11170725B2 (en) Display device
US10802323B2 (en) Liquid crystal display device
US10401684B2 (en) Liquid crystal display device
KR102667952B1 (en) Liquid crystal display device
KR101483623B1 (en) Liquid crystal display
WO2014034786A1 (en) Active matrix substrate and liquid crystal display device
KR102593756B1 (en) Liquid crystal display device
KR101528908B1 (en) Liquid crystal display
KR102549908B1 (en) Liquid crystal display deive
KR102394406B1 (en) Liquid Crystal Display
US20160202557A1 (en) Liquid crystal display and method of manufacturing the same
KR20080087507A (en) Liquid crystal display device and fabricating method thereof
KR20180064630A (en) Liquid crystal display device
KR20180004869A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right