KR102662694B1 - Apparatus for compensating voltage ripple and method thereof - Google Patents
Apparatus for compensating voltage ripple and method thereof Download PDFInfo
- Publication number
- KR102662694B1 KR102662694B1 KR1020190110731A KR20190110731A KR102662694B1 KR 102662694 B1 KR102662694 B1 KR 102662694B1 KR 1020190110731 A KR1020190110731 A KR 1020190110731A KR 20190110731 A KR20190110731 A KR 20190110731A KR 102662694 B1 KR102662694 B1 KR 102662694B1
- Authority
- KR
- South Korea
- Prior art keywords
- vdc
- voltage
- hpf
- ripple
- output voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000009467 reduction Effects 0.000 claims description 11
- 239000000284 extract Substances 0.000 claims description 3
- 230000004044 response Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
- H02M1/143—Arrangements for reducing ripples from dc input or output using compensating arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
- Generation Of Surge Voltage And Current (AREA)
Abstract
본 발명은 전압 리플 보상 방법으로서, 전원 공급부로부터 입력되는 전압(Vdc)의 리플전압 성분값(△Vdc)을 추출하는 단계; 상기 추출된 리플전압 성분값(△Vdc)과 적분 제어함수를 기반으로 적분 출력전압(Vdc_d)를 계산하는 단계; 상기 계산된 적분 출력전압(Vdc_d)에 HPF(HPF: High Pass Filter) 필터를 적용하여 HPF 출력전압(Vdc_d_hpf)을 획득하는 단계; 상기 획득한 HPF 출력전압(Vdc_d_hpf)의 위상과 상기 리플전압 성분값(△Vdc)의 위상을 일치시키는 단계; 및 상기 위상이 일치된 최종출력전압(Vdc_comp)을 출력하는 단계를 포함한다.The present invention is a voltage ripple compensation method, comprising: extracting a ripple voltage component value (△Vdc) of a voltage (Vdc) input from a power supply unit; calculating an integrated output voltage (Vdc_d) based on the extracted ripple voltage component value (△Vdc) and an integral control function; Obtaining an HPF output voltage (Vdc_d_hpf) by applying a High Pass Filter (HPF) filter to the calculated integrated output voltage (Vdc_d); Matching the phase of the obtained HPF output voltage (Vdc_d_hpf) with the phase of the ripple voltage component value (△Vdc); and outputting the phase-matched final output voltage (Vdc_comp).
Description
본 발명은 전압 리플 보상 장치 및 방법에 관한 것으로서, 더욱 상세하게는 DC전압 리플(ripple) 보상에 따른 리플 저감 특성을 통해 전류 파형 개선과 스텝응답 변동에서 전류 제어를 보다 안정적으로 수행함으로써, 계통의 전압 안정도를 향상시킬 수 있는 전압 리플 보상 장치 및 방법에 관한 것이다.The present invention relates to a voltage ripple compensation device and method. More specifically, the present invention relates to a voltage ripple compensation device and method, and more specifically, to improve the current waveform through ripple reduction characteristics according to DC voltage ripple compensation and to perform current control more stably in step response variations, thereby improving the system It relates to a voltage ripple compensation device and method that can improve voltage stability.
송전 네트워크에서 가공선로 및/또는 해저 케이블을 통한 송전을 위하여, 교류(AC) 전력은 직류(DC) 전력으로 변환하여 이용한다. 이러한 변환은 전송 라인이나 케이블에 의해 부과되는 AC 정전 용량 부하에 대한 보상의 필요성을 제거하여 선로 및/또는 케이블의 킬로미터 당 비용을 감소시키며, 따라서 장거리 송전 등이 필요로 하는 경우에는 AC에서 DC로 변환하여 비용을 절감할 수 있다.For transmission through overhead lines and/or submarine cables in the power transmission network, alternating current (AC) power is converted to direct current (DC) power for use. This conversion reduces the cost per kilometer of line and/or cable by eliminating the need to compensate for the AC capacitive load imposed by the transmission line or cable, thus converting from AC to DC when required, such as for long distance transmission. You can save money by converting.
이 경우, AC/DC 전력의 변환은 각각 상이한 주파수로 운영되기 때문에 AC와 DC 전력 사이의 변환을 위해 각 인터페이스에는 전력 변환기, 컨버터, 인버터 등의 기기가 부가적으로 필요하게 된다. 여기서, 전력변환기는 예를 들어 전원 공급부의 계통전원과 연계되어 운전하는 연계 운전 모드와 계통전원과 분리되어 독립적으로 부하로 전력을 공급하는 독립 운전 모드로 동작한다.In this case, since the conversion of AC/DC power operates at different frequencies, additional devices such as power converters, converters, and inverters are required at each interface for conversion between AC and DC power. Here, the power converter operates in, for example, a linked operation mode in which it operates in connection with the grid power of the power supply unit and an independent operation mode in which it is separated from the grid power and independently supplies power to the load.
또한, 이러한 전력변환기, 인버터, 컨버터 등을 제어하는데 사용되는 기준 전압에는 오프셋(offset)이 포함되며, 이러한 오프셋(offset)이 발생하는 경우에 기준 전압에 출력 주파수(일반적으로 60Hz)에 해당하는 주파수 성분의 리플(ripple)이 발생하게 된다.In addition, the reference voltage used to control such power converters, inverters, converters, etc. includes an offset, and when such an offset occurs, the reference voltage has a frequency corresponding to the output frequency (generally 60Hz). A ripple of components occurs.
즉, 오프셋(offset)으로 인해 생성되는 주파수 성분의 리플(ripple)은 인버터 등에서 출력되는 교류 전류 및 입력되는 직류 전류 파형을 왜곡시켜 변압기 등의 온도를 상승시키는 원인으로 작용하고, 동시에 전류 제어에 영향을 미치고, 계통 전압을 불안정하게 하므로 이러한 기준 전압에 대한 리플 성분을 제거할 수 있는 방안의 요구와 중요도가 함께 증가하게 되었다.In other words, the ripple of the frequency component generated due to offset distorts the waveform of the alternating current output from the inverter and the direct current current input, causing the temperature of the transformer to rise, and at the same time affecting current control. and makes the grid voltage unstable, the demand and importance of methods to remove the ripple component for this reference voltage have increased.
이러한 흐름에 따라 리플(ripple)을 제거하는 기술이 개진되었으나, 종래의 리플 제거 기술에 따르면 전원공급효율감소, 스위칭 노이즈 발생, 부품수의 증가 등을 포함하는 다양한 문제가 여전히 존재하였다.According to this trend, technology to remove ripple has been developed, but according to the conventional ripple removal technology, various problems including reduced power supply efficiency, generation of switching noise, and increase in the number of parts still exist.
따라서, DC전압 리플(ripple) 보상에 따른 리플 저감 특성을 통해 전류 파형 개선과 스텝응답 변동에서 전류 제어를 보다 안정적으로 수행함으로써, 계통의 전압 안정도를 향상시킬 수 있는 전압 리플 보상 장치 및 방법에 대한 요구가 당업계에서 점차 증가하고 있는 상황이다.Therefore, a voltage ripple compensation device and method that can improve the voltage stability of the system by improving the current waveform and performing more stable current control in step response fluctuations through ripple reduction characteristics according to DC voltage ripple compensation. Demand is gradually increasing in the industry.
따라서 본 발명은 상기한 문제점들을 해결하고자 안출된 것으로서, 본 발명의 목적은 DC전압 리플(ripple) 보상에 따른 리플 저감 특성을 통해 전류 파형 개선과 스텝응답 변동에서 전류 제어를 보다 안정적으로 수행함으로써, 계통의 전압 안정도를 향상시킬 수 있는 전압 리플 보상 장치 및 방법을 제공하는 것이다.Therefore, the present invention was created to solve the above-mentioned problems, and the purpose of the present invention is to improve the current waveform through ripple reduction characteristics according to DC voltage ripple compensation and to perform current control more stably in step response fluctuations, The aim is to provide a voltage ripple compensation device and method that can improve the voltage stability of the system.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 전압 리플 보상 방법으로서, 전원 공급부로부터 입력되는 전압(Vdc)의 리플전압 성분값(△Vdc)을 추출하는 단계; 상기 추출된 리플전압 성분값(△Vdc)과 적분 제어함수를 기반으로 적분 출력전압(Vdc_d)를 계산하는 단계; 상기 계산된 적분 출력전압(Vdc_d)에 HPF(HPF: High Pass Filter) 필터를 적용하여 HPF 출력전압(Vdc_d_hpf)을 획득하는 단계; 상기 획득한 HPF 출력전압(Vdc_d_hpf)의 위상과 상기 리플전압 성분값(△Vdc)의 위상을 일치시키는 단계; 및 상기 위상이 일치된 최종출력전압(Vdc_comp)을 출력하는 단계를 포함한다.According to the features of the present invention for achieving the above-described object, there is provided a voltage ripple compensation method, comprising: extracting a ripple voltage component value (△Vdc) of a voltage (Vdc) input from a power supply unit; calculating an integrated output voltage (Vdc_d) based on the extracted ripple voltage component value (△Vdc) and an integral control function; Obtaining an HPF output voltage (Vdc_d_hpf) by applying a High Pass Filter (HPF) filter to the calculated integrated output voltage (Vdc_d); Matching the phase of the obtained HPF output voltage (Vdc_d_hpf) with the phase of the ripple voltage component value (△Vdc); and outputting the phase-matched final output voltage (Vdc_comp).
또한, 상기 HPF 출력전압(Vdc_d_hpf)의 위상과 상기 리플전압 성분값(△Vdc)의 위상을 일치시키는 단계는, 시간 지연 보상을 적용하여 상기 HPF 출력전압(Vdc_d_hpf)의 위상과 상기 리플전압 성분값(△Vdc)의 위상을 일치시키는 것을 특징으로 한다.In addition, the step of matching the phase of the HPF output voltage (Vdc_d_hpf) and the phase of the ripple voltage component value (△Vdc) includes applying time delay compensation to the phase of the HPF output voltage (Vdc_d_hpf) and the ripple voltage component value. It is characterized by matching the phases of (△Vdc).
또한, 상기 HPF 출력전압(Vdc_d_hpf)을 획득하는 단계는, 상기 HPF 필터를 통해 20Hz 이상의 주파수 대역의 신호를 통과시켜 상기 적분 출력전압(Vdc_d)에 포함된 노이즈 신호를 제거하는 것을 특징으로 한다.In addition, the step of acquiring the HPF output voltage (Vdc_d_hpf) is characterized in that the noise signal included in the integrated output voltage (Vdc_d) is removed by passing a signal in a frequency band of 20 Hz or higher through the HPF filter.
또한, 상기 HPF 출력전압(Vdc_d_hpf)을 획득하는 단계는, 상기 HPF 필터의 DC성분 저감 특성을 이용하여 상기 적분 출력전압(Vdc_d)에 포함된 offset 전압을 제거하는 것을 특징으로 한다.In addition, the step of acquiring the HPF output voltage (Vdc_d_hpf) is characterized by removing the offset voltage included in the integrated output voltage (Vdc_d) using the DC component reduction characteristic of the HPF filter.
추가로, 상기의 기술적 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 컴퓨터 판독 가능한 기록 매체는 상기의 방법을 수행하기 위한 프로그램이 기록될 수 있다.Additionally, a computer-readable recording medium according to another embodiment of the present invention for solving the above technical problem may have a program for performing the above method recorded thereon.
추가로, 상기의 기술적 과제를 해결하기 위한 본 발명의 또 다른 실시예에 따른 전압 리플 보상 장치는, 전원 공급부로부터 전압(Vdc)을 입력받는 전압 입력부; 상기 전압 입력부로부터 입력된 전압(Vdc)의 리플전압 성분값(△Vdc)을 추출하는 리플 추출부; 상기 리플 추출부에 의해 추출된 리플전압 성분값(△Vdc)에 적분 제어 함수를 적용하여 적분 출력전압(Vdc_d)를 출력하는 적분 제어기; 상기 적분 제어기를 통해 출력된 적분 출력전압(Vdc_d)에 HPF(HPF: High Pass Filter) 필터를 적용하여 HPF 출력전압(Vdc_d_hpf)을 출력하는 필터부; 상기 필터부를 통해 출력된 HPF 출력전압(Vdc_d_hpf)의 위상과 상기 리플전압 성분값(△Vdc)의 위상을 일치시키는 지연 보상부; 및 상기 지연 보상부를 통해 위상이 일치된 최종출력전압(Vdc_comp)을 출력하는 전압 출력부를 포함한다.Additionally, a voltage ripple compensation device according to another embodiment of the present invention for solving the above technical problem includes a voltage input unit that receives a voltage (Vdc) from a power supply unit; a ripple extraction unit that extracts a ripple voltage component value (△Vdc) of the voltage (Vdc) input from the voltage input unit; an integral controller that outputs an integrated output voltage (Vdc_d) by applying an integral control function to the ripple voltage component value (△Vdc) extracted by the ripple extractor; A filter unit that applies a High Pass Filter (HPF) filter to the integrated output voltage (Vdc_d) output through the integral controller and outputs an HPF output voltage (Vdc_d_hpf); A delay compensation unit that matches the phase of the HPF output voltage (Vdc_d_hpf) output through the filter unit and the phase of the ripple voltage component value (△Vdc); and a voltage output unit that outputs a final output voltage (Vdc_comp) whose phase is matched through the delay compensation unit.
또한, 상기 지연 보상부는, 상기 HPF 출력전압(Vdc_d_hpf)의 위상에 시간 지연 보상을 적용하여 상기 리플전압 성분값(△Vdc)의 위상과 일치시키는 것을 특징으로 한다.In addition, the delay compensation unit applies time delay compensation to the phase of the HPF output voltage (Vdc_d_hpf) to match the phase of the ripple voltage component value (△Vdc).
또한, 상기 필터부는, 상기 HPF 필터를 이용하여 20Hz 이상의 주파수 대역의 신호를 통과시켜 상기 적분 출력전압(Vdc_d)에 포함된 노이즈 신호를 제거하는 것을 특징으로 한다.In addition, the filter unit is characterized in that it removes the noise signal included in the integrated output voltage (Vdc_d) by passing a signal in a frequency band of 20 Hz or higher using the HPF filter.
또한, 상기 필터부는, 상기 HPF 필터의 DC성분 저감 특성을 이용하여 상기 적분 출력전압(Vdc_d)에 포함된 offset 전압을 제거하는 것을 특징으로 한다.In addition, the filter unit is characterized in that it removes the offset voltage included in the integrated output voltage (Vdc_d) using the DC component reduction characteristic of the HPF filter.
본 발명은 DC전압 리플(ripple) 보상에 따른 리플 저감 특성을 통해 전류 파형 개선과 스텝응답 변동에서 전류 제어를 보다 안정적으로 수행함으로써, 계통의 전압 안정도를 향상시킬 수 있는 효과가 있다.The present invention has the effect of improving the voltage stability of the system by improving the current waveform and performing more stable current control in step response fluctuations through ripple reduction characteristics according to DC voltage ripple compensation.
또한, 본 발명은 별도의 DC 필터링을 위한 장비 또는 부품을 필요로 하지 않으므로 비용을 절감할 수 있는 효과가 있다.Additionally, the present invention has the effect of reducing costs because it does not require separate equipment or parts for DC filtering.
또한, 본 발명은 입력되는 기준 전압에 포함되어 있는 리플 성분을 제거함으로써, 출력되는 교류 전류와 입력되는 직류 전류 파형의 왜곡을 방지할 수 있는 효과가 있다.In addition, the present invention has the effect of preventing distortion of the output alternating current and input direct current waveforms by removing the ripple component included in the input reference voltage.
도 1은 본 발명의 일 실시예에 따른 전압 리플 보상 장치(100)의 기능적 블록도를 도시한다.
도 2는 본 발명의 일 실시예에 따른 전압 리플 보상 장치의 동작 방법을 설명하기 위한 순서도(S200)를 도시한다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 전압 리플 보상 장치의 동작 방법을 설명하기 위한 알고리즘과 그에 따른 상세 구성도를 각각 도시한다.Figure 1 shows a functional block diagram of a voltage
Figure 2 shows a flowchart (S200) for explaining the operation method of the voltage ripple compensation device according to an embodiment of the present invention.
Figures 3 and 4 respectively show an algorithm for explaining the operation method of a voltage ripple compensation device according to an embodiment of the present invention and a detailed configuration diagram thereof.
이하, 본 발명에 따른 실시예들은 첨부된 도면들을 참조하여 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 실시예들을 설명할 것이나, 본 발명의 기술적 사상은 이에 한정되거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있다.Hereinafter, embodiments according to the present invention will be described with reference to the attached drawings. When adding reference numerals to components in each drawing, it should be noted that identical components are given the same reference numerals as much as possible even if they are shown in different drawings. Additionally, when describing embodiments of the present invention, if detailed descriptions of related known configurations or functions are judged to impede understanding of the embodiments of the present invention, the detailed descriptions will be omitted. In addition, embodiments of the present invention will be described below, but the technical idea of the present invention is not limited or limited thereto and may be modified and implemented in various ways by those skilled in the art.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.Throughout the specification, when a part is said to be "connected" to another part, this includes not only the case where it is "directly connected," but also the case where it is "indirectly connected" with another element in between. . Throughout the specification, when a part is said to “include” a certain element, this means that it may further include other elements rather than excluding other elements, unless specifically stated to the contrary. Additionally, when describing the components of an embodiment of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and the nature, sequence, or order of the component is not limited by the term.
도 1은 본 발명의 일 실시예에 따른 전압 리플 보상 장치(100)의 기능적 블록도를 도시하고, 도 2는 본 발명의 일 실시예에 따른 전압 리플 보상 장치의 동작 방법을 설명하기 위한 순서도(S200)를 각각 도시한다.FIG. 1 shows a functional block diagram of a voltage
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 전압 리플 보상 장치(100)는 전압 입력부(110), 리플 추출부(120), 적분 제어기(130), 필터부(140), 지연 보상부(150), 전압 출력부(160), 등으로 구성될 수 있다.1 and 2, the voltage
참고로, 전압 리플 보상 장치(100)는 이하에서 보다 상술하게 기술되는 전압 리플 보상 장치(100)의 동작 방법을 구성하는 각 단계들을 실행하도록 구성될 수 있으며, 예를 들어, 도 2에 예시적으로 도시되는 바와 같이 전압 리플 보상 장치(100)는 전압 리플 보상 장치의 동작 방법(S200)을 구성하는 각 단계들을 실행하도록 구성될 수 있다.For reference, the voltage
전압 입력부(110)는 전원 공급부로부터 전압(Vdc)을 입력받을 수 있다. 예를 들어, 전압 입력부(110)는 알고리즘을 통해 가공된 출력 전압을 컨버터 또는 인버터로 전달하기 위해 리플(ripple) 등이 포함된 전압(Vdc)을 전원 공급부로부터 제공받을 수 있다. 즉, 전압 입력부(110)는 DC link 전압 즉, 기준 전압(Vdc)을 알고리즘에 순차적으로 통과시켜 리플을 제거한 이후에 컨터버 또는 인버터의 입력으로 출력할 수 있다.The
리플 추출부(120)는 상기 전압 입력부(110)를 통해 입력된 전압(Vdc)의 리플전압 성분값(ΔVdc)을 추출할 수 있다(S210). 여기서, 리플전압 성분값(ΔVdc)은 전압 입력부(110)를 통해 입력되는 전압(Vdc)에서 잔존하는 교류 성분의 실효값을 의미하고, 리플 추출부(120)는 입력받은 전압(Vdc)에서 출력 주파수의 2배 성분을 제거함으로써, 출력 주파수에 해당하는 리플전압 성분값(ΔVdc)을 추출할 수 있다.The
또한, 본 발명의 다른 일 실시예에서, 리플 추출부(120)는 통상의 오실로스코프나 멀티미터와 같은 계측기기를 통해 리플전압 성분값(ΔVdc)을 추출하도록 구현될 수 있다. 예를 들어, 리플 추출부(120)가 오실로스코프로 구현되는 경우에는 전압 감도를 상승시켜 파형이 화면에 노출되지 않도록 하여 입력 커플링을 AC 모드로 제어함으로써 교류 성분만을 출력시키고, 이후에 전압렌지(Volt/Div)를 낮게 설정하여 리플전압 성분값(ΔVdc)을 측정할 수 있다.Additionally, in another embodiment of the present invention, the
추가로, 리플 추출부(120)가 멀티미터로 구현되는 경우에는 (+) 리드에 커패시터를 직렬로 연결한 이후에 AC 모드로 제어하여 리플전압 성분값(ΔVdc)을 측정할 수도 있다. 다만, 리플 추출부(120)를 통해 리플전압 성분값(ΔVdc)을 추출하는 방법은 이들에 한정되지는 않는다.Additionally, if the
적분 제어기(130)는 리플 추출부(120)를 통해 추출된 리플전압 성분값(ΔVdc)에 적분 제어함수를 적용하여 적분 출력전압(Vdc_d)을 계산할 수 있다(S220). 예를 들어, 적분 제어기(130)는 리플전압 성분값(ΔVdc)에 대해 기본 주파수에 해당하는 한 주기 동안 적분을 수행하여 적분 출력전압(Vdc_d)을 산출할 수 있다. The
필터부(140)는 바람직하게는, HPF(High Pass Filter) 필터로 구현될 수 있으며, 적분 제어기(130)에 의해 산출된 적분 출력전압(Vdc_d)을 필터부(140)에 적용하여 HPF 출력전압(Vdc_d_hpf)를 획득할 수 있다(S230). 예를 들어, 필터부(140)는 20Hz 이상의 주파수 대역의 신호를 통과시킬 수 있으며, 이를 통해 적분 출력전압(Vdc_d)에 포함된 노이즈 신호를 제거할 수 있다.The
즉, 필터부(140)는 고대역 통과 필터로 구현되어 주파수가 낮은 성분 예를 들어, 20Hz 이하의 주파수는 차단하는 반면에 20Hz 이상의 주파수는 통과시키도록 구현함으로써, 적분 출력전압(Vdc_d)에 포함된 잡음(noise)을 제거하여 입력된 신호의 고주파 성분을 더욱 선명하게 형성하도록 구현할 수 있다.That is, the
또한, 본 발명의 다른 일 실시예에서, 필터부(140)는 HPF 필터의 DC성분 저감 특성을 통해 적분 출력전압(Vdc_d)에 포함된 offset 전압을 제거할 수도 있다. 예를 들어, 적분 제어기(130)를 통해 산출된 적분 출력전압(Vdc_d)의 신호는 필터부(140)를 통과하도록 형성되어 DC 오프셋이 제거될 수 있으며, 이를 구현하기 위해 필터부(140)는 활성(enable) 상태로 설정될 수 있다.Additionally, in another embodiment of the present invention, the
지연 보상부(150)는 필터부(140)를 통과한 HPF 출력전압(Vdc_d_hpf)의 위상과 리플 추출부(120)를 통해 추출된 리플전압 성분값(ΔVdc)의 위상을 일치시킬 수 있다(S240). 예를 들어, 필터부(140)를 통해 획득한 HPF 출력전압(Vdc_d_hpf)의 위상은 필터부(140)의 위상 특성으로 인해 진상인 특성을 가질 수 있으며, 따라서 지연 보상부(150)는 HPF 출력전압(Vdc_d_hpf)에 시간 지연 보상을 적용하여 HPF 출력전압(Vdc_d_hpf)의 위상과 리플전압 성분값(ΔVdc)의 위상을 일치시킬 수 있다.The
전압 출력부(160)는 리플전압 성분값(ΔVdc)의 위상과 동일한 최종출력전압(Vdc_comp)을 출력할 수 있다(S250). 예를 들어, 전압 출력부(160)로부터 출력되는 최종출력전압(Vdc_comp)은 컨버터 또는 인버터 등의 제어를 위해 입력되는 기준 전압이 될 수 있으며, 이를 통해 컨버터, 인버터 등에서 출력되는 교류 전류 및 입력되는 직류 전류 파형의 왜곡을 방지할 수 있는 동시에 계통 전압의 안정화를 도모할 수 있다.The
도 3 및 도 4는 본 발명의 일 실시예에 따른 전압 리플 보상 장치의 동작 방법을 설명하기 위한 알고리즘과 그에 따른 상세 구성도를 각각 도시한다.Figures 3 and 4 respectively show an algorithm for explaining the operation method of the voltage ripple compensation device according to an embodiment of the present invention and a detailed configuration diagram thereof.
도 3 및 도 4를 참조하면, 전압 리플 보상 장치(100)에서 구현되는 알고리즘은 컨버터, 인버터 등으로 입력되는 기준 전압의 리플(ripple) 성분을 제거하는 역할을 수행할 수 있다.Referring to FIGS. 3 and 4 , the algorithm implemented in the voltage
구체적으로, 전압 리플 보상 장치(100)에서 구현되는 알고리즘은 전압 입력부(110)를 통해 입력되는 DC전압(Vdc)의 리플전압 성분값(ΔVdc)을 수식으로 계산하고, 계산된 리플전압 성분값(ΔVdc)을 적분 제어기(130)를 통해 적분 출력전압(Vdc_d)으로 출력할 수 있다. 이 경우, 적분 출력전압(Vdc_d)에는 offset 전압이 존재하므로 필터부(140) 즉, HPF 필터의 DC성분 저감 특성을 이용하여 offset 전압을 제거할 수 있다. 이 때, HPF 출력전압(Vdc_d_hpf)은 필터부(140)의 HPF 위상 특성으로 인하여 진상 위상으로 형성되므로 지연 보상부(150)의 시간 지연을 통해 HPF 출력전압(Vdc_d_hpf)의 위상과 리플전압 성분값(ΔVdc)의 위상을 동일하게 형성함으로써, 리플(ripple)을 감소시킬 수 있다.Specifically, the algorithm implemented in the voltage
상술한 바와 같이, 본 발명의 일 실시예에 따른 전압 리플 보상 장치 및 방법에 의하면, DC전압 리플(ripple) 보상에 따른 리플 저감 특성을 통해 전류 파형 개선과 스텝응답 변동에서 전류 제어를 보다 안정적으로 수행함으로써, 계통의 전압 안정도를 향상시킬 수 있다.As described above, according to the voltage ripple compensation device and method according to an embodiment of the present invention, the current waveform is improved through ripple reduction characteristics according to DC voltage ripple compensation and current control is more stable in step response fluctuations. By performing this, the voltage stability of the system can be improved.
또한, 본 발명은 별도의 DC 필터링을 위한 장비 또는 부품을 필요로 하지 않으므로 비용을 절감할 수 있다.Additionally, the present invention can reduce costs because it does not require separate equipment or parts for DC filtering.
또한, 본 발명은 입력되는 기준 전압에 포함되어 있는 리플 성분을 제거함으로써, 출력되는 교류 전류와 입력되는 직류 전류 파형의 왜곡을 방지할 수 있다.Additionally, the present invention can prevent distortion of the output alternating current and input direct current waveforms by removing the ripple component included in the input reference voltage.
한편, 본 명세서에 기재된 다양한 실시예들은 하드웨어, 미들웨어, 마이크로코드, 소프트웨어 및/또는 이들의 조합에 의해 구현될 수 있다. 예를 들어, 다양한 실시예들은 하나 이상의 주문형 반도체(ASIC)들, 디지털 신호 프로세서(DSP)들, 디지털 신호 프로세싱 디바이스(DSPD)들, 프로그램어블 논리 디바이스(PLD)들, 필드 프로그램어블 게이트 어레이(FPGA)들, 프로세서들, 컨트롤러들, 마이크로컨트롤러들, 마이크로프로세서들, 여기서 제시되는 기능들을 수행하도록 설계되는 다른 전자 유닛들 또는 이들의 조합 내에서 구현될 수 있다.Meanwhile, various embodiments described in this specification may be implemented by hardware, middleware, microcode, software, and/or a combination thereof. For example, various embodiments may include one or more application specific integrated circuits (ASICs), digital signal processors (DSPs), digital signal processing devices (DSPDs), programmable logic devices (PLDs), and field programmable gate arrays (FPGAs). ), processors, controllers, microcontrollers, microprocessors, other electronic units designed to perform the functions presented herein, or a combination thereof.
또한, 예를 들어, 다양한 실시예들은 명령들을 포함하는 컴퓨터-판독가능한 매체에 수록되거나 인코딩될 수 있다. 컴퓨터-판독가능한 매체에 수록 또는 인코딩된 명령들은 프로그램 가능한 프로세서 또는 다른 프로세서로 하여금 예컨대, 명령들이 실행될 때 방법을 수행하게끔 할 수 있다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수도 있다. 예를 들어, 이러한 컴퓨터-판독가능한 매체는 RAM, ROM, EEPROM, CD-ROM 또는 기타 광학 디스크 저장 매체, 자기 디스크 저장 매체 또는 기타 자기 저장 디바이스, 또는 원하는 프로그램 코드를 컴퓨터에 의해 액세스가능한 명령들 또는 데이터 구조들의 형태로 저장하는데 이용될 수 있는 임의의 다른 매체를 포함할 수 있다. Additionally, for example, various embodiments may be encoded or embodied in a computer-readable medium containing instructions. Instructions contained or encoded in a computer-readable medium may cause a programmable processor or other processor to perform a method, for example, when the instructions are executed. Storage media may be any available media that can be accessed by a computer. For example, such computer-readable media may include RAM, ROM, EEPROM, CD-ROM or other optical disk storage media, magnetic disk storage media or other magnetic storage devices, or any desired program code containing instructions or instructions accessible by a computer. It may include any other medium that can be used to store data in the form of data structures.
이러한 하드웨어, 소프트웨어, 펌웨어 등은 본 명세서에 기술된 다양한 동작들 및 기능들을 지원하도록 동일한 디바이스 내에서 또는 개별 디바이스들 내에서 구현될 수 있다. 추가적으로, 본 발명에서 "~부"로 기재된 구성요소들, 유닛들, 모듈들, 컴포넌트들 등은 함께 또는 개별적이지만 상호 운용가능한 로직 디바이스들로서 개별적으로 구현될 수 있다. 모듈들, 유닛들 등에 대한 서로 다른 특징들의 묘사는 서로 다른 기능적 실시예들을 강조하기 위해 의도된 것이며, 이들이 개별 하드웨어 또는 소프트웨어 컴포넌트들에 의해 실현되어야만 함을 필수적으로 의미하지 않는다. 오히려, 하나 이상의 모듈들 또는 유닛들과 관련된 기능은 개별 하드웨어 또는 소프트웨어 컴포넌트들에 의해 수행되거나 또는 공통의 또는 개별의 하드웨어 또는 소프트웨어 컴포넌트들 내에 통합될 수 있다.Such hardware, software, firmware, etc. may be implemented within the same device or within individual devices to support the various operations and functions described herein. Additionally, components, units, modules, components, etc. described as “~” in the present invention may be implemented together or individually as separate but interoperable logic devices. The description of different features for modules, units, etc. is intended to highlight different functional embodiments and does not necessarily imply that they must be realized by individual hardware or software components. Rather, functionality associated with one or more modules or units may be performed by separate hardware or software components or may be integrated within common or separate hardware or software components.
특정한 순서로 동작들이 도면에 도시되어 있지만, 이러한 동작들이 원하는 결과를 달성하기 위해 도시된 특정한 순서, 또는 순차적인 순서로 수행되거나, 또는 모든 도시된 동작이 수행되어야 할 필요가 있는 것으로 이해되지 말아야 한다. 임의의 환경에서는, 멀티태스킹 및 병렬 프로세싱이 유리할 수 있다. 더욱이, 상술한 실시예에서 다양한 구성요소들의 구분은 모든 실시예에서 이러한 구분을 필요로 하는 것으로 이해되어서는 안되며, 기술된 구성요소들이 일반적으로 단일 소프트웨어 제품으로 함께 통합되거나 다수의 소프트웨어 제품으로 패키징될 수 있다는 것이 이해되어야 한다.Although operations are shown in the drawings in a particular order, it should not be understood that these operations are performed in the particular order shown, or in sequential order, or that all depicted operations need to be performed to achieve the desired results. . In some environments, multitasking and parallel processing can be advantageous. Moreover, the distinction of various components in the above-described embodiments should not be construed as requiring such a distinction in all embodiments, and the described components may generally be integrated together into a single software product or packaged into multiple software products. It must be understood that it can be done.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, the optimal embodiments are disclosed in the drawings and specifications. Although specific terms are used here, they are used only for the purpose of explaining the present invention and are not used to limit the meaning or scope of the present invention described in the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the attached patent claims.
100: 전압 리플 보상 장치 110: 전압 입력부
120: 리플 추출부 130: 적분 제어기
140: 필터부 150: 지연 보상부
160: 전압 출력부100: voltage ripple compensation device 110: voltage input unit
120: Ripple extractor 130: Integral controller
140: filter unit 150: delay compensation unit
160: voltage output unit
Claims (9)
전원 공급부로부터 입력되는 전압(Vdc)의 리플전압 성분값(△Vdc)을 추출하는 단계;
상기 추출된 리플전압 성분값(△Vdc)과 적분 제어함수를 기반으로 적분 출력전압(Vdc_d)를 계산하는 단계;
상기 계산된 적분 출력전압(Vdc_d)에 HPF(HPF: High Pass Filter) 필터를 적용하여 HPF 출력전압(Vdc_d_hpf)을 획득하는 단계;
상기 획득한 HPF 출력전압(Vdc_d_hpf)의 위상과 상기 리플전압 성분값(△Vdc)의 위상을 일치시키는 단계; 및
상기 위상이 일치된 최종출력전압(Vdc_comp)을 출력하는 단계를 포함하는 전압 리플 보상 방법.As a voltage ripple compensation method,
Extracting the ripple voltage component value (△Vdc) of the voltage (Vdc) input from the power supply unit;
calculating an integrated output voltage (Vdc_d) based on the extracted ripple voltage component value (△Vdc) and an integral control function;
Obtaining an HPF output voltage (Vdc_d_hpf) by applying a High Pass Filter (HPF) filter to the calculated integrated output voltage (Vdc_d);
Matching the phase of the obtained HPF output voltage (Vdc_d_hpf) with the phase of the ripple voltage component value (△Vdc); and
A voltage ripple compensation method comprising outputting a final output voltage (Vdc_comp) whose phase is matched.
상기 HPF 출력전압(Vdc_d_hpf)의 위상과 상기 리플전압 성분값(△Vdc)의 위상을 일치시키는 단계는,
시간 지연 보상을 적용하여 상기 HPF 출력전압(Vdc_d_hpf)의 위상과 상기 리플전압 성분값(△Vdc)의 위상을 일치시키는 것을 특징으로 하는 전압 리플 보상 방법.According to claim 1,
The step of matching the phase of the HPF output voltage (Vdc_d_hpf) with the phase of the ripple voltage component value (△Vdc),
A voltage ripple compensation method characterized by applying time delay compensation to match the phase of the HPF output voltage (Vdc_d_hpf) and the phase of the ripple voltage component value (△Vdc).
상기 HPF 출력전압(Vdc_d_hpf)을 획득하는 단계는,
상기 HPF 필터를 통해 20Hz 이상의 주파수 대역의 신호를 통과시켜 상기 적분 출력전압(Vdc_d)에 포함된 노이즈 신호를 제거하는 것을 특징으로 하는 전압 리플 보상 방법.According to claim 1,
The step of acquiring the HPF output voltage (Vdc_d_hpf) is,
A voltage ripple compensation method, characterized in that the noise signal included in the integrated output voltage (Vdc_d) is removed by passing a signal in a frequency band of 20 Hz or higher through the HPF filter.
상기 HPF 출력전압(Vdc_d_hpf)을 획득하는 단계는,
상기 HPF 필터의 DC성분 저감 특성을 이용하여 상기 적분 출력전압(Vdc_d)에 포함된 offset 전압을 제거하는 것을 특징으로 하는 전압 리플 보상 방법.According to claim 1,
The step of acquiring the HPF output voltage (Vdc_d_hpf) is,
A voltage ripple compensation method, characterized in that the offset voltage included in the integrated output voltage (Vdc_d) is removed using the DC component reduction characteristic of the HPF filter.
전원 공급부로부터 전압(Vdc)을 입력받는 전압 입력부;
상기 전압 입력부로부터 입력된 전압(Vdc)의 리플전압 성분값(△Vdc)을 추출하는 리플 추출부;
상기 리플 추출부에 의해 추출된 리플전압 성분값(△Vdc)에 적분 제어 함수를 적용하여 적분 출력전압(Vdc_d)를 출력하는 적분 제어기;
상기 적분 제어기를 통해 출력된 적분 출력전압(Vdc_d)에 HPF(HPF: High Pass Filter) 필터를 적용하여 HPF 출력전압(Vdc_d_hpf)을 출력하는 필터부;
상기 필터부를 통해 출력된 HPF 출력전압(Vdc_d_hpf)의 위상과 상기 리플전압 성분값(△Vdc)의 위상을 일치시키는 지연 보상부; 및
상기 지연 보상부를 통해 위상이 일치된 최종출력전압(Vdc_comp)을 출력하는 전압 출력부를 포함하는 전압 리플 보상 장치.As a voltage ripple compensation device,
A voltage input unit that receives voltage (Vdc) from the power supply unit;
a ripple extractor that extracts a ripple voltage component value (△Vdc) of the voltage (Vdc) input from the voltage input unit;
an integral controller that outputs an integrated output voltage (Vdc_d) by applying an integral control function to the ripple voltage component value (△Vdc) extracted by the ripple extractor;
A filter unit that applies a High Pass Filter (HPF) filter to the integrated output voltage (Vdc_d) output through the integral controller and outputs an HPF output voltage (Vdc_d_hpf);
A delay compensation unit that matches the phase of the HPF output voltage (Vdc_d_hpf) output through the filter unit and the phase of the ripple voltage component value (△Vdc); and
A voltage ripple compensation device including a voltage output unit that outputs a final output voltage (Vdc_comp) whose phase is matched through the delay compensation unit.
상기 지연 보상부는, 상기 HPF 출력전압(Vdc_d_hpf)의 위상에 시간 지연 보상을 적용하여 상기 리플전압 성분값(△Vdc)의 위상과 일치시키는 것을 특징으로 하는 전압 리플 보상 장치.According to claim 6,
The delay compensation unit applies time delay compensation to the phase of the HPF output voltage (Vdc_d_hpf) to match the phase of the ripple voltage component value (△Vdc).
상기 필터부는, 상기 HPF 필터를 이용하여 20Hz 이상의 주파수 대역의 신호를 통과시켜 상기 적분 출력전압(Vdc_d)에 포함된 노이즈 신호를 제거하는 것을 특징으로 하는 전압 리플 보상 장치.According to claim 6,
The filter unit passes a signal in a frequency band of 20 Hz or higher using the HPF filter to remove a noise signal included in the integrated output voltage (Vdc_d).
상기 필터부는, 상기 HPF 필터의 DC성분 저감 특성을 이용하여 상기 적분 출력전압(Vdc_d)에 포함된 offset 전압을 제거하는 것을 특징으로 하는 전압 리플 보상 장치.According to claim 6,
The filter unit is a voltage ripple compensation device, characterized in that it removes the offset voltage included in the integrated output voltage (Vdc_d) using the DC component reduction characteristic of the HPF filter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190110731A KR102662694B1 (en) | 2019-09-06 | 2019-09-06 | Apparatus for compensating voltage ripple and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190110731A KR102662694B1 (en) | 2019-09-06 | 2019-09-06 | Apparatus for compensating voltage ripple and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210029469A KR20210029469A (en) | 2021-03-16 |
KR102662694B1 true KR102662694B1 (en) | 2024-05-03 |
Family
ID=75224076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190110731A KR102662694B1 (en) | 2019-09-06 | 2019-09-06 | Apparatus for compensating voltage ripple and method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102662694B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116015072B (en) * | 2023-03-28 | 2023-06-27 | 浙江大学杭州国际科创中心 | Control method of wide-range converter |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018196182A (en) | 2017-05-12 | 2018-12-06 | 富士電機株式会社 | Control device and reactive power compensation apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0725407U (en) * | 1993-10-14 | 1995-05-12 | 日新電機株式会社 | Controller for reactive power compensator |
KR101435287B1 (en) * | 2012-12-18 | 2014-08-27 | 포스코에너지 주식회사 | Apparatus for compensating voltage ripple of inverter and method thereof |
-
2019
- 2019-09-06 KR KR1020190110731A patent/KR102662694B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018196182A (en) | 2017-05-12 | 2018-12-06 | 富士電機株式会社 | Control device and reactive power compensation apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR20210029469A (en) | 2021-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6276368B2 (en) | Power factor improving converter and control method thereof | |
EP2953246B1 (en) | Filter capacitor degradation identification using measured and expected voltage | |
Litran et al. | Analysis and design of different control strategies of hybrid active power filter based on the state model | |
KR102662694B1 (en) | Apparatus for compensating voltage ripple and method thereof | |
EP3012951B1 (en) | Resonance suppression device | |
CN115411733A (en) | Harmonic suppression method, harmonic extraction system and related components | |
WO2018214082A1 (en) | Apparatus, inverter system, and method for carrier synchronization | |
JP2010288437A (en) | Control method for power converting device, uninterruptible power supply device, and parallel instantaneous-voltage-drop compensation device | |
JP5378244B2 (en) | Power converter | |
WO2022085187A1 (en) | Control device for power conversion apparatus | |
RU2606952C1 (en) | Method of adjusting the mode of compensation of capacitor currents in electric networks | |
KR101567714B1 (en) | Power Factor Measurement Device using Zero-Phase Low-Pass Filter and Method Thereof | |
JP4946642B2 (en) | Harmonic current compensator | |
JP2015027231A (en) | Active filter | |
JP2017150817A (en) | Current detection device and current detection method | |
KR100738345B1 (en) | Device for generating system clock and method thereof | |
CN109726490B (en) | Low-frequency band multi-sine signal design method for power system | |
JP6596754B2 (en) | Active filter, control method and program | |
RU161784U1 (en) | DEVICE FOR AUTOMATIC ADJUSTMENT OF AN ARC EXTINGUISHING REACTOR | |
JP7088063B2 (en) | Unit parallel inverter | |
CN116482442B (en) | Method, device, equipment and medium for detecting harmonic self-optimization of power system | |
KR20240071721A (en) | Method for measuring direct current and measurement device | |
KR20060112747A (en) | Improved adaptive predictive filter for generating reference signal and active power filter using the same | |
Hirota | Performance Evaluations of Reducing Switching Noise DC-DC Converter Adopting An Alternative Modulation Scheme | |
Stinson et al. | Analytical Determination of the Harmonic Disturbance Rejection in a Synchronous Reference Frame Phase Locked Loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |