KR102652870B1 - 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법 - Google Patents

반사실적 범용 논리 게이트 및 이를 이용한 연산 방법 Download PDF

Info

Publication number
KR102652870B1
KR102652870B1 KR1020200161281A KR20200161281A KR102652870B1 KR 102652870 B1 KR102652870 B1 KR 102652870B1 KR 1020200161281 A KR1020200161281 A KR 1020200161281A KR 20200161281 A KR20200161281 A KR 20200161281A KR 102652870 B1 KR102652870 B1 KR 102652870B1
Authority
KR
South Korea
Prior art keywords
qubit
input
counterfactual
logic gate
equation
Prior art date
Application number
KR1020200161281A
Other languages
English (en)
Other versions
KR20220073318A (ko
Inventor
신현동
아사드 울라 무하마드
파잉 쏘우 낭
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020200161281A priority Critical patent/KR102652870B1/ko
Publication of KR20220073318A publication Critical patent/KR20220073318A/ko
Application granted granted Critical
Publication of KR102652870B1 publication Critical patent/KR102652870B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

본 발명은 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법에 관한 것으로, 복수개의 큐비트 상태들을 입력하는 큐비트 상태 입력부, 상기 큐비트 상태 들을 양자 채널에 전달하기 위해 상기 큐비트 상태를 흡수하는 양자 흡수부, 상기 양자 채널에 입력된 상기 큐비트 상태를 순서에 따라 해석하여 반사실적 논리 게이트부에 매칭시키는 논리 매칭부 및 상기 큐비트 상태에 대응하는 결과 값을 산출하는 반사질적 논리 게이트부를 포함할 수 있다.

Description

반사실적 범용 논리 게이트 및 이를 이용한 연산 방법{COUNTERFACTUALLY IMPLEMETING UNIVERSAL LOGIC GATE AND CALCULATE METHOD USING THE SAME}
본 발명은 반사실적 범용 논리 게이트 및 방법에 관한 것으로, 기존의 반사실적 범용 논리 게이트에 비해서 단순화된 회로 구조 및 더 정확한 결과를 계산할 수 있는 반사실적 범용 논리 게이트 및 방법을 제공하고자 한다.
양자 정보는 다양한 양자 역학 시스템(quantum mechanical system) 중 임의의 것에 저장될 수도 있다. 종래에, 양자 정보는, 통상적으로 2 상태 양자 역학 시스템(two-state quantum mechanical system)인, 큐비트(qubit)로 칭해지는 양자 비트를 사용하여 저장될 수도 있다.
양자 시스템의 양자 상태를 준비하고 제어하는 능력은 양자 정보 프로세싱에서 매우 중요한 것이다. 고전적인 컴퓨터에서, 게이트는 부울함수에 의해서 결정되었었다.
이와 같은 게이트를 반사실적 범용 논리 게이트를 통해서 구현할 수 있는데, 기존의 기술의 경우 회로 구조가 복잡하다는 문제점이 있었다.
한국공개특허 제10-2018-0104005(2018.09.19)호는 2-큐비트 양자 상태의 조작을 위한 기술 및 관련 시스템 및 방법에 관한 것으로, 제1 양자 역학 발진기(quantum mechanical oscillator)에 분산적으로 커플링되고 제2 양자 역학 발진기에 분산적으로 커플링되는 다중 레벨 양자 시스템을 포함하는 시스템을 동작시키는 방법으로서, 제1 구동 파형을 상기 다중 레벨 양자 시스템에 인가하는 단계; 하나 이상의 제2 구동 파형을 상기 제1 양자 역학 발진기에 인가하는 단계; 및 하나 이상의 제3 구동 파형을 상기 제2 양자 역학 발진기에 인가하는 단계를 포함한다.
한국공개특허 제10-2009-0127495(2009.12.14)호는 다중 양자비트 논리게이트에 관한 것으로, 좀 더 상세하게는, SOI(SOI: Silicon On Insulator)기판의 위층실리콘층(top-Si)에 소오스, 드레인을 연결하는 수십 나노미터이하 선폭 및 길이의 이중양자점이 형성될 전도채널 및 이와 수직방향인 다중 측면게이트들을 이격거리 수십 나노미터 이하로 형성하는 단계와, 다중양자점을 제외한 나머지 부분을 도핑하는 단계, 이후 게이트 산화막을 형성한 다음, 전도채널에 이차원 전자개스층을 유발하는 제어게이트를 형성하는 단계 및 통상적인 금속화 공정을 포함하여 이루어진 것이다. 이러한 구조 및 제조방법을 통해서 완성된 소자의 핵심적인 동작에 있어서의 특징은 자기장 혹은 전기장 펄스하의 두 개의 커플링된 이중양자점내 2개전자의 스핀으로 구성된 시스템 내부 전자들의 스핀 기저상태 및 들뜬 스핀 고유상태간의 뒤얽힘(Entanglement)현상 및 스핀 Singlet-Triplet 천이현상을 이용하여 원하는 바, 양자전산을 수행할 수 있도록 고안된 소자이다.
한국공개특허 제10-2018-0104005(2018.09.19)호 한국공개특허 제10-2009-0127495(2009.12.14)호
본 발명의 일 실시예는 반사실적 논리 게이트를 통해서 입자의 교환 없이 논리 게이트를 구현할 수 있는 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법을 제공하고자 한다.
본 발명의 일 실시예는 기존의 반사실적 논리 게이트 보다 회로 구성에서 복잡성을 제거한 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법을 제공하고자 한다.
실시예들 중에서, 반사실적 범용 논리 게이트는 복수개의 큐비트 상태들을 입력하는 큐비트 상태 입력부, 상기 큐비트 상태 들을 양자 채널에 전달하기 위해 상기 큐비트 상태를 흡수하는 양자 흡수부, 상기 양자 채널에 입력된 상기 큐비트 상태를 순서에 따라 해석하여 반사실적 논리 게이트부에 매칭시키는 논리 매칭부 및 상기 큐비트 상태에 대응하는 결과 값을 산출하는 반사질적 논리 게이트부를 포함할 수 있다.
상기 복수개의 큐비트 상태들은, 독립적이고 이산적으로 정의되고, 상기 반사질적 논리 게이트부의 분극화된 입자가 입력됨에 따라 상기 양자 흡수부에 입력될 수 있다.
상기 큐비트 상태 입력부는, 외부 싸이클 및 내부 싸이클 순서로 상기 큐비트 상태를 입력하고 상기 내부 싸이클의 횟수가 상기 외부 싸이클의 횟수보다 클 수 있다.
상기 양자 흡수부는, 상기 큐비트 상태 각각에 대한 흡수체를 통해 상기 큐비트 상태 각각을 따로 흡수할 수 있다.
상기 논리 매칭부는, 광자 오실레이터를 통해 상기 큐비트 상태를 순서대로 해석할 수 있다.
상기 반사질적 논리 게이트부는, 상기 큐비트 상태들의 입력값을 기초로 상기 내부 싸이클의 동작이 상기 외부 싸이클의 동작을 막는 블록 게이트 혹은 비블록 게이트로 동작할 수 있다.
반사질적 논리 게이트부는, 상기 큐비트 상태에 대응하는 결과 값을 [수학식 1]과 같이 도출할 수 있다.
[수학식 1]
(여기에서, 은 큐비트 상태 입력이 0,0인 경우 m 번의 내부 싸이클 후의 결과 값, M은 수행할 내부 싸이클의 횟수, , , 이다.)
상기 반사질적 논리 게이트부는, 파울리 변형을 통해 상기 큐비트 상태에 대응하는 결과 값을 다르게 산출할 수 있다.
실시예들 중에서, 반사실적 범용 논리 게이트를 이용한 연산방법은 복수개의 큐비트 상태들을 입력하는 큐비트 상태 입력 단계, 상기 큐비트 상태 들을 양자 채널에 전달하기 위해 상기 큐비트 상태를 흡수하는 양자 흡수 단계, 상기 양자 채널에 입력된 상기 큐비트 상태를 순서에 따라 해석하여 반사실적 논리 게이트에 매칭시키는 논리 매칭 단계 및 상기 큐비트 상태에 대응하는 결과 값을 산출하는 결과값 산출 단계를 포함할 수 있다.
상기 복수개의 큐비트 상태들은, 독립적이고 이산적으로 정의되고, 상기 반사질적 논리 게이트의 분극화된 입자가 입력됨에 따라 양자 흡수부재에 입력될 수 있다.
상기 큐비트 상태 입력 단계는, 외부 싸이클 및 내부 싸이클 순서로 상기 큐비트 상태를 입력하고 상기 내부 싸이클의 횟수가 상기 외부 싸이클의 횟수보다 클 수 있다.
상기 양자 흡수 단계는, 상기 큐비트 상태 각각에 대한 흡수체를 통해 상기 큐비트 상태 각각을 따로 흡수할 수 있다.
상기 논리 매칭 단계는, 광자 오실레이터를 통해 상기 큐비트 상태를 순서대로 해석할 수 있다.
상기 결과값 산출 단계는, 상기 큐비트 상태들의 입력값을 기초로 상기 내부 싸이클의 동작이 상기 외부 싸이클의 동작을 막는 블록 게이트 혹은 비블록 게이트로 동작할 수 있다.
상기 결과값 산출 단계는, 상기 큐비트 상태에 대응하는 결과 값을 [수학식 1]과 같이 도출할 수 있다.
[수학식 1]
(여기에서, 은 큐비트 상태 입력이 0,0인 경우 m 번의 내부 싸이클 후의 결과 값, M은 수행할 내부 싸이클의 횟수, , , 이다.)
상기 결과값 산출 단계는, 파울리 변형을 통해 상기 큐비트 상태에 대응하는 결과 값을 다르게 산출할 수 있다.
실시예들 중에서, 반사실적 범용 논리 게이트를 이용한 연산방법은 3개 이상의 큐비트 상태들을 외부 싸이클 및 내부 싸이클 순서로 입력하는 큐비트 상태 입력 단계, 상기 큐비트 상태 들을 양자 채널에 전달하기 위해 상기 큐비트 상태를 흡수하는 양자 흡수 단계, 상기 양자 채널에 입력된 상기 큐비트 상태를 순서에 따라 해석하여 반사실적 논리 게이트부에 매칭시키는 논리 매칭 단계 및 상기 큐비트 상태에 대응하는 결과 값을 상이 내부 싸이클의 수행 횟수에 따라서 확률적으로 구별되도록 산출하는 결과값 산출 단계를 포함할 수 있다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법은 반사실적 논리 게이트를 통해서 입자의 교환 없이 논리 게이트를 구현할 수 있다.
본 발명의 일 실시예에 따른 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법은 기존의 반사실적 논리 게이트 보다 회로 구성에서 복잡성을 제거할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반사실적 범용 논리 게이트의 기능적 구성을 나타내는 도면이다.
도 2는 기존의 반사실적 논리 게이트를 설명하는 도면이다.
도 3은 본 발명의 일 실시예에 따른 반사실적 범용 논리 게이트의 작동원리를 설명하는 도면이다.
도 4는 본 발명의 일 실시예에 따른 3개 이상의 큐비트 상태에 따른 반사실적 범용 논리 게이트의 작동원리를 설명하는 도면이다.
도 5는 본 발명의 일 실시예에 따른 반사실적 범용 논리 게이트의 성공확률을 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 반사실적 범용 논리 게이트의 입력 및 결과값을 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 반사실적 범용 논리 게이트를 이용한 연산 방법의 순서도를 나타내는 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명에 따른 실시 예는 다양한 변경을 가할 수 있고 여러가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 반사실적 범용 논리 게이트(100)의 기능적 구성을 나타내는 도면이다. 도 1을 참조하면, 반사실적 범용 논리 게이트(100)는 큐비트 상태 입력부(110), 양자 흡수부(130), 논리 매칭부(150), 반사질적 논리 게이트부(170) 및 제어부(190)를 포함할 수 있다.
큐비트 상태 입력부(110)는 복수개의 큐비트 상태들을 입력할 수 있다. 예를 들어, 큐비트 상태 입력부(110)는 Alice 및 Bob을 통해 2개의 큐비트 상태들을 인코딩할 수 있다. 본 발명에서 큐비트는 논리적 큐비트로 역할을 수행할 수 있고, 둘 이상의 큐비트 사이의 얽힘(entangling) 및 얽힘 해제(disentangling) 동작이 수행될 수 있다. 본 발명에서 복수개의 큐비트에 대해 논리적 연산 수행이 가능할 수 있다.
복수개의 큐비트 상태들은 독립적이고 이산적으로 정의되고, 반사질적 논리 게이트부의 분극화된 입자가 입력됨에 따라 양자 흡수부에 입력될 수 있다. 예를 들어, 복수개의 큐비트 상태들은 Alice 및 Bob을 통해 입력될 수 있고, Alice 및 Bob은 각자 독립적으로 큐비트의 상태를 인코딩할 수 있다. 예를 들어, 반사실적 논리 게이트부의 Charlie는 수직 분극화된 입자를 광자 오실레이터에 전달할 수 있고, 해당 수직 분극화된 입자가 수신됨에 따라 Alice 및 Bob은 큐비트의 상태를 인코딩할 수 있다.
일 실시예에서, 큐비트 상태 입력부(110)는 외부 싸이클 및 내부 싸이클 순서로 상기 큐비트 상태를 입력하고 내부 싸이클의 횟수가 상기 외부 싸이클의 횟수보다 클 수 있다. 외부 싸이클은 M번 수행될 수 있고, Alice 및 Bob으로부터 인코딩 되는 큐비트 상태가 모두 0이고, NOR 게이트를 구현할 때, 외부 싸이클을 수행하는 중에 큐비트가 폐기될 확률은 [수학식 1]과 같이 나타낼 수 있다.
[수학식 1]
(여기에서, 는 큐비트가 폐기될 확률, M은 외부 싸이클을 수행하는 횟수, 이다.)
큐비트 상태 입력부(110)는 특정 기준 이상의 외부 싸이클 및 내부 싸이클을 수행하도록 하여 출력값 도출 확률을 높도록 유지할 수 있다. 예를 들어, 도 5를 참조하면, 도 5는 외부 싸이클 횟수 M 및 내부 싸이클 횟수 N에 따른 출력값 도출 확률을 나타낸 것으로, 싸이클의 횟수가 증가할수록 그 성공확률이 올라가는 것을 확인할 수 있다. 예를 들어, 큐비트 상태 입력부(110)는 사용자의 설정에 따라서 특정 확률이상의 성공률을 보장하는 외부 싸이클 횟수 및 내부 싸이클 횟수를 결정할 수 있다. 구체적으로, 사용자가 90% 이상의 성공확률을 보장받을 수 있도록 결정하는 경우, 큐비트 상태 입력부(110)는 도 5에서 확인할 수 있는 0.9 분류 라인 이상의 높은 확률을 가지는 외부 싸이클 횟수 및 내부 싸이클 횟수를 결정할 수 있다.
다른 실시예에서, Alice에 의해 인코딩 되는 큐비트의 상태가 0, Bob에 의해 인코딩 되는 큐비트의 상태가 1인이고, NOR 게이트를 구현할 때, 외부 싸이클 및 내부 싸이클을 수행하는 중 큐비트가 폐기될 확률은 [수학식 2]와 같이 나타낼 수 있다.
[수학식 2]
(여기에서, 는 큐비트가 폐기될 확률, N은 내부 싸이클 횟수, , 이다.)
다른 실시예에서, Bob의 인코딩 값과 상관없이, Alice에 의해 인코딩 되는 큐비트의 상태가 1인 경우이고, NOR 게이트를 구현할 때, 외부 싸이클 및 내부 싸이클을 수행하는 중 큐비트가 폐기될 확률은 상기 [수학식 2]와 같이 나타낼 수 있다.
다른 실시예에서, 반사실적 범용 논리 게이트(100)가 NAND 게이트와 같이 동작하는 경우, 큐비트가 폐기될 확률은 [수학식 3]과 같은 결과에 따라 결정될 수 있다.
[수학식 3]
(여기에서, 는 입력이 0,0일 때 큐비트가 폐기될 확률, 는 입력이 1,1일 때 큐비트가 폐기될 확률이다.)
양자 흡수부(130)는 큐비트 상태 들을 양자 채널에 전달하기 위해 상기 큐비트 상태를 흡수할 수 있다. 도 2 및 도 3을 참조하면, 반사실적 논리 게이트의 구조를 확인할 수 있다. 양자 흡수부(130)는 Alice 및 Bob의 입력으로부터 Charlie 출력 사이에 위치하는 양자 채널에 큐비트 상태를 전달하기 위해 해당 큐비트 상태를 흡수할 수 있다.
일 실시예에서, 양자 흡수부(130)는 큐비트 상태 각각에 대한 흡수체를 통해 상기 큐비트 상태 각각을 따로 흡수할 수 있다. 도 3을 참조하면, 양자 흡수부(130)는 Alice 및 Bob의 큐비트 상태를 각각의 별도의 흡수체를 통해서 흡수할 수 있다.
논리 매칭부(150)는 양자 채널에 입력된 상기 큐비트 상태를 순서에 따라 해석하여 반사실적 논리 게이트부에 매칭시킬 수 있다. 예를 들어, 논리 매칭부(150)는 Alice의 입력에 따라서 Bob의 입력을 고려할 지 판단할 수 있고, 반대로 Bob의 입력에 따라서 Alice의 입력을 고려할 지 판단할 수 있다. 구체적으로, 반사실적 범용 논리 게이트(100)가 NOR 게이트로 동작할 때, Alice의 입력이 1인 경우, Bob의 입력에 상관없이 출력값이 결정될 수 있다. 또한, 반사실적 범용 논리 게이트(100)가 NAND 게이트로 동작할 때, Bob의 입력이 0인 경우, Alice의 입력에 상관없이 출력값이 결정될 수 있다.
일 실시예에서, 논리 매칭부(150)는 광자 오실레이터를 통해 큐비트 상태를 순서대로 해석할 수 있다. 광자 오실레이터는 반사실적 범용 논리 게이트(100)가 어떤 역할을 수행하는지에 따라서 해석할 큐비트의 순서를 결정할 수 있다. 예를 들어, 광자 오실레이터는 반사실적 범용 논리 게이트(100)가 NOR 게이트로 동작할 때, Alice의 입력을 먼저 고려할 수 있고, 반사실적 범용 논리 게이트(100)가 NAND 게이트로 동작할 때, Bob의 입력을 먼저 고려할 수 있다.
반사실적 논리 게이트부(170)는 큐비트 상태에 대응하는 결과 값을 산출할 수 있다. 도 6을 참조하면, 본 발명의 일 실시예에 따른 반사실적 범용 논리 게이트(100)의 입력 및 출력값을 확인할 수 있다.
일 실시예에서, 내부 싸이클의 동작은, 큐비트 상태들의 입력값을 기초로 외부 싸이클의 동작을 막는 블록 게이트 혹은 비블록 게이트로 동작할 수 있다. 예를 들어, 반사실적 범용 논리 게이트(100)가 NOR 게이트로 동작하고 Alice의 입력 및 Bob의 입력이 0인 경우, 내부 싸이클의 동작은 블록 게이트로서 동작할 수 있다. 다른 예를 들어, 반사실적 범용 논리 게이트(100)가 NOR 게이트로 동작하고 Alice의 입력은 0, Bob의 입력이 1인경우, 내부 싸이클의 동작은 비블록 게이트로서 동작할 수 있다. 다른 예를 들어, 반사실적 범용 논리 게이트(100)가 NOR 게이트로 동작하고 Alice의 입력이 1인 경우, Bob의 입력과 관계없이, 내부 싸이클의 동작은 비블록 게이트로서 동작할 수 있다.
일 실시예에서, 반사실적 논리 게이트부(170)는 큐비트 상태에 대응하는 결과 값을 [수학식 4]와 같이 도출할 수 있다.
[수학식 4]
(여기에서, 은 큐비트 상태 입력이 0,0인 경우 m 번의 외부 싸이클 후의 결과 값, M은 수행할 외부 싸이클의 횟수, , , 이다.)
좀 더 상게하게는, 반사실적 논리 게이트부(170)가 NOR 게이트로 동작하고, Alice 및 Bob의 입력이 0이고 M이 충분히 큰 경우, 결과 값은 1이 될 수 있다. 다른 예를 들어, 반사실적 논리 게이트부(170)가 NOR 게이트로 동작하고, Alice의 입력이 0이고 Bob의 입력이 1인 경우, [수학식 5]에 따라 결과 값이 도출될 수 있다.
[수학식 5]
(여기에서, 은 큐비트 상태 입력이 0,1인 경우 m 번의 외부 싸이클 후의 결과 값, M은 수행할 외부 싸이클의 횟수, , , 이다.)
다른 예를 들어, 반사실적 논리 게이트부(170)가 NOR 게이트로 동작하고, Alice의 입력이 1인 경우, Bob의 입력과 관계없이 [수학식6]과 같은 관계에 따라 결과 값이 도출될 수 있다.
[수학식 6]
(여기에서, 는 큐비트 상태 입력이 1,Y인 경우 m 번의 외부 싸이클 후의 결과 값, 는 큐비트 상태 입력이 0,1인 경우 m 번의 외부 싸이클 후의 결과 값이다.)
일 실시예에서, 반사실적 논리 게이트부(170)는 파울리 변형을 통해 상기 큐비트 상태에 대응하는 결과 값을 다르게 산출할 수 있다. 예를 들어, 반사실적 논리 게이트부(170)는 파울리 변형을 통해, 반사실적 범용 논리 게이트(100)의 동작을 NOR 게이트에서 NAND로 변경할 수 있다. 파울리 변형은 입력 값의 방향을 회전시키는 위상 변화 방법에 해당할 수 있다. 예를 들어, 파울리 변형()은 도 3과 같이 Alice 및 Bob의 입력 그리고 반사실적 논리게이트 후단에서 적용될 수 있다.
예를 들어, 반사실적 논리 게이트부(170)가 NAND 게이트로 동작하는 경우, [수학식 7]에 따라 결과 값이 도출될 수 있다.
[수학식 7]
(여기에서, 는 입력이 0,0일 때 m번의 외부 싸이클 후의 결과 값, 는 입력이 1,1일 때 m번의 외부 싸이클 후의 결과 값이다.)
제어부(190)는 반사실적 범용 논리 게이트(100)의 전체적인 동작을 제어하고, 큐비트 상태 입력부(110), 양자 흡수부(130), 논리 매칭부(150) 및 반사질적 논리 게이트부(170) 간의 제어 흐름 또는 데이터 흐름을 관리할 수 있다.
도 4는 본 발명의 일 실시예에 따른 3개 이상의 큐비트 상태에 따른 반사실적 범용 논리 게이트의 작동원리를 설명하는 도면이다. 도 4를 참조하면, 반사실적 범용 논리 게이트를 이용한 연산 방법은 3개 이상의 큐비트 상태들을 외부 싸이클 및 내부 싸이클 순서로 입력하는 큐비트 상태 입력 단계, 큐비트 상태 들을 양자 채널에 전달하기 위해 큐비트 상태를 흡수하는 양자 흡수 단계, 양자 채널에 입력된 큐비트 상태를 순서에 따라 해석하여 반사실적 논리 게이트부에 매칭시키는 논리 매칭 단계 및 큐비트 상태에 대응하는 결과 값을 내부 싸이클의 수행 횟수에 따라서 확률적으로 구별되도록 산출하는 결과값 산출 단계를 포함할 수 있다. 예를 들어, 결과값 산출 단계에서, 상기 [수학식 4] 내지 [수학식 6]과 같이, 내부 싸이클의 수행 횟수에 따라서 그 결과 값이 상이할 수 있고, 이는 도 5에서 확률적으로 확인할 수 있다.
일 실시예에서, 반사실적 범용 논리 게이트(100)가 NOR게이트로 동작하고, 3개 이상의 큐비트 상태가 입력되는 경우, [수학식 8]에 대응되는 결과 값을 가질 수 있다.
[수학식 8]
(여기에서, 는 입력 큐비트가 모두 0인 경우 결과 값, 는 입력 큐비트 중 어느 하나라도 1이 있는 경우 결과 값이다.)
일 실시예에서, 반사실적 범용 논리 게이트(100)가 NOR게이트로 동작하고, 3개 이상의 큐비트 상태가 입력되는 경우, [수학식 9]에 대응되는 큐비트가 폐기될 확률을 가질 수 있다.
[수학식 9]
(여기에서, 는 입력 큐비트가 모두 0인 경우 큐비트가 폐기될 확률, 는 입력 큐비트 중 어느 하나라도 1이 있는 경우 큐비트가 폐기될 확률이다.)
일 실시예에서, 반사실적 범용 논리 게이트(100)가 NAND게이트로 동작하고, 3개 이상의 큐비트 상태가 입력되는 경우, [수학식 10]에 대응되는 결과 값을 가질 수 있다.
[수학식 10]
(여기에서, 는 입력 큐비트 중 어느 하나라도 0이 있는 경우의 결과 값, 는 입력 큐비트가 모두 1인 경우 결과 값이다.)
일 실시예에서, 반사실적 범용 논리 게이트(100)가 NAND게이트로 동작하고, 3개 이상의 큐비트 상태가 입력되는 경우, [수학식 11]에 대응되는 큐비트가 폐기될 확률을 가질 수 있다.
[수학식 11]
(여기에서, 는 입력 큐비트 중 어느 하나라도 0이 있는 경우 큐비트가 폐기될 확률, 는 입력 큐비트 모두 1인 경우 큐비트가 폐기될 확률이다.)
도 7은 본 발명의 일 실시예에 따른 반사실적 범용 논리 게이트를 이용한 연산 방법의 순서도를 나타내는 도면이다.
도 7을 참조하면, 반사실적 범용 논리 게이트를 이용한 연산 방법은 큐비트 상태 입력 단계에서 복수개의 큐비트 상태들을 입력할 수 있다(S710).
반사실적 범용 논리 게이트를 이용한 연산 방법은 양자 흡수 단계에서 상태 들을 양자 채널에 전달하기 위해 상기 큐비트 상태를 흡수할 수 있다(S730).
반사실적 범용 논리 게이트를 이용한 연산 방법은 양자 채널에 입력된 상기 큐비트 상태를 순서에 따라 해석하여 반사실적 논리 게이트에 매칭시킬 수 있다(S750).
반사실적 범용 논리 게이트를 이용한 연산 방법은 결과값 산출 단계에서 큐비트 상태에 대응하는 결과 값을 산출할 수 있다(S770).
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 반사실적 범용 논리 게이트
110: 큐비트 상태 입력부 130: 양자 흡수부
150: 논리 매칭부 170: 반사실적 논리 게이트부
190: 제어부

Claims (17)

  1. 반사실적 범용 논리 게이트에 있어서,
    복수개의 큐비트 상태들을 입력하는 큐비트 상태 입력부;
    상기 큐비트 상태들을 양자 채널에 전달하기 위해 상기 큐비트 상태를 흡수하는 양자 흡수부;
    상기 양자 채널에 입력된 상기 큐비트 상태를 순서에 따라 해석하여 반사실적 논리 게이트부에 매칭시키는 논리 매칭부; 및
    상기 큐비트 상태에 대응하는 결과 값을 산출하는 반사실적 논리 게이트부를 포함하되,
    상기 큐비트 상태 입력부는,
    외부 싸이클 및 내부 싸이클 순서로 상기 큐비트 상태를 입력하고 상기 내부 싸이클의 횟수가 상기 외부 싸이클의 횟수보다 큰 것을 특징으로 하고,
    상기 반사실적 논리 게이트부는,
    상기 반사실적 범용 논리 게이트가 NOR 게이트로 동작하고, 3개 이상의 상기 큐비트 상태가 입력되는 경우, 상기 큐비트 상태에 대응하는 제1 결과 값을 [수학식 1]과 같이 도출하고, 상기 큐비트가 폐기될 제1 확률을 [수학식 2]와 같이 도출하고, 및
    상기 반사실적 범용 논리 게이트가 NAND 게이트로 동작하고, 3개 이상의 상기 큐비트 상태가 입력되는 경우, 상기 큐비트 상태에 대응하는 제2 결과 값을 [수학식 3]과 같이 도출하고, 상기 큐비트가 폐기될 제2 확률을 [수학식 4]와 같이 도출하는 것을 특징으로 하는,
    반사실적 범용 논리 게이트.
    [수학식 1]


    (여기에서, 는 입력 큐비트가 모두 0인 경우 결과 값, 는 입력 큐비트 중 어느 하나라도 1이 있는 경우 결과 값이다.)
    [수학식 2]


    (여기에서, 는 입력 큐비트가 모두 0인 경우 큐비트가 폐기될 확률, 는 입력 큐비트 중 어느 하나라도 1이 있는 경우 큐비트가 폐기될 확률이다.)
    [수학식 3]


    (여기에서, 는 입력 큐비트 중 어느 하나라도 0이 있는 경우의 결과 값, 는 입력 큐비트가 모두 1인 경우 결과 값이다.)
    [수학식 4]


    (여기에서, 는 입력 큐비트 중 어느 하나라도 0이 있는 경우 큐비트가 폐기될 확률, 는 입력 큐비트 모두 1인 경우 큐비트가 폐기될 확률이다.)
  2. 제1항에 있어서,
    상기 복수개의 큐비트 상태들은,
    독립적이고 이산적으로 정의되고, 상기 반사실적 논리 게이트부의 분극화된 입자가 입력됨에 따라 상기 양자 흡수부에 입력되는 것을 특징으로 하는 반사실적 범용 논리 게이트.
  3. 삭제
  4. 제1항에 있어서,
    상기 양자 흡수부는,
    상기 큐비트 상태 각각에 대한 흡수체를 통해 상기 큐비트 상태 각각을 따로 흡수하는 것을 특징으로 하는 반사실적 범용 논리 게이트.
  5. 제1항에 있어서,
    상기 논리 매칭부는,
    광자 오실레이터를 통해 상기 큐비트 상태를 순서대로 해석하는 것을 특징으로 하는 반사실적 범용 논리 게이트.
  6. 제1항에 있어서,
    상기 내부 싸이클의 동작은,
    상기 큐비트 상태들의 입력값을 기초로 상기 외부 싸이클의 동작을 막는 블록 게이트 혹은 비블록 게이트로 동작하도록 것을 특징으로 하는 반사실적 범용 논리 게이트.
  7. 삭제
  8. 삭제
  9. 반사실적 범용 논리 게이트를 이용한 연산 방법에 있어서,
    복수개의 큐비트 상태들을 입력하는 큐비트 상태 입력 단계;
    상기 큐비트 상태 들을 양자 채널에 전달하기 위해 상기 큐비트 상태를 흡수하는 양자 흡수 단계;
    상기 양자 채널에 입력된 상기 큐비트 상태를 순서에 따라 해석하여 반사실적 논리 게이트에 매칭시키는 논리 매칭 단계; 및
    상기 큐비트 상태에 대응하는 결과 값을 산출하는 결과값 산출 단계를 포함하되,
    상기 큐비트 상태 입력 단계는,
    외부 싸이클 및 내부 싸이클 순서로 상기 큐비트 상태를 입력하고 상기 내부 싸이클의 횟수가 상기 외부 싸이클의 횟수보다 큰 것을 특징으로 하고,
    상기 결과값 산출 단계는,
    상기 반사실적 범용 논리 게이트가 NOR 게이트로 동작하고, 3개 이상의 상기 큐비트 상태가 입력되는 경우, 상기 큐비트 상태에 대응하는 제1 결과 값을 [수학식 1]과 같이 도출하고, 상기 큐비트가 폐기될 제1 확률을 [수학식 2]와 같이 도출하고, 및
    상기 반사실적 범용 논리 게이트가 NAND 게이트로 동작하고, 3개 이상의 상기 큐비트 상태가 입력되는 경우, 상기 큐비트 상태에 대응하는 제2 결과 값을 [수학식 3]과 같이 도출하고, 상기 큐비트가 폐기될 제2 확률을 [수학식 4]와 같이 도출하는 것을 특징으로 하는,
    반사실적 범용 논리 게이트를 이용한 연산 방법.
    [수학식 1]


    (여기에서, 는 입력 큐비트가 모두 0인 경우 결과 값, 는 입력 큐비트 중 어느 하나라도 1이 있는 경우 결과 값이다.)
    [수학식 2]


    (여기에서, 는 입력 큐비트가 모두 0인 경우 큐비트가 폐기될 확률, 는 입력 큐비트 중 어느 하나라도 1이 있는 경우 큐비트가 폐기될 확률이다.)
    [수학식 3]


    (여기에서, 는 입력 큐비트 중 어느 하나라도 0이 있는 경우의 결과 값, 는 입력 큐비트가 모두 1인 경우 결과 값이다.)
    [수학식 4]


    (여기에서, 는 입력 큐비트 중 어느 하나라도 0이 있는 경우 큐비트가 폐기될 확률, 는 입력 큐비트 모두 1인 경우 큐비트가 폐기될 확률이다.)
  10. 제9항에 있어서,
    상기 복수개의 큐비트 상태들은,
    독립적이고 이산적으로 정의되고, 상기 반사실적 논리 게이트의 분극화된 입자가 입력됨에 따라 양자 흡수부재에 입력되는 것을 특징으로 하는 반사실적 범용 논리 게이트를 이용한 연산 방법.
  11. 삭제
  12. 제9항에 있어서,
    상기 양자 흡수 단계는,
    상기 큐비트 상태 각각에 대한 흡수체를 통해 상기 큐비트 상태 각각을 따로 흡수하는 것을 특징으로 하는 반사실적 범용 논리 게이트를 이용한 연산 방법.
  13. 제9항에 있어서,
    상기 논리 매칭 단계는,
    광자 오실레이터를 통해 상기 큐비트 상태를 순서대로 해석하는 것을 특징으로 하는 반사실적 범용 논리 게이트를 이용한 연산 방법.
  14. 제9항에 있어서,
    상기 내부 싸이클의 동작은,
    상기 큐비트 상태들의 입력값을 기초로 상기 외부 싸이클의 동작을 막는 블록 게이트 혹은 비블록 게이트로 동작하는 것을 특징으로 하는 반사실적 범용 논리 게이트를 이용한 연산 방법.
  15. 삭제
  16. 삭제
  17. 반사실적 범용 논리 게이트를 이용한 연산 방법에 있어서,
    3개 이상의 큐비트 상태들을 외부 싸이클 및 내부 싸이클 순서로 입력하는 큐비트 상태 입력 단계;
    상기 큐비트 상태 들을 양자 채널에 전달하기 위해 상기 큐비트 상태를 흡수하는 양자 흡수 단계;
    상기 양자 채널에 입력된 상기 큐비트 상태를 순서에 따라 해석하여 반사실적 논리 게이트부에 매칭시키는 논리 매칭 단계; 및
    상기 큐비트 상태에 대응하는 결과 값을 상기 내부 싸이클의 수행 횟수에 따라서 확률적으로 구별되도록 산출하는 결과값 산출 단계를 포함하되,
    상기 결과값 산출 단계는,
    상기 반사실적 범용 논리 게이트가 NOR 게이트로 동작하고, 3개 이상의 상기 큐비트 상태가 입력되는 경우, 상기 큐비트 상태에 대응하는 제1 결과 값을 [수학식 1]과 같이 도출하고, 상기 큐비트가 폐기될 제1 확률을 [수학식 2]와 같이 도출하고, 및
    상기 반사실적 범용 논리 게이트가 NAND 게이트로 동작하고, 3개 이상의 상기 큐비트 상태가 입력되는 경우, 상기 큐비트 상태에 대응하는 제2 결과 값을 [수학식 3]과 같이 도출하고, 상기 큐비트가 폐기될 제2 확률을 [수학식 4]와 같이 도출하는 것을 특징으로 하는,
    반사실적 범용 논리 게이트를 이용한 연산 방법.
    [수학식 1]


    (여기에서, 는 입력 큐비트가 모두 0인 경우 결과 값, 는 입력 큐비트 중 어느 하나라도 1이 있는 경우 결과 값이다.)
    [수학식 2]


    (여기에서, 는 입력 큐비트가 모두 0인 경우 큐비트가 폐기될 확률, 는 입력 큐비트 중 어느 하나라도 1이 있는 경우 큐비트가 폐기될 확률이다.)
    [수학식 3]


    (여기에서, 는 입력 큐비트 중 어느 하나라도 0이 있는 경우의 결과 값, 는 입력 큐비트가 모두 1인 경우 결과 값이다.)
    [수학식 4]


    (여기에서, 는 입력 큐비트 중 어느 하나라도 0이 있는 경우 큐비트가 폐기될 확률, 는 입력 큐비트 모두 1인 경우 큐비트가 폐기될 확률이다.)
KR1020200161281A 2020-11-26 2020-11-26 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법 KR102652870B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200161281A KR102652870B1 (ko) 2020-11-26 2020-11-26 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200161281A KR102652870B1 (ko) 2020-11-26 2020-11-26 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법

Publications (2)

Publication Number Publication Date
KR20220073318A KR20220073318A (ko) 2022-06-03
KR102652870B1 true KR102652870B1 (ko) 2024-04-01

Family

ID=81983115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200161281A KR102652870B1 (ko) 2020-11-26 2020-11-26 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법

Country Status (1)

Country Link
KR (1) KR102652870B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090127495A (ko) 2008-06-09 2009-12-14 충북대학교 산학협력단 다중 양자비트 논리게이트
US8957699B2 (en) * 2012-10-26 2015-02-17 Northrop Grumman Systems Corporation Efficient Toffoli state generation from low-fidelity single qubit magic states
KR20180104005A (ko) 2016-01-15 2018-09-19 예일 유니버시티 2-큐비트 양자 상태의 조작을 위한 기술 및 관련 시스템 및 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hatim Salih et al "Protocol for Direct Counterfactual Quantum Communication", Physical Review Letters, Vol, 110(17), pp. 170502(2013.) 1부.*
Zheng-Hong Li et al "Counterfactual Logic Gates.", Physical Review A, Vol. 102(2), pp. 022606(2020.08.)*

Also Published As

Publication number Publication date
KR20220073318A (ko) 2022-06-03

Similar Documents

Publication Publication Date Title
US7394092B2 (en) Quasi-particle interferometry for logical gates
JP5607244B2 (ja) 共振器媒介結合を利用する量子論理ゲート
Lü et al. Nonlocal noise cross correlation mediated by entangled Majorana fermions
Nielsen et al. Implications of simultaneous requirements for low-noise exchange gates in double quantum dots
Shabadi et al. Towards logic functions as the device
Sasamal et al. Reversible logic circuit synthesis and optimization using adaptive genetic algorithm
Bandyopadhyay et al. Nanoelectronic implementations of reversible and quantum logic
KR102652870B1 (ko) 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법
Mishra et al. Heuristic based majority/minority logic synthesis for emerging technologies
Raman et al. Implementation of parity generator and checker using quantum-dot cellular automata
Renes et al. Holonomic quantum computing in symmetry-protected ground states of spin chains
Kianpour et al. Novel design of n-bit controllable inverter by quantum-dot cellular automata
Fefferman et al. Quantum Merlin Arthur with exponentially small gap
Olaya-Castro et al. Robust one-step catalytic machine for high fidelity anticloning and W-state generation in a multiqubit system
Wang An axiomatization for quantum processes to unifying quantum and classical computing
Isailovic et al. Datapath and control for quantum wires
Tang et al. Fast evolution of single qubit gate in non-adiabatic geometric quantum computing
Mishra et al. A heuristic-driven and cost effective majority/minority logic synthesis for post-CMOS emerging technology
Roy et al. Exploring Boolean and non-Boolean computing with spin torque devices
Teixeira et al. Edge Z 3 parafermions in fermionic lattices
Du et al. Ab initio nuclear structure via quantum adiabatic algorithm
Tiwari Implications of scales in processing of information
Mahavidyalaya Consequences and limitations of conventional computers and their solutions through quantum computers
Rasmussen Properties and Transport Characteristics of Majorana Fermions in Nanowires
Kruse et al. Variational Quantum Circuit Design for Quantum Reinforcement Learning on Continuous Environments

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant