KR102639726B1 - Protection device for high speed signal and electronic apparatus with the same - Google Patents

Protection device for high speed signal and electronic apparatus with the same Download PDF

Info

Publication number
KR102639726B1
KR102639726B1 KR1020160076673A KR20160076673A KR102639726B1 KR 102639726 B1 KR102639726 B1 KR 102639726B1 KR 1020160076673 A KR1020160076673 A KR 1020160076673A KR 20160076673 A KR20160076673 A KR 20160076673A KR 102639726 B1 KR102639726 B1 KR 102639726B1
Authority
KR
South Korea
Prior art keywords
signal
resistor
capacitor
sheet layer
ground
Prior art date
Application number
KR1020160076673A
Other languages
Korean (ko)
Other versions
KR20170142719A (en
Inventor
이재욱
류재수
황윤호
문지우
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020160076673A priority Critical patent/KR102639726B1/en
Publication of KR20170142719A publication Critical patent/KR20170142719A/en
Application granted granted Critical
Publication of KR102639726B1 publication Critical patent/KR102639726B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14—Protection against electric or thermal overload
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge

Abstract

고속신호용 전자소자가 제공된다. 본 발명의 일 실시예에 따른 고속신호용 전자소자는, 신호 전송라인과 접지를 연결하는 방호소자와, 상기 신호 전송라인과 직렬연결되어 ESD 및 EOS를 감쇄시키며, 신호 전송라인을 통해 전송되는 신호의 감쇄를 방지하는 하이패스 필터를 포함한다. 이에 의하면, 신호입력단자와 내부 칩인 신호처리부 사이의 고속신호라인에 직렬 커패시터를 적용함으로써, 고속 데이터 신호의 감쇄 없이 ESD와 EOS를 차단할 수 있다. An electronic device for high-speed signals is provided. The electronic device for high-speed signals according to an embodiment of the present invention includes a protective element that connects the signal transmission line and the ground, is connected in series with the signal transmission line to attenuate ESD and EOS, and is connected in series to the signal transmission line to attenuate ESD and EOS. Includes a high-pass filter to prevent attenuation. According to this, by applying a series capacitor to the high-speed signal line between the signal input terminal and the signal processing unit, which is an internal chip, ESD and EOS can be blocked without attenuation of the high-speed data signal.

Description

고속신호용 보호소자 및 이를 구비한 전자장치{Protection device for high speed signal and electronic apparatus with the same}{Protection device for high speed signal and electronic apparatus with the same}

본 발명은 정전방전 보호에 관한 것으로, 더욱 상세하게는 고속신호를 사용하는 장치의 ESD 및 EOS의 방호에 적당한 고속신호용 보호소자 및 이를 구비한 전자장치에 관한 것이다.The present invention relates to electrostatic discharge protection, and more specifically, to a high-speed signal protection device suitable for ESD and EOS protection of devices using high-speed signals and an electronic device equipped therewith.

최근의 전자장치들에 사용되는 고집적 IC는 내부에 충분한 정전방전 기능을 구현하기가 어렵다. 따라서 IC의 전원 또는 신호 입력단에 정전방전 기능을 구현하고 있다.It is difficult to implement sufficient electrostatic discharge function internally in highly integrated ICs used in recent electronic devices. Therefore, an electrostatic discharge function is implemented at the power or signal input terminal of the IC.

또한 USB, HDMI 등의 데이터 전송 방식들은 기술의 향상에 따라 신호 전송 속도가 점점 증가하고 있다. Additionally, the signal transmission speed of data transmission methods such as USB and HDMI is gradually increasing as technology improves.

신호 전송 속도의 증가는 주파수의 증가를 뜻하며, 종래 ESD 또는 EOS 차단을 위한 필터의 대역은 ESD 및 EOS를 차단할 수는 있으나, 주파수 대역이 유사한 고속 전송 데이터를 감쇄시킬 수 있다. 따라서 데이터 전송 속도의 증가에 부합하는 정전방전 보호 대책의 마련이 요구되고 있다.An increase in signal transmission speed means an increase in frequency, and the band of a conventional ESD or EOS blocking filter can block ESD and EOS, but can attenuate high-speed transmission data with a similar frequency band. Therefore, there is a need to prepare electrostatic discharge protection measures that match the increase in data transmission speed.

KRKR 10-127276210-1272762 BB

본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 고속신호라인에 직렬 커패시터를 적용하여 전송 신호의 감쇄를 방지함과 아울러 ESD 및 EOS를 차단할 수 있는 고속신호용 보호소자 및 이를 이용한 전자장치를 제공하는데 그 목적이 있다.The present invention was developed in consideration of the above points, and provides a high-speed signal protection element that can prevent attenuation of transmission signals and block ESD and EOS by applying a series capacitor to a high-speed signal line, and an electronic device using the same. There is a purpose to doing so.

또한, 본 발명은 분기 저항을 사용하여 EOS를 바이패스시켜 내부 회로를 보호할 수 있는 고속신호용 보호소자 및 이를 이용한 전자장치를 제공하는데 다른 목적이 있다.Another object of the present invention is to provide a high-speed signal protection device that can protect an internal circuit by bypassing the EOS using a branch resistor and an electronic device using the same.

아울러 본 발명은 고속신호라인에서 ESD 및 EOS를 차단하는 보호소자를 복합소자로 제공하여, 부피의 증가를 방지하고, 적용이 용이하도록 하는 고속신호용 보호소자 및 이를 이용한 전자장치를 제공하는데 또 다른 목적이 있다.In addition, the present invention provides a protective device for high-speed signals that blocks ESD and EOS in a high-speed signal line as a composite device to prevent an increase in volume and facilitates application, and another object is to provide a protective device for high-speed signals and an electronic device using the same. There is.

상술한 과제를 해결하기 위한 본 발명은, 신호 전송라인과 접지를 연결하는 방호소자와, 상기 신호 전송라인과 직렬연결되어 ESD 및 EOS를 감쇄시키며, 신호 전송라인을 통해 전송되는 신호의 감쇄를 방지하는 하이패스 필터를 포함하는 고속신호용 보호소자를 제공한다.The present invention to solve the above-described problems includes a protective element connecting the signal transmission line and the ground, and a protective element connected in series with the signal transmission line to attenuate ESD and EOS and prevent attenuation of the signal transmitted through the signal transmission line. Provides a protection device for high-speed signals that includes a high-pass filter.

본 발명의 다른 측면에 따르면, 신호입력단자와 신호처리부의 사이의 신호 전송라인과 접지를 연결하는 방호소자와, 상기 신호 전송라인과 직렬연결되어 ESD 및 EOS를 감쇄시키며, 신호 전송라인을 통해 전송되는 신호의 감쇄를 방지하는 하이패스 필터를 포함하는 전자장치를 제공한다.According to another aspect of the present invention, a protective element connects the signal transmission line and ground between the signal input terminal and the signal processing unit, and is connected in series with the signal transmission line to attenuate ESD and EOS, and is transmitted through the signal transmission line. An electronic device including a high-pass filter that prevents attenuation of a signal is provided.

본 발명의 바람직한 실시예에 의하면, 상기 하이패스 필터는, 상기 신호 전송라인과 직렬 연결되는 커패시터와 저항을 포함하여, 커패시터와 저항 각각의 감쇄효과에 의해 신호의 감쇄 없이 ESD 및 EOS를 감쇄시킬 수 있다.According to a preferred embodiment of the present invention, the high-pass filter includes a capacitor and a resistor connected in series with the signal transmission line, and can attenuate ESD and EOS without attenuating the signal by the attenuation effect of each capacitor and resistor. there is.

또한, 상기 하이패스 필터는, 상기 커패시터와 상기 저항의 접점을 접지에 연결하는 인덕터를 더 포함하여 회로의 정합시 상기 커패시터의 정전용량 조정이 불필요하다.In addition, the high-pass filter further includes an inductor connecting the contact point of the capacitor and the resistor to ground, so that there is no need to adjust the capacitance of the capacitor when matching the circuit.

또한, 상기 하이패스 필터는, 상기 커패시터와 상기 저항의 접점을 접지에 연결하는 바이패스 저항을 더 포함하여, 과전류를 접지로 바이패스 시킬 수 있다.Additionally, the high-pass filter may further include a bypass resistor connecting the contact point of the capacitor and the resistor to ground, thereby bypassing the overcurrent to ground.

또한, 상기 하이패스 필터와 상기 방호소자는, 적층형 단일 칩이거나, 개별 소자가 결합된 블록타입 칩이거나, 반도체칩일 수 있으며, 회로의 부피 증가를 방지할 수 있다.Additionally, the high-pass filter and the protective element may be a single stacked chip, a block-type chip in which individual elements are combined, or a semiconductor chip, and can prevent an increase in the volume of the circuit.

또한, 상기 커패시터는 10 내지 1000nF의 정전용량으로 하여 고속신호의 감쇄가 없는 하이패스 필터를 제공할 수 있다.Additionally, the capacitor can provide a high-pass filter without attenuation of high-speed signals by having a capacitance of 10 to 1000 nF.

본 발명에 의하면, 신호입력단자와 내부 칩인 신호처리부 사이의 고속신호라인에 직렬 커패시터를 적용하여, 하이패스 필터를 구성함으로써, 고속 데이터 신호의 감쇄 없이 ESD와 EOS를 차단할 수 있다.According to the present invention, ESD and EOS can be blocked without attenuation of high-speed data signals by applying a series capacitor to the high-speed signal line between the signal input terminal and the signal processing unit, which is an internal chip, to form a high-pass filter.

또한, 본 발명은 상기 직렬 커패시터와 함께 분기 저항을 적용하여, EOS전류를 선택적으로 접지로 바이패스시킴으로써, 과전류에 의한 신호처리부의 손상을 방지할 수 있다.In addition, the present invention applies a branch resistance together with the series capacitor to selectively bypass the EOS current to ground, thereby preventing damage to the signal processing unit due to overcurrent.

또한, 본 발명은 상기 직렬 커패시터 또는 상기 분기 저항을 포함하는 보호소자를 복합소자로 제공하여, 단일한 상기 복합소자를 신호라인에 직렬연결함으로써, 보호소자의 적용에 의해 회로의 부피가 증가하는 것을 방지함과 아울러 기존의 회로 설계를 변경하지 않고도 용이하게 적용할 수 있다.In addition, the present invention provides a protective device including the series capacitor or the branch resistor as a composite device, and connects a single composite device to a signal line in series to prevent the volume of the circuit from increasing by applying the protective device. In addition to preventing damage, it can be easily applied without changing the existing circuit design.

도 1은 본 발명의 일 실시예에 따른 고속신호용 보호소자의 전기적 결합관계 도면,
도 2는 본 발명의 일 실시예에 따른 고속신호용 보호소자의 등가회로도,
도 3은 도 2의 고속신호용 보호소자의 단면도,
도 4는 본 발명에서 정전용량에 따른 ESD 특성 테스트 결과표,
도 5와 도 6은 각각 본 발명의 다른 실시예에 따른 고속신호용 보호소자의 등가회로도, 그리고
도 7은 본 발명에 적용될 수 있는 저항과 바이패스 저항의 저항값에 따른 클램프 전압의 테스트 결과표이다.1 is a diagram of the electrical coupling relationship of a high-speed signal protective element according to an embodiment of the present invention;
Figure 2 is an equivalent circuit diagram of a high-speed signal protector according to an embodiment of the present invention;
Figure 3 is a cross-sectional view of the high-speed signal protection device of Figure 2;
Figure 4 is a table of ESD characteristics test results according to capacitance in the present invention;
5 and 6 are equivalent circuit diagrams of a high-speed signal protector according to another embodiment of the present invention, respectively, and
Figure 7 is a table of test results of clamp voltage according to the resistance values of the resistor and bypass resistor applicable to the present invention.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 부가한다.Hereinafter, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention. The present invention may be implemented in many different forms and is not limited to the embodiments described herein. In order to clearly explain the present invention in the drawings, parts not related to the description are omitted, and identical or similar components are given the same reference numerals throughout the specification.

본 발명의 일 실시예에 따른 고속신호용 보호소자(100)는 도 1에 도시된 바와 같이, 신호입력단자(210)와 신호처리부(220)의 사이의 신호 전송라인(230)에 위치한다.As shown in FIG. 1, the high-speed signal protection device 100 according to an embodiment of the present invention is located on the signal transmission line 230 between the signal input terminal 210 and the signal processing unit 220.

상기 신호입력단자(210)는 전자장치(200)의 외부에 일부가 노출되어 외부 케이블이 연결될 수 있도록 하는 것으로, USB, HDMI, HML 또는 고속데이터의 전송이 가능한 기타의 전송규격에 만족하는 단자일 수 있다.The signal input terminal 210 is a terminal that is partially exposed to the outside of the electronic device 200 to allow an external cable to be connected, and is a terminal that satisfies USB, HDMI, HML, or other transmission standards capable of transmitting high-speed data. You can.

또한 상기 신호처리부(220)는 집적화된 칩의 형태일 수 있으며, 상기 전자장치(200)의 내부기판에 설치된다. Additionally, the signal processing unit 220 may be in the form of an integrated chip and is installed on the internal substrate of the electronic device 200.

상기 신호 전송라인(230)은 상기 신호입력단자(210)와 신호처리부(220)를 상호 연결하여 신호입력단자(210)를 통해 입력된 데이터가 신호처리부(220)에 입력되어 처리될 수 있도록 하는 것으로, 수신라인(Rx)과 송신라인(Tx)를 포함하는 개념으로 이해될 수 있다.The signal transmission line 230 interconnects the signal input terminal 210 and the signal processing unit 220 so that data input through the signal input terminal 210 can be input to the signal processing unit 220 and processed. This can be understood as a concept that includes a reception line (Rx) and a transmission line (Tx).

상기 신호 전송라인(230)은 내부기판에 패터닝된 도전체이거나 상기 신호입력단자(210)와 신호처리부(220)를 직접 연결하는 도선일 수 있다.The signal transmission line 230 may be a conductor patterned on the internal substrate or a conductive wire directly connecting the signal input terminal 210 and the signal processing unit 220.

위에서 고속신호라 함은 적어도 4GHz 이상의 주파수를 갖는 것으로 한다. Above, a high-speed signal is defined as having a frequency of at least 4 GHz.

본 발명의 일 실시예에 따른 고속신호용 보호소자(100)는, 상기 신호 전송라인(230)에 직렬로 연결된다. 이때 신호 전송라인(230)은 앞서 설명한 바와 같이 수신라인과 송신라인을 포함할 수 있는 것으로, 고속신호용 보호소자(100)는 동일 규격, 동일 소자(또는 복합소자)를 수신라인과 송신라인에 각각 배치한 것일 수 있다.The high-speed signal protection element 100 according to an embodiment of the present invention is connected in series to the signal transmission line 230. At this time, the signal transmission line 230 may include a reception line and a transmission line as described above, and the high-speed signal protection element 100 uses the same standard and the same element (or composite element) in the reception line and the transmission line, respectively. It may have been placed.

본 발명의 일실시예에 따른 고속신호용 보호소자(100)는 도 2에 도시한 바와 같이 일단이 신호 전송라인(230)에 연결되고 타단이 접지된 방호소자(110)와, 일단이 상기 방호소자(110)의 일단에 연결된 커패시터(120)와, 상기 커패시터(120)의 타단과 상기 신호처리부(220) 사이에 연결된 저항(130)을 포함하는 RC회로일 수 있다.As shown in FIG. 2, the protection element 100 for high-speed signals according to an embodiment of the present invention includes a protection element 110 with one end connected to the signal transmission line 230 and the other end connected to the ground, and one end connected to the protection element. It may be an RC circuit including a capacitor 120 connected to one end of 110 and a resistor 130 connected between the other end of the capacitor 120 and the signal processing unit 220.

상기 RC회로에서 커패시터(120)의 정전용량을 낮출수록 ESD 감쇄 성능을 확인할 수 있는 클램프 전압의 값도 낮아지게 되며, ESD 동작전압도 낮출 수 있다.As the capacitance of the capacitor 120 in the RC circuit is lowered, the value of the clamp voltage at which ESD attenuation performance can be confirmed becomes lower, and the ESD operating voltage can also be lowered.

그러나 커패시터(120)의 정전용량이 일정한 값 이하가 되면, 컷오프 주파수의 증가에 의해 고속 신호가 정상적으로 전송되지 않을 수 있다.However, if the capacitance of the capacitor 120 falls below a certain value, high-speed signals may not be transmitted normally due to an increase in the cutoff frequency.

상기 커패시터(120)와 상기 저항(130)은 각각 ESD 또는 EOS의 감쇄 효과를 가지는 것으로, 본 발명의 일 실시예에서는 커패시터(120)와 저항(130) 복합소자를 사용하여 감쇄 효과를 높일 수 있다.The capacitor 120 and the resistor 130 each have an attenuation effect of ESD or EOS, and in one embodiment of the present invention, the attenuation effect can be increased by using a composite element of the capacitor 120 and the resistor 130. .

신호의 손실 없이 ESD 및 EOS를 효과적으로 방호하기 위해서는 본 발명이 하이패스 필터로 구현되어야 하며, 상기 커패시터(120)의 정전용량은 10 내지 1000nF의 범위이고 저항(130)은 2 내지 5Ω의 범위가 되도록 하는 것이 바람직하다.In order to effectively protect against ESD and EOS without signal loss, the present invention must be implemented as a high-pass filter, and the capacitance of the capacitor 120 is in the range of 10 to 1000 nF and the resistance 130 is in the range of 2 to 5Ω. It is desirable to do so.

도 3을 참조하면, 도 2를 참조하여 설명한 본 발명의 일 실시예에 따른 고속신호용 보호소자(100)는 적층형 칩 구조로 구현될 수 있다.Referring to FIG. 3, the high-speed signal protection element 100 according to an embodiment of the present invention described with reference to FIG. 2 may be implemented with a stacked chip structure.

구체적으로, 접지전극(142)이 형성된 제1시트층(141)과, 내부전극(144)이 형성되며 상기 제1시트층(141) 상에 적층된 제2시트층(143)과, 저항체(146)가 형성되며 상기 제2시트층(143) 상에 적층된 제3시트층(145)과, 상기 제3시트층(145)의 상부에 적층된 제4시트층(147)을 포함한다.Specifically, a first sheet layer 141 on which a ground electrode 142 is formed, a second sheet layer 143 on which an internal electrode 144 is formed and laminated on the first sheet layer 141, and a resistor ( 146) is formed and includes a third sheet layer 145 laminated on the second sheet layer 143 and a fourth sheet layer 147 laminated on top of the third sheet layer 145.

상기 제1 내지 제4시트층(141,143,145,147)의 측면에는 내부전극(144)에 전기적으로 연결되는 제1외부전극(148)과, 저항체(146)에 전기적으로 연결되는 제2외부전극(149)가 형성되어 있으며, 도면에는 생략되었으나 접지전극(142)에 연결되는 외부전극이 더 포함된다. 접지전극(142)에 연결되는 외부전극은 도면상 상기 제1 내지 제4시트층(141,143,145,147)의 적층구조의 전면 또는 배면에 위치하거나, 전면과 배면에 모두 위치할 수 있다.On the sides of the first to fourth sheet layers 141, 143, 145, and 147, there is a first external electrode 148 electrically connected to the internal electrode 144 and a second external electrode 149 electrically connected to the resistor 146. Although omitted in the drawing, an external electrode connected to the ground electrode 142 is further included. The external electrode connected to the ground electrode 142 may be located on the front or back of the stacked structure of the first to fourth sheet layers 141, 143, 145, and 147 in the drawing, or may be located on both the front and back.

상기 저항체(146)는 평면상에서 다수의 절곡부를 가지는 나선형의 구조일 수 있으며, 상기 저항(130)을 이룬다. 저항체(146)의 일단과 전기적으로 연결되는 제2외부전극(149)은 신호처리부(220)에 전기적으로 연결된다.The resistor 146 may have a spiral structure with multiple bends in a plane, and forms the resistor 130. The second external electrode 149, which is electrically connected to one end of the resistor 146, is electrically connected to the signal processing unit 220.

상기 내부전극(144)은 상기 커패시터(120)와 방호소자(110)의 접점을 이루며, 내부전극(144)이 전기적으로 연결되는 제1외부전극(148)은 신호입력단자(210)에 전기적으로 연결된다.The internal electrode 144 forms a contact point between the capacitor 120 and the protection element 110, and the first external electrode 148 to which the internal electrode 144 is electrically connected is electrically connected to the signal input terminal 210. connected.

상기 커패시터(120)는 제3시트층(145)을 사이에 두고 위치하는 저항체(156)와 내부전극(144)의 중첩 영역으로 정의된다. 상기 제3시트층(145)은 소정의 유전율을 가지는 유전체일 수 있다.The capacitor 120 is defined as an overlapping area between the resistor 156 and the internal electrode 144 positioned with the third sheet layer 145 interposed therebetween. The third sheet layer 145 may be a dielectric having a predetermined dielectric constant.

상기 접지전극(142)과 내부전극(144)의 사이에는 방호소자(110)가 위치하며, 이때 방호소자(110)는 공극이거나, 공극의 일부 또는 전부에 채워진 방전물질일 수 있으며, 제2시트층(143)의 재질을 방전물질로 구성하여 형성할 수 있다.A protective element 110 is located between the ground electrode 142 and the internal electrode 144. At this time, the protective element 110 may be an air gap or a discharge material filled in part or all of the air gap, and the second sheet The material of the layer 143 may be formed of a discharge material.

일례로, 상기 방호소자(110)는 서프레서, 바리스터 등 ESD 또는 EOS의 방호에 적당한 것으로 알려진 전기 소자를 사용할 수 있으며, 이러한 방호소자를 구현하는 알려진 다양한 방법의 적용할 수 있다. For example, the protection element 110 may use electrical elements known to be suitable for protecting against ESD or EOS, such as a suppressor or varistor, and various known methods of implementing such protection elements may be applied.

도 3에 도시한 구조는 필요에 따라 본 발명의 기술분야에서 통상의 기술자가 본 발명의 실시예들을 참조하여 용이하게 변경실시할 수 있다.The structure shown in FIG. 3 can be easily modified by a person skilled in the art as needed by referring to the embodiments of the present invention.

또한 본 발명에서는 적층형 구조의 복합소자를 도시하고 설명하였으나, 본 발명의 기술적 사상은 방호소자(110), 커패시터(120), 저항(130)을 각각 개별소자로 구현하고, 블록 타입으로 조합한 구조로 구현될 수 있으며, 또한 반도체 제조 기술을 이용하여 구현될 수 있다.In addition, in the present invention, a composite device with a stacked structure is shown and explained, but the technical idea of the present invention is a structure in which the protection element 110, the capacitor 120, and the resistor 130 are each implemented as individual elements and combined in a block type. It can be implemented as, and can also be implemented using semiconductor manufacturing technology.

상기 저항(130)의 저항값을 2Ω으로 고정하고, 10nF의 정전용량을 가지는 커패시터(120)와 100nF의 정전용량을 가지는 커패시터(120)를 각각 포함하는 두 시료에 대한 ESD 보호 테스트 결과를 도 4에 도시하였다.The resistance value of the resistor 130 is fixed to 2Ω, and the ESD protection test results for two samples each including a capacitor 120 with a capacitance of 10 nF and a capacitor 120 with a capacitance of 100 nF are shown in FIG. 4. It is shown in .

테스트는 ESD 2kV부터 0.5kV씩 증가시키면서 이루어졌으며, 각 시료에 대하여 ESD 동작전압과 ESD 감쇄 성능을 나타내는 클램프 전압(Vp)을 측정하고, 이를 방호소자(110)로서 서프레서가 단독으로 사용되는 시료와 비교하였다.The test was conducted starting from ESD 2kV and increasing by 0.5kV, and for each sample, the ESD operating voltage and clamp voltage (Vp), which indicates ESD attenuation performance, were measured, and this was measured for the sample in which the suppressor is used alone as the protection element 110. compared to

서프레서만 사용한 시료의 ESD 동작전압은 3.5kV이며, 클램프 전압(Vp)은 86V로 측정되었다.The ESD operating voltage of the sample using only the suppressor was 3.5kV, and the clamp voltage (Vp) was measured at 86V.

본 발명과 같이 방호소자(110)인 서프레서와 함께 신호입력단자(210)와 신호처리부(220) 사이에 직렬연결되는 커패시터(120)와 저항(130)을 사용하는 경우에는 ESD 동작전압이 2~2.5kV이며, 클램프 전압(Vp)이 61~70V로 현저하게 낮아지는 것을 확인할 수 있다.In the case of using the capacitor 120 and resistor 130 connected in series between the signal input terminal 210 and the signal processing unit 220 along with the suppressor, which is the protection element 110, as in the present invention, the ESD operating voltage is 2. It is ~2.5kV, and it can be seen that the clamp voltage (Vp) is significantly lowered to 61~70V.

본 발명의 다른 실시예의 등가회로도를 도시한 도 5를 참조하면, 앞서 설명한 도 2의 등가회로도에서 인덕터(150)를 더 포함하여 구성될 수 있다.Referring to Figure 5, which shows an equivalent circuit diagram of another embodiment of the present invention, the equivalent circuit diagram of Figure 2 described above may be configured to further include an inductor 150.

상기 인덕터(150)의 일단은 커패시터(120)와 저항(130)의 접점과 접지 사이에 위치하며, RLC 필터를 구성하여 고속신호의 감쇄 없이 ESD 및 EOS를 차단 또는 바이패스시키는 역할을 한다.One end of the inductor 150 is located between the contact point of the capacitor 120 and the resistor 130 and ground, and forms an RLC filter to block or bypass ESD and EOS without attenuating high-speed signals.

도 5의 RLC 필터는 하이패스 필터이며, 4GHz 이상의 고주파 신호를 감쇄 없이 전송할 수 있다. 이때 인덕터(150)의 역할은 차동 임피던스를 제공하는 것이다. 차동 임피던스의 제공에 의하여 고속신호용 보호소자(100)를 전자장치(200)에 적용할 때, 회로 정합을 위하여 커패시터(120)의 정전용량을 보완할 필요가 없다.The RLC filter in Figure 5 is a high-pass filter and can transmit high-frequency signals of 4 GHz or higher without attenuation. At this time, the role of the inductor 150 is to provide differential impedance. When applying the high-speed signal protection element 100 to the electronic device 200 by providing differential impedance, there is no need to supplement the capacitance of the capacitor 120 for circuit matching.

테스트 결과로서 USB 3.0 방식을 사용하는 전자장치(200)에 고속신호용 보호소자(100)를 적용할 때 40~48μH의 인덕터(150)를 사용하는 것이 바람직하다. As a result of the test, when applying the high-speed signal protection element 100 to the electronic device 200 using the USB 3.0 method, it is desirable to use the inductor 150 of 40 to 48 μH.

또한, 고속신호용 보호소자(100)는 본 발명의 다른 실시예의 등가회로를 도시한 도 6을 참조하면, 앞서 설명한 도 2의 등가회로도에 바이패스 저항(160)을 더 추가하여 구성할 수 있다.In addition, referring to FIG. 6, which shows an equivalent circuit of another embodiment of the present invention, the high-speed signal protection device 100 can be configured by adding a bypass resistor 160 to the equivalent circuit diagram of FIG. 2 described above.

상기 바이패스 저항(160)은 커패시터(120)와 저항(130)의 접점과 접지를 연결하는 것으로, 과전류를 접지로 바이패스 시키는 역할을 한다.The bypass resistor 160 connects the contact point of the capacitor 120 and the resistor 130 to ground, and serves to bypass overcurrent to ground.

상기 바이패스 저항(160)의 저항값을 10, 50, 100, 1000Ω으로 하고, 저항(130)의 저항값을 5, 10, 20, 30Ω으로 가변하면서 ESD 테스트를 수행한 결과를 도 7에 도시하였다.The results of the ESD test are shown in FIG. 7 while changing the resistance value of the bypass resistor 160 to 10, 50, 100, and 1000Ω and the resistance value of the resistor 130 to 5, 10, 20, and 30Ω. did.

도 7을 참조하면 바이패스 저항(160)의 값이 증가할수록 클램핑 전압은 증가한다. 예를 들어 저항(130)의 저항값을 10Ω으로 고정한 상태에서, 바이패스 저항(160)의 값을 10, 50, 100, 1000Ω으로 단계적으로 증가시키는 경우 클램핑 전압은 6.63V, 22.59V, 30.81V, 46.0V로 증가하게 된다. Referring to FIG. 7, as the value of the bypass resistor 160 increases, the clamping voltage increases. For example, when the resistance value of the resistor 130 is fixed at 10Ω and the value of the bypass resistor 160 is gradually increased to 10, 50, 100, and 1000Ω, the clamping voltages are 6.63V, 22.59V, and 30.81V. , increases to 46.0V.

반대로 저항(130)의 저항값이 증가할수록 클램핑 전압은 낮아지게 된다. 예를 들어 바이패스 저항(160)의 저항값을 10Ω으로 고정한 상태에서 저항(130)의 저항값을 5, 10, 20, 30Ω으로 증가시키는 경우, 클램핑 전압은 7.42V, 6.63V, 6.0V, 4.02V로 낮아지는 것을 확인할 수 있다.Conversely, as the resistance value of the resistor 130 increases, the clamping voltage becomes lower. For example, when the resistance value of the bypass resistor 160 is fixed at 10Ω and the resistance value of the resistor 130 is increased to 5, 10, 20, and 30Ω, the clamping voltage is 7.42V, 6.63V, 6.0V, You can see that it drops to 4.02V.

상기 바이패스 저항(160)을 부가하였을 때에는 고속신호의 감쇄와 클램핑 전압을 고려하여 상기 저항(130)의 값을 변경할 필요가 있으며, 바이패스 저항(160)의 저항값은 바람직하게 900Ω 내지 1kΩ을 사용할 수 있다.When adding the bypass resistor 160, it is necessary to change the value of the resistor 130 in consideration of the attenuation of the high-speed signal and the clamping voltage. The resistance value of the bypass resistor 160 is preferably 900Ω to 1kΩ. You can use it.

이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.Although one embodiment of the present invention has been described above, the spirit of the present invention is not limited to the embodiment presented in the present specification, and those skilled in the art who understand the spirit of the present invention can add components within the scope of the same spirit. , other embodiments can be easily proposed by changes, deletions, additions, etc., but this will also be said to be within the scope of the present invention.

100:고속신호용 보호소자 110:방호소자
120:커패시터 120:커패시터
130:저항 141:제1시트층
142:접지전극 143:제2시트층
144:내부전극 145:제3시트층
146:저항체 147:제4시트층
148:제1외부전극 149:제2외부전극
150:인덕터 160:바이패스 저항
200:전자장치 210:신호입력단자
220:신호처리부 230:신호라인100: Protection element for high-speed signal 110: Protection element
120: Capacitor 120: Capacitor
130: Resistance 141: First sheet layer
142: Ground electrode 143: Second sheet layer
144: Internal electrode 145: Third sheet layer
146: Resistor 147: Fourth sheet layer
148: First external electrode 149: Second external electrode
150: inductor 160: bypass resistance
200: Electronic device 210: Signal input terminal
220: Signal processing unit 230: Signal line

Claims (12)

외부 케이블이 연결되도록 전자장치의 외부에 일부가 노출되는 신호입력단자와, 상기 전자장치의 내부기판에 설치되어 상기 신호입력단자를 통해 입력된 데이터를 처리하는 신호처리부와, 상기 신호입력단자와 상기 신호처리부의 사이에 구비되어 4GHz 이상 주파수의 고속신호를 전송하는 신호 전송라인을 각각 포함하는 상기 전자장치에서, 상기 신호 전송라인의 수신라인과 송신라인에 각각 직렬로 연결되되 적층형 칩 구조로 구현된 고속신호용 보호소자로서,
일단이 상기 신호 전송라인에 연결되고 타단이 접지에 연결되는 방호소자; 및
상기 신호 전송라인과 직렬연결되어 ESD 및 EOS를 감쇄시키며, 상기 고속신호의 감쇄를 방지하는 하이패스 필터;를 포함하며,
상기 하이패스 필터는 일단이 상기 방호소자의 일단에 연결된 커패시터와, 상기 커패시터의 타단과 상기 신호처리부 사이에 연결된 저항을 각각 포함하고,
ESD 및 EOS를 감쇄시키면서 상기 고속신호의 감쇄를 방지하도록 상기 커패시터의 정전용량은 10 내지 1000nF이고 상기 저항은 2 내지 5Ω이며,
상기 적층형 칩 구조는,
상기 접지에 전기적으로 연결되기 위한 접지전극이 구비된 제1시트층;
내부전극이 상기 접지전극과 적층 방향에 대해 이격되게 구비되어 상기 제1시트층 상에 적층된 제2시트층;
상기 저항을 구현하는 저항체가 상기 접지전극과 적층 방향에 대해 이격되게 구비되어 상기 제2시트층 상에 적층되며, 소정의 유전율을 가지는 유전체로 구현된 제3시트층;
상기 제3시트층의 상부에 적층된 제4시트층;
상기 제1 내지 제4시트층의 일 측면에 구비되어 상기 내부전극에 전기적으로 연결되는 제1외부전극;
상기 제1 내지 제4시트층의 타 측면에 구비되어 상기 저항체에 전기적으로 연결되는 제2외부전극; 및
상기 접지전극에 전기적으로 연결되되 상기 제1 내지 제4시트층의 적층구조의 전면 또는 배면에 위치하는 외부전극;을 포함하며,
상기 제2외부전극은 상기 신호처리부에 전기적으로 연결되고, 상기 내부전극은 상기 커패시터와 상기 방호소자의 접점을 이루며, 상기 제1외부전극은 상기 신호입력단자에 전기적으로 연결되며,
상기 제3시트층을 사이에 두고 위치하는 상기 저항체와 상기 내부전극의 중첩 영역이 형성되고, 상기 중첩 영역에 의해 상기 커패시터가 구현되는 고속신호용 보호소자.A signal input terminal that is partially exposed to the outside of the electronic device so that an external cable can be connected, a signal processing unit installed on an internal board of the electronic device to process data input through the signal input terminal, the signal input terminal and the In the electronic device, which includes signal transmission lines provided between signal processing units and transmitting high-speed signals with a frequency of 4 GHz or higher, each of the signal transmission lines is connected in series to the reception line and the transmission line, but is implemented in a stacked chip structure. As a protection device for high-speed signals,
a protection element whose one end is connected to the signal transmission line and the other end is connected to ground; and
It includes a high-pass filter connected in series with the signal transmission line to attenuate ESD and EOS and prevent attenuation of the high-speed signal,
The high-pass filter includes a capacitor, one end of which is connected to one end of the protection element, and a resistor connected between the other end of the capacitor and the signal processing unit,
The capacitance of the capacitor is 10 to 1000 nF and the resistance is 2 to 5 Ω to prevent attenuation of the high-speed signal while attenuating ESD and EOS,
The stacked chip structure is,
a first sheet layer provided with a ground electrode for electrical connection to the ground;
a second sheet layer laminated on the first sheet layer with internal electrodes spaced apart from the ground electrode in the stacking direction;
A resistor implementing the resistance is provided to be spaced apart from the ground electrode in the stacking direction and is stacked on the second sheet layer, and a third sheet layer made of a dielectric having a predetermined dielectric constant;
a fourth sheet layer laminated on top of the third sheet layer;
a first external electrode provided on one side of the first to fourth sheet layers and electrically connected to the internal electrode;
a second external electrode provided on the other side of the first to fourth sheet layers and electrically connected to the resistor; and
It includes an external electrode electrically connected to the ground electrode and located on the front or back of the laminated structure of the first to fourth sheet layers,
The second external electrode is electrically connected to the signal processing unit, the internal electrode forms a contact point between the capacitor and the protective element, and the first external electrode is electrically connected to the signal input terminal,
A protective element for high-speed signals in which an overlapping area is formed between the resistor and the internal electrode positioned with the third sheet layer in between, and the capacitor is implemented by the overlapping area. 제1항에 있어서,
상기 접지전극과 상기 내부전극의 사이에 구비된 공극에 의해 상기 방호소자가 구현되는 고속신호용 보호소자.According to paragraph 1,
A protective device for high-speed signals in which the protective device is implemented by an air gap provided between the ground electrode and the internal electrode. 제1항에 있어서,
상기 하이패스 필터는,
상기 커패시터와 상기 저항의 접점을 접지에 연결하는 인덕터를 더 포함하는 고속신호용 보호소자.According to paragraph 1,
The high-pass filter is,
A high-speed signal protection device further comprising an inductor connecting the contact point of the capacitor and the resistor to ground. 제1항에 있어서,
상기 하이패스 필터는,
상기 커패시터와 상기 저항의 접점을 접지에 연결하는 바이패스 저항을 더 포함하는 고속신호용 보호소자.According to paragraph 1,
The high-pass filter is,
A high-speed signal protection device further comprising a bypass resistor connecting the contact point of the capacitor and the resistor to ground. 제1항에 있어서,
상기 접지전극과 상기 내부전극의 사이에 구비된 공극의 적어도 일부에 채워진 방전물질에 의해 상기 방호소자가 구현되는 고속신호용 보호소자.According to paragraph 1,
A protective device for high-speed signals in which the protective device is implemented by a discharge material filled in at least a portion of a gap provided between the ground electrode and the internal electrode. 제1항에 있어서,
상기 제2시트층의 재질이 방전물질로 구성됨에 따라 상기 방호소자가 구현되는 고속신호용 보호소자.According to paragraph 1,
A protective device for high-speed signals in which the protective device is implemented as the material of the second sheet layer is made of a discharge material. 외부 케이블이 연결되도록 전자장치의 외부에 일부가 노출되는 신호입력단자;
상기 전자장치의 내부기판에 설치되어 상기 신호입력단자를 통해 입력된 데이터를 처리하는 신호처리부;
상기 신호입력단자와 상기 신호처리부의 사이에 구비되어 4GHz 이상 주파수의 고속신호를 전송하는 신호 전송라인; 및
상기 신호 전송라인의 수신라인과 송신라인에 각각 직렬로 연결되되 적층형 칩 구조로 구현된 고속신호용 보호소자;를 포함하며,
상기 고속신호용 보호소자는,
일단이 상기 신호 전송라인에 연결되고 타단이 접지에 연결되는 방호소자; 및
상기 신호 전송라인과 직렬연결되어 ESD 및 EOS를 감쇄시키며, 상기 고속신호의 감쇄를 방지하는 하이패스 필터를 포함하며,
상기 하이패스 필터는 일단이 상기 방호소자의 일단에 연결된 커패시터와, 상기 커패시터의 타단과 상기 신호처리부 사이에 연결된 저항을 각각 포함하고,
ESD 및 EOS를 감쇄시키면서 상기 고속신호의 감쇄를 방지하도록 상기 커패시터의 정전용량은 10 내지 1000nF이고 상기 저항은 2 내지 5Ω이며,
상기 적층형 칩 구조는,
상기 접지에 전기적으로 연결되기 위한 접지전극이 구비된 제1시트층;
내부전극이 상기 접지전극과 적층 방향에 대해 이격되게 구비되어 상기 제1시트층 상에 적층된 제2시트층;
상기 저항을 구현하는 저항체가 상기 접지전극과 적층 방향에 대해 이격되게 구비되어 상기 제2시트층 상에 적층되며, 소정의 유전율을 가지는 유전체로 구현된 제3시트층;
상기 제3시트층의 상부에 적층된 제4시트층;
상기 제1 내지 제4시트층의 일 측면에 구비되어 상기 내부전극에 전기적으로 연결되는 제1외부전극;
상기 제1 내지 제4시트층의 타 측면에 구비되어 상기 저항체에 전기적으로 연결되는 제2외부전극; 및
상기 접지전극에 전기적으로 연결되되 상기 제1 내지 제4시트층의 적층구조의 전면 또는 배면에 위치하는 외부전극;을 포함하며,
상기 제2외부전극은 상기 신호처리부에 전기적으로 연결되고, 상기 내부전극은 상기 커패시터와 상기 방호소자의 접점을 이루며, 상기 제1외부전극은 상기 신호입력단자에 전기적으로 연결되며,
상기 제3시트층을 사이에 두고 위치하는 상기 저항체와 상기 내부전극의 중첩 영역이 형성되고, 상기 중첩 영역에 의해 상기 커패시터가 구현되는 전자장치.A signal input terminal partially exposed to the outside of the electronic device so that an external cable can be connected;
a signal processing unit installed on an internal board of the electronic device to process data input through the signal input terminal;
A signal transmission line provided between the signal input terminal and the signal processing unit to transmit a high-speed signal with a frequency of 4 GHz or higher; and
It includes a high-speed signal protection element connected in series to the reception line and the transmission line of the signal transmission line, respectively, and implemented in a stacked chip structure,
The high-speed signal protection device,
a protection element whose one end is connected to the signal transmission line and the other end is connected to ground; and
It is connected in series with the signal transmission line to attenuate ESD and EOS, and includes a high-pass filter to prevent attenuation of the high-speed signal,
The high-pass filter includes a capacitor, one end of which is connected to one end of the protection element, and a resistor connected between the other end of the capacitor and the signal processing unit,
The capacitance of the capacitor is 10 to 1000 nF and the resistance is 2 to 5 Ω to prevent attenuation of the high-speed signal while attenuating ESD and EOS,
The stacked chip structure is,
a first sheet layer provided with a ground electrode for electrical connection to the ground;
a second sheet layer laminated on the first sheet layer with internal electrodes spaced apart from the ground electrode in the stacking direction;
A resistor implementing the resistance is provided to be spaced apart from the ground electrode in the stacking direction and is stacked on the second sheet layer, and a third sheet layer made of a dielectric having a predetermined dielectric constant;
a fourth sheet layer laminated on top of the third sheet layer;
a first external electrode provided on one side of the first to fourth sheet layers and electrically connected to the internal electrode;
a second external electrode provided on the other side of the first to fourth sheet layers and electrically connected to the resistor; and
It includes an external electrode electrically connected to the ground electrode and located on the front or back of the laminated structure of the first to fourth sheet layers,
The second external electrode is electrically connected to the signal processing unit, the internal electrode forms a contact point between the capacitor and the protective element, and the first external electrode is electrically connected to the signal input terminal,
An electronic device in which an overlapping area is formed between the resistor and the internal electrode positioned with the third sheet layer in between, and the capacitor is implemented by the overlapping area. 제7항에 있어서,
상기 접지전극과 상기 내부전극의 사이에 구비된 공극, 상기 공극의 적어도 일부에 채워진 방전물질, 또는 상기 제2시트층의 재질을 구성하는 방전물질에 의해 상기 방호소자가 구현되는 전자장치.In clause 7,
An electronic device in which the protection element is implemented by an air gap provided between the ground electrode and the internal electrode, a discharge material filled in at least a portion of the air gap, or a discharge material constituting a material of the second sheet layer. 제7항에 있어서,
상기 하이패스 필터는,
상기 커패시터와 상기 저항의 접점을 접지에 연결하는 인덕터를 더 포함하는 전자장치.In clause 7,
The high-pass filter is,
An electronic device further comprising an inductor connecting a contact point of the capacitor and the resistor to ground. 제7항에 있어서,
상기 하이패스 필터는,
상기 커패시터와 상기 저항의 접점을 접지에 연결하는 바이패스 저항을 더 포함하는 전자장치.In clause 7,
The high-pass filter is,
An electronic device further comprising a bypass resistor connecting a contact point of the capacitor and the resistor to ground. 삭제delete 삭제delete
KR1020160076673A 2016-06-20 2016-06-20 Protection device for high speed signal and electronic apparatus with the same KR102639726B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160076673A KR102639726B1 (en) 2016-06-20 2016-06-20 Protection device for high speed signal and electronic apparatus with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160076673A KR102639726B1 (en) 2016-06-20 2016-06-20 Protection device for high speed signal and electronic apparatus with the same

Publications (2)

Publication Number Publication Date
KR20170142719A KR20170142719A (en) 2017-12-28
KR102639726B1 true KR102639726B1 (en) 2024-02-27

Family

ID=60940306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160076673A KR102639726B1 (en) 2016-06-20 2016-06-20 Protection device for high speed signal and electronic apparatus with the same

Country Status (1)

Country Link
KR (1) KR102639726B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110317318A1 (en) * 2010-02-26 2011-12-29 Robert Fleming Circuit elements comprising ferroic materials

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101272762B1 (en) 2013-02-20 2013-06-11 주식회사 아나패스 An electronic apparatus equipped with esd and eos protection circuit unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110317318A1 (en) * 2010-02-26 2011-12-29 Robert Fleming Circuit elements comprising ferroic materials

Also Published As

Publication number Publication date
KR20170142719A (en) 2017-12-28

Similar Documents

Publication Publication Date Title
US4021759A (en) EMP line filter using MOV devices
US5909350A (en) Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US6097581A (en) Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
CN1945916B (en) Device to protect against a surge voltage and an electronic apparatus including the same
US5966283A (en) Surge suppression for radio frequency transmission lines
US7535105B2 (en) Inter-chip ESD protection structure for high speed and high frequency devices
US20050036262A1 (en) DC Voltage surge suppressor with distributed capacitance EMI filtering and impedance matching
US3824431A (en) High voltage suppressor for transmission lines
US8400249B2 (en) Common mode choke coil and high-frequency component
KR20150135909A (en) Composite electronic component, manufacturing method thereof, board for mounting the same and packing unit thereof
US7821759B2 (en) Surge absorption circuit
JP2006115460A (en) Combined varistor and lc filter device
US5896265A (en) Surge suppressor for radio frequency transmission lines
US10504655B2 (en) Composite electronic component and board having the same
US7606018B2 (en) Surge absorbing circuit
JPWO2006085492A1 (en) Chip parts with electrostatic protection
US4021760A (en) EMP circuit board filter using MOV devices
US10727892B2 (en) Interface circuit
WO2013018134A1 (en) Sensor device
KR102639726B1 (en) Protection device for high speed signal and electronic apparatus with the same
JP4449838B2 (en) Surge absorption circuit
KR102063669B1 (en) Protection device for high speed signal and electronic apparatus with the same
TWI385888B (en) Radio frequency signal transmission system and its electrostatic discharge protection device
JP4483552B2 (en) Surge absorption circuit
CN113013144A (en) Novel digital isolator chip

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant