KR102636020B1 - Pam-4 transmitter with zq calibration - Google Patents

Pam-4 transmitter with zq calibration Download PDF

Info

Publication number
KR102636020B1
KR102636020B1 KR1020220087341A KR20220087341A KR102636020B1 KR 102636020 B1 KR102636020 B1 KR 102636020B1 KR 1020220087341 A KR1020220087341 A KR 1020220087341A KR 20220087341 A KR20220087341 A KR 20220087341A KR 102636020 B1 KR102636020 B1 KR 102636020B1
Authority
KR
South Korea
Prior art keywords
impedance
chip
pam
pull
driver
Prior art date
Application number
KR1020220087341A
Other languages
Korean (ko)
Other versions
KR20240010158A (en
Inventor
김철우
김성철
심진철
최종혁
소준섭
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020220087341A priority Critical patent/KR102636020B1/en
Publication of KR20240010158A publication Critical patent/KR20240010158A/en
Application granted granted Critical
Publication of KR102636020B1 publication Critical patent/KR102636020B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/12—Compensating for variations in line impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Abstract

본 발명에 따르면, 복수의 트랜지스터를 포함하고, 상기 복수의 트랜지스터 중 적어도 하나를 구동하여 4-레벨을 갖는 PAM-4 신호를 생성하도록 구성되는 드라이버; 상기 드라이버의 출력단과 온-칩 구조를 갖도록 연결되는 적어도 하나의 온-칩 임피던스; 상기 드라이버의 출력단과 오프-칩 구조를 갖도록 연결되는 오프-칩 임피던스; 및 상기 드라이버의 출력단과 상기 적어도 하나의 온-칩 임피던스 사이에 연결되고, 상기 4-레벨에 따라 온 또는 오프되는 적어도 하나의 스위치를 포함하고, 상기 적어도 하나의 온-칩 임피던스가 상기 4-레벨 각각에 대하여 온 또는 오프되는 것에 기초하여 상기 드라이버의 출력단의 출력 임피던스가 교정되는 PAM-4 송신기이다.According to the present invention, a driver including a plurality of transistors and configured to drive at least one of the plurality of transistors to generate a PAM-4 signal having 4 levels; at least one on-chip impedance connected to the output terminal of the driver to have an on-chip structure; an off-chip impedance connected to the output terminal of the driver to have an off-chip structure; and at least one switch connected between the output terminal of the driver and the at least one on-chip impedance and turned on or off according to the 4-level, wherein the at least one on-chip impedance is connected to the 4-level. It is a PAM-4 transmitter in which the output impedance of the output stage of the driver is calibrated based on what is turned on or off for each.

Description

ZQ 교정이 가능한 PAM-4 송신기{PAM-4 TRANSMITTER WITH ZQ CALIBRATION}PAM-4 transmitter with ZQ calibration {PAM-4 TRANSMITTER WITH ZQ CALIBRATION}

본 발명은 ZQ 교정이 가능한 PAM-4 송신기에 관한 것이다.The present invention relates to a PAM-4 transmitter capable of ZQ calibration.

데이터 전송량의 증가에 따라, 0과 1의 2개의 레벨을 이용하는 NRZ(Non-Return-to-Zero) 변조 방식을 벗어나 00, 01, 10, 11의 4개의 레벨을 이용하는 PAM-4(Pulse Amplitude Modulation-4) 변조 방식이 각광받고 있다. As the amount of data transmission increases, the NRZ (Non-Return-to-Zero) modulation method that uses two levels of 0 and 1 is moved away from the PAM-4 (Pulse Amplitude Modulation) method that uses four levels of 00, 01, 10, and 11. -4) Modulation methods are gaining attention.

PAM-4 변조 방식을 이용하면 하나의 UI(Unit Interval)에 2-비트의 신호를 송수신할 수 있어 동일 주파수에서 NRZ 변조 방식 대비 2배의 데이터를 송수신할 수 있다는 이점이 있다. 그러나, 이와 동시에 전압 마진이 1/3 만큼 작아지게 되며, 여러 노이즈, 채널 간 간섭, 신호 반사(Reflection) 등에 대해 신호의 무결성을 보장하기 어려워진다는 문제가 있다.Using the PAM-4 modulation method has the advantage of being able to transmit and receive 2-bit signals in one UI (Unit Interval), allowing twice as much data to be transmitted and received compared to the NRZ modulation method at the same frequency. However, at the same time, the voltage margin becomes as small as 1/3, and there is a problem in that it becomes difficult to guarantee signal integrity against various noises, interference between channels, signal reflection, etc.

이와 같은 고속의 데이터 송수신에서 발생하는 신호의 반사를 최소화하기 위해서는 드라이버의 출력 임피던스 값인 ZQ를 정확한 값(50Ω)으로 만드는 것이 중요하다. 기존의 NRZ 송신기에서는 정밀한 오프-칩(off-chip) 수동 저항을 이용하여 송신기 드라이버의 출력 임피던스 교정을 수행하였으며, PAM-4 변조 방식의 송신기 드라이버에서는 여러 전압 레벨에 대해서 ZQ 교정을 수행하였다.In order to minimize signal reflection that occurs during such high-speed data transmission and reception, it is important to set ZQ, the output impedance value of the driver, to an accurate value (50Ω). In the existing NRZ transmitter, output impedance calibration of the transmitter driver was performed using a precise off-chip passive resistor, and in the PAM-4 modulation type transmitter driver, ZQ calibration was performed for various voltage levels.

대한민국 등록특허 제10-2203390호Republic of Korea Patent No. 10-2203390 대한민국 공개특허 제10-2021-0063435호Republic of Korea Patent Publication No. 10-2021-0063435

본 발명은 상술한 과제를 해결하기 위한 것으로서, 본 발명의 목적은　PAM-4 신호의 각 레벨에 대하여 ZQ 교정이 가능한 PAM-4 송신기를 제공하는 데 있다.The present invention is intended to solve the above-mentioned problem, and the purpose of the present invention is to provide a PAM-4 transmitter capable of ZQ correction for each level of the PAM-4 signal.

본 발명의 일 실시예로, 복수의 트랜지스터를 포함하고, 상기 복수의 트랜지스터 중 적어도 하나를 구동하여 4-레벨을 갖는 PAM-4 신호를 생성하도록 구성되는 드라이버; 상기 드라이버의 출력단과 온-칩 구조를 갖도록 연결되는 적어도 하나의 온-칩 임피던스; 상기 드라이버의 출력단과 오프-칩 구조를 갖도록 연결되는 오프-칩 임피던스; 및 상기 드라이버의 출력단과 상기 적어도 하나의 온-칩 임피던스 사이에 연결되고, 상기 4-레벨에 따라 온 또는 오프되는 적어도 하나의 스위치를 포함하고, 상기 적어도 하나의 온-칩 임피던스가 상기 4-레벨 각각에 대하여 온 또는 오프되는 것에 기초하여 상기 드라이버의 출력단의 출력 임피던스가 교정되는 PAM-4 송신기이다.In one embodiment of the present invention, a driver includes a plurality of transistors and is configured to drive at least one of the plurality of transistors to generate a PAM-4 signal having 4 levels; at least one on-chip impedance connected to the output terminal of the driver to have an on-chip structure; an off-chip impedance connected to the output terminal of the driver to have an off-chip structure; and at least one switch connected between the output terminal of the driver and the at least one on-chip impedance and turned on or off according to the 4-level, wherein the at least one on-chip impedance is connected to the 4-level. It is a PAM-4 transmitter in which the output impedance of the output stage of the driver is calibrated based on what is turned on or off for each.

예를 들어, 상기 복수의 트랜지스터는: 상기 4-레벨 중 논리 '11'에 대응되는 PAM-4 신호를 출력하기 위한 제1 풀업 트랜지스터; 상기 4-레벨 중 논리 '00'에 대응되는 PAM-4 신호를 출력하기 위한 제1 풀다운 트랜지스터; 상기 4-레벨 중 논리 '10'에 대응되는 PAM-4 신호를 출력하기 위한 제2 풀업 트랜지스터 및 제2 풀다운 트랜지스터; 및 상기 4-레벨 중 논리 '01'에 대응되는 PAM-4 신호를 출력하기 위한 제3 풀업 트랜지스터 및 제3 풀다운 트랜지스터를 포함할 수 있다.For example, the plurality of transistors include: a first pull-up transistor for outputting a PAM-4 signal corresponding to logic '11' among the 4 levels; A first pull-down transistor for outputting a PAM-4 signal corresponding to logic '00' among the 4 levels; a second pull-up transistor and a second pull-down transistor for outputting a PAM-4 signal corresponding to logic '10' among the 4 levels; And it may include a third pull-up transistor and a third pull-down transistor for outputting a PAM-4 signal corresponding to logic '01' among the 4 levels.

예를 들어, 상기 4-레벨 중 논리 '10' 또는 논리 '01'에 대응되는 PAM-4 신호를 출력할 경우, 상기 적어도 하나의 온-칩 임피던스 중 어느 하나는 상기 적어도 하나의 스위치에 의해 상기 드라이버의 출력단에 연결될 수 있다.For example, when outputting a PAM-4 signal corresponding to logic '10' or logic '01' among the 4-levels, any one of the at least one on-chip impedance is switched by the at least one switch. It can be connected to the output terminal of the driver.

예를 들어, 상기 적어도 하나의 온-칩 임피던스와 상기 오프-칩 임피던스는 병렬로 연결될 수 있다.For example, the at least one on-chip impedance and the off-chip impedance may be connected in parallel.

예를 들어, 상기 적어도 하나의 온-칩 임피던스는 제1 온-칩 임피던스 및 상기 제1 온-칩 임피던스와 다른 임피던스 크기를 갖는 제2 온-칩 임피던스를 포함할 수 있다.For example, the at least one on-chip impedance may include a first on-chip impedance and a second on-chip impedance having an impedance size different from the first on-chip impedance.

예를 들어, 상기 제2 풀업 트랜지스터의 출력 임피던스는 상기 제1 온-칩 임피던스와 연결될 때 상기 드라이버의 출력단의 전압이 상기 논리 '10'에 대응되는 전압 레벨을 갖도록 교정될 수 있다. For example, the output impedance of the second pull-up transistor may be corrected so that when connected to the first on-chip impedance, the voltage at the output terminal of the driver has a voltage level corresponding to the logic '10'.

예를 들어, 상기 제3 풀업 트랜지스터의 출력 임피던스는 상기 제2 온-칩 임피던스와 연결될 때 상기 드라이버의 출력단의 전압이 상기 논리 '01'에 대응되는 전압 레벨을 갖도록 교정될 수 있다.For example, the output impedance of the third pull-up transistor may be corrected so that when connected to the second on-chip impedance, the voltage at the output terminal of the driver has a voltage level corresponding to the logic '01'.

본 발명의 다른 일 실시예로, 각각이 4-레벨을 갖는 PAM-4 신호를 생성하도록 구성되는 복수의 드라이버; 및 상기 복수의 드라이버에 연결되어 상기 복수의 드라이버 각각의 출력단의 임피던스를 교정하도록 구성되는 교정 회로를 포함하고, 상기 교정 회로는: 상기 복수의 드라이버 각각과 동일한 구조를 갖도록 구성된 복제 드라이버; 상기 복제 드라이버의 출력단과 온-칩 구조를 갖도록 연결되는 적어도 하나의 온-칩 임피던스; 상기 복제 드라이버의 출력단과 오프-칩 구조를 갖도록 연결되는 오프-칩 임피던스; 및 상기 적어도 하나의 온-칩 임피던스가 상기 4-레벨 각각에 대하여 온 또는 오프될 경우 상기 복제 드라이버의 출력단의 임피던스를 계산하고, 계산된 값에 기초하여 상기 복수의 드라이버에 상기 복수의 드라이버 각각의 출력단의 임피던스를 교정하기 위한 제어 신호를 인가하는 임피던스 교정부를 포함하는 PAM-4 송신기이다.In another embodiment of the present invention, a plurality of drivers each configured to generate a PAM-4 signal having 4 levels; and a calibration circuit connected to the plurality of drivers and configured to correct an impedance of an output terminal of each of the plurality of drivers, wherein the calibration circuit includes: a replica driver configured to have the same structure as each of the plurality of drivers; at least one on-chip impedance connected to the output terminal of the replica driver to have an on-chip structure; an off-chip impedance connected to the output terminal of the replica driver to have an off-chip structure; and when the at least one on-chip impedance is turned on or off for each of the 4 levels, calculate the impedance of the output terminal of the replica driver, and configure each of the plurality of drivers to the plurality of drivers based on the calculated value. It is a PAM-4 transmitter that includes an impedance correction unit that applies a control signal to correct the impedance of the output stage.

예를 들어, 상기 적어도 하나의 온-칩 임피던스와 상기 오프-칩 임피던스는 병렬로 연결될 수 있다.For example, the at least one on-chip impedance and the off-chip impedance may be connected in parallel.

예를 들어, 상기 복수의 드라이버의 출력단의 임피던스는 상기 제어 신호에 기초하여 상기 복수의 드라이버의 출력단의 전압이 상기 4-레벨에 대응되는 전압 레벨을 갖도록 교정될 수 있다.For example, the impedance of the output terminals of the plurality of drivers may be corrected based on the control signal so that the voltage of the output terminals of the plurality of drivers has a voltage level corresponding to the 4-level.

본 발명에 의하면, PAM-4 신호의 각 레벨에 대하여 ZQ 교정이 가능한 PAM-4 송신기가 제공될 수 있다.According to the present invention, a PAM-4 transmitter capable of ZQ correction for each level of the PAM-4 signal can be provided.

또한, 온-칩 임피던스를 활용하여 칩 패드의 사용을 줄이면서, 온-칩 임피던스를 오프-칩 임피던스와 병렬로 연결함으로써 보다 공정 변동에 강인할 수 있다. In addition, by utilizing the on-chip impedance to reduce the use of chip pads, the on-chip impedance can be connected in parallel with the off-chip impedance, making it more robust to process fluctuations.

또한, 신호 반사가 최소화되어 신호의 무결성이 확보될 수 있다.Additionally, signal reflection can be minimized and signal integrity can be ensured.

도 1은 본 발명의 일 실시예에 따른 PAM-4 송신기를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 '11' 레벨에서의 출력 임피던스 교정을 설명하기 위한 것이다.
도 3a 내지 도 3b는 본 발명의 일 실시예에 따른 '10' 레벨에서의 출력 임피던스 교정을 설명하기 위한 것이다.
도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 '01' 레벨에서의 출력 임피던스 교정을 설명하기 위한 것이다.
도 5는 본 발명의 일 실시예에 따른 '00' 레벨에서의 회로 동작을 설명하기 위한 것이다.
도 6은 본 발명의 다른 일 실시예에 따른 PAM-4 송신기를 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따른 교정 회로를 나타낸 것이다.
도 8은 본 발명의 일 실시예에 따른 복제 드라이버의 회로도이다.
도 9는 본 발명의 일 실시예에 따른 PAM-4 신호 생성 방법의 순서도이다.
도 10 및 도 11은 본 발명의 다양한 실시예들에 따른 PAM-4 송신기 동작에 따른 시뮬레이션 결과를 도시한 것이다.Figure 1 shows a PAM-4 transmitter according to an embodiment of the present invention.
Figure 2 is for explaining output impedance correction at the '11' level according to an embodiment of the present invention.
3A to 3B are for explaining output impedance correction at the '10' level according to an embodiment of the present invention.
FIGS. 4A and 4B are for explaining output impedance correction at the '01' level according to an embodiment of the present invention.
Figure 5 is for explaining circuit operation at the '00' level according to an embodiment of the present invention.
Figure 6 shows a PAM-4 transmitter according to another embodiment of the present invention.
Figure 7 shows a calibration circuit according to an embodiment of the present invention.
Figure 8 is a circuit diagram of a replication driver according to an embodiment of the present invention.
Figure 9 is a flowchart of a PAM-4 signal generation method according to an embodiment of the present invention.
Figures 10 and 11 show simulation results according to the operation of a PAM-4 transmitter according to various embodiments of the present invention.

이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.Hereinafter, embodiments of the present invention will be described clearly and in detail so that a person skilled in the art can easily practice the present invention.

도 1은 본 발명의 일 실시예에 따른 PAM-4 송신기를 나타낸 것이다.Figure 1 shows a PAM-4 transmitter according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 PAM-4 송신기(100)는 온-칩(on-chip) 회로(120) 및 오프-칩(off-chip) 임피던스(Zoff)를 포함한다.Referring to FIG. 1, the PAM-4 transmitter 100 according to an embodiment of the present invention includes an on-chip circuit 120 and an off-chip impedance (Zoff). .

온-칩 회로(120)는 반도체 IC(Integrated Circuit) 회로를 의미하며, IC 회로가 구비되는 베이스 기판(예를 들어, PCB(Printed Circuit Board) 등)과 구별될 수 있다. 온-칩 회로(120)는 드라이버(140), 적어도 하나의 스위치(160) 및 적어도 하나의 온-칩 임피던스(180)를 포함한다.The on-chip circuit 120 refers to a semiconductor integrated circuit (IC) circuit and can be distinguished from a base board (eg, printed circuit board (PCB), etc.) on which the IC circuit is provided. On-chip circuitry 120 includes a driver 140, at least one switch 160, and at least one on-chip impedance 180.

드라이버(140)는 복수의 트랜지스터를 포함하고, 복수의 트랜지스터 중 적어도 하나를 구동하여 4-레벨을 갖는 PAM-4 신호를 생성하도록 구성된다. PAM-4 신호가 나타내는 4-레벨은 디지털의 관점에서 논리 '11', '10', '01' 및 '00' 중 어느 하나에 대응될 수 있고, 아날로그의 관점에서는 상술한 4개의 논리 값들 중 어느 하나로 설정된 전압 레벨에 대응될 수 있다. 드라이버(140)의 출력단, 즉 출력 노드(nout)는 적어도 하나의 온-칩 임피던스(180) 및 오프-칩 임피던스(Zoff)에 연결된다.The driver 140 includes a plurality of transistors and is configured to drive at least one of the plurality of transistors to generate a PAM-4 signal having 4 levels. The 4-level represented by the PAM-4 signal may correspond to any one of logic '11', '10', '01', and '00' from a digital perspective, and from an analog perspective, one of the four logic values described above. It may correspond to a voltage level set to either one. The output terminal of the driver 140, that is, the output node (nout), is connected to at least one on-chip impedance 180 and an off-chip impedance (Zoff).

복수의 트랜지스터는 각각이 출력 노드(nout)에 연결되며, 게이트를 기준으로 일 단이 출력 노드(nout)에 연결되고 타 단이 구동 전압 단자에 연결되는 풀업(pull-up) 트랜지스터와, 일 단이 접지에 연결되고 타 단이 출력 노드(nout)에 연결되는 풀다운(pull-down) 트랜지스터로 분류될 수 있다. 도 1에서는 복수의 트랜지스터가 6개인 것으로 도시되었으나, 본 발명의 다양한 실시예들에 따른 드라이버(140)는 이에 한정되지 않고, PAM-4 신호를 생성할 수 있는 다양한 개수 및 연결 관계를 갖는 복수의 트랜지스터를 포함할 수 있을 것이다.Each of the plurality of transistors is connected to an output node (nout), and with respect to the gate, one end is connected to the output node (nout) and the other end is connected to a driving voltage terminal, a pull-up transistor, and one end It can be classified as a pull-down transistor, which is connected to ground and the other end is connected to the output node (nout). In FIG. 1, the plurality of transistors is shown as six, but the driver 140 according to various embodiments of the present invention is not limited thereto, and includes a plurality of transistors having various numbers and connection relationships capable of generating a PAM-4 signal. It may contain transistors.

풀업 트랜지스터는 제1 내지 제3 풀업 트랜지스터(PU1 내지 PU3)를 포함할 수 있고, 풀다운 트랜지스터는 제1 내지 제3 풀다운 트랜지스터(PD1 내지 PD3)를 포함할 수 있다. 비록 도시되지는 않았으나, 상술한 복수의 트랜지스터는 각각의 게이트에 인가되는 구동 신호에 기초하여 턴 온되거나 턴 오프될 수 있다. 제1 내지 제3 풀업 트랜지스터(PU1 내지 PU3) 및 제1 내지 제3 풀다운 트랜지스터(PD1 내지 PD3) 각각은 상술한 4-레벨 중 어느 하나의 레벨에 대응되어 동작할 수 있다. The pull-up transistor may include first to third pull-up transistors (PU1 to PU3), and the pull-down transistor may include first to third pull-down transistors (PD1 to PD3). Although not shown, the plurality of transistors described above may be turned on or off based on a driving signal applied to each gate. Each of the first to third pull-up transistors (PU1 to PU3) and the first to third pull-down transistors (PD1 to PD3) may operate in response to any one of the four levels described above.

예를 들어, 제1 풀업 트랜지스터(PU1)는 4-레벨 중 논리 '11'에 대응되는 PAM-4 신호를 출력하도록 동작할 수 있다. For example, the first pull-up transistor PU1 may operate to output a PAM-4 signal corresponding to logic '11' among 4 levels.

예를 들어, 제1 풀다운 트랜지스터(PD1)는 4-레벨 중 논리 '00'에 대응되는 PAM-4 신호를 출력하도록 동작할 수 있다.For example, the first pull-down transistor PD1 may operate to output a PAM-4 signal corresponding to logic '00' among 4 levels.

예를 들어, 제2 풀업 트랜지스터(PU2) 및 제2 풀다운 트랜지스터(PD2)는 4-레벨 중 논리 '10'에 대응되는 PAM-4 신호를 출력하도록 동작할 수 있다.For example, the second pull-up transistor PU2 and the second pull-down transistor PD2 may operate to output a PAM-4 signal corresponding to logic '10' among 4 levels.

예를 들어, 제3 풀업 트랜지스터(PU3) 및 제3 풀다운 트랜지스터(PD3)는 4-레벨 중 논리 '01'에 대응되는 PAM-4 신호를 출력하도록 동작할 수 있다. For example, the third pull-up transistor PU3 and the third pull-down transistor PD3 may operate to output a PAM-4 signal corresponding to logic '01' among 4 levels.

상술한 바와 같이 복수의 트랜지스터가 각각의 레벨에서만 동작하므로, PAM-4 송신기(100)의 출력 신호의 선형성이 개선될 수 있다.As described above, since the plurality of transistors operate only at each level, the linearity of the output signal of the PAM-4 transmitter 100 can be improved.

적어도 하나의 스위치(160)는 드라이버(140)의 출력단과 적어도 하나의 온-칩 임피던스(180) 사이에 연결되고, 4-레벨에 따라 각각이 온 또는 오프된다. 적어도 하나의 스위치(160)는 적어도 하나의 온-칩 임피던스(180)에 대응되는 개수만큼 구비될 수 있다. 적어도 하나의 스위치(160)는 적어도 하나의 온-칩 임피던스(180) 중 하나와 연결되는 제1 스위치(SW1) 및 적어도 하나의 온-칩 임피던스(180) 중 다른 하나와 연결되는 제2 스위치(SW2)를 포함한다. At least one switch 160 is connected between the output terminal of the driver 140 and at least one on-chip impedance 180, and each is turned on or off according to the 4-level. At least one switch 160 may be provided in a number corresponding to at least one on-chip impedance 180. At least one switch 160 includes a first switch SW1 connected to one of the at least one on-chip impedance 180 and a second switch connected to the other one of the at least one on-chip impedance 180 ( Includes SW2).

적어도 하나의 온-칩 임피던스(180)는 드라이버(140)의 출력단과 온-칩 구조를 갖도록 연결되되, 적어도 하나의 스위치(160)에 의해 4-레벨 중 어느 레벨의 PAM-4 신호를 생성하는지 여부에 따라 출력단에 선택적으로 연결되어 출력 노드(nout)의 임피던스를 교정하는데 사용된다. 여기서, 온-칩 구조를 갖는 것은 상술한 IC 회로에 포함되는 것임을 의미할 수 있다.At least one on-chip impedance 180 is connected to the output terminal of the driver 140 to have an on-chip structure, and at least one switch 160 determines which level of the 4-level PAM-4 signal is generated. Depending on availability, it is selectively connected to the output terminal and used to correct the impedance of the output node (nout). Here, having an on-chip structure may mean being included in the above-described IC circuit.

적어도 하나의 온-칩 임피던스(180)는 제1 스위치(SW1)에 연결되는 제1 온-칩 임피던스(Zon1) 및 제1 온-칩 임피던스(Zon1)와 다른 임피던스 크기를 갖고 제2 스위치(SW2)에 연결되는 제2 온-칩 임피던스(Zon2)를 포함한다. At least one on-chip impedance 180 has a first on-chip impedance (Zon1) connected to the first switch (SW1) and an impedance size different from the first on-chip impedance (Zon1) and a second switch (SW2) ) and a second on-chip impedance (Zon2) connected to .

오프-칩 임피던스(Zoff)는 드라이버(140)의 출력단과 오프-칩 구조를 갖도록 연결된다. 여기서, 오프-칩 구조를 갖는 것은 상술한 IC 회로에는 포함되지 않으나, 베이스 기판에 포함되는 것임을 의미할 수 있다. 따라서, 오프-칩 임피던스(Zoff)는 별도의 포트(P)를 통해 출력단과 연결된다. 오프-칩 임피던스(Zoff)는 특성 임피던스(이하 Z0)와 동일한 크기를 가질 수 있다. The off-chip impedance Zoff is connected to the output terminal of the driver 140 to have an off-chip structure. Here, having an off-chip structure may mean that it is not included in the above-described IC circuit, but is included in the base substrate. Therefore, the off-chip impedance (Zoff) is connected to the output terminal through a separate port (P). The off-chip impedance (Zoff) may have the same size as the characteristic impedance (Z0).

적어도 하나의 온-칩 임피던스(180)와 오프-칩 임피던스(Zoff)는 서로 병렬로 연결된다. 이에 따라, 온-칩 임피던스에 공정 변동에 따른 예측할 수 없는 임피던스 변화(±△Z)가 발생하더라도 오프-칩 임피던스(Zoff)와의 병렬화를 통해 그 영향이 줄어들 수 있다.At least one on-chip impedance 180 and an off-chip impedance (Zoff) are connected in parallel with each other. Accordingly, even if unpredictable impedance changes (±△Z) occur in the on-chip impedance due to process variations, the impact can be reduced through parallelization with the off-chip impedance (Zoff).

일 실시예에 따른 PAM-4 송신기(100)에 포함된 드라이버(140)의 출력단의 출력 임피던스는 상술한 적어도 하나의 온-칩 임피던스(180)가 4-레벨 각각에 대하여 온 또는 오프되는 것에 기초하여 교정될 수 있다. 본 발명에서, 출력 임피던스의 교정은 출력 임피던스가 특성 임피던스와 동일한 크기를 갖도록 교정하는 것을 의미할 수 있고, 구체적으로는 드라이버(140)에 포함된 복수의 트랜지스터의 출력 임피던스가 교정되는 것을 의미할 수 있다. 이하에서는, PAM-4 송신기(100)의 출력 임피던스 교정에 대하여 보다 상세히 설명한다.The output impedance of the output terminal of the driver 140 included in the PAM-4 transmitter 100 according to an embodiment is based on whether the at least one on-chip impedance 180 described above is turned on or off for each of the 4 levels. This can be corrected. In the present invention, calibration of the output impedance may mean correcting the output impedance to have the same size as the characteristic impedance, and specifically, it may mean that the output impedance of a plurality of transistors included in the driver 140 is corrected. there is. Below, output impedance calibration of the PAM-4 transmitter 100 will be described in more detail.

도 2는 본 발명의 일 실시예에 따른 '11' 레벨에서의 출력 임피던스 교정을 설명하기 위한 것이다.Figure 2 is for explaining output impedance correction at the '11' level according to an embodiment of the present invention.

도 2를 참조하면, 드라이버(140)가 논리 '11'에 대응되는 PAM-4 신호를 출력하고자 하는 경우, 제1 풀업 트랜지스터(PU1)가 온된다. 또한, 적어도 하나의 스위치(160)는 모두 오프되며 이에 따라 적어도 하나의 온-칩 임피던스(180)는 모두 출력 노드(nout)에 연결되지 않는다. 따라서, 오프-칩 임피던스(Zoff)만이 출력 노드(nout)에 연결된다. Referring to FIG. 2, when the driver 140 wants to output the PAM-4 signal corresponding to logic '11', the first pull-up transistor PU1 is turned on. Additionally, at least one switch 160 is turned off and thus at least one on-chip impedance 180 is not connected to the output node (nout). Therefore, only the off-chip impedance (Zoff) is connected to the output node (nout).

논리 '11'은 가장 높은 레벨의 PAM-4 신호이므로, 출력 노드(nout)의 출력 전압 또한 가장 높은 크기를 가질 수 있다. 예를 들어, 드라이버(140)의 구동 전압이 VDDQ이고 논리 '11'에 대응되는 출력 전압의 크기가 VDDQ/2로 설정된 경우, 제1 풀업 트랜지스터(PU1)의 출력 임피던스가 출력 전압이 VDDQ/2의 크기를 갖도록 교정될 수 있다. Since logic '11' is the highest level PAM-4 signal, the output voltage of the output node (nout) can also have the highest level. For example, if the driving voltage of the driver 140 is VDDQ and the size of the output voltage corresponding to logic '11' is set to VDDQ/2, the output impedance of the first pull-up transistor PU1 is set to VDDQ/2. It can be corrected to have a size of .

예를 들어, 오프-칩 임피던스(Zoff)가 Z0와 동일한 크기를 가질 경우, 제1 풀업 트랜지스터(PU1)도 Z0를 가지도록 교정될 수 있다. 이 경우 전압 분배에 의해 출력 전압이 VDDQ/2가 될 수 있다.For example, when the off-chip impedance Zoff has the same size as Z0, the first pull-up transistor PU1 may also be corrected to have Z0. In this case, the output voltage can be VDDQ/2 by voltage division.

도 3a 내지 도 3b는 본 발명의 일 실시예에 따른 '10' 레벨에서의 출력 임피던스 교정을 설명하기 위한 것이다.3A to 3B are for explaining output impedance correction at the '10' level according to an embodiment of the present invention.

도 3a를 참조하면, 드라이버(140)가 논리 '10'에 대응되는 PAM-4 신호를 출력하고자 하는 경우, 먼저 제2 풀업 트랜지스터(PU2)가 온된다. 또한, 제1 스위치(SW1)가 온되어 제1 온-칩 임피던스(Zon1)가 출력 노드(nout)에 연결된다. 따라서, 제1 온-칩 임피던스(Zon1) 및 오프-칩 임피던스(Zoff)가 출력 노드(nout)에 연결된다.Referring to FIG. 3A, when the driver 140 wants to output a PAM-4 signal corresponding to logic '10', the second pull-up transistor PU2 is first turned on. Additionally, the first switch (SW1) is turned on so that the first on-chip impedance (Zon1) is connected to the output node (nout). Accordingly, the first on-chip impedance (Zon1) and the off-chip impedance (Zoff) are connected to the output node (nout).

논리 '10'은 논리 '11' 다음 레벨의 PAM-4 신호이므로, 출력 노드(nout)의 출력 전압은 두 번째로 높은 크기를 가질 수 있다. 예를 들어, 논리 '10'에 대응되는 출력 전압의 크기가 VDDQ/3으로 설정된 경우, 제2 풀업 트랜지스터(PU2)의 출력 임피던스가 출력 전압이 VDDQ/3의 크기를 갖도록 교정될 수 있다. Since logic '10' is a PAM-4 signal of the next level to logic '11', the output voltage of the output node (nout) can have the second highest level. For example, when the magnitude of the output voltage corresponding to logic '10' is set to VDDQ/3, the output impedance of the second pull-up transistor PU2 may be corrected so that the output voltage has a magnitude of VDDQ/3.

예를 들어, 오프-칩 임피던스(Zoff)가 Z0와 동일한 크기를 가지고 제1 온-칩 임피던스(Zon1)가 3Z0의 크기를 가지는 경우, 제2 풀업 트랜지스터(PU2)는 3Z0/2를 가지도록 교정될 수 있다. 이 경우 전압 분배에 의해 출력 전압이 VDDQ/3이 될 수 있다.For example, if the off-chip impedance (Zoff) has the same size as Z0 and the first on-chip impedance (Zon1) has the size of 3Z0, the second pull-up transistor (PU2) is corrected to have 3Z0/2. It can be. In this case, the output voltage can be VDDQ/3 by voltage division.

이후, 제2 풀다운 트랜지스터(PD2)가 순차적으로 온된다. 또한, 제1 스위치(SW1)는 오프되어 오프-칩 임피던스(Zoff)만이 출력 노드(nout)에 연결된다. 이때 제2 풀다운 트랜지스터(PD2)는 전압 분배에 의해 출력 전압이 VDDQ/3이 되는 값인 3Z0를 가지도록 교정될 수 있다. Afterwards, the second pull-down transistor PD2 is sequentially turned on. Additionally, the first switch (SW1) is turned off so that only the off-chip impedance (Zoff) is connected to the output node (nout). At this time, the second pull-down transistor PD2 can be corrected to have 3Z0, which is a value at which the output voltage becomes VDDQ/3 by voltage division.

도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 '01' 레벨에서의 출력 임피던스 교정을 설명하기 위한 것이다.FIGS. 4A and 4B are for explaining output impedance correction at the '01' level according to an embodiment of the present invention.

도 4a를 참조하면, 드라이버(140)가 논리 '01'에 대응되는 PAM-4 신호를 출력하고자 하는 경우, 먼저 제3 풀업 트랜지스터(PU3)가 온된다. 또한, 제2 스위치(SW2)가 온되어 제2 온-칩 임피던스(Zon2)가 출력 노드(nout)에 연결된다. 따라서, 제2 온-칩 임피던스(Zon2) 및 오프-칩 임피던스(Zoff)가 출력 노드(nout)에 연결된다.Referring to FIG. 4A, when the driver 140 wants to output the PAM-4 signal corresponding to logic '01', the third pull-up transistor PU3 is first turned on. Additionally, the second switch SW2 is turned on to connect the second on-chip impedance Zon2 to the output node (nout). Accordingly, the second on-chip impedance (Zon2) and the off-chip impedance (Zoff) are connected to the output node (nout).

논리 '01'은 논리 '10' 다음 레벨의 PAM-4 신호이므로, 출력 노드(nout)의 출력 전압은 세 번째로 높은 크기를 가질 수 있다. 예를 들어, 논리 '01'에 대응되는 출력 전압의 크기가 VDDQ/6으로 설정된 경우, 제3 풀업 트랜지스터(PU3)의 출력 임피던스가 출력 전압이 VDDQ/6의 크기를 갖도록 교정될 수 있다. Since logic '01' is a PAM-4 signal at the next level after logic '10', the output voltage of the output node (nout) can have the third highest level. For example, when the magnitude of the output voltage corresponding to logic '01' is set to VDDQ/6, the output impedance of the third pull-up transistor PU3 may be corrected so that the output voltage has a magnitude of VDDQ/6.

예를 들어, 오프-칩 임피던스(Zoff)가 Z0와 동일한 크기를 가지고 제2 온-칩 임피던스(Zon2)가 3Z0/2의 크기를 가지는 경우, 제3 풀업 트랜지스터(PU3)는 3Z0를 가지도록 교정될 수 있다. 이 경우 전압 분배에 의해 출력 전압이 VDDQ/6이 될 수 있다.For example, when the off-chip impedance (Zoff) has the same size as Z0 and the second on-chip impedance (Zon2) has a size of 3Z0/2, the third pull-up transistor (PU3) is corrected to have 3Z0. It can be. In this case, the output voltage can be VDDQ/6 by voltage division.

이후, 제3 풀다운 트랜지스터(PD3)가 순차적으로 온된다. 또한, 제2 스위치(SW2)는 오프되어 오프-칩 임피던스(Zoff)만이 출력 노드(nout)에 연결된다. 이때 제3 풀다운 트랜지스터(PD3)는 전압 분배에 의해 출력 전압이 VDDQ/6이 되는 값인 3Z0/2를 가지도록 교정될 수 있다. Afterwards, the third pull-down transistor PD3 is sequentially turned on. Additionally, the second switch (SW2) is turned off so that only the off-chip impedance (Zoff) is connected to the output node (nout). At this time, the third pull-down transistor PD3 can be corrected to have 3Z0/2, which is a value at which the output voltage becomes VDDQ/6 by voltage division.

도 5는 본 발명의 일 실시예에 따른 '00' 레벨에서의 회로 동작을 설명하기 위한 것이다.Figure 5 is for explaining circuit operation at the '00' level according to an embodiment of the present invention.

도 5를 참조하면, 드라이버(140)가 논리 '00'에 대응되는 PAM-4 신호를 출력하고자 하는 경우, 제1 풀다운 트랜지스터(PD1)가 온된다. 또한, 적어도 하나의 스위치(160)는 모두 오프되며 이에 따라 적어도 하나의 온-칩 임피던스(180)는 모두 출력 노드(nout)에 연결되지 않는다. 따라서, 오프-칩 임피던스(Zoff)만이 출력 노드(nout)에 연결된다. Referring to FIG. 5, when the driver 140 wants to output a PAM-4 signal corresponding to logic '00', the first pull-down transistor PD1 is turned on. Additionally, at least one switch 160 is turned off and thus at least one on-chip impedance 180 is not connected to the output node (nout). Therefore, only the off-chip impedance (Zoff) is connected to the output node (nout).

논리 '00'은 가장 낮은 레벨의 PAM-4 신호이므로, 출력 노드(nout)의 출력 전압 또한 가장 낮은 크기를 가질 수 있다. 예를 들어, 논리 '00'에 대응되는 출력 전압의 크기가 0으로 설정된 경우, 제1 풀다운 트랜지스터(PD1)만 온되어 별도의 구동 전압을 인가하지 않고 출력 전압의 크기를 0으로 맞출 수 있다. 다만, 노이즈 신호의 반사를 최소화하기 위하여 제1 풀다운 트랜지스터(PD1)의 출력 임피던스는 Z0로 설정될 수 있다.Since logic '00' is the lowest level PAM-4 signal, the output voltage of the output node (nout) may also have the lowest level. For example, when the level of the output voltage corresponding to logic '00' is set to 0, only the first pull-down transistor PD1 is turned on, so that the level of the output voltage can be set to 0 without applying a separate driving voltage. However, in order to minimize reflection of the noise signal, the output impedance of the first pull-down transistor PD1 may be set to Z0.

상술한 본 발명의 다양한 실시예들에 따르면, 온-칩 임피던스와 오프-칩 임피던스를 활용하여 드라이버의 출력단의 출력 전압이 PAM-4 신호의 각각의 레벨에 따라 대응되는 전압을 갖도록 출력 임피던스가 교정될 수 있다. 온-칩 임피던스는 온-칩 구조를 가지므로 추가적인 칩 패드(chip pad)가 필요하지 않으나, 공정 변동(process variation)에 취약할 수 있는 반면, 오프-칩 임피던스는 오프-칩 구조를 가지므로 추가적인 칩 패드가 필요하나 공정 변동에 강인하다. 이에 따라, 본 발명은 온-칩 임피던스를 활용하여 칩 패드의 사용을 줄이면서, 온-칩 임피던스를 오프-칩 임피던스와 병렬로 연결함으로써 보다 공정 변동에 강인할 수 있다. 또한, PAM-4의 각 레벨에 따라 온-칩 임피던스를 온오프시켜 드라이버에 포함된 트랜지스터들의 임피던스를 교정함으로써 출력 임피던스가 교정될 수 있고, 이에 따라 신호 반사가 최소화되어 신호의 무결성이 확보될 수 있다.According to various embodiments of the present invention described above, the output impedance is corrected so that the output voltage of the output stage of the driver has a corresponding voltage according to each level of the PAM-4 signal by utilizing the on-chip impedance and the off-chip impedance. It can be. On-chip impedance has an on-chip structure, so it does not require an additional chip pad, but can be vulnerable to process variation, while off-chip impedance has an off-chip structure, so no additional chip pad is required. A chip pad is required, but it is robust to process fluctuations. Accordingly, the present invention utilizes the on-chip impedance to reduce the use of chip pads, and can be more robust to process variations by connecting the on-chip impedance in parallel with the off-chip impedance. In addition, the output impedance can be corrected by correcting the impedance of the transistors included in the driver by turning the on-chip impedance on and off according to each level of PAM-4, thereby minimizing signal reflection and ensuring signal integrity. there is.

도 6은 본 발명의 다른 일 실시예에 따른 PAM-4 송신기를 나타낸 것이다. 이하에서는, 앞서 설명한 부분과 중복되는 부분에 대한 상세한 설명은 생략한다.Figure 6 shows a PAM-4 transmitter according to another embodiment of the present invention. Hereinafter, detailed description of parts that overlap with the parts described above will be omitted.

도 6을 참조하면, 본 발명의 다른 일 실시예에 따른 PAM-4 송신기(200)는 프리차지 드라이버 회로(210), DQ 드라이버 회로(220) 및 교정 회로(230)를 포함한다.Referring to FIG. 6, the PAM-4 transmitter 200 according to another embodiment of the present invention includes a precharge driver circuit 210, a DQ driver circuit 220, and a calibration circuit 230.

프리차지 드라이버 회로(210)는 DQ 드라이버 회로(220)의 입력단과 연결되어 DQ 드라이버 회로(220)를 구동시키기 위해 구비된다. 예를 들어, 프리차지 드라이버 회로(210)는 DQ 드라이버의 구동을 위한 구동 전압을 DQ 드라이버에 인가할 수 있다.The precharge driver circuit 210 is connected to the input terminal of the DQ driver circuit 220 and is provided to drive the DQ driver circuit 220. For example, the precharge driver circuit 210 may apply a driving voltage for driving the DQ driver to the DQ driver.

DQ 드라이버 회로(220)는 복수의 드라이버를 포함할 수 있다. 복수의 드라이버 각각은 PAM-4 신호의 각 레벨에 대응되는 아날로그 신호를 출력하도록 구성된다. 예를 들어, 복수의 드라이버 각각은 2-비트의 디지털 신호를 PAM-4 신호로 변환하여 출력하며, DQ 드라이버 회로(220)는 2 * n(여기서, n은 복수의 드라이버의 개수로 자연수임)-비트의 디지털 신호를 PAM-4 신호로 출력할 수 있다.The DQ driver circuit 220 may include multiple drivers. Each of the plurality of drivers is configured to output an analog signal corresponding to each level of the PAM-4 signal. For example, each of the plurality of drivers converts a 2-bit digital signal into a PAM-4 signal and outputs it, and the DQ driver circuit 220 has 2 * n (where n is the number of the plurality of drivers and is a natural number). -Bit digital signals can be output as PAM-4 signals.

교정 회로(230)는 복수의 드라이버에 연결되어 복수의 드라이버 각각의 출력단의 임피던스를 교정하도록 구성된다. 교정 회로(230)는 DQ 드라이버 회로(220)와 동일한 글로벌 변동(global variation)을 가지되, 상이한 지역 변동(local variation)을 가질 수 있다. 교정 회로(230)는 DQ 드라이버 회로(220)에서 발생한 변동 중 글로벌 변동을 감지하고, 감지된 글로벌 변동을 교정하기 위해 DQ 드라이버와 연결된다.The calibration circuit 230 is connected to a plurality of drivers and is configured to correct the impedance of the output terminal of each of the plurality of drivers. The calibration circuit 230 may have the same global variation as the DQ driver circuit 220, but may have a different local variation. The correction circuit 230 is connected to the DQ driver to detect global fluctuations among the fluctuations occurring in the DQ driver circuit 220 and correct the detected global fluctuations.

도 7은 본 발명의 일 실시예에 따른 교정 회로를 나타낸 것이다.Figure 7 shows a calibration circuit according to an embodiment of the present invention.

도 7을 참조하면, 본 발명의 일 실시예에 따른 교정 회로(230)는 복제 드라이버(231), 적어도 하나의 스위치(232), 적어도 하나의 온-칩 임피던스(233), 오프-칩 임피던스(Zoff) 및 임피던스 교정부(234)를 포함한다.Referring to FIG. 7, the calibration circuit 230 according to an embodiment of the present invention includes a replication driver 231, at least one switch 232, at least one on-chip impedance 233, and an off-chip impedance ( Zoff) and an impedance correction unit 234.

복제 드라이버(231)는 DQ 드라이버 회로(220)에 포함된 복수의 드라이버와 동일한 구조를 갖도록 구성될 수 있다. 복제 드라이버(231)는 임피던스 교정부(234)와 연결되며, 임피던스 교정부(234)로부터 생성된 제어 신호에 기초하여 복수의 드라이버의 출력단, 즉 출력 노드(nout)의 전압이 4-레벨에 대응되는 전압 레벨을 갖도록 출력단의 임피던스가 교정될 수 있다. The duplicate driver 231 may be configured to have the same structure as the plurality of drivers included in the DQ driver circuit 220. The replication driver 231 is connected to the impedance correction unit 234, and based on the control signal generated from the impedance correction unit 234, the voltage at the output terminal of the plurality of drivers, that is, the output node (nout), corresponds to 4 levels. The impedance of the output stage can be corrected to have a voltage level that is

적어도 하나의 스위치(232)는 복제 드라이버(231)의 출력단과 적어도 하나의 온-칩 임피던스(233) 사이에 연결되고, 4-레벨에 따라 각각이 온 또는 오프된다. 상술한 바와 같이 적어도 하나의 스위치(232)는 예를 들어 적어도 하나의 온-칩 임피던스(233) 중 하나와 연결되는 제1 스위치(SW1) 및 적어도 하나의 온-칩 임피던스(233) 중 다른 하나와 연결되는 제2 스위치(SW2)를 포함한다. At least one switch 232 is connected between the output terminal of the replication driver 231 and at least one on-chip impedance 233, and each is turned on or off according to the 4-level. As described above, at least one switch 232 is, for example, a first switch SW1 connected to one of the at least one on-chip impedance 233 and the other of the at least one on-chip impedance 233 It includes a second switch (SW2) connected to.

적어도 하나의 온-칩 임피던스(233) 및 오프-칩 임피던스(Zoff)는 상술한 바와 같이 각각 복제 드라이버(231)의 출력단과 온-칩 구조 및 오프-칩 구조를 갖도록 연결된다. 적어도 하나의 온-칩 임피던스(233)는 제1 스위치(SW1)와 연결되는 제1 온-칩 임피던스(Zon1) 및 제2 스위치(SW2)와 연결되는 제2 온-칩 임피던스(Zon2)를 포함한다.At least one on-chip impedance 233 and an off-chip impedance Zoff are connected to the output terminal of the replication driver 231 to have an on-chip structure and an off-chip structure, respectively, as described above. At least one on-chip impedance 233 includes a first on-chip impedance (Zon1) connected to the first switch (SW1) and a second on-chip impedance (Zon2) connected to the second switch (SW2). do.

임피던스 교정부(234)는 적어도 하나의 온-칩 임피던스(233)가 4-레벨 각각에 대하여 온 또는 오프될 경우 복제 드라이버(231)의 출력단의 임피던스를 계산하고, 계산된 값에 기초하여 복수의 드라이버에 복수의 드라이버 각각의 출력단의 임피던스를 교정하기 위한 제어 신호를 생성 및 인가하도록 구성된다. The impedance correction unit 234 calculates the impedance of the output terminal of the replication driver 231 when at least one on-chip impedance 233 is turned on or off for each of the four levels, and calculates a plurality of impedances based on the calculated value. It is configured to generate and apply a control signal to correct the impedance of the output terminal of each of the plurality of drivers.

구체적으로, 임피던스 교정부(234)는 복제 드라이버(231)의 출력 노드(nout)로부터 출력 노드(nout)의 전압을 계산할 수 있다. 임피던스 교정부(234)는 계산된 출력 노드(nout)의 전압, 즉 출력 전압을 기 설정된 4-레벨 별 전압과 비교한다. 예를 들어, 기 설정된 4-레벨 전압이 논리 '11'부터 '00'까지 순서대로 2/VDDQ, 3/VDDQ, 6/VDDQ 및 0인 경우, 임피던스 교정부(234)는 복제 드라이버(231)가 4-레벨 중 어느 하나의 레벨로 구동될 때 각 레벨에 대응되는 기 설정된 4-레벨 전압과 계산된 출력 노드(nout)의 전압을 비교하고, 일치하지 않는 경우 계산된 출력 노드(nout)의 전압이 기 설정된 4-레벨 전압에 대응되도록 복제 드라이버(231) 및 DQ 드라이버의 임피던스를 교정하기 위한 제어 신호를 생성하고, 생성한 제어 신호를 복제 드라이버(231) 및 DQ 드라이버에 전달한다.Specifically, the impedance correction unit 234 may calculate the voltage of the output node (nout) from the output node (nout) of the replication driver 231. The impedance correction unit 234 compares the calculated voltage of the output node (nout), that is, the output voltage, with the preset 4-level voltage. For example, if the preset 4-level voltage is 2/VDDQ, 3/VDDQ, 6/VDDQ, and 0 in the order from logic '11' to '00', the impedance correction unit 234 is the replication driver 231. When driven at any one of the 4 levels, the preset 4-level voltage corresponding to each level is compared with the voltage of the calculated output node (nout), and if they do not match, the voltage of the calculated output node (nout) is compared. A control signal for correcting the impedance of the replication driver 231 and the DQ driver is generated so that the voltage corresponds to the preset 4-level voltage, and the generated control signal is transmitted to the replication driver 231 and the DQ driver.

복제 드라이버(231)는 임피던스 교정부(234)로부터 제어 신호를 수신하면 제어 신호에 따라 동작하여 복제 드라이버(231)에 포함된 풀업 트랜지스터 또는 풀다운 트랜지스터의 출력 임피던스를 상술한 실시예들에 따라 교정한다. When the replication driver 231 receives a control signal from the impedance correction unit 234, it operates according to the control signal and corrects the output impedance of the pull-up transistor or pull-down transistor included in the replication driver 231 according to the above-described embodiments. .

DQ 드라이버 또한 마찬가지로 임피던스 교정부(234)로부터 제어 신호를 수신하면 제어 신호에 따라 동작하여 DQ 드라이버에 포함된 복수의 드라이버 각각에 포함된 풀업 트랜지스터 또는 풀다운 트랜지스터의 출력 임피던스를 상술한 실시예들에 따라 교정한다.Similarly, when the DQ driver receives a control signal from the impedance correction unit 234, it operates according to the control signal to adjust the output impedance of the pull-up transistor or pull-down transistor included in each of the plurality of drivers included in the DQ driver according to the above-described embodiments. Proofread.

도 8은 본 발명의 일 실시예에 따른 복제 드라이버의 회로도이다.Figure 8 is a circuit diagram of a replication driver according to an embodiment of the present invention.

도 8을 참조하면, 일 실시예에 따른 복제 드라이버(231)는 상술한 제1 내지 제3 풀업 트랜지스터(PU1 내지 PU3) 및 제1 내지 제3 풀다운 트랜지스터(PD1 내지 PD3)를 포함하고, 제1 내지 제3 풀업 트랜지스터(PU1 내지 PU3)의 드레인에 연결되는 제1 내지 제3 교정 풀업 트랜지스터(232a 내지 232c)와, 제1 내지 제3 풀다운 트랜지스터(PD1 내지 PD3)의 소스에 연결되는 제1 내지 제3 교정 풀다운 트랜지스터(233a 내지 233c)를 포함할 수 있다. Referring to FIG. 8, the replication driver 231 according to one embodiment includes the above-described first to third pull-up transistors (PU1 to PU3) and first to third pull-down transistors (PD1 to PD3), and the first to third pull-up transistors (PU1 to PU3) and the first to third pull-down transistors (PD1 to PD3). The first to third correction pull-up transistors 232a to 232c connected to the drains of the first to third pull-up transistors PU1 to PU3, and the first to third correction pull-up transistors 232a to 232c connected to the sources of the first to third pull-down transistors PD1 to PD3. It may include third correction pull-down transistors 233a to 233c.

도 8에서는 각 제어 신호가 3-비트인 경우가 예시적으로 도시되었으며, 이에 따라 각 교정 트랜지스터의 개수 또한 3개인 것으로 도시되었으나, 제어 신호의 크기 및 교정 트랜지스터의 개수가 이에 제한되는 것은 아니다.In FIG. 8, the case where each control signal is 3-bit is shown as an example, and the number of each correction transistor is also shown as 3, but the size of the control signal and the number of correction transistors are not limited thereto.

제1 교정 풀업 트랜지스터(232a)는 상술한 바와 같이 복수 개가 구비되며, 제1 제어 신호(Vc11pu)에 따라 적어도 하나가 온오프된다. 제1 제어 신호(Vc11pu)에 따라 제1 교정 풀업 트랜지스터(232a)가 온오프됨에 기초하여 논리 '11'에 대응되는 출력 전압이 출력될 수 있도록 제1 풀업 트랜지스터(PU1)의 임피던스가 교정될 수 있다.As described above, a plurality of first correction pull-up transistors 232a are provided, and at least one is turned on and off according to the first control signal (V c11pu ). The impedance of the first pull-up transistor PU1 is corrected so that the output voltage corresponding to logic '11' is output based on the first correction pull-up transistor 232a being turned on and off according to the first control signal (V c11pu ). You can.

제1 교정 풀다운 트랜지스터(233a)는 상술한 바와 같이 복수 개가 구비되며, 제4 제어 신호(Vc00pd)에 따라 적어도 하나가 온오프된다. 제4 제어 신호(Vc00pd)에 따라 제1 교정 풀다운 트랜지스터(233a)가 온오프됨에 기초하여 논리 '00'에 대응되는 출력 전압이 출력될 수 있도록 제1 풀다운 트랜지스터(PD1)의 임피던스가 교정될 수 있다.As described above, a plurality of first correction pull-down transistors 233a are provided, and at least one is turned on and off according to the fourth control signal V c00pd . The impedance of the first pull-down transistor PD1 is corrected so that the output voltage corresponding to logic '00' is output based on the first correction pull-down transistor 233a being turned on and off according to the fourth control signal (V c00pd ). You can.

제2 교정 풀업 트랜지스터(232b)는 상술한 바와 같이 복수 개가 구비되며, 제2-1 제어 신호(Vc10pu)에 따라 적어도 하나가 온오프된다. 제2-1 제어 신호(Vc10pu)에 따라 제2 교정 풀업 트랜지스터(232b)가 온오프됨에 기초하여 논리 '10'에 대응되는 출력 전압이 출력될 수 있도록 제2 풀업 트랜지스터(PU2)의 임피던스가 교정될 수 있다. 제2-1 제어 신호(Vc10pu)의 인가에 따른 제2 교정 풀업 트랜지스터(232b)의 동작은 상술한 바와 같이 제1 온-칩 임피던스(Zon1)가 출력 노드(nout)에 연결된 상태에서 수행될 수 있다.As described above, a plurality of second correction pull-up transistors 232b are provided, and at least one is turned on and off according to the 2-1 control signal V c10pu . The impedance of the second pull-up transistor PU2 is adjusted so that the output voltage corresponding to logic '10' is output based on the second correction pull-up transistor 232b being turned on and off according to the 2-1 control signal (V c10pu ). It can be corrected. The operation of the second correction pull-up transistor 232b according to the application of the 2-1 control signal (V c10pu ) is performed with the first on-chip impedance (Zon1) connected to the output node (nout) as described above. You can.

제2 교정 풀다운 트랜지스터(233b)는 상술한 바와 같이 복수 개가 구비되며, 제2-2 제어 신호(Vc10pd)에 따라 적어도 하나가 온오프된다. 제2-2 제어 신호(Vc10pd)에 따라 제2 교정 풀다운 트랜지스터(233b)가 온오프됨에 기초하여 논리 '10'에 대응되는 출력 전압이 출력될 수 있도록 제2 풀다운 트랜지스터(PD2)의 임피던스가 교정될 수 있다. 제2-2 제어 신호(Vc10pd)의 인가에 따른 제2 교정 풀다운 트랜지스터(233b)의 동작은 제2-1 제어 신호(Vc01pu)의 인가에 따른 제2 교정 풀업 트랜지스터(232b)의 동작 이후에 순차적으로 수행될 수 있을 것이다.As described above, a plurality of second correction pull-down transistors 233b are provided, and at least one is turned on and off according to the 2-2 control signal V c10pd . The impedance of the second pull-down transistor PD2 is adjusted so that the output voltage corresponding to logic '10' is output based on the second correction pull-down transistor 233b being turned on and off according to the 2-2 control signal (V c10pd ). It can be corrected. The operation of the second correction pull-down transistor 233b according to the application of the 2-2 control signal (V c10pd ) is after the operation of the second correction pull-up transistor 232b according to the application of the 2-1 control signal (V c01pu ). It may be performed sequentially.

제3 교정 풀업 트랜지스터(232c)는 상술한 바와 같이 복수 개가 구비되며, 제3-1 제어 신호(Vc01pu)에 따라 적어도 하나가 온오프된다. 제3-1 제어 신호(Vc01pu)에 따라 제3 교정 풀업 트랜지스터(232c)가 온오프됨에 기초하여 논리 '01'에 대응되는 출력 전압이 출력될 수 있도록 제3 풀업 트랜지스터(PU3)의 임피던스가 교정될 수 있다. 제3-1 제어 신호(Vc01pu)의 인가에 따른 제3 교정 풀업 트랜지스터(232c)의 동작은 상술한 바와 같이 제2 온-칩 임피던스(Zon2)가 출력 노드(nout)에 연결된 상태에서 수행될 수 있다.As described above, a plurality of third correction pull-up transistors 232c are provided, and at least one is turned on and off according to the 3-1 control signal V c01pu . Based on the third correction pull-up transistor 232c turning on and off according to the 3-1 control signal (V c01pu ), the impedance of the third pull-up transistor PU3 is adjusted so that the output voltage corresponding to logic '01' is output. It can be corrected. The operation of the third correction pull-up transistor 232c according to the application of the 3-1 control signal (V c01pu ) is performed with the second on-chip impedance (Zon2) connected to the output node (nout) as described above. You can.

제3 교정 풀다운 트랜지스터(233c)는 상술한 바와 같이 복수 개가 구비되며, 제3-2 제어 신호(Vc01pd)에 따라 적어도 하나가 온오프된다. 제3-2 제어 신호(Vc01pd)에 따라 제3 교정 풀다운 트랜지스터(233c)가 온오프됨에 기초하여 논리 '01'에 대응되는 출력 전압이 출력될 수 있도록 제3 풀다운 트랜지스터(PD3)의 임피던스가 교정될 수 있다. 제3-2 제어 신호(Vc01pd)의 인가에 따른 제3 교정 풀다운 트랜지스터(233c)의 동작은 제3-1 제어 신호(Vc01pu)의 인가에 따른 제3 교정 풀업 트랜지스터(232c)의 동작 이후에 순차적으로 수행될 수 있을 것이다.As described above, a plurality of third correction pull-down transistors 233c are provided, and at least one is turned on and off according to the 3-2 control signal (V c01pd ). Based on the third correction pull-down transistor 233c turning on and off according to the 3-2 control signal (V c01pd ), the impedance of the third pull-down transistor PD3 is adjusted so that the output voltage corresponding to logic '01' is output. It can be corrected. The operation of the third correction pull-down transistor 233c according to the application of the 3-2 control signal (V c01pd ) is after the operation of the third correction pull-up transistor 232c according to the application of the 3-1 control signal (V c01pu ). It may be performed sequentially.

상술한 도 8에 따른 실시예 외에도, 본 발명은 제1 내지 제3 풀업 트랜지스터(PU1 내지 PU3) 및 제1 내지 제3 풀다운 트랜지스터(PD1 내지 PD3)의 출력 임피던스를 교정하기 위한 다양한 실시예들을 포함할 수 있을 것이다. 예컨대, PAM-4 신호의 각 레벨에 따라 적어도 하나의 온-칩 임피던스(233) 및 오프-칩 임피던스(Zoff)가 연결될 때 출력 임피던스의 교정이 수행되는 다양한 실시예들이 본 발명에 포함될 수 있을 것이다. In addition to the embodiment according to FIG. 8 described above, the present invention includes various embodiments for correcting the output impedance of the first to third pull-up transistors (PU1 to PU3) and the first to third pull-down transistors (PD1 to PD3) You can do it. For example, various embodiments in which output impedance correction is performed when at least one on-chip impedance 233 and an off-chip impedance (Zoff) are connected according to each level of the PAM-4 signal may be included in the present invention. .

일 실시예에 따르면, 도 8과 달리 제1 내지 제3 풀업 트랜지스터(PU1 내지 PU3) 및 제1 내지 제3 풀다운 트랜지스터(PD1 내지 PD3)의 게이트에 인가되는 제어 신호의 크기를 변경시키는 것에 기초하여 출력 임피던스의 교정이 수행될 수도 있을 것이다.According to one embodiment, unlike FIG. 8, based on changing the size of the control signal applied to the gates of the first to third pull-up transistors (PU1 to PU3) and the first to third pull-down transistors (PD1 to PD3) Calibration of the output impedance may also be performed.

상술한 본 발명의 다양한 실시예들에 따르면, PAM-4 신호를 생성하는 DQ 드라이버와 동일한 구성을 갖는 복제 드라이버가 구비됨으로써 DQ 드라이버의 출력단의 출력 전압이 PAM-4 신호의 각각의 레벨에 따라 대응되는 전압을 갖도록 출력 임피던스가 교정될 수 있다. 특히, 복제 드라이버가 사용됨으로써 DQ 드라이버의 출력 임피던스가 효과적으로 교정될 수 있다. 이는 물론 다양한 실시예들에 따라 온-칩 임피던스와 오프-칩 임피던스가 각 레벨에 따라 적절하게 연결된 상태로 수행됨으로써 칩 패드의 사용을 줄이고 공정 변동에 강인할 수 있다. According to the various embodiments of the present invention described above, a replica driver having the same configuration as the DQ driver that generates the PAM-4 signal is provided, so that the output voltage of the output stage of the DQ driver corresponds to each level of the PAM-4 signal. The output impedance can be corrected to have a voltage that is In particular, the output impedance of the DQ driver can be effectively corrected by using a duplicate driver. Of course, according to various embodiments, this can be performed with the on-chip impedance and off-chip impedance appropriately connected according to each level, thereby reducing the use of chip pads and making it robust to process variations.

도 9는 본 발명의 일 실시예에 따른 PAM-4 신호 생성 방법의 순서도이다. Figure 9 is a flowchart of a PAM-4 signal generation method according to an embodiment of the present invention.

도 9를 참조하면, S110에서, PAM-4 송신기는 4-레벨에 따른 복수의 트랜지스터 중 적어도 하나를 동작한다. 예를 들어, 상술한 바와 같이, 풀업 트랜지스터 및 풀다운 트랜지스터가 4-레벨 각각에 따라 온오프되도록 동작할 수 있다.Referring to FIG. 9, in S110, the PAM-4 transmitter operates at least one of a plurality of transistors according to 4 levels. For example, as described above, the pull-up transistor and the pull-down transistor may be operated to turn on and off according to each of the four levels.

S120에서, PAM-4 송신기는 적어도 하나의 온-칩 임피던스 및 오프-칩 임피던스 중 적어도 하나를 출력 노드에 연결한다. 예를 들어, 오프-칩 임피던스는 출력 노드에 항상 연결되되, 적어도 하나의 온-칩 임피던스는 적어도 하나의 스위치에 따라 4-레벨 각각에 대응되어 연결될 수 있다.At S120, the PAM-4 transmitter connects at least one of the on-chip impedance and at least one of the off-chip impedance to the output node. For example, the off-chip impedance is always connected to the output node, but at least one on-chip impedance may be connected corresponding to each of the four levels according to at least one switch.

S130에서, PAM-4 송신기는 출력 노드의 전압인 출력 전압을 계산한다.At S130, the PAM-4 transmitter calculates the output voltage, which is the voltage at the output node.

S140에서, PAM-4 송신기는 계산된 출력 노드의 전압과 기 설정된 4-레벨 전압을 비교한다.In S140, the PAM-4 transmitter compares the calculated output node voltage with the preset 4-level voltage.

만약 출력 노드의 전압과 기 설정된 4-레벨 전압이 동일한 경우, PAM-4 신호 생성 방법은 종료된다.If the voltage of the output node and the preset 4-level voltage are the same, the PAM-4 signal generation method ends.

만약 출력 노드의 전압과 기 설정된 4-레벨 전압이 동일하지 않은 경우, S150에서 PAM-4 송신기는 출력 임피던스를 교정한다. 출력 임피던스의 교정은 출력 노드의 전압이 기 설정된 4-레벨 전압에 대응되도록 수행될 수 있다.If the voltage of the output node and the preset 4-level voltage are not the same, the PAM-4 transmitter corrects the output impedance in S150. Calibration of the output impedance can be performed so that the voltage of the output node corresponds to a preset 4-level voltage.

도 10 및 도 11은 본 발명의 다양한 실시예들에 따른 PAM-4 송신기 동작에 따른 시뮬레이션 결과를 도시한 것이다.Figures 10 and 11 show simulation results according to the operation of a PAM-4 transmitter according to various embodiments of the present invention.

도 10을 참조하면, 상술한 실시예들에 따라 적어도 하나의 온-칩 임피던스는 오프-칩 임피던스와 병렬로 연결되므로, 온-칩 임피던스에서 공정 변동에 따른 예측할 수 없는 임피던스 변화(±△Z)가 발생하더라도 그 영향이 최소화됨을 확인할 수 있다. 예를 들어, 도시된 바와 같이 임피던스 변화가 최대 10옴까지 발생하더라도, 병렬 저항(ZPAR)은 0.595 또는 1.481옴에 그치는 것을 확인할 수 있다.Referring to FIG. 10, according to the above-described embodiments, at least one on-chip impedance is connected in parallel with the off-chip impedance, so unpredictable impedance change (±△Z) due to process variation in the on-chip impedance. Even if it occurs, it can be confirmed that the impact is minimized. For example, as shown, even if the impedance change occurs up to 10 ohms, the parallel resistance (Z PAR ) can be confirmed to be only 0.595 or 1.481 ohms.

도 11을 참조하면, 몬테 카를로 시뮬레이션에 따라 공정 변동의 영향을 확인하면, 온-칩 임피던스와 오프-칩 임피던스가 병렬화되기 전에는 각각의 온-칩 임피던스는 6.27옴과 11.8옴의 표준 편차를 가진다. 그러나, 서로 병렬 처리될 경우 표준 편차가 각각 1.01옴과 0.75옴까지 줄어드는 것을 확인할 수 있다.Referring to FIG. 11, when the effect of process variation is confirmed according to Monte Carlo simulation, before the on-chip impedance and the off-chip impedance are parallelized, each on-chip impedance has a standard deviation of 6.27 ohm and 11.8 ohm. However, when processed in parallel, it can be seen that the standard deviation is reduced to 1.01 ohm and 0.75 ohm, respectively.

상술한 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술한 실시 예들 이외에도, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술한 실시 예들에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.The above-described details are specific embodiments for carrying out the present invention. In addition to the above-described embodiments, the present invention will also include embodiments that can be simply changed or easily changed in design. In addition, the present invention will also include technologies that can be easily modified and implemented using the embodiments. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by the claims and equivalents of the present invention as well as the claims described later.

100, 200: PAM-4 송신기
120: 온-칩 회로 140: 드라이버
160: 적어도 하나의 스위치 180: 적어도 하나의 온-칩 임피던스100, 200: PAM-4 transmitter
120: On-chip circuit 140: Driver
160: at least one switch 180: at least one on-chip impedance

Claims (10)

복수의 트랜지스터를 포함하고, 상기 복수의 트랜지스터 중 적어도 하나를 구동하여 4-레벨을 갖는 PAM-4 신호를 생성하도록 구성되는 드라이버;
상기 드라이버의 출력단과 온-칩 구조를 갖도록 연결되는 적어도 하나의 온-칩 임피던스;
상기 드라이버의 출력단과 오프-칩 구조를 갖도록 연결되는 오프-칩 임피던스; 및
상기 드라이버의 출력단과 상기 적어도 하나의 온-칩 임피던스 사이에 연결되고, 상기 4-레벨에 따라 온 또는 오프되는 적어도 하나의 스위치를 포함하고,
상기 적어도 하나의 온-칩 임피던스가 상기 4-레벨 각각에 대하여 온 또는 오프되는 것에 기초하여 상기 드라이버의 출력단의 출력 임피던스가 교정되고,
상기 복수의 트랜지스터는:
상기 4-레벨 중 논리 '11'에 대응되는 PAM-4 신호를 출력하기 위한 제1 풀업 트랜지스터;
상기 4-레벨 중 논리 '00'에 대응되는 PAM-4 신호를 출력하기 위한 제1 풀다운 트랜지스터;
상기 4-레벨 중 논리 '10'에 대응되는 PAM-4 신호를 출력하기 위한 제2 풀업 트랜지스터 및 제2 풀다운 트랜지스터; 및
상기 4-레벨 중 논리 '01'에 대응되는 PAM-4 신호를 출력하기 위한 제3 풀업 트랜지스터 및 제3 풀다운 트랜지스터를 포함하는 PAM-4 송신기.
a driver comprising a plurality of transistors and configured to drive at least one of the plurality of transistors to generate a PAM-4 signal having 4 levels;
at least one on-chip impedance connected to the output terminal of the driver to have an on-chip structure;
an off-chip impedance connected to the output terminal of the driver to have an off-chip structure; and
At least one switch is connected between the output terminal of the driver and the at least one on-chip impedance and is turned on or off according to the 4-level,
The output impedance of the output stage of the driver is calibrated based on whether the at least one on-chip impedance is turned on or off for each of the four levels,
The plurality of transistors are:
A first pull-up transistor for outputting a PAM-4 signal corresponding to logic '11' among the 4 levels;
A first pull-down transistor for outputting a PAM-4 signal corresponding to logic '00' among the 4 levels;
a second pull-up transistor and a second pull-down transistor for outputting a PAM-4 signal corresponding to logic '10' among the 4 levels; and
A PAM-4 transmitter including a third pull-up transistor and a third pull-down transistor for outputting a PAM-4 signal corresponding to logic '01' among the 4 levels.
 삭제delete 제1항에 있어서,
상기 4-레벨 중 논리 '10' 또는 논리 '01'에 대응되는 PAM-4 신호를 출력할 경우, 상기 적어도 하나의 온-칩 임피던스 중 어느 하나는 상기 적어도 하나의 스위치에 의해 상기 드라이버의 출력단에 연결되는 PAM-4 송신기.
According to paragraph 1,
When outputting a PAM-4 signal corresponding to logic '10' or logic '01' among the 4-levels, any one of the at least one on-chip impedance is connected to the output terminal of the driver by the at least one switch. PAM-4 transmitter connected.
 제1항에 있어서,
상기 적어도 하나의 온-칩 임피던스와 상기 오프-칩 임피던스는 병렬로 연결되는 PAM-4 송신기.
According to paragraph 1,
The PAM-4 transmitter wherein the at least one on-chip impedance and the off-chip impedance are connected in parallel.
 제1항에 있어서,
상기 적어도 하나의 온-칩 임피던스는 제1 온-칩 임피던스 및 상기 제1 온-칩 임피던스와 다른 임피던스 크기를 갖는 제2 온-칩 임피던스를 포함하는 PAM-4 송신기.
According to paragraph 1,
The at least one on-chip impedance includes a first on-chip impedance and a second on-chip impedance having an impedance magnitude different from the first on-chip impedance.
 제5항에 있어서,
상기 제2 풀업 트랜지스터의 출력 임피던스는 상기 제1 온-칩 임피던스와 연결될 때 상기 드라이버의 출력단의 전압이 상기 논리 '10'에 대응되는 전압 레벨을 갖도록 교정되는 PAM-4 송신기.
According to clause 5,
The output impedance of the second pull-up transistor is corrected so that the voltage of the output terminal of the driver has a voltage level corresponding to the logic '10' when connected to the first on-chip impedance.
 제5항에 있어서,
상기 제3 풀업 트랜지스터의 출력 임피던스는 상기 제2 온-칩 임피던스와 연결될 때 상기 드라이버의 출력단의 전압이 상기 논리 '01'에 대응되는 전압 레벨을 갖도록 교정되는 PAM-4 송신기.
According to clause 5,
The output impedance of the third pull-up transistor is corrected so that the voltage of the output terminal of the driver has a voltage level corresponding to the logic '01' when connected to the second on-chip impedance.
 복수의 트랜지스터를 포함하고, 상기 복수의 트랜지스터 중 적어도 하나를 구동하여 각각이 4-레벨을 갖는 PAM-4 신호를 생성하도록 구성되는 복수의 드라이버; 및
상기 복수의 드라이버에 연결되어 상기 복수의 드라이버 각각의 출력단의 임피던스를 교정하도록 구성되는 교정 회로를 포함하고,
상기 교정 회로는:
상기 복수의 드라이버 각각과 동일한 구조를 갖도록 구성된 복제 드라이버;
상기 복제 드라이버의 출력단과 온-칩 구조를 갖도록 연결되는 적어도 하나의 온-칩 임피던스;
상기 복제 드라이버의 출력단과 오프-칩 구조를 갖도록 연결되는 오프-칩 임피던스; 및
상기 적어도 하나의 온-칩 임피던스가 상기 4-레벨 각각에 대하여 온 또는 오프될 경우 상기 복제 드라이버의 출력단의 임피던스를 계산하고, 계산된 값에 기초하여 상기 복수의 드라이버에 상기 복수의 드라이버 각각의 출력단의 임피던스를 교정하기 위한 제어 신호를 인가하는 임피던스 교정부를 포함하고,
상기 복수의 트랜지스터는:
상기 4-레벨 중 논리 '11'에 대응되는 PAM-4 신호를 출력하기 위한 제1 풀업 트랜지스터;
상기 4-레벨 중 논리 '00'에 대응되는 PAM-4 신호를 출력하기 위한 제1 풀다운 트랜지스터;
상기 4-레벨 중 논리 '10'에 대응되는 PAM-4 신호를 출력하기 위한 제2 풀업 트랜지스터 및 제2 풀다운 트랜지스터; 및
상기 4-레벨 중 논리 '01'에 대응되는 PAM-4 신호를 출력하기 위한 제3 풀업 트랜지스터 및 제3 풀다운 트랜지스터를 포함하는 PAM-4 송신기.
a plurality of drivers including a plurality of transistors and configured to drive at least one of the plurality of transistors to generate a PAM-4 signal each having 4 levels; and
A calibration circuit connected to the plurality of drivers and configured to correct the impedance of an output terminal of each of the plurality of drivers,
The calibration circuit is:
a duplicate driver configured to have the same structure as each of the plurality of drivers;
at least one on-chip impedance connected to the output terminal of the replica driver to have an on-chip structure;
an off-chip impedance connected to the output terminal of the replica driver to have an off-chip structure; and
When the at least one on-chip impedance is turned on or off for each of the 4 levels, the impedance of the output terminal of the replica driver is calculated, and the output terminal of each of the plurality of drivers is connected to the plurality of drivers based on the calculated value. It includes an impedance correction unit that applies a control signal to correct the impedance of
The plurality of transistors are:
A first pull-up transistor for outputting a PAM-4 signal corresponding to logic '11' among the 4 levels;
A first pull-down transistor for outputting a PAM-4 signal corresponding to logic '00' among the 4 levels;
a second pull-up transistor and a second pull-down transistor for outputting a PAM-4 signal corresponding to logic '10' among the 4 levels; and
A PAM-4 transmitter including a third pull-up transistor and a third pull-down transistor for outputting a PAM-4 signal corresponding to logic '01' among the 4 levels.
 제8항에 있어서,
상기 적어도 하나의 온-칩 임피던스와 상기 오프-칩 임피던스는 병렬로 연결되는 PAM-4 송신기.
According to clause 8,
The PAM-4 transmitter wherein the at least one on-chip impedance and the off-chip impedance are connected in parallel.
 제8항에 있어서,
상기 복수의 드라이버의 출력단의 임피던스는 상기 제어 신호에 기초하여 상기 복수의 드라이버의 출력단의 전압이 상기 4-레벨에 대응되는 전압 레벨을 갖도록 교정되는 PAM-4 송신기.
According to clause 8,
The impedance of the output terminals of the plurality of drivers is corrected based on the control signal so that the voltage of the output terminals of the plurality of drivers has a voltage level corresponding to the 4-level.
KR1020220087341A 2022-07-15 2022-07-15 Pam-4 transmitter with zq calibration KR102636020B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220087341A KR102636020B1 (en) 2022-07-15 2022-07-15 Pam-4 transmitter with zq calibration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220087341A KR102636020B1 (en) 2022-07-15 2022-07-15 Pam-4 transmitter with zq calibration

Publications (2)

Publication Number Publication Date
KR20240010158A KR20240010158A (en) 2024-01-23
KR102636020B1 true KR102636020B1 (en) 2024-02-08

Family

ID=89713865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220087341A KR102636020B1 (en) 2022-07-15 2022-07-15 Pam-4 transmitter with zq calibration

Country Status (1)

Country Link
KR (1) KR102636020B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699828B1 (en) * 2004-10-11 2007-03-27 삼성전자주식회사 Impedance calibration circuit, integrated circuit with the impedance calibration circuit, and method of adjusting impedance of output driver using the impedance calibration circuit in the integrated circuit
KR102203390B1 (en) 2019-02-14 2021-01-18 고려대학교 산학협력단 Apparatus and method for single-ended pulse amplitude modulation-3 signaling
US11113212B2 (en) 2018-10-23 2021-09-07 Micron Technology, Inc. Multi-level receiver with termination-off mode

Also Published As

Publication number Publication date
KR20240010158A (en) 2024-01-23

Similar Documents

Publication Publication Date Title
US8120381B2 (en) Impedance adjusting device
KR100875673B1 (en) On-die termination device and its calibration method
KR100879783B1 (en) On Die Termination Device and Semiconcuctor Memory Device including thereof
US20060226868A1 (en) Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device
US20100308861A1 (en) Termination circuit and impedance matching device including the same
JP5031258B2 (en) Impedance control circuit and impedance control method in semiconductor device
US8564274B2 (en) Reference voltage generation for single-ended communication channels
KR100886644B1 (en) Calibration circuit for on die termination device
US8198912B1 (en) Driver circuit correction arm decoupling resistance in steady state mode
KR20090061279A (en) Calibration circuit of on die termonation device
US20040164763A1 (en) Semiconductor device with impedance calibration function
US10580466B2 (en) Transmitting device using calibration circuit, semiconductor apparatus and system including the same
KR20100104686A (en) Semiconductor device capable of impendence calibration code transmission line test
KR100820783B1 (en) On die termination device with reduced mismatch
US8842745B2 (en) Transmission unit adopting a differential voltage driving system, transmission unit and receiving unit selectively adopting a differential current driving system, differential voltage driving system, and interface system
US11972833B2 (en) Calibration circuit and semiconductor device including the same
EP4070454A1 (en) Calibrating resistance for data drivers
KR20130072056A (en) Impedance code generating circuit and semiconductor device including the same
KR102636020B1 (en) Pam-4 transmitter with zq calibration
US10491216B2 (en) Termination circuit, semiconductor device and operating method thereof
KR101175245B1 (en) Circuit for impedance adjusting and integrarted circuit chip including the same
KR100568875B1 (en) Output driver for use in semiconductor device
KR20090022043A (en) Calibration circuit for on die termination device
KR102310508B1 (en) Circuit for impedance adjusting and integrated circuit including the same
US11316520B2 (en) Transmitter for transmitting multi-bit data

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant