KR102632919B1 - 사이드링크를 위한 nr 시스템에서 동기화 신호 블록을 구성하는 방법 및 장치 - Google Patents

사이드링크를 위한 nr 시스템에서 동기화 신호 블록을 구성하는 방법 및 장치 Download PDF

Info

Publication number
KR102632919B1
KR102632919B1 KR1020180116531A KR20180116531A KR102632919B1 KR 102632919 B1 KR102632919 B1 KR 102632919B1 KR 1020180116531 A KR1020180116531 A KR 1020180116531A KR 20180116531 A KR20180116531 A KR 20180116531A KR 102632919 B1 KR102632919 B1 KR 102632919B1
Authority
KR
South Korea
Prior art keywords
ssb
window
offset
index
ssbs
Prior art date
Application number
KR1020180116531A
Other languages
English (en)
Other versions
KR20200036644A (ko
Inventor
윤성준
Original Assignee
주식회사 아이티엘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엘 filed Critical 주식회사 아이티엘
Priority to KR1020180116531A priority Critical patent/KR102632919B1/ko
Publication of KR20200036644A publication Critical patent/KR20200036644A/ko
Application granted granted Critical
Publication of KR102632919B1 publication Critical patent/KR102632919B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/50—Allocation or scheduling criteria for wireless resources
    • H04W72/53—Allocation or scheduling criteria for wireless resources based on regulatory allocation policies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W92/00—Interfaces specially adapted for wireless communication networks
    • H04W92/16—Interfaces between hierarchically similar devices
    • H04W92/18—Interfaces between hierarchically similar devices between terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 NR 시스템에서 단말이 SSB를 수신하는 방법을 제공할 수 있다. 이때, 단말이 SSB를 수신하는 방법은 단말이 SL-SSB 오프셋 정보를 수신하는 단계, SL-SSB 오프셋에 기초하여 SL-SSB 윈도우를 설정하는 단계 및 설정된 SL-SSB 윈도우에서 SL-SSB를 수신하는 단계를 포함할 수 있다. 이때, SL-SSB 윈도우와 DL-SSB 윈도우가 일치하는 경우, SL-SSB 윈도우 내에서 SL-SSB 인덱스는 DL-SSB 인덱스와 중첩되지 않게 배치될 수 있다.

Description

사이드링크를 위한 NR 시스템에서 동기화 신호 블록을 구성하는 방법 및 장치 {METHOD AND APPARATUS FOR CONFIGURATIONS OF SYNCHRONIZATION SIGNAL BLOCK FOR SIDELINK IN NR SYSTEM}
본 발명은 NR(New Radio) 시스템에서 사이드링크(Sidelink)를 위한 동기화 신호 블록(Synchronization Signal Block, SSB)을 구성하는 방법 및 장치에 대한 것이다. 보다 상세하게는, 본 발명은 NR 시스템에서 사이드링크를 위한 SSB를 구성하고, 이를 송수신하는 방법 및 장치에 대한 것이다.
ITU(International Telecommunication Union)에서는 IMT(International Mobile Telecommunication) 프레임워크 및 표준에 대해서 개발하고 있으며, 최근에는 "IMT for 2020 and beyond"라 칭하여지는 프로그램을 통하여 5세대(5G) 통신을 위한 논의를 진행 중이다.
"IMT for 2020 and beyond" 에서 제시하는 요구사항들을 충족하기 위해서, 3GPP(3rd Generation Partnership Project) NR(New Radio) 시스템은 다양한 시나리오, 서비스 요구사항, 잠재적인 시스템 호환성 등을 고려하여, 시간-주파수 자원 단위 기준에 대한 다양한 뉴머롤로지(numerology)를 지원하는 방향으로 논의되고 있다.
본 발명은 사이드링크를 위한 NR 시스템에서 SSB를 구성하는 방법 및 장치를 제공할 수 있다.
본 발명은 사이드링크를 위한 NR 시스템에서 DL(Downlink)-SSB를 고려하여 SL(Sidelink)-SSB를 구성하는 방법 및 장치를 제공할 수 있다.
본 발명은 SCS(Subcarrier Spacing) 및 최대 SSB 수를 고려하여 SL-SSB가 할당되는 위치를 결정하는 방법 및 장치를 제공할 수 있다.
본 발명은 DL-SSB 윈도우 및 SL-SSB 윈도우 일치 여부에 기초하여 SL-SSB가 할당되는 위치를 결정하는 방법 및 장치를 제공할 수 있다.
본 발명은 NR 시스템에서 단말이 SSB를 수신하는 방법을 제공할 수 있다. 이때, 단말이 SSB를 수신하는 방법은 단말이 SL-SSB 오프셋 정보를 수신하는 단계, SL-SSB 오프셋에 기초하여 SL-SSB 윈도우를 설정하는 단계 및 설정된 SL-SSB 윈도우에서 SL-SSB를 수신하는 단계를 포함할 수 있다. 이때, SL-SSB 윈도우와 DL-SSB 윈도우가 일치하는 경우, SL-SSB 윈도우 내에서 SL-SSB 인덱스는 DL-SSB 인덱스와 중첩되지 않게 배치될 수 있다.
본 개시에 대하여 위에서 간략하게 요약된 특징들은 후술하는 본 개시의 상세한 설명의 예시적인 양상일 뿐이며, 본 개시의 범위를 제한하는 것은 아니다.
본 개시에 따르면, 본 발명은 사이드링크를 위한 NR 시스템에서 SSB를 구성하는 방법 및 장치를 제공할 수 있다.
본 개시에 따르면, 사이드링크를 위한 NR 시스템에서 DL-SSB를 고려하여 SL-SSB를 구성하는 방법 및 장치를 제공할 수 있다.
본 개시에 따르면, SCS 및 최대 SSB 수를 고려하여 SL-SSB가 할당되는 위치를 결정하는 방법 및 장치를 제공할 수 있다.
본 개시에 따르면, DL-SSB 윈도우 및 SL-SSB 윈도우 일치 여부에 기초하여 SL-SSB가 할당되는 위치를 결정하는 방법 및 장치를 제공할 수 있다.
본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 개시가 적용될 수 있는 V2X 시나리오를 설명하기 위한 도면이다.
도 2는 본 개시가 적용될 수 있는 V2X 시나리오를 설명하기 위한 도면이다.
도 3은 본 개시가 적용될 수 있는 V2X 시나리오를 설명하기 위한 도면이다.
도 4는 본 개시가 적용될 수 있는 V2X 관련 서비스를 나타낸 도면이다.
도 5는 본 개시가 적용될 수 있는 하향링크/상향링크 전송을 위한 프레임 구조를 나타낸 도면이다.
도 6은 본 개시가 적용될 수 있는 자원 그리드 및 자원 블록을 나타낸 도면이다.
도 7은 본 개시가 적용될 수 있는 하향링크 동기화 신호를 나타낸 도면이다.
도 8은 본 개시가 적용될 수 있는 동기화 신호 전송에서 복수의 빔을 통한 전송을 수행하는 방법을 나타낸 도면이다.
도 9는 본 개시가 적용될 수 있는 동기화 신호 전송에서 복수의 빔을 통한 전송을 고려할 경우의 동기화 신호 프레임 구조를 나타낸 도면이다.
도 10은 본 개시가 적용될 수 있는 동기화 신호 블록의 구조를 나타낸 도면이다.
도 11은 본 개시가 적용될 수 있는 DL-SSB 윈도우와 SL-SSB 윈도우가 일치하는 경우를 나타낸 도면이다.
도 12는 본 개시가 적용될 수 있는 DL-SSB 및 SL-SSB 위치를 결정하는 방법을 나타낸 도면이다.
도 13은 본 개시가 적용될 수 있는 DL-SSB 및 SL-SSB 위치를 결정하는 방법을 나타낸 도면이다.
도 14는 본 개시가 적용될 수 있는 DL-SSB 및 SL-SSB 위치를 결정하는 방법을 나타낸 도면이다.
도 15는 본 개시가 적용될 수 있는 DL-SSB 및 SL-SSB 위치를 결정하는 방법을 나타낸 도면이다.
도 16은 SL-SSB의 윈도우가 1ms 단위로 설정되는 경우를 나타낸 도면이다.
도 17은 본 개시가 적용될 수 있는 DL-SSB 및 SL-SSB 위치를 결정하는 방법을 나타낸 도면이다.
도 18은 본 개시가 적용될 수 있는 DL-SSB 및 SL-SSB 위치를 결정하는 방법을 나타낸 도면이다.
도 19는 본 개시가 적용될 수 있는 DL-SSB 및 SL-SSB 위치를 결정하는 방법을 나타낸 도면이다.
도 20은 본 개시가 적용될 수 있는 단말이 SSB를 수신하는 방법을 나타낸 순서도이다.
도 21은 본 개시가 적용될 수 있는 단말이 SSB를 수신하는 방법을 나타낸 순서도이다.
도 22는 본 개시가 적용될 수 있는 기지국 장치 및 단말 장치의 구성을 나타내는 도면이다.
이하에서는 첨부한 도면을 참고로 하여 본 개시의 실시예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나, 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 개시의 실시예를 설명함에 있어서 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그에 대한 상세한 설명은 생략한다. 그리고, 도면에서 본 개시에 대한 설명과 관계없는 부분은 생략하였으며, 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본 개시에 있어서, 어떤 구성요소가 다른 구성요소와 "연결", "결합" 또는 "접속"되어 있다고 할 때, 이는 직접적인 연결관계뿐만 아니라, 그 중간에 또 다른 구성요소가 존재하는 간접적인 연결관계도 포함할 수 있다. 또한 어떤 구성요소가 다른 구성요소를 "포함한다" 또는 "가진다"고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 배제하는 것이 아니라 또 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 개시에 있어서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용되며, 특별히 언급되지 않는 한 구성요소들간의 순서 또는 중요도 등을 한정하지 않는다. 따라서, 본 개시의 범위 내에서 일 실시예에서의 제1 구성요소는 다른 실시예에서 제2 구성요소라고 칭할 수도 있고, 마찬가지로 일 실시예에서의 제2 구성요소를 다른 실시예에서 제1 구성요소라고 칭할 수도 있다.
본 개시에 있어서, 서로 구별되는 구성요소들은 각각의 특징을 명확하게 설명하기 위함이며, 구성요소들이 반드시 분리되는 것을 의미하지는 않는다. 즉, 복수의 구성요소가 통합되어 하나의 하드웨어 또는 소프트웨어 단위로 이루어질 수도 있고, 하나의 구성요소가 분산되어 복수의 하드웨어 또는 소프트웨어 단위로 이루어질 수도 있다. 따라서, 별도로 언급하지 않더라도 이와 같이 통합된 또는 분산된 실시예도 본 개시의 범위에 포함된다.
본 개시에 있어서, 다양한 실시예에서 설명하는 구성요소들이 반드시 필수적인 구성요소들은 의미하는 것은 아니며, 일부는 선택적인 구성요소일 수 있다. 따라서, 일 실시예에서 설명하는 구성요소들의 부분집합으로 구성되는 실시예도 본 개시의 범위에 포함된다. 또한, 다양한 실시예에서 설명하는 구성요소들에 추가적으로 다른 구성요소를 포함하는 실시예도 본 개시의 범위에 포함된다.
또한 본 명세서는 무선 통신 네트워크를 대상으로 설명하며, 무선 통신 네트워크에서 이루어지는 작업은 해당 무선 통신 네트워크를 관할하는 시스템(예를 들어 기지국)에서 네트워크를 제어하고 데이터를 송신하는 과정에서 이루어지거나, 해당 무선 네트워크에 결합한 단말에서 작업이 이루어질 수 있다.
즉, 기지국을 포함하는 다수의 네트워크 노드들(network nodes)로 이루어지는 네트워크에서 단말과의 통신을 위해 수행되는 다양한 동작들은 기지국 또는 기지국 이외의 다른 네트워크 노드들에 의해 수행될 수 있음은 자명하다. '기지국(Base Station, BS)'은 고정국(fixed station), Node B, eNodeB(eNB), gNodeB(gNB), ng-eNB, 액세스 포인트(Access Point, AP) 등의 용어에 의해 대체될 수 있다. 또한, '단말(terminal)'은 UE(User Equipment), MS(Mobile Station), MSS(Mobile Subscriber Station), SS(Subscriber Station), 비-AP 스테이션(non-AP STA) 등의 용어로 대체될 수 있다.
본 개시에서, 채널을 전송 또는 수신한다는 것은 해당 채널을 통해서 정보 또는 신호를 전송 또는 수신한다는 의미를 포함한다. 예를 들어, 제어 채널을 전송한다는 것은, 제어 채널을 통해서 제어 정보 또는 신호를 전송한다는 것을 의미한다. 유사하게, 데이터 채널을 전송한다는 것은, 데이터 채널을 통해서 데이터 정보 또는 신호를 전송한다는 것을 의미한다.
이하의 설명에 있어서, 본 개시의 다양한 예시들이 적용되는 시스템을 기존의 시스템과 구별하기 위한 목적으로 NR 시스템이라는 용어를 사용하지만, 본 개시의 범위가 이러한 용어에 의해 제한되는 것은 아니다.
일 예로, NR 시스템에서는 다양한 시나리오, 서비스 요구사항 및 잠재적인 시스템 호환성 등을 고려하여 다양한 서브캐리어 스페이싱(Subcarrier Spacing, SCS)을 지원하고 있다. 또한, NR 시스템은 높은 캐리어 주파수(carrier frequency) 상에서 발생하는 높은 방향-손실(path-loss), 페이즈-잡음(phase-noise) 및 주파수 오프셋(frequency offset) 등의 좋지 않은 채널 환경을 극복하고자 복수의 빔을 통한 물리 신호/채널의 전송을 지원할 수 있다.
이를 통해, NR 시스템에서는 eMBB(enhanced Mobile Broadband), mMTC(massive Machine Type Communications)/uMTC(ultra Machine Type Communications) 및 URLLC(Ultra Reliable and Low Latency Communications) 등의 애플리케이션을 지원할 수 있다. 다만, 본 명세서에서의 NR 시스템이라는 용어는 무선 통신 시스템의 예시로서 사용되지만, NR 시스템이라는 용어 자체가 상술한 특징에 제한되는 것은 아니다.
또한, 일 예로, 5G 이동 통신 기술이 정의될 수 있다. 이때, 일 예로, 5G 이동 통신 기술은 상술한 NR 시스템뿐만 아니라, 기존의 LTE-A(Long Term Evolution-Advanced) 시스템까지 모두 포함하여 정의될 수 있다. 즉, 5G 이통 통신은 새롭게 정의된 NR 시스템뿐만 아니라 이전 시스템과의 역호환성(Backward Compatibility)을 고려하여 동작하는 기술일 수 있다.
일 예로, 5G의 사이드링크(sidelink) 분야는 LTE 시스템에서의 사이드링크와 NR 시스템에서의 사이드링크 기술을 모두 포함할 수 있다. 이때, 사이드링크 분야는 초고신뢰 및 초저지연 등을 통한 성능 향상과 새롭고 다양한 서비스의 접목을 위해 필수적인 분야일 수 있다.
하기에서는 설명의 편의를 위해 NR 시스템에 기초하여 V2X를 위한 동작 및 관련 정보에 대해 서술한다. 다만, 하기 특징들은 특정 시스템으로 한정되는 것은 아닐 수 있으며, 유사하게 구현되는 다른 시스템에서 대해서도 동일하게 적용될 수 있으며, 상술한 실시예로 한정되지 않는다.
한편, V2X는 차량을 기반으로 한 통신일 수 있다. 이때, 차량의 개념이 단순 이동수단에서 새로운 플랫폼으로 변화하고 있다. 일 예로, 차량에 IT 기술들이 접목되고 있으며, 이에 기초하여 다양한 V2X 서비스들이 제공되고 있다. 일 예로, 교통사고 사전 방지, 교통 환경 개선, 자율주행 및 원격주행 등과 같은 서비스가 제공되고 있다. 이를 위해, V2X와 관련하여, 사이드링크 관련 기술에 대한 개발 및 적용에 대한 필요가 높아지고 있다.
보다 상세하게는, 기존의 통신 기술과 관련하여, 기지국으로부터의 단말로의 통신은 하향링크(downlink)이고, 단말로부터의 기지국으로의 통신은 상향링크(uplink)일 수 있다. 다만, 기지국과 단말과의 통신만 아니라 단말들 상호 간의 통신이 필요할 수 있으며, 단말로부터의 단말로의 통신이 상술한 사이드링크일 수 있다. 일 예로, 상술한 V2X와 관련해서 차량 상호 간 통신 또는 차량과 다른 물체(보행자 단말(pedestrian UE)이나 단말 타입의 도로 주변 유닛(UE-type RSU(roadside unit)) 등 기지국이 아닌 물체)와의 통신이 사이드링크일 수 있다. 즉, 차량을 기반으로 한 통신을 수행하는 경우에 있어서 기지국과의 통신만으로는 한계가 있는바, 상술한 사이드링크 기술이 개발되고, 적용될 수 있다.
도 1 내지 도 3은 V2X 시나리오를 나타낸 도면이다.
이때, 도 1은 상술한 사이드링크에 기초하여 통신을 수행하는 시나리오일 수 있다. 또한, 도 2는 단말(또는 차량) 및 기지국과의 통신을 이용한 V2X 동작 시나리오일 수 있다. 또한, 도 3은 상술한 사이드링크 및 기지국과의 통신을 모두 이용하여 V2X 동작을 수행하는 시나리오일 수 있다.
이때, 일 예로, V2X와 관련하여, 하기에서 서술하는 단말은 차량일 수 있다. 하기에서는 설명의 편의를 위해 단말로 통일하게 지칭하지만, 단말은 V2X를 위한 차량일 수 있다. 또한, 일 예로, 단말은 사이드링크 및 기지국과의 통신을 수행할 수 있는 디바이스를 지칭할 수 있으며, 상술한 실시예로 한정되지 않는다. 다만, 하기에서는 설명의 편의를 위해 단말로 지칭한다.
또한, 일 예로, V2X와 관련하여 필요한 용어는 하기의 표 1과 같이 정의될 수 있다. 이때, 일 예로, D2D(Device to Device)는 단말간 통신을 의미할 수 있다. 또한, ProSe는 D2D 통신을 수행하는 단말에 대한 근접 서비스를 의미할 수 있다. 또한, SL(sidelink)은 상술한 사이드링크일 수 있으며, SCI(Sidelink Control Information)은 상술한 사이드링크와 관련된 제어 정보를 의미할 수 있다. 또한, PSSCH(Physical Sidelink Shared Channel)는 사이드링크를 통해 데이터가 전송되는 채널이고, PSCCH(Physical Sidelink Control Channel)는 사이드링크를 통해 제어 정보가 전송되는 채널일 수 있다. 또한, PSBCH(Physical Sidelink Broadcast Channel)는 사이드링크를 통해 신호를 브로드캐스트 방식으로 전송하는 채널로서 시스템 정보들이 전달될 수 있다. 또한, PSDCH(Physical Sidelink Discovery Channel)는 디스커버리 채널로서 신호 발견을 위한 용도로 사용되는 채널일 수 있다. 또한, SLSS(Sidelink Synchronization Signal)는 사이드링크를 위한 동기화 신호일 수 있으며, PSSID(Physical-layer Sidelink Synchronization Identity)는 사이드링크 동기화를 위한 아이디 정보일 수 있다. 또한, (Sidelink group destination identity)는 사이드링크 그룹을 구별하기 위한 아이디 정보이고, 는 상술한 사이드링크 동기화를 위한 아이디 정보일 수 있다. 그밖에, 표 1의 SA, TB, TTI 및 RB는 기존 LTE와 동일하게 사용되는 용어일 수 있다. 또한, V2V는 차량간 통신, V2P는 차량 및 보행자간 통신, V2I/N은 차량과 인프라스트럭처/네트워크와의 통신을 의미할 수 있다. 이와 관련해서는 후술한다.
[표 1]
또한, 일 예로, V2X 통신에서 단말이 다른 단말로 전송하는 제어 정보는 SA일 수 있다. 상술한 제어 정보가 사이드링크 통신에서 사용되는 경우, 상술한 제어 정보는 SCI일 수 있다. 이때, 상술한 제어 정보는 사이드링크 이 때, 상기 제어 정보는 사이드링크에서 제어 정보가 전송되는 채널인 PSCCH를 통해서 전송될 수 있다.
또한, 일 예로, V2X 통신에서 단말이 다른 단말로 전송하는 데이터는 TB 단위로 구성될 수 있다. 이때, 사이드링크를 통해 데이터를 전송하는 경우, 상술한 데이터가 전송되는 채널인 PSSCH를 통해서 전송이 수행될 수 있다.
또한, 본 개시에서 V2X 통신 또는 직접 링크(e.g D2D, ProSe, 또는 SL) 통신을 위한 제어 정보 및 데이터 전송을 위한 자원 할당 방식에 따라서 동작 모드가 정의될 수 있다.
일 예로, 기지국 자원 스케줄링 모드는 V2X(또는 직접 링크) 제어 정보 및/또는 데이터를 전송하기 위해 단말이 사용하는 자원들을 기지국 또는 릴레이 노드(relay node)가 스케줄링 하는 모드일 수 있다. 이를 통해, 단말은 V2X(또는 직접 링크) 제어 정보 및/또는 데이터를 전송할 수 있으며, 이러한 모드가 상술한 기지국 자원 스케줄링 모드일 수 있다.
일 예로, 기지국 또는 릴레이 노드는 하향링크 제어 정보(Downlink Control Information, DCI)를 통해서 사이드링크(또는 직접 링크) 제어 정보 및/또는 데이터 전송에 사용될 자원에 대한 스케줄링 정보를 사이드링크(또는 직접 링크) 전송 단말에게 제공할 수 있다. 이에 따라, 사이드링크(또는 직접 링크) 전송 단말은 사이드링크(또는 직접 링크) 수신 단말에게 사이드링크(또는 직접 링크) 제어 정보 및 데이터를 전송하고, 사이드링크(또는 직접 링크) 수신 단말은 사이드링크(또는 직접 링크) 제어 정보에 기초하여 사이드링크(또는 직접 링크) 데이터를 수신할 수 있다.
한편, 단말 자율 자원 선택 모드는 제어 정보 및 데이터를 전송하기 위해 단말이 사용하는 자원들을 단말이 스스로 선택하고, 이러한 자원 선택은 자원 풀(resource pool) (즉, 자원 후보의 집합)에서 단말이 센싱(sensing) 등에 의해서 결정될 수 있다. 이를 통해, 단말은 제어 정보 및 데이터를 전송할 수 있으며, 이러한 모드가 단말 자율 자원 선택 모드일 수 있다.
일 예로, 사이드링크(또는 직접 링크) 전송 단말은 자신이 선택한 자원에서 사이드링크(또는 직접 링크) 수신 단말에게 사이드링크(또는 직접 링크) 제어 정보 및 데이터를 전송하고, 사이드링크(또는 직접 링크) 수신 단말은 사이드링크(또는 직접 링크) 제어 정보에 기초하여 사이드링크(또는 직접 링크) 데이터를 수신할 수 있다.
이때, 일 예로, 상술한 기지국 자원 스케줄링 모드는 D2D 등을 위한 사이드링크(또는 직접 링크) 통신에서 모드 1(Mode 1)로 지칭될 수 있다. 또한, 상술한 기지국 자원 스케줄링 모드는 V2X 등을 위한 사이드링크 통신에서 모드 3(Mode 3)로 지칭될 수 있다. 또한, 단말 자율 자원 선택 모드는 D2D 등을 위한 사이드링크(또는 직접 링크) 통신에서 모드 2(Mode 2)로 지칭될 수 있다. 또한, 단말 자율 자원 선택 모드는 V2X 등을 위한 사이드링크 통신에서 모드 4(Mode 4)로 지칭될 수 있다. 다만, 이는 하나의 일 실시예일 뿐, 상술한 명칭에 한정되는 것은 아니다. 즉, 동일한 대상 및 동일한 동작에 대해서는 동일한 모드로 볼 수 있다.
또한, 하기에서는 설명의 편의를 위해 V2X 통신을 기준으로 설명하지만, 이에 한정되는 것은 아니다. 일 예로, D2D, ProSe 등과 같이 직접 링크를 기반으로 하는 통신에 대해서는 본 발명이 동일하게 적용될 수 있으며, 상술한 실시예로 한정되지 않는다.
또한, 일 예로, V2X는 V2V, V2P 및 V2I/N을 통칭하는 용어일 수 있다. 이때, V2V, V2P 및 V2I/N의 각각은 하기 표 2와 같이 정의될 수 있으나, 이에 한정되는 것은 아니다. 즉, 하기 표 2는 하나의 일 예시일 뿐, 이에 한정되지 않는다.
[표 2]
또한, V2X 통신은 사이드링크 통신을 위한 인터페이스인 PC5 기반의 통신을 포함할 수 있다.
일 예로, 하기 표 3 및 도 1은 PC5 인터페이스(또는 SL)에만 기반한 V2X 동작을 지원하는 시나리오일 수 있다. 이때, 도 1의 (a)는 V2V 동작, (b)는 V2I 동작, (c)는 V2P 동작일 수 있다. 즉, 도 1에서는 상술한 사이드링크에 기초하여 통신을 수행하는 방식일 수 있으며, 기지국 없이 통신을 수행할 수 있다.
[표 3]
한편, 표 4 및 도 2는 Uu 인터페이스(즉, UE 와 기지국 사이의 인터페이스)에만 기반한 V2X 동작을 지원하는 시나리오일 수 있다. 일 예로, 도 2의 (a)는 V2V 동작, (b)는 V2I 동작, (c)는 V2P 동작을 나타낼 수 있다. 즉, 단말과 기지국 사이의 통신을 이용하여 V2X 동작을 지원할 수 있다.
[표 4]
표 5 및 도 3은 Uu 인터페이스 및 PC5 인터페이스(또는 SL)를 모두 사용하는 V2X 동작을 지원하는 시나리오일 수 있다. 이때, 도 3(a)는 표 5의 시나리오 3A를 나타내고, 도 3(b)는 표 5의 시나리오 3B를 나타낼 수 있다.
보다 상세하게는, 도 3(a)에 기초하면, 단말은 다른 단말들로 V2X 메시지를 사이드링크를 통해 전송할 수 있다. 이를 수신한 단말들 중 어느 하나는 기지국으로 상향 링크를 통해 V2X 메시지를 전송할 수 있다. 기지국은 V2X 메시지를 수신하고, 이에 기초한 메시지를 주변의 다른 단말들로 하향링크를 통해 전송할 수 있다. 이때, 일 예로, 하향링크는 브로드캐스트 방식을 통해 수행될 수 있다.
또 다른 일 예로, 도 3(b)는 단말이 V2X 메시지를 상향링크를 통해 기지국으로 전송하고, 기지국은 적어도 하나 이상의 단말이나 RSU(Roadside Unit) 등에 전송할 수 있다. 그 후, 이를 수신한 단말이나 RSU는 사이드링크를 통해 주변의 복수 개의 단말들로 메시지를 전송할 수 있다.
즉, 도 3(a) 및 도 3(b) 모두 기지국과 단말 간 통신 및 사이드링크를 모두 이용하여 V2X 동작을 지원할 수 있으며, 상술한 실시예로 한정되지 않는다.
[표 5]
전술한 바와 같이, V2X 통신은 기지국을 거쳐서 이뤄질 수도 있고, 단말 간에 직접 통신을 통해서 이뤄질 수도 있다. 이때, 기지국을 거치는 경우 V2X 통신에서는 기지국과 단말 간의 통신 인터페이스인 Uu 링크를 통해 송/수신이 이뤄질 수 있다. 또한, 단말 간의 직접 통신으로서 사이드링크를 이용하는 경우, V2X 통신에서는 단말과 단말 간의 통신 인터페이스인 PC5 링크를 통해 송/수신이 이뤄질 수 있다.
또한, 일 예로서, NR 시스템에서도 단말과 기지국 간의 통신 및 단말 간의 사이드링크를 이용하여 V2X 통신이 수행될 수 있다. 이때, 일 예로, NR 시스템에서 기지국 및 단말 간의 통신(상향링크/하향링크)과 기존 시스템에서 기지국 및 단말 간의 통신(상향링크/하향링크) 방법이 차이가 있을 수 있다. 즉, 일부 특징에 대해서는 유사할 수 있으며, 새로운 시스템인 NR 시스템에 기초하여 변경되는 부분이 존재할 수 있다. 또한, 일 예로, 사이드링크 역시 기존 시스템에서의 사이드링크와 NR 시스템에서의 사이드링크에 차이가 있을 수 있다. 즉, 상술한 기지국 및 단말 간 통신의 차이점을 고려하여 사이드링크 역시 새로운 시스템인 NR 시스템에서 변경되는 부분이 존재할 수 있다. 하기에서는 상술한 특징에 기초하여 NR 시스템에서 V2X를 위한 DMRS 관련 정보를 전송하는 방법에 대해 서술한다.
도 4는 사이드링크에 기초하여 제공되는 서비스를 나타낸 도면이다.
도 4를 참조하면 5G 사이드링크에 기초하여 V2X 관련 서비스 또는 IoT(Internet of Things) 서비스가 제공될 수 있다. 이때, 일 예로, 5G 사이드링크라 함은 기존 LTE 시스템에 기초한 사이드링크 및 NR 시스템을 고려한 사이드링크를 모두 포함하는 개념일 수 있다. 즉, 각각의 시스템에서 적용되는 사이드링크를 고려하여 제공되는 서비스일 수 있으며, 상술한 실시예로 한정되지 않는다.
일 예로, 도 4를 참조하면, V2X 서비스와 관련하여, 군집 주행(Platooning), 자율 주행(Automatic Driving), 진화된 센서(Advanced Sensor) 및 원격 주행(Remote Driving) 서비스가 제공될 수 있다. 이때, 군집 주행은 복수 개의 차량들이 동적으로 그룹을 형성하고, 유사하게 동작하는 기술일 수 있다. 또한, 자율 주행은 완전 자동화, 반-자동화에 기초하여 차량을 주행하는 기술일 수 있다. 또한, 진화된 센서는 센서나 비디오 영상으로부터 획득한 데이터를 수집하여 교환하는 기술일 수 있다. 또한, 원격 주행은 차량의 원격 제어를 위한 기술 및 어플리케이션에 대한 기술일 수 있다. 즉, V2X에 기초한 서비스로서 상술한 서비스들이 제공될 수 있다. 다만, 상술한 서비스는 하나의 일 예일 뿐이며, 상술한 실시예로 한정되지 않는다. 이때, 상술한 V2X 서비스를 제공하기 위해서는 초저지연, 초연결, 저전력 및 고신뢰성과 같은 요구 사항들이 필요할 수 있다. 따라서, 5G 사이드링크에서는 상술한 서비스 및 그에 따른 요구 사항을 만족하기 위한 동작 방법이 필요할 수 있으며, 하기에서는 이러한 요구 사항을 고려하여 구체적인 방법을 서술한다.
다음은 NR 시스템에 대해서 서술한다. 일 예로, 도 5 및 도 6은 NR 시스템에 대한 프레임 구조 및 자원 블록을 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따라, NR 프레임 구조(Frame Structure) 및 뉴머롤러지(Numerology)를 나타낸 도면이다.
NR에서 시간 도메인의 기본 단위는 일 수 있다. 이때, 이고, 일 수 있다. 또한, 는 NR 시간 단위와 LTE 시간 단위와의 배수 관계에 대한 상수일 수 있다. 참조 시간 단위로써 LTE에서는 , 및 가 정의될 수 있다.
프레임 구조
도 5를 참조하면, 하향링크 및 상향링크(Downlink/Uplink, DL/UL) 전송을 위한 프레임의 시간 구조는 를 가질 수 있다. 이때, 하나의 프레임은 시간에 해당하는 10개의 서브프레임으로 구성된다. 서브프레임마다 연속적인 OFDM 심볼의 수는 일 수 있다. 또한, 각 프레임은 2개의 하프 프레임(half frame)으로 나누어지며, 하프 프레임은 0~4 서브프레임과 5~9 서브프레임으로 구성될 수 있다. 이때, 하프 프레임 1 (half frame 1)은 0~4 서브 프레임으로 구성되고, 하프 프레임 2 (half frame 2)는 5~9 서브 프레임으로 구성될 수 있다.
이때, 상향링크 전송 프레임 i의 전송 타이밍은 단말에서 하향링크 수신 타이밍을 기반으로 하기 수학식 1에 기초하여 결정된다.
하기 수학식 1에서 은 듀플렉스 모드 (duplex mode) 차이 등으로 발생하는 TA 오프셋 (TA offset) 값일 수 있다. 기본적으로 FDD (Frequency Division Duplex)에서 은 0을 가지지만 TDD (Time Division Duplex)에서는 DL-UL 스위칭 시간에 대한 마진을 고려해서 고정된 값으로 정의될 수 있다.
[수학식 1]
도 6은 자원 그리드(Resource Grid) 및 자원 블록(Resource Block)을 나타내는 도면이다.
도 6을 참조하면, 자원 그리드 내의 자원요소(Resource element)는 각 서브 캐리어 스페이싱에 따라서 인덱싱될 수 있다. 이때, 안테나 포트마다 및 서브캐리어 스페이싱마다 하나의 자원 그리드를 생성할 수 있다. 상향링크 및 하향링크 송수신은 해당 자원 그리드를 기반으로 수행될 수 있다.
하나의 자원 블록은 12개의 자원 요소(Resource Element)로 주파수 도메인 상에서 구성되며 하기 수학식 2와 같이 12개의 자원 요소마다 하나의 자원 블록에 대한 인덱스()를 구성할 수 있다. 자원 블록에 대한 인덱스는 특정 주파수 대역 또는 시스템 대역폭 내에서 활용될 수 있다.
[수학식 2]
뉴머놀러지(Numerologies)
뉴머놀러지는 NR 시스템의 다양한 서비스와 요구사항을 만족하도록 다양하게 구성될 수 있다. 일 예로, 기존의 LTE/LTE-A 시스템에서 하나의 서브캐리어 스페이싱(Subcarrier Spacing, SCS)을 지원하는 것과 달리, 복수의 SCS를 지원할 수 있다.
복수의 SCS를 지원하는 것을 포함하는 NR 시스템을 위한 새로운 뉴머롤로지는, 기존의 700MHz나 2GHz 등의 주파수 범위(frequency range) 또는 캐리어(carrier)에서 넓은 대역폭을 사용할 수 없었던 문제를 해결하기 위해 3GHz 이하, 3GHz~6GHz 또는 6GHZ~52.6GHz와 같은 주파수 범위 또는 캐리어에서 동작할 수 있다. 다만, 본 개시의 범위가 이에 제한되는 것은 아니다.
일 예로, 하기 표 6을 참조하면, 뉴머놀러지는 OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 사용하는 서브캐리어 스페이싱(Subcarrier Spacing, SCS), CP길이 및 슬롯당 OFDM 심볼의 수 등을 기준으로 정의될 수 있다. 상술한 값들은 상위레이어 파라미터 DL-BWP-mu and DL-BWP-cp (DL)과 UL-BWP-mu and UL-BWP-cp(UL)을 통해 단말에게 제공될 수 있다.
또한, 일 예로서, 하기 표 6에서 가 2인 경우로서 서브캐리어 스페이싱이 60kHz인 경우에서 일반 CP(Normal CP) 및 확장 CP(Extended CP)가 적용될 수 있으며, 다른 대역에서는 일반 CP만 적용될 수 있다.
[표 6]
이때, 일반 슬롯(Normal slot)은 NR 시스템에서 기본적으로 하나의 데이터 및 제어 정보를 전송하는데 사용하는 기본 시간단위로 정의할 수 있다. 일반 슬롯의 길이는 기본적으로 14개 OFDM 심볼의 수로 구성될 수 있다. 또한, 슬롯과 다르게 서브프레임은 NR시스템에서 1ms에 해당하는 절대적인 시간 길이를 가지고 다른 시간 구간의 길이를 위한 참고 시간으로 활용될 수 있다. 이때, LTE와 NR 시스템의 공존 또는 역호환성(backward compatibility)을 위해 LTE의 서브프레임과 같은 시간 구간이 NR 규격에 필요할 수 있다.
일 예로, LTE에서 데이터는 단위 시간인 TTI(Transmission Time Interval)에 기초하여 전송될 수 있으며, TTI는 하나 이상의 서브프레임 단위로 구성될 수 있었다. 이때, LTE에서도 하나의 서브프레임은 1ms로 설정될 수 있으며, 14개의 OFDM 심볼(또는 12개의 OFDM 심볼)이 포함될 수 있다.
또한, NR에서 넌-슬롯(non-slot)이 정의될 수 있다. 넌-슬롯은 일반 슬롯(normal slot) 보다 적어도 하나의 심볼만큼 작은 수를 가지는 슬롯을 의미할 수 있다. 일 예로, URLLC(Ultra-Reliable and Low Latency Communications) 서비스와 같이 낮은 지연 시간을 제공하는 경우, 일반 슬롯보다 작은 심볼 수를 가지는 넌-슬롯을 통해 지연 시간을 줄일 수 있다. 이때, 넌-슬롯에 포함된 OFDM 심볼 수는 주파수 범위를 고려하여 결정될 수 있다. 일 예로, 6GHz 이상의 주파수 범위에서는 1 OFDM 심볼 길이의 넌-슬롯을 고려할 수도 있다. 또 다른 일 예로, 넌-슬롯을 정의하는 OFDM 심볼의 수는 적어도 2개의 OFDM 심볼을 포함할 수 있다. 이때, 넌-슬롯에 포함되는 OFDM 심볼 수의 범위는 (일반 슬롯 길이)-1까지 미니 슬롯의 길이로써 구성이 가능할 수 있다. 다만, 넌-슬롯의 규격으로서 OFDM 심볼 수는 2, 4 또는 7개의 심볼로 범위가 제한될 수 있으나, 상술한 실시예로 한정되지 않는다.
또한, 일 예로, 6GHz 이하의 비면허 대역에서는 가 1 및 2에 해당하는 서브캐리어 스페이싱이 사용되고, 6GHz 초과의 비면허 대역에서는 에서는 3 및 4에 해당하는 서브캐리어 스페이싱이 사용될 수 있다.
또한, 표 7은 일반 CP인 경우에 각 서브캐리어 스페이싱 설정 마다 슬롯 당 OFDM 심볼의 수 를 나타낸다. 표 7은 표 6에서 제공하는 바와 같이 각 서브캐리어 스페이싱 값에 따른 슬롯 당 OFDM 심볼의 수, 프레임 당 슬롯의 수 및 서브프레임 당 슬롯의 수를 나타낸다. 이때, 표 7에서는 14개의 OFDM 심볼을 갖는 일반 슬롯을 기준으로 상술한 값들을 나타낸다.
[표 7]
또한, 상술한 바와 같이, 가 2인 경우로서 서브캐리어 스페이싱이 60kHz일 때 확장 CP가 적용될 수 있다. 표 8은 확장 CP인 경우로서 슬랏 당 OFDM 심볼의 수 는 12인 일반 슬롯을 기준으로 각각의 값을 나타낼 수 있다. 이때, 표 8을 참조하면, 60kHz 서브케리어 스페이싱을 따르는 확장 CP인 경우, 슬랏 당 심볼의 수, 프레임 당 슬롯의 수 및 서브프레임당 슬롯의 수를 나타낼 수 있다.
[표 8]
또한, 상술한 바와 같이 하나의 서브프레임은 시간 축 상에서 1ms에 해당할 수 있다. 이때, 일 예로, 하나의 슬롯은 시간 축 상에서 14개의 심볼에 해당할 수 있다. 또 다른 일 예로, 하나의 슬롯은 시간 축 상에서 7개의 심볼에 해당할 수 있다. 이에 따라, 하나의 무선 프레임 (10ms) 내에서 각각의 고려될 수 있는 슬롯 및 심볼 수가 다르게 설정될 수 있다. 이때, 표 4는 각각의 SCS에 따른 슬롯 수 및 심볼 수일 수 있다. 일 예로, SCS가 15Khz인 경우, 하나의 슬롯은 1ms이고, 하나의 슬롯에 14개의 심볼이 포함될 수 있다. 또한, 일 예로, SCS가 30KhZ인 경우, 하나의 슬롯은 0.5ms이고, 하나의 슬롯에 14개의 심볼이 포함될 수 있다. 즉, 1ms에 대응되는 시간에는 28개의 심볼이 포함될 수 있다.
한편, 일 예로, 하기 표 9에서 480KHz의 SCS는 고려되지 않을 수 있으며, 상술한 실시예로 한정되지 않는다.
[표 9]
도 7은 무선 통신 시스템에서의 하향링크 동기화 신호를 설명하기 위한 도면이다.
일 예로, NR 시스템에서는 두 가지 타입의 동기화 신호를 정의할 수 있다. 이때, 두 가지 타입의 동기화 신호는 NR-PSS(Primary Synchronization Signal) 및 NR-SSS(Secondary Synchronization Signal)를 포함할 수 있다. NR-PSS는 NR 셀(cell)에 대한 초기 심볼 경계(initial symbol boundary)에 대한 동기화를 위해 이용될 수 있다. 또한, NR-SSS는 NR 셀 식별자(NR cell ID)를 검출하기 위해 이용될 수 있다.
한편, NR 시스템 이전의 무선 통신 시스템(e.g. LTE/LTE-A 시스템)에서 PSS/SSS 및/또는 PBCH(Physical Broadcast CHannel)의 전송을 위한 대역폭은 6개의 PRB(Physical Resource Block)에 해당하는 1.08MHz가 이용될 수 있었다. 이때, NR 시스템은 NR-PSS/SSS 및/또는 NR-PBCH(Physical Broadcast CHannel)를 전송하기 위해 이전의 무선 통신 시스템에 비하여 보다 넓은 전송 대역폭을 사용할 수 있다. 이를 위해 15kHz 보다 큰 서브캐리어 스페이싱(SCS)를 사용할 수 있다.
일 예로, 6GHz 이하에서 동작하는 경우, 15KHz 및 30KHz 중 하나가 디폴트(default) SCS로 고려될 수가 있다. 6GHz 이상에서 동작하는 경우(e.g. 6GHz 및 52.5GHz 사이에서 동작하는 경우), 120KHz 및 240KHz 중 하나가 디폴트(default) SCS로 고려될 수 있으나, 상술한 실시예로 한정되지 않는다.
보다 상세하게는, 초기 액세스(initial access) 동안에 단말이 가정하는 디폴트 SCS 세트 및 최소 캐리어 대역폭은 하기와 같이 정의될 수 있다. 6GHz 이하의 경우, 단말은 기본적으로 15kHz SCS 및 5MHz의 대역폭을 가정할 수 있다. 이때, 특정 대역에서는 30kHz SCS 및 10MHz의 대역폭을 가정할 수 있으며, 상술한 실시예로 한정되지 않는다. 반면, 6GHz 이상의 경우, 단말은 120kHz SCS 및 10MHz의 대역폭을 가정할 수 있다.
또한, 특정 주파수 대역에 따라서 데이터 및/또는 제어 정보를 위해 지원되는 SCS는 다를 수 있다.
일 예로, 1GHz 이하에서 동작하는 경우, 15kHz, 30kHz, 60kHz의 SCS가 지원될 수 있다. 또한, 일 예로, 1GHz와 6GHz 사이에서 동작하는 경우, 15kHz, 30kHz, 60kHz의 SCS가 지원될 수 있다. 또 다른 일 예로, 24GHz와 52.6GHz 사이에서 동작하는 경우, 60kHz 및 120kHz의 SCS가 지원될 수 있다. 한편, 일 예로, 데이터에 대해서는 240kHz가 지원되지 않을 수 있으며, 지원되는 SCS는 대역에 따라서 정해질 수 있다.
NR-PSS, NR-SSS 및/또는 NR-PBCH는 SS(Synchronization Signal) 블록(block) 내에서 전송될 수 있다. 여기서, SSB은 NR-PSS, NR-SSS 및/또는 NR-PBCH를 모두 포함하는 시간-주파수 자원 영역을 의미할 수 있다.
이때, 하나 이상의 SSB은 SS 버스트(burst)를 구성할 수 있다. 하나의 SS 버스트는 소정의 개수의 SSB의 개수를 포함하는 것으로 정의될 수도 있고, 이는 SS 버스트의 듀레이션으로 칭할 수도 있으나, 상술한 실시예로 한정되지 않는다.
또한, 하나의 SS 버스트 내에서 하나 이상의 SSB은 연속적일 수도 있고 불연속적일 수도 있다. 또한, 하나의 SS 버스트 내의 하나 이상의 SSB은 서로 동일할 수도 있고 다를 수도 있다.
또한, 일 예로, 하나 이상의 SS 버스트는 SS 버스트 셋(burst set)을 구성할 수 있다. 하나의 SS 버스트 셋은 소정의 주기 및 소정의 개수의 SS 버스트를 포함할 수 있다. 이때, SS 버스트 셋 내의 SS 버스트의 개수는 유한할 수 있다. 또한, SS 버스트 셋의 전송 시점은 주기적으로 정의될 수도 있고, 비주기적으로 정의될 수도 있다.
또한, 일 예로, 특정 주파수 범위 또는 캐리어에 대해서, 동기화 신호(예를 들어, NR-PSS, NR-SSS, NR-PBCH) 각각에 대해서 하나 이상의 서브캐리어 스페이싱(SCS)이 미리 정의될 수 있다. 이때, 적용 가능한 SCS는 15, 30, 120 또는 240kHz 중의 하나 이상일 수 있다.
여기서, NR-PSS, NR-SSS, 또는 NR-PBCH에 대한 SCS는 서로 동일할 수 있다. 또한, 주파수 범위는 하나 이상이 주어질 수도 있고, 서로 다른 주파수 범위들이 서로 중첩될 수도 있다. 또한, 특정 주파수 범위에 대해서 하나의 뉴머롤로지를 정의할 수도 있고, 복수의 뉴머롤로지를 정의할 수도 있다. 이에 따라, 특정 주파수 범위에 대해서 하나 또는 복수의 서브캐리어 스페이싱(SCS)이 정의될 수도 있다. 또한, 단말의 관점에서 SS 버스트 셋의 전송은 주기적일 수도 있다.
도 8은 본 개시가 적용될 수 있는 동기화 신호 전송에서 복수의 빔을 통한 전송의 예시를 설명하기 위한 도면이다
NR 시스템에서는 높은 캐리어 주파수(carrier frequency) 상에서 발생하는 높은 패스-손실(path-loss), 페이즈-잡음(phase-noise), 주파수 오프셋(frequency offset) 등의 좋지 않은 채널 환경을 극복하고자 동기화 신호, 랜덤 엑세스(Random Access) 신호 및 브로드캐스트 채널(broadcast channel) 등에 복수의 빔(beam)을 통한 전송을 고려하고 있다.
이때, 복수 개의 빔을 전송하는 경우, 빔의 개수 및 빔 폭은 셀 환경에 따라 르게 결정될 수 있다. 즉, 몇 개의 빔을 사용해서 전송할 것 인지와 각각의 빔은 어느 정도의 폭(width)을 가지는 지가 셀의 환경을 고려하여 다양하게 결정될 수가 있다. 따라서 이와 같은 구현 상의 자유도를 제공하기 위해서는 최대 몇 개의 빔이 최대 얼마만큼의 물리자원 상에서 전송되는지에 대한 확인이 필요할 수 있다.
도 8은 하나의 SSB 또는 복수 개의 SSB으로 구성되는 SS 버스트(burst) 내에 어떠한 방식으로 빔이 전송되는 지를 나타낸다.
일 예로, 도 8(a)는 하나의 SSB마다 하나의 빔이 적용되고, 아날로그 빔포밍(analog beamforming) 방법이 적용된 경우를 나타낸 도면이다. 이때, RF 체인(chain)의 수에 따라서 적용 가능한 빔의 수가 제한될 수 있다.
또 다른 일 예로, 도 8(b)는 하나의 SSB마다 두 개의 빔들이 적용 되고, 디지털 빔포밍 (digital beamforming) 또는 하이브리드 빔포밍(Hybrid beamforming) 방법이 적용된 경우를 나타낸 도면이다. 이때, 일 예로, 도 8(b)에 기초하면 보다 빠른 시간 안에 타깃 커버리지 지역(target coverage area)을 커버하기 위한 빔 스위핑(sweeping)이 가능할 수 있다. 따라서, 도 8(a)보다 더 적은 수의 SSB을 소모하여 네트워크 자원 소모 효율을 향상시킬 수 있다.
도 9는 본 개시가 적용될 수 있는 동기화 신호 전송에서 복수의 빔을 통한 전송을 고려할 경우의 동기화 신호 프레임 구조를 나타낸 도면이다.
도 9를 참조하면, NR 시스템에서는 하나 이상의 빔 전송을 동일한 SSB에 적용할 수가 있다. 복수 개의 빔이 하나의 SSB에 전송될 경우 빔 스위핑(beam sweeping)을 통해 서로 다른 빔 패턴이 적용된 SSB 전송이 타깃 커버리지 지역(target coverage area)을 만족하기 위해서 전송될 수 있다. 여기서, 타깃 커버리지 지역(target coverage area)이라 함은 하나 이상의 빔 전송과 각각의 빔 전송은 기지국에 의해서 의도된 빔 폭/방위각(beam width/azimuth)을 기반으로 상기 타깃 커버리지 지역(target coverage area)을 커버하기 위해 전송되는 것을 의미할 수 있다.
또한, 하나의 SSB마다 하나 또는 복수의 빔(beam)들이 사용되어서 동기화 신호가 전송될 수 있다. 하나의 SSB 내에서는 적어도 NR-PSS, NR-SSS 및 NR-PBCH 중 하나 이상이 전송될 수가 있다. 주어진 주파수 밴드(frequency band)에 대해서, 하나의 SSB은 디폴트(default) SCS에 따라서 정의되는 N개의 OFDM 심볼들에 대응될 수 있으며, N은 상수일 수 있다. 일 예로, N=4일 경우, 하나의 SSB 내에서는 4개의 OFDM 심볼이 사용되며, 이 중 1개는 NR-PSS를 위해, 다른 1개는 NR-SSS를 위해, 나머지 2개는 NR-PBCH를 위해 사용될 수가 있다.
이때, 도 9와 같이 하나 또는 복수 개의 SSB들은 하나의 SS 버스트(burst)로 구성될 수 있다. 하나의 SS 버스트를 구성하는 SSB들은 시간 또는 주파수 도메인에서 연속적으로 할당 되거나 불연속적으로 할당할 수 있으며, 상술한 실시예로 한정되지 않는다.
또한, 하나 또는 복수 개의 SS 버스트들은 하나의 SS 버스트 셋(burst set)으로 구성될 수 있다. 단말 관점에서 SS 버스트 셋의 전송은 주기적이며, 특정 캐리어 주파수(carrier frequency)마다 적어도 초기 셀 선택(initial cell selection) 동안 단말은 디폴트(default) 전송 주기 값을 가정할 수 있다. 단말은 SS 버스트 셋 전송 주기에 관해서 업데이트된 정보를 기지국으로부터 제공 받을 수 있다.
한편, 하나의 SSB 타임 인덱스(time index)부터 단말은 심볼/슬롯(slot) 인덱스 및 무선 프레임(radio frame) 인덱스를 유도할 수가 있다. 각각의 SSB의 타임 인덱스에 따른 심볼/슬롯(slot) 인덱스 및 무선 프레임(radio frame) 인덱스는 미리 설정될 수 있다. 따라서, 각각의 SSB의 타임 인덱스를 확인하는 경우, 기설정된 각각의 SSB 별 SSB 타임 인덱스와 심볼/슬롯 및 무선 프레임 인덱스의 관계를 통해 각각의 SSB의 프레임/심볼 타이밍을 확인할 수 있다. 이를 통해, 전체 프레임/심볼 타이밍을 알 수 있다. 이때, SSB 타임 인덱스는 SS 버스트 셋 내에서 SS 버스트 인덱스일 수 있다. 또한, 일 예로, SSB 타임 인덱스는 하나의 SS 버스트 내에서 각각의 SSB 별로 하나의 SSB에 대한 타임 인덱스일 수 있다. 또 다른 일 예로, SSB 타임 인덱스는 SS 버스트 셋 내에서 각각의 SSB 별로 하나의 SSB에 대한 타임 인덱스일 수 있다.
또한, 일 예로, SS 버스트 셋 내에서 SSB들의 전송은 SS 버스트 셋 주기와 무관하게 5ms 윈도우로 제한될 수 있다. 이때, 5ms 윈도우 내에서 SSB 위치의 가능한 후보의 개수는 L일 수 있다.
보다 상세하게는, 주파수 범위에 따라서 SS 버스트 세트 내에서의 SSB의 최대 개수인 L 값이 결정될 수 있다. 이때, 일 예로, 3GHz까지의 주파수 범위에서 L=4일 수 있다. 또한, 일 예로, 3GHz부터 6GHz까지의 주파수 범위에서 L=8일 수 있다. 또한, 일 예로, 6GHz 부터 52.6GHz까지의 주파수 범위에서 L=64일 수 있다.
또한, 일 예로, 셀 선택과 같은 초기 액세스의 경우에 SS 버스트 셋 주기에 대한 디폴트 값은 20ms로 정해질 수 있다. 다만, 상술한 실시예로 한정되지 않는다.
도 10은 본 개시가 적용될 수 있는 동기화 신호 블록의 구조를 나타낸 도면이다.
도 10을 참조하면, 하나의 SSB 내에는 NR-PSS, NR-SSS 및/또는 NR-PBCH가 존재할 수 있다. 이때, 하나의 SSB은 시간 도메인에서 4개의 OFDM 심볼들에 대응할 수 있고, 주파수 도메인에서 20개의 PRB에 대응할 수 있다. 일 예로, SSB 내의 첫 번째 심볼의 가운데 12개의 PRB에는 NR-PSS가 매핑될 수 있고, 세 번째 심볼의 가운데 12개의 PRB에는 NR-SSS가 매핑될 수 있다. 또한, 두 번째 및 네 번째 심볼 각각의 전체 20개의 PRB에는 NR-PBCH가 매핑될 수 있다. 또한, NR-PBCH의 경우, SSB의 세 번째 심볼의 양쪽 끝 각각의 4 개의 PRB에 추가적으로 매핑될 수도 있다. 또한, SSB 내에는 NR-PBCH와 연관된 복조 참조신호(DeModulation-Reference Signal, DM-RS)가 함께 매핑될 수 있다. 또한, SSB에 대해서 지원되는 SCS는 6GHz 이하에서 동작하는 경우에 15kHz 및 30kHz일 수 있다. 반면, 6GHz 이상에서 동작하는 경우, SSB에 대해서 지원되는 SCS는 120kHz 및 240kHz일 수 있다.
실시예
상술한 바와 같이, SSB들의 전송은 SS 버스트 셋 내에서 5ms 윈도우에서 수행될 수 있다. 이때, 상술한 바와 같이, 단말은 기지국으로부터 전송되는 PBCH를 검출할 수 있다. 이때, PBCH에는 시스템 정보들이 포함되어 있다. SFN (System Frame Number) 정보 역시 시스템 정보로서 PBCH에 포함될 수 있다. 일 예로, SFN은 LTE의 시간 도메인 참고를 위한 프레임 인덱스로서“LTE SFN”일 수 있다. 또 다른 일 예로, SFN은 NR의 시간 도메인 참고를 위한 프레임 인덱스로서 “NR SFN”일 수 있다. 즉, SFN은 시간 도메인 참고를 위한 프레임 인덱스로서 각각의 시스템 별로 다르게 설정될 수 있다. 하기에서는 설명의 편의를 위해 SFN으로 서술하며, 이는 LTE SFN 및/또는 NR SFN일 수 있다. 또한, 일 예로, 다른 시스템에서 SFN의 정의되는 경우에도 동일하게 사용될 수 있으며, 상술한 실시예로 한정되지 않는다.
또한, 일 예로, DFN(Direct Frame Number or D2D Frame Number)는 사이드링크의 시간 도메인 참고를 위한 프레임 인덱스일 수 있다. 이때, 일 예로, DFN은 NR DFN 및/또는 LTE DFN일 수 있으며, 상술한 실시예로 한정되지 않는다.
이때, 일 예로, SSB 전송을 위한 SSB 버스트 셋의 시작 지점은 SFN에 기초하여 결정될 수 있다. 보다 상세하게는, DL-SSB 전송을 위한 SSB 버스트 셋의 시작 지점은 SFN 및 DL-SSB 오프셋에 기초하여 지시될 수 있다. 이때, DL-SSB 오프셋은 PBCH에 포함되는 필드 값인 SFN 인덱스(SFN index) 및 HF 인덱스 (Half Frame(HF) index)에 의해 지시될 수 있다. 일 예로, SFN 인덱스는 10240ms 내의 10ms 단위로 10비트 값(1024가지)으로 지시될 수 있다. 이때, PBCH에는 HF 인덱스 필드가 더 포함될 수 잇다. HF 인덱스 필드는 10ms 내의 5ms 단위로 1비트 값으로 지시될 수 있다. 즉, HF 인덱스 필드는 10ms 내에서 5ms 단위로 2가지 위치를 지시할 수 있다. 따라서, SSB 버스트 셋의 시작 위치는 SFN 인덱스를 통해 10ms 단위로 지시되고, 10ms 내에서 HF 인덱스를 통해 5ms 단위로 지시되어 결정될 수 있다. 즉, DL-SSB 오프셋은 5ms 단위로 지시될 수 있다.
또한, 일 예로, DL-SSB 주기(DL-SSB periodicity)는 디폴트로 20ms로 정해질 수 있다. 즉, 상술한 바와 같이, SS 버스트 세트 주기에 대한 디폴트 값은 20ms로 정해질 수 있다. 이때, DL-SSB 주기는 상위 레이어 시그널링에 의해 다르게 설정될 수 있다. 일 예로, DL-SSB 주기는 상위 레이어 시그널링에 의해 5ms, 10ms, 20ms, 40ms, 80ms 또는 160ms 중 어느 하나로 설정될 수 있다. 즉, DL-SSB 주기는 디폴트 값으로 20ms가 정해질 수 있고, 상위 레이어 시그널링을 통해 다른 값으로 변경될 수 있다. 이때, 일 예로, 상위 레이어 시그널링은 RRC 시그널링일 수 있다.
또한, 일 예로, DL-SSB 윈도우(=5ms) 내에서 SSB 인덱스는 주파수 범위(Frequency Range)에 따라 다르게 설정될 수 있다. 상술한 바와 같이, 5ms 윈도우 내에서 SSB 위치의 가능한 후보의 개수는 L일 수 있다. 이때, 주파수 범위에 따라서 SS 버스트 세트 내에서의 SSB의 최대 개수인 L 값이 결정될 수 있다. 일 예로, 3GHz까지의 주파수 범위에서 L=4일 수 있다. 또한, 일 예로, 3GHz부터 6GHz까지의 주파수 범위에서 L=8일 수 있다. 또한, 일 예로, 6GHz 부터 52.6GHz까지의 주파수 범위에서 L=64일 수 있으며, 이는 상술한 바와 같다.
여기서 SSB가 최대 4개인 경우, 각각의 SSB는 PBCH DMRS로 지시될 수 있다. 즉, 서로 다른 4개의 DMRS 시퀀스에 기초하여 SSB가 지시될 수 있다. 또한, SSB가 최대 8개인 경우도 각각의 SSB가 PBCH DMRS로 지시될 수 있다. 즉, 서로 다른 8개의 DMRS 시퀀스에 기초하여 SSB가 지시될 수 있다. 반면, SSB가 최대 64개인 경우, SSB는 PBCH DMRS 및 PBCH의 SSB 인덱스에 의해 지시될 수 있다. 이때, 일 예로, 간섭 영향 및 블라인드 디코딩의 복잡성을 고려하여 PBCH DMRS는 서로 다른 8가지만으로 시퀀스가 설정될 수 있다. 이때, SSB 인덱스는 3비트 값으로서 8가지 값으로 설정될 수 있다. 즉, SSB가 최대 64개인 경우, SSB는 PBCH DMRS 및 SSB 인덱스의 조합(8X8)에 기초하여 지시될 수 있다.
한편, 상술한 바와 같이, 최대 가능한 SSB 위치 L이 지시되고, 실제 사용하는 SSB들의 위치는 RMSI(Remaining System Information)에 의해 지시될 수 있으며, 이를 통해 SSB 전송을 수행할 수 있다.
상술한 바와 같이, DL-SSB 전송을 위한 오프셋, 주기 및 최대 전송 수가 결정될 수 있다. 이때, 사이드링크를 위한 SSB로서 SL-SSB 전송을 위한 오프셋 및 주기를 DL-SSB 전송에 기초하여 설정할 수 있으며, 이에 대해서는 하기 실시예에서 구체적으로 서술한다.
이때, DL-SSB는 단말과 기지국 사이에서 전송될 수 있으나, SL-SSB는 단말과 단말 사이에서 전송될 수 있다. 여기서 단말은 DL-SSB에 대한 동기 정보를 기지국으로 수신할 수 있다. 반면, SL-SSB의 경우, 단말은 기지국, 다른 단말 및 GNSS 중 적어도 어느 하나 이상을 통해 동기 정보를 획득할 수 있다. 일 예로, 단말이 인커버리지(IN-Coverage, IC)인 경우와 아웃오브커버리지(Out-Of Coverage, OOC)인 경우에 따라 단말이 동기 정보를 획득하는 방법이 다를 수 있으며, 상술한 실시예로 한정되지 않는다.
이때, SL-SSB에 대한 오프셋 및 주기 정보는 DL-SSB와의 관계 및 동기 정보를 획득하는 방법을 고려하여 설정될 수 있다.
보다 상세하게는, SL-SSB 주기(SL-SSB periodicity)는 DL-SSB 주기의 배수 값으로 설정될 수 있다. 일 예로, SL-SSB는 사이드링크 단말들 사이에서 전송되는 SSB로서 DL-SSB와 비교하여 전송 빈도가 낮을 수 있다. 따라서, SL-SSB 주기를 DL-SSB 주기의 배수 값으로만 지시하도록 할 수 있다. 또 다른 일 예로, 기지국은 상위 레이어 시그널링으로 DL-SSB 주기의 배수 값들(e.g. 1배, 2배, 4배, 8배, 16배, 32배, 64배 중 둘 이상의 배수 값들) 중 하나를 단말에게 SL-SSB 주기로 지시할 수 있다. 또한, 기지국은 상위 레이어 시그널링으로 가능한 값들(e.g. 5ms, 10ms, 20ms, 40ms, 80ms, 160ms, 320ms, 640ms 중 둘 이상의 값들) 중 하나를 직접 단말에게 지시할 수 있으며, 상술한 실시예로 한정되지 않는다.
한편, 또 다른 일 예로, SL-SSB가 DL-SSB보다 전송 빈도가 높은 경우도 가능할 수 있다. 이때, 일 예로, 기지국은 상위 레이어 시그널링으로 DL-SSB 주기의 분수배 값들(e.g. 1/2배, 1/4배 등의 둘 이상의 분수배 값들) 중 하나를 단말에게 SL-SSB 주기로 지시할 수 있다. 또한, 일 예로, 기지국은 상위 레이어 시그널링으로 가능한 값들 중 하나를 직접 단말에게 지시할 수 있으며, 상술한 실시예로 한정되지 않는다.
또한, SL-SSB 오프셋은 DFN 값에 기초하여 지시될 수 있다. 즉, SL-SSB 전송을 위한 SSB 버스트 셋의 시작 지점은 DFN 및 SL-SSB 오프셋에 기초하여 지시될 수 있다. 이때, SL-SSB 오프셋은 PSBCH(Physical Sidelink Broadcast Channel)에 포함되는 필드 값인 DFN 인덱스(DFN index) 및 서브프레임 인덱스 (Subframe index)에 의해 지시될 수 있다. 일 예로, DFN 인덱스는 10240ms 내의 10ms 단위로 10비트 값(1024가지)으로 지시될 수 있다. 이때, PSBCH에는 서브프레임 인덱스 필드가 더 포함될 수 잇다. 이때, 서브프레임 인덱스는 10ms 내의 1ms 단위로 10가지 경우가 지시될 수 있으며, 이를 위해 4비트 값이 사용될 수 있다. 즉, SL-SSB가 지시되는 기본 단위(1ms)는 DL-SSB가 지시되는 기본 단위(5ms)와 다를 수 있다. 이때, 상술한 바와 같이, 서브프레임 인덱스 필드는 10ms 내에서 1ms 단위로 10가지 위치를 지시할 수 있다. 따라서, SSB 버스트 셋의 시작 위치는 SFN 인덱스를 통해 10ms 단위로 지시되고, 10ms 내에서 서브프레임 인덱스를 통해 1ms 단위로 지시되어 결정될 수 있다. 즉, SL-SSB 오프셋은 1ms 단위로 지시될 수 있다.
이때, 일 예로, SL과 DL이 비동기 환경이고, 상술한 바와 같이 단말이 GNSS를 통해 동기 정보를 획득하는 경우를 고려할 수 있다. 즉, 단말은 GNSS 타이밍에 기초하여 동작할 수 있다. 이때, 일 예로, GNSS 타이밍의 단위가 1ms인바, 상술한 상황을 고려하여 SL-SSB에 대한 지시 단위 역시 1ms로 결정할 수 있다. 이때, 일 예로, LTE 시스템 및 NR 시스템 모두 서브프레임은 1ms인바, 공존(coexistence) 및 역호환성(backward compatibility)를 고려하여 SL-SSB를 지시하는 경우, 서브프레임 인덱스가 활용될 수 있다. 즉, SL-SSB 오프셋은 1ms 단위로 설정될 수 있다.
실시예 1 (DL-SSB 윈도우 및 SL-SSB 윈도우가 일치하는 경우)
도 11은 DL-SSB와 SL-SSB의 윈도우를 일치하여 SSB를 전송하는 방법을 나타낸 도면이다.
도 11을 참조하면, DL-SSB 오프셋은 5ms 단위로써 SFN에 기초하여 결정될 수 있다. 또한, DL-SSB 주기도 결정될 수 있으며, 이는 상술한 바와 같다. 이를 통해, DL-SSB를 위한 SS 버스트 셋의 시작 위치가 결정되고, SS 버스트 셋 내의 5ms 윈도우에서 DL-SSB 전송이 수행될 수 있다.
또한, SL-SSB를 위한 SS 버스트 셋의 시작 위치는 DFN 및 SL-SSB 오프셋에 기초하여 결정될 수 있다. 이때, 일 예로, SL-SSB 오프셋 값을 통해 DL-SSB 윈도우 및 SL-SSB 윈도우를 일치하도록 설정할 수 있다. 즉, DL-SSB와 SL-SSB는 시간 단위로서 동일한 윈도우에서 전송될 수 있다. DL-SSB와 SL-SSB는 5ms 윈도우 내에서 서로 다른 위치에서 전송될 수 있다.
여기서, 일 예로, DL-SSB 전송이 SL-SSB 전송보다 중요할 수 있는바, DL-SSB 전송 위치가 먼저 결정되고, SL-SSB 전송 위치는 DL-SSB가 전송되지 않은 위치 중에서 결정될 수 있다. 즉, DL-SSB 및 SL-SSB가 서로 다른 위치에서 전송될 수 있으며, 상술한 실시예로 한정되지 않는다.
이때, 도 12는 SCS가 15KHz인 경우로서 최대 SSB 수가 4(L=4)인 경우에 DL-SSB 및 SL-SSB를 배치하는 방법을 나타낸 도면이다.
도 12(a)를 참조하면, 5ms SSB 윈도우 내에 각각의 1ms는 하나의 패턴으로 구성될 수 있다. 이때, 일 예로, DL-SSB들은 첫 번째 1ms(1210) 및 두 번째 1ms(1220)에 위치할 수 있다. 여기서, SL-SSB들은 DL-SSB들이 위치하지 않는 영역으로서 네 번째 1ms(1230) 및 다섯 번째 1ms(1240)에 위치할 수 있다.
이때, 일 예로, 상술한 위치는 하나의 일 예일 뿐, 5ms 내의 각각의 서브프레임들 중 DL-SSB들이 위치하는 두 개의 서브프레임들과 SL-SSB들이 위치하는 두 개의 서브프레임들을 서로 겹치지 않게 위치할 수 있으며, 상술한 실시예로 한정되지 않는다. 즉, 동일한 윈도우 구간에서 DL-SSB들과 SL-SSB들은 서로 겹치지 않게 위치할 수 있다.
한편, 일 예로, 도 12(b)를 참조하면, 각각의 서브프레임에서 SSB 패턴이 설정될 수 있다. 이때, SCS가 15KHz인바, 1ms 내에 하나의 슬롯(14개 심볼)이 포함될 수 있으며, 이에 기초하여 SSB 패턴이 결정될 수 있다. 도 12(b)에서는 하나의 서브프레임에 두 개의 SSB가 할당되는 패턴을 도시하였으나, 이는 하나의 일 예일 뿐, 다른 패턴으로도 구성될 수 있다. 또한, 상술한 바와 같이, DL-SSB 오프셋은 10비트의 SFN 인덱스 및 1비트의 HF 인덱스에 의해 지시될 수 있으며, 이는 상술한 바와 같다. 또한, SSB 인덱스는 최대 4개인바, 2비트로서 PBCH DMRS의 서로 다른 시퀀스로 구분될 수 있으며, 이는 상술한 바와 같다.
또한, 일 예로, SL-SSB 오프셋은 상술한 바와 같이, 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. 또한, SSB 인덱스는 최대 4개인바, 2비트로서 PSBCH DMRS의 서로 다른 시퀀스로 구분될 수 있으며, 이는 상술한 바와 같다.
즉, 상술한 지시 값들을 통해 DL-SSB들과 SL-SSB들의 위치를 동일한 윈도우 내에서 서로 다르게 설정할 수 있으며, 상술한 실시예로 한정되지 않는다.
이때, 도 13은 SCS가 30KHz인 경우로서 최대 SSB 수가 4(L=4)인 경우에 DL-SSB 및 SL-SSB를 배치하는 방법을 나타낸 도면이다.
도 13(a)를 참조하면, 5ms SSB 윈도우 내에 각각의 1ms는 하나의 패턴으로 구성될 수 있다. 이때, 일 예로, DL-SSB들은 첫 번째 1ms(1310)에 위치할 수 있다. 여기서, SL-SSB들은 DL-SSB들이 위치하지 않는 영역으로서 다섯 번째 1ms(1320)에 위치할 수 있다. 일 예로, SCS가 30KHz인바, 1ms에 28개의 심볼이 포함될 수 있고, 4개의 SSB가 1ms 내에 위치할 수 있다.
이때, 상술한 위치는 하나의 일 예일 뿐, 5ms 내의 각각의 서브프레임들 중 DL-SSB들이 위치하는 한 개의 서브프레임들과 SL-SSB들이 위치하는 한 개의 서브프레임들을 서로 겹치지 않게 위치할 수 있으며, 상술한 실시예로 한정되지 않는다. 즉, 동일한 윈도우 구간에서 DL-SSB들과 SL-SSB들은 서로 겹치지 않게 위치할 수 있다.
한편, 일 예로, 도 13(b)를 참조하면, 각각의 서브프레임에서 SSB 패턴이 설정될 수 있다. 이때, SCS가 30KHz인바, 1ms 내에 두 개의 슬롯이 포함될 수 있다. 이때, 하나의 슬롯당 14개의 심볼이 존재하는바, 1ms 내에는 28개의 심볼이 존재할 수 있으며, 이에 기초하여 SSB 패턴이 결정될 수 있다. 도 13(b)에서는 하나의 서브프레임에 네 개의 SSB가 할당되는 패턴을 도시 하였다. 일 예로, 네 개의 SSB가 할당되는 패턴은 패턴 2(Pattern 2) 또는 패턴 3(Pattern 3)처럼 구성될 수 있다. 다만, 이는 하나의 일 예일 뿐, 다른 패턴으로도 구성될 수 있다. 또한, 상술한 바와 같이, DL-SSB 오프셋은 10비트의 SFN 인덱스 및 1비트의 HF 인덱스에 의해 지시될 수 있으며, 이는 상술한 바와 같다. 또한, SSB 인덱스는 최대 4개인바, 2비트로서 PBCH DMRS의 서로 다른 시퀀스로 구분될 수 있으며, 이는 상술한 바와 같다.
또한, 일 예로, SL-SSB 오프셋은 상술한 바와 같이, 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. 또한, SSB 인덱스는 최대 4개인바, 2비트로서 PSBCH DMRS의 서로 다른 시퀀스로 구분될 수 있으며, 이는 상술한 바와 같다.
즉, 상술한 지시 값들을 통해 DL-SSB들과 SL-SSB들의 위치를 동일한 윈도우 내에서 서로 다르게 설정할 수 있으며, 상술한 실시예로 한정되지 않는다.
또한, 도 14는 SCS가 30KHz인 경우로서 최대 SSB 수가 8(L=8)인 경우에 DL-SSB 및 SL-SSB를 배치하는 방법을 나타낸 도면이다.
도 14(a)를 참조하면, 5ms SSB 윈도우 내에 각각의 1ms는 하나의 패턴으로 구성될 수 있다. 이때, 일 예로, DL-SSB들은 첫 번째 1ms(1410) 및 두 번째 1ms(1420)에 위치할 수 있다. 여기서, SL-SSB들은 DL-SSB들이 위치하지 않는 영역으로서 네 번째 1ms(1430) 및 다섯 번째 1ms(1440)에 위치할 수 있다. 여기서, SCS가 30KHz인바 1ms 내에 4개의 SSB가 위치할 수 있고, 8개의 SSB를 위해 두 개의 1ms가 이용될 수 있다.
이때, 일 예로, 상술한 위치는 하나의 일 예일 뿐, 5ms 내의 각각의 서브프레임들 중 DL-SSB들이 위치하는 두 개의 서브프레임들과 SL-SSB들이 위치하는 두 개의 서브프레임들을 서로 겹치지 않게 위치할 수 있으며, 상술한 실시예로 한정되지 않는다. 즉, 동일한 윈도우 구간에서 DL-SSB들과 SL-SSB들은 서로 겹치지 않게 위치할 수 있다.
한편, 일 예로, 도 14(b)를 참조하면, 각각의 서브프레임에서 SSB 패턴이 설정될 수 있다. 이때, SCS가 30KHz인바, 1ms 내에 두 개의 슬롯이 포함될 수 있다. 이때, 하나의 슬롯당 14개의 심볼이 존재하는바, 1ms 내에는 28개의 심볼이 존재할 수 있으며, 이에 기초하여 SSB 패턴이 결정될 수 있다. 도 14(b)에서는 하나의 서브프레임에 네 개의 SSB가 할당되는 패턴을 도시 하였다. 일 예로, 네 개의 SSB가 할당되는 패턴은 패턴 2(Pattern 2) 또는 패턴 3(Pattern 3)처럼 구성될 수 있다. 다만, 이는 하나의 일 예일 뿐, 다른 패턴으로도 구성될 수 있다. 또한, 상술한 바와 같이, DL-SSB 오프셋은 10비트의 SFN 인덱스 및 1비트의 HF 인덱스에 의해 지시될 수 있으며, 이는 상술한 바와 같다. 또한, SSB 인덱스는 최대 8개인바, 3비트로서 PBCH DMRS의 서로 다른 시퀀스로 구분될 수 있으며, 이는 상술한 바와 같다.
또한, 일 예로, SL-SSB 오프셋은 상술한 바와 같이, 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. 또한, SSB 인덱스는 최대 8개인바, 3비트로서 PSBCH DMRS의 서로 다른 시퀀스로 구분될 수 있으며, 이는 상술한 바와 같다.
즉, 상술한 지시 값들을 통해 DL-SSB들과 SL-SSB들의 위치를 동일한 윈도우 내에서 서로 다르게 설정할 수 있으며, 상술한 실시예로 한정되지 않는다.
또한, 도 15는 SCS가 240KHz인 경우로서 최대 SSB 수가 64(L=64)인 경우에 DL-SSB 및 SL-SSB를 배치하는 방법을 나타낸 도면이다.
도 15(a)를 참조하면, 5ms SSB 윈도우 내에 각각의 0.25ms는 하나의 패턴으로 구성될 수 있다. 이때, 일 예로, DL-SSB들은 앞에서 첫 번째 0.25ms(1501), 두 번째 0.25ms(1502), 세 번째 0.25ms(1503), 네 번째 0.25ms(1504), 여섯 번째 0.25ms(1505), 일곱 번째 0.25ms(1506), 여덟 번째 0.25ms(1507) 및 아홉 번째 0.25ms(1508)에 위치할 수 있다. 여기서, SL-SSB들은 DL-SSB들이 위치하지 않는 영역으로서 뒤에서 첫 번째 0.25ms(1516), 두 번째 0.25ms(1515), 세 번째 0.25ms(1514), 네 번째 0.25ms(1513), 여섯 번째 0.25ms(1512), 일곱 번째 0.25ms(1511), 여덟 번째 0.25ms(1510) 및 아홉 번째 0.25ms(1509)에 위치할 수 있다. 여기서, SCS가 240KHz인바 0.25ms 내에 8개의 SSB가 위치할 수 있고, 64개의 SSB를 위해 여덟 개의 0.25ms가 이용될 수 있다.
이때, 일 예로, 상술한 위치는 하나의 일 예일 뿐, 5ms 내의 각각의 0.25ms에 대해 DL-SSB들의 위치와 SL SSB들이 위치는 서로 겹치지 않게 위치할 수 있으며, 상술한 실시예로 한정되지 않는다. 즉, 동일한 윈도우 구간에서 DL-SSB들과 SL-SSB들은 서로 겹치지 않게 위치할 수 있다.
한편, 일 예로, 도 15(b)를 참조하면, 각각의 서브프레임에서 SSB 패턴이 설정될 수 있다. 이때, SCS가 240KHz인바, 0.25ms 내에 네 개의 슬롯이 포함될 수 있다. 이때, 하나의 슬롯당 14개의 심볼이 존재하는바, 0.25ms 내에는 56개의 심볼이 존재할 수 있으며, 이에 기초하여 SSB 패턴이 결정될 수 있다. 도 15(b)에서는 하나의 0.25ms 내에 여덟 개의 SSB가 할당되는 패턴을 도시 하였다. 일 예로, 여덟 개의 SSB가 할당되는 패턴은 패턴 4(Pattern 4)처럼 구성될 수 있다. 다만, 이는 하나의 일 예일 뿐, 다른 패턴으로도 구성될 수 있다. 또한, 상술한 바와 같이, DL-SSB 오프셋은 10비트의 SFN 인덱스 및 1비트의 HF 인덱스에 의해 지시될 수 있으며, 이는 상술한 바와 같다. 또한, SSB 인덱스는 최대 64개인바, 3비트로서 PBCH DMRS의 서로 다른 시퀀스 및 3비트 SSB 인덱스로 구분될 수 있으며, 이는 상술한 바와 같다.
또한, 일 예로, SL-SSB 오프셋은 상술한 바와 같이, 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. 또한, SSB 인덱스는 최대 64개인바, 3비트로서 PSBCH DMRS의 서로 다른 시퀀스 및 3비트 SSB 인덱스로 구분될 수 있으며, 이는 상술한 바와 같다.
즉, 상술한 지시 값들을 통해 DL-SSB들과 SL-SSB들의 위치를 동일한 윈도우 내에서 서로 다르게 설정할 수 있으며, 상술한 실시예로 한정되지 않는다.
실시예 2 (SL-SSB 윈도우가 1ms 단위로 설정되는 경우)
도 16은 SL-SSB의 윈도우가 1ms 단위로 설정되는 경우를 나타낸 도면이다.
도 16을 참조하면, DL-SSB 오프셋은 5ms 단위로써 SFN에 기초하여 결정될 수 있다. 또한, DL-SSB 주기도 결정될 수 있으며, 이는 상술한 바와 같다. 이를 통해, DL-SSB를 위한 SS 버스트 셋의 시작 위치가 결정되고, SS 버스트 셋 내의 5ms 윈도우에서 DL-SSB 전송이 수행될 수 있다.
또한, SL-SSB를 위한 SS 버스트 셋의 시작 위치는 DFN 및 SL-SSB 오프셋에 기초하여 결정될 수 있다. 이때, 일 예로, SL-SSB 오프셋 값은 1ms 단위로 지시될 수 있으며, SL-SSB 윈도우도 1ms 단위로 설정할 수 있다.
보다 상세하게는, SL-SSB 오프셋은 10비트의 DFN 및 4비트의 서브프레임 인덱스의 조합을 통해 지시될 수 있다. 이때, 서브프레임 인덱스는 1ms 단위를 가지는 10개 값으로 지시되는바, SL-SSB 오프셋은 1ms 단위로 지시될 수 있다. 따라서, SL-SSB 오프셋이 1ms로 지시되는 경우, 1ms SL-SSB 윈도우를 설정할 수 있다. 여기서, SL-SSB 윈도우가 1ms로 설정된바, 5ms의 DL-SSB 윈도우 내의 SSB 인덱스와 다르게 SSB 인덱스가 설정될 수 있다. 일 예로, 5ms DL-SSB 윈도우에서 SSB 인덱스가 설정되는 경우, 최대 전송 가능한 SSB 수(L)가 주파수 범위(Frequency Range)에 따라 각각 4개(L=4), 8개(L=8) 및 64개(L=64)가 구분될 수 있다. 이때, 상술한 바와 같이, PBCH DMRS의 시퀀스 및 PBCH의 SSB 인덱스 필드가 이용될 수 있으며, 이는 상술한 바와 같다. 반면, 1ms SL-SSB 윈도우 내에서 SSB 인덱스가 설정되는 경우, 최대 전송 가능한 SSB 수(L)는 주파수 범위에 따라 4개(L=4), 8개(L=8) 및 64개(L=64)가 아닌, 2개(L=2), 4개(L=2) 및 32개(L=32)가 구분될 수 있다. 일 예로, 실시예 1의 도 12에서 SCS가 15KHz이고, L=4인 경우, 5ms DL-SSB 윈도우 내에서는 1ms 내에 두 개의 SSB 인덱스가 배치되는바, 4개의 SSB를 위해서는 2ms가 필요할 수 있다.
반면, 1ms SL-SSB 윈도우 내에서 SSB 인덱스가 설정되는 경우, 1ms SL-SSB 윈도우에 의해 1ms 단위로 SSB가 구별될 수 있는바, 두 개의 SSB 인덱스만으로 구분될 수 있다. 따라서, 1ms SL-SSB 윈도우를 이용하는 경우, 3GHz까지의 주파수 범위에서 L=2일 수 있으며, 서로 다른 2가지의 PSBCH DMRS 시퀀스에 의해 구분될 수 있다. 또한, 일 예로, 3GHz부터 6GHz까지의 주파수 범위에서 L=4일 수 있으며, 서로 다른 4가지의 PSBCH DMRS 시퀀스에 의해 구분될 수 있다. 또한, 일 예로, 6GHz 부터 52.6GHz까지의 주파수 범위에서 L=32일 수 있으며, 서로 다른 8가지의 PSBCH DMRS 시퀀스 및 PSBCH에 포함되는 2비트(4개) SSB 인덱스에 의해 구분될 수 있다. 즉, SL-SSB 윈도우가 1ms로 설정되는바, L값이 5ms DL-SSB 윈도우보다 작을 수 있다.
또한, 상술한 바에 기초할 때, 일 예로, SL-SSB 오프셋은 각각의 SL-SSB가 전송되는 윈도우에 따라 다르게 설정될 수 있다. 일 예로, SL-SSB가 두 개의 1ms SL-SSB 윈도우에서 전송되는 경우, SL-SSB 오프셋은 “SL-SSB 오프셋 1(SL-SSB offset_1)”과 “SL-SSB 오프셋 2(SL-SSB offset_2)”로 각각 지시될 수 있다. 즉, 각각의 SL-SSB가 전송되는 윈도우에 대해서 각각의 오프셋이 지시될 수 있다.
또 다른 일 예로, SL-SSB 오프셋 1과 SL-SSB 오프셋 2의 차이가 1ms로 기설정된 경우를 고려할 수 있다. 이때, “서브프레임 인덱스 2 = 서브프레임 인덱스 1 + 1”일 수 있다. 일 예로, SL-SSB 오프셋 1 및 SL-SSB 오프셋 2는 상술한 바와 같이 4비트의 서브프레임 인덱스로부터 지시될 수 있다. 이때, 서브프레임 인덱스 1 및 “서브프레임 인덱스 1 + 1”과 같이 지시될 수 있으며, 상술한 실시예로 한정되지 않는다.
여기서, 일 예로, DL-SSB 전송이 SL-SSB 전송보다 중요할 수 있는바, DL-SSB 전송 위치가 먼저 결정되고, SL-SSB 전송 위치는 DL-SSB가 전송되지 않은 위치 중에서 결정될 수 있다. 즉, DL-SSB 및 SL-SSB가 서로 다른 위치에서 전송될 수 있으며, 상술한 실시예로 한정되지 않는다.
이때, 도 17은 SCS가 15KHz인 경우로서 최대 DL-SSB 수가 4(L=4)이고, 최대 SL-SSB 수가 2 또는 4(L=2 또는 4)인 경우에 DL-SSB 및 SL-SSB를 배치하는 방법을 나타낸 도면이다.
도 17(a)를 참조하면, 5ms DL-SSB 윈도우 내에 각각의 1ms는 하나의 패턴으로 구성될 수 있다. 이때, 일 예로, DL-SSB들은 첫 번째 1ms(1710) 및 두 번째 1ms(1720)에 위치할 수 있다. 여기서, SL-SSB들은 1ms SL-SSB 윈도우 내에 각각의 1ms에 대한 패턴을 구성할 수 있다. 일 예로, SL-SSB에 대한 L=2인 경우, 하나의 1ms(1730 또는 1740)에서 SL-SSB 전송을 위한 패턴이 구성될 수 있다. 또한, 일 예로, SL-SSB에 대한 L=4인 경우, 두 개의 1ms(1730, 1740)에서 SL-SSB 전송을 위한 패턴이 구성될 수 있으며, 구체적인 지시 방법은 상술한 바와 같다.
이때, 상술한 위치는 하나의 일 예일 뿐, DL-SSB들이 위치와 SL SSB들이 위치가 서로 겹치지 않게 위치할 수 있으며, 상술한 실시예로 한정되지 않는다.
한편, 일 예로, 도 17(b)를 참조하면, 각각의 서브프레임에서 SSB 패턴이 설정될 수 있다. 이때, SCS가 15KHz인바, 1ms 내에 하나의 슬롯(14개 심볼)이 포함될 수 있으며, 이에 기초하여 SSB 패턴이 결정될 수 있다. 도 17(b)에서는 하나의 서브프레임에 두 개의 SSB가 할당되는 패턴을 도시하였으나, 이는 하나의 일 예일 뿐, 다른 패턴으로도 구성될 수 있다. 또한, 상술한 바와 같이, DL-SSB 오프셋은 10비트의 SFN 인덱스 및 1비트의 HF 인덱스에 의해 지시될 수 있으며, 이는 상술한 바와 같다. 또한, DL-SSB 인덱스는 최대 4개인바, 2비트로서 PBCH DMRS의 서로 다른 시퀀스로 구분될 수 있으며, 이는 상술한 바와 같다.
또한, 일 예로, SL-SSB 오프셋은 상술한 바와 같이, 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. 이때, SL-SSB 오프셋 1 및 SL-SSB 오프셋 2가 각각 지시될 수 있으며, 이는 상술한 바와 같다. 즉, SL-SSB 오프셋 1가 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. 또한, 1ms 내에서의 SSB 인덱스는 최대 2개인바, 1비트로서 PSBCH DMRS의 서로 다른 시퀀스로 구분될 수 있다. 또한, SL-SSB 오프셋 2도 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. SL-SSB 오프셋 2 역시 1ms 내에서의 SSB 인덱스는 최대 2개인바, 1비트로서 PSBCH DMRS의 서로 다른 시퀀스로 구분될 수 있다.
이 때, 일 예로, SL-SSB 오프셋 1의 1ms 내 및 SL-SSB 오프셋 2의 1ms 내의 SSB에 대한 패턴은 동일하게 설정되고, 1비트로서 PSBCH DMRS의 서로 다른 시퀀스로 구분될 수 있다.
이 때, 일 예로, SL-SSB 오프셋 1 및 SL-SSB 오프셋 2가 각각 독립적으로 결정되어 지시될 수 있다. 또는 일 예로, SL-SSB 오프셋 1에 대한 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스를 토대로 SL-SSB 오프셋 1 및 SL-SSB 오프셋 2가 지시될 수 있다. 이 때, SL-SSB 오프셋 2에 대한 10비트의 DFN 인덱스는 SL-SSB 오프셋 1에 대한 10비트의 DFN 인덱스와 동일하며, 4비트의 서브프레임 인덱스는 “SL-SSB 오프셋 1의 4비트 서브프레임 인덱스 + 1”로 설정될 수 있다.
도 18은 SCS가 30KHz인 경우로서 최대 DL-SSB 수가 4 또는 8(L=4 또는 8)이고, 최대 SL-SSB 수가 4 또는 8(L=4 또는 8)인 경우에 DL-SSB 및 SL-SSB를 배치하는 방법을 나타낸 도면이다.
도 18(a)를 참조하면, 5ms DL-SSB 윈도우 내에 각각의 1ms는 하나의 패턴으로 구성될 수 있다. 이때, 일 예로, DL-SSB들은 첫 번째 1ms(1810) 및/또는 두 번째 1ms(1820)에 위치할 수 있다. 여기서, SL-SSB들은 1ms SL-SSB 윈도우 내에 각각의 1ms에 대한 패턴을 구성할 수 있다. 일 예로, SL-SSB에 대한 L=4인 경우, 하나의 1ms(1730 또는 1740)에서 SL-SSB 전송을 위한 패턴이 구성될 수 있다. 또한, 일 예로, SL-SSB에 대한 L=8인 경우, 두 개의 1ms(1730, 1740)에서 SL-SSB 전송을 위한 패턴이 구성될 수 있으며, 구체적인 지시 방법은 상술한 바와 같다.
이때, 일 예로, 상술한 위치는 하나의 일 예일 뿐, DL-SSB들이 위치와 SL SSB들이 위치가 서로 겹치지 않게 위치할 수 있으며, 상술한 실시예로 한정되지 않는다.
한편, 일 예로, 도 18(b)를 참조하면, 각각의 서브프레임에서 SSB 패턴이 설정될 수 있다. 이때, SCS가 30KHz인바, 1ms 내에 두 개의 슬롯(28개 심볼)이 포함될 수 있으며, 이에 기초하여 SSB 패턴이 결정될 수 있다. 도 18(b)에서는 하나의 서브프레임에 네 개의 SSB가 할당되는 패턴을 도시하였으나, 이는 하나의 일 예일 뿐, 다른 패턴으로도 구성될 수 있다. 또한, 상술한 바와 같이, DL-SSB 오프셋은 10비트의 SFN 인덱스 및 1비트의 HF 인덱스에 의해 지시될 수 있으며, 이는 상술한 바와 같다.
또한, 일 예로, SL-SSB 오프셋은 상술한 바와 같이, 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. 이때, SL-SSB 오프셋 1 및 SL-SSB 오프셋 2가 각각 지시될 수 있으며, 이는 상술한 바와 같다. 즉, SL-SSB 오프셋 1가 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. 또한, 1ms 내에서의 SSB 인덱스는 최대 4개인바, 2비트로서 PSBCH DMRS의 서로 다른 시퀀스로 구분될 수 있다. 또한, SL-SSB 오프셋 2도 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. SL-SSB 오프셋 2 역시 1ms 내에서의 SSB 인덱스는 최대 4개인바, 2비트로서 PSBCH DMRS의 서로 다른 시퀀스로 구분될 수 있다.
이 때, 일 예로, SL-SSB 오프셋 1의 1ms 내 및 SL-SSB 오프셋 2의 1ms 내의 SSB에 대한 패턴은 동일하게 설정되고, 2비트로서 PSBCH DMRS의 서로 다른 시퀀스로 구분될 수 있다.
이 때, 일 예로, SL-SSB 오프셋 1 및 SL-SSB 오프셋 2가 각각 독립적으로 결정되어 지시될 수 있다. 또는 일 예로, SL-SSB 오프셋 1에 대한 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스를 토대로 SL-SSB 오프셋 1 및 SL-SSB 오프셋 2가 지시될 수 있다. 이 때, SL-SSB 오프셋 2에 대한 10비트의 DFN 인덱스는 SL-SSB 오프셋 1에 대한 10비트의 DFN 인덱스와 동일하며, 4비트의 서브프레임 인덱스는 “SL-SSB 오프셋 1의 4비트 서브프레임 인덱스 + 1”로 설정될 수 있다.
도 19는 SCS가 240KHz인 경우로서 최대 DL-SSB 수가 64(L=64)이고, 최대 SL-SSB 수가 32 또는 64(L=32 또는 64)인 경우에 DL-SSB 및 SL-SSB를 배치하는 방법을 나타낸 도면이다.
도 19(a)를 참조하면, 5ms DL-SSB 윈도우 내에 각각의 0.25ms는 하나의 패턴으로 구성될 수 있다. 이때, 일 예로, DL-SSB들은 앞에서 첫 번째 0.25ms(1901), 두 번째 0.25ms(1902), 세 번째 0.25ms(1903), 네 번째 0.25ms(1904), 여섯 번째 0.25ms(1905), 일곱 번째 0.25ms(1906), 여덟 번째 0.25ms(1907) 및 아홉 번째 0.25ms(1908)에 위치할 수 있다. 여기서, SL-SSB들은 DL-SSB들이 위치하지 않는 영역으로서 뒤에서 첫 번째 0.25ms(1916), 두 번째 0.25ms(1915), 세 번째 0.25ms(1914) 및 네 번째 0.25ms(1913)에 위치할 수 있다. 또한, SL-SSB들은 DL-SSB들이 위치하지 않는 영역으로서 뒤에서 다섯 번째 0.25ms(1912), 여섯 번째 0.25ms(1911), 일곱 번째 0.25ms(1910) 및 여덟 번째 0.25ms(1909)에 위치할 수 있다. 여기서, SCS가 240KHz인바 0.25ms 내에 8개의 SSB가 위치할 수 있다. 이때, 32개의 SSB를 위해 네 개의 0.25ms가 이용될 수 있고, 64개의 SSB를 위해 여덟 개의 0.25ms가 이용될 수 있다.
이때, 일 예로, 상술한 위치는 하나의 일 예일 뿐, 0.25ms에 대해 DL-SSB들의 위치와 SL SSB들이 위치는 서로 겹치지 않게 위치할 수 있으며, 상술한 실시예로 한정되지 않는다.
여기서, SL-SSB들은 1ms SL-SSB 윈도우 내에 각각의 0.25ms에 대한 패턴을 구성할 수 있다. 일 예로, SL-SSB에 대한 L=32인 경우, 하나의 1ms SL-SSB 윈도우 (“B” 또는 “C”)에서 SL-SSB 전송을 위한 패턴이 각각의 0.25ms에 대해서 구성될 수 있다. 또한, 일 예로, SL-SSB에 대한 L=64인 경우, 두 개의 1ms SL-SSB 윈도우 (“B” 및 “C”)에서 SL-SSB 전송을 위한 패턴이 각각의 0.25ms에 대해서 구성될 수 있으며, 구체적인 지시 방법은 상술한 바와 같다.
이때, 일 예로, 상술한 위치는 하나의 일 예일 뿐, DL-SSB들이 위치와 SL SSB들이 위치가 서로 겹치지 않게 위치할 수 있으며, 상술한 실시예로 한정되지 않는다.
한편, 일 예로, 도 19(b)를 참조하면, 각각의 서브프레임에서 SSB 패턴이 설정될 수 있다. 이때, SCS가 240KHz인바, 0.25ms 내에 네 개의 슬롯(56개 심볼)이 포함될 수 있으며, 이에 기초하여 SSB 패턴이 결정될 수 있다. 도 19(b)에서는 하나의 0.25ms에 대해서 여덟 개의 SSB가 할당되는 패턴을 도시하였으나, 이는 하나의 일 예일 뿐, 다른 패턴으로도 구성될 수 있다. 또한, 상술한 바와 같이, DL-SSB 오프셋은 10비트의 SFN 인덱스 및 1비트의 HF 인덱스에 의해 지시될 수 있으며, 이는 상술한 바와 같다. 또한, SSB 인덱스는 최대 64개인바, 3비트로서 PBCH DMRS의 서로 다른 시퀀스 및 3비트 SSB 인덱스로 구분될 수 있으며, 이는 상술한 바와 같다.
또한, 일 예로, SL-SSB 오프셋은 상술한 바와 같이, 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. 또한, 1ms SL-SSB 윈도우가 설정되는바, 하나의 1ms SL-SSB 윈도우에서 SSB 인덱스가 최대 32개인 경우, 3비트로서 PSBCH DMRS의 서로 다른 시퀀스로 구분되고, PSBCH에 포함된 2비트 SSB 인덱스를 통해 32개의 SSB를 구분할 수 있다.
이때, SL-SSB 오프셋 1 및 SL-SSB 오프셋 2가 각각 지시될 수 있으며, 이는 상술한 바와 같다. 즉, SL-SSB 오프셋 1가 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. 또한, 1ms 내에서의 SSB 인덱스는 최대 32개인바, 3비트로서 PSBCH DMRS의 서로 다른 시퀀스 및 PSBCH에 포함된 2비트의 SSB 인덱스를 통해 구분될 수 있다. 또한, SL-SSB 오프셋 2도 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스로 지시될 수 있다. SL-SSB 오프셋 2 역시 1ms 내에서의 SSB 인덱스는 최대 32개인바, 3비트로서 PSBCH DMRS의 서로 다른 시퀀스 및 PSBCH에 포함된 2비트로 구분될 수 있다.
이 때, 일 예로, SL-SSB 오프셋 1의 1ms 내 및 SL-SSB 오프셋 2의 1ms 내의 SSB에 대한 패턴은 동일하게 설정되고, 3비트로서 PSBCH DMRS의 서로 다른 시퀀스 및 PSBCH에 포함된 2비트로 구분될 수 있다.
이 때, 일 예로, SL-SSB 오프셋 1 및 SL-SSB 오프셋 2가 각각 독립적으로 결정되어 지시될 수 있다. 또는 일 예로, SL-SSB 오프셋 1에 대한 10비트의 DFN 인덱스 및 4비트의 서브프레임 인덱스를 토대로 SL-SSB 오프셋 1 및 SL-SSB 오프셋 2가 지시될 수 있다. 이 때, SL-SSB 오프셋 2에 대한 10비트의 DFN 인덱스는 SL-SSB 오프셋 1에 대한 10비트의 DFN 인덱스와 동일하며, 4비트의 서브프레임 인덱스는 “SL-SSB 오프셋 1의 4비트 서브프레임 인덱스 + 1”로 설정될 수 있다. .
상술한 바와 같이, 실시예 1에서는 5ms 윈도우 내로 고정되는바, SL-SSB가 전송되는 위치가 고정된 패턴에 의해서 지시될 수 있다. 반면, 실시예 2에서는 1ms SL-SSB 윈도우가 이용되는바, DL-SSB가 위치하는 영역에 대해서 실시예 1 보다 유동적으로 설정될 수 있다. 반면, 실시예 2에서는 각각의 SL-SSB 윈도우에 대한 오프셋 값이 개별적으로 설정될 수 있는바, 구성에 있어서 그 복잡성이 보다 커질 수 있다. 따라서, 실시예 1 및 실시예 2에 대해서는 개별적으로 사용될 수 있으며, 상술한 실시예로 한정되지 않는다.
또한, 일 예로, SL-SSB 윈도우에 대한 크기가 별도의 시그널링을 통해 지시될 수 있다. 일 예로, SL-SSB 윈도우가 5ms로 지시되는 경우, 상술한 실시예 1처럼 DL-SSB 윈도우와 일치되도록 설정될 수 있다. 또 다른 일 예로, SL-SSB 윈도우가 1ms로 지시되는 경우, 상술한 실시예 2처럼 개별적인 SL-SSB 윈도우에 기초하여 SL-SSB 전송 위치가 결정될 수 있으며, 상술한 실시예로 한정되지 않는다.
도 20은 본 발명이 적용될 수 있는 단말이 SSB를 수신하는 방법을 나타낸 순서도이다.
도 20을 참조하면, 단말은 SL-SSB 오프셋에 대한 정보를 수신할 수 있다. (S2010) 이때, 도 1 내지 도 19에서 상술한 바와 같이, 단말은 PSBCH에 포함된 필드 값인 DFN 인덱스 및 서브프레임 인덱스를 통해 SL-SSB 오프셋을 알 수 있다. 즉, SL-SSB 오프셋에 대한 정보는 DFN 인덱스 및 서브프레임 인덱스일 수 있다. 이때, 일 예로, 서브프레임 인덱스는 10ms 내에서 1ms 단위로 10가지 값으로 지시될 수 있다. 따라서, SL-SSB 오프셋은 1ms 단위로 지시될 수 있으며, 이는 상술한 바와 같다. 이때, DL-SSB 오프셋은 상술한 바와 같이 PBCH의 필드 값인 SFN 인덱스 및 HF 인덱스에 기초하여 결정될 수 있으며, 이는 상술한 바와 같다.
다음으로, 단말은 SL-SSB 오프셋 정보에 기초하여 SL-SSB 윈도우를 설정할 수 있다. (S2020) 이때, 도 1 내지 도 19에서 상술한 바와 같이, SS 버스트 셋의 전송 시점은 SL-SSB 오프셋 정보에 기초하여 결정될 수 있다. 이때, SS 버스트 셋 내의 SSB 전송을 위한 SL-SSB 윈도우가 설정될 수 있으며, 이는 상술한 바와 같다.
다음으로, 단말은 SL-SSB 윈도우 내에서 SL-SSB들을 탐색할 수 있다. (S2030) 여기서, SL-SSB 윈도우가 DL-SSB 윈도우가 일치하는 경우, 윈도우 내에서 SL-SSB가 DL-SSB와 중첩되지 않게 배치된 것을 고려하여 탐색할 수 있다.
이때, 도 1 내지 도 19에서 상술한 바와 같이, SL-SSB 윈도우가 5ms로 설정되고, SL-SSB 윈도우가 DL-SSB 윈도우와 일치되도록 설정될 수 있다. 즉, 상술한 DL-SSB 오프셋 및 SL-SSB 오프셋에 기초하여 SL-SSB 윈도우가 DL-SSB 윈도우와 일치되도록 설정될 수 있다. 이때, 상술한 바처럼 윈도우가 일치하는바, SL-SSB는 5ms 윈도우 내에서 DL-SSB와 중첩되지 않도록 배치될 수 있다. 즉, SL-SSB는 DL-SSB가 위치하지 않는 영역에 위치할 수 있다. 이때, 일 예로, SL-SSB는 SCS 및 최대 SSB 수(L)에 기초하여 다르게 배치될 수 있으며, 이는 상술한 실시예 1과 같다.
다음으로, 단말은 SL-SSB를 수신할 수 있다. (S2040) 이때, 도 1 내지 도 19에서 상술한 바와 같이, 최대 전송 가능한 SSB 수에 기초하여 SSB 인덱스 및 패턴이 결정될 수 있다. 이때, 일 예로, 단말은 결정된 SSB 인덱스 및 패턴에 기초하여 SL-SSB를 수신할 수 있으며, 이는 상술한 바와 같다.
도 21은 본 발명이 적용될 수 있는 단말이 SSB를 수신하는 방법을 나타낸 순서도이다.
도 21을 참조하면, 단말은 SL-SSB 오프셋에 대한 정보를 수신할 수 있다. (S2110) 이때, 도 1 내지 도 19에서 상술한 바와 같이, 단말은 PSBCH에 포함된 필드 값인 DFN 인덱스 및 서브프레임 인덱스를 통해 SL-SSB 오프셋을 알 수 있다. 즉, SL-SSB 오프셋에 대한 정보는 DFN 인덱스 및 서브프레임 인덱스일 수 있다. 이때, 일 예로, 서브프레임 인덱스는 10ms 내에서 1ms 단위로 10가지 값으로 지시될 수 있다. 따라서, SL-SSB 오프셋은 1ms 단위로 지시될 수 있으며, 이는 상술한 바와 같다. 이때, DL-SSB 오프셋은 상술한 바와 같이 PBCH의 필드 값인 SFN 인덱스 및 HF 인덱스에 기초하여 결정될 수 있으며, 이는 상술한 바와 같다.
다음으로, 단말은 SL-SSB 오프셋 정보에 기초하여 SL-SSB 윈도우를 1ms 단위로 설정할 수 있다. (S2120) 이때, 도 1 내지 도 19에서 상술한 바와 같이, SL과 DL이 비동기 환경이고, 단말이 GNSS를 통해 동기 정보를 획득하는 경우 등을 고려하여 SL-SSB 오프셋의 단위가 1ms일 수 있다. 또한, 1ms SL-SSB 오프셋에 기초하여 SL-SSB 윈도우도 1ms 단위로 설정될 수 있다.
다음으로, 단말은 하나 이상의 SL-SSB 윈도우 내에서 SL-SSB들을 탐색할 수 있다. (S2130) 여기서, 상기 하나 이상의 SL-SSB 윈도우 각각은 1ms SL-SSB 윈도우에 기초하여 SL-SSB를 DL-SSB와 중첩되지 않게 배치된 것을 고려하여 탐색할 수 있다.
이때, 도 1 내지 도 19에서 상술한 바와 같이, SL-SSB 윈도우가 1ms로 설정된바, 5ms의 DL-SSB 윈도우 내의 SSB 인덱스와 다르게 SSB 인덱스가 설정될 수 있다.
일 예로, 5ms DL-SSB 윈도우에서 SSB 인덱스가 설정되는 경우, 최대 전송 가능한 SSB 수(L)이 주파수 범위(Frequency Range)에 따라 각각 4개(L=4), 8개(L=8) 및 64개(L=64)가 구분될 수 있다. 반면, 1ms SL-SSB 윈도우 내에서 SSB 인덱스가 설정되는 경우, 최대 전송 가능한 SSB 수(L)는 주파수 범위에 따라 4개(L=4), 8개(L=8) 및 64개(L=64)가 아닌, 2개(L=2), 4개(L=2) 및 32개(L=32)가 구분될 수 있다. 즉, 1ms SL-SSB 윈도우 내에서 SSB 인덱스가 설정되는 경우, 1ms SL-SSB 윈도우에 의해 1ms 단위로 SSB가 구별될 수 있는바, 두 개의 SSB 인덱스만으로 구분될 수 있다. 따라서, 1ms SL-SSB 윈도우를 이용하는 경우, 3GHz까지의 주파수 범위에서 L=2일 수 있으며, 서로 다른 2가지의 PSBCH DMRS 시퀀스에 의해 구분될 수 있다. 또한, 일 예로, 3GHz부터 6GHz까지의 주파수 범위에서 L=4일 수 있으며, 서로 다른 4가지의 PSBCH DMRS 시퀀스에 의해 구분될 수 있다. 또한, 일 예로, 6GHz 부터 52.6GHz까지의 주파수 범위에서 L=32일 수 있으며, 서로 다른 8가지의 PSBCH DMRS 시퀀스 및 PSBCH에 포함되는 2비트(4개) SSB 인덱스에 의해 구분될 수 있다. 즉, SL-SSB 윈도우가 1ms로 설정되는바, L값이 5ms DL-SSB 윈도우보다 작을 수 있다. 이때, 1ms SL-SSB 윈도우에 기초하여 SL-SSB가 DL-SSB와 중첩되지 않게 배치될 수 있으며, 이는 상술한 바와 같다.
다음으로, 단말은 SL-SSB를 수신할 수 있다. (S2140) 이때, 도 1 내지 도 19에서 상술한 바와 같이, 단말은 상술한 정보에 기초하여 SL-SSB를 수신할 수 있으며, 이는 상술한 바와 같다.
도 22는 본 개시에 따른 기지국 장치 및 단말 장치의 구성을 나타내는 도면이다.
기지국 장치(2200)는 프로세서(2220), 안테나부(2212), 트랜시버(2214), 메모리(2216)를 포함할 수 있다.
프로세서(2220)는 베이스밴드 관련 신호 처리를 수행하며, 상위계층 처리부(2230) 및 물리계층 처리부(2240)를 포함할 수 있다. 상위계층 처리부(2240)는 MAC(Medium Access Control) 계층, RRC(Radio Resource Control) 계층, 또는 그 이상의 상위계층의 동작을 처리할 수 있다. 물리계층 처리부(2240)는 물리(physical, PHY) 계층의 동작(예를 들어, 상향링크 수신 신호 처리, 하향링크 송신 신호 처리)을 처리할 수 있다. 프로세서(2220)는 베이스밴드 관련 신호 처리를 수행하는 것 외에도, 기지국 장치(2200) 전반의 동작을 제어할 수도 있다.
안테나부(2212)는 하나 이상의 물리적 안테나를 포함할 수 있고, 복수개의 안테나를 포함하는 경우 MIMO(Multiple Input Multiple Output) 송수신을 지원할 수 있다. 트랜시버(2214)는 무선 주파수(RF) 송신기와 RF 수신기를 포함할 수 있다. 메모리(2216)는 프로세서(2220)의 연산 처리된 정보, 기지국 장치(2200)의 동작에 관련된 소프트웨어, 운영체제, 애플리케이션 등을 저장할 수 있으며, 버퍼 등의 구성요소를 포함할 수도 있다.
기지국(2200)의 프로세서(2212)는 본 발명에서 설명하는 실시예들에서의 기지국의 동작을 구현하도록 설정될 수 있다.
단말 장치(2250)는 프로세서(2270), 안테나부(2262), 트랜시버(2264), 메모리(2266)를 포함할 수 있다.
프로세서(2270)는 베이스밴드 관련 신호 처리를 수행하며, 상위계층 처리부(2280) 및 물리계층 처리부(2290)를 포함할 수 있다. 상위계층 처리부(2280)는 MAC 계층, RRC 계층, 또는 그 이상의 상위계층의 동작을 처리할 수 있다. 물리계층 처리부(2290)는 PHY 계층의 동작(예를 들어, 하향링크 수신 신호 처리, 상향링크 송신 신호 처리)을 처리할 수 있다. 프로세서(2270)는 베이스밴드 관련 신호 처리를 수행하는 것 외에도, 단말 장치(2250) 전반의 동작을 제어할 수도 있다.
안테나부(2262)는 하나 이상의 물리적 안테나를 포함할 수 있고, 복수개의 안테나를 포함하는 경우 MIMO 송수신을 지원할 수 있다. 트랜시버(2264)는 RF 송신기와 RF 수신기를 포함할 수 있다. 메모리(2266)는 프로세서(2270)의 연산 처리된 정보, 단말 장치(2250)의 동작에 관련된 소프트웨어, 운영체제, 애플리케이션 등을 저장할 수 있으며, 버퍼 등의 구성요소를 포함할 수도 있다.
단말 장치(2250)의 프로세서(2270)는 본 발명에서 설명하는 실시예들에서의 단말의 동작을 구현하도록 설정될 수 있다.
이때, 일 예로, 기지국 장치(2200)의 프로세서(2220)는 DL 브로드캐스트 신호로서 PBCH를 전송할 수 있다. 이때, PBCH에는 상술한 바와 같이, SFN 인덱스 및 HF 인덱스 정보 중 적어도 어느 하나 이상이 포함될 수 있다. 또한, 단말 장치(2250)의 프로세스(2270)는 PBCH DMRS 시퀀스를 통해서 SSB를 구분할 수 있으며, 이는 상술한 바와 같다. 또한, 단말 장치(2250)의 프로세서(2270)은 PBCH에 포함된 정보에 기초하여 DL SSB를 위한 SS 버스트 셋의 시작 위치 및 DL SSB 윈도우에 대한 정보를 확인할 수 있다. 또한, 기지국 장치(2200)의 프로세서(2220)는 상술한 바와 같이 설정된 DL SSB 윈도우 내에서 DL SSB를 수신할 수 있으며, 이는 상술한 바와 같다.
또한, 일 예로, 단말 장치(2250)의 프로세서(2270)는 다른 단말 장치로부터 PSBCH를 수신할 수 있다. 이때, PSBCH에는 상술한 바와 같이, DFN 인덱스 및 서브프레임 인덱스 정보 중 적어도 어느 하나 이상이 포함될 수 있다. 또한, 단말 장치(2250)의 프로세스(2270)는 PSBCH DMRS 시퀀스를 통해서 SL-SSB를 구분할 수 있으며, 이는 상술한 바와 같다. 또한, 단말 장치(2250)의 프로세서(2270)은 PSBCH에 포함된 정보에 기초하여 SL-SSB를 위한 SS 버스트 셋의 시작 위치 및 SL SSB 윈도우에 대한 정보를 확인할 수 있다. 이때, 일 예로, SL-SSB 오프셋은 서브프레임 인덱스에 기초하여 1ms 단위로 지시될 수 있다. 이때, SL-SSB 윈도우는 SL-SSB 오프셋에 기초하여 1ms 단위로 설정될 수 있다. 이때, 단말 장치(2250)의 프로세서(2270)는 상술한 바와 같이 설정된 SL SSB 윈도우 내에서 SL SSB를 수신할 수 있으며, 이는 상술한 바와 같다.
기지국 장치(2200) 및 단말 장치(2250)의 동작에 있어서 본 발명의 예시들에서 설명한 사항이 동일하게 적용될 수 있으며, 중복되는 설명은 생략한다.
본 개시의 예시적인 방법들은 설명의 명확성을 위해서 동작의 시리즈로 표현되어 있지만, 이는 단계가 수행되는 순서를 제한하기 위한 것은 아니며, 필요한 경우에는 각각의 단계가 동시에 또는 상이한 순서로 수행될 수도 있다. 본 개시에 따른 방법을 구현하기 위해서, 예시하는 단계에 추가적으로 다른 단계를 포함하거나, 일부의 단계를 제외하고 나머지 단계를 포함하거나, 또는 일부의 단계를 제외하고 추가적인 다른 단계를 포함할 수도 있다.
본 개시의 다양한 실시예는 모든 가능한 조합을 나열한 것이 아니고 본 개시의 대표적인 양상을 설명하기 위한 것이며, 다양한 실시예에서 설명하는 사항들은 독립적으로 적용되거나 또는 둘 이상의 조합으로 적용될 수도 있다.
또한, 본 개시의 다양한 실시예는 하드웨어, 펌웨어(firmware), 소프트웨어, 또는 그들의 결합 등에 의해 구현될 수 있다. 하드웨어에 의한 구현의 경우, 하나 또는 그 이상의 ASICs(Application Specific Integrated Circuits), DSPs(Digital Signal Processors), DSPDs(Digital Signal Processing Devices), PLDs(Programmable Logic Devices), FPGAs(Field Programmable Gate Arrays), 범용 프로세서(general processor), 컨트롤러, 마이크로 컨트롤러, 마이크로 프로세서 등에 의해 구현될 수 있다.
본 개시의 범위는 다양한 실시예의 방법에 따른 동작이 장치 또는 컴퓨터 상에서 실행되도록 하는 소프트웨어 또는 머신-실행가능한 명령들(예를 들어, 운영체제, 애플리케이션, 펌웨어(firmware), 프로그램 등), 및 이러한 소프트웨어 또는 명령 등이 저장되어 장치 또는 컴퓨터 상에서 실행 가능한 비-일시적 컴퓨터-판독가능 매체(non-transitory computer-readable medium)를 포함한다.
기지국 : 2200 프로세서 : 2220
상위 계층 처리부 : 2230 물리 계층 처리부 : 2240
안테나부 : 2212 트랜시버 : 2214
메모리 : 2216 단말 : 2250
프로세서 : 2270 상위 계층 처리부 : 2280
물리 계층 처리부 : 2290 안테나부 : 2262
트랜시버 : 2264 메모리 : 2266

Claims (8)

  1. 단말 동작 방법에 있어서,
    다운링크 동기화 신호 블록(downlink synchronization signal block, DL SSB) 전송에 기초하여 DL SSB 오프셋 및 DL SSB 주기를 결정하는 단계;
    상기 결정된 DL SSB 오프셋 및 상기 결정된 DL SSB 주기에 기초하여 DL SSB 전송을 위한 DL 동기화 신호(synchronization signal, SS) 버스트 셋의 시작 위치 및 상기 DL SS 버스트 셋 내의 DL SSB 윈도우를 결정하는 단계;
    사이드링크 동기화 신호 블록(sidelink synchronization signal block, SL SSB) 전송에 기초하여 SL SSB 오프셋 및 SL SSB 주기를 결정하는 단계;
    상기 결정된 SL SSB 오프셋 및 상기 결정된 SL SSB 주기에 기초하여 SL SSB 전송을 위한 SL SS 버스트 셋의 시작 위치 및 상기 SL SS 버스트 셋 내의 SL SSB 윈도우를 결정하는 단계; 및
    상기 DL SSB를 상기 DL SSB 윈도우 내에서 전송하고, 상기 SL SSB를 상기 SL SSB 윈도우 내에서 전송하는 단계;를 포함하되,
    상기 SL SSB 오프셋은 상기 DL SS 버스트 셋 내의 상기 DL SSB 윈도우와 상기 SL SS 버스트 셋 내의 상기 SL SSB 윈도우가 일치하도록 설정된 값으로 결정되고,
    상기 DL SSB 및 상기 SL SSB는 동일한 윈도우에서 서로 다른 위치에 기초하여 전송되되,
    상기 DL SSB 전송 위치가 먼저 결정되고, 상기 DL SSB가 전송되지 않는 위치 중에서 상기 SL SSB 전송 위치가 결정되는, 단말 동작 방법.
  2. 제 1항에 있어서,
    상기 DL SSB 및 상기 SL SSB가 전송되는 상기 동일한 윈도우는 5ms로 설정되고,
    상기 동일한 윈도우 내에서 상기 DL SSB가 전송되는 위치 및 상기 SL SSB가 전송되는 위치는 서브캐리어 스페이싱(subcarrier spacing, SCS) 및 윈도우 내의 최대 SSB 수에 기초하여 결정되는, 단말 동작 방법.
  3. 제 2항에 있어서,
    상기 SCS가 15kHz인 경우, 상기 최대 SSB 수는 4개로 결정되고,
    SSB 인덱스는 상기 최대 SSB 수에 따라 물리적 사이드링크 방송 채널 복조 참조 신호(physical sidelink broadcast channel demodulation reference signal, PSBCH DMRS)의 서로 다른 시퀀스에 기초하여 2비트로 설정되는, 단말 동작 방법.
  4. 제1항에 있어서,
    상기 DL SSB 오프셋은 10비트의 시스템 프레임 넘버(system frame number, SFN) 인덱스 및 1비트의 하프 프레임(half frame, HF) 인덱스에 기초하여 지시되고,
    상기 SL SSB 오프셋은 10비트의 다이렉트 프레임 넘버(direct frame number, DFN) 인덱스 및 4비트의 서브프레임 인덱스에 기초하여 지시되는, 단말 동작 방법.
  5. 단말에 있어서,
    상기 단말은 송수신기; 및
    상기 송수신기와 연결된 프로세서;를 포함하고,
    상기 프로세서는,
    다운링크 동기화 신호 블록(downlink synchronization signal block, DL SSB) 전송에 기초하여 DL SSB 오프셋 및 DL SSB 주기를 결정하고,
    상기 결정된 DL SSB 오프셋 및 상기 결정된 DL SSB 주기에 기초하여 DL SSB 전송을 위한 DL 동기화 신호(synchronization signal, SS) 버스트 셋의 시작 위치 및 상기 DL SS 버스트 셋 내의 DL SSB 윈도우를 결정하고,
    사이드링크 동기화 신호 블록(sidelink synchronization signal block, SL SSB) 전송에 기초하여 SL SSB 오프셋 및 SL SSB 주기를 결정하고,
    상기 결정된 SL SSB 오프셋 및 상기 결정된 SL SSB 주기에 기초하여 SL SSB 전송을 위한 SL SS 버스트 셋의 시작 위치 및 상기 SL SS 버스트 셋 내의 SL SSB 윈도우를 결정하고, 및
    상기 DL SSB를 상기 DL SSB 윈도우 내에서 전송하고, 상기 SL SSB를 상기 SL SSB 윈도우 내에서 전송하되,
    상기 SL SSB 오프셋은 상기 DL SS 버스트 셋 내의 상기 DL SSB 윈도우와 상기 SL SS 버스트 셋 내의 상기 SL SSB 윈도우가 일치하도록 설정된 값으로 결정되고,
    상기 DL SSB 및 상기 SL SSB는 동일한 윈도우에서 서로 다른 위치에 기초하여 전송되되,
    상기 DL SSB 전송 위치가 먼저 결정되고, 상기 DL SSB가 전송되지 않는 위치 중에서 상기 SL SSB 전송 위치가 결정되는, 단말.
  6. 제 5항에 있어서,
    상기 DL SSB 및 상기 SL SSB가 전송되는 상기 동일한 윈도우는 5ms로 설정되고,
    상기 동일한 윈도우 내에서 상기 DL SSB가 전송되는 위치 및 상기 SL SSB가 전송되는 위치는 서브캐리어 스페이싱(subcarrier spacing, SCS) 및 윈도우 내의 최대 SSB 수에 기초하여 결정되는, 단말.
  7. 제 6항에 있어서,
    상기 SCS가 15kHz인 경우, 상기 최대 SSB 수는 4개로 결정되고,
    SSB 인덱스는 상기 최대 SSB 수에 따라 물리적 사이드링크 방송 채널 복조참조 신호(physical sidelink broadcast channel demodulation reference signal, PSBCH DMRS)의 서로 다른 시퀀스에 기초하여 2비트로 설정되는, 단말.
  8. 제 5항에 있어서,
    상기 DL SSB 오프셋은 10비트의 시스템 프레임 넘버(system frame number, SFN) 인덱스 및 1비트의 하프 프레임(half frame, HF) 인덱스에 기초하여 지시되고,
    상기 SL SSB 오프셋은 10비트의 다이렉트 프레임 넘버(direct frame number, DFN) 인덱스 및 4비트의 서브프레임 인덱스에 기초하여 지시되는, 단말.
KR1020180116531A 2018-09-28 2018-09-28 사이드링크를 위한 nr 시스템에서 동기화 신호 블록을 구성하는 방법 및 장치 KR102632919B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180116531A KR102632919B1 (ko) 2018-09-28 2018-09-28 사이드링크를 위한 nr 시스템에서 동기화 신호 블록을 구성하는 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180116531A KR102632919B1 (ko) 2018-09-28 2018-09-28 사이드링크를 위한 nr 시스템에서 동기화 신호 블록을 구성하는 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20200036644A KR20200036644A (ko) 2020-04-07
KR102632919B1 true KR102632919B1 (ko) 2024-02-05

Family

ID=70290601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180116531A KR102632919B1 (ko) 2018-09-28 2018-09-28 사이드링크를 위한 nr 시스템에서 동기화 신호 블록을 구성하는 방법 및 장치

Country Status (1)

Country Link
KR (1) KR102632919B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023212079A1 (en) * 2022-04-27 2023-11-02 Apple Inc. Sidelink ssb transmission in nr unlicensed

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180227866A1 (en) 2017-02-06 2018-08-09 Motorola Mobility Llc Transmitting and receiving a synchronization signal block

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180227866A1 (en) 2017-02-06 2018-08-09 Motorola Mobility Llc Transmitting and receiving a synchronization signal block

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
3GPP R1-1809475

Also Published As

Publication number Publication date
KR20200036644A (ko) 2020-04-07

Similar Documents

Publication Publication Date Title
US12010706B2 (en) Uplink subframe shortening in time-division duplex (TDD) systems
CN110943809B (zh) 用于传送侧链路harq反馈信息的方法和设备
CN110115080B (zh) 在无线通信系统中发送信号和接收信号的方法及其装置
KR102352364B1 (ko) Nr 시스템에서 광대역 동작 방법 및 장치
JP6961679B2 (ja) 無線通信システムにおいて端末のｄ２ｄデータ伝送方法及び装置
CN108353427B (zh) 共享通信介质上的随机接入信道信令
CN113207110B (zh) 配置信息的传输方法和终端设备
CN111756515B (zh) 发射和接收用于侧链路信道状态信息获取的参考信号的方法和装置
KR20200120535A (ko) 사이드링크 harq 피드백 제어하는 방법 및 그 장치
CN105122917B (zh) 动态tdd配置用户设备和方法
US20170142703A1 (en) Ue discovery method and system in d2d network
KR102335605B1 (ko) 신호를 전송하는 방법, 단말 장비 및 네트워크 장비
CN109511171B (zh) 一种通信方法及设备
CN108173633B (zh) 接收上行参考信号的方法和装置
JP2018534843A (ja) Ｄ２ｄ通信における参照信号送信方法及び端末
KR20210002002A (ko) 사이드링크 harq 피드백 전송 방법 및 그 장치
KR20160147907A (ko) 비주기적 비컨 및 기준 신호 송신을 위한 lte-u 통신 디바이스들 및 방법들
KR20160114066A (ko) 무선 통신 시스템에서 장치 대 장치 단말의 신호 송수신 방법 및 장치
CN111466092A (zh) 针对广播信道的速率匹配
WO2008049028A1 (en) Device, system, and method for partitioning and framing communication signals in broadband wireless access networks
EP3476073B1 (en) Split symbol control for aligned numerology
KR20160082983A (ko) 무선 통신 시스템에서 단말 간 직접 통신을 이용하여 신호를 송신하는 방법 및 이를 위한 장치
KR20220011409A (ko) 무선 통신 시스템에서 단말간 통신을 위한 부분 센싱 방법 및 장치
KR20190139624A (ko) Nr 시스템에서 v2x를 위한 dmrs 관련 정보 지시 방법 및 그 장치
US11134486B2 (en) Method for allocating resources in wireless communication system supporting full duplex radio (FDR) technology, and apparatus therefor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant