KR102621335B1 - 고속 시리얼 인터페이스를 이용한 영상 획득 장치 및 그 방법 - Google Patents

고속 시리얼 인터페이스를 이용한 영상 획득 장치 및 그 방법 Download PDF

Info

Publication number
KR102621335B1
KR102621335B1 KR1020210136197A KR20210136197A KR102621335B1 KR 102621335 B1 KR102621335 B1 KR 102621335B1 KR 1020210136197 A KR1020210136197 A KR 1020210136197A KR 20210136197 A KR20210136197 A KR 20210136197A KR 102621335 B1 KR102621335 B1 KR 102621335B1
Authority
KR
South Korea
Prior art keywords
image
data
image data
information
module
Prior art date
Application number
KR1020210136197A
Other languages
English (en)
Other versions
KR20230052775A (ko
Inventor
최재근
Original Assignee
(주)나임기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)나임기술 filed Critical (주)나임기술
Priority to KR1020210136197A priority Critical patent/KR102621335B1/ko
Publication of KR20230052775A publication Critical patent/KR20230052775A/ko
Application granted granted Critical
Publication of KR102621335B1 publication Critical patent/KR102621335B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
    • H04N21/43632—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H04N21/4332—Content storage operation, e.g. storage operation in response to a pause request, caching operations by placing content in organized collections, e.g. local EPG data repository

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Databases & Information Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Image Processing (AREA)
  • Image Input (AREA)

Abstract

본 발명의 일 실시예에 따른 영상 조합 장치는 입력된 영상 데이터를 채널에 따라 각 버퍼에 저장하는 데이터 배정부; 상기 버퍼에 저장된 영상 데이터에 대한 정보를 확인하는 데이터 할당부; 및 상기 영상 데이터에 대한 정보를 이용하여 하나의 영상인 제1영상으로 조합하는 맵 제어부를 포함하고, 상기 입력된 영상 데이터는 상기 제1영상이 복수 개로 나누어진 영상 데이터이다.

Description

고속 시리얼 인터페이스를 이용한 영상 획득 장치 및 그 방법{Image acquisition device and method using high-speed serial interface}
본 발명은 고속 시리얼 인터페이스를 이용한 영상 획득 장치 및 그 방법에 관한 것으로, 보다 구체적으로 FPGA를 이용하여 여러 조각으로 나누어진 영상을 하나의 영상으로 조합하는 고속 시리얼 인터페이스를 이용한 영상 획득 장치 및 그 방법에 관한 것이다.
초기의 카메라는 아날로그 인터페이스를 사용하는 저속/저해상도 영상을 사용하였다. 그러나, 카메라의 성능이 비약적으로 향상되면서, 카메라는 고속/고해상도를 지원하게 되었다. 이는 카메라에서 출력되는 데이터의 양이 늘어났음을 의미하는 것이다.
대용량 데이터를 처리하기 위해서 과도기적으로 Camera-Link와 같은 직병렬이 혼합된 방식이 사용되기도 하였으나, 현재에는 CoaxPress나 FPD-Link와 같은 고속 시리얼 인터페이스가 주로 사용된다.
그러나, 고속 시리얼 인터페이스는 대용량 데이터를 처리하기 위해서 고가의 고성능 시스템을 필요로 하게 되었다. 이에 비교적 사양이 낮은 시스템에서도 대용량 데이터를 처리할 수 있도록 영상을 조합하는 기능의 필요성이 커지고 있다.
본 발명이 해결하고자 하는 기술적 과제는, 보다 구체적으로 FPGA를 이용하여 여러 조각으로 나누어진 영상을 하나의 영상으로 조합하는 고속 시리얼 인터페이스를 이용한 영상 획득 장치 및 그 방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 영상 조합 장치는 입력된 영상 데이터를 채널에 따라 각 버퍼에 저장하는 데이터 배정부; 상기 버퍼에 저장된 영상 데이터에 대한 정보를 확인하는 데이터 할당부; 및 상기 영상 데이터에 대한 정보를 이용하여 실제 영상인 하나의 영상으로 조합하는 맵 제어부를 포함하고, 상기 입력된 영상 데이터는 제1영상이 복수 개로 나누어진 영상 데이터일 수 있다.
상기 맵 제어부는 상기 버퍼에 저장된 상기 영상 데이터를 듀얼 포트 메모리에 저장하여 상기 제1영상으로 조합할 수 있다.
상기 데이터 할당부는 상기 영상 데이터의 컬러 스페이스 정보, 밝기 정보 및 상기 제1영상에서 위치 정보 중 어느 하나를 확인할 수 있다.
상기 영상 데이터의 상기 컬러 스페이스 정보는 흑백 영상, YUV 영상 및 RGB 컬러 영상 중 어느 하나인지 여부에 따라 결정될 수 있다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 영상 조합 방법은 입력된 영상 데이터를 채널에 따라 각 버퍼에 저장하는 단계; 상기 버퍼에 저장된 영상 데이터에 대한 정보를 확인하는 단계; 및 상기 영상 데이터에 대한 정보를 이용하여 제1영상인 하나의 영상으로 조합하는 단계를 포함하고, 상기 입력된 영상 데이터는 상기 제1영상이 복수 개로 나누어진 영상 데이터일 수 있다.
상기 데이터를 할당하는 단계는 상기 영상 데이터의 컬러 스페이스 정보, 밝기 정보 및 상기 제1영상에서 위치 정보 중 어느 하나를 확인할 수 있다.
상기 영상 데이터의 상기 컬러 스페이스 정보는 흑백 영상, YUV 영상 및 RGB 컬러 영상 중 어느 하나인지 여부에 따라 결정될 수 있다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 고속 시리얼 인터페이스를 통해 입력되는 영상 데이터를 조합하는 영상 획득 장치에 있어서, 입력된 영상 데이터를 선입 선출하는 FIFO(First In First Out) 모듈; 상기 FIFO 모듈로부터 상기 영상 데이터를 입력 받는 영상 조합 모듈; 및 상기 영상 조합 모듈로부터 조합된 영상 데이터를 메모리로 송신하는 DMA(Direct Memory Access) 모듈을 포함하고, FPGA(Field Programmable Gate Array)로 구현되는 것을 특징으로 할 수 있다.
본 발명의 실시예들에 따르면, 복수 개로 나누어진 영상을 하나의 영상으로 만든 후에 DMA 전송을 하므로, 프로세서는 다른 부수적인 작업을 할 필요없이 영상 처리만을 할 수 있다.
또한, 비교적 저가의 일반적인 시스템에서도 대용량 데이터 처리가 가능하고, 고사양 시스템이 아니라도 고속 시리얼 인터페이스를 사용할 수 있다.
또한, 일반적인 데스크톱 PC를 제외한 임베디드 계열(ARM, DSP 등)의 시스템에도 구현이 가능하다.
도 1은 기존의 영상 데이터 전송 방식을 나타낸 것이다.
도 2는 DMA 및 SGDMA를 이용한 영상 데이터를 전송하는 방식을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 영상 데이터 전송 방식을 나타낸 것이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 영상 조합 모듈의 블록도이다.
도 6(a)은 사용자가 일반적으로 보는 영상은 하나의 영상이고, 도 6(b)은 고속 시리얼 인터페이스를 통해 입력된 영상은 대부분의 영상이 비연속적으로 구성된다.
도 7은 본 발명의 일 실시예에 따른 영상 조합 방법의 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합 또는 치환하여 사용할 수 있다.
또한, 본 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 실시예가 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 실시예의 구성 요소를 설명하는데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성 요소에 '연결', '결합', 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 '연결', '결합', 또는 '접속'되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합', 또는 '접속'되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위)" 또는 "하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, "상(위)" 또는 "하(아래)"는 두 개의 구성 요소들이 서로 직접 접촉되는 경우 뿐만 아니라, 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위)" 또는 "하(아래)"로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함될 수 있다.
도 1은 기존의 영상 데이터 전송 방식을 나타낸 것이다.
보다 구체적으로 고속 시리얼 인터페이스를 통한 데이터 전송방식을 나타낸 것이다. 고속 시리얼 인터페이스를 통해 입력된 영상 데이터는 데이터 처리를 위해 패러랠(Parallel) 데이터로 변환되고, 변환된 데이터는 메모리에 저장된다.
그러나, 메모리에 저장된 데이터는 연속된 데이터가 아니기 때문에 바로 영상 처리에 사용할 수 없으며, Scatter-Gather DMA 방식을 이용하여 프로세서로 전송하여 연속된 데이터로 변경하는 방식을 사용한다.
Scatter-Gather DMA를 사용하면, 조각난 영상 데이터를 하나로 조합할 수 있지만 DMA를 제어하는 프로세서는 부하가 커질 수 밖에 없다. 이는 대용량 영상 데이터를 처리하는데 부담으로 작용하며, 고성능 CPU를 사용하는 시스템이 필요하게 된다.
도 2는 DMA 및 SGDMA를 이용한 영상 데이터를 전송하는 방식을 설명하기 위한 도면이고, 도 3은 실제 영상과 영상 데이터가 전송되는 방식을 설명하기 위한 도면이다.
도 6(a)를 참조하면, 사용자가 일반적으로 보는 영상은 하나의 영상이고, 도 6(b)를 참조하면, 고속 시리얼 인터페이스를 통해 입력된 영상은 대부분의 영상이 비연속적으로 구성된다.
고속 시리얼 인터페이스를 통해 입력되는 영상 데이터는 영상을 고속으로 전송하기 위해 채널이라는 개념을 사용하여 하나의 영상을 여러 개로 나누어 전송하고 프로세서는 조각난 영상을 하나로 조합한다.
만약, 영상의 해상도가 가로 방향으로 4096 픽셀이고, 세로 방향으로 4096 픽셀인 경우, 조각난 영상을 하나의 영상으로 조합하기 위해 4096 x 4096 = 16,777,216, 즉 1600만번 이상의 연산이 필요하다.
상기 방법에 따라 하나의 영상으로 조합시 발생하는 프로세서의 부하를 줄이기 위하여, Scatter-Gather DMA를 사용할 수 있다. 도 2를 참조하면, SGDMA는 Scatter-Gather DMA를 사용하여 영상을 전송하는 방식이고, DMA는 Block DMA를 사용하는 방식이다.
여기서, DMA(Direct Memory Access)은 특정 하드웨어 하위 시스템이 CPU와 독립적으로 메인 시스템 메모리에 접근할 수 있게 해주는 컴퓨터 시스템의 기능이다. 주변장치의 데이터는 장치 컨트롤러에 의해 로컬 버퍼로 이동한다. 그러나 전송할 데이터가 많은 경우, 많은 양의 데이터의 이동으로 인한 부담이 커지는데 이러한 문제를 해결하기 위해 DMA를 이용한다.
Block DMA는 중간에 어떤 추가적인 작업이 없이 DMA만 연속적으로 수행하는 것으로, DMA 방법 중에서 가장 빠르고, 프로세서 측면에서도 가장 부하가 적다.
Scatter-Gather DMA는 일부 데이터만 DMA 전송을 하고, 소스 어드레스나 타겟 어드레스를 변경하여 다시 일부의 DMA만 수행한다. 예로 든 4개의 채널에서 입력되는 영상을 SGDMA를 사용하는 경우, 4 x 4096 = 16,384, 즉, 16,000번 이상의 DMA 설정이 필요하다. DMA 설정이 많을수록 프로세서의 부하도 높아지므로, 고성능의 프로세서가 필요하다. 즉, 기존의 영상 데이터 전송 방식은 대용량 데이터를 처리하기 위해서, 고가의 고성능 시스템이 필요하다.
반면, 본 발명은 FPGA를 사용하여 여러 조각으로 나누어진 영상을 하나의 영상으로 조합하는 기술에 관한 것으로, 본 발명의 일 실시예에 따른 영상 조합 모듈을 통해 조각난 영상을 하나로 조합한 후, DMA 전송을 하면 프로세서는 다른 부수적인 작업을 할 필요 없이 영상 처리만을 할 수 있다.
따라서, 영상 처리시 고사양 시스템이 아니더라도 비교적 저가의 일반적인 시스템에서도 대용량 데이터 처리가 가능하다. 또한, 일반적인 데스크톱 PC를 제외한 임베디드 계열(ARM, DSP 등)의 시스템에도 사용이 가능하다.
도 4는 본 발명의 일 실시예에 따른 영상 데이터 전송 방식을 나타낸 것이고, 도 5는 본 발명의 일 실시예에 따른 영상 조합 모듈의 블록도이다.
본 발명의 일 실시예에 따른 영상 조합 모듈(10)은 데이터 배정부(11), 데이터 할당부(12) 및 맵 제어부(13)를 포함하고, 버퍼(14)와 듀얼 포트 메모리(15)를 포함할 수 있다.
영상 조합 모듈(10)은 고속 시리얼 데이터가 입력될 수 있다. 고속 시리얼 데이터는 각 채널로부터 입력된 조각난 영상 데이터일 수 있다. 영상 조합 모듈(10)은 조각난 영상 데이터를 조합하여 하나의 영상 데이터로 생성할 수 있다. 영상 조합 모듈(10)에서 조합된 하나의 영상 데이터는 DMA 전송 방식으로 전송될 수 있다.
영상 조합 모듈(10)은 FPGA(Field Programmable Gate Array)에 포함된 구성일 수 있다. FPGA는 입력된 영상 데이터를 선입선출하는 FIFO(First In First Out)모듈을 포함할 수 있다. FPGA는 영상 조합 모듈(10)로부터 조합된 영상 데이터를 메모리로 송신하는 DMA(Direct Memory Access)모듈을 포함할 수 있다. 영상 조합 모듈(10)은 FIFO모듈로부터 영상 데이터를 입력받을 수 있다. 영상 조합 모듈(10)은 탭 얼라이너(Tap Aligner)로 지칭될 수 있다.
여기서, FPGA는 클럭 기반의 프로세스로 동작한다. 각 프로세스들은 모두 병렬 프로세스이며, 클럭에 맞추어 모두 동시에 동작한다. FPGA의 로직 제한 내에서의 프로세스는 무한대로 생성이 가능하다. FPGA는 하나의 프로세스마다 클럭의 상승 에지 또는 하강 에지를 교차되도록 동작하게 함으로써 단일 클럭 동작에 비해 소요시간을 50% 감축시킬 수 있다. FPGA는 동시성(Concurrent)을 구비한 병렬처리(Parallelism)와 파이프라인(Pipelining) 연산처리 구조를 구현함으로써 미디안 필터가 더욱 빠르게 수행되고, 하드웨어의 한정된 자원을 적게 사용할 수 있다.
데이터 배정부(11)는 입력된 영상 데이터를 채널에 따라 각 버퍼에 저장할 수 있다. 데이터 배정부(11)는 데이터 어사인(Data Assign)으로 지칭될 수 있다. 채널은 실제 영상의 일부분에 대한 영상 데이터가 입력될 수 있다. 채널은 복수 개의 채널을 포함할 수 있다. 복수 개의 채널에는 실제 영상에서 각각 다른 부분에 대한 영상 데이터가 입력될 수 있다. 복수 개의 채널에서 각각 입력된 영상을 조합시 실제 영상이 생성될 수 있다. 복수 개의 채널에서 입력된 영상 데이터는 각각 다른 버퍼에 저장될 수 있다. 실제 영상은 제1영상으로 지칭될 수 있다.
예를 들어, 4개의 채널로부터 영상 데이터가 입력되는 경우, 각각의 채널에서 입력된 영상 데이터가 저장되는 4개의 버퍼(14-1, 14-2, 14-3, 14-4)가 포함될 수 있다.
데이터 할당부(12)는 버퍼에 저장된 영상 데이터에 대한 정보를 확인할 수 있다. 데이터 할당부(12)는 데이터 얼록(Data Alloc)으로 지칭될 수 있다. 데이터 할당부(12)는 영상 데이터의 컬러 스페이스 정보, 밝기 정보 및 실제 영상에서 위치 정보 중 어느 하나를 확인할 수 있다. 영상 데이터의 위치 정보는 하나의 실제 영상에서 각 버퍼에 저장된 영상 데이터가 어느 위치에 있는 영상 데이터인지에 대한 정보일 수 있다. 영상 데이터의 컬러 스페이스 정보는 흑백 영상, YUV 영상 및 RGB 컬러 영상 중 어느 하나인지 여부에 따라 결정될 수 있다.
예를 들어, 데이터 할당부(12)는 각 영상 데이터가 8/10/12 비트 흑백 영상인지, 16비트 YUV 영상인지, 24비트 RGB 컬러 영상인지 확인하여 각 컬러 스페이스 정보를 확인할 수 있다.
데이터 할당부(12)에서 확인된 영상 데이터 정보는 DMA 모듈을 통해 영상 전송시 함께 전송될 수 있다. 이를 통해, 각 채널에서 입력받은 조각난 영상 데이터가 하나의 영상 데이터로 조합된 후 영상 출력 장치에서 출력시, 컬러 및 밝기가 일치된 자연스러운 실제 영상을 출력할 수 있다.
맵 제어부(13)는 조각난 영상 데이터를 실제 영상 위치에 따라 하나의 영상으로 조합할 수 있다. 맵 제어부(13)는 맵 컨트롤러(Map Controller)로 지칭될 수 있다. 맵 제어부(13)는 영상 데이터의 실제 영상 위치를 확인하여 하나의 영상으로 조합하고, 이를 듀얼 포트 메모리(15)에 저장할 수 있다.
여기서, 듀얼 포트 메모리(15, Dual Port Memory, DPM)는 판독과 기록을 지정하는 제어 신호에 따라 선택되는 어느 한쪽에 기록되는 데이터의 입구와 판독되는 출구가 공용으로 되어 있는 형식의 기억 장치를 의미할 수 있다. 듀얼 포트 메모리(15)는 FIFO 방식으로 데이터를 입출력하는 구성으로서, 듀얼 포트 메모리(15)로부터 DMA controller로 영상 데이터 전송될 수 있다.
본 발명의 영상 조합 모듈에 따르면 조각난 영상을 하나로 만든 후에 DMA 전송을 하므로, 프로세서는 다른 부수적인 작업을 할 필요없이 영상 처리만을 할 수 있고, 고사양 시스템이 아니라도 고속 시리얼 인터페이스를 사용하는 것이 가능하게 된다.
도 7은 본 발명의 일 실시예에 따른 영상 조합 방법의 흐름도이다. 도 7의 각 단계에 대한 상세한 설명은 도 3 내지 도 6의 영상 조합 모듈에 대한 상세한 설명에 대응되는바, 이하 중복된 설명은 생략하도록 한다.
영상을 조합함에 있어서, S11 단계에서 입력된 영상 데이터를 채널에 따라 각 버퍼에 저장하고, S12 단계에서 버퍼에 저장된 영상 데이터의 종류에 따라 데이터를 할당하고, S13 단계에서 영상 데이터를 실제 영상 위치에 따라 하나의 영상으로 조합한다.
상기 데이터를 할당하는 S12 단계는 영상 데이터의 컬러 스페이스에 따라 데이터를 할당할 수 있다. 상기 영상 데이터의 컬러 스페이스는 흑백 영상, YUV 영상 및 RGB 컬러 영상 중 어느 하나인지 여부에 따라 결정될 수 있다.
한편, 본 발명의 실시예들은 컴퓨터로 읽을 수 있는 기록 매체에 컴퓨터가 읽을 수 있는 코드로 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술 분야의 프로그래머들에 의하여 용이하게 추론될 수 있다.
본 실시 예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
10: 영상 조합 장치 11: 데이터 배정부
12: 데이터 할당부 13: 맵 제어부
14: 버퍼 15: 듀얼 포트 메모리

Claims (8)

  1. 입력된 영상 데이터를 채널에 따라 각 버퍼에 저장하는 데이터 배정부;
    상기 버퍼에 저장된 영상 데이터에 대한 정보를 확인하는 데이터 할당부; 및
    상기 영상 데이터에 대한 정보를 이용하여 하나의 영상인 제1영상으로 조합하는 맵 제어부를 포함하고,
    상기 입력된 영상 데이터는 상기 제1영상이 복수 개로 나누어진 영상 데이터인 영상 조합 모듈.
  2. 제1항에 있어서,
    상기 맵 제어부는 상기 버퍼에 저장된 상기 영상 데이터를 듀얼 포트 메모리에 저장하여 상기 제1영상으로 조합하는 영상 조합 모듈.
  3. 제1항에 있어서,
    상기 데이터 할당부는 상기 영상 데이터의 컬러 스페이스 정보, 밝기 정보 및 상기 제1영상에서 위치 정보 중 어느 하나를 확인하는 영상 조합 모듈.
  4. 제3항에 있어서,
    상기 영상 데이터의 상기 컬러 스페이스 정보는 흑백 영상, YUV 영상 및 RGB 컬러 영상 중 어느 하나인지 여부에 따라 결정되는 영상 조합 모듈.
  5. 입력된 영상 데이터를 채널에 따라 각 버퍼에 저장하는 단계;
    상기 버퍼에 저장된 영상 데이터에 대한 정보를 확인하는 단계; 및
    상기 영상 데이터에 대한 정보를 이용하여 제1영상인 하나의 영상으로 조합하는 단계를 포함하고,
    상기 입력된 영상 데이터는 상기 제1영상이 복수 개로 나누어진 영상 데이터인 영상 조합 방법.
  6. 제5항에 있어서,
    상기 데이터를 할당하는 단계는 상기 영상 데이터의 컬러 스페이스 정보, 밝기 정보 및 상기 제1영상에서 위치 정보 중 어느 하나를 확인하는 영상 조합 방법.
  7. 제6항에 있어서,
    상기 영상 데이터의 상기 컬러 스페이스 정보는 흑백 영상, YUV 영상 및 RGB 컬러 영상 중 어느 하나인지 여부에 따라 결정되는 영상 조합 방법.
  8. 고속 시리얼 인터페이스를 통해 입력되는 영상 데이터를 조합하는 영상 획득 장치에 있어서,
    입력된 영상 데이터를 선입 선출하는 FIFO(First In First Out) 모듈;
    상기 FIFO 모듈로부터 상기 영상 데이터를 입력 받는 제1항 내지 제4항 중 어느 한 항의 영상 조합 모듈; 및
    상기 영상 조합 모듈로부터 조합된 영상 데이터를 메모리로 송신하는 DMA(Direct Memory Access) 모듈을 포함하고,
    FPGA(Field Programmable Gate Array)로 구현되는 것을 특징으로 하는 영상 획득 장치.
KR1020210136197A 2021-10-13 2021-10-13 고속 시리얼 인터페이스를 이용한 영상 획득 장치 및 그 방법 KR102621335B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210136197A KR102621335B1 (ko) 2021-10-13 2021-10-13 고속 시리얼 인터페이스를 이용한 영상 획득 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210136197A KR102621335B1 (ko) 2021-10-13 2021-10-13 고속 시리얼 인터페이스를 이용한 영상 획득 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20230052775A KR20230052775A (ko) 2023-04-20
KR102621335B1 true KR102621335B1 (ko) 2024-01-05

Family

ID=86143864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210136197A KR102621335B1 (ko) 2021-10-13 2021-10-13 고속 시리얼 인터페이스를 이용한 영상 획득 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR102621335B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101590470B1 (ko) 2014-01-13 2016-02-01 (주)나이시스 영상 분할전송 및 복원을 이용한 초고해상도 디스플레이 검사 방법
KR101987160B1 (ko) 2012-09-24 2019-09-30 삼성전자주식회사 디스플레이 드라이버 집적회로, 그것을 포함하는 디스플레이 시스템 및 그것의 디스플레이 데이터 처리 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101710011B1 (ko) * 2015-05-29 2017-03-08 엔쓰리엔 주식회사 영상 데이터 전송 및 수신 방법 및 장치
KR102102915B1 (ko) * 2018-09-13 2020-04-21 주식회사 디지털존 멀티비전의 동기화를 위한 영상신호 처리 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987160B1 (ko) 2012-09-24 2019-09-30 삼성전자주식회사 디스플레이 드라이버 집적회로, 그것을 포함하는 디스플레이 시스템 및 그것의 디스플레이 데이터 처리 방법
KR101590470B1 (ko) 2014-01-13 2016-02-01 (주)나이시스 영상 분할전송 및 복원을 이용한 초고해상도 디스플레이 검사 방법

Also Published As

Publication number Publication date
KR20230052775A (ko) 2023-04-20

Similar Documents

Publication Publication Date Title
JP4926947B2 (ja) システムメモリへのｇｐｕのレンダリング
CN1744048B (zh) 摄像机共享
US8547453B2 (en) Image processing apparatus and camera system
US9064324B2 (en) Image processing device, image processing method, and recording medium on which an image processing program is recorded
EP1325470A2 (en) Shared single block transform in parallel
US20070255874A1 (en) System and method for target device access arbitration using queuing devices
US11314457B2 (en) Data processing method for data format conversion, apparatus, device, and system, storage medium, and program product
US8223353B2 (en) Multiple processor print driver
KR102637732B1 (ko) 이미지 신호 프로세서, 상기 이미지 신호 프로세서의 동작 방법 및 상기 이미지 신호 프로세서를 포함하는 애플리케이션 프로세서
US20150331643A1 (en) Image processing method and image processing apparatus
US10877811B1 (en) Scheduler for vector processing operator allocation
US20170294176A1 (en) Image processing apparatus, image processing method, and storage medium
US10878526B2 (en) Image processing apparatus, image processing method, and image processing program
KR102621335B1 (ko) 고속 시리얼 인터페이스를 이용한 영상 획득 장치 및 그 방법
US20180173460A1 (en) Contention reduction scheduler for nand flash array with raid
JP6180398B2 (ja) メモリーアクセス装置
CN102609231A (zh) 基于飞腾处理器平台的多显示屏输出方法
US20200210351A1 (en) Image processing accelerator
AU623468B2 (en) Depth buffer clipping for window management
CN104025028B (zh) 在视频分析中的视频编码
US7911476B2 (en) Mulitmedia data processing apparatus with reduced buffer size
US11216307B1 (en) Scheduler for vector processing operator readiness
CN104025026B (zh) 访问用于配置空间的配置和状态寄存器
US10412400B1 (en) Memory access ordering for a transformation
US20080028109A1 (en) Direct memory access control method and direct memory access controller

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant