KR102619612B1

KR102619612B1 - Active RC integrator and continuous-time delta-sigma modulator comprising the same

Info

Publication number: KR102619612B1
Application number: KR1020220130273A
Authority: KR
Inventors: 노정진; 정현지; 신화성
Original assignee: 한양대학교 에리카산학협력단
Priority date: 2022-10-12
Filing date: 2022-10-12
Publication date: 2023-12-28

Abstract

본 기술은 능동형 RC 적분기 및 이를 포함하는 연속 시간 델타-시그마 모듈레이터에 관한 것이다. 본 기술의 능동형 RC 적분기는, 듀티 사이클 저항을 적분기 저항으로 사용하는 능동형 RC 적분기에 있어서, 상기 듀티 사이클 저항은 내부 저항과 내부 스위치를 포함하되, 상기 내부 저항과 상기 내부 스위치 사이에 접속되고, 상기 듀티 사이클 저항의 온오프 동작에 맞추어 상기 듀티 사이클 저항에 흐르는 누설전류를 보상하는 보상전류를 발생시키는 듀티 사이클 음저항을 포함한다. 본 기술은 듀티 사이클 저항을 적분기 저항으로 사용한 RC 적분기에 추가적으로 듀티 사이클 음저항을 적용함으로써, 누설 전류를 보상하고 작은 면적으로도 저전력 동작이 가능하게 할 수 있다.This technology relates to an active RC integrator and a continuous-time delta-sigma modulator including the same. The active RC integrator of the present technology uses a duty cycle resistor as an integrator resistor, wherein the duty cycle resistor includes an internal resistor and an internal switch, and is connected between the internal resistor and the internal switch, It includes a duty cycle negative resistor that generates a compensation current that compensates for leakage current flowing through the duty cycle resistor in accordance with the on/off operation of the duty cycle resistor. This technology can compensate for leakage current and enable low-power operation even in a small area by applying a duty cycle negative resistance in addition to the RC integrator that uses the duty cycle resistance as the integrator resistor.

Description

Active RC integrator and continuous-time delta-sigma modulator comprising the same}

본 발명은 능동형 RC 적분기 및 이를 포함하는 연속 시간 델타-시그마 모듈레이터에 관한 것으로, 보다 구체적으로는 능동형 RC 적분기의 누설 전류를 보상하여 작은 면적으로 저전력 동작이 가능한 적분기 및 이를 포함하는 연속 시간 델타-시그마 모듈레이터에 관한 것이다. The present invention relates to an active RC integrator and a continuous-time delta-sigma modulator including the same. More specifically, an integrator capable of low-power operation in a small area by compensating for leakage current of the active RC integrator and a continuous-time delta-sigma modulator including the same. It's about modulators.

연속시간(Continuous-Time, CT) 델타-시그마 모듈레이터(Delta-Sigma Modulator, DSM)는 DT(Discrete-Time) DSM과 달리 스위칭을 하지 않기 때문에 파워 효율이 좋은 구조이다. Continuous-Time (CT) Delta-Sigma Modulator (DSM) has a structure with good power efficiency because it does not switch, unlike DT (Discrete-Time) DSM.

CT DSM에서는 높은 선형성을 위해 능동형 RC 적분기를 사용한다. 그러나, 실제 능동형 RC 적분기는 유한한 이득을 갖는 증폭기로 인해 가상 접지(virtual ground)가 이상적으로 구현되지 않고 전류 손실(I_LOSS)이 발생하게 된다. 따라서, 적분되는 전류에 오차가 발생하게 되어 적분기 성능이 저하되며, DSM의 성능 또한 저하되는 문제가 있다.CT DSM uses an active RC integrator for high linearity. However, in actual active RC integrators, virtual ground is not ideally implemented due to amplifiers with finite gain, and current loss (I _LOSS ) occurs. Therefore, errors occur in the integrated current, which deteriorates integrator performance, and the performance of the DSM also deteriorates.

도 1은 종래의 음 저항(negative resistance)을 이용한 능동형 RC 적분기의 구조를 도시한 것이다.Figure 1 shows the structure of an active RC integrator using a conventional negative resistance.

도 1을 참조하면, 음 저항(-R_INT)의 일단이 연산 증폭기의 반전단자에 연결되며, 음 저항(-R_INT)은 반전단자에 보상전류(I_COMP)를 공급하여 손실전류(I_LOSS)를 보상할 수 있다. 이와 같은 음 저항(-R_INT)은 기존 능동형 적분기에서 발생하는 문제를 해결하여 가상 접지를 이상적이게 만들고 증폭기와 적분기 성능을 증가시킨다. 이로써 증폭기의 DC 이득, 단위 이득 대역폭(unity gain bandwidth) 등의 성능 조건이 완화되어 비교적 저전력 설계가 가능해질 수 있다. Referring to Figure 1, one end of the negative resistor (-R _INT ) is connected to the inverting terminal of the operational amplifier, and the negative resistor (-R _INT ) supplies a compensation current (I _COMP ) to the inverting terminal to reduce the loss current (I _LOSS) . ) can be compensated for. This negative resistance (-R _INT ) solves problems that occur in conventional active integrators, making the virtual ground ideal and increasing amplifier and integrator performance. As a result, performance conditions such as the amplifier's DC gain and unity gain bandwidth can be relaxed, making a relatively low-power design possible.

CT DSM에서 적분기 계수 c는 하기 수학식 1과 같이 나타낼 수 있다.In CT DSM, the integrator coefficient c can be expressed as Equation 1 below.

여기서, f_s는 샘플링 주파수이고, R은 적분기 저항이고, C는 적분기 커패시터이다. Where f _s is the sampling frequency, R is the integrator resistor, and C is the integrator capacitor.

위 수학식 1로부터 알 수 있듯이, 동일한 값을 갖는 계수에서, 샘플링 주파수가 낮을수록 적분기 저항과 커패시터의 곱 RC는 커지게 된다. As can be seen from Equation 1 above, for coefficients with the same value, the lower the sampling frequency, the larger the product RC of the integrator resistance and capacitor.

따라서, 만약 적분기 저항을 작은 값으로 설정하게 되면, 적분기 커패시터의 값이 커져야 하기 때문에 증폭기의 대역폭을 더 제한하게 된다. 반대로, 대역폭의 제한을 완화하기 위해 적분기 커패시터의 값을 줄이면 적분기 저항의 값이 커지게 되어 면적 증가에 따른 기생 커패시터의 값도 함께 커지게 된다. 따라서, CT DSM은 낮은 샘플링 주파수에서 동작할수록 면적이 증가하는 문제, 대역폭이 제한되는 문제, 노이즈에 취약해지는 문제 등을 발생시킨다.Therefore, if the integrator resistance is set to a small value, the value of the integrator capacitor must be increased, further limiting the bandwidth of the amplifier. Conversely, if the value of the integrator capacitor is reduced to alleviate bandwidth limitations, the value of the integrator resistance increases, and the value of the parasitic capacitor increases as the area increases. Therefore, as CT DSM operates at lower sampling frequencies, problems such as increased area, limited bandwidth, and vulnerability to noise occur.

본 발명의 실시예는 듀티 사이클 저항을 적분기 저항으로 사용한 RC 적분기에 듀티 사이클 음저항을 적용하여 누설 전류를 보상하고 작은 면적으로도 저전력 동작이 가능한 능동형 RC 적분기 및 이를 포함하는 연속 시간 델타-시그마 모듈레이터를 제공한다. An embodiment of the present invention is an active RC integrator that compensates for leakage current by applying a duty cycle negative resistance to an RC integrator using a duty cycle resistance as an integrator resistor and is capable of low-power operation even in a small area, and a continuous-time delta-sigma modulator including the same. provides.

한편, 본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 것이다. Meanwhile, other unspecified purposes of the present invention will be additionally considered within the scope that can be easily inferred from the following detailed description and its effects.

본 발명의 실시 예에 따른 능동형 RC 적분기는 듀티 사이클 저항을 적분기 저항으로 사용하는 능동형 RC 적분기로서, 상기 듀티 사이클 저항은 내부 저항과 내부 스위치를 포함하되, 상기 내부 저항과 상기 내부 스위치 사이에 접속되고, 상기 듀티 사이클 저항의 온오프 동작에 맞추어 상기 듀티 사이클 저항에 흐르는 누설전류를 보상하는 보상전류를 발생시키는 듀티 사이클 음저항을 포함할 수 있다. The active RC integrator according to an embodiment of the present invention is an active RC integrator that uses a duty cycle resistor as an integrator resistor, wherein the duty cycle resistor includes an internal resistor and an internal switch, and is connected between the internal resistor and the internal switch. , It may include a duty cycle negative resistor that generates a compensation current that compensates for leakage current flowing in the duty cycle resistor in accordance with the on-off operation of the duty cycle resistor.

실시 예에 따라, 상기 듀티 사이클 음저항은, 차동 입력 신호로서 제1 입력에 응답하여 제1 출력을 생성하는 제1 트랜지스터들과, 상기 차동 입력 신호로서 제2 입력에 응답하여 제2 출력을 생성하는 제2 트랜지스터들; 및 상기 듀티 사이클 저항의 온오프 동작과 반대로 동작하는 스위치;를 포함할 수 있다. Depending on the embodiment, the duty cycle negative resistance may include first transistors that generate a first output in response to a first input as a differential input signal, and a second output in response to a second input as the differential input signal. second transistors; and a switch that operates opposite to the on-off operation of the duty cycle resistor.

실시 예에 따라, 상기 스위치는 일단이 상기 제1 입력이 인가되는 제1 노드에 접속되고, 타단이 상기 제2 입력이 인가되는 제2 노드에 접속될 수 있다. Depending on the embodiment, one end of the switch may be connected to a first node to which the first input is applied, and the other end may be connected to a second node to which the second input is applied.

실시 예에 따라, 상기 제1 출력은 상기 제2 트랜지스터들의 게이트로 연결되고, 상기 제2 출력은 상기 제1 트랜지스터들의 게이트로 연결될 수 있다. Depending on the embodiment, the first output may be connected to the gate of the second transistors, and the second output may be connected to the gate of the first transistors.

실시 예에 따라, 상기 제1 트랜지스터들은 상기 제1 노드에서 서로 접속되는 공통 게이트를 갖는 제1 PMOS 트랜지스터 및 제1 NMOS 트랜지스터를 포함하고, 상기 제2 트랜지스터들은 상기 제2 노드에서 서로 접속되는 공통 게이트를 갖는 제2 PMOS 트랜지스터 및 제2 NMOS 트랜지스터를 포함하되, 상기 제1 PMOS 트랜지스터의 드레인과 상기 제1 NMOS 트랜지스터의 드레인은 상기 제2 노드로 접속되고, 상기 제2 PMOS 트랜지스터의 드레인과 상기 제2 NMOS 트랜지스터의 드레인은 상기 제1 노드로 접속될 수 있다. In some embodiments, the first transistors include a first PMOS transistor and a first NMOS transistor having a common gate connected to each other at the first node, and the second transistors include a common gate connected to each other at the second node. A second PMOS transistor and a second NMOS transistor having, wherein the drain of the first PMOS transistor and the drain of the first NMOS transistor are connected to the second node, and the drain of the second PMOS transistor and the second node are connected to the second node. The drain of the NMOS transistor may be connected to the first node.

또한, 본 발명의 실시 예에 따른 능동형 RC 적분기는, 제1 및 제2 출력단들과 제3 및 제4 노드들에 접속되는 연산 증폭기와, 일단이 상기 제3 노드에 접속되고, 타단이 상기 제1 출력단에 접속되는 제1 커패시터와, 일단이 상기 제4 노드에 접속되고, 타단이 상기 제2 출력단에 접속되는 제2 커패시터와, 일단이 제1 입력단에 접속되고, 타단이 제1 노드에 접속되는 제1 저항과, 일단이 제2 입력단과 접속되고, 타단이 제2 노드에 접속되는 제2 저항과, 일단이 상기 제1 노드에 접속되고, 타단이 상기 제3 노드에 접속되는 제1 스위치와, 일단이 상기 제2 노드에 접속되고, 타단이 상기 제4 노드에 접속되는 제2 스위치와, 상기 제1 노드 및 제2 노드 사이에 접속되는 듀티 사이클 음저항(duty-cycled negative resistor)을 포함한다.In addition, the active RC integrator according to an embodiment of the present invention includes an operational amplifier connected to first and second output terminals and third and fourth nodes, one end connected to the third node, and the other end connected to the third node. 1 A first capacitor connected to an output terminal, one end connected to the fourth node, a second capacitor whose other end is connected to the second output terminal, one end connected to the first input terminal, and the other end connected to the first node a first resistor, one end of which is connected to the second input terminal, and the other end of which is connected to the second node, and a first switch of which one end is connected to the first node and the other end of which is connected to the third node. and a second switch, one end of which is connected to the second node and the other end of which is connected to the fourth node, and a duty-cycled negative resistor connected between the first node and the second node. Includes.

실시 예에 따라, 상기 듀티 사이클 음저항은, 게이트 전극이 제1 노드에 접속되고, 제1 전극이 제1 전원에 접속되고, 제2 전극이 제2 노드에 접속되는 제1 트랜지스터와, 게이트 전극이 상기 제1 노드에 접속되고, 제1 전극이 상기 제2 노드에 접속되고, 제2 전극이 접지단에 접속되는 제2 트랜지스터와, 게이트 전극이 상기 제2 노드에 접속되고, 제1 전극이 상기 제1 전원에 접속되고, 제2 전극이 상기 제1 노드에 접속되는 제3 트랜지스터와, 게이트 전극이 상기 제2 노드에 접속되고, 제1 전극이 상기 제1 노드에 접속되고, 제2 전극이 상기 접지단에 접속되는 제4 트랜지스터와, 일단이 상기 제1 노드에 접속되고, 타단이 상기 제2 노드에 접속되는 제3 스위치를 포함할 수 있다.Depending on the embodiment, the duty cycle negative resistance may include a first transistor having a gate electrode connected to a first node, a first electrode connected to a first power source, and a second electrode connected to a second node, and a gate electrode. A second transistor is connected to the first node, the first electrode is connected to the second node, the second electrode is connected to the ground terminal, the gate electrode is connected to the second node, and the first electrode is connected to the second node. a third transistor connected to the first power source, a second electrode connected to the first node, a gate electrode connected to the second node, a first electrode connected to the first node, and a second electrode It may include a fourth transistor connected to the ground terminal, and a third switch whose one end is connected to the first node and the other end is connected to the second node.

실시 예에 따라, 상기 제1 및 제3 트랜지스터들은 PMOS 트랜지스터이고, 상기 제2 및 제4 트랜지스터들은 NMOS 트랜지스터일 수 있다.Depending on the embodiment, the first and third transistors may be PMOS transistors, and the second and fourth transistors may be NMOS transistors.

실시 예에 따라, 상기 제1 및 제2 스위치들이 턴 온되는 제1 기간 동안 상기 제3 스위치는 턴 오프되고, 상기 제1 및 제2 스위치들이 턴 온되는 제2 기간 동안 상기 제3 스위치는 턴 온될 수 있다.Depending on the embodiment, the third switch is turned off during the first period when the first and second switches are turned on, and the third switch is turned on during the second period when the first and second switches are turned on. It can be on.

실시 예에 따라, 상기 듀티 사이클 음저항은 상기 제1 기간 동안 생성된 누설전류를 보상할 수 있다.Depending on the embodiment, the duty cycle negative resistance may compensate for leakage current generated during the first period.

또한, 본 발명의 실시 예에 따른 연속 시간 델타-시그마 모듈레이터는, 듀티 사이클 저항을 적분기 저항으로 사용하는 능동형 RC 적분기;를 포함하되, 상기 능동형 RC 적분기는 상기 듀티 사이클 저항의 온오프 동작과 반대되는 온오프 동작을 갖는 듀티 사이클 음저항을 가질 수 있다. In addition, the continuous-time delta-sigma modulator according to an embodiment of the present invention includes an active RC integrator that uses a duty cycle resistor as an integrator resistor, wherein the active RC integrator has an on-off operation opposite to the on-off operation of the duty cycle resistor. It can have a duty cycle negative resistance with on-off operation.

본 기술은 듀티 사이클 저항을 적분기 저항으로 사용한 RC 적분기에 추가적으로 듀티 사이클 음저항을 적용함으로써, 누설 전류를 보상하고 작은 면적으로도 저전력 동작이 가능하게 할 수 있다. This technology can compensate for leakage current and enable low-power operation even in a small area by applying a duty cycle negative resistance in addition to the RC integrator that uses the duty cycle resistance as the integrator resistor.

도 1은 종래의 음 저항(negative resistance)을 이용한 능동형 RC 적분기의 구조를 도시한 것이다.
도 2는 듀티 사이클 저항(Duty-Cycled Resistor, DCR)을 사용한 능동형 RC 적분기의 회로도이다.
도 3은 도 2의 능동형 RC 적분기 회로의 파형도이다.
도 4는 본 발명의 실시 예에 따른 능동형 RC 적분기의 회로도이다.
도 5는 본 발명의 실시 예에 따른 듀티 사이클 음저항의 회로도이다.
도 6은 본 발명의 실시 예에 따른 능동형 RC 적분기의 동작을 설명하기 위한 파형도이다.
도 7은 도 4에 대한 블록도를 도시한다.
도 8은 본 발명의 실시 예에 따른 DCNR이 적용된 CT DSM의 전체 블록도이다.
도 9는 도 8에 도시된 바와 같은 DSM에 대해 DCNR에 스위치를 적용하였을 때를 그렇지 않은 경우와 비교하여 나타낸 SNR 값을 보여준다.
도 10은 본 발명의 실시 예에 따른 능동형 RC 적분기의 AC 특성을 도시한 그래프이다.
첨부된 도면은 본 발명의 기술사상에 대한 이해를 위하여 참조로서 예시된 것임을 밝히며, 그것에 의해 본 발명의 권리범위가 제한되지는 아니한다.Figure 1 shows the structure of an active RC integrator using a conventional negative resistance.
Figure 2 is a circuit diagram of an active RC integrator using a duty-cycled resistor (DCR).
Figure 3 is a waveform diagram of the active RC integrator circuit of Figure 2.
Figure 4 is a circuit diagram of an active RC integrator according to an embodiment of the present invention.
Figure 5 is a circuit diagram of a duty cycle negative resistance according to an embodiment of the present invention.
Figure 6 is a waveform diagram for explaining the operation of an active RC integrator according to an embodiment of the present invention.
Figure 7 shows a block diagram for Figure 4.
Figure 8 is an overall block diagram of a CT DSM to which DCNR is applied according to an embodiment of the present invention.
FIG. 9 shows SNR values when a switch is applied to DCNR for the DSM shown in FIG. 8 compared to when a switch is not applied.
Figure 10 is a graph showing AC characteristics of an active RC integrator according to an embodiment of the present invention.
The attached drawings are intended as reference for understanding the technical idea of the present invention, and are not intended to limit the scope of the present invention.

위와 같은 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.The above objects, other objects, features and advantages of the present invention will be easily understood through the following preferred embodiments related to the attached drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to enable the disclosed content to be more thorough and complete and to sufficiently convey the spirit of the present invention to those skilled in the art, without any intention other than to provide convenience of understanding.

본 명세서에서, 어떤 소자 또는 라인들이 대상 소자 블록에 연결된다 라고 언급된 경우에 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 대상 소자 블록에 간접적으로 연결된 의미까지도 포함한다.In this specification, when it is mentioned that certain elements or lines are connected to the target element block, it includes not only direct connection but also indirect connection to the target element block through some other element.

또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다. 일부 도면들에 있어서, 소자 및 라인들의 연결관계는 기술적 내용의 효과적인 설명을 위해 나타나 있을 뿐, 타의 소자나 회로블록들이 더 구비될 수 있다.In addition, the same or similar reference signs in each drawing indicate the same or similar components as much as possible. In some drawings, the connection relationships between elements and lines are only shown for effective explanation of technical content, and other elements or circuit blocks may be further provided.

여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함될 수 있으며, RC 적분기의 일반적 동작 및 그러한 일반적 동작을 수행하기 위한 회로나 소자에 과한 세부는 본 발명의 요지를 모호하지 않도록 하기 위해 상세히 설명되지 않음을 유의한다.Each embodiment described and illustrated herein may also include its complementary embodiment, and details regarding the general operation of the RC integrator and the circuits or elements for performing such general operation are provided in order not to obscure the gist of the present invention. Please note that this is not explained in detail.

도 2는 듀티 사이클 저항(Duty-Cycled Resistor, DCR)을 사용한 능동형 RC 적분기의 회로도이다. 도 3은 듀티 사이클 저항의 클럭 타이밍도이다. 듀티 사이클 저항(DCR)은 저항(R1)과 스위치(SW)가 직렬로 연결된 형태로서, 주기적으로 턴 온/턴 오프를 수행하는 스위치를 가지는 저항을 의미한다. Figure 2 is a circuit diagram of an active RC integrator using a duty-cycled resistor (DCR). 3 is a clock timing diagram of the duty cycle resistor. The duty cycle resistor (DCR) is a resistor (R1) and a switch (SW) connected in series, and refers to a resistor that has a switch that periodically turns on/off.

듀티 사이클 저항(DCR)의 스위치(SW)는 도 3과 같이 온/오프 동작을 하며, T_S가 샘플링 주기일 때 등기저항 R_EQ과 듀티비(duty-cycle) D는 아래 수학식과 같이 나타낼 수 있다.The switch (SW) of the duty cycle resistance (DCR) operates on/off as shown in FIG. 3, and when T _S is the sampling period, the registration resistance R _EQ and duty-cycle D can be expressed as the equation below. there is.

만약, 저항 R1을 100kΩ으로 설정하고, 듀티비 D를 1/100으로 설정하는 경우, 등가저항 R_EQ는 10MΩ으로 저항 R1의 100배가 되며, 커패시터는 100배 감소한 크기로 설정할 수 있다. If resistance R1 is set to 100kΩ and duty ratio D is set to 1/100, the equivalent resistance R _EQ is 10MΩ, which is 100 times that of resistance R1, and the capacitor can be set to a size reduced by 100 times.

도 4는 본 발명의 실시 예에 따른 능동형 RC 적분기의 회로도이고, 도 5는 본 발명의 실시 예에 따른 듀티 사이클 음저항의 회로도이고, 도 6은 본 발명의 실시 예에 따른 능동형 RC 적분기의 동작을 설명하기 위한 파형도이다. 그리고, 도 7은 도 4에 대한 블록도를 도시한다. Figure 4 is a circuit diagram of an active RC integrator according to an embodiment of the present invention, Figure 5 is a circuit diagram of a duty cycle negative resistance according to an embodiment of the present invention, and Figure 6 is an operation of an active RC integrator according to an embodiment of the present invention. This is a waveform diagram to explain. And, Figure 7 shows a block diagram for Figure 4.

도 4를 참조하면, 본 발명의 실시 예에 따른 능동형 RC 적분기(10)는 제1 및 제2 저항들(R1, R2), 듀티 사이클 음저항(DCNR; duty-cycled negative resistor, S1), 제1 및 제2 커패시터들(C1, C2), 및 연산 증폭기(OP)를 포함하며, 제1 및 제2 입력단들(VINP, VINN)과 제1 및 제2 출력단들(VOUTN, VOUTP)을 구비한다.Referring to FIG. 4, the active RC integrator 10 according to an embodiment of the present invention includes first and second resistors (R1, R2), a duty-cycled negative resistor (DCNR), and a first resistor (S1). It includes first and second capacitors (C1, C2), and an operational amplifier (OP), and has first and second input terminals (VINP, VINN) and first and second output terminals (VOUTN, VOUTP). .

제1 저항(R1)과 제1 스위치(SW1)는 서로 듀티 사이클 저항(duty-cycled resistor)을 형성하고, 제2 저항(R2)과 제2 스위치(SW2)는 서로 듀티 사이클 저항을 형성한다. The first resistor R1 and the first switch SW1 form a duty-cycled resistor with each other, and the second resistor R2 and the second switch SW2 form a duty-cycled resistor with each other.

듀티 사이클 음저항(S1)은 두 개의 듀티 사이클 저항 사이에 연결된 형태로 제공되며, 제1 및 제2 스위치들(SW1, SW2)의 턴 온/턴 오프 동작에 따라 보상전류를 생성하여 능동형 RC 적분기(10)에서 발생된 누설전류를 보상한다.The duty cycle negative resistor (S1) is provided in the form of a connection between two duty cycle resistors, and generates a compensation current according to the turn-on/turn-off operation of the first and second switches (SW1, SW2) to generate an active RC integrator. Compensate for the leakage current generated in (10).

구체적으로, 제1 저항(R1)은 일단이 제1 입력단(VINP)에 접속되고 타단이 제1 노드(N1)에 접속되며, 제2 저항(R2)은 일단이 제2 입력단(VINN)과 접속되고, 타단이 제2 노드(N2)에 접속된다.Specifically, the first resistor (R1) has one end connected to the first input terminal (VINP) and the other end connected to the first node (N1), and the second resistor (R2) has one end connected to the second input terminal (VINN). And the other end is connected to the second node (N2).

제1 스위치(SW1)는 일단이 제1 노드(N1)에 접속되고 타단이 제3 노드(N3)에 접속되며, 제2 스위치(SW2)는 일단이 제2 노드(N2)에 접속되고 타단이 제4 노드(N4)에 접속된다.The first switch SW1 has one end connected to the first node N1 and the other end connected to the third node N3, and the second switch SW2 has one end connected to the second node N2 and the other end It is connected to the fourth node (N4).

제1 커패시터(C1)는 일단이 제3 노드(N3)에 접속되고 타단이 제1 출력단(VOUTN)에 접속되며, 제2 커패시터(C2)는 일단이 제4 노드(N4)에 접속되고, 타단이 제2 출력단(VOUTP)에 접속된다.The first capacitor C1 has one end connected to the third node N3 and the other end connected to the first output terminal VOUTN, and the second capacitor C2 has one end connected to the fourth node N4 and the other end. It is connected to this second output terminal (VOUTP).

연산 증폭기(OP)는 제1 및 제2 출력단들(VOUTN, VOUTP)과 제3 및 제4 노드들(N3, N4)에 접속되고, 듀티 사이클 음저항(S1)은 제1 노드(N1) 및 제2 노드(N2) 사이에 접속된다.The operational amplifier OP is connected to the first and second output terminals VOUTN and VOUTP and the third and fourth nodes N3 and N4, and the duty cycle negative resistance S1 is connected to the first node N1 and It is connected between the second nodes (N2).

도 5를 참조하면, 듀티 사이클 음저항(S1)은 제1 내지 제4 트랜지스터들(TR1 내지 TR4)과 제3 스위치(SW3)를 포함한다. Referring to FIG. 5, the duty cycle negative resistor S1 includes first to fourth transistors TR1 to TR4 and a third switch SW3.

제1 트랜지스터(TR1)는 게이트 전극이 제1 노드(N1)에 접속되고, 제1 전극이 양의 공급전압을 제공하는 제1 전원(VDD)에 접속되고, 제2 전극이 제2 노드(N2)에 접속된다. 제1 전극이 소오스이고, 제2 전극이 드레인이다. The first transistor TR1 has a gate electrode connected to the first node N1, a first electrode connected to a first power source VDD that provides a positive supply voltage, and a second electrode connected to the second node N2. ) is connected to. The first electrode is the source and the second electrode is the drain.

제2 트랜지스터(TR2)는 게이트 전극이 제1 노드(N1)에 접속되고, 제1 전극이 제2 노드(N2)에 접속되고, 제2 전극이 접지단에 접속된다. 제1 전극이 드레인이고, 제2 전극이 소오스이다. 제2 노드(N2)에서 제1 트랜지스터의 드레인과 제2 트랜지스터의 드레인이 접속된다. The gate electrode of the second transistor TR2 is connected to the first node N1, the first electrode is connected to the second node N2, and the second electrode is connected to the ground terminal. The first electrode is the drain, and the second electrode is the source. The drain of the first transistor and the drain of the second transistor are connected at the second node N2.

제3 트랜지스터(TR3)는 게이트 전극이 제2 노드(N2)에 접속되고, 제1 전극이 제1 전원(VDD)에 접속되고, 제2 전극이 제1 노드(N1)에 접속된다. 제1 전극이 소오스이고, 제2 전극이 드레인이다.The third transistor TR3 has a gate electrode connected to the second node N2, a first electrode connected to the first power source VDD, and a second electrode connected to the first node N1. The first electrode is the source and the second electrode is the drain.

제4 트랜지스터(TR4)는 게이트 전극이 제2 노드(N2)에 접속되고, 제1 전극이 제1 노드(N1)에 접속되고, 제2 전극이 접지단에 접속된다. 제1 전극이 드레인이고, 제2 전극이 소오스이다. 제1 노드(N1)에서 제3 트랜지스터의 드레인과 제4 트랜지스터의 드레인이 접속된다.The fourth transistor TR4 has a gate electrode connected to the second node N2, a first electrode connected to the first node N1, and a second electrode connected to the ground terminal. The first electrode is the drain, and the second electrode is the source. The drain of the third transistor and the drain of the fourth transistor are connected at the first node (N1).

제3 스위치(SW3)는 일단이 제1 노드(N1)에 접속되고, 타단이 제2 노드(N2)에 접속된다.The third switch SW3 has one end connected to the first node N1 and the other end connected to the second node N2.

여기서, 제1 및 제3 트랜지스터들(TR1, TR3)은 PMOS 트랜지스터로 구현될 수 있고, 제2 및 제4 트랜지스터들(TR2, TR4)은 NMOS 트랜지스터로 구현될 수 있다. PMOS와 NMOS의 트랜스컨덕턴스(transconductance)가 각각 gm._P, gm._N 일 때, DCNR의 트랜스컨덕턴스 Gm은 1/R1 또는 1/R2와 같다. (Gm = gm._P + gm._N)Here, the first and third transistors TR1 and TR3 may be implemented as PMOS transistors, and the second and fourth transistors TR2 and TR4 may be implemented as NMOS transistors. The transconductance of PMOS and NMOS is gm, respectively. _P , gm. When _N , the transconductance Gm of DCNR is equal to 1/R1 or 1/R2. (Gm = gm. _P + gm. _N )

듀티 사이클 음저항(S1)의 제3 스위치(SW3)는 제1 및 제2 스위치(SW1, SW2)가 턴 온되는 기간 동안 턴 오프되며, 제1 및 제2 스위치(SW1, SW2)가 턴 오프되는 기간 동안 턴 온된다.The third switch (SW3) of the duty cycle negative resistance (S1) is turned off during the period when the first and second switches (SW1 and SW2) are turned on, and the first and second switches (SW1 and SW2) are turned off. It turns on during the period.

도 6을 참조하면, 제1 스위치(SW1)와 제2 스위치(SW2)가 턴 온되는 제1 기간 (PD1) 동안 제3 스위치(SW3)는 턴 오프되어, 듀티 사이클 음저항(S1)은 능동형 RC 적분기(10)에서 발생한 누설전류를 보상하며, 제1 및 제2 스위치들(SW1, SW2)이 턴 오프되는 제2 기간(PD2) 동안 턴 온 상태를 유지한다. 도 7을 참조하면, Φ_B 신호는 DCNR 회로를 온/오프 시키는 클럭이고, 이때, 도 6에 도시된 바와 같이, Φ_B 신호는 DCR의 클럭인 Φ와 반대로 동작하기 때문에 Φ가 ON/OFF일 때 Φ_B는 OFF/ON 되며, Φ가 ON, Φ_B는 OFF 되면, DCNR은 DCR에 흐르는 누설전류를 보상한다. Referring to FIG. 6, the third switch (SW3) is turned off during the first period (PD1) when the first switch (SW1) and the second switch (SW2) are turned on, and the duty cycle negative resistance (S1) is active. The leakage current generated in the RC integrator 10 is compensated, and the first and second switches SW1 and SW2 are turned on during the second period PD2 when they are turned off. Referring to FIG. 7, the Φ _B signal is a clock that turns the DCNR circuit on/off. At this time, as shown in FIG. 6, the Φ _B signal operates opposite to Φ, which is the clock of the DCR, so Φ is ON/OFF. When Φ _B is OFF/ON, and when Φ is ON and Φ _B is OFF, DCNR compensates for the leakage current flowing in DCR.

제1 및 제2 입력단들(VINP, VINN) 각각으로부터 제공되는 입력신호는 차동신호(differential signal)로서, 제1 노드(N1) 및 제2 노드(N2)에 인가된 전압의 크기가 같다. 따라서, 제2 기간(PD2) 동안 제1 노드(N1) 및 제2 노드(N2)는 단락되어 제1 및 제2 노드들(N1, N2) 중 어느 하나는 능동형 RC 적분기(10)의 출력으로, 나머지는 접지단으로 동작하게 된다. 이하 도 8을 참조하여 DCNR에 적용된 스위치(SW3, 도 5)의 역할에 대해 보다 상세하게 살펴본다. The input signal provided from each of the first and second input terminals (VINP and VINN) is a differential signal, and the magnitude of the voltage applied to the first node (N1) and the second node (N2) is the same. Accordingly, during the second period PD2, the first node N1 and the second node N2 are short-circuited, and one of the first and second nodes N1 and N2 is supplied to the output of the active RC integrator 10. , the rest operates as a ground terminal. Hereinafter, with reference to FIG. 8, the role of the switch (SW3, FIG. 5) applied to DCNR will be examined in more detail.

도 8은 본 발명의 실시 예에 따른 DCNR이 적용된 CT DSM의 전체 블록도이다. CT DSM은 좌측부터 제1 적분기, DCNR이 적용된 제2 적분기, DCNR이 적용된 제3 적분기 및 양자화기를 포함한다. 제2 적분기와 제3 적분기는 적분기 저항으로 DCR을 사용한다. Figure 8 is an overall block diagram of a CT DSM to which DCNR is applied according to an embodiment of the present invention. The CT DSM includes, from the left, a first integrator, a second integrator with DCNR applied, a third integrator with DCNR applied, and a quantizer. The second and third integrators use DCR as an integrator resistor.

상술한 도 2에 도시된 바와 같은 일반적인 DCR을 사용한 능동형 RC 적분기에서 클럭 타이밍에 따른 동작은 다음과 같을 수 있다. 1) DCR의 클럭이 on인 경우 : 내부 저항 양단 중 한 쪽 단자는 앞단 적분기의 출력에 연결되고, 나머지 단자는 후단 적분기(DCR을 사용한 active-RC 적분기)의 가상 접지가 되어, 비이상적인 가상 접지에 의해 누설전류 흐르게 된다. 2) DCR의 클럭이 off인 경우 : 내부저항 양단 중 한 쪽 단자는 앞단 적분기의 출력에 연결되고, 나머지 단자는 플로팅 상태가 되어, 플로팅 되어 있는 단자의 기생커패시터에 전하가 저장된다. 이와 같이 DCR은 클럭에 맞춰 불연속적으로 동작하기 때문에, DCR의 클럭이 온되어 비이상적인 가상 접지에 의한 누설전류가 DCR의 내부저항에 흐를 때만 누설전류를 보상해주는 것이 바람직하다. In the active RC integrator using a general DCR as shown in FIG. 2 described above, operation according to clock timing may be as follows. 1) When the clock of DCR is on: One terminal of both ends of the internal resistance is connected to the output of the front integrator, and the other terminal becomes the virtual ground of the rear integrator (active-RC integrator using DCR), resulting in a non-ideal virtual ground. Leakage current flows due to . 2) When the clock of the DCR is off: One terminal of both ends of the internal resistance is connected to the output of the front integrator, and the other terminal is in a floating state, and the charge is stored in the parasitic capacitor of the floating terminal. Since the DCR operates discontinuously according to the clock, it is desirable to compensate for the leakage current only when the DCR's clock is turned on and the leakage current due to non-ideal virtual ground flows through the internal resistance of the DCR.

그럼에도 불구하고 DCNR에 스위치를 적용하지 않는 경우에는, 불연속적인 DCR에 연속적으로 전류를 공급해주기 때문에 다음과 같은 문제가 발생할 수 있다. Nevertheless, if a switch is not applied to DCNR, the following problems may occur because current is continuously supplied to the discontinuous DCR.

즉, DCR 클럭이 오프일 때에도 전류를 공급하기 때문에, 전달되어야 하는 신호인 적분된 전류를 상쇄시키고 앞단의 적분기 출력을 왜곡시킨다. 또한 DCR이 온되었을 때 가상 접지로 연결되기 때문에 왜곡된 신호가 다음단에 전달된다. 결과적으로 계수가 틀어져서 NTF(noise transfer function)의 모양이 틀어지게 되며, 노이즈가 증가하여 SNR이 감소한다. In other words, since current is supplied even when the DCR clock is off, the integrated current, which is the signal to be transmitted, is canceled and the output of the front integrator is distorted. Additionally, when DCR is turned on, it is connected to virtual ground, so a distorted signal is transmitted to the next stage. As a result, the coefficients become distorted and the shape of the NTF (noise transfer function) becomes distorted, and the noise increases and the SNR decreases.

이에 비해, 본원과 같이 DCR 클럭과 반대로 동작하는 스위치를 적용하여 DCNR을 구성하면, DCR 클럭이 오프일 때 도 5의 VP와 VN은 단락된다. VP와 VN은 차동 신호(differential signal)이기 때문에, 이때(즉, DCR 클럭이 오프일 때) Vp = Vn = Vcm이 된다. 이에 따라 DCR의 클럭이 오프일 때 내부저항 양단 중 한쪽 단자는 앞단 적분기 출력으로, 나머지 단자는 접지로 동작하게 되어 앞단 적분기 출력에 영향을 미치지 않을 수 있다. In contrast, if DCNR is configured by applying a switch that operates opposite to the DCR clock as in the present application, VP and VN of FIG. 5 are short-circuited when the DCR clock is off. Since VP and VN are differential signals, at this time (i.e., when the DCR clock is off), Vp = Vn = Vcm. Accordingly, when the clock of the DCR is off, one terminal of both ends of the internal resistance operates as the front-end integrator output and the other terminal operates as the ground, so it may not affect the front-end integrator output.

도 9는 도 8에 도시된 바와 같은 DSM에 대해 DCNR에 스위치를 적용하였을 때를 그렇지 않은 경우와 비교하여 나타낸 SNR 값을 보여준다. 도면에 도시된 바와 같이, 스위치가 없는 경우(초록색), SNR = 70dB을 보이는 반면, 스위치가 있는 경우(빨간색), SNR = 120dB 가량으로서, 보다 우수한 효과를 가짐을 알 수 있다. FIG. 9 shows SNR values when a switch is applied to DCNR for the DSM shown in FIG. 8 compared to when a switch is not applied. As shown in the figure, when there is no switch (green), SNR = 70dB, while when there is a switch (red), SNR = 120dB, which shows that it has a better effect.

도 10은 본 발명의 실시 예에 따른 능동형 RC 적분기의 AC 특성을 도시한 그래프로서 PAC 시뮬레이션 결과이다. 도 10을 참조하면, 듀티 사이클 저항을 적용한 종래의 능동형 RC 적분기와, 듀티사이클 음저항을 적용한 본 발명의 능동형 RC 적분기(10)의 AC 특성 그래프가 도시되어 있다.Figure 10 is a graph showing the AC characteristics of an active RC integrator according to an embodiment of the present invention and is a PAC simulation result. Referring to FIG. 10, AC characteristic graphs of a conventional active RC integrator using a duty cycle resistance and the active RC integrator 10 of the present invention using a negative duty cycle resistance are shown.

두 개의 능동형 RC 적분기들 각각은 100kΩ의 저항과 1/100의 듀티비로 설정되어, 100배 증가된 10MΩ의 등가저항을 갖는 듀티 사이클 저항을 포함한다. 그리고 DSM에서 동일한 계수에 대해 커패시터는 100배 감소한다. 이는 DCR 등가 저항의 증가에 비례하여 적분기 커패시터의 값은 감소하므로 전력 소모와 면적은 크게 감소하며, DCNR로 인해 누설전류가 보상되어 증폭기 성능 조건이 완화됨을 의미한다. Each of the two active RC integrators includes a duty cycle resistor with a resistance of 100 kΩ and a duty cycle set to 1/100, giving an equivalent resistance of 10 MΩ, which is increased by a factor of 100. And in DSM, for the same coefficient, the capacitor is reduced by a factor of 100. This means that the value of the integrator capacitor decreases in proportion to the increase in DCR equivalent resistance, so power consumption and area are greatly reduced, and leakage current is compensated due to DCNR, thereby easing amplifier performance conditions.

본 발명의 실시 예에 따른 능동형 RC 적분기(10)는 일정 주파수 미만에서 종래의 능동형 RC 적분기에 비해 높은 이득을 얻으며, 10^-1Hz에서는 이득을 66dB에서 104dB로, 38dB(약 100배) 증가시킬 수 있다. 따라서, 본 발명의 실시 예에 따른 능동형 RC 적분기(10)는 종래의 능동형 RC 적분기와 비교했을 때 상대적으로 작은 면적이면서도 저전력으로 동작이 가능함을 알 수 있다. The active RC integrator 10 according to an embodiment of the present invention obtains higher gain than a conventional active RC integrator below a certain frequency, and at 10 ^-1 Hz, the gain can be increased from 66dB to 104dB, 38dB (about 100 times). You can. Therefore, it can be seen that the active RC integrator 10 according to an embodiment of the present invention can operate with low power while having a relatively small area compared to a conventional active RC integrator.

이와 같이, 본 발명의 실시 예에 따른 능동형 RC 적분기는 DCR을 사용한 능동형 RC 적분기에 클럭에 따라 동작하는 DCNR을 적용하여, 상술한 종래기술의 문제점을 완화함과 동시에 누설전류를 보상함으로써 적분기 및 증폭기 성능을 향상시킨다. DCNR 회로는 DCR에서 저항과 스위치 사이에 위치하며, DCNR은 DCR의 스위칭 동작에 맞춰 누설 전류를 보상함으로써, 적분기에 사용된 증폭기의 성능 조건을 완화한다.As such, the active RC integrator according to an embodiment of the present invention applies DCNR, which operates according to the clock, to an active RC integrator using DCR, thereby alleviating the problems of the above-described prior art and compensating for leakage current, thereby improving the integrator and amplifier. Improves performance. The DCNR circuit is located between the resistor and the switch in the DCR. DCNR compensates for leakage current according to the switching operation of the DCR, thereby relaxing the performance requirements of the amplifier used in the integrator.

상술한 본 발명의 실시 예에 따르면, 높은 선형성을 필요로 하는 CT DSM에서 능동형 RC 적분기를 사용함에 있어서, DCNR을 이용하여 저전력으로 동작하는 고해상도 DSM을 설계할 수 있다.According to the above-described embodiment of the present invention, when using an active RC integrator in a CT DSM that requires high linearity, a high-resolution DSM that operates at low power can be designed using DCNR.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.As described above, the present invention has been described with reference to specific details such as specific components and limited embodiments and drawings, but this is only provided to facilitate a more general understanding of the present invention, and the present invention is not limited to the above embodiments. , those skilled in the art can make various modifications and variations from this description. Accordingly, the spirit of the present invention should not be limited to the described embodiments, and the scope of the patent claims described below as well as all modifications that are equivalent or equivalent to the scope of this patent claim shall fall within the scope of the spirit of the present invention. .

10: 능동형 RC 적분기10: Active RC integrator

Claims

In an active RC integrator using a duty cycle resistor as an integrator resistor,
The duty cycle resistance includes an internal resistance and an internal switch,
A negative duty cycle resistor is connected between the internal resistor and the internal switch and generates a compensation current that compensates for leakage current flowing through the duty cycle resistor in accordance with the on/off operation of the duty cycle resistor,
The duty cycle negative resistance is,
First transistors generating a first output in response to a first input as a differential input signal, and second transistors generating a second output in response to a second input as the differential input signal; and
An active RC integrator comprising a switch that operates opposite to the on-off operation of the duty cycle resistor.

delete

In paragraph 1
The switch is an active RC integrator where one end is connected to a first node to which the first input is applied, and the other end is connected to a second node to which the second input is applied.

According to paragraph 3,
The first output is connected to the gates of the second transistors,
An active RC integrator wherein the second output is connected to the gates of the first transistors.

According to paragraph 3,
The first transistors include a first PMOS transistor and a first NMOS transistor having a common gate connected to each other at the first node,
The second transistors include a second PMOS transistor and a second NMOS transistor having a common gate connected to each other at the second node,
An active RC integrator in which the drain of the first PMOS transistor and the drain of the first NMOS transistor are connected to the second node, and the drain of the second PMOS transistor and the drain of the second NMOS transistor are connected to the first node. .

delete

As a continuous time delta-sigma modulator,
An active RC integrator using a duty cycle resistor as an integrator resistor, wherein the duty cycle resistor includes an internal resistor and an internal switch.
The active RC integrator is
a duty cycle negative resistor connected between the internal resistor and the internal switch and having an on-off operation opposite to that of the duty cycle resistor,
The duty cycle negative resistance is,
First transistors generating a first output in response to a first input as a differential input signal, and second transistors generating a second output in response to a second input as the differential input signal; and
A continuous-time delta-sigma modulator comprising a switch that operates opposite to the on-off operation of the duty cycle resistor.