KR102613970B1 - 레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들 - Google Patents

레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들 Download PDF

Info

Publication number
KR102613970B1
KR102613970B1 KR1020160067917A KR20160067917A KR102613970B1 KR 102613970 B1 KR102613970 B1 KR 102613970B1 KR 1020160067917 A KR1020160067917 A KR 1020160067917A KR 20160067917 A KR20160067917 A KR 20160067917A KR 102613970 B1 KR102613970 B1 KR 102613970B1
Authority
KR
South Korea
Prior art keywords
subsystem
controller
recipe
master controller
processor
Prior art date
Application number
KR1020160067917A
Other languages
English (en)
Other versions
KR20160143539A (ko
Inventor
주니어 존 씨. 발코어
토니 산
보스트잔 푸스트
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/974,915 external-priority patent/US9667303B2/en
Priority claimed from US15/148,414 external-priority patent/US10191466B2/en
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20160143539A publication Critical patent/KR20160143539A/ko
Priority to KR1020230178715A priority Critical patent/KR102699205B1/ko
Application granted granted Critical
Publication of KR102613970B1 publication Critical patent/KR102613970B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4185—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication
    • G05B19/4186—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication by protocol, e.g. MAP, TOP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Automation & Control Theory (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들이 기술된다. 방법들 중 하나는 명령 제어기에 의해 마스터 제어기로 레시피 세트를 전송하는 단계 및 플라즈마 시스템의 서브시스템 제어기에 의한 실행을 위해 레시피 세트를 마스터 제어기에 의해 전송하는 단계를 포함한다. 마스터 제어기로부터 서브시스템 제어기로 레시피 세트를 전송하는 동작은 클록 신호의 제 1 클록 사이클 동안 수행된다. 방법은 레시피 이벤트 신호를 명령 제어기에 의해 생성하는 단계 및 서브시스템 제어기에 의한 레시피 세트의 실행 시간을 나타내는 레시피 이벤트 신호를 명령 제어기에 의해 서브시스템 제어기로 전송하는 단계를 포함한다. 실행 시간은 제 1 클록 사이클에 이어지는 제 2 클록 사이클 동안 발생한다. 제 2 클록 사이클은 클록 신호의 사이클이다.

Description

레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들{SYSTEMS AND METHODS FOR SYNCHRONIZING EXECUTION OF RECIPE SETS}
본 실시예들은 레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들에 관한 것이다.
플라즈마 시스템들은 다양한 동작들을 수행하도록 사용된다. 예를 들어, 플라즈마 시스템들은 웨이퍼들을 세정하고, 웨이퍼들 상에 재료들을 증착하고, 웨이퍼들을 에칭하는, 등을 위해 복수의 스테이션들을 갖는다. 스테이션 각각은 동작들을 수행하기 위해 하나 이상의 프로세싱 디바이스들에 의해 제어된다.
정보는 동작들을 수행하도록 프로세싱 디바이스들 간에서 전송된다. 그러나, 정보를 전송하기 위해, 프로세싱 디바이스 각각은 타이트한 스케줄 하에 있다. 예를 들어, 프로세싱 디바이스 각각은 프로세싱된 데이터를 또 다른 프로세싱 디바이스에 제공하기 전에 미리 규정된 시간 윈도우 내에서 데이터를 프로세싱해야 한다.
이러한 시간 윈도우 요건들은 고가의 프로세싱 디바이스들을 발생시킨다. 또한, 프로세싱 디바이스들을 사용할 때 데이터 전송 레이트들은 프로세싱 디바이스들 사이에서 제한된다.
이러한 맥락에서 본 개시에 기술된 실시예들이 발생한다.
본 개시의 실시예들은 레시피 세트들의 실행을 동기화하기 위한 장치, 방법들 및 컴퓨터 프로그램들을 제공한다. 본 실시예들은 다수의 방식들, 예를 들어, 프로세스, 또는 장치, 또는 시스템, 또는 하드웨어의 일부, 또는 방법, 또는 컴퓨터 판독가능 매체로 구현될 수 있다는 것이 이해되어야 한다. 몇몇 실시예들이 이하에 기술된다.
일 실시예에서, 실행될 레시피 세트가 레시피 세트의 실행을 위한 신호를 전송하기 전에 제어기로부터 또 다른 제어기로 전송된다. 예를 들어, 마스터 제어기는 슬레이브 제어기가 레시피 세트를 실행하는 것을 나타내는 펄스를 전송하기 전에 레시피 세트를 슬레이브 제어기로 전송한다. 이러한 레시피 세트의 이전 전송은 슬레이브 제어기에게 레시피 세트의 실행을 위한 준비 시간을 제공한다. 슬레이브 제어기가 레시피 세트를 실행하는 것을 나타내는 펄스가 수신되자마자, 슬레이브 제어기는 프로세싱을 위한 레시피 세트를 전송함으로써 레시피 세트를 실행한다.
레시피 세트들의 실행을 나타내는 펄스를 전송하기 전에 복수의 레시피 세트들을 복수의 슬레이브 제어기들로 전송하는 것은 슬레이브 제어기 각각이 시간 윈도우 내에서 레시피 세트들을 실행하지 않게 한다. 예를 들어, EtherCAT (Ethernet for Control Automation Technology) 에서, 일 슬레이브 제어기가 복수의 레시피 세트드을 수신하고, 레시피 세트들 중 하나를 식별하고, 그리고 복수의 레시피 세트들을 또 다른 슬레이브 제어기로 전송하기 전에, 식별된 레시피 세트를 실행한다. 식별 및 실행은 제약이고 비용을 부가시키는 시간 윈도우 내에서 수행된다. 또한, 이러한 EtherCAT 슬레이브 제어기들은 고가이고 저 볼륨들로 인해 획득이 어렵다. 또한, EtherCAT 슬레이브 제어기들은 속도 면에서 제한되고, 예를 들어, Mbps (mega bits per second) 속도로 제한된다. 레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들을 사용함으로써, 복수의 레시피 세트들을 전송하는 단계가 Gbps (gigabits per second) 이상의 속도로 수행되고, 그 전에 슬레이브 제어기들이 식별 및 실행을 수행해야 하는 시간 윈도우가 없다. 슬레이브 제어기들은 슬레이브 제어기들이 레시피 세트들을 실행하는 것을 나타내는 펄스가 슬레이브 제어기들에 의해 수신된 직후에 레시피 세트들을 실행한다.
일 실시예에서, 레시피 세트들의 실행을 동기화하기 위한 방법이 기술된다. 방법은 명령 제어기에 의해 마스터 제어기로 레시피 세트를 전송하는 단계 및 플라즈마 시스템의 서브시스템 제어기에 의한 실행을 위해 레시피 세트를 마스터 제어기에 의해 전송하는 단계를 포함한다. 마스터 제어기로부터 서브시스템 제어기로 레시피 세트를 전송하는 동작은 클록 신호의 제 1 클록 사이클 동안 수행된다. 방법은 레시피 이벤트 신호를 명령 제어기에 의해 생성하는 단계 및 서브시스템 제어기에 의한 레시피 세트의 실행 시간을 나타내는 레시피 이벤트 신호를 명령 제어기에 의해 서브시스템 제어기로 전송하는 단계를 포함한다. 실행 시간은 제 1 클록 사이클에 이어지는 제 2 클록 사이클 동안 일어난다. 제 2 클록 사이클은 클록 신호의 사이클이다.
일 실시예에서, 레시피 세트들의 실행을 동기화하기 위한 방법이 기술된다. 방법은 클록 신호의 제 1 클록 사이클 동안 서브시스템 제어기에 의한 실행을 위해 마스터 제어기에 의해 레시피 세트를 전송하는 단계를 포함한다. 서브시스템 제어기는 플라즈마 시스템의 컴포넌트를 제어하도록 구성된다. 방법은 마스터 제어기에 의해 레시피 이벤트 신호를 생성하는 단계 및 마스터 제어기에 의해 플라즈마 시스템의 서브시스템 제어기에 의한 레시피 세트의 실행 시간을 나타내는 레시피 이벤트 신호를 전송하는 단계를 더 포함한다. 레시피 세트의 실행 시간은 레시피 세트가 전송되는 제 1 클록 사이클에 이어지는 제 2 클록 사이클 동안 일어난다. 제 2 클록 사이클은 클록 신호의 사이클이다.
일 실시예에서, 레시피 세트들의 실행을 동기화하기 위한 방법이 기술된다. 방법은 마스터 제어기에 의해 레시피 세트를 플라즈마 시스템의 서브시스템의 프로세서로 전송하는 단계를 포함한다. 마스터 제어기로부터의 전송 동작은 클록 신호의 제 1 클록 사이클 동안 일어난다. 방법은 마스터 제어기에 의해 레시피 이벤트 신호를 생성하는 단계 및 마스터 제어기에 의해 레시피 세트의 실행 시간을 나타내는 레시피 이벤트 신호를 서브시스템의 프로세서로 전송하는 단계를 더 포함한다. 레시피 이벤트 신호를 전송하는 동작은 제 1 클록 사이클에 이어지는 제 2 클록 사이클 동안 일어난다.
상기 기술된 일부 실시예들의 일부 장점들은 복수의 제어기들 간의 레시피 세트들의 실행을 동기화하는 것을 포함한다. 예를 들어, (n+1) 번째 레시피 세트들은 전송 제어기로부터 하나 이상의 수신 제어기들로 동기화된 방식으로 전송된다. (n+1) 번째 레시피 세트들을 수신 제어기들로 전송한 후에, 전송 제어기 또는 또 다른 제어기는 수신 제어기들이 레시피 세트들을 개시하는 시그널링하기 위해 레시피 이벤트 신호를 제공한다. (n+1) 번째 레시피 세트들의 전송과 레시피 이벤트 신호의 전송 사이의 시간은 수신 제어기들로 하여금 (n+1) 번째 레시피 세트들의 실행을 위한 준비를 하게 한다. 예를 들어, (n+1) 번째 레시피 세트들은 웨이퍼가 플라즈마 챔버 내로 로딩되는 시간 후에 수신 제어기들로 전송된다. 레시피 이벤트 신호가 수신 제어기들로 전송될 때, 웨이퍼는 이미 로딩되었다. 또한, 수신 제어기들에 의해 레시피 이벤트 신호가 수신되자마자, 수신 제어기들은 웨이퍼 프로세싱을 개시하도록 레시피 세트들을 실행한다.
다른 장점들은 통신 프로토콜, 예를 들어, 이더넷 프로토콜, UDP (universal datagram protocol), UDP over IP (UDP over Internet Protocol), UDP over IP over Ethernet, 기가비트 이상의 데이터 전송 레이트들을 갖는 커스터마이징된 프로토콜, 등의 사용을 포함한다. (n+1) 번째 레시피 세트들은 패킷들의 페이로드들이 (n+1) 번째 레시피 세트들을 전송하기 위해 통신 프로토콜을 적용함으로써 생성될 때 패킷들 내에 임베딩된다. 통신 프로토콜의 이러한 사용은 Gbps 이상의 전송 레이트들의 달성을 가능하게 한다. 통신 프로토콜의 사용은 시간을 절약하고 EtherCAT 프로토콜과 비교하여 보다 비용 효율적이다.
다른 양태들은 첨부된 도면들과 함께 취해진 이하의 상세한 기술로부터 자명해질 것이다.
실시예들은 첨부된 도면들과 함께 취해진 이하의 기술을 참조하여 이해된다.
도 1aa는 상이한 서브시스템 제어기들에 걸친 레시피 세트들의 실행의 동기화를 예시하기 위한 시스템의 실시예의 도면이다.
도 1ab는 도 1aa의 시스템과 유사한 시스템의 실시예의 도면이다.
도 1ba는 입력 디바이스를 통해 사용자로부터 입력 신호를 수신하지 않고 서브시스템 제어기들과 마스터 제어기 간의 동기화를 예시하기 위한 시스템의 실시예의 도면이다.
도 1bb는 도 1ba의 시스템과 유사한 시스템의 실시예의 도면이다.
도 1c는 마스터 제어기로부터 수신된 레시피 이벤트 신호에 따라 서브시스템들의 동기화를 예시하기 위한 시스템의 실시예의 도면이다.
도 1d는 서브시스템 제어기들과 서브시스템들 간의 동기화를 예시하기 위한 시스템의 실시예의 도면이다.
도 1e는 마스터 제어기와 RF 생성기 제어기들 간의 동기화를 달성하기 위한 UI (user interface) 컴퓨터의 사용을 예시하기 위한 시스템의 실시예의 도면이다.
도 2aa는 (n+1) 번째 레시피 세트들을 제어기들로 전송하는 것과 제어기들에 의한 레시피 세트들의 실행 시간 간의 동기화를 예시하기 위한 타이밍도의 실시예이다.
도 2ab는 제어기에 의한 패킷의 실행 시간이 패킷이 제어기에 의해 수신된 시간과 패킷이 실행된 것을 나타내는 디지털 펄스가 수신된 나중의 시간 사이에서 가변하는 것을 예시하기 위한 타이밍도의 실시예이다.
도 2b는 도 1e의 시스템의 기능을 예시하기 위해 사용된 타이밍도의 실시예이다.
도 3a는 이더넷 패킷의 실시예의 도면이다.
도 3b는 본 개시에 기술된 실시예에 따른, 패킷을 예시하기 위한 도면이다.
도 4는 플라즈마 프로세싱 시스템의 실시예의 도면이다.
도 5는 서브시스템을 예시하기 위한 시스템의 실시예의 도면이다.
도 6은 플라즈마 챔버의 실시예의 도면이다.
이하의 실시예들은 레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들을 기술한다. 본 실시예들은 이들 구체적인 상세들 중 일부 또는 전부가 없이 실시될 수도 있다는 것이 자명할 것이다. 다른 예들에서, 공지의 프로세스 동작들은 본 실시예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않는다.
도 1aa는 상이한 서브시스템 제어기들에 걸친 레시피 세트들의 실행의 동기화를 예시하기 위한 시스템 (100) 의 실시예의 도면이다. 시스템 (100) 은 컴퓨팅 디바이스 (108) 내에 위치된 명령 제어기 (102) 를 포함한다. 본 명세서에 사용될 때, 제어기는 하나 이상의 프로세서들 및 하나 이상의 메모리 디바이스들을 포함한다. 본 명세서에 사용될 때, 프로세서는 CPU, ASIC (application specific integrated circuit), 또는 PLD (programmable logic device) 를 지칭하고, 이들 용어들은 본 명세서에서 상호교환가능하게 사용된다. 메모리 디바이스의 예들은 ROM (read-only memory), ROM (random access memory), 하드디스크, 휘발성 메모리, 비휘발성 메모리, 중복 어레이 저장 디스크 (redundant array of storage disk), 플래시 메모리 등을 포함한다. 컴퓨팅 디바이스 (108) 의 예는 랩탑 컴퓨터 또는 데스크탑 컴퓨터 또는 태블릿 또는 모바일 폰을 포함한다.
시스템 (100) 은 전송 매체 (112) 를 통해 명령 제어기 (102) 에 연결된 마스터 제어기 (106) 를 더 포함한다. 본 명세서에 사용될 때, 전송 매체의 예들은 동축 케이블, 도전체 케이블, 유선 매체, 트위스티드 페어, 광 섬유 케이블, 케이블, 이더넷 케이블, 무선 매체, 유선 매체와 무선 매체의 조합, 등을 포함한다. 통신 프로토콜의 예는 UDP (universal datagram protocol), UDP over IP (UDP over Internet Protocol), UDP over IP over Ethernet, 커스터마이징된 프로토콜, 직렬 전송 프로토콜, 병렬 전송 프로토콜, USB (universal serial bus) 프로토콜, 커스터마이징된 통신 프로토콜, 등을 포함한다. 직렬 프로토콜의 예들은, 예를 들어, RS 232 프로토콜, RS 422 프로토콜, RS 423 프로토콜, RS 485 프로토콜, 등을 포함한다. 다양한 실시예들에서, 직렬 프로토콜에서, 데이터는 직렬 방식으로 전송된다. 예를 들어, 1 비트가 전송되고 이어서 또 다른 비트가 전송된다. 병렬 프로토콜의 예는 병렬 방식으로 데이터를 전송하는 프로토콜이다. 예시를 위해, 병렬 프로토콜에서, 복수의 비트들은 동시에 전송 등이 된다. 일부 실시예들에서, 용어들 전송 매체 및 링크는 본 명세서에서 상호교환가능하게 사용된다. 몇몇 실시예들에서, 직렬 프로토콜 또는 병렬 프로토콜은 패킷화되지 않은 프로토콜로서 본 명세서에 참조된다.
시스템 (100) 은 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C를 포함한다. 서브시스템 제어기 A는 전송 매체 (110A) 를 통해 마스터 제어기 (106) 에 연결되고, 서브시스템 제어기 B는 전송 매체 (110B) 를 통해 마스터 제어기 (106) 에 연결되고, 그리고 서브시스템 제어기 C는 전송 매체 (110C) 를 통해 마스터 제어기 (106) 로 연결된다.
또한, 서브시스템 제어기 각각은, 미국 특허 출원번호 제 14/974,915 호에서 물리적 통신 매체들로서 기술된, 하나 이상의 대응하는 물리적 매체들을 통해 대응하는 서브시스템에 연결된다. 예를 들어, 서브시스템 제어기 A는 전용 물리적 매체를 통해 서브시스템 A에 연결되고, 서브시스템 제어기 B는 전용 물리적 매체를 통해 서브시스템 B에 연결되고, 그리고 서브시스템 제어기 C는 전용 물리적 매체를 통해 서브시스템 C에 연결된다.
일부 실시예들에서, 용어들 서브시스템 및 컴포넌트들은 본 명세서에서 상호교환가능하게 사용된다는 것을 주의해야 한다.
서브시스템의 예는 RF (radio frequency) 생성기, 또는 압력 서브시스템, 또는 온도 서브시스템, 또는 갭 서브시스템, 또는 가스 플로우 서브시스템, 또는 냉각액 플로우 서브시스템, 또는 임피던스 매칭 네트워크를 포함한다. 예시를 위해, 서브시스템 A는 x ㎒ (메가헤르츠), 예를 들어, 2 ㎒, 등의 RF (radio frequency) 생성기이고, 서브시스템 B는 y ㎒ RF 생성기이고, 그리고 서브시스템 C는 z ㎒ RF 생성기이다. y의 예는 2 또는 27을 포함하고, z의 예는 27 또는 60을 포함한다. 일 실시예에서, x ㎒ RF 생성기 대신, 킬로헤르츠 (㎑), 예를 들어, 400 ㎑, 등의 RF 생성기가 사용된다.
압력 서브시스템은 복수의 부분들, 예를 들어, 압력 제어기, 드라이버, 모터, 하나 이상의 로드들 (rod), 한정 링들, 등을 포함한다. 압력 제어기는 드라이버를 통해 모터에 연결되고, 모터는 플라즈마 챔버 내에서 하나 이상의 로드들을 통해 한정 링들에 더 연결된다. 플라즈마 챔버는 이하에 더 기술된다. 드라이버의 예들은 트랜지스터 또는 트랜지스터들의 그룹을 포함한다. 압력 제어기의 프로세서는 모터의 로터를 회전시키기 위해 모터를 구동하도록 드라이버로 신호를 전송한다. 로터의 회전은 플라즈마 챔버 내의 압력을 더 변화시키기 위해 하나 이상의 로드들을 통해 한정 링들의 이동량을 제어한다.
일 실시예에서, 압력 서브시스템 내에 위치된 압력 제어기 대신, 압력 제어기는 서브시스템 제어기 A의 예이고 상기 기술된 압력 서브시스템의 나머지 부분들은 압력 서브시스템 내에 위치된다.
온도 서브시스템은 복수의 부분들, 예를 들어, 온도 제어기, 드라이버, 히터, 등을 포함한다. 온도 제어기는 드라이버를 통해 히터에 연결된다. 온도 제어기의 온도 프로세서는 상당한 양의 전류를 생성하도록 드라이버로 신호를 전송한다. 드라이버는 이 상당한 양의 전류를 생성하고 이 전류를 히터에 제공한다. 히터는 플라즈마 챔버를 가열하기 위한 열을 생성한다.
일 실시예에서, 온도 서브시스템 내에 위치된 온도 제어기 대신, 온도 제어기는 서브시스템 제어기 B의 예이고 상기 기술된 온도 서브시스템의 나머지 부분들은 온도 서브시스템 내에 위치된다.
갭 서브시스템은 부분들, 예를 들어, 갭 제어기, 갭 드라이버, 모터, 하나 이상의 로드들, 등을 포함한다. 갭 제어기는 갭 드라이버를 통해 모터에 연결되고, 모터는 하나 이상의 로드들을 통해 플라즈마 챔버의 상부 전극에 연결된다. 갭 제어기의 갭 프로세서는, 모터의 로터를 회전시키기 위해 모터에 제공된 상당한 양의 전류를 생성하도록 드라이버로 신호를 전송된다. 로터의 회전은 플라즈마 챔버의 상부 전극과 하부 전극 간의 갭을 변화시키도록 하나 이상의 로드들을 회전시킨다.
일 실시예에서, 갭 서브시스템 내에 위치된 갭 제어기 대신, 갭 제어기는 서브시스템 제어기 C이고 상기 기술된 갭 서브시스템의 나머지 부분들은 갭 서브시스템 내에 위치된다.
가스 플로우 서브시스템은 복수의 부분들, 예를 들어, 가스 플로우 제어기, 드라이버, 모터, 밸브, 튜브, 하나 이상의 로드들, 가스 소스, 등을 포함한다. 가스 소스는 플라즈마 챔버 내에서 기판, 예를 들어, 반도체 웨이퍼, 등 상의 프로세싱, 예를 들어, 재료들을 증착, 재료들을 스퍼터링, 에칭, 세정을 위해 프로세스 가스를 저장한다. 프로세스 가스의 예들은 산소 함유 가스 또는 불소 함유 가스, 등을 포함한다. 가스 플로우 제어기의 가스 플로우 프로세서는, 모터를 구동하기 위한 전류를 생성하는 드라이버로 신호를 전송한다. 모터는 가스 소스로부터 플라즈마 챔버로 튜브를 통한 상당한 양의 가스 플로우를 추가로 달성하기 위해 하나 이상의 로드들을 통해 튜브 내에서 밸브의 위치를 변화시키도록 회전한다.
일 실시예에서, 가스 플로우 서브시스템 내에 위치된 가스 플로우 제어기 대신, 가스 플로우 제어기는 서브시스템 제어기 A의 예이고 상기 기술된 가스 플로우 서브시스템의 나머지 부분들은 가스 플로우 서브시스템 내에 위치된다.
일 실시예에서, 가스 플로우 서브시스템 내의 모터 대신, 가스 플로우 서브시스템의 드라이버에 의해 생성된 전자기 전류는 가스 플로우 서브시스템의 밸브에 의해 개폐되는 양을 제어한다.
냉각액 플로우 서브시스템은 동일한 부분들을 갖고, 가스 소스 대신 냉각액을 저장하는 소스가 사용되고, 컴포넌트를 냉각하기 위해 컴포넌트로 냉각액을 공급하도록 냉각액 플로우 서브시스템의 출력이 플라즈마 챔버의 컴포넌트, 예를 들어, 상부 전극, 하부 전극, 상부 전극 연장부, 하부 전극 연장부, 등에 연결된 것을 제외하고 가스 플로우 서브시스템과 동일한 방식으로 동작한다.
임피던스 매칭 네트워크는 복수의 부분들, 예를 들어, 임피던스 매칭 제어기, 하나 이상의 드라이버들, 하나 이상의 모터들, 하나 이상의 커패시터들, 하나 이상의 인덕터들, 하나 이상의 레지스터들, 등을 포함한다. 임피던스 매칭 제어기의 프로세서는 전류를 생성하는 드라이버들 중 하나로 신호를 전송한다. 전류는, 커패시터의 커패시턴스를 변경하기 위해 하나 이상의 커패시터들 중 하나의 플레이트들 간의 면적을 더 변화시키도록 모터의 로터를 회전시키기 위해 모터들 중 하나로 제공된다. 유사하게, 임피던스 매칭 제어기의 프로세서는 전류를 생성하는 드라이버들 중 또 다른 드라이버로 신호를 전송한다. 전류는 인덕턴스를 변화시키기 위해 인덕터들 중 하나의 코일들 간의 간격을 변화시키거나 인덕터의 인덕턴스를 변화시키도록 인덕터들 중 하나의 코어를 더 감도록 (turn) 모터의 로터를 회전시키도록 모터들 중 또 다른 모터로 제공된다. 예를 들어, 임피던스 매칭 네트워크의 인덕터의 인덕턴스는 인덕터의 코일 내외로 인덕터의 코어를 차폐시킴으로써 수정된다. 코어는 자기 코어를 슬라이딩 (slide) 시키기 위해 임피던스 매칭 네트워크의 모터에 부착된다.
명령 제어기 (102) 는 I/O (input/output) 인터페이스를 통해 입력 디바이스, 예를 들어, 마우스, 키보드, 스타일러스, 터치 스크린, 등에 커플링된다. I/O 인터페이스의 예들은 직렬 포트, 또는 병렬 포트, 또는 USB 포트, 등을 포함한다. 입력 디바이스 및 I/O 인터페이스를 통해 사용자로부터 신호의 수신 시, 명령 제어기 (102) 는 서브시스템 A에 의한 실행을 위해 (n+1) 번째 레시피 세트, 서브시스템 B에 의한 실행을 위해 (n+1) 번째 레시피 세트, 그리고 서브시스템 C에 의한 실행을 위해 (n+1) 번째 레시피 세트를 전송 매체 (112) 를 통해 마스터 제어기 (106) 로 전송한다. 예를 들어, 명령 제어기는 서브시스템 A에 의해 실행될 (n+1) 번째 레시피 세트를 포함하는 패킷을 생성하도록 통신 프로토콜을 적용하고, 서브시스템 B에 의해 실행될 (n+1) 번째 레시피 세트를 포함하는 패킷을 생성하도록 통신 프로토콜을 적용하고, 그리고 서브시스템 C에 의해 실행될 (n+1) 번째 레시피 세트를 포함하는 패킷을 생성하도록 통신 프로토콜을 적용하고, 전송 매체 (112) 를 통해 마스터 제어기 (106) 로 패킷들을 전송한다. 또 다른 예로서, 명령 제어기 (102) 는, 예를 들어, 병렬 방식 또는 직렬 방식, 등으로 패킷화되지 않은 프로토콜을 적용함으로써 (n+1) 번째 레시피 세트를 전송한다. 일부 실시예들에서, 명령 제어기는, 예를 들어, 클록 신호의 동일한 클록 사이클 내에서, 클록 사이클의 상승 에지에서, 클록 사이클의 하강 에지에서, 등에서 전송 매체 (112) 를 통해 마스터 제어기로 (n+1) 번째 레시피 세트들을 동시에 전송한다.
다양한 실시예들에서, (n+1) 번째는 이전에 전송된 n 번째 레시피 세트와 비교하여 실행될 다음 레시피 세트를 예시하도록 사용되고, 여기서 n은 0 이상의 정수라는 것을 주의해야 한다. 예를 들어, n 번째 레시피 세트는 (n+1) 번째 레시피 세트를 전송하기 앞서 전송된다. (n+1) 번째 레시피 세트는 n 번째 레시피 세트를 전송하는 것에 연속하여 전송된다. 일부 실시예들에서, n 번째 레시피 세트는 (n+1) 번째 레시피 세트가 전송될 때 실행된다.
명령 제어기 (102) 로부터 서브시스템 A, 서브시스템 B, 및 서브시스템 C를 위한 (n+1) 번째 레시피 세트들의 수신 시, 마스터 제어기 (106) 는, (n+1) 번째 레시피 세트들 중 하나가 서브시스템 A에 대한 것이라고 결정하도록 (n+1) 번째 레시피 세트들 중 하나를 포함하는 패킷 내의 목적지 어드레스, 예를 들어, MAC (media access control) 어드레스, 등으로부터 식별하고, (n+1) 번째 레시피 세트들 중 또 다른 하나가 서브시스템 B에 대한 것이라고 결정하도록 (n+1) 번째 레시피 세트들 중 다른 하나를 포함하는 패킷 내의 목적지 어드레스로부터 식별하고, 그리고, (n+1) 번째 레시피 세트들 중 여전히 또 다른 하나가 서브시스템 C에 대한 것이라고 결정하도록 (n+1) 번째 레시피 세트들 중 여전히 다른 하나를 포함하는 패킷 내의 목적지 어드레스로부터 식별한다. 마스터 제어기 (106) 는 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷을 전송 매체 (110A) 를 통해 서브시스템 제어기 A로 전송하고, 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷을 전송 매체 (110B) 를 통해 서브시스템 제어기 B로 전송하고, 그리고 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷을 전송 매체 (110C) 를 통해 서브시스템 제어기 C로 전송한다.
패킷화되지 않은 프로토콜이 적용된 일부 실시예들에서, 명령 제어기 (102) 로부터 서브시스템 A, 서브시스템 B, 및 서브시스템 C를 위한 (n+1) 번째 레시피 세트들의 수신 시, 마스터 제어기 (106) 는 (n+1) 번째 레시피 세트들 중 하나 내의 목적지 어드레스로부터 (n+1) 번째 레시피 세트들 중 하나가 서브시스템 A를 위한 것이라고 식별하고, (n+1) 번째 레시피 세트들 중 또 다른 하나 내의 목적지 어드레스로부터 (n+1) 번째 레시피 세트들 중 다른 하나가 서브시스템 B를 위한 것이라고 식별하고, 그리고 (n+1) 번째 레시피 세트들 중 여전히 또 다른 하나 내의 목적지 어드레스로부터 (n+1) 번째 레시피 세트들 중 여전히 다른 하나를 서브시스템 C를 위한 것이라고 식별한다. 마스터 제어기 (106) 는 병렬 또는 직렬 방식으로 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 전송 매체 (110A) 를 통해 서브시스템 제어기 A로 전송하고, 병렬 또는 직렬 방식으로 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 전송 매체 (110B) 를 통해 서브시스템 제어기 B로 전송하고, 그리고 병렬 또는 직렬 방식으로 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 전송 매체 (110C) 를 통해 서브시스템 제어기 C로 전송한다.
서브시스템 A, 서브시스템 B, 및 서브시스템 C를 위한 (n+1) 번째 레시피 세트들은 마스터 제어기 (106) 에 의해 대응하는 서브시스템 A, 서브시스템 B, 및 서브시스템 C로 동시에, 예를 들어, 클록 신호의 제 1 클록 사이클, 등 동안, 전송된다. 제 1 클록 사이클의 예들은 클록 사이클 C1, 시간 ts, 등을 포함한다. 예시를 위해, 서브시스템 A, 서브시스템 B, 및 서브시스템 C를 위한 (n+1) 번째 레시피 세트들은 (n+1) 번째 레시피 세트들을 동기화된 방식으로 대응하는 서브시스템 A, 서브시스템 B, 및 서브시스템 C로 전송하기 위해 제 1 클록 사이클의 상승 에지 또는 하강 에지 동안 전송된다. 클록 신호는 클록 소스, 예를 들어, 오실레이터, PLL (phase-locked loop) 을 갖는 오실레이터, 등에 의해 생성된다.
일 실시예에서, 클록 신호는 컴퓨팅 디바이스 (108) 내에 위치된 클록 소스에 의해 생성된다. 이 실시예에서, 클록 신호는 클록 소스로부터 명령 제어기 (102), 마스터 제어기 (106), 서브시스템 제어기 A, 서브시스템 제어기 B, 서브시스템 제어기 C, 및/또는 서브시스템 A, 서브시스템 B, 및 서브시스템 C 내의 임의의 제어기들 또는 프로세서들로 전송된다.
일 실시예에서, 클록 신호는 컴퓨팅 디바이스 (108) 외부에 위치되고 마스터 제어기 (106) 에 연결된 클록 소스에 의해 생성된다. 이 실시예에서, 클록 신호는 클록 소스로부터 명령 제어기 (102), 마스터 제어기 (106), 서브시스템 제어기 A, 서브시스템 제어기 B, 서브시스템 제어기 C, 및/또는 서브시스템 A, 서브시스템 B, 및 서브시스템 C 내의 임의의 제어기들 또는 프로세서들로 전송된다.
일부 실시예들에서, 클록 신호는 마스터 제어기 (106) 내에 위치된 클록 소스에 의해 생성된다. 이 실시예에서, 클록 신호는 클록 소스로부터 명령 제어기 (102), 마스터 제어기 (106) 의 프로세서, 서브시스템 제어기 A, 서브시스템 제어기 B, 서브시스템 제어기 C, 및/또는 서브시스템 A, 서브시스템 B, 및 서브시스템 C 내의 임의의 제어기들 또는 프로세서들로 전송된다.
사용자로부터 입력 디바이스를 통한 입력의 수신 시, 명령 제어기 (102) 는 레시피 이벤트 신호 (104) 를 생성한다. 레시피 이벤트 신호 (104) 의 예는 디지털 출력 신호 또는 아날로그 출력 신호를 포함한다. 레시피 이벤트 신호 (104) 는 명령 제어기 (102) 로부터 통신 매체 (126) 및 통신 매체 (120) 를 통해 마스터 제어기 (106) 로, 통신 매체 (126) 및 통신 매체 (124) 및 통신 매체 (122A) 를 통해 서브시스템 제어기 A로, 통신 매체 (126) 및 통신 매체 (124) 및 통신 매체 (122B) 를 통해 서브시스템 제어기 B로, 그리고 통신 매체 (126) 및 통신 매체 (124) 및 통신 매체 (122C) 를 통해 서브시스템 제어기 C로 전송된다. 통신 매체의 예는 유선 또는 케이블 또는 유선 매체 및 무선 매체의 조합을 포함한다.
레시피 이벤트 신호 (104) 는 대응하는 서브시스템 A, 서브시스템 B, 및 서브시스템 C에 의해 (n+1) 번째 레시피 세트들의 실행 시간 te를 나타낸다. 예를 들어, 레시피 이벤트 신호 (104) 의 수신 시, 서브시스템 제어기 A는 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 링크 (114A) 를 통해 서브시스템 A로 전송함으로써 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 실행한다. 또한, 레시피 이벤트 신호 (104) 의 수신 시, 서브시스템 제어기 B는 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 링크 (114B) 를 통해 서브시스템 B로 전송함으로써 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 실행한다. 또한, 레시피 이벤트 신호 (104) 의 수신 시, 서브시스템 제어기 C는 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 링크 (114C) 를 통해 서브시스템 C로 전송함으로써 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 실행한다. 대응하는 서브시스템 A, 서브시스템 B, 및 서스시스템 C에 의한 (n+1) 번째 레시피 세트들의 실행 시간은 제 1 클록 사이클에 이어지는 제 2 클록 사이클 동안, 예를 들어, C2, C3, C4, C5, C6, 시간 te, 등에 일어난다. 예를 들어, 제 1 클록 사이클은 제 2 클록 사이클에 선행한다. 또 다른 예로서, 제 2 클록 사이클은 제 1 클록 사이클이 선행되는 하나 이상의 클록 사이클들 후에 일어난다. 하나 이상의 클록 사이클들은 제 2 클록 사이클에 선행한다. 제 2 클록 사이클 및 제 1 클록 사이클과 제 2 클록 사이클 간의 모든 클록 사이클들은 클록 신호의 사이클이다.
레시피 이벤트 신호 (104) 는 실행, 예를 들어, 서브시스템 제어기로부터 대응하는 서브시스템으로 (n+1) 번째 레시피 세트의 전송, 등의 트리거로서 작용한다. 예를 들어, 서브시스템 A를 위한 (n+1) 번째 레시피 세트의 수신 후에, 서브시스템 제어기 A는 명령 제어기 (102) 로부터 레시피 이벤트 신호 (104) 를 수신하기 위해 대기한다. 대기 후에, 레시피 이벤트 신호 (104) 의 수신 시, 서브시스템 제어기 A는 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 서브시스템 A로 즉시 전송한다. 예시를 위해, 레시피 이벤트 신호 (104) 가 명령 제어기 (102) 로부터 서브시스템 제어기 A에 의해 수신되는 동일한 클록 사이클 동안, 서브시스템 제어기 A는 링크 (114A) 를 통해 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 서브시스템 A로 전송한다. 또 다른 예로서, 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 수신한 후에, 서브시스템 제어기 A는 명령 제어기 (102) 로부터 레시피 이벤트 신호 (104) 를 수신하기 위해 대기한다. 대기 시간 동안, 서브시스템 제어기 A는 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷 내의 FCS (frame check sequence) 필드의 비트들에 따라 에러 체크를 수행한다. 예시를 위해, 서브시스템 제어기 A는 이더넷 패킷의 페이로드 필드 내에 저장된 (n+1) 번째 레시피 세트의 비트들로부터의 시퀀스를 계산하고, 계산된 시퀀스가 FCS 필드 내의 비트들과 매칭하는지 여부를 결정한다. 매칭이 없다는 결정 시, 서브시스템 제어기 A는 에러 플래그를 생성하고 마스터 제어기 (106) 로 및/또는 명령 제어기 (102) 로 에러 플래그를 전송한다. 한편, 매칭이 있다는 결정 시, 서브시스템 제어기 A는 서브시스템 제어기 A의 수신 버퍼로부터 서브시스템 제어기 A의 송신 버퍼로 이더넷 패킷을 전송하고, 그리고 레시피 이벤트 신호 (104) 를 수신하기 위해 대기한다. 레시피 이벤트 신호가 수신되는 클록 사이클 동안, 서브시스템 제어기 A는 이더넷 패킷을 서브시스템 A로 전송, 예를 들어, 송신, 등을 한다.
레시피 이벤트 신호 (104) 는 (n+1) 번째 레시피 세트의 실행을 지시한다. 예를 들어, 시간 예를 들어 클록 사이클, 등 동안, 레시피 이벤트 신호 (104) 는 서브시스템 제어기에 의해 명령 제어기 (102) 또는 마스터 제어기 (106) 로부터 수신되고, 서브시스템 제어기는 프로세싱을 위해 (n+1) 번째 레시피 세트를 대응하는 서브시스템으로 전송한다.
서브시스템 제어기에 의해 수신될 때 서브시스템을 위한 레시피 이벤트 신호 (104) 는 레시피 세트의 프로세싱의 즉시 활성화를 나타낸다. 예를 들어, 레시피 이벤트 신호 (104) 가 서브시스템 제어기 A에 의해 수신될 때, 예를 들어, 클록 사이클, 등 동안의 시간에, 명령 제어기 (102) 또는 마스터 제어기 (106) 로부터, 서브시스템 제어기 A는 즉시, 예를 들어, 동일한 클록 사이클 동안, 클록 사이클의 상승 에지 동안, 클록 사이클의 하강 에지 동안, 등에, 서브시스템에 의한 프로세싱을 위해 대응하는 서브시스템을 위한 (n+1) 번째 레시피 세트를 전송한다.
서브시스템 제어기와 대응하는 서브시스템 간의 통신 방식의 예는 미국 특허 출원번호 제 14/974,915 호에 제공된다. 예를 들어, 통신 프로토콜은 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 링크 (114A) 를 통해 서브시스템 A로 전송하도록 서브시스템 제어기 A에 의해 적용된다. 또 다른 예로서, 통신 프로토콜은 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 링크 (114B) 를 통해 서브시스템 B로 전송하도록 서브시스템 제어기 B에 의해 적용된다.
서브시스템을 위한 (n+1) 번째 레시피 세트의 수신 시, 서브시스템은 기판의 프로세싱을 용이하게 하도록 서브시스템을 위한 (n+1) 번째 레시피 세트를 프로세싱한다. 예를 들어, 서브시스템 A가 RF 생성기일 때, RF 생성기의 프로세서, 예를 들어, 프로세서 PA, 등은 상당한 양의 전력 및 RF 신호의 주파수를 드라이버 및 RF 신호의 증폭기로 전송한다. 드라이버는 프로세서로부터 수신된 신호로부터 전류 신호를 생성하고 증폭기는 증폭된 전류 신호를 생성하도록 전류 신호를 증폭한다. 증폭된 전류 신호는 이 상당한 양의 전력 및 주파수를 갖는 RF 신호를 생성하도록 RF 전력 공급부로 제공된다. 이 상당한 양의 전력 및 주파수는 서브시스템 A를 위한 (n+1) 번째 레시피 세트 내에 있다. 또 다른 예로서, 서브시스템 B가 압력 서브시스템일 때, 압력 제어기의 프로세서, 예를 들어, 프로세서 PB, 등은 모터의 로터를 회전시키기 위해 압력 서브시스템의 모터를 구동하도록 압력 서브시스템의 드라이버로 신호를 전송한다. 로터의 회전은 플라즈마 챔버 내에서 상당한 양의 압력을 더 달성하기 위해 상당한 양의 한정 링들의 운동을 제어한다. 이 상당한 양의 압력은 서브시스템 B를 위한 (n+1) 번째 레시피 세트 내에 제공된다. 여전히 또 다른 예로서, 서브시스템 C가 온도 서브시스템일 때, 상당한 양의 전류를 생성하도록 온도 제어기의 온도 프로세서, 예를 들어, 프로세서 PC, 등이 온도 서브시스템의 드라이버로 신호를 전송한다. 드라이버는 이 상당한 양의 전류를 생성하고 이 전류를 히터로 제공한다. 전류 수신 시, 히터는 플라즈마 챔버 내에서 상당한 양의 온도를 생성하도록 플라즈마 챔버를 가열하기 위한 열을 생성한다. 이 상당한 양의 온도는 서브시스템 C를 위한 (n+1) 번째 레시피 세트 내에 제공된다.
또 다른 예로서, 서브시스템 A가 갭 서브시스템일 때, 갭 제어기의 갭 프로세서, 예를 들어, 프로세서 PA, 등은 모터의 로터를 회전시키기 위해 서브시스템의 모터로 제공되는 상당한 양의 전류를 생성하도록 갭 서브시스템의 드라이버로 신호를 전송한다. 로터의 회전은 상부 전극과 하부 전극 사이에 상당한 양의 갭을 달성하도록 서브시스템 A의 하나 이상의 로드들을 회전시킨다. 이 상당한 양의 갭은 서브시스템 A를 위한 (n+1) 번째 레시피 세트 내에 제공된다. 여전히 또 다른 예로서, 서브시스템 B가 가스 플로우 서브시스템일 때, 가스 플로우 제어기의 가스 플로우 프로세서, 예를 들어, 프로세서 PB, 등이 서브시스템 B의 모터를 구동하기 위한 전류를 생성하는 드라이버로 신호를 전송한다. 모터의 로터는 서브시스템 B의 튜브를 통해 서브시스템 B의 가스 소스로부터 플라즈마 챔버로 상당한 양의 가스 플로우를 더 달성하기 위해 밸브의 위치를 변화시키도록 회전한다. 이 상당한 양의 가스 플로우는 서브시스템 B를 위한 (n+1) 번째 레시피 세트 내에 제공된다.
또 다른 예로서, 서브시스템 C가 임피던스 매칭 네트워크일 때, 임피던스 매칭 제어기의 프로세서, 예를 들어, 프로세서 PC, 등은 전류를 생성하도록 임피던스 매칭 네트워크의 드라이버들 중 하나로 신호를 전송한다. 커패시터의 커패시턴스를 달성하기 위해 임피던스 매칭 네트워크의 하나 이상의 커패시터들 중 하나의 플레이트들 간의 면적을 더 변화시키기 위해 모터의 로터를 회전시키도록 임피던스 매칭 네트워크의 모터들 중 하나로 전류가 제공된다. 유사하게, 임피던스 매칭 제어기의 프로세서는 전류를 생성하도록 임피던스 매칭 네트워크의 드라이버들 중 또 다른 하나로 신호를 전송한다. 인덕터의 인덕턴스를 달성하기 위해 임피던스 매칭 네트워크의 인덕터의 코어의 위치를 더 변화시키기 위해 모터의 로터를 회전시키도록 임피던스 매칭 네트워크의 모터들 중 또 다른 하나로 전류가 제공된다. 커패시턴스 및 인덕턴스는 서브시스템 C를 위한 (n+1) 번째 레시피 세트 내에 제공된다.
3 개의 서브시스템 A, 서브시스템 B, 및 서브시스템 C이 도 1aa에 도시되지만, 일 실시예에서, 임의의 수의 서브시스템들이 사용된다는 것을 주의해야 한다. 예를 들어, 3 개의 서브시스템들 대신, 2 개의 서브시스템들 및 대응하는 2 개의 서브시스템 제어기들이 사용된다. 또 다른 예로서, 하나의 서브시스템 및 하나의 서브시스템 제어기가 사용된다.
일 실시예에서, 명령 제어기 (102), 마스터 제어기 (106), 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C 각각은 하나 이상의 송수신기들을 포함하고, 송수신기들은 기가비트 물리 계층을 구현한다. 하나 이상의 송수신기들은 패킷들을 전송 및 수신하도록 사용된다.
일부 실시예들에서, 제어기의 송수신기는 제어기의 프로세서에 커플링된다.
몇몇 실시예들에서, 제어기에 의해 수행되는 것으로 본 명세서에 기술된 기능들은 제어기의 프로세서에 의해 수행된다.
다양한 실시예들에서, 레시피 이벤트 신호 (104) 는 전송 매체 (110A) 와 유사한 제 1 전송 매체를 통해 서브시스템 제어기 A로 전송된다. 제 1 전송 매체는 명령 제어기 (102) 를 서브시스템 제어기 A에 연결한다. 또한, 레시피 이벤트 신호 (104) 는 전송 매체 (110B) 와 유사한 제 2 전송 매체를 통해 서브시스템 제어기 B로 전송된다. 제 2 전송 매체는 명령 제어기 (102) 를 서브시스템 제어기 B에 연결한다. 또한, 레시피 이벤트 신호 (104) 는 전송 매체 (110C) 와 유사한 제 3 전송 매체를 통해 서브시스템 제어기 C로 전송된다. 제 3 전송 매체는 명령 제어기 (102) 를 서브시스템 제어기 C에 연결한다.
일부 실시예들에서, 서브시스템 제어기 A는 레시피 세트 각각, 예를 들어, (n+1) 번째 레시피 세트, 등의 수신의 수신확인 (acknowledgement) 을 전송 매체 (110A) 를 통해 마스터 제어기 (106) 로 전송하고, 수신확인의 수신 시, 마스터 제어기 (106) 는 전송 매체 (112) 를 통해 수신확인을 명령 제어기 (102) 로 전송한다. 유사하게, 서브시스템 제어기 B는 레시피 세트, 예를 들어, (n+1) 번째 레시피 세트, 등의 수신의 수신확인을 전송 매체 (110B) 를 통해 마스터 제어기 (106) 로 전송하고, 수신확인의 수신 시, 마스터 제어기 (106) 는 전송 매체 (112) 를 통해 수신확인을 명령 제어기 (102) 로 전송한다. 또한, 서브시스템 제어기 C는 레시피 세트, 예를 들어, (n+1) 번째 레시피 세트, 등의 수신의 수신확인을 전송 매체 (110C) 를 통해 마스터 제어기 (106) 로 전송하고, 수신확인의 수신 시, 마스터 제어기 (106) 는 전송 매체 (112) 를 통해 수신확인을 명령 제어기 (102) 로 전송한다.
다양한 실시예들에서, 수신확인은 레시피 세트를 수신한 후에 서브시스템 제어기에 의해 마스터 제어기 (106) 로 전송된다. 예를 들어, 수신확인은 (n+1) 번째 레시피 세트를 수신한 후에 서브시스템 제어기에 의해 마스터 제어기 (106) 로 전송되고, (n+2) 번째 레시피 세트를 수신한 후에 또 다른 수신확인이 서브시스템 제어기에 의해 마스터 제어기 (106) 로 전송되고, 이렇게 계속된다.
일부 실시예들에서, 레시피 세트는 패킷 내의 페이로드로서 전송되고, 레시피 세트 각각은 상이한 패킷으로 전송된다. 예를 들어, (n+1) 번째 레시피 세트는 (n+1) 번째 패킷으로 전송되고 (n+2) 번째 레시피 세트는 (n+2) 번째 패킷으로 전송된다. (n+2) 번째 패킷은 (n+1) 번째 패킷에 연속된다.
도 1ab는 시스템 (150) 에서, 서브시스템 A, 서브시스템 B, 및 서브시스템 C가 도시되지 않는 것을 제외하고 도 1aa의 시스템 (100) 과 유사한 시스템 (150) 의 실시예의 도면이다. 시스템 (150) 은 링크들 (110A, 110B, 및 110C) 이 통신 프로토콜을 적용하는 링크들이라는 것을 예시하도록 사용된다. 예를 들어, 서브시스템 A, 서브시스템 B, 및 서브시스템 C를 위한 (n+1) 번째 레시피 세트들을 포함하는 이더넷 패킷들은 마스터 제어기 (106) 로부터 슬레이브 제어기들인 대응하는 서브시스템 A, 서브시스템 B, 및 서브시스템 C로 통신된다.
도 1ba는 입력 디바이스를 통해 사용자로부터 입력 신호를 수신하지 않고 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C 와 마스터 제어기 (106) 간의 동기화를 예시하기 위한 시스템 (160) 의 실시예의 도면이다. 제 1 클록 사이클 동안, 마스터 제어기 (106) 는 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 전송 매체 (110A) 를 통해 서브시스템 제어기 A로 전송하고, 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 전송 매체 (110B) 를 통해 서브시스템 제어기 B로 전송하고, 그리고 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 전송 매체 (110C) 를 통해 서브시스템 제어기 C로 전송한다. 예를 들어, 마스터 제어기 (106) 는 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷을 생성하도록 통신 프로토콜을 적용하고, 클록 신호의 제 1 클록 사이클, 예를 들어, 사이클 C1, 등, 동안 전송 매체 (110A) 를 통해 서브시스템 제어기 A로 패킷을 전송한다. 또 다른 예로서, 마스터 제어기 (106) 는 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷을 생성하도록 통신 프로토콜을 적용하고, 클록 신호의 제 1 클록 사이클 동안 전송 매체 (110B) 를 통해 서브시스템 제어기 B로 패킷을 전송한다. 또한, 여전히 또 다른 예로서, 마스터 제어기 (106) 는 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷을 생성하도록 통신 프로토콜을 적용하고, 클록 신호의 제 1 클록 사이클 동안 전송 매체 (110C) 를 통해 서브시스템 제어기 C로 패킷을 전송한다. 또 다른 예로서, 마스터 제어기 (106) 는 (n+1) 번째 레시피 세트를 직렬 방식 또는 병렬 방식으로 전송 매체 (110A) 를 통해 서브시스템 제어기 A로 전송하도록 패킷화되지 않은 통신 프로토콜을 적용하고, (n+1) 번째 레시피 세트를 직렬 방식 또는 병렬 방식으로 전송 매체 (110B) 를 통해 서브시스템 제어기 B로 전송하도록 패킷화되지 않은 통신 프로토콜을 적용하고, 그리고 (n+1) 번째 레시피 세트를 직렬 방식 또는 병렬 방식으로 전송 매체 (110C) 를 통해 서브시스템 제어기 C로 전송하도록 패킷화되지 않은 통신 프로토콜을 적용한다.
마스터 제어기 (106) 로부터 (n+1) 번째 레시피 세트들의 수신 시, 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C는 (n+1) 번째 레시피 세트들을 대응하는 서브시스템 A, 서브시스템 B, 및 서브시스템 C로 전송하기 전에 레시피 이벤트 신호 (104) 를 수신하기 위해 대기한다. 마스터 제어기 (106) 는 레시피 이벤트 신호 (104) 를 생성하고 레시피 이벤트 신호 (104) 를 통신 매체 (162) 및 통신 매체 (164A) 를 통해 서브시스템 제어기 A로 전송한다. 또한, 마스터 제어기 (106) 는 레시피 이벤트 신호 (104) 를 통신 매체 (162) 및 통신 매체 (164B) 를 통해 서브시스템 제어기 B로 전송하고, 레시피 이벤트 신호 (104) 를 통신 매체 (162) 및 통신 매체 (164C) 를 통해 서브시스템 제어기 C로 전송한다. 레시피 이벤트 신호 (104) 는 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C에 의한 (n+1) 번째 레시피 세트들의 실행 시간을 나타낸다. 마스터 제어기 (106) 는 클록 신호의 제 2 클록 사이클, 예를 들어, 클록 사이클 C2, 등, 동안 레시피 이벤트 신호 (104) 를 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C로 전송한다.
서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C에 의한 (n+1) 번째 레시피 세트들의 실행 시간은 마스터 제어기 (106) 로부터 레시피 이벤트 신호 (104) 가 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C에 의해 수신된 시간이다. 예를 들어, 레시피 이벤트 신호 (104) 가 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C에 의해 수신되는 클록 사이클, 예를 들어, 클록 사이클 C2, 등 동안, 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C는 (n+1) 번째 레시피 세트들을 실행한다.
서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C는 (n+1) 번째 레시피 세트들을 대응하는 서브시스템 A, 서브시스템 B, 및 서브시스템 C로 전송함으로써 (n+1) 번째 레시피 세트들을 실행한다. 예를 들어, 레시피 이벤트 신호 (104) 를 수신한 것에 응답하여, 서브시스템 제어기 A는 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 링크 (114A) 를 통해 서브시스템 A로 즉시 전송한다. 예시를 위해, 레시피 이벤트 신호 (104) 가 수신되는 클록 사이클 C2 동안, 서브시스템 제어기 A는 서브시스템 A에 의한 프로세싱을 위해 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 링크 (114A) 를 통해 서브시스템 A로 전송한다. 또 다른 예로서, 레시피 이벤트 신호 (104) 를 수신한 것에 응답하여, 서브시스템 제어기 B는 서브시스템 B에 의한 프로세싱을 위해 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 링크 (114B) 를 통해 서브시스템 B로 즉시 전송한다. 예시를 위해, 레시피 이벤트 신호 (104) 가 수신되는 클록 사이클 C2 동안, 서브시스템 제어기 B는 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 링크 (114B) 를 통해 서브시스템 B로 전송한다. 여전히 또 다른 예로서, 레시피 이벤트 신호 (104) 를 수신한 것에 응답하여, 서브시스템 제어기 C는 서브시스템 C에 의한 프로세싱을 위해 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 링크 (114C) 를 통해 서브시스템 C로 즉시 전송한다. 예시를 위해, 레시피 이벤트 신호 (104) 가 수신되는 클록 사이클 C2 동안, 서브시스템 제어기 C는 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 링크 (114C) 를 통해 서브시스템 C로 전송한다.
다양한 실시예들에서, 레시피 이벤트 신호 (104) 는 전송 매체 (110A) 를 통해 마스터 제어기 (106) 로부터 서브시스템 제어기 A로 전송된다. 또한, 레시피 이벤트 신호 (104) 는 전송 매체 (110B) 를 통해 마스터 제어기 (106) 로부터 서브시스템으로 전송되고 전송 매체 (110C) 를 통해 마스터 제어기 (106) 에 의해 서브시스템 제어기 C로 전송된다.
도 1bb는 시스템 (180) 에서 서브시스템 A, 서브시스템 B, 및 서브시스템 C가 도시되지 않은 것을 제외하고 도 1ba의 시스템 (160) 과 유사한 시스템 (180) 의 실시예의 도면이다. 시스템 (180) 은 링크들 (110A, 110B, 및 110C) 이 통신 프로토콜을 적용하는 것을 예시하도록 사용된다. 예를 들어, 서브시스템 A, 서브시스템 B, 및 서브시스템 C를 위한 (n+1) 번째 레시피 세트들을 포함하는 패킷들은 마스터 제어기 (106) 로부터 슬레이브 제어기들인 대응하는 서브시스템 A, 서브시스템 B, 및 서브시스템 C로 통신된다. 또한, 레시피 이벤트 신호 (104) 는 마스터 제어기 (106) 에 의해 생성되고 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C로 전송된다.
도 1c는 마스터 제어기 (106) 로부터 수신된 레시피 이벤트 신호에 따라 서브시스템 A, 서브시스템 B, 및 서브시스템 C의 동기화를 예시하기 위한 시스템 (190) 의 실시예의 도면이다. 마스터 제어기 (106) 는 전송 매체 (172A) 를 통해 서브시스템 A에 연결되고, 전송 매체 (172B) 를 통해 서브시스템 B에 연결되고, 전송 매체 (172C) 를 통해 서브시스템 C에 연결된다. 또한, 마스터 제어기 (106) 는 통신 매체 (192) 및 통신 매체 (194A) 를 통해 서브시스템 A에 연결되고, 통신 매체 (192) 및 통신 매체 (194B) 를 통해 서브시스템 B에 연결되고, 그리고 통신 매체 (192) 및 통신 매체 (194C) 를 통해 서브시스템 C에 연결된다.
마스터 제어기 (106) 는 (n+1) 번째 레시피 세트를 서브시스템 A에 의한 실행 및 프로세싱을 위해 서브시스템 A의 프로세서 PA로 전송하고, (n+1) 번째 레시피 세트를 서브시스템 B에 의한 실행 및 프로세싱을 위해 서브시스템 B의 프로세서 PB로 전송하고, 그리고 (n+1) 번째 레시피 세트를 서브시스템 C에 의한 실행 및 프로세싱을 위해 서브시스템 C의 프로세서 PC로 전송한다. 예를 들어, 마스터 제어기 (106) 는 전송 매체 (172A) 를 통해 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷을 생성하기 위한 통신 프로토콜을 적용하고 전송 매체 (172A) 를 통해 서브시스템 A로 패킷을 전송함으로써 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 전송한다. 또 다른 예로서, 마스터 제어기 (106) 는 전송 매체 (172B) 를 통해 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷을 생성하기 위한 통신 프로토콜을 적용하고 전송 매체 (172B) 를 통해 서브시스템 B로 패킷을 전송함으로써 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 전송한다. 또 다른 예로서, 마스터 제어기 (106) 는 전송 매체 (172C) 를 통해 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷을 생성하기 위한 통신 프로토콜을 적용하고 전송 매체 (172C) 를 통해 서브시스템 C로 패킷을 전송함으로써 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 전송한다. 여전히 또 다른 예로서, 마스터 제어기 (106) 는 직렬 방식으로 또는 병렬 방식으로 전송 매체 (172A) 를 통해 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 서브시스템 A로 전송하고, 직렬 방식으로 또는 병렬 방식으로 전송 매체 (172B) 를 통해 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 서브시스템 B로 전송하고, 그리고 직렬 방식으로 또는 병렬 방식으로 전송 매체 (172C) 를 통해 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 서브시스템 C로 전송한다. 서브시스템 A, 서브시스템 B, 및 서브시스템 C로의 (n+1) 번째 레시피 세트들의 전송은 클록 신호의 제 1 클록 사이클, 예를 들어, 시간 ts, 클록 사이클 C1, 등 동안 일어난다. 예를 들어, (n+1) 번째 레시피 세트들은 제 1 클록 사이클의 상승 에지 또는 하강 에지 동안 전송된다.
(n+1) 번째 레시피 세트들의 수신 시, 프로세서 PA, 프로세서 PB, 및 프로세서 PC는 레시피 세트들을 실행, 예를 들어, 레시피 세트들 및/또는 레시피 세트들을 사용하여 식별된 파라미터들을 서브시스템 A, 서브시스템 B, 및 서브시스템 C의 대응하는 부분들로 전송, 등을 하기 전에 레시피 이벤트 신호 (104) 를 수신하기 위해 대기한다. 예를 들어, 대기 시간 동안, 프로세서 PA는 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷을 파싱 (parsing) 하고 패킷으로부터 (n+1) 번째 레시피 세트를 추출함으로써 패킷을 역패킷화 (depacketize) 한다. 패킷을 역패킷화하기 위해, 통신 프로토콜이 적용된다. 또한, 프로세서 PA는 서브시스템 A를 위한 (n+1) 번째 레시피 세트 내의 하나 이상의 변수들과 하나 이상의 파라미터들 간의 맵핑으로부터 하나 이상의 파라미터들을 식별한다. 서브시스템 A를 위한 (n+1) 번째 레시피 세트 내의 하나 이상의 변수들과 하나 이상의 파라미터들 간의 맵핑은 서브시스템 A의 메모리 디바이스 내에 저장된다. 파라미터의 예는 전류의 양을 포함한다. 변수의 예들은 RF 신호의 주파수, 및/또는 RF 신호의 전력, 또는 플라즈마 챔버 내 압력, 또는 플라즈마 챔버 내로의 가스 플로우, 또는 플라즈마 챔버 내 온도, 또는 상부 전극과 하부 전극 간의 갭, 또는 또는 임피던스 매칭 네트워크의 커패시터의 커패시턴스, 또는 임피던스 매칭 네트워크의 인덕터의 인덕턴스, 등을 포함한다. 예시를 위해, 프로세서 PA는 상당한 양의 전력 또는 주파수를 갖는 RF 신호를 생성하도록 서브시스템 A의 드라이버에 제공될 전류를 식별한다. 또 다른 예시로서, 프로세서 PA는 상부 전극과 하부 전극 간의 갭에 상당한 양의 갭을 생성하도록, 또는 플라즈마 챔버 내의 압력을 달성하도록, 또는 플라즈마 챔버 내의 온도를 달성하기 위해, 또는 플라즈마 챔버로의 상당한 양의 가스 플로우를 달성하기 위해, 또는 임피던스 매칭 네트워크의 커패시터의 커패시턴스를 달성하기 위해, 또는 임피던스 매칭 네트워크의 인덕터의 인덕턴스를 달성하기 위해 서브시스템 A의 드라이버로 제공될 전류를 식별한다.
유사하게, 대기 시간 동안, 프로세서 PB는 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷을 파싱하고 패킷으로부터 (n+1) 번째 레시피 세트를 추출함으로써 패킷을 역패킷화한다. 또한, 프로세서 PB는 서브시스템 B를 위한 (n+1) 번째 레시피 세트 내의 하나 이상의 변수들과 하나 이상의 파라미터들 간의 맵핑으로부터 하나 이상의 파라미터들을 식별한다. 서브시스템 B를 위한 (n+1) 번째 레시피 세트 내의 하나 이상의 변수들과 하나 이상의 파라미터들 간의 맵핑은 서브시스템 B의 메모리 디바이스 내에 저장된다. 또한, 대기 시간 동안, 프로세서 PC는 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 포함하는 패킷을 파싱하고 패킷으로부터 (n+1) 번째 레시피 세트를 추출함으로써 패킷을 역패킷화한다. 또한, 프로세서 PC는 서브시스템 C를 위한 (n+1) 번째 레시피 세트 내의 하나 이상의 변수들과 하나 이상의 파라미터들 간의 맵핑으로부터 하나 이상의 파라미터들을 식별한다. 서브시스템 C를 위한 (n+1) 번째 레시피 세트 내의 하나 이상의 변수들과 하나 이상의 파라미터들 간의 맵핑은 서브시스템 C의 메모리 디바이스 내에 저장된다.
일 실시예에서, 서브시스템의 프로세서에 의해 패킷을 파싱하는 것, 패킷으로부터 (n+1) 번째 레시피 세트를 추출하는 것, 및 추출된 (n+1) 번째 레시피 세트 내의 하나 이상의 변수들 간의 맵핑으로부터 하나 이상의 파라미터들의 식별은 레시피 이벤트 신호 (104) 를 수신하기 위해 대기하는 대기 시간 동안 대신, 레시피 이벤트 신호 (104) 를 수신한 후 프로세서에 의해 수행된다.
패킷화되지 않은 프로토콜이 적용되는 일부 실시예들에서, 패킷을 파싱하고 패킷으로부터 (n+1) 번째 레시피 세트를 추출하기 위해 프로세서 PA, 프로세서 PB, 및 프로세서 PC에 의해 역패킷화를 수행할 필요가 없다.
마스터 제어기 (106) 는 레시피 이벤트 신호 (104) 를 생성한다. 레시피 이벤트 신호 (104) 는 마스터 제어기 (106) 로부터 통신 매체들 (192 및 194A) 을 통해 프로세서 PA로 전송되고, 마스터 제어기 (106) 로부터 통신 매체들 (192 및 194B) 을 통해 프로세서 PB로 전송되고, 그리고 마스터 제어기 (106) 로부터 통신 매체들 (192 및 194C) 를 통해 프로세서 PC로 전송된다.
레시피 이벤트 신호 (104) 는 프로세서 PA, 프로세서 PB, 및 프로세서 PC에 의한 (n+1) 번째 레시피 세트들의 실행 시간 te를 나타낸다. 실행 시간은 레시피 이벤트 신호 (104) 가 프로세서 PA, 프로세서 PB, 및 프로세서 PC에 의해 수신되는 시간이다. 예를 들어, 레시피 이벤트 신호 (104) 의 수신 시, 프로세서 PA, 프로세서 PB, 및 프로세서 PC는 서브시스템의 일부를 구동하기 위해 서브시스템 A, 서브시스템 B, 및 서브시스템 C의 대응하는 드라이버들로 신호들을 전송함으로써 (n+1) 번째 레시피 세트들를 즉시 실행한다. 대응하는 드라이버들로 신호들을 전송하는 것은 프로세서 PA, 프로세서 PB, 및 프로세서 PC에 의한 (n+1) 번째 레시피 세트들의 실행의 예이다. 예시를 위해, 레시피 이벤트 신호 (104) 의 수신 시, 프로세서 PA는 서브시스템 A가 상당한 양의 전력 및/또는 주파수를 갖는 RF 신호를 생성하도록 서브시스템 A의 드라이버로 신호를 즉시 전송한다. 신호는 서브시스템 A 내에 저장된 맵핑으로부터 식별된 파라미터의 값을 포함한다. 또 다른 예시로서, 레시피 이벤트 신호 (104) 는 서브시스템 A의 드라이버로 신호를 전송하도록 프로세서 PA를 위한 트리거, 예를 들어, 활성화 신호, 등으로 작용하고, 신호는 서브시스템 A 내에 저장된 맵핑으로부터 식별된 파라미터의 값을 포함한다. 예시로서, 레시피 이벤트 신호 (104) 가 프로세서 PA에 의해 수신되고/되거나 마스터 제어기 (106) 에 의해 프로세서 PA로 전송되는, 동일한 클록 사이클, 예를 들어, 클록 사이클 C2, 등 동안, 프로세서 PA는 서브시스템 A의 드라이버로 신호를 전송한다. 신호는 서브시스템 A 내에 저장된 맵핑으로부터 식별된 파라미터의 값을 포함한다.
또 다른 예시로서, 레시피 이벤트 신호 (104) 의 수신 시, 프로세서 PB는 플라즈마 챔버 내의 상당한 양의 압력 또는 온도를 달성하도록 서브시스템 B의 드라이버로 신호를 전송한다. 신호는 서브시스템 B 내에 저장된 맵핑으로부터 식별된 파라미터의 값을 포함한다. 또 다른 예시로서, 레시피 이벤트 신호 (104) 는 서브시스템 B의 드라이버로 신호를 전송하도록 프로세서 PB를 위한 트리거, 예를 들어, 활성화 신호, 등으로 작용하고, 신호는 서브시스템 B 내에 저장된 맵핑으로부터 식별된 파라미터의 값을 포함한다. 또 다른 예시로서, 레시피 이벤트 신호 (104) 가 프로세서 PB에 의해 수신되는 동일한 클록 사이클, 예를 들어, 클록 사이클 C2, 등 동안, 프로세서 PB는 서브시스템 B의 드라이버로 신호를 전송한다. 신호는 서브시스템 B 내에 저장된 맵핑으로부터 식별된 파라미터의 값을 포함한다.
여전히 또 다른 예시로서, 레시피 이벤트 신호 (104) 의 수신 시, 프로세서 PC는 상부 전극과 하부 전극 간에 상당한 갭을 달성하도록 서브시스템 C의 드라이버로 신호를 전송한다. 신호는 서브시스템 C 내에 저장된 맵핑으로부터 식별된 파라미터의 값을 포함한다. 또 다른 예시로서, 레시피 이벤트 신호 (104) 는 서브시스템 C의 드라이버로 신호를 전송하도록 프로세서 PC를 위한 트리거, 예를 들어, 활성화 신호, 등으로 작용하고, 신호는 서브시스템 C 내에 저장된 맵핑으로부터 식별된 파라미터의 값을 포함한다. 또 다른 예시로서, 레시피 이벤트 신호 (104) 가 프로세서 PC에 의해 수신되는 동일한 클록 사이클, 예를 들어, 클록 사이클 C2, 등 동안, 프로세서 PC는 서브시스템 C의 드라이버로 신호를 전송한다. 신호는 서브시스템 C 내에 저장된 맵핑으로부터 식별된 파라미터의 값을 포함한다.
제 2 클록 사이클, 예를 들어, 클록 사이클 C2, 시간 te, 등 동안, 프로세서 PA, 프로세서 PB, 및 프로세서 PC로부터의 신호들은 서브시스템 A, 서브시스템 B, 및 서브시스템 C의 대응하는 드라이버들로 전송된다. 제 2 클록 사이클은 제 1 클록 사이클에 이어진다. 예를 들어, 제 1 클록 사이클은 제 2 클록 사이클에 선행한다. 또 다른 예로서, 제 2 클록 사이클은 제 1 클록 사이클이 선행되는 하나 이상의 클록 사이클들 후에 일어난다. 하나 이상의 클록 사이클들은 제 2 클록 사이클에 선행한다. 제 2 클록 사이클 및 제 1 클록 사이클과 제 2 클록 사이클 간의 모든 클록 사이클들은 클록 신호의 사이클이다.
레시피 이벤트 신호 (104) 는 (n+1) 번째 레시피 세트의 실행을 지시한다. 예를 들어, 시간 예를 들어 클록 사이클, 등 동안, 레시피 이벤트 신호 (104) 는 마스터 제어기 (106) 로부터 서브시스템의 프로세서에 의해 수신되고, 프로세서는 (n+1) 번째 레시피 세트에 기초하여 식별된 파라미터를 프로세싱을 위해 서브시스템의 드라이버로 전송한다. 예시를 위해, 서브시스템의 드라이버는 플라즈마 챔버 내의 압력, 또는 상당한 양의 플라즈마 챔버 내로의 가스 플로우, 또는 플라즈마 챔버 내의 온도, 또는 상부 전극과 하부 전극 간의 갭, 또는 임피던스 매칭 네트워크의 커패시터의 커패시턴스, 또는 임피던스 매칭 네트워크의 인덕터의 인덕턴스를 달성하기 위해 모터를 구동함으로써 서브시스템의 프로세서로부터 수신된 신호를 프로세싱한다. 또 다른 예시로서, RF 생성기의 드라이버는 상당한 양의 전력 및 주파수를 갖는 RF 신호의 생성을 용이하게 하기 위해 구동 신호를 생성함으로써 프로세서 (DSP) of RF 생성기의 DSP (digital signal processor) 로부터 수신된 신호를 프로세싱한다. RF 신호는 RF 생성기의 RF 전력 공급부에 의해 생성된다. RF 전력 공급부는 드라이버에 연결된다. 일부 실시예들에서, RF 전력 공급부는, 드라이버에 의해 생성된 전류 신호를 증폭하고 증폭된 전류 신호를 RF 전력 공급부로 제공하는, 증폭기를 통해 드라이버에 연결된다. RF 전력 공급부는 증폭된 전류 신호의 수신 시 RF 신호를 생성한다.
서브시스템의 프로세서에 의해 수신될 때 레시피 이벤트 신호 (104) 는 프로세서에 의한 레시피 세트의 실행의 즉시 활성화를 나타낸다. 예를 들어, 시간, 예를 들어, 클록 사이클, 등 동안 마스터 제어기 (106) 로부터 레시피 이벤트 신호 (104) 가 프로세서 PA에 의해 수신될 때, 프로세서 PA는 즉시, 예를 들어, 동일한 클록 사이클, 등 동안 서브시스템 A를 위한 (n+1) 번째 레시피 세트로부터 추출된 변수를 달성하기 위해 서브시스템의 드라이버로 신호를 전송한다.
일부 실시예들에서, 도 1aa 및 도 1ba를 참조하여 상기 기술된 "제 1 클록 사이클"과 도 1c를 참조하여 상기 기술된 "제 1 클록 사이클" 사이에 관련성이 없다는 것을 주의해야 한다. 유사하게, 도 1aa 및 도 1ba를 참조하여 상기 기술된 "제 2 클록 사이클"과 도 1c를 참조하여 상기 기술된 " 제 2 클록 사이클" 사이에 관련성이 없다. 도 1c를 참조하여 상기 기술된 "제 1 클록 사이클"은 도 1aa 및 도 1ba를 참조하여 상기 기술된 "제 1 클록 사이클"에 독립적이고, 유사하게, 도 1c를 참조하여 상기 기술된 "제 2 클록 사이클"은 도 1aa 및 도 1ba를 참조하여 상기 기술된 "제 2 클록 사이클"에 독립적이다.
일 실시예에서, 상기 기술된 수신 및 전송이 프로세서 PA, 프로세서 PB, 및 프로세서 PC에 의해 수행되는 대신, 서브시스템 A, 서브시스템 B, 및 서브시스템 C 각각의 송수신기가 전송 및 수신을 수행하고, 프로세서 PA, 프로세서 PB, 및 프로세서 PC는 (n+1) 번째 레시피 세트 내의 수신된 변수에 기초하여 서브시스템의 메모리 디바이스로부터의 파라미터를 식별하는 것에 대해 상기 기술된 나머지 동작들을 수행한다. 서브시스템의 송수신기는 서브시스템의 프로세서에 연결된다. 송수신기는 통신 프로토콜을 구현하기 위한 물리 계층을 구현한다.
다양한 실시예들에서, 레시피 이벤트 신호 (104) 는 전송 매체 (172A) 를 통해 마스터 제어기 (106) 로부터 서브시스템 A로 전송된다. 또한, 레시피 이벤트 신호 (104) 는 전송 매체 (172B) 를 통해 마스터 제어기 (106) 로부터 서브시스템 B로 전송되고, 전송 매체 (172C) 를 통해 마스터 제어기 (106) 로부터 서브시스템 C로 전송된다.
일부 실시예들에서, 프로세서 PA는 레시피 세트 각각, 예를 들어, (n+1) 번째 레시피 세트, 등의 수신의 수신확인을 전송 매체 (172A) 를 통해 마스터 제어기 (106) 로 전송한다. 유사하게, 서브시스템 B는 레시피 세트의 수신의 수신확인을 전송 매체 (172B) 를 통해 마스터 제어기 (106) 로 전송한다. 또한, 서브시스템 제어기 C는 레시피 세트의 수신의 수신확인을 전송 매체 (172C) 를 통해 마스터 제어기 (106) 로 전송한다.
다양한 실시예들에서, 수신확인은 레시피 세트를 수신한 후에 서브시스템에 의해 마스터 제어기 (106) 로 전송된다. 예를 들어, 수신확인은 (n+1) 번째 레시피 세트를 수신한 후에 서브시스템에 의해 마스터 제어기 (106) 로 전송되고, (n+2) 번째 레시피 세트를 수신한 후에 또 다른 수신확인이 서브시스템에 의해 마스터 제어기 (106) 로 전송되고, 이렇게 계속된다.
도 1d는 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C와 서브시스템 A, 서브시스템 B, 및 서브시스템 C 간의 동기화를 예시하기 위한 시스템 (190) 의 실시예의 도면이다. 프로세서 PA, 프로세서 PB, 및 프로세서 PC는 제 1 클록 사이클, 예를 들어, 사이클 C1, 시간 ts, 등 동안 대응하는 서브시스템 A, 서브시스템 B, 및 서브시스템 C로부터 (n+1) 번째 레시피 세트들을 수신한다. 예를 들어, 프로세서 PA는 서브시스템 A를 위한 (n+1) 번째 레시피 세트를 서브시스템 제어기 A로부터 수신하고, 프로세서 PB는 서브시스템 B를 위한 (n+1) 번째 레시피 세트를 서브시스템 제어기 B로부터 수신하고, 그리고 프로세서 PC는 서브시스템 C를 위한 (n+1) 번째 레시피 세트를 서브시스템 제어기 C로부터 수신한다.
일부 실시예들에서, 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C에는, 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C에 의한 대응하는 서브시스템 A, 서브시스템 B, 및 서브시스템 C로 (n+1) 번째 레시피 세트들의 전송을 동기화하도록, 또 다른 제어기, 예를 들어, 마스터 제어기 (106), 명령 제어기 (102) (도 1aa), 등, 또는 클록 소스, 예를 들어, 오실레이터, PLL을 갖는 오실레이터, 등으로부터의 클록 신호가 제공된다. 다양한 실시예들에서, 클록 소스는 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C 중 하나 내에 위치되고, 하나 이상의 통신 매체들을 통해 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C 중 나머지 하나에 연결된다.
프로세서 PA, 프로세서 PB, 및 프로세서 PC는 (n+1) 번째 레시피 세트들로부터 식별된 하나 이상의 파라미터들을 서브시스템 A, 서브시스템 B, 및 서브시스템 C의 대응하는 드라이버들로 전송하기 위해 레시피 이벤트 신호 (104) 가 다른 제어기, 예를 들어, 마스터 제어기 (106) 또는 명령 제어기 (102), 등으로부터 수신될 때까지 대기한다. 다른 제어기는 레시피 이벤트 신호 (104) 를 하나 이상의 통신 매체들을 통해 프로세서 PA로, 하나 이상의 통신 매체들을 통해 프로세서 PB로, 그리고 하나 이상의 통신 매체들을 통해 프로세서 PC로 전송한다는 것을 주의해야 한다. 레시피 이벤트 신호 (104) 의 수신 시, 프로세서 PA는 서브시스템의 메모리 디바이스 A 내에 저장된 맵핑을 사용하여 식별된 파라미터를 포함하는 신호를 서브시스템 A의 드라이버로 전송한다. 예를 들어, 레시피 이벤트 신호 (104) 가 프로세서 PA에 의해 수신되는, 제 2 클록 사이클, 예를 들어, 클록 사이클 C2, 시간 te, 등, 동안 프로세서 PA는 내에 저장된 맵핑을 사용하여 식별된 파라미터를 포함하는 신호를 서브시스템 A의 드라이버로 전송한다. 또한, 레시피 이벤트 신호 (104) 의 수신 시, 프로세서 PB는 서브시스템의 메모리 디바이스 B 내에 저장된 맵핑을 사용하여 식별된 파라미터를 포함하는 신호를 서브시스템 B의 드라이버로 전송한다. 예를 들어, 레시피 이벤트 신호 (104) 가 프로세서 PB에 의해 수신되는 제 2 클록 사이클 동안, 프로세서 PB는 서브시스템 B 내에 저장된 맵핑을 사용하여 식별된 파라미터를 포함하는 신호를 서브시스템 B의 드라이버로 전송한다. 또한, 레시피 이벤트 신호 (104) 의 수신 시, 프로세서 PC는 서브시스템의 메모리 디바이스 C 내에 저장된 맵핑을 사용하여 식별된 파라미터를 포함하는 신호를 서브시스템 C의 드라이버로 전송한다. 예를 들어, 레시피 이벤트 신호 (104) 가 프로세서 PC에 의해 수신되는 제 2 클록 사이클 동안, 프로세서 PC는 서브시스템 C 내에 저장된 맵핑을 사용하여 식별된 파라미터를 포함하는 신호를 서브시스템 C의 드라이버로 전송한다. 레시피 이벤트 신호 (104) 는 프로세서 PA, 프로세서 PB, 및 프로세서 PC 각각으로부터 대응하는 서브시스템 A, 서브시스템 B, 및 서브시스템 C의 대응하는 드라이버들로 파라미터의 값을 포함하는 신호를 전송하기 위한 트리거, 예를 들어, 활성화 신호, 등으로 작용한다.
일부 실시예들에서, 도 1aa, 도 1ba, 또는 도 1c를 참조하여 상기 기술된 "제 1 클록 사이클"과 도 1d를 참조하여 상기 기술된 "제 1 클록 사이클" 사이에 관련성이 없다는 것을 주의해야 한다. 유사하게, 도 1aa, 도 1ba, 또는 도 1c를 참조하여 상기 기술된 "제 2 클록 사이클"과 도 1d를 참조하여 상기 기술된 " 제 2 클록 사이클" 사이에 관련성이 없다. 도 1d를 참조하여 상기 기술된 "제 1 클록 사이클"은 도 1aa, 도 1ba, 또는 도 1c를 참조하여 상기 기술된 "제 1 클록 사이클"에 독립적이고, 유사하게, 도 1d를 참조하여 상기 기술된 "제 2 클록 사이클"은 도 1aa, 도 1ba, 또는 도 1c를 참조하여 상기 기술된 "제 2 클록 사이클"에 독립적이다.
일부 실시예들에서, 프로세서 PA는 레시피 세트 각각, 예를 들어, (n+1) 번째 레시피 세트, 등의 수신의 수신확인을 전송 매체 (114A) 를 통해 서브시스템 제어기 A로 전송한다. 유사하게, 프로세서 PB는 의 수신의 수신확인을 전송 매체 (114B) 를 통해 서브시스템 제어기 B로 전송한다. 또한, 프로세서 PC는 레시피 세트의 수신의 수신확인을 전송 매체 (114C) 를 통해 서브시스템 제어기 C로 전송한다.
다양한 실시예들에서, 수신확인은 서브시스템에 의해 서브시스템에 연결된 대응하는 서브시스템 제어기로 전송된다. 수신확인은 레시피 세트 각각의 수신 후에 전송된다. 예를 들어, 수신확인은 (n+1) 번째 레시피 세트를 수신한 후에 프로세서 PA에 의해 서브시스템 제어기 A로 전송되고, (n+2) 번째 레시피 세트를 수신한 후에 또 다른 수신확인이 프로세서 PA에 의해 서브시스템 제어기 A로 전송되고, 이렇게 계속된다.
도 1e는 UI (user interface) 컴퓨터 (153) 와 RF 생성기 제어기들 (155A, 155B, 및 155C) 간의 동기화를 예시하기 위한 시스템 (151) 의 실시예의 도면이다. UI 컴퓨터 (153) 는 도 1aa의 컴퓨팅 디바이스 (108) 의 예이다. 또한, RF 생성기 제어기 (155A) 는 서브시스템 제어기 A (도 1aa) 의 예이고, RF 생성기 제어기 (155B) 는 서브시스템 제어기 B (도 1aa) 의 예이고, 그리고 RF 생성기 제어기 (155C) 는 서브시스템 제어기 C (도 1aa) 의 예이다. 시스템 (151) 은 RF 생성기 1, RF 생성기 2, 및 RF 생성기 3를 더 포함한다. RF 생성기 1는 RFG1로 라벨링되고, RF 생성기 2는 RFG2로 라벨링되고, 그리고 RF 생성기 3은 RFG3으로 라벨링된다. RF 생성기 1는 x ㎒ RF 생성기의 예이고, RF 생성기 2는 y ㎒ RF 생성기의 예이고, 그리고 RF 생성기 3은 z ㎒ RF 생성기의 예이다.
시스템 (151) 의 기능은 도 2b를 참조하여 예시된다. 도 2b에 도시된 바와 같이, UI 컴퓨터 (153) 는 이더넷 프로토콜 및 TCP (Transmission Control Protocol)/IP (Internet Protocol) 또는 UDP (User Datagram Protocol)/IP를 적용함으로써 전송 매체를 통해 마스터-마스터 제어기를 경유하여 마스터 제어기 (106) 로 (n+1) 번째 레시피 세트들을 전송한다. 일 실시예에서, 시스템 (151) 은 마스터-마스터 제어기를 제외한다. 일 실시예에서, 마스터 제어기 (106) 는 마스터-마스터 제어기에 의해 수행된 기능들을 수행한다.
마스터 제어기 (106) 는 RF 생성기 1을 위한 (n+1) 번째 레시피 세트를 RF 생성기 제어기 (155A) 로 전송하도록, RF 생성기 2를 위한 (n+1) 번째 레시피 세트를 RF 생성기 제어기 (155B) 로 전송하도록, 그리고 RF 생성기 3을 위한 (n+1) 번째 레시피 세트를 RF 생성기 제어기 (155C) 로 전송하도록 TCP/IP 프로토콜 또는 UDP/IP 프로토콜 및 이더넷 프로토콜을 적용한다. 예를 들어, 다시 도 1e를 참조하면, RF 생성기 1을 위한 (n+1) 번째 레시피 세트는 스위치 (157) 를 통해 마스터 제어기 (106) 로부터 RF 생성기 제어기 (155A) 로 전송된다. 또 다른 예로서, 도 1e에 도시된 바와 같이, RF 생성기 2를 위한 (n+1) 번째 레시피 세트는 스위치 (157) 를 통해 마스터 제어기 (106) 로부터 RF 생성기 제어기 (155B) 로 전송된다. 여전히 또 다른 예로서, 도 1e에 도시된 바와 같이, RF 생성기 3을 위한 (n+1) 번째 레시피 세트는 스위치 (157) 를 통해 마스터 제어기 (106) 로부터 RF 생성기 제어기 (155C) 로 전송된다. 스위치 (157) 의 예는 미국 특허 출원 제 14/974,915 호에 기술된다.
도 2b를 참조하면, 마스터 제어기 (106) 로부터 (n+1) 번째 레시피 세트들의 수신 시, RF 생성기 제어기들 (155A, 155B, 및 155C) 은 (n+1) 번째 레시피 세트들을 대응하는 RF 생성기 1, RF 생성기 2, 및 RF 생성기 3으로 전송하기 전에 UI 컴퓨터 (153) 로부터 레시피 이벤트 신호를 수신하기 위해 대기한다. 도 1e를 다시 참조하면, 신호 생성기 (159), 예를 들어, 디지털 펄스 신호 생성기, 아날로그 펄스 신호 생성기, 프로세서, 등이 I/O (입력/출력) 인터페이스를 통해 UI 컴퓨터 (153) 에 커플링된다. 신호 생성기 (159) 는 GPIO (general-purpose I/O) 신호, 예를 들어, 디지털 신호, 아날로그 신호, 등을 생성하고, 마스터-마스터 제어기 및 대응하는 RF 생성기 제어기들 (155A, 155B, 및 155C) 의 대응하는 GPIO 핀들을 통해 신호를 RF 생성기 제어기들 (155A, 155B, 및 155C) 로 제공한다. GPIO 신호는 레시피 이벤트 신호 (104) 의 예이다. 일부 실시예들에서, 신호 생성기 (159) 는 UI 컴퓨터 (153) 내에 위치된다. 일부 실시예들에서, GPIO 신호는, 입력 디바이스를 통해 사용자로부터 입력, 예를 들어, 선택, 클릭, 등이 UI 컴퓨터 (153) 에 의해 수신될 때 생성된다. 입력 디바이스는 UI 컴퓨터 (153) 에 연결된 주변기기이다.
도 2b를 참조하면, GPIO 신호를 수신하는 즉시, 예를 들어, GPIO 신호를 수신하는 동일한 클록 사이클, 등, 동안 RF 생성기 제어기 (155A) 는 RF 생성기 1을 위한 (n+1) 번째 레시피 세트를 RF 생성기 1로 전송하도록 이더넷 프로토콜 및 UDP/IP 프로토콜을 적용하고, RF 생성기 제어기 (155B) 는 RF 생성기 2를 위한 (n+1) 번째 레시피 세트를 RF 생성기 2로 전송하도록 이더넷 프로토콜 및 UDP/IP 프로토콜을 적용하고, 그리고 RF 생성기 제어기 (155C) 는 RF 생성기 3을 위한 (n+1) 번째 레시피 세트를 RF 생성기 3로 전송하도록 이더넷 프로토콜 및 UDP/IP 프로토콜을 적용한다.
도 2aa는 (n+1) 번째 레시피 세트들을 제어기들로 전송하는 것과 제어기들에 의한 레시피 세트들의 실행 시간 간의 동기화를 예시하기 위한 타이밍도 (200) 의 실시예이다. 타이밍도 (200) 는 (n+1) 번째 패킷, (n+2) 번째 패킷, 및 (n+3) 번째 패킷이 마스터 제어기 (106) 로부터 서브시스템 제어기 A (도 1aa) 로 전송되는 시리즈 202A를 도시한다. 또한, 타이밍도 (200) 는 (n+1) 번째 패킷, (n+2) 번째 패킷, 및 (n+3) 번째 패킷이 마스터 제어기 (106) 로부터 서브시스템 제어기 B (도 1aa) 로 전송되는 시리즈 202B를 도시한다. 또한, 타이밍도 (200) 는 (n+1) 번째 패킷, (n+2) 번째 패킷, 및 (n+3) 번째 패킷이 마스터 제어기 (106) 로부터 서브시스템 제어기 C (도 1aa) 로 전송되는 시리즈 202C를 도시한다.
도 1c를 참조하여 예시된 일 실시예에서, 패킷들의 시리즈 202A는 마스터 제어기 (106) 로부터 서브시스템 A로 전송되고, 패킷들의 시리즈 202B는 마스터 제어기 (106) 로부터 서브시스템 B로 전송되고, 그리고 패킷들의 시리즈 202C는 마스터 제어기 (106) 로부터 서브시스템 C로 전송된다.
도 1d를 참조하여 예시된 일 실시예에서, 패킷들의 시리즈 202A는 서브시스템 제어기 A로부터 서브시스템 A로 전송되고, 패킷들의 시리즈 202B는 서브시스템 제어기 B로부터 서브시스템 B로 전송되고, 그리고 패킷들의 시리즈 202C는 서브시스템 제어기 C로부터 서브시스템 C로 전송된다.
타이밍도 (200) 는 레시피 이벤트 신호 (104) 의 예인 펄싱된 신호 (204A) 를 더 포함한다. 타이밍도 (200) 는, 마스터 제어기 (106) 또는 명령 제어기 (102) 또는 마스터 제어기 (106) 외부에 위치된 클록 소스 또는 명령 제어기 (102) (도 1aa) 외부에 위치된 클록 소스에 의해 생성된 클록 신호 (202) 를 포함한다.
일부 실시예들에서, 펄싱된 신호 (204A) 의 시간 te1에서의 펄스는 레시피 이벤트 신호 (104) 의 예이다.
시간 ts1에서, 서브시스템 A, 서브시스템 B, 및 서브시스템 C를 위한 (n+1) 번째 패킷들은 본 명세서에 기술된 바와 같이 하나 이상의 제어기들에 의해 전송된다. 실행 시간 te1에서, 디지털 펄스는 (n+1) 번째 패킷들이 실행된다는 것을 나타내도록 본 명세서에 기술된 바와 같이 하나 이상의 제어기들에 의해 수신된다. 또한, 시간 te1와 동시에 일어나는 시간 ts2에서, 서브시스템 A, 서브시스템 B, 및 서브시스템 C를 위한 (n+2) 번째 패킷들은 본 명세서에 기술된 바와 같이 하나 이상의 제어기들에 의해 전송된다. 실행 시간 te2 동안, 디지털 펄스는 본 명세서에 기술된 바와 같이 (n+2) 번째 패킷들이 하나 이상의 제어기들에 의해 실행된다는 것을 나타내도록 본 명세서에 기술된 바와 같이 하나 이상의 제어기들에 의해 수신된다. 게다가, 시간 te2와 동시에 일어나는 시간 ts3에서, 서브시스템 A, 서브시스템 B, 및 서브시스템 C를 위한 (n+3) 번째 패킷들은 본 명세서에 기술된 바와 같이 하나 이상의 제어기들에 의해 전송된다. 실행 시간 te3 동안, 디지털 펄스는 (n+3) 번째 패킷들이 하나 이상의 제어기들에 의해 실행된다는 것을 나타내도록 본 명세서에 기술된 바와 같이 하나 이상의 제어기들에 의해 수신된다.
일부 실시예들에서, 프로세서, 예를 들어, 프로세서 PA, 또는 프로세서 PB, 또는 프로세서 PC, 등은 제어기 내에 위치된다.
클록 신호 (202) 의 제 1 클록 사이클 C1 동안 일어나고, 시간 te1 및 시간 ts2는 클록 신호 (202) 의 제 2 클록 사이클 C2 동안 일어나고, 시간 te2 및 시간 ts3는 클록 신호 (202) 의 제 3 클록 사이클 C3 동안 일어나고, 그리고 시간 te3은 클록 신호 (202) 의 제 4 클록 사이클 C4 동안 일어난다는 것을 주의해야 한다.
일부 실시예들에서, 도 1aa, 도 1ba, 도 1c 및 도 1d 각각을 참조하여 기술된 제 1 클록 사이클은 도 2aa를 참조하여 기술된 제 1 클록 사이클의 예라는 것을 또한 주의해야 한다. 또한, 이들 실시예들에서, 도 1aa, 도 1ba, 도 1c 및 도 1d 각각을 참조하여 기술된 제 2 클록 사이클은 도 2aa를 참조하여 기술된 제 2 클록 사이클의 예이다.
다양한 실시예들에서, 도 2aa에 도시된 패킷들의 사이즈는 상이하다는 것을 주의해야 한다. 예를 들어, 서브시스템 A를 위한 시리즈 202A의 (n+1) 번째 패킷은 서브시스템 B를 위한 시리즈 202B의 (n+1) 번째 패킷의 사이즈보다 큰 사이즈의 페이로드 또는 보다 작은 사이즈의 페이로드를 갖는다. 또한, 서브시스템 B를 위한 시리즈 202B의 (n+1) 번째 패킷은 서브시스템 C를 위한 시리즈 202C의 (n+1) 번째 패킷보다 큰 사이즈의 페이로드 또는 보다 작은 사이즈의 페이로드를 갖는다.
도 2ab는 제어기에 의한 패킷의 실행 시간이 제어기에 의해 패킷이 수신된 시간으로부터 패킷이 실행되는 것을 나타내는 디지털 펄스가 수신된 나중의 시간으로 가변하는 것을 예시하기 위한 타이밍도 (210) 의 실시예이다. 디지털 펄스는 레시피 이벤트 신호 (104) 의 예인 디지털 펄스 신호 (212) 의 펄스이다. 일부 실시예들에서, 펄싱된 신호 (212) 의 시간 te1에서의 펄스는 레시피 이벤트 신호 (104) 의 예이다.
타이밍도에 도시된 바와 같이, 도 2ab에 도시된 실행 시간 te2는 타이밍도 (200) (도 2aa) 에 도시된 실행 시간 te2 전에 일어난다. 예를 들어, 도 2ab에 도시된 실행 시간 te2는 시간 ts3과 동시에 일어나지 않고 시간 ts3이 일어나기 전에 일어난다. 또 다른 예로서, 실행 시간 te2는 시간 (n+2) 번째 패킷이 수신되고 (n+3) 번째 패킷의 수신의 완료 사이에 일어난다.
일부 실시예들에서, 도 2ab에 도시된 실행 시간 te1은 타이밍도 (200) (도 2aa) 에 도시된 실행 시간 te1 전에 일어난다. 예를 들어, 도 2ab에 도시된 실행 시간 te1은 시간 ts2와 동시에 일어나지 않고 시간 ts2가 일어나기 전에 일어난다. 또 다른 예로서, 실행 시간 te1은 시간 (n+1) 번째 패킷이 수신되고 (n+2) 번째 패킷의 수신의 완료 사이에 일어난다.
일부 실시예들에서, 펄싱된 신호 (212) 의 디지털 펄스는 레시피 세트들을 수신한 모든 제어기들로부터의 레시피 세트들의 수신에 대한 수신확인들을 수신한 후 미리 결정된 시간 인터벌 내에 전송된다. 예를 들어, 펄싱된 신호 (212) 의 디지털 펄스는 (n+1) 번째 레시피 세트들의 수신에 대한 수신확인들을 수신하는 것과 (n+2) 번째 레시피 세트들의 수신에 대한 수신확인들을 수신하는 것 사이에 전송된다. 예시를 위해, 명령 제어기 (102) 는, 마스터 제어기 (106) 를 통해 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C로부터 (n+1) 번째 레시피 세트들의 수신에 대한 수신확인들을 수신한 후, 미리 결정된 시간 인터벌 내의 시간 te1에 레시피 이벤트 신호 (104) 의 제 1 디지털 펄스를 마스터 제어기 (106) 로 전송한다. (n+1) 번째 레시피 세트들은 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C에 의해 마스터 제어기 (106) 로부터 수신된다. (n+1) 번째 레시피 세트들의 수신의 수신확인들은 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C로부터 마스터 제어기 (106) 로 전송되고, 마스터 제어기 (106) 는 (n+1) 번째 레시피 세트들의 수신의 수신확인들을 명령 제어기 (102) 로 전송한다. 예시를 위해, 레시피 세트의 수신의 수신확인은 서브시스템 제어기 A로부터 전송 매체를 통해 마스터 제어기 (106) 로 전송되고, 마스터 제어기 (106) 는 수신확인을 전송 매체 (112) 를 통해 명령 제어기 (102) 로 전송한다. 또한, 명령 제어기 (102) 는, 마스터 제어기 (106) 를 통해 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C로부터 (n+2) 번째 레시피 세트들의 수신에 대한 수신확인들을 수신한 후, 미리 결정된 시간 인터벌 내의 시간 te2에 레시피 이벤트 신호 (104) 의 제 2 디지털 펄스를 마스터 제어기 (106) 로 전송한다. (n+2) 번째 레시피 세트들은 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C에 의해 마스터 제어기 (106) 로부터 수신된다. (n+2) 번째 레시피 세트들의 수신의 수신확인들은 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C로부터 마스터 제어기 (106) 로 전송되고, 마스터 제어기 (106) 는 (n+2) 번째 레시피 세트들의 수신의 수신확인들을 명령 제어기 (102) 로 전송한다. 일부 실시예들에서, 레시피 세트들의 수신의 수신확인들은 서브시스템 제어기 A로부터 명령 제어기 (102) 로 통신 매체들 (122A, 124, 및 126) 을 통해 전송되고, 레시피 세트들의 수신의 수신확인들은 서브시스템 제어기 B로부터 명령 제어기 (102) 로 통신 매체들 (122B, 124, 및 126) 을 통해 전송되고, 그리고 레시피 세트들의 수신의 수신확인들은 서브시스템 제어기 C로부터 명령 제어기 (102) 로 통신 매체들 (122C, 124, 및 126) 을 통해 전송된다.
또 다른 예시로서, 마스터 제어기 (106) 는, 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C로부터 (n+1) 번째 레시피 세트들의 수신의 수신확인들을 수신한 후, 미리 결정된 시간 인터벌 내의 시간 te1에서 레시피 이벤트 신호 (104) 의 제 1 디지털 펄스를 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C로 전송한다. 또한, 마스터 제어기 (106) 는, 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C로부터 (n+2) 번째 레시피 세트들의 수신의 수신확인들을 수신한 후, 미리 결정된 시간 인터벌 내의 시간 te2에서 레시피 이벤트 신호 (104) 의 제 2 디지털 펄스를 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C로 전송한다. 일부 실시예들에서, 수신확인은, 서브시스템 제어기를 마스터 제어기 (106) 에 연결하는 전송 매체를 통해 서브시스템 제어기로부터 마스터 제어기 (106) 로 전송된다. 다양한 실시예들에서, 수신확인은, 서브시스템 제어기를 마스터 제어기 (106) 에 연결하는 하나 이상의 통신 매체들을 통해 서브시스템 제어기로부터 마스터 제어기 (106) 로 전송된다. 또 다른 예시로서, 마스터 제어기 (106) 는, 프로세서 PA, 프로세서 PB, 및 프로세서 PC로부터 (n+1) 번째 레시피 세트들의 수신의 수신확인들을 수신한 후, 미리 결정된 시간 인터벌 내의 시간 te1에서 레시피 이벤트 신호 (104) 의 제 1 디지털 펄스를 프로세서 PA, 프로세서 PB, 및 프로세서 PC로 전송한다. 또한, 마스터 제어기 (106) 는, 프로세서 PA, 프로세서 PB, 및 프로세서 PC로부터 (n+2) 번째 레시피 세트들의 수신의 수신확인들을 수신한 후, 미리 결정된 시간 인터벌 내의 시간 te2에서 레시피 이벤트 신호 (104) 의 제 2 디지털 펄스를 프로세서 PA, 프로세서 PB, 및 프로세서 PC로 전송한다. 일부 실시예들에서, 수신확인은 서브시스템을 마스터 제어기 (106) 에 연결하는 전송 매체를 통해 서브시스템으로부터 마스터 제어기 (106) 로 전송된다. 다양한 실시예들에서, 수신확인은 서브시스템을 마스터 제어기 (106) 에 연결하는 하나 이상의 통신 매체들을 통해 서브시스템으로부터 마스터 제어기 (106) 로 전송된다. 여전히 또 다른 예시로서, 서브시스템 제어기는, 프로세서로부터 (n+1) 번째 레시피 세트의 수신의 수신확인을 수신한 후, 미리 결정된 시간 인터벌 내의 시간 te1에서 레시피 이벤트 신호 (104) 의 제 1 디지털 펄스를 서브시스템의 프로세서로 전송한다. 또한, 서브시스템 제어기는, 프로세서로부터 (n+2) 번째 레시피 세트의 수신의 수신확인을 수신한 후, 미리 결정된 시간 인터벌 내의 시간 te2에서 레시피 이벤트 신호 (104) 의 제 2 디지털 펄스를 서브시스템의 프로세서로 전송한다.
일부 실시예들에서, 미리 결정된 시간 인터벌은 입력 디바이스를 통해 사용자로부터 수신된다. 예를 들어, 미리 결정된 시간 인터벌은 2 개의 연속하는 패킷들, 예를 들어, (n+1) 번째 패킷과 (n+2) 번째 패킷, 등 간의 시간 인터벌이다.
다양한 실시예들에서, 펄싱된 신호 (212) 의 디지털 펄스는, 전송 제어기가 대응하는 하나 이상의 수신 제어기들로부터 하나 이상의 수신확인들을 수신하지 않고 전송 제어기로부터 하나 이상의 수신 제어기들로 레시피 세트를 전송하는데 걸린 미리 결정된 양의 시간에 기초하여 전송 제어기로부터 전송된다. 하나 이상의 수신 제어기들은 전송 제어기에 커플링된다. 예를 들어, 전송 제어기로부터 하나 이상의 수신 제어기들로 레시피 세트를 통신하기 위해 걸린 미리 결정된 양의 시간은 x 유닛들, 예를 들어, x ㎲ 또는 x ㎳ 또는 x ㎱, 등이 입력 디바이스를 통해 사용자에 의해 전송 제어기에 제공된다. 매 x 유닛들 후에, 전송 제어기는 펄싱된 신호 (212) 의 펄스를 하나 이상의 수신 제어기들로 전송한다. 전송 제어기의 예는 하나 이상의 수신 제어기들이 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C일 때 명령 제어기 (102) 이다. 전송 제어기의 또 다른 예는 하나 이상의 수신 제어기들이 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C일 때 마스터 제어기 (106) 이다. 전송 제어기의 여전히 또 다른 예는 하나 이상의 수신 제어기들이 프로세서 PA, 프로세서 PB, 및 프로세서 PC일 때 마스터 제어기 (106) 이다.
다양한 실시예들에서, 레시피 세트를 전송 제어기로부터 하나 이상의 수신 제어기들로 전송하기 위해 걸린 미리 결정된 양의 시간은 학습 루틴 동안 전송 제어기에 의해 결정된다. 예를 들어, 전송 제어기는 페이로드, 등과 같이 다양한 사이즈들, 예를 들어, 상이한 비트들의 레시피 세트들을 갖는 패킷들을 하나 이상의 수신 제어기들로 전송한다. 전송 제어기는 다양한 사이즈들의 패킷들 중에서 가장 큰 사이즈의 패킷을 전송하기 위해 걸린 가장 긴 양의 시간을 결정하고, 미리 결정된 양의 시간으로 가장 긴 양의 시간을 결정한다.
몇몇 실시예들에서, 시간 te2는 시간 ts3과 하나 이상의 수신 제어기들에 의한 (n+2) 번째 패킷들의 수신 시간 사이이다.
도 2b는 도 1e를 참조하여 상기 기술된 타이밍도 (230) 이다.
도 3a는 이더넷 패킷 (300) 의 실시예의 도면이다. 이더넷 패킷 (300) 은 프리앰블 필드, 프레임 시작 구획 필드, 목적지 MAC (media access control) 어드레스 필드, 소스 MAC 어드레스 필드, 이더넷 타입 필드, 페이로드 필드, FCS (frame check sequence) 필드, 및 패킷 간 갭을 포함한다. 프리앰블 필드 및 프레임 시작 구획 필드는 이더넷 프레임의 시작을 나타내도록 채워진다. 이더넷 프레임은 목적지 MAC 어드레스 필드, 소스 MAC 어드레스 필드, 이더넷 타입 필드, 페이로드 필드, 및 FCS 필드를 포함한다.
MAC 목적지 어드레스 필드는 이더넷 패킷 (300) 을 수신하기 위한 네트워크 인터페이스, 예를 들어, 마스터 제어기 (106) 의 네트워크 인터페이스, 또는 서브시스템 제어기 A의 네트워크 인터페이스, 또는 서브시스템 제어기 B의 네트워크 인터페이스, 또는 서브시스템 제어기 C의 네트워크 인터페이스, 또는 서브시스템 A의 네트워크 인터페이스, 또는 서브시스템 B의 네트워크 인터페이스, 또는 서브시스템 C의 네트워크 인터페이스, 등을 고유하게 식별하는 어드레스를 포함한다. 네트워크 인터페이스의 예들은 네트워크 인터페이스 제어기, 네트워크 인터페이스 카드, 등을 포함한다.
마스터 제어기 (106) 의 네트워크 인터페이스는 하나 이상의 전송 매체들 및 마스터 제어기 (106) 의 프로세서에 연결된다. 예를 들어, 마스터 제어기 (106) 의 네트워크 인터페이스는 전송 매체들 (110A, 110B, 및 110C) 에 연결된다 (도 1aa). 또 다른 예로서, 마스터 제어기 (106) 의 네트워크 인터페이스는 전송 매체들 (164A, 164B, 및 164C) 에 연결된다 (도 1ba). 여전히 또 다른 예로서, 마스터 제어기 (106) 의 네트워크 인터페이스는 전송 매체들 (172A, 172B, 및 172C) 에 연결된다 (도 1c).
유사하게, 서브시스템 제어기의 네트워크 인터페이스는 하나 이상의 전송 매체들 및 서브시스템의 프로세서 제어기에 연결된다. 예를 들어, 서브시스템 제어기 A의 네트워크 인터페이스는 전송 매체들 (110A 및 114A) 에 연결되고 (도 1aa), 서브시스템 제어기 B의 네트워크 인터페이스는 전송 매체들 (110B 및 114B) 에 연결되고 (도 1aa), 그리고 서브시스템 제어기 C의 네트워크 인터페이스는 전송 매체들 (110C 및 114C) 에 연결된다 (도 1aa).
또한, 서브시스템의 네트워크 인터페이스는 하나 이상의 전송 매체들 및 서브시스템의 프로세서에 연결된다. 예를 들어, 서브시스템 A의 네트워크 인터페이스는 전송 매체 (114A) 에 연결되고 (도 1aa), 서브시스템 B의 네트워크 인터페이스는 전송 매체 (114B) 에 연결되고 (도 1aa), 그리고 서브시스템 C의 네트워크 인터페이스는 전송 매체 (114C) 에 연결된다 (도 1aa). 또 다른 예로서, 서브시스템 A의 네트워크 인터페이스는 전송 매체 (172A) 에 연결되고 (도 1c), 서브시스템 B의 네트워크 인터페이스는 전송 매체 (172B) 에 연결되고 (도 1c), 그리고 서브시스템 C의 네트워크 인터페이스는 전송 매체 (172C) 에 연결된다 (도 1c).
일 실시예에서, 네트워크 인터페이스는 본 명세서에 기술된 제어기, 예를 들어, 마스터 제어기 (106), 또는 서브시스템 제어기 A, 또는 서브시스템 제어기 B, 또는 서브시스템 제어기 C, 또는 프로세서 PA, 또는 프로세서 PB, 또는 프로세서 PC, 등에서 구현된다.
MAC 소스 어드레스 필드는 이더넷 패킷 (300) 을 전송하는 네트워크 인터페이스를 고유하게 식별하는 어드레스를 포함한다. 이더넷 타입 필드는 페이로드의 길이 또는 페이로드 내에 캡슐화된 프로토콜, 예를 들어, Internet Protocol version 4, Apple Talk™, 등을 나타내기 위한 데이터를 포함한다. 페이로드 필드는 하나 이상의 레시피 세트들, 예를 들어, (n+1) 번째 레시피 세트, (n+2) 번째 레시피 세트, (n+3) 번째 레시피 세트, 등의 상이한 수의 비트들, 예를 들어, 42 옥텟들로부터 1500 옥텟들의 범위 등을 수용할 수 있다. FCS 필드는 프레임의 무결성을 검사하기 위해 사용된다. 패킷 간 갭은 2 개의 연속하는 패킷들 간의 유휴 시간이다.
도 3b는 패킷 (320), 예를 들어, 데이터그램, 등을 예시하기 위한 실시예의 도면이다. 패킷 (320) 은 헤더 필드 및 페이로드 필드, 예를 들어, 레시피 세트, 등을 포함하는 필드를 포함한다. 헤더 필드는 패킷 (320) 이 전송되는 소스 어드레스의 아이덴티티, 예를 들어, 네트워크 인터페이스의 어드레스, 등을 위한 필드, 패킷 (320) 을 수신하도록 지정된 목적지 어드레스의 아이덴티티, 예를 들어, 네트워크 인터페이스의 어드레스, 등을 위한 필드, 헤더의 결합된 길이 및 헤더에 부착된 페이로드의 결합된 길이를 위한 필드 및 체크섬 값을 위한 필드를 포함한다.
다양한 실시예들에서, 패킷 (320) 은, 소스 어드레스를 식별하기 위한 소스 어드레스 필드 및 목적지 어드레스를 식별하기 위한 목적지 어드레스 필드를 제외하도록 커스터마이징, 예를 들어, 커스터마이징된 통신 프로토콜, 등을 사용하여 생성된다. 점-대-점 통신에서, 소스 어드레스 및 목적지 어드레스를 식별할 필요가 없다. 제외는 마스터 제어기 (106) 와 마스터 제어기 (106) 에 연결된 서브시스템 제어기 간, 또는 서브시스템 제어기와 서브시스템 제어기에 연결된 서브시스템 간, 또는 마스터 제어기와 마스터 제어기에 연결된 서브시스템 간의 데이터 레이트를 상승시킨다.
일부 실시예들에서, 헤더는 체크섬 값을 위한 필드 및/또는 헤더의 결합된 길이 및 페이로드의 결합된 길이를 위한 필드를 제외하도록 커스터마이징, 예를 들어, 커스터마이징된 통신 프로토콜, 등을 사용하여 생성된다. 제외는 마스터 제어기 (106) 와 마스터 제어기 (106) 에 연결된 서브시스템 제어기 간, 또는 서브시스템 제어기와 서브시스템 제어기에 연결된 서브시스템 간, 또는 마스터 제어기와 마스터 제어기에 연결된 서브시스템 간의 데이터 레이트를 상승시킨다.
다양한 실시예들에서, 체크섬 값은 패킷 (320) 을 전송하는 네트워크 인터페이스에 의해 생성된다. 체크섬 값은 패킷 (320) 의 페이로드, 또는 패킷 (320) 의 헤더, 또는 이들의 조합으로부터 생성된다. 체크섬 값은 페이로드 및/또는 패킷 (320) 의 헤더가 전송 네트워크 인터페이스로부터 수신 네트워크 인터페이스로의 전달 동안 변화되는지 여부를 결정하도록 패킷 (320) 의 수신기, 예를 들어, 목적지 네트워크 인터페이스, 등에 의해 계산된 또 다른 체크섬 값과 비교된다.
일부 실시예들에서, 데이터그램, 예를 들어, UDP 데이터그램, 등이 IP 패킷 내에 임베딩되고, IP 패킷은 또한 이더넷 패킷 내에 임베딩된다.
다양한 실시예들에서, 패킷 (320) 은, 필드들이 도 3b에 도시된 것과 상이한 위치들에 있도록 커스터마이징, 예를 들어, 커스터마이징된 프로토콜, 등을 사용하여 생성된다. 예를 들어, 페이로드를 위한 필드는 길이를 위한 필드 전에 있다. 또 다른 예로서, 목적지 어드레스를 위한 필드는 소스 어드레스를 위한 필드 전 또는 길이를 위한 필드 뒤에 있다. 커스터마이징된 프로토콜은 하나 이상의 커스터마이징된 패킷들을 생성하는 물리 계층에 의해 적용된다.
도 4는 플라즈마 프로세싱 시스템 (400) 의 실시예의 도면이다. 플라즈마 프로세싱 시스템 (400) 은 마스터 제어기 (106), x ㎒ RF 생성기, y ㎒ RF 생성기, z ㎒ RF 생성기, 서브시스템 제어기 A, 서브시스템 제어기 B, 및 서브시스템 제어기 C를 포함한다. 또한, 플라즈마 프로세싱 시스템 (400) 은 임피던스 매칭 네트워크 (402) 및 플라즈마 챔버 (404) 를 포함한다.
일 실시예에서, x ㎒ RF 생성기 대신, ㎑ RF 생성기가 사용된다.
(n+1) 번째 레시피 세트의 수신 시, x ㎒ RF 생성기는 RF 신호를 생성한다. 예를 들어, x ㎒ RF 생성기에 의해 생성된 RF 신호는 x ㎒ RF 생성기에 의해 수신된 (n+1) 번째 레시피 세트에 규정된 상당한 양의 전력 및/또는 상당한 양의 주파수를 갖는다. 유사하게, (n+1) 번째 레시피 세트의 수신 시, y ㎒ RF 생성기는 RF 신호를 생성하고 (n+1) 번째 레시피 세트의 수신 시, z ㎒ RF 생성기는 RF 신호를 생성한다. 예를 들어, y ㎒ RF 생성기에 의해 생성된 RF 신호는 y ㎒ RF 생성기에 의해 수신된 (n+1) 번째 레시피 세트에 규정된 상당한 양의 전력 및/또는 상당한 양의 주파수를 갖는다. 또 다른 예로서, z ㎒ RF 생성기에 의해 생성된 RF 신호는 z ㎒ RF 생성기에 의해 수신된 (n+1) 번째 레시피 세트에 규정된 상당한 양의 전력 및/또는 상당한 양의 주파수를 갖는다. RF 신호들은 대응하는 RF 케이블들 (406A, 406B, 및 406C) 을 통해 임피던스 매칭 네트워크 (402) 에 제공된다. 임피던스 매칭 네트워크 (402) 는 수정된 RF 신호를 생성하도록 임피던스 매칭 네트워크 (402) 의 출력에 연결된 부하의 임피던스와 임피던스 매칭 네트워크 (402) 의 하나 이상의 입력들에 연결된 소스의 임피던스를 매칭시킨다. 예를 들어, 임피던스 매칭 네트워크 (402) 는 플라즈마 챔버 (404) 및 RF 송신 라인 (408) 의 임피던스와 RF 케이블들 (406A, 406B, 및 406C), x ㎒ RF 생성기, y ㎒ RF 생성기, 및 z ㎒ RF 생성기의 임피던스를 매칭시킨다.
수정된 RF 신호는 RF 송신 라인 (408) 을 통해 플라즈마 챔버 (404) 의 하부 전극 (410) 으로 전송된다. 하부 전극 (410) 은 척, 예를 들어, 정전 척 (ESC), 등의 일부이다. 플라즈마 챔버 (404) 의 상부 전극 (412) 은 하부 전극 (410) 과 마주보고 하부 전극 (410) 의 반대편에 위치된다. 상부 전극 (412) 및 하부 전극 (410) 각각은 금속, 예를 들어, 알루미늄, 알루미늄의 합금, 등으로 이루어진다.
프로세스 가스가 플라즈마 챔버 (404) 로 공급되고 수정된 RF 신호가 하부 전극으로 공급될 때, 하부 전극 (410) 의 상부 표면 상에 놓인 웨이퍼 (416) 를 프로세싱하기 위해 플라즈마는 스트라이킹되거나 플라즈마 챔버 (404) 내에 유지된다.
도 5는 서브시스템 (500), 예를 들어, 서브시스템 A, 또는 서브시스템 B, 또는 서브시스템 C, 등을 예시하기 위한 시스템의 실시예의 도면이다. 서브시스템 (500) 은 프로세서 (502), 예를 들어, 프로세서 PA, 또는 프로세서 PB, 또는 프로세서 PC, 등을 포함한다. 프로세서 (502) 는 드라이버 (504), 예를 들어, 하나 이상의 트랜지스터들, 하나 이상의 전류 생성 디바이스들 등에 연결된다. 드라이버는 기계적 또는 전기적 부품 (part) (506) 에 연결된다. 부품 (506) 의 예들은 모터 또는 증폭기를 포함한다.
서브시스템 (500) 이 RF 생성기일 때, 부품 (506) 은 RF 전력 공급부에 연결된 증폭기를 포함한다. 또한, 서브시스템 (500) 이 압력 서브시스템, 또는 갭 서브시스템, 또는 가스 플로우 서브시스템, 또는 냉각액 플로우 서브시스템일 때, 부품 (506) 은 모터이다.
프로세서 (502) 는 드라이버 (504) 로 제공되는 신호를 생성한다. 프로세서 (502) 로부터 신호의 수신 시, 드라이버 (504) 는 부품 (506) 을 동작시키도록 부품 (506) 으로 제공되는 구동 신호를 생성한다. 부품 (506) 이 모터일 때, 모터는 냉각액 플로우 서브시스템의 밸브가 개폐되는 양, 또는 가스 플로우 서브시스템의 밸브가 개폐되는 양, 또는 한정 링들이 개폐되는 양, 또는 상부 전극 (412) (도 4) 과 하부 전극 (410) (도 4) 간의 갭의 양을 제어한다. 부품 (506) 이 히터일 때, 히터는, 드라이버 (504) 가 전류 신호를 히터로 공급할 때 가열한다. 부품 (506) 이 증폭기일 때, 증폭기는 드라이버 (504) 로부터 전류 신호의 수신 시 증폭된 신호를 생성하고 증폭된 신호는 RF 신호를 생성하도록 RF 전력 공급부로 제공된다.
도 6은 플라즈마 챔버 (404) (도 4) 의 예인 플라즈마 챔버 (626) 를 예시하기 위한 시스템의 실시예의 도면이다. 시스템은 플라즈마 반응기 (620) 및 RF 송신 라인 (408) (도 4) 의 예인 RF 송신 라인 (624) 을 포함한다. RF 송신 라인 (624) 은 플라즈마 반응기 (620) 에 연결된다. RF 송신 라인 (624) 은 RF 로드 (661) 및 RF 터널 (662) 을 포함한다. RF 로드 (661) 는 임피던스 매칭 네트워크 (402) (도 4) 로부터 수신된 수정된 RF 신호의 전달을 용이하게 하도록 사용된다.
플라즈마 반응기 (620) 는 플라즈마 챔버 (626) 및 RF 실린더 (610) 을 포함하고, RF 실린더 (610) 는 RF 스트랩 (668) 을 통해 RF 로드 (661) 에 연결된다. 플라즈마 반응기 (620) 는 RF 스트랩들 (674 및 677), 접지 차폐부 (680) 및 하단 전극 하우징 (676) 을 더 포함한다.
플라즈마 챔버 (626) 는 상부 전극 (660), 상부 전극 연장부 (628), C-슈라우드 (670), 접지 링 (672), 및 척 어셈블리를 포함한다. 척 어셈블리는 척 (658) 및 설비 플레이트 (630) 를 포함한다. 상부 전극 (660) 은 상부 전극 (412) (도 4) 의 예이다. 기판 (416) 은 기판 (416) 을 프로세싱하기 위해 척 (658) 의 상단에 배치된다. 기판 (416) 프로세싱의 예들은 기판 (416) 의 세정, 또는 기판 (416) 의 에칭, 또는 기판 (416) 의 상단 상의 옥사이드의 에칭, 또는 재료들, 예를 들어, 옥사이드들, 다이옥사이드들, 포토 레지스트 재료들, 등의 기판 (416) 상에 증착, 또는 이들의 조합을 포함한다.
C-슈라우드 (670) 는 플라즈마 챔버 (626) 내의 압력을 제어하도록 사용된 슬롯들을 포함한다. 예를 들어, 슬롯들은 플라즈마 챔버 (626) 의 갭 (671) 내의 가스 압력을 감소시키도록 슬롯들을 통한 가스 플로우를 증가시키도록 개방된다. 슬롯들은 갭 (671) 내의 가스 압력을 상승시키도록 가스 플로우를 감소시키도록 폐쇄된다.
다양한 실시예들에서, 하단 전극 하우징 (676) 은 임의의 형상, 예를 들어, 실린더형, 정사각형, 다각형, 등이다.
다양한 실시예들에서, RF 실린더 (610) 는 실린더형이 아니고, 다각형 형상, 예를 들어, 직사각형 형상, 정사각형 형상, 등을 갖는다.
상부 전극 연장부 (628) 는 상부 전극 (660) 을 둘러싼다. C-슈라우드 (670) 는 부분들 (670A 및 670B) 을 포함한다. 접지 링 (672) 은 접지 링부 (672A) 및 또 다른 접지 링부 (672B) 를 포함한다. 하단 전극 하우징 (676) 은 하단 전극 하우징부 (676A), 또 다른 하단 전극 하우징부 (676B), 및 여전히 또 다른 하단 전극 하우징부 (676C) 를 포함한다. 하단 전극 하우징부 (676A 및 676B) 각각은 하단 전극 하우징 (676) 의 측벽을 형성한다. 하단 전극 하우징 (676C) 은 하단 전극 하우징 (676) 의 하단 벽을 형성한다. 접지 차폐부 (680) 는 차폐부 (680A) 및 또 다른 차폐부 (680B) 를 포함한다.
척 (658) 의 상단 표면은 상부 전극 (660) 의 하단 표면 (636) 을 마주본다. 플라즈마 챔버 (626) 는 상부 전극 (660) 및 상부 전극 연장부 (628) 로 둘러싸인다. 플라즈마 챔버 (626) 는 또한 C-슈라우드 (670), 및 척 (658) 로 둘러싸인다.
접지 링 (672) 은 C-슈라우드 (670) 아래에 위치된다. 일부 실시예들에서, 접지 링 (672) 은 C-슈라우드 (670) 아래에 C-슈라우드 (670) 에 인접하게 위치된다. 복귀 RF 스트랩 (674) 은 접지 링부 (672A) 에 연결되고 복귀 RF 스트랩 (677) 은 접지 링부 (672B) 에 연결된다. 복귀 RF 스트랩 (674) 은 하단 전극 하우징부 (676A) 에 연결되고 복귀 RF 스트랩 (677) 은 하단 전극 하우징부 (676B) 에 연결된다. 하단 전극 하우징부 (676A) 는 차폐부 (680A) 에 연결되고 하단 전극 하우징부 (676B) 는 차폐부 (680B) 에 연결된다. 차폐부 (680A) 는 하단 전극 하우징부 (676A) 를 통해 RF 터널 (662) 에 연결되고 차폐부 (680B) 는 하단 전극 하우징부 (676C) 를 통해 접지된 RF 터널 (662) 에 연결된다.
일부 실시예들에서, 하단 전극 하우징부 (676) 는 RF 실린더 (610) 를 둘러싸는 실린더이다. RF 실린더 (610) 는 수정된 RF 신호의 통과를 위한 매체이다. 수정된 RF 신호는 플라즈마 챔버 (626) 의 갭 (671) 내에서 플라즈마를 생성하거나 유지하기 위해 RF 로드 (661), RF 스트랩 (668), 및 RF 실린더 (610) 를 통해 척 (658) 의 하부 전극으로 공급된다. 갭 (671) 은 상부 전극 (660) 과 척 (658) 의 하단 전극 사이에 형성된다.
일부 실시예들에서, 상부 전극 (660) 은 접지된다.
다양한 실시예들에서, RF 스트랩 (668) 대신, 다수의 RF 스트랩들이 RF 실린더 (610) 를 RF 로드 (661) 에 연결하기 위해 사용된다.
일 실시예에서, C-슈라우드 (670) 대신, 한정 링들이 플라즈마 챔버 (626) 내의 압력을 더 제어하기 위해 플라즈마 챔버 (626) 로부터 가스들의 방출 (exit) 을 제어하도록 제공된다.
일부 상기 기술될 실시예들에서, 수정된 RF 신호는 하부 전극 (410) (도 4) 으로 제공되고 상부 전극 (412) (도 4) 은 접지된다는 것을 주의해야 한다. 다양한 실시예들에서, 수정된 RF 신호는 상부 전극 (412) 으로 제공되고 하부 전극 (410) 은 접지된다.
일 실시예에서, 일 프로세서에 의해 수행되는 것으로 본 명세서에 기술된 기능들은 복수의 프로세서들에 의해 수행, 예를 들어, 복수의 프로세서들 사이에 분산된다.
일 실시예에서, 일 제어기에 의해 수행되는 것으로 본 명세서에 기술된 기능들은 복수의 제어기들에 의해 수행, 예를 들어, 복수의 제어기들 사이에 분배된다.
일부 실시예들에서, 복수의 제어기들에 의해 수행되는 것으로 본 명세서에 기술된 기능들은 일 제어기에 의해 수행된다.
본 명세서에 기술된 실시예들은 휴대형 하드웨어 유닛들, 마이크로프로세서 시스템들, 마이크로프로세서-기반 또는 프로그램가능한 가전제품들, 미니컴퓨터, 메인프레임 컴퓨터 등을 포함하는 다양한 컴퓨터 시스템 구성들로 실시될 수도 있다. 본 명세서에 기술된 실시예들은 또한 분산 컴퓨팅 환경들에서 실시될 수 있고, 여기서, 태스크들은 컴퓨터 네트워크를 통해 링크된 하드웨어 유닛들을 원격 프로세싱함으로써 수행된다.
일부 실시예들에서, 제어기는 상술한 예들의 일부일 수도 있는 시스템의 일부일 수 있다. 시스템은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 시스템은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 자신의 동작을 제어하기 위한 전자장치에 통합된다. 전자장치들은 시스템의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭된다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세스 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, RF 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 이 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스 중 임의의 프로세스를 제어하도록 프로그램된다.
일반적으로 말하면, 다양한 실시예들에서, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정된다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 DSP들, ASIC로서 규정되는 칩들, PLD들, 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함한다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 전달되는 인스트럭션들이다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화 실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부이다.
제어기는, 일부 실시예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부이다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있다. 제어기는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블한다.
일부 실시예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함하는 컴퓨터 네트워크를 통해서 프로세스 레시피들을 시스템에 제공한다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함한다. 일부 예들에서, 제어기는 웨이퍼를 프로세싱하기 위한 설정사항들의 형태의 인스트럭션들을 수신한다. 이 설정사항들은 제어기가 제어하거나 인터페이싱하는 툴의 타입 및 웨이퍼 상에서 수행될 프로세스의 타입에 특정적이라는 것이 이해되어야 한다. 따라서, 상기 기술된 바와 같이, 제어기는 본 명세서에 기술된 프로세스들을 이행하는 것과 같은 공통 목적을 위해 서로 네트워킹되어서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 내의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들을 포함한다.
비한정적으로, 다양한 실시예들에서, 시스템은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버, 스핀-린스 챔버, 금속 도금 챔버, 세정 챔버, 베벨 에지 에칭 챔버, PVD (physical vapor deposition) 챔버, CVD (chemical vapor deposition) 챔버, ALD (atomic layer deposition) 챔버, ALE (atomic layer etch) 챔버, 이온 주입 챔버, 트랙 (track) 챔버, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관되는 임의의 다른 반도체 프로세싱 챔버 포함한다.
상기 기술된 동작들이 병렬 플레이트 플라즈마 챔버, 예를 들어, 용량 결합된 플라즈마 챔버, 등을 참조하여 기술되었지만, 일부 실시예들에서, 상기 기술된 동작들을 다른 타입들의 플라즈마 챔버들, 예를 들어, ICP (inductively coupled plasma) 반응기, TCP (transformer coupled plasma) 반응기를 포함하는 플라즈마 챔버, 도전체 툴들, 유전체 툴들, ECR (electron cyclotron resonance) 반응기를 포함하는 플라즈마 챔버, 등에 적용된다는 것을 또한 주의해야 한다. 예를 들어, x ㎒ RF 생성기, y ㎒ RF 생성기, 및 z ㎒ RF 생성기는 임피던스 매칭 네트워크를 통해 ICP 플라즈마 챔버 내의 인덕터에 커플링된다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 동작에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신한다.
상기 실시예들을 유념하여, 일부 실시예들이 컴퓨터 시스템들 내에 저장된 데이터를 수반하는 다양한 컴퓨터 구현된 동작들을 채용한다는 것이 이해될 것이다. 이들 컴퓨터 구현된 동작들은 물리량들을 조작하는 동작들이다.
또한 일부 실시예들은 이들 동작들을 수행하기 위한 하드웨어 유닛 또는 장치와 관련된다. 장치는 특히 특수 목적 컴퓨터로 구성된다. 특수 목적 컴퓨터로 규정될 때, 컴퓨터는 여전히 특수 목적을 위해 동작할 수 있는 동안, 특수 목적의 일부가 아닌 다른 프로세싱, 프로그램 실행, 또는 루틴들을 수행한다.
일부 실시예들에서, 본 명세서에 기술된 동작들은 선택적으로 활성화된 컴퓨터에 의해 수행되거나, 컴퓨터 메모리에 저장된 하나 이상의 컴퓨터 프로그램들에 의해 구성되거나, 컴퓨터 네트워크를 통해 획득된다. 데이터가 컴퓨터 네트워크를 통해 획득될 때, 데이터는 컴퓨터 네트워크 상의 다른 컴퓨터들, 예를 들어, 컴퓨팅 리소스들의 클라우드에 의해 프로세싱될 수도 있다.
본 명세서에 기술된 하나 이상의 실시예들은 비일시적인 컴퓨터-판독가능 매체 상의 컴퓨터 판독가능 코드로서 제작될 수 있다. 비일시적인 컴퓨터-판독가능 매체는 이후에 컴퓨터 시스템에 의해 판독되는 데이터를 저장하는 임의의 데이터 저장 하드웨어 유닛, 예를 들어, 메모리 디바이스, 등이다. 비일시적인 컴퓨터-판독가능 매체의 예들은 하드 드라이브, NAS (network attached storage), RAM (read-only memory), ROM (random-access memory), CD-ROMs (compact disc-ROMs), CD-Rs (CD-recordables), CD-RWs (CD-rewritables), 자기 테이프들, 및 다른 광학 및 비광학 데이터 저장 하드웨어 유닛들을 포함한다. 일부 실시예들에서, 비일시적인 컴퓨터-판독가능 매체는 컴퓨터 판독가능 코드가 분산된 방식으로 저장되고 실행되도록 네트워크 커플링된 컴퓨터 시스템을 통해 분산된 컴퓨터-판독가능 유형의 매체를 포함한다.
상기 기술된 일부 방법 동작들이 특정한 순서로 제시되었지만, 다양한 실시예들에서, 다른 하우스키핑 동작들이 방법 동작들 사이에 수행되거나, 동작들이 약간 상이한 시간에 발생하도록 방법 동작들이 조정되거나, 다양한 인터벌들로 방법 동작들이 발생하게 하는 시스템 내에 분산되거나, 상기 기술된 순서와 상이한 순서로 수행된다는 것이 이해되어야 한다.
일 실시예에서, 상기 기술된 임의의 실시예로부터의 하나 이상의 특징들은 본 개시에 기술된 다양한 실시예들에 기술된 범위로부터 벗어나지 않고 임의의 다른 실시예의 하나 이상의 특징들과 조합된다는 것을 또한 주의해야 한다.
전술한 실시예들이 이해의 명확성을 목적으로 다소 상세하게 기술되었지만, 첨부된 청구항들의 범위 내에서 특정한 변화들 및 수정들이 실시될 수 있다는 것이 명백할 것이다. 따라서, 본 실시예들은 예시적이고 비제한적인 것으로 간주되고, 실시예들은 본 명세서에 주어진 상세들로 제한되지 않지만, 첨부된 청구항들의 범위 및 등가물들 내에서 수정될 수도 있다.

Claims (29)

  1. 명령 제어기; 및
    상기 명령 제어기에 커플링된 마스터 제어기를 포함하고,
    상기 명령 제어기는 상기 마스터 제어기로 제 1 레시피 세트 및 제 2 레시피 세트를 전송하도록 구성되고,
    상기 마스터 제어기는 플라즈마 시스템의 제 1 서브시스템 제어기로 상기 제 1 서브시스템 제어기에 의해 실행될 상기 제 1 레시피 세트를 전송하도록 구성되고, 상기 제 1 레시피 세트는 클록 신호의 제 1 클록 사이클 동안 상기 마스터 제어기로부터 상기 제 1 서브시스템 제어기로 전송되고,
    상기 마스터 제어기는 상기 플라즈마 시스템의 제 2 서브시스템 제어기로 상기 제 2 서브시스템 제어기에 의해 실행될 상기 제 2 레시피 세트를 전송하도록 구성되고, 상기 제 2 레시피 세트는 상기 클록 신호의 상기 제 1 클록 사이클 동안 상기 마스터 제어기로부터 상기 제 2 서브 시스템 제어기로 전송되고,
    상기 명령 제어기는 상기 제 1 서브시스템 제어기에 의한 상기 제 1 레시피 세트 및 상기 제 2 서브시스템 제어기에 의한 상기 제 2 레시피 세트의 실행 시간을 나타내는 레시피 이벤트 신호를 생성하도록 구성되고, 상기 실행 시간은 상기 제 1 클록 사이클에 이어지는 제 2 클록 사이클 동안 발생하고, 상기 제 2 클록 사이클은 클록 신호의 클록 사이클이고,
    상기 명령 제어기는 상기 레시피 이벤트 신호를 상기 제 1 서브시스템 제어기 및 상기 제 2 서브시스템 제어기로 전송하도록 구성되는, 시스템.
  2. 제 1 항에 있어서,
    상기 명령 제어기로부터 상기 마스터 제어기로 상기 제 1 레시피 세트를 전송하기 위해, 상기 명령 제어기는 전송 매체를 통해 상기 마스터 제어기로 패킷을 전송하도록 구성되고, 상기 제 1 레시피 세트를 상기 마스터 제어기로부터 상기 제 1 서브시스템 제어기로 전송하기 위해, 상기 마스터 제어기는 전송 매체를 통해 상기 제 1 서브시스템 제어기로 상기 패킷을 전송하도록 구성되는, 시스템.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 명령 제어기는 컴퓨팅 디바이스 내에 위치되고, 상기 컴퓨팅 디바이스는 랩탑 컴퓨터 또는 데스크탑 컴퓨터 또는 태블릿 또는 모바일 폰을 포함하는, 시스템.
  5. 제 1 항에 있어서,
    상기 제 1 레시피 세트는 RF (radio frequency) 생성기에 의해 생성될 RF 신호의 전력, 또는 상기 RF 신호의 주파수, 또는 상기 플라즈마 시스템의 플라즈마 챔버 내의 압력, 또는 상기 플라즈마 챔버 내의 온도, 또는 상기 플라즈마 챔버 내의 전극들 간의 갭, 또는 상기 플라즈마 챔버로의 가스 플로우 양, 또는 상기 플라즈마 시스템의 임피던스 매칭 네트워크의 커패시터의 커패시턴스, 또는 상기 임피던스 매칭 네트워크의 인덕터의 인덕턴스, 또는 이들의 조합을 포함하는, 시스템.
  6. 제 1 항에 있어서,
    상기 제 1 레시피 세트는 상기 제 1 레시피 세트가 상기 제 1 서브시스템 제어기로부터 제 1 서브시스템으로 전송될 때 상기 제 1 서브시스템 제어기에 의해 실행되고, 상기 제 1 서브시스템 제어기는 상기 마스터 제어기에 커플링되는, 시스템.
  7. 제 6 항에 있어서,
    상기 제 1 서브시스템은 RF 생성기, 또는 압력 서브시스템, 또는 온도 서브시스템, 또는 갭 서브시스템, 또는 가스 플로우 서브시스템, 또는 임피던스 매칭 네트워크인, 시스템.
  8. 제 1 항에 있어서,
    상기 플라즈마 시스템은 하나 이상의 RF 생성기들, 임피던스 매칭 네트워크, 및 플라즈마 챔버를 포함하고, 상기 하나 이상의 RF 생성기들은 하나 이상의 대응하는 RF 케이블들을 통해 상기 임피던스 매칭 네트워크에 연결되고, 상기 임피던스 매칭 네트워크는 RF 송신 라인을 통해 상기 플라즈마 챔버에 연결되는, 시스템.
  9. 제 1 항에 있어서,
    상기 실행 시간은 상기 제 1 레시피 세트가 상기 제 1 서브시스템 제어기로부터 제 1 서브시스템으로 전송되는 시간이고, 상기 제 1 서브시스템 제어기는 상기 마스터 제어기로부터 상기 제 1 레시피 세트를 수신하기 위해 상기 마스터 제어기에 연결되는, 시스템.
  10. 제 1 항에 있어서,
    상기 레시피 이벤트 신호는 상기 제 1 레시피 세트의 실행을 트리거하는, 시스템.
  11. 제 1 항에 있어서,
    상기 레시피 이벤트 신호는 제 1 서브시스템을 위한 상기 제 1 서브시스템 제어기에 의해 수신될 때 상기 제 1 레시피 세트의 실행의 즉시 활성화를 나타내는, 시스템.
  12. 제 1 서브시스템 제어기; 및
    제 2 서브시스템 제어기; 및
    상기 제 1 및 제 2 서브시스템 제어기들에 커플링된 마스터 제어기로서, 상기 마스터 제어기는 클록 신호의 제 1 클록 사이클 동안 상기 제 1 서브시스템 제어기로 제 1 레시피 세트를 전송하도록 구성되고, 상기 마스터 제어기는 상기 클록 신호의 상기 제 1 클록 사이클 동안 상기 제 2 서브시스템 제어기로 제 2 레시피 세트를 전송하도록 구성되고, 상기 제 1 레시피 세트는 상기 제 1 서브시스템 제어기에 의해 실행되고, 상기 제 2 레시피 세트는 상기 제 2 서브시스템 제어기에 의해 실행되고, 상기 제 1 서브시스템 제어기는 플라즈마 시스템의 컴포넌트를 제어하도록 구성되는, 상기 마스터 제어기를 포함하고,
    상기 마스터 제어기는 상기 제 1 서브시스템 제어기에 의한 상기 제 1 레시피 세트 및 상기 제 2 서브시스템 제어기에 의한 상기 제 2 레시피 세트의 실행 시간을 나타내는 레시피 이벤트 신호를 생성하도록 구성되고, 상기 레시피 세트의 실행 시간은 상기 레시피 세트가 전송되는 동안 상기 제 1 클록 사이클에 이어지는 제 2 클록 사이클 동안 발생하고, 상기 제 2 클록 사이클은 상기 클록 신호의 사이클이고, 그리고
    상기 마스터 제어기는 상기 레시피 이벤트 신호를 상기 제 1 서브시스템 제어기 및 상기 제 2 서브시스템 제어기로 전송하도록 구성되는, 시스템.
  13. 제 12 항에 있어서,
    상기 제 1 레시피 세트를 상기 제 1 서브시스템 제어기로 전송하기 위해, 상기 마스터 제어기는 케이블을 통해 상기 제 1 서브시스템 제어기로 패킷을 전송하도록 구성되는, 시스템.
  14. 제 12 항에 있어서,
    상기 플라즈마 시스템은 하나 이상의 RF 생성기들, 임피던스 매칭 네트워크, 및 플라즈마 챔버를 포함하고, 상기 하나 이상의 RF 생성기들은 상기 임피던스 매칭 네트워크에 연결되고, 상기 임피던스 매칭 네트워크는 상기 플라즈마 챔버에 연결되는, 시스템.
  15. 삭제
  16. 제 12 항에 있어서,
    상기 제 1 레시피 세트는 상기 컴포넌트로 상기 제 1 레시피 세트를 전송함으로써 상기 제 1 서브시스템 제어기에 의해 실행되는, 시스템.
  17. 제 12 항에 있어서,
    상기 실행 시간은 상기 레시피 이벤트 신호가 상기 제 1 서브시스템 제어기에 의해 상기 마스터 제어기로부터 수신되는 시간이고, 상기 제 1 서브시스템 제어기는 상기 마스터 제어기에 연결되고 상기 컴포넌트를 제어하는, 시스템.
  18. 제 12 항에 있어서,
    상기 실행 시간은 상기 제 1 레시피 세트가 상기 제 1 서브시스템 제어기로부터 상기 컴포넌트로 전송되는 시간인, 시스템.
  19. 제 12 항에 있어서,
    상기 레시피 이벤트 신호는 상기 제 1 레시피 세트의 실행을 트리거하는, 시스템.
  20. 제 12 항에 있어서,
    상기 레시피 이벤트 신호는 서브시스템을 위한 상기 제 1 서브시스템 제어기에 의해 수신될 때 상기 제 1 레시피 세트의 실행의 즉시 활성화를 나타내는, 시스템.
  21. 제 1 프로세서를 갖는 제 1 서브시스템으로서, 상기 제 1 서브시스템은 플라즈마 프로세싱 시스템의 상기 제 1 서브시스템인, 상기 제 1 서브시스템;
    제 2 프로세서를 갖는 제 2 서브시스템;
    상기 제 1 및 제 2 프로세서들에 커플링된 마스터 제어기로서, 상기 마스터 제어기는 클록 신호의 제 1 클록 사이클 동안 상기 제 1 프로세서로 제 1 레시피 세트를 전송하고, 상기 제 2 프로세서로 제 2 레시피 세트를 전송하도록 구성되는, 상기 마스터 제어기를 포함하고,
    상기 마스터 제어기는 상기 제 1 서브시스템의 상기 제 1 프로세서로의 상기 제 1 레시피 세트 및 상기 제 2 서브시스템의 상기 제 2 프로세서로의 상기 제 2 레시피 세트의 실행 시간을 나타내는 레시피 이벤트 신호를 생성하도록 구성되고,
    상기 마스터 제어기는 상기 레시피 이벤트 신호를 상기 제 1 및 제 2 프로세서들로 전송하도록 구성되고, 상기 실행 시간은 상기 제 1 클록 사이클에 이어지는 제 2 클록 사이클 동안 상기 제 1 및 제 2 프로세서들로 전송되는, 시스템.
  22. 제 21 항에 있어서,
    상기 제 1 레시피 세트를 상기 제 1 프로세서로 전송하기 위해, 상기 마스터 제어기는 케이블을 통해 상기 제 1 서브시스템의 상기 제 1 프로세서로 패킷을 전송하도록 구성되는, 시스템.
  23. 삭제
  24. 제 21 항에 있어서,
    상기 제 1 레시피 세트는 상기 제 1 서브시스템의 상기 제 1 프로세서가 신호를 생성하도록 신호를 드라이버로 전송할 때 상기 제 1 프로세서에 의해 실행되는, 시스템.
  25. 제 21 항에 있어서,
    상기 실행 시간은 상기 레시피 이벤트 신호가 상기 제 1 프로세서에 의해 상기 마스터 제어기로부터 수신되는 시간이고, 상기 제 1 프로세서는 상기 마스터 제어기에 연결되고 상기 제 1 서브시스템을 제어하는, 시스템.
  26. 제 21 항에 있어서,
    상기 실행 시간은 상기 플라즈마 프로세싱 시스템의 일부를 구동하도록 상기 제 1 레시피 세트가 상기 제 1 프로세서로부터 드라이버로 전송되는 시간인, 시스템.
  27. 제 21 항에 있어서,
    상기 레시피 이벤트 신호는 상기 제 1 레시피 세트의 실행을 트리거하는, 시스템.
  28. 제 21 항에 있어서,
    상기 제 1 프로세서에 의해 수신될 때 상기 레시피 이벤트 신호는 상기 제 1 레시피 세트의 실행의 즉시 활성화를 나타내는, 시스템.
  29. 삭제
KR1020160067917A 2015-06-05 2016-06-01 레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들 KR102613970B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230178715A KR102699205B1 (ko) 2015-06-05 2023-12-11 레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201562171941P 2015-06-05 2015-06-05
US62/171,941 2015-06-05
US14/974,915 2015-12-18
US14/974,915 US9667303B2 (en) 2015-01-28 2015-12-18 Dual push between a host computer system and an RF generator
US15/148,414 US10191466B2 (en) 2015-01-28 2016-05-06 Systems and methods for synchronizing execution of recipe sets
US15/148,414 2016-05-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230178715A Division KR102699205B1 (ko) 2015-06-05 2023-12-11 레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들

Publications (2)

Publication Number Publication Date
KR20160143539A KR20160143539A (ko) 2016-12-14
KR102613970B1 true KR102613970B1 (ko) 2023-12-13

Family

ID=57575464

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160067917A KR102613970B1 (ko) 2015-06-05 2016-06-01 레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들
KR1020230178715A KR102699205B1 (ko) 2015-06-05 2023-12-11 레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230178715A KR102699205B1 (ko) 2015-06-05 2023-12-11 레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들

Country Status (4)

Country Link
JP (1) JP6807659B2 (ko)
KR (2) KR102613970B1 (ko)
CN (1) CN106249701B (ko)
TW (1) TWI676357B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217654B1 (en) * 2018-02-12 2019-02-26 Varian Semiconductor Equipment Associates, Inc. Embedded features for interlocks using additive manufacturing
US20210391146A1 (en) 2020-06-11 2021-12-16 Applied Materials, Inc. Rf frequency control and ground path return in semiconductor process chambers
KR20230073145A (ko) * 2020-09-29 2023-05-25 램 리써치 코포레이션 Rf 생성기들의 동기화

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140238498A1 (en) * 2011-02-25 2014-08-28 Mks Instruments, Inc. System for and Method of Multiple Channel Fast Pulse Gas Delivery

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570217A (en) * 1982-03-29 1986-02-11 Allen Bruce S Man machine interface
US7292906B2 (en) * 2004-07-14 2007-11-06 Tokyo Electron Limited Formula-based run-to-run control
US7670436B2 (en) * 2004-11-03 2010-03-02 Applied Materials, Inc. Support ring assembly
US7477711B2 (en) * 2005-05-19 2009-01-13 Mks Instruments, Inc. Synchronous undersampling for high-frequency voltage and current measurements
KR20080040070A (ko) * 2006-11-02 2008-05-08 삼성전자주식회사 스퍼터링을 이용한 반도체 제조장치
US7838432B2 (en) * 2007-04-16 2010-11-23 Applied Materials, Inc. Etch process with controlled critical dimension shrink
KR20080105579A (ko) * 2007-05-31 2008-12-04 엘지전자 주식회사 플라즈마 디스플레이 장치
US7831315B2 (en) * 2007-08-21 2010-11-09 Asm Japan K.K. Method for controlling semiconductor-processing apparatus
CN101403913B (zh) * 2007-09-21 2013-07-24 费舍-柔斯芒特系统股份有限公司 实时批执行程序环境中的联机配方同步
EP2081034B1 (en) * 2008-01-16 2014-03-12 ISMECA Semiconductor Holding SA Arrangement and method for handling electronic components
US8781624B2 (en) * 2009-03-24 2014-07-15 Disney Enterprises, Inc. Systems and methods for tracking and balancing robots for imitating motion capture data
US8331865B2 (en) * 2009-11-18 2012-12-11 Motorola Solutions, Inc. High speed minimal interference adaptive tranceiver interface and method thereof
US20110222561A1 (en) * 2010-03-11 2011-09-15 General Electric Company Systems and methods for providing time synchronization
US10126760B2 (en) * 2011-02-25 2018-11-13 Mks Instruments, Inc. System for and method of fast pulse gas delivery
US8692467B2 (en) * 2011-07-06 2014-04-08 Lam Research Corporation Synchronized and shortened master-slave RF pulsing in a plasma processing chamber
US9390893B2 (en) * 2012-02-22 2016-07-12 Lam Research Corporation Sub-pulsing during a state
GB2499816A (en) * 2012-02-29 2013-09-04 Oxford Instr Nanotechnology Tools Ltd Controlling deposition and etching in a chamber with fine time control of parameters and gas flow
US9312106B2 (en) * 2013-03-13 2016-04-12 Applied Materials, Inc. Digital phase controller for two-phase operation of a plasma reactor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140238498A1 (en) * 2011-02-25 2014-08-28 Mks Instruments, Inc. System for and Method of Multiple Channel Fast Pulse Gas Delivery

Also Published As

Publication number Publication date
TWI676357B (zh) 2019-11-01
TW201731218A (zh) 2017-09-01
CN106249701A (zh) 2016-12-21
KR20160143539A (ko) 2016-12-14
JP2017037831A (ja) 2017-02-16
CN106249701B (zh) 2020-03-17
KR102699205B1 (ko) 2024-08-26
KR20230171417A (ko) 2023-12-20
JP6807659B2 (ja) 2021-01-06

Similar Documents

Publication Publication Date Title
KR102699205B1 (ko) 레시피 세트들의 실행을 동기화하기 위한 시스템들 및 방법들
US10191466B2 (en) Systems and methods for synchronizing execution of recipe sets
US20240030000A1 (en) Systems and methods for reverse pulsing
US10536183B2 (en) Dual push between a host computer system and an RF generator
US10651013B2 (en) Systems and methods for tuning to reduce reflected power in multiple states
US10325759B2 (en) Multiple control modes
CN105391427B (zh) 状态期间的子脉冲
US10002746B1 (en) Multi regime plasma wafer processing to increase directionality of ions
US20230230805A1 (en) Synchronization of rf pulsing schemes and of sensor data collection
US20240331976A1 (en) Synchronization of rf generators
KR102392734B1 (ko) 프로세스 모듈의 서브시스템들의 액티브 피드백 제어
US20230223236A1 (en) Control of pulsing frequencies and duty cycles of parameters of rf signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant