KR102612844B1 - 제어 자원 세트 제어 채널 요소 대 자원 요소 그룹 매핑을 위한 단말 디바이스, 기지국, 및 방법 - Google Patents

제어 자원 세트 제어 채널 요소 대 자원 요소 그룹 매핑을 위한 단말 디바이스, 기지국, 및 방법 Download PDF

Info

Publication number
KR102612844B1
KR102612844B1 KR1020207020018A KR20207020018A KR102612844B1 KR 102612844 B1 KR102612844 B1 KR 102612844B1 KR 1020207020018 A KR1020207020018 A KR 1020207020018A KR 20207020018 A KR20207020018 A KR 20207020018A KR 102612844 B1 KR102612844 B1 KR 102612844B1
Authority
KR
South Korea
Prior art keywords
coreset
cce
terminal device
rmsi
base station
Prior art date
Application number
KR1020207020018A
Other languages
English (en)
Other versions
KR20200093058A (ko
Inventor
지펑 린
아스뵈른 그뢰블렌
Original Assignee
텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) filed Critical 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Publication of KR20200093058A publication Critical patent/KR20200093058A/ko
Application granted granted Critical
Publication of KR102612844B1 publication Critical patent/KR102612844B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/20—Control channels or signalling for resource management
    • H04W72/23—Control channels or signalling for resource management in the downlink direction of a wireless link, i.e. towards a terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0091—Signaling for the administration of the divided path
    • H04L5/0094—Indication of how sub-channels of the path are allocated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/20—Control channels or signalling for resource management

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

제어 자원 세트(CORESET) 제어 채널 요소(CCE) 대 자원 요소 그룹(REG) 매핑을 위한 단말 디바이스, 기지국(BS) 및 방법이 개시된다. 실시예에 따르면, 단말 디바이스는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 물리적 다운링크 제어 채널(PDCCH) 후보들의 세트를 결정한다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 고정된다. 다른 실시예에 따르면, 단말 디바이스는 동기화 신호(SS)/물리적 방송 채널(PBCH) 블록을 검출함으로써 정보를 획득한다. 단말 디바이스는 SS/PBCH 블록의 검출 동안 획득된 정보에 기초하여 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터를 결정한다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터와 획득된 정보 사이의 대응은 단말 디바이스와 BS 사이에서 미리 정의된다. 단말 디바이스는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정한다.

Description

제어 자원 세트 제어 채널 요소 대 자원 요소 그룹 매핑을 위한 단말 디바이스, 기지국, 및 방법
본 개시내용의 실시예들은 일반적으로 무선 통신에 관한 것이고, 더 구체적으로는, 제어 자원 세트(control resource set)(CORESET) 제어 채널 요소(control channel element)(CCE) 대 자원 요소 그룹(resource element group)(REG) 매핑을 위한 단말 디바이스, 기지국(BS) 및 방법에 관한 것이다.
본 섹션은 본 개시내용의 더 나은 이해를 용이하게 할 수 있는 양태들을 소개한다. 따라서, 본 섹션의 진술들은 이러한 관점에서 읽혀져야 하며, 종래 기술에 있거나 종래 기술에 없는 것에 대한 승인으로 이해되어서는 안된다.
네트워크에 접속하기 위해, 디바이스는 네트워크 동기를 취득하고, 마스터 정보 블록(master information block)(MIB) 내의 SI(system information)를 포함하는 필수 시스템 정보(SI) 및 잔여 최소 시스템 정보(remaining minimum system information)(RMSI)를 획득해야 한다. 동기화 신호들은 네트워크에 대한 디바이스의 주파수를 조절하고 네트워크로부터 수신되는 신호의 적절한 타이밍을 찾기 위해 사용된다. 뉴 라디오(new radio)(NR) 시스템에서, 동기화 및 액세스 절차는 아래에 설명된 몇 가지 신호를 수반할 수 있다.
1차 동기화 신호(primary synchronization signal)(PSS)는 최대 수십 ppm까지의 높은 초기 주파수 에러의 존재 시에 네트워크 검출을 허용한다. 2차 동기화 신호(secondary synchronization signal)(SSS)는 더 정확한 주파수 조절들 및 채널 추정을 허용하는 동시에, 기본적인 네트워크 정보, 예를 들어 셀 아이덴티티(ID)를 제공한다. 물리적 방송 채널(physical broadcast channel)(PBCH)은 RMSI 내의 잔여 최소 시스템 정보를 페치하기 위한 랜덤 액세스 및 구성들을 위한 최소 시스템 정보의 서브세트를 제공한다. 그것은 또한 예를 들어 셀로부터 전송된 빔들 사이의 타이밍을 분리하기 위해, 셀 내에서의 타이밍 정보를 제공한다. PBCH에 맞는 정보의 양은 크기를 작게 유지하기 위해 고도로 제한된다. 또한, 복조 기준 신호(demodulation reference signal)(DMRS)는 올바른 수신을 위해 PBCH 자원들과 인터리브된다.
동기화 신호 및 PBCH 블록(SS/PBCH 블록, 또는 더 짧은 포맷으로는 SSB)은 상기 신호들(PSS, SSS 및 PBCH DMRS) 및 PBCH를 포함한다. SSB는 주파수 범위에 따라 15㎑, 30㎑, 120㎑ 또는 240㎑ 서브캐리어 간격(subcarrier spacing)(SCS)을 가질 수 있다. PBCH 페이로드의 내용은 아래의 표 1에 보여진 것과 같다.
PBCH 페이로드
정보 비트 수
RMSI 구성 8
(RMSI, 초기 액세스를 위한 메시지 2/4, 및 방송된 OSI의) 서브캐리어 간격 1
SFN 10
SS 블록 시간 인덱스 3
하프 프레임 표시 1
"CellBarred" 플래그 2
예약된 RAN2 1
제1 PDSCH DMRS 위치 1
PRB 그리드 오프셋 4
예약된 비트들(일부 경우들에서, PRB 그리드 오프셋에 대한 추가 비트로서 또한 사용될 수 있음) 1
CRC 24
CRC를 포함한 총계 56
RMSI는 NR에서 물리적 다운링크 제어 채널(physical downlink control channel)(PDCCH)에 의해 스케줄링된 물리적 다운링크 공유 채널(PDSCH)에서 운반되고, 최소 시스템 정보의 잔여 서브세트, 예를 들어 실제 전송되는 SS/PBCH 블록들의 비트맵을 포함한다. RMSI는 15㎑, 30㎑, 60㎑ 또는 120㎑ SCS를 가질 수 있다. 하나의 SS/PBCH 블록을 검출한 후, UE는 대응하는 RMSI를 디코딩하여, PBCH 내의 RMSI 제어-자원 세트(CORESET) 구성들에 기초하여 잔여 시스템 정보를 얻으려고 시도할 것이다.
RMSI CORESET은 주파수 영역의 다수()의 자원 블록, 및 시간 영역의 다수(
Figure 112020071737797-pct00002
)의 직교 주파수 분할 멀티플렉싱(OFDM) 심볼로 이루어진다. 3GPP(3rd generation partnership project) 기술 사양(TS) 38.213 V15.0.0에 기초하면,
Figure 112020071737797-pct00003
는 24, 48 또는 96일 수 있으며,
Figure 112020071737797-pct00004
는 1, 2, 3 OFDM 심볼일 수 있다. CORESET 내에는 다수의 제어 채널 요소(CCE) 및 자원 요소 그룹(REG)이 정의된다.
CCE는 6개의 REG로 이루어지고, 하나의 OFDM 심볼 동안 REG는 하나의 자원 블록과 동일하다. CORESET 내의 REG들은, CORESET 내의 가장 낮은 번호의 자원 블록 및 제1 OFDM 심볼을 위한 0부터 시작하여, 시간 우선 방식으로 오름차순으로 번호가 매겨진다. CCE 대 REG 매핑은 TS 38.211 V15.0.0의 섹션 7.3.2.2에 설명된 인터리브 방식 또는 비-인터리브 방식일 수 있다.
본 개요는 이하의 상세한 설명에서 추가로 설명되는 개념들 중 선택된 것을 단순화된 형태로 소개하기 위해 제공된다. 본 개요는 청구된 주제의 주요 특징들 또는 필수 특징들을 식별하기 위한 것이 아니며, 청구된 주제의 범위를 제한하기 위해 사용되도록 의도되는 것도 아니다.
본 개시내용의 목적들 중 하나는 CORESET CCE 대 REG 매핑을 위한 해법을 제공하는 것이다.
본 개시내용의 제1 양태에 따르면, 단말 디바이스에서 구현되는 방법이 제공된다. 방법은 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터들에 기초하여, PDCCH 후보들의 세트를 결정하는 단계를 포함한다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터가 고정된다.
본 개시내용의 실시예에서, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터의 수는 하나보다 많고, 하나보다 많은 CORESET CCE 대 REG 매핑 관련 파라미터는 인터리브되도록 고정되는 CCE 대 REG 매핑 유형, 및 적어도 하나의 인터리브 관련 파라미터를 포함한다. 본 개시내용의 실시예에서, 적어도 하나의 인터리브 파라미터는 2, 3 또는 6인 인터리버 크기를 나타내며, 결정하는 단계는 나타난 인터리버 크기를 갖는 고정된 인터리버를 사용하여 수행된다.
본 개시내용의 실시예에서, CORESET CCE들은 RMSI CORESET CCE들이다.
본 개시내용의 실시예에서, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 단말 디바이스와 기지국(BS) 사이에서 미리 정의된다.
본 개시내용의 실시예에서, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터의 수는 하나이고, 하나의 CORESET CCE 대 REG 매핑 관련 파라미터는 비-인터리브되도록 고정되는 CCE 대 REG 매핑 유형이다.
이러한 방식으로, 단말 디바이스는 PBCH 내에 예약된 특정 비트들을 사용하지 않고서 CCE 대 REG 매핑 패턴을 알 수 있다. 추가로, 시그널링의 오버헤드가 감소될 수 있다.
본 개시내용의 제2 양태에 따르면, 단말 디바이스에서 구현되는 방법이 제공된다. 방법은 동기화 신호(SS)/물리적 방송 채널(PBCH) 블록을 검출함으로써 정보를 획득하는 단계를 포함한다. 방법은 SS/PBCH 블록의 검출 동안 획득된 정보에 기초하여, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터를 결정하는 단계를 더 포함한다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터와 획득된 정보 사이의 대응은 단말 디바이스와 BS 사이에서 미리 정의된다. 방법은 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정하는 단계를 더 포함한다.
본 개시내용의 실시예에서, 획득된 정보는 SS/PBCH 블록 내의 하나 이상의 미사용 비트를 포함한다.
본 개시내용의 실시예에서, SS/PBCH 블록 내의 하나 이상의 미사용 비트의 수는 하나이고, 하나의 미사용 비트는 비-인터리브로서 설정될 CCE 대 REG 매핑 유형을 나타낸다. 대안적으로, SS/PBCH 블록 내의 하나 이상의 미사용 비트의 수는 하나이고, 하나의 미사용 비트는 인터리브로서 설정될 CCE 대 REG 매핑 유형을 나타내고, 적어도 하나의 인터리브 관련 파라미터는 단말 디바이스와 BS 사이에서 고정되고 미리 정의된다. 대안적으로, SS/PBCH 블록 내의 하나 이상의 미사용 비트의 수는 하나보다 많고, 하나보다 많은 미사용 비트는 인터리브로서 설정될 CCE 대 REG 매핑 유형, 및 적어도 하나의 인터리브 관련 파라미터를 나타낸다.
본 개시내용의 실시예에서, SS/PBCH 블록 내의 하나보다 많은 미사용 비트는 인터리브로서 설정될 CCE 대 REG 매핑 유형을 나타내는 제1 비트, 및 적어도 하나의 인터리브 관련 파라미터를 나타내는 적어도 하나의 제2 비트를 포함한다.
본 개시내용의 실시예에서, 획득된 정보는 동기화 신호 블록(SSB) SCS, RMSI에 대한 PDCCH의 SCS, SS/PBCH 블록 내의 RMSI 구성의 첫번째 4 비트, SS/PBCH 블록 내의 RMSI 구성의 두번째 4 비트, SS/PBCH 블록 내의 RMSI 구성의 예약된 비트(들); 및 SSB/RMSI 멀티플렉싱 유형 중 적어도 하나를 포함한다.
이러한 방식으로, 단말 디바이스에 대해 PDCCH의 모니터링이 용이해질 수 있다. 추가로, 인터리브 파라미터들 중 적어도 일부는 구성가능하거나, CCE 대 REG 매핑에 대한 상이한 경우들에서 상이할 수 있다.
본 개시내용의 제3 양태에 따르면, BS에서 구현되는 방법이 제공된다. 방법은 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성하는 단계를 포함한다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 고정된다.
본 개시내용의 실시예에서, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터의 수는 하나보다 많고, 하나보다 많은 CORESET CCE 대 REG 매핑 관련 파라미터는 인터리브되도록 고정되는 CCE 대 REG 매핑 유형, 및 적어도 하나의 인터리브 관련 파라미터를 포함한다.
본 개시내용의 실시예에서, 적어도 하나의 인터리브 파라미터는 2, 3 또는 6인 인터리버 크기를 나타내며, 구성하는 단계는 나타난 인터리버 크기를 갖는 고정된 인터리버를 사용하여 수행된다.
본 개시내용의 실시예에서, CORESET CCE들은 RMSI CORESET CCE들이다.
본 개시내용의 실시예에서, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 BS와 단말 디바이스 사이에서 미리 정의된다.
본 개시내용의 실시예에서, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터의 수는 하나이고, 하나의 CORESET CCE 대 REG 매핑 관련 파라미터는 비-인터리브되도록 고정되는 CCE 대 REG 매핑 유형이다.
이러한 방식으로, 기지국이 PBCH 내의 예약된 특정 비트를 사용할 필요가 없다. 추가로, 시그널링의 오버헤드가 감소될 수 있다.
본 개시내용의 제4 양태에 따르면, BS에서 구현되는 방법이 제공된다. 방법은 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성하는 단계를 포함한다. 방법은 SS/PBCH 블록을 전송하는 단계를 더 포함한다. SS/PBCH 블록의 전송 동안 사용되는 정보와 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터 사이의 대응은 BS와 단말 디바이스 사이에 미리 정의된다.
본 개시내용의 실시예에서, 정보는 SS/PBCH 블록 내의 하나 이상의 미사용 비트를 포함한다.
본 개시내용의 실시예에서, SS/PBCH 블록 내의 하나 이상의 미사용 비트의 수는 하나이고, SS/PBCH 블록 내의 하나의 미사용 비트는 비-인터리브로서 설정될 CCE 대 REG 매핑 유형을 나타낸다. 대안적으로, SS/PBCH 블록 내의 하나 이상의 미사용 비트의 수는 하나이고, SS/PBCH 블록 내의 하나의 미사용 비트는 인터리브로서 설정될 CCE 대 REG 매핑 유형을 나타내고, 적어도 하나의 인터리브 관련 파라미터는 BS와 단말 디바이스 사이에서 고정되고 미리 정의된다. 대안적으로, SS/PBCH 블록 내의 하나 이상의 미사용 비트의 수는 하나보다 많고, 하나보다 많은 미사용 비트는 인터리브로서 설정될 CCE 대 REG 매핑 유형, 및 적어도 하나의 인터리브 관련 파라미터를 나타낸다.
본 개시내용의 실시예에서, SS/PBCH 블록 내의 하나보다 많은 미사용 비트는 인터리브로서 설정될 CCE 대 REG 매핑 유형을 나타내는 제1 비트, 및 적어도 하나의 인터리브 관련 파라미터를 나타내는 적어도 하나의 제2 비트를 포함한다.
본 개시내용의 실시예에서, 정보는 SSB SCS; RMSI에 대한 PDCCH의 SCS; SS/PBCH 블록 내의 RMSI 구성의 첫번째 4 비트; SS/PBCH 블록 내의 RMSI 구성의 두번째 4 비트; SS/PBCH 블록 내의 RMSI 구성의 예약된 비트(들); 및 SSB/RMSI 멀티플렉싱 유형 중 적어도 하나를 포함한다.
이러한 방식으로, 기지국은 단말 디바이스에 대한 PDCCH의 모니터링을 용이하게 할 수 있다. 추가로, 인터리브 파라미터들 중 적어도 일부는 구성가능하거나, CCE 대 REG 매핑에 대한 상이한 경우들에서 상이할 수 있다.
본 개시내용의 제5 양태에 따르면, 단말 디바이스에서 구현되는 장치가 제공된다. 장치는 하나 이상의 프로세서, 및 컴퓨터 프로그램 코드들을 포함하는 하나 이상의 메모리를 포함한다. 하나 이상의 메모리 및 컴퓨터 프로그램 코드들은 하나 이상의 프로세서와 함께, 장치로 하여금 적어도, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정하게 하도록 구성된다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 고정된다.
본 개시내용의 실시예에서, 하나 이상의 메모리 및 컴퓨터 프로그램 코드들은 하나 이상의 프로세서와 함께, 장치로 하여금 상기 제1 양태에 따른 방법을 수행하게 하도록 구성된다.
본 개시내용의 제6 양태에 따르면, 단말 디바이스에서 구현되는 장치가 제공된다. 장치는 하나 이상의 프로세서, 및 컴퓨터 프로그램 코드들을 포함하는 하나 이상의 메모리를 포함한다. 하나 이상의 메모리 및 컴퓨터 프로그램 코드들은 하나 이상의 프로세서와 함께, 장치로 하여금 적어도, SS/PBCH 블록을 검출함으로써 정보를 획득하게 하도록 구성된다. 장치는 추가로, SS/PBCH 블록의 검출 동안 획득된 정보에 기초하여, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터를 결정하게 된다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터와 획득된 정보 사이의 대응은 단말 디바이스와 BS 사이에서 미리 정의된다. 장치는 추가로, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정하게 된다.
본 개시내용의 실시예에서, 하나 이상의 메모리 및 컴퓨터 프로그램 코드들은 하나 이상의 프로세서와 함께, 장치로 하여금 상기 제2 양태에 따른 방법을 수행하게 하도록 구성된다.
본 개시내용의 제7 양태에 따르면, BS에서 구현되는 장치가 제공된다. 장치는 하나 이상의 프로세서, 및 컴퓨터 프로그램 코드들을 포함하는 하나 이상의 메모리를 포함한다. 하나 이상의 메모리 및 컴퓨터 프로그램 코드들은 하나 이상의 프로세서와 함께, 장치로 하여금 적어도, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여, CORESET 내의 CCE들을 구성하게 하도록 구성된다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 고정된다.
본 개시내용의 실시예에서, 하나 이상의 메모리 및 컴퓨터 프로그램 코드들은 하나 이상의 프로세서와 함께, 장치로 하여금 상기 제3 양태에 따른 방법을 수행하게 하도록 구성된다.
본 개시내용의 제8 양태에 따르면, BS에서 구현되는 장치가 제공된다. 장치는 하나 이상의 프로세서, 및 컴퓨터 프로그램 코드들을 포함하는 하나 이상의 메모리를 포함한다. 하나 이상의 메모리 및 컴퓨터 프로그램 코드들은 하나 이상의 프로세서와 함께, 장치로 하여금 적어도, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성하게 하도록 구성된다. 장치는 추가로 SS/PBCH 블록을 전송하게 된다. SS/PBCH 블록의 전송 동안 사용되는 정보와 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터 사이의 대응은 BS와 단말 디바이스 사이에 미리 정의된다.
본 개시내용의 실시예에서, 하나 이상의 메모리 및 컴퓨터 프로그램 코드들은 하나 이상의 프로세서와 함께, 장치로 하여금 상기 제4 양태에 따른 방법을 수행하게 하도록 구성된다.
본 개시내용의 제9 양태에 따르면, 컴퓨터 프로그램 제품이 제공된다. 컴퓨터 프로그램 제품은 적어도 하나의 프로세서에 의해 실행될 때, 적어도 하나의 프로세서로 하여금, 상기 제1 양태 내지 제4 양태 중 어느 하나에 따른 방법을 수행하게 하는 명령어들을 포함한다.
본 개시내용의 제10 양태에 따르면, 컴퓨터와 함께 사용하기 위한 컴퓨터 프로그램 코드들이 구현된 컴퓨터 판독가능한 매체가 제공되며, 컴퓨터 프로그램 코드들은 상기 제1 양태 내지 제4 양태 중 어느 하나에 따른 방법을 수행하기 위한 코드들을 포함한다.
본 개시내용의 제11 양태에 따르면, 단말 디바이스에서 구현되는 장치가 제공된다. 장치는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여, PDCCH 후보들의 세트를 결정하기 위한 결정 모듈을 포함한다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 고정된다.
본 개시내용의 제12 양태에 따르면, 단말 디바이스에서 구현되는 장치가 제공된다. 장치는 SS/PBCH 블록을 검출함으로써 정보를 획득하기 위한 획득 모듈을 포함한다. 장치는 SS/PBCH 블록의 검출 동안 획득된 정보에 기초하여, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터를 결정하기 위한 제1 결정 모듈을 더 포함한다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터와 획득된 정보 사이의 대응은 단말 디바이스와 BS 사이에서 미리 정의된다. 장치는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정하기 위한 제2 결정 모듈을 더 포함한다.
본 개시내용의 제13 양태에 따르면, BS에서 구현되는 장치가 제공된다. 장치는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성하기 위한 구성 모듈을 포함한다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 고정된다.
본 개시내용의 제14 양태에 따르면, BS에서 구현되는 장치가 제공된다. 장치는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성하기 위한 구성 모듈을 포함한다. 장치는 SS/PBCH 블록을 전송하기 위한 전송 모듈을 더 포함한다. SS/PBCH 블록의 전송 동안 사용되는 정보와 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터 사이의 대응은 BS와 단말 디바이스 사이에서 미리 정의된다.
본 개시내용의 제15 양태에 따르면, 호스트 컴퓨터, 기지국 및 단말 디바이스를 포함하는 통신 시스템에서 구현되는 방법이 제공된다. 방법은 호스트 컴퓨터에서 사용자 데이터를 제공하는 단계를 포함한다. 방법은 호스트 컴퓨터에서, 기지국을 포함하는 셀룰러 네트워크를 통해 사용자 데이터를 단말 디바이스로 운반하는 전송을 개시하는 단계를 더 포함한다. 단말 디바이스는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정한다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 고정된다.
본 개시내용의 실시예에서, 방법은 단말 디바이스에서, 기지국으로부터 사용자 데이터를 수신하는 단계를 더 포함한다.
본 개시내용의 제16 양태에 따르면, 호스트 컴퓨터를 포함하는 통신 시스템이 제공된다. 호스트 컴퓨터는 사용자 데이터를 제공하도록 구성된 처리 회로, 및 단말 디바이스에의 전송을 위해 사용자 데이터를 셀룰러 네트워크에 전달하도록 구성된 통신 인터페이스를 포함한다. 단말 디바이스는 무선 인터페이스 및 처리 회로를 포함한다. 단말 디바이스의 처리 회로는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정하도록 구성된다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 고정된다.
본 개시내용의 실시예에서, 통신 시스템은 단말 디바이스를 더 포함한다.
본 개시내용의 실시예에서, 셀룰러 네트워크는 단말 디바이스와 통신하도록 구성되는 기지국을 더 포함한다.
본 개시내용의 일 실시예에서, 호스트 컴퓨터의 처리 회로는 호스트 애플리케이션을 실행하여 사용자 데이터를 제공하도록 구성된다. 단말 디바이스의 처리 회로는 호스트 애플리케이션에 연관된 클라이언트 애플리케이션을 실행하도록 구성된다.
본 개시내용의 제17 양태에 따르면, 호스트 컴퓨터, 기지국 및 단말 디바이스를 포함하는 통신 시스템에서 구현되는 방법이 제공된다. 방법은 호스트 컴퓨터에서, 사용자 데이터를 제공하는 단계를 포함한다. 방법은 호스트 컴퓨터에서, 기지국을 포함하는 셀룰러 네트워크를 통해 사용자 데이터를 단말 디바이스에 운반하는 전송을 개시하는 단계를 더 포함한다. 기지국은 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성한다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 고정된다.
본 개시내용의 실시예에서, 방법은 기지국에서 사용자 데이터를 전송하는 단계를 더 포함한다.
본 개시내용의 실시예에서, 사용자 데이터는 호스트 컴퓨터에서 호스트 애플리케이션을 실행함으로써 제공된다. 방법은 단말 디바이스에서 호스트 애플리케이션에 연관된 클라이언트 애플리케이션을 실행하는 단계를 더 포함한다.
본 개시내용의 제18 양태에 따르면, 호스트 컴퓨터를 포함하는 통신 시스템이 제공된다. 호스트 컴퓨터는 사용자 데이터를 제공하도록 구성된 처리 회로, 및 단말 디바이스에의 전송을 위해 사용자 데이터를 셀룰러 네트워크에 전달하도록 구성되는 통신 인터페이스를 포함한다. 셀룰러 네트워크는 무선 인터페이스 및 처리 회로를 갖는 기지국을 포함한다. 기지국의 처리 회로는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성하도록 구성된다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 고정된다.
본 개시내용의 실시예에서, 통신 시스템은 기지국을 더 포함한다.
본 개시내용의 실시예에서, 통신 시스템은 단말 디바이스를 더 포함한다. 단말 디바이스는 기지국과 통신하도록 구성된다.
본 개시내용의 실시예에서, 호스트 컴퓨터의 처리 회로는 호스트 애플리케이션을 실행하여 사용자 데이터를 제공하도록 구성된다. 단말 디바이스는 호스트 애플리케이션에 연관된 클라이언트 애플리케이션을 실행하도록 구성된 처리 회로를 포함한다.
본 개시내용의 제19 양태에 따르면, 호스트 컴퓨터, 기지국 및 단말 디바이스를 포함하는 통신 시스템에서 구현되는 방법이 제공된다. 방법은 호스트 컴퓨터에서 사용자 데이터를 제공하는 단계를 포함한다. 방법은 호스트 컴퓨터에서, 기지국을 포함하는 셀룰러 네트워크를 통해 사용자 데이터를 단말 디바이스에 운반하는 전송을 개시하는 단계를 더 포함한다. 단말 디바이스는 SS/PBCH 블록을 검출함으로써 정보를 획득한다. 단말 디바이스는 SS/PBCH 블록의 검출 동안 획득된 정보에 기초하여 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터를 결정한다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터와 획득된 정보 사이의 대응은 단말 디바이스와 기지국 사이에서 미리 정의된다. 단말 디바이스는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정한다.
본 개시내용의 실시예에서, 방법은 단말 디바이스에서 기지국으로부터 사용자 데이터를 수신하는 단계를 더 포함한다.
본 개시내용의 제20 양태에 따르면, 호스트 컴퓨터를 포함하는 통신 시스템이 제공된다. 호스트 컴퓨터는 사용자 데이터를 제공하도록 구성된 처리 회로, 및 단말 디바이스에의 전송을 위해 사용자 데이터를 셀룰러 네트워크에 전달하도록 구성된 통신 인터페이스를 포함한다. 단말 디바이스는 무선 인터페이스 및 처리 회로를 포함한다. 단말 디바이스의 처리 회로는 SS/PBCH 블록을 검출함으로써 정보를 획득하도록 구성된다. 단말 디바이스의 처리 회로는 SS/PBCH 블록의 검출 동안 획득된 정보에 기초하여, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터를 결정하도록 더 구성된다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터와 획득된 정보 사이의 대응은 단말 디바이스와 기지국 사이에서 미리 정의된다. 단말 디바이스의 처리 회로는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정하도록 더 구성된다.
본 개시내용의 실시예에서, 통신 시스템은 단말 디바이스를 더 포함한다.
본 개시내용의 실시예에서, 셀룰러 네트워크는 단말 디바이스와 통신하도록 구성된 기지국을 더 포함한다.
본 개시내용의 실시예에서, 호스트 컴퓨터의 처리 회로는 호스트 애플리케이션을 실행하여 사용자 데이터를 제공하도록 구성된다. 단말 디바이스의 처리 회로는 호스트 애플리케이션에 연관된 클라이언트 애플리케이션을 실행하도록 구성된다.
본 개시내용의 제21 양태에 따르면, 호스트 컴퓨터, 기지국 및 단말 디바이스를 포함하는 통신 시스템에서 구현되는 방법이 제공된다. 방법은 호스트 컴퓨터에서 사용자 데이터를 제공하는 단계를 포함한다. 방법은 호스트 컴퓨터에서, 기지국을 포함하는 셀룰러 네트워크를 통해 사용자 데이터를 단말 디바이스에 운반하는 전송을 개시하는 단계를 더 포함한다. 기지국은 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성한다. 기지국은 SS/PBCH 블록을 전송한다. SS/PBCH 블록의 전송 동안 사용되는 정보와 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터 사이의 대응은 기지국과 단말 디바이스 사이에서 미리 정의된다.
본 개시내용의 실시예에서, 방법은 기지국에서 사용자 데이터를 전송하는 단계를 더 포함한다.
본 개시내용의 실시예에서, 사용자 데이터는 호스트 애플리케이션을 실행함으로써 호스트 컴퓨터에서 제공된다. 방법은 단말 디바이스에서 호스트 애플리케이션에 연관된 클라이언트 애플리케이션을 실행하는 단계를 더 포함한다.
본 개시내용의 제22 양태에 따르면, 호스트 컴퓨터를 포함하는 통신 시스템이 제공된다. 호스트 컴퓨터는 사용자 데이터를 제공하도록 구성된 처리 회로, 및 단말 디바이스에의 전송을 위해 사용자 데이터를 셀룰러 네트워크에 전달하도록 구성되는 통신 인터페이스를 포함한다. 셀룰러 네트워크는 무선 인터페이스 및 처리 회로를 갖는 기지국을 포함한다. 기지국의 처리 회로는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성하도록 구성된다. 기지국의 처리 회로는 SS/PBCH 블록을 전송하도록 추가로 구성된다. SS/PBCH 블록의 전송 동안 사용되는 정보와 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터 사이의 대응은 기지국과 단말 디바이스 사이에서 미리 정의된다.
본 개시내용의 실시예에서, 통신 시스템은 기지국을 더 포함한다.
본 개시내용의 실시예에서, 통신 시스템은 단말 디바이스를 더 포함한다. 단말 디바이스는 기지국과 통신하도록 구성된다.
본 개시내용의 실시예에서, 호스트 컴퓨터의 처리 회로는 호스트 애플리케이션을 실행하여 사용자 데이터를 제공하도록 구성된다. 단말 디바이스는 호스트 애플리케이션에 연관된 클라이언트 애플리케이션을 실행하도록 구성된 처리 회로를 포함한다.
본 개시내용의 이들 및 다른 목적, 특징 및 장점은 첨부 도면과 관련하여 읽을 수 있는 예시적인 실시예들에 대한 다음의 상세한 설명으로부터 명백해질 것이다.
도 1은 본 개시내용의 실시예에 따른 단말 디바이스에서 구현되는 방법을 도시하는 흐름도이다.
도 2는 본 개시내용의 다른 실시예에 따른 단말 디바이스에서 구현되는 방법을 도시하는 흐름도이다.
도 3은 본 개시내용의 실시예에 따라 기지국에서 구현되는 방법을 도시하는 흐름도이다.
도 4는 본 개시내용의 다른 실시예에 따라 기지국에서 구현되는 방법을 도시하는 흐름도이다.
도 5는 본 개시내용의 일부 실시예들을 실시하는 데 사용하기에 적합한 장치를 보여주는 블록도이다.
도 6은 본 개시내용의 실시예에 따른 단말 디바이스에서 구현된 장치를 보여주는 블록도이다.
도 7은 본 개시내용의 실시예에 따른 기지국에서 구현된 장치를 보여주는 블록도이다.
도 8은 본 개시내용의 다른 실시예에 따른 단말 디바이스에서 구현된 장치를 보여주는 블록도이다.
도 9는 본 개시내용의 다른 실시예에 따른 기지국에서 구현된 장치를 보여주는 블록도이다.
도 10은 일부 실시예들에 따라 중간 네트워크를 통해 호스트 컴퓨터에 접속되는 통신 네트워크를 보여주는 도면이다.
도 11은 일부 실시예들에 따라 기지국을 통해 사용자 장비와 통신하는 호스트 컴퓨터를 보여주는 도면이다.
도 12는 일부 실시예들에 따라 통신 시스템에서 구현되는 방법을 도시하는 흐름도이다.
도 13은 일부 실시예들에 따라 통신 시스템에서 구현되는 방법들을 도시하는 흐름도이다.
도 14는 일부 실시예들에 따라 통신 시스템에서 구현되는 방법을 도시하는 흐름도이다.
도 15는 일부 실시예들에 따라 통신 시스템에서 구현되는 방법을 도시하는 흐름도이다.
설명을 목적으로, 개시된 실시예들의 철저한 이해를 제공하기 위해 다음의 설명에서 세부사항들이 설명된다. 그러나, 본 기술분야의 통상의 기술자에게는 이러한 특정 세부사항 없이 또는 동등한 구성으로 실시예들이 구현될 수 있다는 것이 분명할 것이다.
PBCH 페이로드는 24비트 순환 중복 체크(cyclic redundancy check)(CRC)를 포함하는 56 비트일 수 있으며, 상당히 비싼 단 하나의 예약된 비트(표 1의 "예약된 비트")만이 존재한다. 그러나, 동적 CCE 대 REG 매핑 방법들은 인터리브된 또는 비-인터리브된 CCE-REG 매핑을 위해 2비트보다 많이 요구할 수 있다. 예를 들어, 인터리브된 CCE-대-REG 매핑이 사용되는 경우, 적어도 2개의 비트("인터리브된" 것으로서 유형을 나타내기 위한 하나의 비트, 및 인터리버 크기와 같은 관련 파라미터(들)를 나타내기 위한 다른 비트)가 필요할 수 있다.
따라서, PBCH 내에 RMSI CORESET에 대한 CCE 대 REG 매핑 관련 파라미터들을 운반하도록 예약된 자유 비트들이 항상 존재하는 것은 아닐 것이다. 따라서, UE가 항상 CCE 대 REG 매핑 방법에 대한 지식들을 가질 수 있도록 하기 위해, 개선된 해법을 제공하는 것이 바람직할 것이다.
본 개시내용은 CORESET CCE 대 REG 매핑을 위한 개선된 해법들을 제안한다. 이러한 해법들은 단말 디바이스 및 기지국을 포함하는 무선 통신 시스템에 적용될 수 있다. 단말 디바이스는 기지국과의 무선 액세스 통신 링크를 통해 통신할 수 있다. 기지국은 그것의 통신 서비스 셀 내에 있는 단말 디바이스들에 무선 액세스 통신 링크들을 제공할 수 있다. 기지국은 예를 들어 NR의 gNB일 수 있다. 통신들은 임의의 적합한 통신 표준들 및 프로토콜들에 따라 단말 디바이스와 기지국 사이에서 수행될 수 있음에 유의해야 한다. 단말 디바이스는 또한 예를 들어 디바이스, 액세스 단말, 사용자 장비(UE), 이동국, 이동 유닛, 가입자국 등으로 지칭될 수 있다. 그것은 무선 통신 네트워크에 액세스하고 그로부터 서비스들을 수신할 수 있는 임의의 최종 디바이스를 지칭할 수 있다. 제한이 아닌 예를 들면, 단말 디바이스는 휴대용 컴퓨터, 디지털 카메라와 같은 이미지 캡처 단말 디바이스, 게임 단말 디바이스, 음악 저장 및 재생 기기, 이동 전화기, 셀룰러 폰, 스마트폰, 태블릿, 웨어러블 디바이스, 개인용 휴대 단말(PDA) 등을 포함할 수 있다.
사물 인터넷(IoT) 시나리오에서, 단말 디바이스는 모니터링 및/또는 측정들을 수행하고 이러한 모니터링 및/또는 측정들의 결과들을 다른 단말 디바이스 및/또는 네트워크 장비에 전송하는 머신 또는 다른 디바이스를 나타낼 수 있다. 이 경우, 단말 디바이스는 3GPP 컨텍스트에서 머신-타입 통신(machine-type communication)(MTC) 디바이스로 지칭될 수 있는 머신-투-머신(machine-to-machine)(M2M) 디바이스일 수 있다. 이러한 머신들 또는 디바이스들의 특정 예들은 센서들, 전력계들과 같은 계량 디바이스들, 산업용 기계들, 자전거들, 차량들, 또는 가정용 또는 개인용 기구, 예를 들어 냉장고, 텔레비전, 시계와 같은 개인용 웨어러블 등을 포함할 수 있다.
이제, 해법들을 설명하기 위해 몇몇 실시예가 설명될 것이다. 제1 실시예로서, CORESET CCE 대 REG 매핑 유형은 하나의 매핑 유형으로 고정되며, 이 고정된 매핑 유형에 대한 하나 이상의, 구체적으로는 모든 요구되는 파라미터가 고정된다. 즉, CORESET CCE 대 REG 매핑 유형은 고정된 매핑 유형으로 설정되며, 이 고정된 매핑 유형에 대한 하나 이상의, 구체적으로는 모든 요구되는 파라미터는 대응하는 고정 값들로 설정된다. CCE 대 REG 매핑 유형은 CCE와 그것의 대응하는 REG들 사이의 매핑 패턴을 지칭할 수 있다. CCE 대 REG 매핑 유형은 "비-인터리브" 또는 "인터리브"로서 설정될 수 있다. 예를 들어, CORESET은 RMSI CORESET일 수 있다. 옵션으로서, CORESET CCE 대 REG 매핑 유형은 비-인터리브되도록 고정될 수 있다. 다른 옵션으로서, CORESET CCE 대 REG 매핑 유형은 인터리브되도록 고정될 수 있고, CORESET-인터리버-크기는 2 또는 3 또는 6으로 하드코딩될 수 있으며, 모든 유형의 CORESET에 대해 구현된 일반 인터리버가 사용될 수 있다. 이러한 방식으로, UE는 항상 PBCH에 예약된 특정 비트들을 사용하지 않고서 CCE 대 REG 매핑 패턴을 알 수 있다.
제2 실시예로서, PBCH 내의 일부 미사용 비트(들)는 CCE 대 REG 매핑 관련 파라미터들을 시그널링하기 위해 일부 시나리오들에 사용될 수 있다. 예를 들어, MIB 내의 1개의 예약된 비트는 일부 시나리오에서 그것이 사용되지 않을 때(예를 들어, SSB의 서브캐리어 간격이 RMSI의 서브캐리어 간격보다 작을 때) CORESET CCE 대 REG 유형을 나타내기 위해 사용될 수 있다. 하나의 예약된 비트에 의해 비-인터리브가 나타나는 경우, CCE-대-REG 매핑에 대한 인터리브는 존재하지 않을 것이다. 하나의 예약된 비트에 의해 인터리브가 나타나는 경우, 제1 실시예에서 설명된 바와 같이 하나의 고정된 CCE 대 REG 인터리브가 사용될 수 있다.
제3 실시예로서, 인터리브 패턴은 RMSI CORESET 구성(표 1에서 "RMSI 구성의 8 비트")과 함께 소정의 방식으로 포함될 수 있다. 예를 들어, 일부 인터리브 패턴들이 정의될 수 있고, TS 38.213 V15.0.0의 섹션 13에서 정의된 표들(13-1 내지 13-8)과 인터리브 패턴들 사이의 일대일 또는 일대일 이상의 매핑이 도입될 수 있다.
이하에서는, 도 1 내지 도 5를 참조하여 해법들이 더 설명될 것이다. 도 1은 본 개시내용의 실시예에 따라 단말 디바이스에서 구현되는 방법을 나타내는 흐름도이다. 블록(102)에서, 단말 디바이스는 고정된 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정한다. 이러한 방식으로, 단말 디바이스는 항상 PBCH 내에 예약된 특정 비트들을 사용하지 않고서 CCE 대 REG 매핑 패턴을 알 수 있다. 단말 디바이스 및 기지국을 포함하는 무선 통신 시스템의 관점에서, 고정된 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 단말 디바이스와 기지국 사이에 미리 정의될 수 있다.
제1 옵션으로서, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터의 수는 하나보다 많을 수 있다. 하나보다 많은 CORESET CCE 대 REG 매핑 관련 파라미터는 인터리브되도록 고정된 CCE 대 REG 매핑 유형 및 적어도 하나의 인터리브 관련 파라미터를 포함할 수 있다. 예를 들어, 적어도 하나의 인터리브 파라미터는 인터리버 크기가 2, 3 또는 6임을 나타낼 수 있고, 블록(102)에서의 결정은 나타난 인터리버 크기를 갖는 고정된 인터리버를 사용하여 수행될 수 있다.
대안적으로, 제2 옵션으로서, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터의 수는 하나일 수 있다. 하나의 CORESET CCE 대 REG 매핑 관련 파라미터는 인터리브되지 않도록 고정된 CCE 대 REG 매핑 유형일 수 있다.
도 2는 본 개시내용의 다른 실시예에 따른 단말 디바이스에서 구현되는 방법을 도시하는 흐름도이다. 블록(202)에서, 단말 디바이스는 SS/PBCH 블록을 검출함으로써 정보를 획득한다. 즉, 획득된 정보는 SS/PBCH 블록의 검출 동안 획득될 수 있는 정보를 지칭할 수 있다. 제1 옵션으로서, 획득된 정보는 SS/PBCH 블록(예를 들어, PBCH 페이로드) 내의 하나 이상의 미사용 비트를 포함할 수 있다. 제2 옵션으로서, 획득된 정보는 다음 중 임의의 하나 이상을 포함할 수 있다: 동기화 신호 블록(SSB) SCS; RMSI에 대한 PDCCH의 SCS; SS/PBCH 블록 내의 RMSI 구성의 첫번째 4 비트; SS/PBCH 블록 내의 RMSI 구성의 두번째 4 비트; SS/PBCH 블록 내의 RMSI 구성의 예약된 비트(들); SSB/RMSI 멀티플렉싱 유형 등.
블록(204)에서, 단말 디바이스는 SS/PBCH 블록의 검출 동안 획득된 정보에 기초하여 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터를 결정한다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터와 획득된 정보 사이의 대응은 단말 디바이스와 기지국 사이에서 미리 정의된다. 따라서, 결정은 미리 정의된 대응에 따라 수행될 수 있다.
상기 제1 옵션에서, 3가지 경우가 있을 수 있다. 제1 경우로서, SS/PBCH 블록 내의 하나 이상의 미사용 비트의 수는 하나일 수 있고, 하나의 미사용 비트는 비-인터리브로서 설정될 CCE 대 REG 매핑 유형을 나타낼 수 있다. 제2 경우로서, SS/PBCH 블록 내의 하나 이상의 미사용 비트의 수는 하나일 수 있고, 하나의 미사용 비트는 인터리브로서 설정될 CCE 대 REG 매핑 유형을 나타낼 수 있다. 이 경우, 단말 디바이스와 기지국 사이에 적어도 하나의 인터리브 관련 파라미터가 고정되고 미리 정의될 수 있다. 제3 경우로서, SS/PBCH 블록 내의 하나 이상의 미사용 비트의 수는 하나보다 많을 수 있다. 하나보다 많은 미사용 비트는 인터리브로서 설정될 CCE 대 REG 매핑 유형 및 적어도 하나의 인터리브 관련 파라미터를 나타낼 수 있다. 예를 들어, SS/PBCH 블록 내의 하나보다 많은 미사용 비트는 인터리브로서 설정될 CCE 대 REG 매핑 유형을 나타내는 제1 비트, 및 적어도 하나의 인터리브 관련 파라미터를 나타내는 적어도 하나의 제2 비트를 포함할 수 있다.
상기 제2 옵션에서, 예를 들어 여기에 인용된 3GPP TS 38.213 V15.0.0의 섹션 13의 제1 단락에 정의된 바와 같이, RMSI 구성의 첫번째 4 비트는 표 13-1 내지 13-8의 엔트리 포인트들에 대응하고, RMSI 구성의 두번째 4 비트는 표 13-9 내지 13-13의 엔트리 포인트들에 대응한다. 예를 들어, 표 13-1 내지 13-8 및 표 13-11 내지 13-13과 관련하여 RMSI에 대한 PDCCH의 SSB SCS 및 SCS가 언급된다. 예를 들어, SSB/RMSI 멀티플렉싱 유형은 표 13-1 내지 13-13과 관련하여 언급된다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터와 상기 정보 중 임의의 하나 이상(예를 들어, SSB SCS, RMSI에 대한 PDCCH의 SCS, RMSI 구성의 첫번째 4 비트, RMSI 구성의 두번째 4 비트, RMSI 구성의 예약된 비트(들) 및 SSB/RMSI 멀티플렉싱 유형) 사이의 대응은 단말 디바이스와 기지국 사이에서 미리 정의될 수 있다. 예시적인 예로서, {SSB SCS, RMSI에 대한 PDCCH의 SCS}의 조합이 상이한 값들(예를 들어, {15, 15} kHz, {15, 30} kHz 등)을 취할 때, 이러한 상이한 값들은 각각 상이한 CCE 대 REG 매핑 패턴들에 대응할 수 있다. 블록(206)에서, 단말 디바이스는 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정한다.
도 3은 본 개시내용의 실시예에 따른 기지국에서 구현되는 방법을 도시하는 흐름도이다. 블록(302)에서, 기지국은 고정된 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성한다. 이러한 방식으로, 기지국이 항상 PBCH 내에 예약된 특정 비트들을 사용할 필요가 없다. 기지국 및 단말 디바이스를 포함하는 무선 통신 시스템의 관점에서, 고정된 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 기지국과 단말 디바이스 사이에 미리 정의될 수 있다.
제1 옵션으로서, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터의 수는 하나보다 많을 수 있다. 하나보다 많은 CORESET CCE 대 REG 매핑 관련 파라미터는 인터리브되도록 고정된 CCE 대 REG 매핑 유형 및 적어도 하나의 인터리브 관련 파라미터를 포함할 수 있다. 예를 들어, 적어도 하나의 인터리브 파라미터는 인터리버 크기가 2, 3 또는 6임을 나타낼 수 있고, 블록(302)에서의 구성은 나타난 인터리버 크기를 갖는 고정된 인터리버를 사용하여 수행될 수 있다.
대안적으로, 제2 옵션으로서, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터의 수는 하나일 수 있다. 하나의 CORESET CCE 대 REG 매핑 관련 파라미터는 비-인터리브되도록 고정된 CCE 대 REG 매핑 유형일 수 있다.
도 4는 본 개시내용의 다른 실시예에 따른 기지국에서 구현되는 방법을 예시하는 흐름도이다. 블록(402)에서, 기지국은 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성한다. 블록(404)에서, 기지국은 SS/PBCH 블록을 전송한다. SS/PBCH 블록의 전송 동안 사용되는 정보와 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터 사이의 대응은 기지국과 단말 디바이스 사이에서 미리 정의된다.
사용되는 정보는 SS/PBCH 블록의 전송 동안 사용되는 정보를 지칭할 수 있다. 제1 옵션으로서, 사용되는 정보는 SS/PBCH 블록(예를 들어, PBCH 페이로드) 내의 하나 이상의 미사용 비트를 포함할 수 있다. 이 옵션에는 세 가지 경우가 있을 수 있다. 제1 경우로서, SS/PBCH 블록 내의 하나 이상의 미사용 비트의 수는 하나일 수 있고, 하나의 미사용 비트는 비-인터리브로서 설정될 CCE 대 REG 매핑 유형을 나타낼 수 있다. 제2 경우로서, SS/PBCH 블록 내의 하나 이상의 미사용 비트의 수는 하나 일 수 있고 하나의 미사용 비트는 인터리브로서 설정될 CCE 대 REG 매핑 유형을 나타낼 수 있다. 이 경우, 기지국과 단말 디바이스 사이에 적어도 하나의 인터리브 관련 파라미터가 고정되고 미리 정의될 수 있다. 제3 경우로서, SS/PBCH 블록 내의 하나 이상의 미사용 비트의 수는 하나보다 많을 수 있다. 하나보다 많은 미사용 비트는 인터리브로서 설정될 CCE 대 REG 매핑 유형 및 적어도 하나의 인터리브 관련 파라미터를 나타낼 수 있다. 예를 들어, SS/PBCH 블록 내의 하나보다 많은 미사용 비트는 인터리브로서 설정될 CCE 대 REG 매핑 유형을 나타내는 제1 비트, 및 적어도 하나의 인터리브 관련 파라미터를 나타내는 적어도 하나의 제2 비트를 포함할 수 있다.
제2 옵션으로서, 사용되는 정보는 다음 중 임의의 하나 이상을 포함할 수 있다: SSB SCS; RMSI에 대한 PDCCH의 SCS; SS/PBCH 블록 내의 RMSI 구성의 첫번째 4 비트; SS/PBCH 블록 내의 RMSI 구성의 두번째 4 비트; SS/PBCH 블록 내의 RMSI 구성의 예약된 비트; SSB/RMSI 멀티플렉싱 유형 등. 블록(204)과 마찬가지로, 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터와 상기 정보 중 임의의 하나 이상의 대응 관계는 기지국과 단말 디바이스 사이에 미리 정의될 수 있다. 관련된 기능에 따라, 도면들에서 연속적으로 도시된 2개의 블록은 실제로는 실질적으로 동시에 실행될 수 있거나, 또는 블록들이 때때로 역순으로 실행될 수 있음에 유의해야 한다.
도 5는 본 개시내용의 일부 실시예들을 실시하는 데 사용하기에 적합한 장치를 도시하는 블록도이다. 예를 들어, 위에서 설명된 단말 디바이스 및 BS 중 임의의 하나의 적어도 일부는 장치(500)를 통해 구현될 수 있다. 도시된 바와 같이, 장치(500)는 프로세서(510), 프로그램을 저장하는 메모리(520), 및 임의적으로 유선 및/또는 무선 통신을 통해 다른 외부 디바이스들과 데이터를 통신하기 위한 통신 인터페이스(530)를 포함할 수 있다.
프로그램은 프로세서(510)에 의해 실행될 때 장치(500)가 위에서 논의된 바와 같은 본 개시내용의 실시예들에 따라 동작할 수 있게 하는 프로그램 명령어들을 포함한다. 즉, 본 개시내용의 실시예들은 프로세서(510)에 의해 실행가능한 컴퓨터 소프트웨어, 또는 하드웨어, 또는 소프트웨어와 하드웨어의 조합에 의해 적어도 부분적으로 구현될 수 있다.
메모리(520)는 로컬 기술 환경에 적합한 임의의 유형일 수 있고, 반도체 기반 메모리 디바이스들, 플래시 메모리들, 자기 메모리 디바이스들 및 시스템들, 광학 메모리 디바이스들 및 시스템들, 고정 메모리들 및 이동식 메모리들과 같은 임의의 적합한 데이터 저장 기술을 사용하여 구현될 수 있다. 프로세서(510)는 로컬 기술 환경에 적합한 임의의 유형일 수 있고, 비-제한적인 예로서, 범용 컴퓨터들, 특수 목적 컴퓨터들, 마이크로프로세서들, 디지털 신호 프로세서들(DSP), 및 멀티코어 프로세서 아키텍처들에 기초한 프로세서들 중 하나 이상을 포함할 수 있다.
도 6은 본 개시내용의 일 실시예에 따른 단말 디바이스에서 구현되는 장치를 보여주는 블록도이다. 도시된 바와 같이, 단말 디바이스에서 구현되는 장치(600)는 결정 모듈(602)을 포함할 수 있다. 결정 모듈(602)은 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정하도록 구성될 수 있다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 고정된다.
도 7은 본 개시내용의 실시예에 따른 기지국에서 구현된 장치를 보여주는 블록도이다. 도시된 바와 같이, 기지국에서 구현되는 장치(700)는 구성 모듈(702)을 포함할 수 있다. 구성 모듈(702)은 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성하도록 구성될 수 있다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터는 고정된다.
도 8은 본 개시내용의 다른 실시예에 따른 단말 디바이스에서 구현되는 장치를 보여주는 블록도이다. 도시된 바와 같이, 단말 디바이스에서 구현되는 장치(800)는 획득 모듈(802), 제1 결정 모듈(804) 및 제2 결정 모듈(806)을 포함할 수 있다. 획득 모듈(802)은 SS/PBCH 블록을 검출함으로써 정보를 획득하도록 구성될 수 있다. 제1 결정 모듈(804)은 SS/PBCH 블록의 검출 동안 획득된 정보에 기초하여 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터를 결정하도록 구성될 수 있다. 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터와 획득된 정보 사이의 대응은 단말 디바이스와 기지국 사이에서 미리 정의된다. 제2 결정 모듈(806)은 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 PDCCH 후보들의 세트를 결정하도록 구성될 수 있다.
도 9는 본 개시내용의 다른 실시예에 따른 기지국에서 구현되는 장치를 보여주는 블록도이다. 도시된 바와 같이, 기지국에서 구현되는 장치(900)는 구성 모듈(902) 및 전송 모듈(904)을 포함할 수 있다. 구성 모듈(902)은 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터에 기초하여 CORESET 내의 CCE들을 구성하도록 구성될 수 있다. 전송 모듈(904)은 SS/PBCH 블록을 전송하도록 구성될 수 있다. SS/PBCH 블록의 전송 동안 사용되는 정보와 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터 사이의 대응은 기지국과 단말 디바이스 사이에서 미리 정의된다. 위에서 설명된 모듈은 하드웨어 또는 소프트웨어 또는 이들의 조합에 의해 구현될 수 있다.
도 10을 참조하면, 실시예에 따라, 통신 시스템은 무선 액세스 네트워크와 같은 액세스 네트워크(3211) 및 코어 네트워크(3214)를 포함하는 3GPP-유형 셀룰러 네트워크와 같은 통신 네트워크(3210)를 포함한다. 액세스 네트워크(3211)는 NB, eNB, gNB 또는 다른 유형의 무선 액세스 포인트와 같은 복수의 기지국(3212a, 3212b, 3212c)을 포함하고, 이들 각각은 대응하는 커버리지 영역(3213a, 3213b, 3213c)을 정의한다. 각각의 기지국(3212a, 3212b, 3212c)은 유선 또는 무선 접속(3215)을 통해 코어 네트워크(3214)에 접속가능하다. 커버리지 영역(3213c)에 위치된 제1 UE(3291)는 대응하는 기지국(3212c)에 무선으로 접속되거나 그에 의해 페이징되도록 구성된다. 커버리지 영역(3213a) 내의 제2 UE(3292)는 대응하는 기지국(3212a)에 무선으로 접속가능하다. 이 예에서는 복수의 UE(3291, 3292)가 도시되어 있지만, 개시된 실시예들은 단일 UE가 커버리지 영역에 있거나 단일 UE가 대응하는 기지국(3212)에 접속되어 있는 상황에 동일하게 적용가능하다.
통신 네트워크(3210)는 그 자체가 호스트 컴퓨터(3230)에 접속되고, 이는 독립형 서버, 클라우드 구현 서버, 분산 서버의 소프트웨어 및/또는 하드웨어로 구현되거나 서버 팜 내의 처리 자원들로서 구현될 수 있다. 호스트 컴퓨터(3230)는 서비스 제공자의 소유 또는 제어 하에 있거나, 서비스 제공자에 의해 또는 서비스 제공자를 대신하여 운영될 수 있다. 통신 네트워크(3210)와 호스트 컴퓨터(3230) 사이의 접속들(3221, 3222)은 코어 네트워크(3214)로부터 호스트 컴퓨터(3230)로 직접 연장될 수 있거나 임의적인 중간 네트워크(3220)를 경유할 수 있다. 중간 네트워크(3220)는 공공, 사설 또는 호스트되는 네트워크 중 하나 또는 그들 중 둘 이상의 조합일 수 있고; 중간 네트워크(3220)가 존재한다면, 그것은 백본 네트워크 또는 인터넷일 수 있고; 특히, 중간 네트워크(3220)는 둘 이상의 서브네트워크(도시되지 않음)를 포함할 수 있다.
도 10의 통신 시스템은 전체로서, 접속된 UE들(3291, 3292)과 호스트 컴퓨터(3230) 사이의 접속성을 가능하게 한다. 접속성은 OTT(over-the-top) 접속(3250)으로서 기술될 수 있다. 호스트 컴퓨터(3230) 및 접속된 UE들(3291, 3292)은 액세스 네트워크(3211), 코어 네트워크(3214), 임의의 중간 네트워크(3220) 및 가능한 추가 기반구조(도시되지 않음)를 중개자로서 사용하여 OTT 접속(3250)을 통해 데이터 및/또는 시그널링을 통신하도록 구성된다. OTT 접속(3250)은 OTT 접속(3250)이 통과하는 참여 통신 디바이스들이 업링크 및 다운링크 통신의 라우팅을 인식하지 못한다는 점에서 투명할 수 있다. 예를 들어, 기지국(3212)은 접속된 UE(3291)에 전달(예를 들어, 핸드오버)되도록 호스트 컴퓨터(3230)로부터 발원된 데이터를 갖는 인입 다운링크 통신의 과거 라우팅에 관해 통지받지 않을 수 있거나 통지받을 필요가 없을 수 있다. 마찬가지로, 기지국(3212)은 UE(3291)로부터 호스트 컴퓨터(3230)를 향하여 발원되는 인출 업링크 통신의 향후 라우팅을 알 필요가 없다.
실시예에 따라, 이전 단락들에서 논의된 UE, 기지국 및 호스트 컴퓨터의 예시적인 구현이 이제 도 11을 참조하여 설명될 것이다. 통신 시스템(3300)에서, 호스트 컴퓨터(3310)는 통신 시스템(3300)의 다른 통신 디바이스의 인터페이스와의 유선 또는 무선 접속을 셋업 및 유지하도록 구성된 통신 인터페이스(3316)를 포함하는 하드웨어(3315)를 포함한다. 호스트 컴퓨터(3310)는 처리 회로(3318)를 더 포함하고, 이는 저장 및/또는 처리 능력들을 가질 수 있다. 특히, 처리 회로(3318)는 명령어들을 실행하도록 적응된 하나 이상의 프로그래머블 프로세서, 주문형 집적 회로, 필드 프로그래머블 게이트 어레이, 또는 이들의 조합(도시되지 않음)을 포함할 수 있다. 호스트 컴퓨터(3310)는 호스트 컴퓨터(3310)에 저장되거나 그에 의해 액세스 가능하고 처리 회로(3318)에 의해 실행가능한 소프트웨어(3311)를 더 포함한다. 소프트웨어(3311)는 호스트 애플리케이션(3312)을 포함한다. 호스트 애플리케이션(3312)은 UE(3330) 및 호스트 컴퓨터(3310)에서 종단하는 OTT 접속(3350)을 통해 접속하는 UE(3330)와 같은 원격 사용자에게 서비스를 제공하도록 동작가능할 수 있다. 원격 사용자에게 서비스를 제공함에 있어서, 호스트 애플리케이션(3312)은 OTT 접속(3350)을 사용하여 전송되는 사용자 데이터를 제공할 수 있다.
통신 시스템(3300)은 통신 시스템에 제공되고 호스트 컴퓨터(3310) 및 UE(3330)와 통신할 수 있게 하는 하드웨어(3325)를 포함하는 기지국(3320)을 더 포함한다. 하드웨어(3325)는 통신 시스템(3300)의 다른 통신 디바이스의 인터페이스와의 유선 또는 무선 접속을 셋업 및 유지하기 위한 통신 인터페이스(3326)는 물론, 기지국(3320)에 의해 서빙되는 커버리지 영역(도 11에 도시되지 않음)에 위치된 UE(3330)와의 적어도 무선 접속(3370)을 셋업 및 유지하기 위한 무선 인터페이스(3327)를 포함할 수 있다. 통신 인터페이스(3326)는 호스트 컴퓨터(3310)로의 접속(3360)을 용이하게 하도록 구성될 수 있다. 접속(3360)은 직접적일 수 있거나, 통신 시스템의 코어 네트워크(도 11에 도시되지 않음) 및/또는 통신 시스템 외부의 하나 이상의 중간 네트워크를 통과할 수 있다. 도시된 실시예에서, 기지국(3320)의 하드웨어(3325)는 명령어들을 실행하도록 적응된 하나 이상의 프로그래머블 프로세서, 주문형 집적 회로, 필드 프로그래머블 게이트 어레이들 또는 이들의 조합들(도시되지 않음)을 포함할 수 있는 처리 회로(3328)를 더 포함한다. 기지국(3320)은 내부에 저장되거나 외부 접속을 통해 액세스가능한 소프트웨어(3321)를 더 갖는다.
통신 시스템(3300)은 이미 언급된 UE(3330)를 더 포함한다. 그것의 하드웨어(3335)는 UE(3330)가 현재 위치한 커버리지 영역을 서빙하는 기지국과의 무선 접속(3370)을 셋업 및 유지하도록 구성된 무선 인터페이스(3337)를 포함할 수 있다. UE(3330)의 하드웨어(3335)는 처리 회로(3338)를 더 포함하며, 이는 명령어들을 실행하도록 적응된 하나 이상의 프로그래머블 프로세서, 주문형 집적 회로, 필드 프로그래머블 게이트 어레이, 또는 이들의 조합(도시되지 않음)을 포함할 수 있다. UE(3330)는 UE(3330)에 저장되거나 그에 의해 액세스가능하고 처리 회로(3338)에 의해 실행가능한 소프트웨어(3331)를 더 포함한다. 소프트웨어(3331)는 클라이언트 애플리케이션(3332)을 포함한다. 클라이언트 애플리케이션(3332)은 호스트 컴퓨터(3310)의 지원으로, UE(3330)를 통해 인간 또는 비인간 사용자에게 서비스를 제공하도록 동작가능할 수 있다. 호스트 컴퓨터(3310)에서, 실행 호스트 애플리케이션(3312)은 UE(3330) 및 호스트 컴퓨터(3310)에서 종단하는 OTT 접속(3350)을 통해 실행 클라이언트 애플리케이션(3332)과 통신할 수 있다. 사용자에게 서비스를 제공하는 데에 있어서, 클라이언트 애플리케이션(3332)은 호스트 애플리케이션(3312)으로부터 요청 데이터를 수신하고, 요청 데이터에 응답하여 사용자 데이터를 제공할 수 있다. OTT 접속(3350)은 요청 데이터 및 사용자 데이터 둘 다를 전송할 수 있다. 클라이언트 애플리케이션(3332)은 사용자와 상호작용하여 그것이 제공하는 사용자 데이터를 생성할 수 있다.
도 11에 도시된 호스트 컴퓨터(3310), 기지국(3320) 및 UE(3330)는 각각 도 10의 호스트 컴퓨터(3230), 기지국들(3212a, 3212b, 3212c) 중 하나, 및 UE들(3291, 3292) 중 하나와 유사하거나 동일할 수 있음에 유의해야 한다. 즉, 이러한 엔티티들의 내부 작업들은 도 11에 도시된 바와 같을 수 있고, 독립적으로, 주변 네트워크 토폴로지는 도 10의 것일 수 있다
도 11에서, OTT 접속(3350)은 임의의 중간 디바이스들 및 이러한 디바이스들을 통한 메시지들의 정밀한 라우팅에 대한 명시적인 언급 없이, 기지국(3320)을 통한 호스트 컴퓨터(3310)와 UE(3330) 사이의 통신을 예시하기 위해 추상적으로 그려져 있다. 네트워크 기반구조는 라우팅을 결정할 수 있으며, 이는 UE(3330)로부터, 또는 호스트 컴퓨터(3310)를 운영하는 서비스 제공자로부터, 또는 둘 다로부터 숨겨지도록 구성될 수 있다. OTT 접속(3350)이 활성화되어 있는 동안, 네트워크 기반구조는 (예를 들어, 네트워크의 로드 밸런싱 고려 또는 재구성에 기초하여) 라우팅을 동적으로 변경하는 결정을 추가로 취할 수 있다.
UE(3330)와 기지국(3320) 사이의 무선 접속(3370)은 본 개시내용 전반에 걸쳐서 설명된 실시예들의 교시에 따른 것이다. 다양한 실시예들 중 하나 이상은 무선 접속(3370)이 마지막 세그먼트를 형성하는 OTT 접속(3350)을 사용하여 UE(3330)에 제공되는 OTT 서비스들의 성능을 향상시킨다. 보다 정확하게, 이러한 실시예들의 교시들은 레이턴시를 개선할 수 있고, 이에 따라 사용자 대기 시간 감소와 같은 이점들을 제공할 수 있다.
데이터 레이트, 레이턴시, 및 하나 이상의 실시예들이 그에 관해 개선되는 다른 요인들을 모니터링할 목적으로 측정 절차가 제공될 수 있다. 측정 결과들의 변동들에 응답하여 호스트 컴퓨터(3310)와 UE(3330) 사이에서 OTT 접속(3350)을 재구성하기 위한 임의적인 네트워크 기능성이 더 존재할 수 있다. OTT 접속(3350)을 재구성하기 위한 측정 절차 및/또는 네트워크 기능성은 호스트 컴퓨터(3310)의 소프트웨어(3311) 및 하드웨어(3315)에서, 또는 UE(3330)의 소프트웨어(3331) 및 하드웨어(3335)에서, 또는 둘 다에서 구현될 수 있다. 실시예들에서, 센서들(도시되지 않음)은 OTT 접속(3350)이 통과하는 통신 디바이스들 내에, 또는 그것들과 연관되어 배치될 수 있으며; 센서들은 위에서 예시된 모니터링된 수량들의 값들을 공급하거나 소프트웨어(3311, 3331)가 모니터링된 수량들을 그로부터 계산하거나 추정할 수 있는 다른 물리적 수량들의 값들을 공급함으로써 측정 절차에 참여할 수 있다. OTT 접속(3350)의 재구성은 메시지 포맷, 재전송 세팅, 선호되는 라우팅 등을 포함할 수 있고; 재구성은 기지국(3320)에 영향을 줄 필요는 없으며, 기지국(3320)에 알려지지 않거나 인식불가능할 수 있다. 이러한 절차들 및 기능성들은 본 기술분야에 공지되고 실시될 수 있다. 특정 실시예들에서, 측정들은 호스트 컴퓨터(3310)의 처리량, 전파 시간, 레이턴시 등의 측정들을 용이하게 하는 전용 UE 시그널링을 포함할 수 있다. 측정들은 소프트웨어(3311 및 3331)가 전파 시간들, 에러들 등을 모니터링하는 동안 OTT 접속(3350)을 사용하여 메시지들, 특히 비어 있는 또는 "더미" 메시지들이 전송되게 하는 것으로 구현될 수 있다.
도 12는 일 실시예에 따른 통신 시스템에서 구현되는 방법을 도시하는 흐름도이다. 통신 시스템은 호스트 컴퓨터, 기지국 및 UE를 포함하며, 이들은 도 10 및 도 11을 참조하여 설명된 것들일 수 있다. 본 개시내용의 간략화를 위해, 이 섹션에서는 도 12에 대한 도면 참조들만이 포함될 것이다. 단계(3410)에서, 호스트 컴퓨터는 사용자 데이터를 제공한다. 단계(3410)의 하위단계(3411)(임의적일 수 있음)에서, 호스트 컴퓨터는 호스트 애플리케이션을 실행함으로써 사용자 데이터를 제공한다. 단계(3420)에서, 호스트 컴퓨터는 사용자 데이터를 UE에 운반하는 전송을 개시한다. 단계(3430)(임의적일 수 있음)에서, 기지국은 본 개시내용 전반에 걸쳐 설명된 실시예들의 교시에 따라, 호스트 컴퓨터가 개시한 전송에서 운반된 사용자 데이터를 UE에 전송한다. 단계(3440)(역시 임의적일 수 있음)에서, UE는 호스트 컴퓨터에 의해 실행되는 호스트 애플리케이션에 연관된 클라이언트 애플리케이션을 실행한다.
도 13은 일 실시예에 따른 통신 시스템에서 구현되는 방법을 예시하는 흐름도이다. 통신 시스템은 도 10 및 도 11을 참조하여 설명된 것들일 수 있는 호스트 컴퓨터, 기지국 및 UE를 포함한다. 본 개시내용의 간략화를 위해, 이 섹션에서는 도 13에 대한 도면 참조들만이 포함될 것이다. 방법의 단계(3510)에서, 호스트 컴퓨터는 사용자 데이터를 제공한다. 임의적인 하위단계(도시되지 않음)에서, 호스트 컴퓨터는 호스트 애플리케이션을 실행함으로써 사용자 데이터를 제공한다. 단계(3520)에서, 호스트 컴퓨터는 사용자 데이터를 UE에 운반하는 전송을 개시한다. 전송은 본 개시내용 전반에 걸쳐 설명된 실시예들의 교시에 따라 기지국을 통과할 수 있다. 단계(3530)(임의적일 수 있음)에서, UE는 전송에서 운반된 사용자 데이터를 수신한다.
도 14는 일 실시예에 따른 통신 시스템에서 구현되는 방법을 도시하는 흐름도이다. 통신 시스템은 도 10 및 도 11을 참조하여 설명된 것들일 수 있는 호스트 컴퓨터, 기지국 및 UE를 포함한다. 본 개시내용의 간략화를 위해, 이 섹션에서는 도 14에 대한 도면 참조들만이 포함될 것이다. 단계(3610)(임의적일 수 있음)에서, UE는 호스트 컴퓨터에 의해 제공된 입력 데이터를 수신한다. 추가적으로 또는 대안적으로, 단계(3620)에서, UE는 사용자 데이터를 제공한다. 단계(3620)의 하위단계(3621)(임의적일 수 있음)에서, UE는 클라이언트 애플리케이션을 실행함으로써 사용자 데이터를 제공한다. 단계(3610)의 하위단계(3611)(임의적 일 수 있음)에서, UE는 호스트 컴퓨터에 의해 제공된 수신된 입력 데이터에 응답하여 사용자 데이터를 제공하는 클라이언트 애플리케이션을 실행한다. 사용자 데이터를 제공함에 있어서, 실행된 클라이언트 애플리케이션은 사용자로부터 수신된 사용자 입력을 더 고려할 수 있다. 사용자 데이터가 제공된 구체적인 방식에 관계없이, UE는 하위단계(3630)(임의적일 수 있음)에서, 사용자 데이터의 호스트 컴퓨터로의 전송을 개시한다. 방법의 단계(3640)에서, 호스트 컴퓨터는 본 개시내용의 전반에 걸쳐 설명된 실시예들의 교시에 따라 UE로부터 전송된 사용자 데이터를 수신한다.
도 15는 일 실시예에 따른 통신 시스템에서 구현되는 방법을 도시하는 흐름도이다. 통신 시스템은 도 10 및 도 11을 참조하여 설명된 것들일 수 있는 호스트 컴퓨터, 기지국, 및 UE를 포함한다. 본 개시내용의 간략화를 위해, 이 섹션에서는 도 15에 대한 도면 참조들만이 포함될 것이다. 단계(3710)(임의적일 수 있음)에서, 본 개시내용 전반에 걸쳐 설명된 실시예들의 교시에 따라, 기지국은 UE로부터 사용자 데이터를 수신한다. 단계(3720)(임의적일 수 있음)에서, 기지국은 수신된 사용자 데이터의 호스트 컴퓨터로의 전송을 개시한다. 단계(3730)(임의적일 수 있음)에서, 호스트 컴퓨터는 기지국에 의해 개시된 전송에서 운반된 사용자 데이터를 수신한다.
일반적으로, 다양한 예시적인 실시예들은 하드웨어 또는 특수 목적 회로, 소프트웨어, 로직 또는 이들의 임의의 조합으로 구현될 수 있다. 예를 들어, 일부 양태들은 하드웨어로 구현될 수 있는 반면, 다른 양태들은 제어기, 마이크로프로세서 또는 다른 컴퓨팅 디바이스에 의해 실행될 수 있는 펌웨어 또는 소프트웨어로 구현될 수 있지만, 본 개시내용은 이에 제한되지 않는다. 본 개시내용의 예시적인 실시예들의 다양한 양태들이 블록도, 흐름도로서, 또는 소정의 다른 그림 표현을 사용하여 도시되고 설명될 수 있지만, 본 명세서에 설명된 이러한 블록들, 장치들, 시스템들, 기술들 또는 방법들은 비-제한적인 예로서, 하드웨어, 소프트웨어, 펌웨어, 특수 목적 회로 또는 로직, 범용 하드웨어 또는 제어기 또는 다른 컴퓨팅 디바이스들, 또는 이들의 소정 조합으로 구현될 수 있음이 잘 이해된다.
그러한 것으로서, 본 개시내용의 예시적인 실시예들의 적어도 일부 양태들은 집적 회로 칩들 및 모듈들과 같은 다양한 컴포넌트들에서 실시될 수 있음을 이해해야 한다. 따라서, 본 개시내용의 예시적인 실시예들은 집적 회로로서 구현되는 장치에서 실현될 수 있으며, 여기서 집적 회로는 본 개시내용의 예시적인 실시예들에 따라 동작하도록 구성가능한 데이터 프로세서, 디지털 신호 프로세서, 기저대역 회로 및 무선 주파수 회로 중 적어도 하나 이상을 실시하기 위한 회로(또한, 아마도 펌웨어)를 포함할 수 있음을 이해해야 한다.
본 개시내용의 예시적인 실시예들의 적어도 일부 양태들은 하나 이상의 컴퓨터 또는 다른 디바이스들에 의해 실행되는 하나 이상의 프로그램 모듈에서와 같이, 컴퓨터 실행가능한 명령어들로 구현될 수 있음을 이해해야 한다. 일반적으로, 프로그램 모듈들은 컴퓨터 또는 다른 디바이스들의 프로세서에 의해 실행될 때 특정한 작업들을 수행하거나 특정한 추상 데이터 유형들을 구현하는 루틴들, 프로그램들, 객체들, 컴포넌트들, 데이터 구조들 등을 포함한다. 컴퓨터 실행가능한 명령어들은 하드 디스크, 광 디스크, 이동식 저장 매체, 솔리드 스테이트 메모리, RAM 등과 같은 컴퓨터 판독가능한 매체에 저장될 수 있다. 본 기술분야의 통상의 기술자에게 이해될 바와 같이, 프로그램 모듈들의 기능은 다양한 실시예들에서 요구되는 대로 조합되거나 분산될 수 있다. 추가로, 기능은 전체적으로 또는 부분적으로 집적 회로들, 필드 프로그래머블 게이트 어레이들(FPGA) 등과 같은 펌웨어 또는 하드웨어 등가물로 구현될 수 있다.
본 개시내용에서 "일 실시예", "실시예" 등에 대한 언급은 설명된 실시예가 특정한 특징, 구조 또는 특성을 포함할 수 있지만, 모든 실시예가 반드시 그 특정한 특징, 구조 또는 특성을 포함해야 하는 것은 아님을 나타낸다. 또한, 이러한 문구들은 반드시 동일한 실시예를 언급하는 것은 아니다. 추가로, 특정한 특징, 구조 또는 특성이 실시예와 관련하여 설명될 때, 명시적으로 설명되는지 여부에 무관하게, 그러한 특징, 구조 또는 특성을 다른 실시예들과 함께 구현하는 것이 본 기술분야의 통상의 기술자의 지식 범위 내에 있다고 말해진다.
비록 "제1", "제2" 등의 용어가 본 명세서에서 다양한 요소들을 설명하기 위해 사용될 수 있지만, 이러한 요소들은 이러한 용어들에 의해 제한되지 않아야 한다는 것을 이해해야 한다. 이러한 용어들은 하나의 요소를 다른 요소로부터 구별하기 위해서만 사용된다. 예를 들어, 본 개시내용의 범위를 벗어나지 않으면서, 제1 요소는 제2 요소로 명명될 수 있고, 마찬가지로 제2 요소도 제1 요소로 명명될 수 있다. 본 명세서에서 사용될 때, 용어 "및/또는"은 연관된 열거된 용어들 중 하나 이상의 임의의 및 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 오직 특정 실시예들을 설명하기 위한 것이며 본 개시내용을 제한하도록 의도되는 것은 아니다. 본 명세서에서 사용될 때, 단수 표현들("a", "an", 및 "the")은 문맥상 명백하게 다르게 나타나지 않는 한, 복수의 표현도 포함하도록 의도된다. 본 명세서에서 사용될 때, 용어 "포함한다(comprises)", "포함하는(comprising)", "갖는다", "갖는", "포함한다(includes)" 및/또는 "포함하는(including)"은 언급된 특징들, 요소들 및/또는 컴포넌트들의 존재를 특정하지만, 하나 이상의 다른 특징, 요소, 컴포넌트 및/또는 이들의 조합의 존재 또는 추가를 배제하지는 않는다는 점이 더 이해될 것이다. 본 명세서에서 사용된 용어들 "접속한다", "접속하는", "접속한" 및/또는 "접속된"은 두 개의 요소 사이의 직접 및/또는 간접 접속을 포괄한다.
본 개시내용은 본 명세서에 개시된 임의의 신규한 특징 또는 특징들의 조합을 명시적으로, 또는 그것의 임의의 일반화를 포함한다. 본 개시내용의 전술한 예시적인 실시예들에 대한 다양한 수정 및 적응은 첨부 도면들과 함께 읽을 때 전술한 설명을 고려하여 관련 기술분야의 통상의 기술자자에게 명백할 수 있다. 그러나, 임의의 및 모든 수정은 여전히 본 개시내용의 비-제한적이고 예시적인 실시예의 범위 내에 속할 것이다.

Claims (34)

  1. 단말 디바이스에서 구현되는 방법으로서,
    동기화 신호/물리적 방송 채널(SS/PBCH) 블록을 검출함으로써 정보를 획득하는 단계(202) - 상기 획득된 정보는, 동기화 신호 블록(SSB) 부반송파 간격(SCS); 잔여 최소 시스템 정보(RMSI)에 대한 물리적 다운링크 제어 채널(PDCCH)의 SCS; 상기 SS/PBCH 블록 내 RMSI 구성의 첫번째 4비트; 상기 SS/PBCH 블록 내 RMSI 구성의 두번째 4비트; 상기 SS/PBCH 블록 내 RMSI 구성의 예약된 비트(들); 및 SSB/RMSI 멀티플렉싱 유형 중 적어도 하나를 포함함 -;
    상기 SS/PBCH 블록의 검출 동안 획득된 정보에 기초하여, 하나 이상의 제어 자원 세트(CORESET) CCE 대 자원 요소 그룹(REG) 매핑 관련 파라미터들을 결정하는 단계(204) - 상기 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터들과 상기 획득된 정보 사이의 대응은 상기 단말 디바이스와 기지국(BS) 사이에서 미리 정의됨 -; 및
    상기 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터들에 기초하여 PDCCH 후보들의 세트를 결정하는 단계(102, 206)
    를 포함하는, 방법.
  2. 제1항에 있어서, 상기 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터들은 적어도 하나의 인터리브 관련 파라미터를 포함하고, 상기 적어도 하나의 인터리브 관련 파라미터는 인터리버 크기를 표시하고,
    상기 결정하는 단계(102)는 표시된 상기 인터리버 크기를 갖는 고정된 인터리버를 사용하여 수행되는, 방법.
  3. 제1항 또는 제2항에 있어서, 상기 CORESET CCE들은 잔여 최소 시스템 정보(remaining minimum system information)(RMSI) CORESET CCE들인, 방법.
  4. 삭제
  5. 삭제
  6. 단말 디바이스에서 구현되는 장치(500)로서,
    하나 이상의 프로세서(510); 및
    컴퓨터 프로그램 코드들을 포함하는 하나 이상의 메모리(520)
    를 포함하고, 상기 하나 이상의 메모리(520) 및 상기 컴퓨터 프로그램 코드들은 상기 하나 이상의 프로세서(510)와 함께, 상기 장치(500)로 하여금 적어도:
    동기화 신호/물리적 방송 채널(SS/PBCH) 블록을 검출함으로써 정보를 획득하고 - 상기 획득된 정보는, 동기화 신호 블록(SSB) 부반송파 간격(SCS); 잔여 최소 시스템 정보(RMSI)에 대한 물리적 다운링크 제어 채널(PDCCH)의 SCS; 상기 SS/PBCH 블록 내 RMSI 구성의 첫번째 4비트; 상기 SS/PBCH 블록 내 RMSI 구성의 두번째 4비트; 상기 SS/PBCH 블록 내 RMSI 구성의 예약된 비트(들); 및 SSB/RMSI 멀티플렉싱 유형 중 적어도 하나를 포함함 -;
    상기 SS/PBCH 블록의 검출 동안 획득된 정보에 기초하여, 하나 이상의 제어 자원 세트(CORESET) CCE 대 자원 요소 그룹(REG) 매핑 관련 파라미터들을 결정하고 - 상기 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터들과 상기 획득된 정보 사이의 대응은 상기 단말 디바이스와 기지국(BS) 사이에서 미리 정의됨 -;
    하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터들에 기초하여 PDCCH 후보들의 세트를 결정하게 하도록
    구성되는, 장치(500).
  7. 제6항에 있어서, 상기 하나 이상의 메모리(520) 및 상기 컴퓨터 프로그램 코드들은 상기 하나 이상의 프로세서(510)와 함께, 상기 장치(500)로 하여금 제1항 또는 제2항에 따른 방법을 수행하게 하도록 구성되는, 장치(500).
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 기지국(BS)에서 구현되는 방법으로서,
    하나 이상의 제어 자원 세트(CORESET) 제어 채널 요소(CCE) 대 자원 요소 그룹(REG) 매핑 관련 파라미터들에 기초하여, CORESET 내의 CCE들을 구성하는 단계(302, 402); 및
    동기화 신호/물리적 방송 채널(SS/PBCH) 블록을 전송하는 단계(404)를 포함하고,
    상기 SS/PBCH 블록의 전송 동안에 사용된 정보와 상기 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터들 사이의 대응은 상기 기지국과 단말 디바이스 사이에서 미리 정의되고,
    상기 사용된 정보는 상기 SS/PBCH 블록의 상기 전송 동안에 사용되는 정보를 나타내고,
    상기 사용된 정보는, 동기화 신호 블록(SSB) 부반송파 간격(SCS); 잔여 최소 시스템 정보(RMSI)에 대한 물리적 다운링크 제어 채널(PDCCH)의 SCS; 상기 SS/PBCH 블록 내 RMSI 구성의 첫번째 4비트; 상기 SS/PBCH 블록 내 RMSI 구성의 두번째 4비트; 상기 SS/PBCH 블록 내 RMSI 구성의 예약된 비트(들); 및 SSB/RMSI 멀티플렉싱 유형 중 적어도 하나를 포함하는, 방법.
  16. 제15항에 있어서, 상기 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터들은 적어도 하나의 인터리브 관련 파라미터를 포함하고, 상기 적어도 하나의 인터리브 관련 파라미터는 인터리버 크기를 표시하고,
    상기 구성하는 단계(302)는 표시된 상기 인터리버 크기를 갖는 고정된 인터리버를 사용하여 수행되는, 방법.
  17. 제15항 또는 제16항에 있어서, 상기 CORESET CCE들은 잔여 최소 시스템 정보(RMSI) CORESET CCE들인, 방법.
  18. 삭제
  19. 삭제
  20. 기지국(BS)에서 구현되는 장치(500)로서,
    하나 이상의 프로세서(510); 및
    컴퓨터 프로그램 코드들을 포함하는 하나 이상의 메모리(520)
    를 포함하고, 상기 하나 이상의 메모리(520) 및 상기 컴퓨터 프로그램 코드들은 상기 하나 이상의 프로세서(510)와 함께, 상기 장치(500)로 하여금 적어도:
    하나 이상의 제어 자원 세트(CORESET) 제어 채널 요소(CCE) 대 자원 요소 그룹(REG) 매핑 관련 파라미터들에 기초하여, CORESET 내의 CCE들을 구성하고,
    동기화 신호/물리적 방송 채널(SS/PBCH) 블록을 전송하도록 구성되고,
    상기 SS/PBCH 블록의 전송 동안에 사용된 정보와 상기 하나 이상의 CORESET CCE 대 REG 매핑 관련 파라미터들 사이의 대응은 상기 기지국과 단말 디바이스 사이에서 미리 정의되고,
    상기 사용된 정보는 상기 SS/PBCH 블록의 상기 전송 동안에 사용되는 정보를 나타내고,
    상기 사용된 정보는, 동기화 신호 블록(SSB) 부반송파 간격(SCS); 잔여 최소 시스템 정보(RMSI)에 대한 물리적 다운링크 제어 채널(PDCCH)의 SCS; 상기 SS/PBCH 블록 내 RMSI 구성의 첫번째 4비트; 상기 SS/PBCH 블록 내 RMSI 구성의 두번째 4비트; 상기 SS/PBCH 블록 내 RMSI 구성의 예약된 비트(들); 및 SSB/RMSI 멀티플렉싱 유형 중 적어도 하나를 포함하는, 장치(500).
  21. 제20항에 있어서, 상기 하나 이상의 메모리(520) 및 상기 컴퓨터 프로그램 코드들은 상기 하나 이상의 프로세서(510)와 함께, 상기 장치(500)로 하여금 제15항 또는 제16항에 따른 방법을 수행하게 하도록 구성되는, 장치(500).
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
KR1020207020018A 2018-01-12 2019-01-09 제어 자원 세트 제어 채널 요소 대 자원 요소 그룹 매핑을 위한 단말 디바이스, 기지국, 및 방법 KR102612844B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2018072516 2018-01-12
CNPCT/CN2018/072516 2018-01-12
PCT/CN2019/071000 WO2019137401A1 (en) 2018-01-12 2019-01-09 Terminal device, base station and method for control resource set control channel element to resource element group mapping

Publications (2)

Publication Number Publication Date
KR20200093058A KR20200093058A (ko) 2020-08-04
KR102612844B1 true KR102612844B1 (ko) 2023-12-13

Family

ID=67218886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207020018A KR102612844B1 (ko) 2018-01-12 2019-01-09 제어 자원 세트 제어 채널 요소 대 자원 요소 그룹 매핑을 위한 단말 디바이스, 기지국, 및 방법

Country Status (7)

Country Link
US (1) US20210410117A1 (ko)
EP (1) EP3536090B1 (ko)
JP (1) JP7124092B2 (ko)
KR (1) KR102612844B1 (ko)
BR (1) BR112020013916A2 (ko)
RU (1) RU2742144C1 (ko)
WO (1) WO2019137401A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4017062A1 (en) * 2019-08-15 2022-06-22 Ntt Docomo, Inc. Terminal and wireless communication method
WO2021030966A1 (en) * 2019-08-16 2021-02-25 Qualcomm Incorporated Techniques for configuring random access occasions in wireless communications
EP4104583A4 (en) * 2020-02-10 2023-11-29 Qualcomm Incorporated NESTING OR CYCLICALLY MOVING A SET OF CONTROL REQUIREMENTS
WO2024082502A1 (en) * 2023-02-17 2024-04-25 Lenovo (Beijing) Limited Methods and apparatuses for punctured control resource set determination

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857325B (zh) * 2011-06-27 2017-08-04 华为技术有限公司 确定控制信道资源的方法和用户设备
US9490951B2 (en) * 2011-07-14 2016-11-08 Lg Electronics Inc. Method and device for setting a control channel and a data channel in a wireless communication system
US11129152B2 (en) * 2016-02-04 2021-09-21 Lg Electronics Inc. Method and user equipment for receiving dowlink control information, and method and base station for transmitting dowlink control information
US10652876B2 (en) * 2016-03-16 2020-05-12 Lg Electronics Inc. Method for transmitting and receiving control information in wireless communication system, and apparatus therefor
JP6935426B2 (ja) * 2016-05-11 2021-09-15 コンヴィーダ ワイヤレス， エルエルシー 新しい無線ダウンリンク制御チャネル
EP3471297B1 (en) * 2017-08-11 2022-01-12 LG Electronics Inc. Method and apparatus for receiving/transmitting control channel in coreset

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
3GPP R1-1710948
3GPP R1-1713166*
3GPP R1-1719301
3GPP R1-1720081*

Also Published As

Publication number Publication date
EP3536090A4 (en) 2020-05-13
KR20200093058A (ko) 2020-08-04
JP2021510955A (ja) 2021-04-30
BR112020013916A2 (pt) 2020-12-01
EP3536090A1 (en) 2019-09-11
EP3536090B1 (en) 2023-07-19
US20210410117A1 (en) 2021-12-30
WO2019137401A1 (en) 2019-07-18
RU2742144C1 (ru) 2021-02-02
JP7124092B2 (ja) 2022-08-23

Similar Documents

Publication Publication Date Title
CN108432322B (zh) 终端、无线基站以及无线通信方法
US10674494B2 (en) Methods for transmitting and receiving physical downlink channel, base station and user equipment
US20240073898A1 (en) Method and Apparatus for Using Indication Information of Time Domain Resource Allocation
US11737036B2 (en) Method and apparatus for using indication information of time domain resource allocation
US10555346B2 (en) Method for configuring physical channel, base station and user equipment
KR102612844B1 (ko) 제어 자원 세트 제어 채널 요소 대 자원 요소 그룹 매핑을 위한 단말 디바이스, 기지국, 및 방법
CN109964444B (zh) 用于控制资源集控制信道元素到资源元素组映射的终端设备、基站和方法
JP6532932B2 (ja) ユーザ端末、無線基地局及び無線通信方法
EP3410804B1 (en) User terminal, wireless base station, and wireless communication method
KR20210138108A (ko) 랜덤 액세스 절차를 위한 방법들, 단말 디바이스 및 기지국
JP7384517B2 (ja) 制御リソースマッピングのための方法およびｕｅ
JP7402327B2 (ja) 情報表示方法及び装置
US11522665B2 (en) Feedback transmissions for mixed services
EP3738238A1 (en) Wireless communication block interleaving
WO2020134121A1 (en) Methods, base station and terminal device for two-step random access procedure
WO2024001639A1 (zh) 配置方法，装置和可读存储介质

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)