KR102602162B1 - Display device and munufacturing method thereof - Google Patents
Display device and munufacturing method thereof Download PDFInfo
- Publication number
- KR102602162B1 KR102602162B1 KR1020160087602A KR20160087602A KR102602162B1 KR 102602162 B1 KR102602162 B1 KR 102602162B1 KR 1020160087602 A KR1020160087602 A KR 1020160087602A KR 20160087602 A KR20160087602 A KR 20160087602A KR 102602162 B1 KR102602162 B1 KR 102602162B1
- Authority
- KR
- South Korea
- Prior art keywords
- data line
- insulating film
- disposed
- contact hole
- light blocking
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 36
- 239000010408 film Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000011159 matrix material Substances 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 230000000903 blocking effect Effects 0.000 claims description 37
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 35
- 239000004065 semiconductor Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910000423 chromium oxide Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000009975 flexible effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- NQBRDZOHGALQCB-UHFFFAOYSA-N oxoindium Chemical compound [O].[In] NQBRDZOHGALQCB-UHFFFAOYSA-N 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Abstract
제1 기판, 상기 제1 기판 상에 배치되며, 제1 방향으로 연장된 게이트 라인, 상기 게이트 라인 상에 절연되어 배치되며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터, 상기 게이트 라인 및 상기 데이터 라인 상에 배치된 공통 전극, 상기 공통 전극 상에 배치된 절연막, 상기 절연막 상에 배치되며, 상기 절연막을 통하여 상기 박막 트랜지스터에 연결된 화소 전극, 및 상기 화소 전극 상에 배치된 블랙 매트릭스를 포함하며, 상기 블랙 매트릭스는 상기 게이트 라인과 중첩되는 제1 차광부, 및 상기 데이터 라인과 중첩되는 제2 차광부를 포함하며, 상기 제2 차광부는 상기 절연막을 통하여 상기 공통 전극과 직접 접촉하는 표시 장치를 제공한다.A first substrate, a gate line disposed on the first substrate and extending in a first direction, a data line insulated and disposed on the gate line and extending in a second direction intersecting the first direction, the gate A thin film transistor connected to a line and the data line, a common electrode disposed on the gate line and the data line, an insulating film disposed on the common electrode, and a pixel disposed on the insulating film and connected to the thin film transistor through the insulating film. an electrode, and a black matrix disposed on the pixel electrode, wherein the black matrix includes a first light-shielding portion overlapping the gate line, and a second light-shielding portion overlapping the data line, wherein the second light-shielding portion includes A display device is provided that directly contacts the common electrode through the insulating film.
Description
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 특히 개구율 및 표시 품질을 향상시킬 수 있는 표시 장치 및 그 제조 방법에 관한 것이다.The present invention relates to a display device and a method of manufacturing the same, and particularly to a display device and a method of manufacturing the same that can improve the aperture ratio and display quality.
표시 장치는 발광 방식에 따라 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 플라즈마 표시 장치(plasma display panel, PDP) 및 전기 영동 표시 장치(electrophoretic display) 등으로 분류된다.Depending on the light emitting method, display devices include liquid crystal display (LCD), organic light emitting diode display (OLED display), plasma display panel (PDP), and electrophoretic display. It is classified as display), etc.
액정 표시 장치는 전극이 형성되어 있는 표시 기판, 대향 기판, 및 표시 기판과 대향 기판 사이에 배치된 액정층을 포함한다. 최근 표시 기판에 색필터를 배치하여 투과율을 높인 COA(Color-filter On Array) 구조를 채용하고 있다.A liquid crystal display device includes a display substrate on which electrodes are formed, an opposing substrate, and a liquid crystal layer disposed between the display substrate and the opposing substrate. Recently, the COA (Color-filter On Array) structure, which increases transmittance by placing color filters on the display substrate, has been adopted.
또한, 색필터가 배치된 표시 기판과 차광 부재가 배치된 대향 기판의 결합 공정에서 얼라인 미스가 발생되는 것을 방지하기 위하여 표시 기판에 색필터와 차광 부재를 배치한 BOA(Black matrix On Array) 구조를 채용하고 있다.In addition, a BOA (Black matrix On Array) structure in which a color filter and a light blocking member are placed on the display substrate to prevent misalignment in the joining process between the display substrate on which the color filter is placed and the opposing substrate on which the light blocking member is placed. is hiring.
이러한 BOA 구조에서, 개구율을 향상시키기 위하여 데이터 라인과 중첩되는 블랙 매트릭스가 생략될 수 있다. 그러나, 이 경우, 데이터 라인에 의한 외광 반사로 인해 얼룩이 시인될 수 있다.In this BOA structure, the black matrix overlapping the data line can be omitted to improve the aperture ratio. However, in this case, spots may be visible due to reflection of external light by the data lines.
이에 본 발명은 개구율을 향상시킴과 동시에 데이터 라인에 의한 반사를 방지할 수 있는 표시 장치 및 그 제조 방법을 제공하고자 한다.Accordingly, the present invention seeks to provide a display device and a manufacturing method thereof that can improve the aperture ratio and simultaneously prevent reflection by data lines.
제1 기판, 상기 제1 기판 상에 배치되며, 제1 방향으로 연장된 게이트 라인, 상기 게이트 라인 상에 절연되어 배치되며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터, 상기 게이트 라인 및 상기 데이터 라인 상에 배치된 공통 전극, 상기 공통 전극 상에 배치된 절연막, 상기 절연막 상에 배치되며, 상기 절연막을 통하여 상기 박막 트랜지스터에 연결된 화소 전극, 및 상기 화소 전극 상에 배치된 블랙 매트릭스를 포함하며, 상기 블랙 매트릭스는 상기 게이트 라인과 중첩되는 제1 차광부, 및 상기 데이터 라인과 중첩되는 제2 차광부를 포함하며, 상기 제2 차광부는 상기 절연막을 통하여 상기 공통 전극과 직접 접촉하는 표시 장치를 제공한다.A first substrate, a gate line disposed on the first substrate and extending in a first direction, a data line insulated and disposed on the gate line and extending in a second direction intersecting the first direction, the gate A thin film transistor connected to a line and the data line, a common electrode disposed on the gate line and the data line, an insulating film disposed on the common electrode, and a pixel disposed on the insulating film and connected to the thin film transistor through the insulating film. an electrode, and a black matrix disposed on the pixel electrode, wherein the black matrix includes a first light-shielding portion overlapping the gate line, and a second light-shielding portion overlapping the data line, wherein the second light-shielding portion includes A display device is provided that directly contacts the common electrode through the insulating film.
상기 제2 차광부는 평면상에서 상기 데이터 라인과 실질적으로 동일한 형태를 가질 수 있다.The second light blocking portion may have substantially the same shape as the data line on a planar view.
상기 제2 차광부는 3㎛ 이상 내지 7㎛ 이하의 폭을 가질 수 있다.The second light blocking portion may have a width of 3 μm or more and 7 μm or less.
상기 데이터 라인은 평면상에서 적어도 1회 이상 꺾어진 형태를 가질 수 있다.The data line may be bent at least once on a plane.
상기 제2 차광부는 평면상에서 적어도 적어도 1회 이상 꺾어진 형태를 가질 수 있다.The second light blocking portion may have a shape that is bent at least once or more on a plane.
상기 절연막은 상기 공통 전극을 노출시키는 적어도 하나 이상의 컨택홀을 가질 수 있다.The insulating film may have at least one contact hole exposing the common electrode.
상기 컨택홀은 평면상에서 상기 데이터 라인과 실질적으로 동일한 형태를 가질 수 있다.The contact hole may have substantially the same shape as the data line on a plane.
상기 컨택홀은 3㎛ 이상 내지 7㎛ 이하의 폭을 가질 수 있다.The contact hole may have a width of 3 ㎛ or more and 7 ㎛ or less.
상기 컨택홀은 평면상에서 적어도 1회 이상 꺾어진 형태를 가질 수 있다.The contact hole may have a shape that is bent at least once on a plane.
상기 제2 차광부는 적어도 일부가 상기 절연막 위에 배치될 수 있다.At least a portion of the second light blocking part may be disposed on the insulating film.
제1 기판 상에 제1 방향으로 연장된 게이트 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인, 및 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터를 형성하는 단계, 상기 게이트 라인 및 상기 데이터 라인 상에 공통 전극을 형성하는 단계, 상기 공통 전극 상에 절연막을 형성하는 단계, 상기 절연막에 평면상에서 상기 데이터 라인과 실질적으로 동일한 형태를 갖는 컨택홀을 형성하는 단계, 상기 절연막 상에 화소 전극을 형성하는 단계; 및 상기 화소 전극이 형성된 상기 절연막 상에 상기 게이트 라인과 중첩되는 제1 차광부 및 상기 데이터 라인과 중첩되는 제2 차광부를 포함하는 블랙 매트릭스를 형성하는 단계를 포함하며, 상기 제2 차광부는 상기 컨택홀을 통하여 상기 공통 전극과 직접 접촉하게 형성하는 표시 장치 제조 방법을 제공한다.forming a gate line extending in a first direction on a first substrate, a data line extending in a second direction intersecting the first direction, and a thin film transistor connected to the gate line and the data line, the gate line and forming a common electrode on the data line, forming an insulating film on the common electrode, forming a contact hole in the insulating film having substantially the same shape as the data line on a plane, and forming a contact hole on the insulating film. forming a pixel electrode; and forming a black matrix on the insulating film on which the pixel electrode is formed, including a first light-blocking part overlapping the gate line and a second light-blocking part overlapping the data line, wherein the second light-blocking part is connected to the contact. A method of manufacturing a display device is provided in which a display device is formed in direct contact with the common electrode through a hole.
상기 제2 차광부는 평면상에서 상기 데이터 라인과 실질적으로 동일한 형태를 갖게 형성할 수 있다.The second light blocking portion may be formed to have substantially the same shape as the data line on a plane.
상기 제2 차광부는 3㎛ 이상 내지 7㎛ 이하의 폭을 갖게 형성할 수 있다. 상기 컨택홀은 3㎛ 이상 내지 7㎛ 이하의 폭을 갖게 형성할 수 있다.The second light blocking portion may be formed to have a width of 3 μm or more and 7 μm or less. The contact hole may be formed to have a width of 3 ㎛ or more and 7 ㎛ or less.
상기 데이터 라인은 평면상에서 적어도 1회 이상 꺾어진 형태를 갖게 형성할 수 있다.The data line may be formed to have a shape that is bent at least once on a plane.
본 발명에 따른 표시 장치는 데이터 라인과 중첩되는 블랙 매트릭스를 일정 폭 이하로 형성함으로써, 개구율을 향상시킬 수 있다.The display device according to the present invention can improve the aperture ratio by forming a black matrix overlapping with the data line to a certain width or less.
본 발명에 따른 표시 장치는 데이터 라인과 중첩되는 블랙 매트릭스가 절연막을 통하여 공통 전극과 직접 접촉하게 형성하여 블랙 매트릭스의 접착력을 향상시킴으로써, 블랙 매트릭스를 일정 폭 이하로 형성할 수 있다.In the display device according to the present invention, the black matrix overlapping the data line is formed to be in direct contact with the common electrode through an insulating film to improve the adhesion of the black matrix, thereby forming the black matrix to a certain width or less.
본 발명에 따른 표시 장치 제조 방법은 절연막에 드레인 전극을 노출시키는 컨택홀을 형성하는 공정과 동시에 데이터 라인과 중첩하는 공통 전극을 노출시키는 공정을 진행함으로써, 별도의 공정 추가 없이 블랙 매트릭스를 일정 폭 이하로 형성할 수 있다.The display device manufacturing method according to the present invention proceeds with the process of forming a contact hole exposing the drain electrode in the insulating film and simultaneously exposing the common electrode overlapping the data line, thereby forming the black matrix within a certain width without adding a separate process. It can be formed as
도 1은 본 발명의 일실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'을 따라 절단한 단면도이다.
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 표시 장치의 각 구성 요소를 따로 나타낸 평면도들이다.
도 4a 내지 도 4g는 본 발명의 일실시예에 따른 표시 장치 제조 방법을 설명하기 위한 단면도들이다.1 is a plan view of a display device according to an embodiment of the present invention.
Figure 2 is a cross-sectional view taken along line Ⅰ-Ⅰ' of Figure 1.
3A to 3E are plan views separately illustrating each component of a display device according to an embodiment of the present invention.
FIGS. 4A to 4G are cross-sectional views for explaining a method of manufacturing a display device according to an embodiment of the present invention.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 다양한 변경이 가능하고, 여러 가지 형태로 실시될 수 있는 바, 특정의 실시예만을 도면에 예시하고 본문은 이를 주로 설명한다. 그렇다고 하여 본 발명의 범위가 상기 특정한 실시예로 한정되는 것은 아니다. 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 또는 대체물은 본 발명의 범위에 포함되는 것으로 이해되어야 한다.Since the present invention is capable of various modifications and can be implemented in various forms, only specific embodiments are illustrated in the drawings and the text mainly describes them. However, the scope of the present invention is not limited to the above specific embodiments. All changes, equivalents, or substitutes included in the spirit and technical scope of the present invention should be understood to be included in the scope of the present invention.
도면에서, 각 구성요소와 그 형상 등이 간략하게 그려지거나 또는 과장되어 그려지기도 하며, 실제 제품에 있는 구성요소가 표현되지 않고 생략되기도 한다. 따라서, 도면은 발명의 이해를 돕기 위한 것으로 해석되어야 한다. 또한, 동일한 기능을 하는 구성요소는 동일한 부호로 표시된다. In drawings, each component and its shape may be drawn briefly or exaggeratedly, and components present in the actual product may be omitted rather than expressed. Accordingly, the drawings should be interpreted to aid understanding of the invention. Additionally, components that perform the same function are indicated by the same symbol.
어떤 층이나 구성요소가 다른 층이나 구성요소의 '상'에 있다 라고 기재되는 것은 어떤 층이나 구성요소가 다른 층이나 구성요소와 직접 접촉하여 배치된 경우뿐만 아니라, 그 사이에 제3의 층이 개재되어 배치된 경우까지 모두 포함하는 의미이다.A layer or component is described as being 'on' another layer or component not only when a layer or component is placed in direct contact with another layer or component, but also when a third layer is in between. It is meant to include all cases of insertion and arrangement.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 구성요소를 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In this specification, when a part is connected to another part, this includes not only the case where it is directly connected, but also the case where it is electrically connected with another component in between. Additionally, when it is said that a part includes a certain component, this does not mean that other components are excluded, but that other components may be further included, unless specifically stated to the contrary.
본 명세서에서 제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.In this specification, terms such as first, second, and third may be used to describe various components, but these components are not limited by the terms. The above terms are used for the purpose of distinguishing one component from other components. For example, without departing from the scope of the present invention, a first component may be named a second or third component, etc., and similarly, the second or third component may also be named alternately.
본 발명을 명확하게 설명하기 위해 설명과 관계없는 부분은 도면에서 생략되었으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호가 붙여진다.In order to clearly explain the present invention, parts not related to the description have been omitted from the drawings, and identical or similar components are given the same reference numerals throughout the specification.
본 발명의 일실시예에 따른 표시 장치는 액정 표시 장치인 것을 전제로 설명한다. 다만, 본 발명의 적용 범위가 액정 표시 장치에 한정되는 것은 아니며, 예를 들어 본 발명은 유기 발광 표시 장치에도 적용될 수 있다.The description will be made on the assumption that the display device according to an embodiment of the present invention is a liquid crystal display device. However, the scope of application of the present invention is not limited to liquid crystal display devices, and for example, the present invention can also be applied to organic light emitting display devices.
도 1은 본 발명의 일실시예에 따른 표시 장치의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'을 따라 절단한 단면도이다. 도 3a 내지 도 3e는 본 발명의 일실시예에 따른 표시 장치의 각 구성 요소를 따로 나타낸 평면도들이다.FIG. 1 is a plan view of a display device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line I-I' of FIG. 1. 3A to 3E are plan views separately illustrating each component of a display device according to an embodiment of the present invention.
도 1 및 도 2를 참조하면, 본 발명의 일실시예에 따른 표시 장치는 표시 기판(100), 대향 기판(200), 및 표시 기판(100) 및 대향 기판(200) 사이에 배치된 액정층(300)을 포함한다.1 and 2, a display device according to an embodiment of the present invention includes a
표시 기판(100)은 제1 기판(110), 게이트 배선(GL, GE), 제1 절연막(120), 반도체층(SM), 데이터 배선(DL, SE, DE), 제2 절연막(130), 컬러 필터(CF1, CF2, CF3), 보호층(140), 공통 전극(CE), 제3 절연막(150), 화소 전극(PE), 블랙 매트릭스(161, 162) 등을 포함할 수 있다.The
제1 기판(110)은 플라스틱 기판과 같이 광 투과 특성 및 플렉시블 특성을 갖는 절연 기판일 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 기판(110)은 유리 기판과 같은 하드 기판으로 만들어질 수도 있다.The
도 1, 도 2, 및 도 3a를 참조하면, 제1 기판(110) 상에 제1 방향(D1)으로 연장된 게이트 라인(GL), 및 게이트 라인(GL)으로부터 분기된 게이트 전극(GE)을 포함하는 게이트 배선(GL, GE)이 배치될 수 있다.1, 2, and 3A, a gate line GL extending in the first direction D1 on the
게이트 배선(GL, GE)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다.Gate wiring (GL, GE) is made of aluminum-based metals such as aluminum (Al) and aluminum alloys, silver-based metals such as silver (Ag) and silver alloys, copper-based metals such as copper (Cu) and copper alloys, and molybdenum (Mo). ) and molybdenum alloys, molybdenum-based metals, chromium (Cr), titanium (Ti), tantalum (Ta), etc.
또한, 게이트 배선(GL, GE)은 물리적 성질이 다른 두 개 이상의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 예를 들어, 다중막 구조 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(low resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어질 수 있으며, 다른 한 도전막은, ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어질 수 있다.Additionally, the gate wires GL and GE may have a multi-layer structure including two or more conductive films (not shown) with different physical properties. For example, one conductive layer of the multi-layer structure may be made of a low resistivity metal, such as aluminum-based metal, silver-based metal, copper-based metal, etc., to reduce signal delay or voltage drop, and other One conductive film may be made of a material with excellent contact characteristics with indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metal, chromium, titanium, tantalum, etc.
이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막, 알루미늄 하부막과 몰리브덴 상부막 및 티타늄 하부막과 구리 상부막 등을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(GL, GE)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다. 게이트 배선(GL, GE)은 동일한 공정으로 동시에 만들어질 수 있다.Good examples of this combination include a chrome lower film and an aluminum upper film, an aluminum lower film and a molybdenum upper film, and a titanium lower film and a copper upper film. However, the present invention is not limited to this, and the gate wiring (GL, GE) may be made of various metals and conductors. Gate wiring (GL, GE) can be made simultaneously through the same process.
게이트 배선(GL, GE)이 배치된 제1 기판(110) 상에 제1 절연막(120)이 배치될 수 있다. 제1 절연막(120)은 게이트 절연막이라고도 한다. 제1 절연막(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 제1 절연막(120)은 산화 알루미늄, 산화 티타늄, 산화 탄탈륨 또는 산화 지르코늄을 더 포함할 수 있다.A first insulating
제1 절연막(120) 상에 반도체층(SM)이 배치될 수 있다. 반도체층(SM)은 비정질 실리콘(amorphous Silicon)으로 이루어지거나, 또는, 갈륨(Ga), 인듐(In), 주석(Sn), 아연(Zn) 중 적어도 하나 이상의 원소를 포함하는 산화물 반도체(oxide semiconductor)로 이루어 질 수 있다.A semiconductor layer SM may be disposed on the first insulating
예를 들면, 산화물 반도체는 산화 아연(ZnO), 아연-주석 산화물(ZTO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO)로 이루어진 군에서 선택된 적어도 하나 이상을 포함할 수 있다. 도면에 도시되지 않았으나, 반도체층(SM) 상에 오믹 콘택층이 배치될 수 있다.For example, oxide semiconductors include zinc oxide (ZnO), zinc-tin oxide (ZTO), zinc-indium oxide (ZIO), indium oxide (InO), titanium oxide (TiO), and indium-gallium-zinc oxide (IGZO). , and may include at least one selected from the group consisting of indium-zinc-tin oxide (IZTO). Although not shown in the drawing, an ohmic contact layer may be disposed on the semiconductor layer SM.
본 발명의 일실시예에서, 반도체층(SM)은 게이트 전극(GE)과 실질적으로 중첩되는 것으로 도시되어 있으나 이에 한정되는 것은 아니며, 반도체층(SM)은 후술할 데이터 배선과 실질적으로 중첩되게 배치될 수도 있다.In one embodiment of the present invention, the semiconductor layer SM is shown as substantially overlapping the gate electrode GE, but is not limited thereto, and the semiconductor layer SM is disposed to substantially overlap a data line to be described later. It could be.
반도체층(SM)이 배치된 제1 기판(110) 상에 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된 데이터 라인(DL), 데이터 라인(DL)으로부터 분기된 소스 전극(SE), 및 소스 전극(SE)과 이격되어 배치된 드레인 전극(DE)을 포함하는 데이터 배선(DL, SE, DE)이 배치될 수 있다.A data line (DL) extending in a second direction (D2) crossing the first direction (D1) on the
데이터 라인(DL)은 후술할 화소 전극(PE)이 꺾인 형태와 동일하게 꺾인 형태를 가질 수 있다. 즉, 데이터 라인(DL)은 평면상에서 적어도 1회 이상 꺾어진 형태를 가질 수 있다. 예를 들어, 데이터 라인(DL)은 게이트 라인(GL)이 연장된 방향과 수직을 이루는 가상의 기준선과 약 7도 내지 15도의 각도를 갖도록 꺾일 수 있다.The data line DL may have a bent shape identical to the bent shape of the pixel electrode PE, which will be described later. That is, the data line DL may have a shape that is bent at least once on a plane. For example, the data line DL may be bent to have an angle of about 7 to 15 degrees with a virtual reference line perpendicular to the direction in which the gate line GL extends.
데이터 라인(DL)의 제1 방향(D1)으로의 폭(W1)은 3㎛ 이상 내지 4㎛ 이하일 수 있다.The width W 1 of the data line DL in the first direction D1 may be 3 μm or more and 4 μm or less.
데이터 배선(DL, SE, DE)은 전술된 게이트 배선(GL, GE)과 동일한 물질을 포함할 수 있다. 데이터 배선(DL, SE, DE)은 동일한 공정으로 동시에 만들어질 수 있다.The data wires DL, SE, and DE may include the same material as the gate wires GL and GE described above. Data wires (DL, SE, DE) can be made simultaneously in the same process.
게이트 전극(GE), 반도체층(SM), 소스 전극(SE), 및 드레인 전극(DE)은 박막 트랜지스터(T)를 구성한다.The gate electrode (GE), semiconductor layer (SM), source electrode (SE), and drain electrode (DE) constitute a thin film transistor (T).
데이터 배선(DL, SE, DE)이 배치된 제1 기판(110) 상에 제2 절연막(130)이 배치될 수 있다. 제2 절연막(130)은 층간 절연막이라고도 한다. 제2 절연막(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 제2 절연막(130)은 산화 알루미늄, 산화 티타늄, 산화 탄탈륨 또는 산화 지르코늄을 더 포함할 수 있다.A second
제2 절연막(130) 상에 컬러 필터(CF1, CF2, CF3)가 배치될 수 있다. 컬러 필터(CF1, CF2, CF3)는 적색, 녹색, 청색, 원청색(cyan), 원적색(magenta), 원황색(yellow), 및 백색(white) 중 어느 하나일 수 있다. 적색, 녹색, 및 청색, 또는 원청색(cyan), 원적색(magenta), 및 원황색(yellow)과 같은 3개의 기본색이 색을 형성하기 위한 기본 화소군으로 구성될 수 있다.Color filters CF1, CF2, and CF3 may be disposed on the second
컬러 필터(CF1, CF2, CF3)가 배치된 제1 기판(110) 상에 보호층(140)이 배치될 수 있다. 보호층(140)은 실리콘 산화물, 실리콘 질화물, 감광성(photosensitivity)의 유기물 또는 실리콘계 저유전율 절연 물질 등을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 보호층(140)은 1.0㎛ 내지 3.5㎛의 두께를 가질 수 있다.A
도 1, 도 2, 및 도 3b를 참조하면, 보호층(140) 상에 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 면 형태로 제1 기판(110) 전면(全面) 상에 통판으로 배치될 수 있다. 또한, 공통 전극(CE)은 전술한 드레인 전극(DE)에 대응되는 영역에 형성된 개구부(CE_H)를 가질 수 있다.Referring to FIGS. 1, 2, and 3B, a common electrode CE may be disposed on the
공통 전극(CE)의 개구부(CE_H)를 통해 후술할 화소 전극(PE)이 드레인 전극(DE)과 연결될 수 있다.The pixel electrode (PE), which will be described later, may be connected to the drain electrode (DE) through the opening (CE_H) of the common electrode (CE).
공통 전극(CE)은 ITO (indium tin oxide), IZO(indium zinc oxide) 또는 AZO(aluminum zinc oxide)와 같은 투명 도전성 산화물(Transparent Conductive Oxide)로 만들어질 수 있다.The common electrode (CE) may be made of a transparent conductive oxide such as indium tin oxide (ITO), indium zinc oxide (IZO), or aluminum zinc oxide (AZO).
도 1, 도 2, 및 도 3c를 참조하면, 공통 전극(CE)이 배치된 제1 기판(110) 상에 제3 절연막(150)이 배치될 수 있다. 제3 절연막(150)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 제3 절연막(150)은 산화 알루미늄, 산화 티타늄, 산화 탄탈륨 또는 산화 지르코늄을 더 포함할 수 있다.Referring to FIGS. 1, 2, and 3C, the third
제2 절연막(130), 컬러 필터(CF1, CF2, CF3), 보호층(140), 제3 절연막(150)의 일부가 제거되어, 드레인 전극(DE)의 일부를 노출시키는 제1 컨택홀(H1)이 형성되고, 제3 절연막(150)의 일부가 제거되어 공통 전극(CE)의 일부를 노출시키는 제2 컨택홀(H2)이 형성된다.A first contact hole ( H1) is formed, and a portion of the third
제1 컨택홀(H1)은 드레인 전극(DE)에 대응되는 영역에 형성될 수 있으며, 제2 컨택홀(H2)은 데이터 라인(DL)에 대응되는 영역에 형성될 수 있다. 즉, 제2 컨택홀(H2)은 평면상에서 데이터 라인(DL)과 실질적으로 동일한 형태를 가질 수 있다. 예를 들어, 데이터 라인(DL)이 평면상에서 적어도 1회 이상 꺾어진 형태를 갖는 경우, 제2 컨택홀(H2)도 평면상에서 적어도 1회 이상 꺾어진 형태를 가질 수 있다. 제2 컨택홀(H2)의 제1 방향(D1)으로의 폭(W2)은 3㎛ 이상 내지 7㎛ 이하일 수 있다.The first contact hole H1 may be formed in an area corresponding to the drain electrode DE, and the second contact hole H2 may be formed in an area corresponding to the data line DL. That is, the second contact hole H2 may have substantially the same shape as the data line DL on a plane. For example, when the data line DL is bent at least once or more on a plane, the second contact hole H2 may also be bent at least once on a plane. The width W 2 of the second contact hole H2 in the first direction D1 may be 3 μm or more and 7 μm or less.
도 1, 도 2, 및 도 3d를 참조하면, 제3 절연막(150) 상에 화소 전극(PE)가 배치될 수 있다. 화소 전극(PE)은 제1 컨택홀(H1)을 통하여 드레인 전극(DE)과 전기적으로 연결된다.Referring to FIGS. 1, 2, and 3D, a pixel electrode PE may be disposed on the third
화소 전극(PE)은 줄기부 및 줄기부로부터 경사지게 연장된 복수의 가지부들을 포함할 수 있다. 복수의 가지부들은 멀티 도메인을 구현하기 위하여 평면상에서 적어도 1회 이상 꺾어진 형태를 가질 수 있다.The pixel electrode PE may include a stem portion and a plurality of branch portions obliquely extending from the stem portion. The plurality of branches may have a shape bent at least once or more on a plane to implement a multi-domain.
화소 전극(PE)은 투명 도전성 물질로 만들어질 수 있다. 예를 들어, 화소 전극(PE)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide), AZO(aluminum zinc oxide) 등의 투명 도전성 물질로 만들어질 수 있다.The pixel electrode (PE) may be made of a transparent conductive material. For example, the pixel electrode (PE) may be made of a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), or aluminum zinc oxide (AZO).
도 1, 도 2, 및 도 3e를 참조하면, 화소 전극(PE)이 배치된 제1 기판(110) 상에 블랙 매트릭스(161, 162)가 배치될 수 있다.Referring to FIGS. 1, 2, and 3E,
블랙 매트릭스(161, 162)는 크롬산화물(CrOx)과 같은 금속 또는 불투명 유기막 재료, 감광성 조성물 등으로 만들어질 수 있다. 예를 들어, 감광성 조성물은 바인더 수지, 중합성 모노머, 중합성 올리고머, 안료, 분산제, 광 개시제를 포함할 수 있다. 검은색 안료 또는 블랙 수지(black resin) 등이 사용될 수 있다.The
블랙 매트릭스(161, 162)는 게이트 라인(GL)을 따라 게이트 라인(GL)과 중첩되게 배치된 제1 차광부(161), 및 데이터 라인(DL)을 따라 데이터 라인(DL)과 중첩되게 배치된 제2 차광부(162)를 포함할 수 있다.The
제2 차광부(162)는 평면상에서 데이터 라인(DL)과 실질적으로 동일한 형태를 가질 수 있다. 예를 들어, 데이터 라인(DL)이 평면상에서 적어도 1회 이상 꺾어진 형태를 갖는 경우, 제2 차광부(162)도 평면상에서 적어도 1회 이상 꺾어진 형태를 가질 수 있다.The second
제2 차광부(162)는 제3 절연막(150)의 제2 컨택홀(H2)을 통해 공통 전극(CE)과 직접 접촉할 수 있다. 제2 차광부(162)가 공통 전극(CE)과 직접 접촉하는 경우, 제2 차광부(162)가 제3 절연막(150) 상에 배치되는 경우보다 접착력이 우수하다.The second
그 결과, 제2 차광부(162)의 제1 방향(D1)으로의 폭(W3)을 3㎛ 이상 7㎛ 이하로 형성할 수 있기 때문에 개구율을 향상시킬 수 있다. 또한, 제2 차광부(162)는 데이터 라인(DL)과 중첩되게 배치되기 때문에 데이터 라인(DL)에 의한 외광 반사를 방지할 수 있다.As a result, the width W 3 of the second
도 2에서, 제2 차광부(162)는 제3 절연막(150)의 제2 컨택홀(H2)보다 넓은 폭을 갖는 것으로 도시되어 있으나 반드시 이에 한정되는 것은 아니며, 제2 차광부(162)는 제3 절연막(150)의 제2 컨택홀(H2)보다 작은 폭을 가질 수도 있다. 즉, 제2 차광부(162)는 적어도 일부가 제3 절연막(150) 위에 배치되거나 배치되지 않을 수 있다.In FIG. 2, the second
도시되지 않았지만, 컬럼 스페이서(미도시)가 블랙 매트릭스(161, 162) 상에 더 배치될 수 있다. 컬럼 스페이서(미도시)는 블랙 매트릭스(161, 162)와 단일 공정에 의해 동시에 형성될 수 있다.Although not shown, column spacers (not shown) may be further disposed on the
도시되지 않았지만, 화소 전극(PE) 및 블랙 매트릭스(161, 162) 상에 하부 배향막이 배치될 수 있다. 하부 배향막은 수직 배향막일 수 있고, 광반응 물질을 포함할 수 있다.Although not shown, a lower alignment layer may be disposed on the pixel electrode (PE) and the
대향 기판(200)은 제2 기판(210) 및 상부 배향막(220) 등을 포함할 수 있다. 제2 기판(210)은 투명한 유리 또는 플라스틱 등으로 된 절연 기판이다. 제2 기판(210) 상에 상부 배향막(220)이 배치될 수 있다. 상부 배향막은 전술된 하부 배향막과 동일한 물질로 만들어질 수 있다.The opposing
도 4a 내지 도 4g는 본 발명의 일실시예에 따른 표시 장치 제조 방법을 설명하기 위한 단면도들이다.FIGS. 4A to 4G are cross-sectional views for explaining a method of manufacturing a display device according to an embodiment of the present invention.
도 4a를 참조하면, 투명한 유리 또는 플라스틱 등으로 된 제1 기판(110) 상에 게이트 전극(GE)을 포함하는 게이트 배선이 형성된다. 게이트 배선은 동일층에 형성될 수 있으며, 동일한 공정으로 형성될 수 있다.Referring to FIG. 4A, a gate wiring including a gate electrode GE is formed on a
게이트 배선이 형성된 제1 기판(110) 상에 제1 절연막(120)이 형성될 수 있다. 제1 절연막(120)은 화학 기상 증착 공정, 스핀 코팅 공정, 스퍼터링 공정, 진공 증착 공정 및 프린팅 공정 등을 이용하여 형성될 수 있다.A first insulating
제1 절연막(120)이 형성된 제1 기판(110) 상에 게이트 전극(GE)과 중첩되게 반도체층(SM)이 형성될 수 있다. 이어서, 반도체층(SM) 상에 소스 전극(SE), 드레인 전극(DE)을 포함하는 데이터 배선이 형성될 수 있다.The semiconductor layer SM may be formed on the
소스 전극(SE)은 반도체층(SM)의 일단에 중첩되게 형성되며, 드레인 전극(DE)은 소스 전극(SE)과 이격되어 반도체층(SM)의 타단에 중첩되게 형성될 수 있다. 데이터 배선은 동일층에 형성될 수 있으며, 동일한 공정으로 형성될 수 있다.The source electrode SE may be formed to overlap one end of the semiconductor layer SM, and the drain electrode DE may be formed to overlap the other end of the semiconductor layer SM while being spaced apart from the source electrode SE. Data wires may be formed on the same layer and may be formed through the same process.
게이트 전극(GE), 반도체층(SM), 소스 전극(SE), 및 드레인 전극(DE)은 박막 트랜지스터(T)를 구성한다.The gate electrode (GE), semiconductor layer (SM), source electrode (SE), and drain electrode (DE) constitute a thin film transistor (T).
이어서, 데이터 배선이 형성된 제1 기판(110) 상에 제2 절연막(130)이 형성될 수 있다. 제2 절연막(130)은 화학 기상 증착 공정, 스핀 코팅 공정, 스퍼터링 공정, 진공 증착 공정 및 프린팅 공정 등을 이용하여 형성될 수 있다.Subsequently, the second
도 4b를 참조하면, 제2 절연막(130) 상에 컬러 필터(CF1, CF2, CF3)가 형성될 수 있다. 이어서, 컬러 필터(CF1, CF2, CF3) 상에 보호층(140)이 도포될 수 있다. 보호층(140)은 화학 기상 증착 공정, 스핀 코팅 공정, 스퍼터링 공정, 진공 증착 공정 및 프린팅 공정 등을 이용하여 형성될 수 있다.Referring to FIG. 4B, color filters CF1, CF2, and CF3 may be formed on the second
도 4c를 참조하면, 보호층(140)이 형성된 제1 기판(110)의 전면(全面) 상에 공통 전극(CE)이 형성될 수 있다. 공통 전극(CE)의 드레인 전극(DE)에 대응되는 영역에 개구부(CE_H)가 형성될 수 있다.Referring to FIG. 4C, a common electrode (CE) may be formed on the entire surface of the
도 4d를 참조하면, 공통 전극(CE)이 형성된 제1 기판(110) 상에 제3 절연막(150)이 형성될 수 있다. 제3 절연막(150)은 화학 기상 증착 공정, 스핀 코팅 공정, 스퍼터링 공정, 진공 증착 공정 및 프린팅 공정 등을 이용하여 형성될 수 있다.Referring to FIG. 4D, a third
도 4e를 참조하면, 제2 절연막(130), 컬러 필터(CF2), 보호층(140), 및 제3 절연막(150)을 관통하여 드레인 전극(155)의 일부를 노출시키는 제1 컨택홀(H1), 및 제3 절연막(150)을 관통하여 공통 전극(CE)의 일부를 노출시키는 제2 컨택홀(H2)이 형성될 수 있다.Referring to FIG. 4E, a first contact hole ( H1), and a second contact hole H2 that penetrates the third
제1 컨택홀(H1), 및 제2 컨택홀(H2)은 동일한 공정으로 형성될 수 있다.The first contact hole H1 and the second contact hole H2 may be formed through the same process.
제1 컨택홀(H1), 및 제2 컨택홀(H2)은 예를 들어, 식각 공정을 이용하여 형성될 수 있다.The first contact hole H1 and the second contact hole H2 may be formed using, for example, an etching process.
제2 컨택홀(H2)은 평면상에서 데이터 라인(DL)과 실질적으로 동일한 형태로 형성될 수 있다. 예를 들어, 데이터 라인(DL)이 평면상에서 적어도 1회 이상 꺾어진 형태를 갖는 경우, 제2 컨택홀(H2)도 평면상에서 적어도 1회 이상 꺾어진 형태로 형성될 수 있다. 또한, 제2 컨택홀(H2)의 폭(W2)은 3㎛ 이상 내지 7㎛ 이하로 형성될 수 있다.The second contact hole H2 may be formed to have substantially the same shape as the data line DL on a plane surface. For example, when the data line DL has a shape that is bent at least once or more on a plane, the second contact hole H2 may also be formed in a shape that is bent at least once or more on a plane. Additionally, the width (W 2 ) of the second contact hole (H2) may be formed from 3 ㎛ or more to 7 ㎛ or less.
도 4f를 참조하면, 제3 절연막(150) 상에 화소 전극(PE)이 형성될 수 있다. 화소 전극(PE)은 제1 컨택홀(H1)을 통하여 드레인 전극(DE)과 전기적으로 연결되게 형성될 수 있다.Referring to FIG. 4F, a pixel electrode (PE) may be formed on the third
도 4g를 참조하면, 화소 전극(PE)이 형성된 제3 절연막(150) 상에 게이트 라인(GL)과 중첩되는 제1 차광부(161), 및 데이터 라인(DL)과 중첩되는 제2 차광부(162)가 형성될 수 있다.Referring to FIG. 4G, on the third
제2 차광부(162)는 제2 컨택홀(H2)을 통하여 공통 전극(CE)과 직접 접촉되게 형성될 수 있다.The second
제2 차광부(162)는 평면상에서 데이터 라인(DL)과 실질적으로 동일한 형태로 형성될 수 있다. 예를 들어, 데이터 라인(DL)이 평면상에서 적어도 1회 이상 꺾어진 형태를 갖는 경우, 제2 차광부(162)도 평면상에서 적어도 1회 이상 꺾어진 형태로 형성될 수 있다. 또한, 제2 차광부(162)의 폭(W3)은 3㎛ 이상 내지 7㎛ 이하로 형성될 수 있다.The second
제2 차광부(162)는 적어도 일부가 제3 절연막(150) 위에 배치되거나 배치되지 않게 형성될 수 있다.At least a portion of the second
본 발명에 따른 표시 장치는 데이터 라인과 중첩되는 블랙 매트릭스를 일정 폭 이하로 형성함으로써, 개구율을 향상시킬 수 있다.The display device according to the present invention can improve the aperture ratio by forming a black matrix overlapping with the data line to a certain width or less.
본 발명에 따른 표시 장치는 데이터 라인과 중첩되는 블랙 매트릭스가 절연막을 통하여 공통 전극과 직접 접촉하게 형성하여 블랙 매트릭스의 접착력을 향상시킴으로써, 블랙 매트릭스를 일정 폭 이하로 형성할 수 있다.In the display device according to the present invention, the black matrix overlapping the data line is formed to be in direct contact with the common electrode through an insulating film to improve the adhesion of the black matrix, thereby forming the black matrix to a certain width or less.
본 발명에 따른 표시 장치 제조 방법은 절연막에 드레인 전극을 노출시키는 컨택홀을 형성하는 공정과 동시에 데이터 라인과 중첩하는 공통 전극을 노출시키는 공정을 진행함으로써, 별도의 공정 추가 없이 블랙 매트릭스를 일정 폭 이하로 형성할 수 있다.The display device manufacturing method according to the present invention proceeds with the process of forming a contact hole exposing the drain electrode in the insulating film and simultaneously exposing the common electrode overlapping the data line, thereby forming the black matrix within a certain width without adding a separate process. It can be formed as
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is commonly known in the technical field to which the present invention pertains that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be clear to those who have the knowledge of.
100: 표시 기판
200: 대향 기판
300: 액정층100: display board
200: opposing substrate
300: Liquid crystal layer
Claims (15)
상기 제1 기판 상에 배치되며, 제1 방향으로 연장된 게이트 라인;
상기 게이트 라인 상에 절연되어 배치되며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인;
상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터;
상기 게이트 라인 및 상기 데이터 라인 상에 배치된 공통 전극;
상기 공통 전극 상에 배치된 절연막;
상기 절연막 상에 배치되며, 상기 절연막을 통하여 상기 박막 트랜지스터에 연결된 화소 전극; 및
상기 화소 전극 상에 배치된 블랙 매트릭스;를 포함하며,
상기 블랙 매트릭스는 상기 게이트 라인과 중첩되는 제1 차광부; 및
상기 데이터 라인과 중첩되는 제2 차광부;를 포함하며,
상기 절연막은 상기 공통 전극을 노출시키는 적어도 하나 이상의 컨택홀을 갖고,
상기 컨택홀 및 상기 제2 차광부는 평면상에서 상기 데이터 라인과 실질적으로 동일한 형태를 갖고,
상기 제2 차광부는 상기 컨택홀을 통하여 상기 공통 전극과 직접 접촉하는 표시 장치.first substrate;
a gate line disposed on the first substrate and extending in a first direction;
a data line insulated from the gate line and extending in a second direction intersecting the first direction;
a thin film transistor connected to the gate line and the data line;
a common electrode disposed on the gate line and the data line;
an insulating film disposed on the common electrode;
a pixel electrode disposed on the insulating film and connected to the thin film transistor through the insulating film; and
It includes a black matrix disposed on the pixel electrode,
The black matrix includes a first light blocking portion overlapping the gate line; and
It includes a second light blocking portion overlapping the data line,
The insulating film has at least one contact hole exposing the common electrode,
The contact hole and the second light blocking portion have substantially the same shape as the data line on a plane,
The second light blocking portion is in direct contact with the common electrode through the contact hole.
상기 게이트 라인 및 상기 데이터 라인 상에 공통 전극을 형성하는 단계;
상기 공통 전극 상에 절연막을 형성하는 단계;
상기 절연막에 평면상에서 상기 데이터 라인과 실질적으로 동일한 형태를 갖는 컨택홀을 형성하는 단계;
상기 절연막 상에 화소 전극을 형성하는 단계; 및
상기 화소 전극이 형성된 상기 절연막 상에 상기 게이트 라인과 중첩되는 제1 차광부 및 상기 데이터 라인과 중첩되는 제2 차광부를 포함하는 블랙 매트릭스를 형성하는 단계;를 포함하며,
상기 제2 차광부는 상기 컨택홀을 통하여 상기 공통 전극과 직접 접촉하게 형성하고,
상기 컨택홀 및 상기 제2 차광부는 평면상에서 상기 데이터 라인과 실질적으로 동일한 형태를 갖는 표시 장치 제조 방법.forming a gate line extending in a first direction, a data line extending in a second direction intersecting the first direction, and a thin film transistor connected to the gate line and the data line on a first substrate;
forming a common electrode on the gate line and the data line;
forming an insulating film on the common electrode;
forming a contact hole in the insulating film having substantially the same shape as the data line on a plane;
forming a pixel electrode on the insulating film; and
Forming a black matrix including a first light-shielding portion overlapping the gate line and a second light-shielding portion overlapping the data line on the insulating film on which the pixel electrode is formed,
The second light blocking portion is formed to directly contact the common electrode through the contact hole,
The contact hole and the second light blocking portion have substantially the same shape as the data line on a plane.
The method of manufacturing a display device according to claim 11, wherein the data line is formed to have a shape that is bent at least once in a plane.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160087602A KR102602162B1 (en) | 2016-07-11 | 2016-07-11 | Display device and munufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160087602A KR102602162B1 (en) | 2016-07-11 | 2016-07-11 | Display device and munufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180007043A KR20180007043A (en) | 2018-01-22 |
KR102602162B1 true KR102602162B1 (en) | 2023-11-14 |
Family
ID=61094944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160087602A KR102602162B1 (en) | 2016-07-11 | 2016-07-11 | Display device and munufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102602162B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022084146A (en) * | 2020-11-26 | 2022-06-07 | 株式会社ジャパンディスプレイ | Display device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140211118A1 (en) * | 2012-09-24 | 2014-07-31 | Xiamen Tianma Micro-Electronics Co., Ltd. | Tft array substrate and manufacturing method thereof and liquid crystal display device |
JP2014197238A (en) * | 2014-07-22 | 2014-10-16 | 株式会社ジャパンディスプレイ | Liquid crystal display panel |
-
2016
- 2016-07-11 KR KR1020160087602A patent/KR102602162B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140211118A1 (en) * | 2012-09-24 | 2014-07-31 | Xiamen Tianma Micro-Electronics Co., Ltd. | Tft array substrate and manufacturing method thereof and liquid crystal display device |
JP2014197238A (en) * | 2014-07-22 | 2014-10-16 | 株式会社ジャパンディスプレイ | Liquid crystal display panel |
Also Published As
Publication number | Publication date |
---|---|
KR20180007043A (en) | 2018-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102531664B1 (en) | Display device | |
KR102570314B1 (en) | Display device and manufacturing method the same | |
CN107290904B (en) | Display device | |
KR20120014749A (en) | Display substrate, display device comprising the same and method of manufacturing the same | |
US10203578B2 (en) | Display panel having higher transmittance and manufacturing method thereof | |
KR102542844B1 (en) | Display device and manufacturing method the same | |
CN107526224B (en) | Display device | |
KR102490373B1 (en) | Display device and manufacturing method the same | |
KR20170052801A (en) | Display device and manufacturing method thereof | |
CN107272274B (en) | Display substrate | |
CN107526220B (en) | Display device and method for manufacturing the same | |
KR102484136B1 (en) | Display substrate, liquid crystal display comprising the same, and manufacturing method the same | |
KR20160128518A (en) | Display device and manufacturing method thereof | |
KR20150005053A (en) | Array substrate and liquid crystal display panel having the same | |
KR102314743B1 (en) | Liquid crystal display device | |
KR102602162B1 (en) | Display device and munufacturing method thereof | |
KR102315207B1 (en) | Display device and manufacturing method thereof | |
KR20180063414A (en) | Display device | |
KR20170012752A (en) | Liquid crystal display device and method of manufacturing the same | |
US20180341137A1 (en) | Display device | |
KR20080069798A (en) | Liquid crystal display | |
KR102228900B1 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR102329294B1 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR20150143947A (en) | Display substrate and method of manufacturing the same | |
KR20110118360A (en) | Display substrate and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |