KR102585144B1 - 로컬 전계에 기초하여 패터닝 프로세스의 모델에서 타겟 피처를 조정하는 방법 - Google Patents

로컬 전계에 기초하여 패터닝 프로세스의 모델에서 타겟 피처를 조정하는 방법 Download PDF

Info

Publication number
KR102585144B1
KR102585144B1 KR1020217017378A KR20217017378A KR102585144B1 KR 102585144 B1 KR102585144 B1 KR 102585144B1 KR 1020217017378 A KR1020217017378 A KR 1020217017378A KR 20217017378 A KR20217017378 A KR 20217017378A KR 102585144 B1 KR102585144 B1 KR 102585144B1
Authority
KR
South Korea
Prior art keywords
target
local electric
electric field
computer system
design
Prior art date
Application number
KR1020217017378A
Other languages
English (en)
Other versions
KR20210076995A (ko
Inventor
리차드 요하네스 프란치스코스 반 하렌
레옹 폴 반 디크
옥타이 일드름
오리온 조나단 피에르 모우라일레
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20210076995A publication Critical patent/KR20210076995A/ko
Application granted granted Critical
Publication of KR102585144B1 publication Critical patent/KR102585144B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70675—Latent image, i.e. measuring the image of the exposed resist prior to development

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

패터닝 프로세스에 대해 추정된 로컬 전계들에 기초하여 패터닝 프로세스의 모델에서 타겟 피처를 조정하는 방법이 기재되어 있다. 상기 방법은 관심 마스크 스택 영역을 획득하는 단계를 포함한다. 관심 마스크 스택 영역은 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성을 갖는다. 관심 마스크 스택 영역은 타겟 피처를 포함한다. 상기 방법은 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성을 기초로 로컬 전계를 추정하는 단계를 포함한다. 로컬 전계는 타겟 피처에 근접한 관심 마스크 스택 영역의 부분에 대해 추정된다. 상기 방법은 추정된 로컬 전계에 기초하여 타겟 피처를 조정하는 단계를 포함한다.

Description

로컬 전계에 기초하여 패터닝 프로세스의 모델에서 타겟 피처를 조정하는 방법
관련 출원에 대한 상호 참조
본 출원은 2018년 12월 7일자로 제출되고 그 전체가 본 명세서에 참조로 편입되어 있는 EP 출원 18211056.9의 우선권을 주장한다.
기술 분야
본 명세서의 기재는 일반적으로 마스크 제조 및 패터닝 프로세스에 관한 것이다. 보다 구체적으로, 본 기재는 패터닝 프로세스에 대해 추정된 로컬 전계들에 기초하여 패터닝 프로세스의 모델에서 타겟 피처를 조정하기 위한 장치 및 방법에 관한 것이다.
예를 들면, 집적 회로(integrated circuits: IC)의 제조에 리소그래피 투영 장치가 사용될 수 있다. 이러한 경우에, 패터닝 디바이스(예를 들면, 마스크)는 IC의 개별 층("설계 레이아웃")에 대응하는 패턴을 포함하거나 제공할 수 있으며, 이 패턴은 패터닝 디바이스 상의 패턴을 통해 타겟부를 조사하는 것과 같은 방법에 의해 방사선 감수성 재료("레지스트")의 층으로 코팅된 기판(예를 들면, 실리콘 웨이퍼) 상의 (예를 들면, 하나 이상의 다이를 포함하는) 타겟부에 전사될 수 있다. 일반적으로 단일 기판은, 한 번에 하나의 타겟부씩 리소그래피 투영 장치에 의해 패턴이 연속적으로 전사되는 복수의 인접한 타겟부를 포함한다. 일 유형의 리소그래피 투영 장치들에서는, 패터닝 디바이스 전체 상의 패턴이 한 번의 수행으로 하나의 타겟부에 전사된다. 이러한 장치는 통상적으로 스테퍼(stepper)로 지칭된다. 통상적으로 스텝 앤드 스캔(step-and-scan) 장치로 지칭되는 대체 장치에서는, 기판을 주어진 기준 방향("스캐닝" 방향)에 평행하게 또는 역평행(anti-parallel)하게 동기화하여 이동시키는 동안 투영 빔이 이 기준 방향으로 패터닝 디바이스 위를 스캐닝한다. 패터닝 디바이스 상의 패턴의 상이한 부분들이 점진적으로 하나의 타겟부에 전사된다. 일반적으로, 리소그래피 투영 장치는 저감비(reduction ratio) M(예를 들면, 4)을 갖게 되므로, 기판이 이동되는 속도 F는 투영 빔이 패터닝 디바이스를 스캔하는 속도의 1/M 배가 되게 된다. 본 명세서에 기재된 리소그래피 디바이스들에 관한 추가 정보는, 예를 들면 본 명세서에 참조로 통합되는 US 6,046,792로부터 얻어질 수 있다.
패터닝 디바이스로부터 기판으로 패턴을 전사하기 전에, 기판은 프라이밍(priming), 레지스트 코팅, 및 소프트 베이크(soft bake)와 같은 다양한 절차를 거칠 수 있다. 노광 후에, 기판은 노광 후 베이크(post-exposure bake: PEB), 현상(development), 하드 베이크(hard bake), 및 전사된 패턴의 측정/검사와 같은 다른 절차들("노광 후 절차들")을 거칠 수 있다. 이 일련의 절차는 디바이스, 예를 들면 IC의 개별 층을 제작하기 위한 기초로 이용된다. 기판은 그리고 나서 에칭, 이온 주입(도핑), 금속화(metallization), 산화, 화학 기계적 연마 등과 같은 다양한 프로세스를 거칠 수 있는데, 이들 모두는 디바이스의 개별 층을 완성하기 위한 것이다. 디바이스에 여러 층이 필요한 경우, 전체 절차 또는 그 변형이 각 층에 대해 반복된다. 최종적으로, 기판 상의 각 타겟부에 디바이스가 존재하게 된다. 이들 디바이스는 그리고 나서 다이싱(dicing) 또는 소잉(sawing)과 같은 기법에 의해 서로 분리되며, 개별 디바이스들은 캐리어에 장착하거나, 핀에 연결되는 등이 이루어질 수 있다.
그래서, 반도체 디바이스와 같은 디바이스를 제조하는 것은 전형적으로 디바이스의 다양한 피처들(features) 및 복수의 층을 형성하기 위해 다수의 제작 프로세스를 사용하여 기판(예를 들면, 반도체 웨이퍼)을 처리하는 것을 포함한다. 이러한 층들 및 피처들은 전형적으로, 예를 들면 퇴적, 리소그래피, 에칭, 화학 기계적 연마, 및 이온 주입을 사용하여 제조 및 처리된다. 복수의 디바이스가 기판 상의 복수의 다이 상에서 제조되며, 그리고 나서 개별 디바이스로 분리될 수 있다. 이 디바이스 제조 프로세스는 패터닝 프로세스로 여겨질 수 있다. 패터닝 프로세스는 패터닝 디바이스 상의 패턴을 기판으로 전사하기 위해 리소그래피 장치 내의 패터닝 디바이스를 사용하는 광학 및/또는 나노임프린트 리소그래피와 같은 패터닝 스텝을 포함하며, 전형적으로, 하지만 선택적으로, 현상 장치에 의한 레지스트 현상, 베이크 툴을 사용한 기판의 베이킹, 에칭 장치를 사용한 패턴을 사용한 에칭 등과 같은 하나 이상의 관련 패턴 처리 스텝들을 포함한다.
언급한 바와 같이, 리소그래피는 IC들과 같은 디바이스의 제조에 있어서 중심적인 스텝이며, 기판들 상에 형성되는 패턴들은 마이크로프로세서, 메모리 칩 등과 같은 디바이스들의 기능 요소들(functional elements)을 규정한다. 유사한 리소그래피 기법들이 또한 평판 디스플레이, MEMS(micro-electromechanical systems: 미세 전자기계 시스템) 및 기타 디바이스들의 형성에 사용된다.
반도체 제조 프로세스가 계속 진보함에 따라, 통상적으로 "무어의 법칙"으로 지칭되는 추세에 따라 디바이스 당 트랜지스터와 같은 기능 요소들의 양은 수십 년 동안 꾸준히 증가하고 있는 한편 기능 요소들의 치수는 지속적으로 감소되고 있다. 현재의 기술 상태에서는, 심자외선(deep-ultraviolet) 조명 소스로부터의 조명을 사용하여 설계 레이아웃을 기판에 투영하며, 그에 따라 100 ㎚ 훨씬 미만의, 즉 조명 소스(예를 들면, 193 ㎚의 조명 소스)로부터의 방사선의 파장의 절반 미만의 치수를 갖는 개별 기능 요소들을 생성하는 리소그래피 투영 장치를 사용하여 디바이스들의 층들이 제조된다.
리소그래피 투영 장치의 고전적인 분해능 한계보다 더 작은 치수를 갖는 피처들이 프린트되는 이 프로세스는 분해능 공식 CD = k1×λ/NA에 따라 통상적으로 낮은 k1의 리소그래피로 알려져 있는데, 여기서 λ는 사용되는 방사선의 파장(현재 대부분의 경우 248 ㎚ 또는 193 ㎚)이고, NA는 리소그래피 투영 장치에서 투영 광학계의 개구수(numerical aperture)이며, CD는 "임계 치수" - 일반적으로는 프린트되는 최소의 피처 크기 - 이고, k1은 실험적 분해능 계수이다. 일반적으로, k1이 작을수록 특정의 전기적 기능 및 성능을 달성하기 위해 회로 설계자에 의해 계획된 형상 및 치수와 유사한 패턴을 기판 상에 재현하기가 더 어려워진다. 이러한 어려움을 극복하기 위해, 정교한 미세 튜닝 스텝들이 리소그래피 투영 장치, 설계 레이아웃, 또는 패터닝 디바이스에 적용된다. 이들은 예를 들면, NA 및 광 코히어런스 세팅(optical coherence settings)의 최적화, 맞춤형 조명 방식(customized illumination schemes), 위상 쉬프팅 패터닝 디바이스의 사용, 설계 레이아웃에서의 광학 근접 보정(optical proximity correction: OPC, "광학 및 프로세스 보정"으로 지칭되기도 함), 또는 일반적으로 "분해능 강화 기법"(resolution enhancement techniques: RET)으로 정의되는 다른 방법을 포함하나, 이에 국한되지 않는다. 본 명세서에서 사용되는 "투영 광학계"라는 용어는 예를 들면, 굴절 광학계, 반사 광학계, 개구 및 반사굴절 광학계를 포함하는 다양한 유형의 광학 시스템을 포괄하는 것으로 폭넓게 해석되어야 한다. "투영 광학계"라는 용어는 집합적으로 또는 단독으로, 방사선의 투영 빔을 지향, 성형, 또는 제어하기 위해 이들 설계 유형 중 임의의 것에 따라 작동하는 컴포넌트들을 또한 포함할 수 있다. "투영 광학계"라는 용어는 광학 컴포넌트가 리소그래피 투영 장치의 광 경로 상의 어디에 위치하는지에 상관없이 리소그래피 투영 장치 내의 임의의 광학 컴포넌트를 포함할 수 있다. 투영 광학계는 방사선이 패터닝 디바이스를 통과하기 전에 소스로부터의 방사선을 성형, 조정, 및/또는 투영하기 위한 광학 컴포넌트들, 및/또는 방사선이 패터닝 디바이스를 통과한 후에 방사선을 성형, 조정, 및/또는 투영하기 위한 광학 컴포넌트들을 포함할 수 있다. 투영 광학계는 일반적으로 소스와 패터닝 디바이스는 제외한다.
실시예에 따르면, 패터닝 프로세스에 대해 추정된 로컬 전계들에 기초하여 패터닝 프로세스의 모델에서 타겟 피처를 조정하는 방법이 제공된다. 상기 방법은 하드웨어 컴퓨터 시스템으로 관심 마스크 스택 영역을 획득하는 단계를 포함한다. 관심 마스크 스택 영역은 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성을 갖는다. 관심 마스크 스택 영역은 타겟 피처를 포함한다. 상기 방법은 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성을 기초로 하드웨어 컴퓨터 시스템으로 로컬 전계를 추정하는 단계를 포함한다. 로컬 전계는 타겟 피처에 근접한 관심 마스크 스택 영역의 부분에 대해 추정된다. 상기 방법은 추정된 로컬 전계에 기초하여 하드웨어 컴퓨터 시스템에 의해 타겟 피처를 조정하는 단계를 포함한다.
실시예에서, 추정된 로컬 전계에 기초하여 타겟 피처를 조정하는 단계는 하드웨어 컴퓨터 시스템에 의해, 패터닝 프로세스의 에칭 중에 타겟 피처에 대한 추정된 로컬 전계의 영향, 또는 에칭에 대한 추정된 로컬 전계 및 타겟 피처의 영향을 결정하는 단계, 및 에칭 중에 타겟 피처에 대한 추정된 영향에 기초하여 하드웨어 컴퓨터 시스템에 의해 타겟 피처를 조정하는 단계를 포함한다.
실시예에서, 타겟 피처에 대한 추정된 로컬 전계의 영향을 결정하는 단계는 하드웨어 컴퓨터 시스템에 의해, 타겟 피처에 근접한 관심 마스크 스택 영역의 부분의 도전성 컴포넌트들 상의 이미지 전하(image charge)를 결정하는 단계, 및/또는 로컬 전계를 결정하기 위해 하드웨어 컴퓨터 시스템에 의해 푸아송 방정식(Poisson's Equation)을 푸는 단계를 포함한다.
실시예에서, 타겟 피처는 계측 타겟 설계이다. 실시예에서, 상기 방법은 하드웨어 컴퓨터 시스템에 의해, 로컬 전계를 추정하는 단계 및 계측 타겟 설계를 강화하기 위해 타겟 피처를 1 회 이상 조정하는 단계를 반복적으로 반복하는(iteratively repeating) 단계를 포함한다. 실시예에서, 상기 방법은 패터닝 프로세스의 포토레지스트 현상 후에 측정된 오버레이(현상 후 검사(after development inspection) - ADI)와 에칭 후에 측정된 오버레이(에칭 후 검사 후(after etch inspection) - AEI) 사이의 추정된 차(estimated difference)를 저감하기 위해 하드웨어 컴퓨터 시스템으로 계측 타겟 설계를 강화하는 단계를 더 포함한다. 실시예에서, ADI와 AEI 사이의 차는 오버레이 패널티(ADI-AEI)이다. 실시예에서, 상기 방법은 하드웨어 컴퓨터 시스템으로 AEI 오버레이 측정에 대한 수정을 결정하는 단계, 및/또는 강화된 계측 타겟 설계에 기초하여 AEI 오버레이 측정을 결정하는 단계를 더 포함한다.
실시예에서, 계측 타겟 설계를 강화하기 위해 타겟 피처를 1 회 이상 조정하는 단계는 하드웨어 컴퓨터 시스템에 의해 계측 타겟 피처들의 서로에 대한 배치, 마스크 레이아웃 설계의 다른 피처들에 대해 계측 타겟의 배치를 조정하는 단계, 또는 하드웨어 컴퓨터 시스템에 의해 하나 이상의 더미 피처(dummy features)를 계측 타겟 설계에 추가하는 단계 중 하나 이상을 포함한다.
실시예에서, 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 층 특성들, 스택 설계 규칙들, 또는 층 통합 요건들 중 하나 이상을 포함하는 스택 특성들을 포함한다.
실시예에서, 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 상단 격자 설계, 콘트라스트, 또는 하단 격자 설계 중 하나 이상을 포함하는 계측 타겟 설계 특성들을 포함한다.
실시예에서, 타겟 피처는 마스크 레이아웃 설계이다. 실시예에서, 상기 방법은 하드웨어 컴퓨터 시스템에 의해, 로컬 전계를 추정하는 단계 및 마스크 레이아웃 설계를 강화하기 위해 타겟 피처를 1 회 이상 조정하는 단계를 반복적으로 반복하는(iteratively repeating) 단계를 더 포함한다.
실시예에서, 마스크 레이아웃 설계를 강화하기 위해 타겟 피처를 1 회 이상 조정하는 단계는 하드웨어 컴퓨터 시스템에 의해 마스크 레이아웃 설계에서의 피처 배치를 조정하는 단계, 또는 하드웨어 컴퓨터 시스템에 의해 하나 이상의 더미 피처를 마스크 레이아웃 설계에 추가하는 단계 중 하나 이상을 포함한다.
실시예에서, 마스크 레이아웃 설계를 강화하기 위해 타겟 피처를 1 회 이상 조정하는 단계는 (1) 하드웨어 컴퓨터 시스템에 의해 엣지 배치를 결정하는 단계, (2) 하드웨어 컴퓨터 시스템에 의해 엣지 배치에 기초하여 패터닝 프로세스의 에칭 중에 마스크 레이아웃 설계에 대한 추정된 로컬 전계의 영향을 결정하는 단계, (3) 엣지 배치에 기초하여 추정된 영향에 기초하여 하드웨어 컴퓨터 시스템에 의해 마스크 레이아웃 설계를 조정하는 단계를 포함한다.
실시예에서, 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 피처들의 서로에 대한 배치, 개별 층들의 도전성 부분들의 서로에 대한 근접도, 또는 패터닝 프로세스의 모델에서 웨이퍼의 엣지 및/또는 중심에 대한 관심 마스크 스택 영역의 위치를 포함하는 마스크 레이아웃 설계 특성들을 포함한다.
실시예에서, 상기 방법은 사용자에 의한 검토를 위해 추정된 로컬 전계 및/또는 타겟 피처에 대한 추정된 로컬 전계의 영향의 표시자를 하드웨어 컴퓨터 시스템에 의해 출력하는 단계; 사용자가 원하는 타겟 피처에 대한 조정을 나타내는 엔트리 및/또는 선택을 사용자로부터 하드웨어 컴퓨터 시스템에 의해 수신하는 단계; 및 추정된 로컬 전계 및 원하는 조정에 기초하여 하드웨어 컴퓨터 시스템에 의해 타겟 피처를 조정하는 단계를 더 포함한다.
실시예에서, 상기 방법은 3 차원 계측을 용이하게 하기 위해 추정된 로컬 전계에 기초하여 하드웨어 컴퓨터 시스템에 의해 타겟 피처를 조정하는 단계를 더 포함한다.
다른 실시예에 따르면, 컴퓨터 프로그램 제품이 제공된다. 컴퓨터 프로그램 제품은 명령어들 - 명령어들은 컴퓨터에 의해 실행될 때 전술한 방법을 구현함 - 이 기록된 비일시적 컴퓨터 가독 매체를 포함한다.
상기 양태들 및 다른 양태들과 특징들은 첨부 도면들과 연계하여 다음의 구체적인 실시예들의 설명을 검토함에 따라 본 기술분야의 통상의 기술자에게 분명해질 것이다.
도 1은 실시예에 따른 리소그래피 장치를 개략적으로 묘사한다.
도 2는 실시예에 따른 리소그래피 셀 또는 클러스터의 실시예를 개략적으로 묘사한다.
도 3은 실시예에 따른 예시적인 검사 장치 및 계측 기법을 개략적으로 묘사한다.
도 4는 실시예에 따른 예시적인 검사 장치를 개략적으로 묘사한다.
도 5는 실시예에 따른, 검사 장치의 조명 스팟과 계측 타겟 사이의 관계를 도시한다.
도 6은 실시예에 따른, 측정 데이터를 기초로 복수의 관심 변수를 도출하는 프로세스를 개략적으로 묘사한다.
도 7a는 실시예에 따른, '제어를 위한 설계' 프로세스 플로의 다양한 단계를 나타내는 플로차트이다.
도 7b는 실시예에 따른, 시각화를 위한 다양한 단계를 나타내는 블록도이다.
도 7c는 실시예에 따른, '제어를 위한 설계' 프로세스가 어떻게 프로세스 교란에 대해 강고한 계측 타겟 설계를 결정하는지를 나타내는 플로차트이다.
도 8a는 실시예에 따른 웨이퍼 및 포커스 링과 관련된 글로벌 전계를 도시한다.
도 8b는 실시예에 따른, 웨이퍼 상의 모델링된 디바이스 구조들 및 매립된 도전성 웨이퍼 층에 의해 영향을 받는 로컬 전계가 계측 타겟들 또는 기타 에칭 대상 피처에 미치는 영향을 도시한다.
도 9a는 실시예에 따른, 웨이퍼 스택의 부분의 층들의 2 개의 모델링된 단면을 도시한다.
도 9b는 실시예에 따른, 웨이퍼 스택의 다른 부분의 층들의 2 개의 모델링된 단면을 도시한다.
도 9c는 실시예에 따른, 웨이퍼 스택의 다른 부분의 층들의 2 개의 모델링된 단면을 도시한다.
도 9d는 실시예에 따른, 웨이퍼 스택의 다른 부분의 층들의 다른 모델링된 단면을 도시한다.
도 9e는 실시예에 따른, 계측 타겟의 해당 부분과 관련된 로컬 전계를 기초로 격자 설계에 하위구조들(substructures) 및/또는 더미 피처들(dummy feature)을 추가함으로써 본 시스템들 및/또는 방법들을 사용하여 강화된 계측 타겟의 일부의 층들의 2 개의 모델링된 단면을 도시한다.
도 10은 실시예에 따른, 패터닝 프로세스에 대해 추정된 로컬 전계들에 기초하여 패터닝 프로세스의 모델에서 타겟 피처(예를 들면, 계측 타겟 설계)를 조정하기 위한 방법을 도시한다.
도 11은 실시예에 따른, 패터닝 프로세스에 대해 추정된 로컬 전계들에 기초하여 패터닝 프로세스의 모델에서 타겟 피처(예를 들면, 마스크 레이아웃 설계)를 조정하기 위한 다른 방법을 도시한다.
도 12는 실시예에 따른 예시적인 컴퓨터 시스템의 블록도이다.
도 13은 실시예에 따른, 도 1과 유사한 리소그래피 투영 장치의 개략도이다.
도 14는 실시예에 따른, 도 13의 장치의 보다 상세한 도면이다.
도 15는 실시예에 따른, 도 13 및 도 14의 장치의 소스 컬렉터 모듈(SO)의 보다 상세한 도면이다.
본 명세서의 기재는 일반적으로 마스크 제조 및 패터닝 프로세스에 관한 것이다. 보다 구체적으로, 본 기재는 패터닝 프로세스에 대해 추정된 로컬 전계들에 기초하여 패터닝 프로세스의 모델에서 타겟 피처를 조정하기 위한 장치들 또는 방법들에 관한 것이다. 이는 시뮬레이션 시스템들을 위한 웨이퍼의 층(또는 예를 들면, 계측 타겟에서 또는 그 근처의 층의 일부)의 에칭 프로파일을 결정하는 것을 용이하게 할 수 있고 및/또는 다른 목적을 가질 수 있다. 이들 시뮬레이션 시스템은 결정된 에칭 프로파일을, 비한정적인 예들로서 정렬 계측 타겟 설계 또는 다른 제품 피처들의 설계 중에 또는 다른 작업에서 사용할 수 있다.
아래에서 보다 상세히 설명되는 바와 같이, 오버레이(overlay)는 웨이퍼의 현재 층과 이전 층 사이의 상대적인 쉬프트의 지표이다. 오버레이는 종종 스크라이브 라인(scribe lines)에 포함된 계측 마크들의 광학 응답을 기초로 결정된다. 웨이퍼가 물리적으로 제조되기 전에 웨이퍼 제조 레시피 및 계측 마크 설계의 최적화를 용이하게 하기 위해(예를 들면, 오버레이를 저감하기 위해서 및/또는 다른 목적을 위해), 계측 마크들과 광학 응답은 전형적으로 ASML Design 4 Control(D4C) 및 YieldStar와 같은 소프트웨어 툴을 사용하여 모델링된다.
모델은 전형적으로 (예를 들면, 에칭 프로파일들을 모델링하거나 달리 결정하기 위해) 패터닝 프로세스 정의를 위한 오버레이 및 계측 마크 설계에서 사용된다. 예를 들어, D4C 또는 다른 유사한 툴들은 정확한 시뮬레이션을 위해 실제 웨이퍼를 모델링하는 "스택"을 구성하기 위해 (다른 많은 프로세스 관련 입력 중에서) 에칭 프로파일을 필요로 한다. 하지만, 전형적인 모델은 지나치게 단순화되어 있다(예를 들어, 모델은 에칭 툴에 글로벌 전계를 사용한다.). 웨이퍼에 대한 에칭 효과는 모델에 의해 잘 기술되지 않을 수 있는데, 이는 시뮬레이션 정확도를 저하시키고, 시뮬레이션된 오버레이 측정과 실제 오버레이 측정 사이에 불량한 상관관계를 초래할 수 있다. (예를 들면) YieldStar 또는 다른 스캐너 계측 마크 신호들은 모델링된 에칭 후 프로파일에 민감하다. 모델링된 프로파일과 실제 프로파일 사이의 에칭 프로파일 차이는 종종 모델이 로컬 전계를 정확하게 고려하지 못하는 것으로 인해 야기된다.
예를 들어, 에칭 툴 내의 글로벌 전계 분포는 포토레지스트에 정의된 구조들이 어떻게 하부의 기판에 전사되는지에 중대한 영향을 미친다는 것이 일반적으로 알려져 있다. 이 영향은 포토레지스트 현상 후에 측정된 오버레이(현상 후 검사(after development inspection), 즉 ADI)와 에칭 후에 측정된 오버레이(에칭 후 검사(after etch inspection), 즉 AEI) 사이의 차를 고려함으로써 특징지어질 수 있다. 에칭 툴에는 포커스 링이 장착되어 있다. 포커스 링(소모품)은 웨이퍼와 함께 에칭되며 이는 웨이퍼 엣지 근처의 전계 균일성에 영향을 미친다. 이는 다시 에칭 유도 오버레이 패널티(ADI-AEI)에 영향을 미친다. 포커스 링 마모로 인한 전계 불균일성은 포커스 링을 작동시킴으로써 수정될 수 있다. 본 시스템들 및 방법들은 에칭 후의 오버레이 정합 및 디바이스 피처들에 대한 로컬 전계의 효과와 그 영향을 고려한다.
본 시스템들 및 방법들은 본 명세서에서 계측 마크 및 다른 웨이퍼 피처 생성의 맥락에서 설명되지만, 이는 한정하고자 함이 아니다. 본 시스템들 및 방법들은 일반적으로 로컬 전계의 영향을 추정하는 것이 유용한 다수의 상이한 프로세스에 적용될 수 있다. 본 시스템들 및 방법들은 예를 들면, (종래 기술의 시스템들에 비해) 에칭 프로파일의 강화된 및/또는 달리 보다 정확한 모델링 및/또는 결정을 용이하게 한다. 에칭 프로파일의 이 보다 정확한 모델링 및/또는 결정은 웨이퍼의 현재 층과 이전 층 사이의 상대적인 쉬프트 - 즉, 오버레이의 결정을 강화시키고, 웨이퍼의 현재 층와 이전 층 사이의 상대적인 쉬프트의 저감을 촉진하며, 강화된 웨이퍼 피처 설계 및/또는 강화된 웨이퍼 피처 배치를 용이하게 하고, 및/또는 다른 목적을 가질 수 있다. 본 명세서에서 설명되는 바와 같이, 오버레이는 종종 스크라이브 라인에 포함된 계측 마크들의 광학 응답을 기초로 결정된다. 몇몇 실시예에서, 본 시스템들 및 방법들은 (종래 기술의 시스템들에 비해) 보다 정확한 계측 타겟 모델을 생성하는데, 이는 다시 (종래 기술의 시스템들에 비해) 오버레이 또는 다른 파라미터들의 보다 정확한 결정을 용이하게 한다.
다음의 단락들은 패터닝 프로세스에 대해 추정된 로컬 전계들에 기초하여 패터닝 프로세스의 모델에서 타겟 피처를 조정하기 위한 방법뿐만 아니라 시스템 및/또는 관련 시스템들의 여러 컴포넌트에 대해 설명한다. 전술한 바와 같이, 이들 시뮬레이션 시스템은 추정된 로컬 전계들을 예를 들면, 정렬 계측 타겟 설계 또는 웨이퍼 피처 설계 중에, 또는 다른 작업들 중에 사용할 수 있다.
본 명세서에서는 집적 회로들(ICs)의 제조에 대해 구체적인 언급이 이루어질 수 있으나, 본 명세서의 기재는 다수의 다른 가능한 용도를 갖는다는 것을 이해해야 한다. 예를 들면, 이는 통합 광학 시스템들, 자구(magnetic domain) 메모리들, 액정 디스플레이 패널들, 박막 자기 헤드들 등에 대한 가이던스 및 검출 패턴들의 제조에 이용될 수 있다. 통상의 기술자는 이러한 대체 용도의 맥락에서, 본 명세서에서의 "레티클", "웨이퍼", 또는 "다이"라는 용어의 모든 사용은 보다 일반적인 용어인 "마스크", "기판", 및 "타겟부"와 각각 상호 교환 가능한 것으로 간주되어야 함을 이해할 것이다.
도 1은 리소그래피 장치(LA)의 실시예를 개략적으로 묘사한다. 이 장치는 다음을 포함한다:
- 방사선 빔(B)(예를 들면, UV 방사선, DUV 방사선, 또는 EUV 방사선)을 컨디셔닝하도록 구성된 조명 시스템(일루미네이터)(IL);
- 패터닝 디바이스(예를 들면, 마스크)(MA)를 지지하도록 구성되고 특정 파라미터들에 따라 패터닝 디바이스를 정확하게 위치시키도록 구성된 제1 포지셔너(PM)에 연결된 지지 구조(예를 들면, 마스크 테이블)(MT);
- 기판(예를 들면, 레지스트 코팅된 웨이퍼)(W)을 유지하도록 구성되고 특정 파라미터들에 따라 기판을 정확하게 위치시키도록 구성된 제2 포지셔너(PW)에 결합된 기판 테이블(예를 들면, 웨이퍼 테이블)(WT)(예를 들면, WTa, WTb, 또는 양자 모두); 및,
- 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 기판(W)의 타겟부(C)(예를 들면, 하나 이상의 다이를 포함하며 종종 필드로도 지칭됨) 상에 투영하도록 구성된 투영 시스템(예를 들면, 굴절형 투영 렌즈 시스템)(PS). 투영 시스템은 기준 프레임(RF) 상에 지지된다.
여기에 묘사된 바와 같이, 장치는 (예를 들면, 투과형 마스크를 사용하는) 투과형이다. 혹은, 장치는 (예를 들면, 위에서 언급된 유형의 프로그래머블 미러 어레이를 사용하거나, 반사형 마스크를 사용하는) 반사형일 수도 있다.
일루미네이터(IL)는 방사선 소스(SO)로부터 방사선 빔을 수신한다. 예를 들어 소스가 엑시머 레이저인 경우에, 소스와 리소그래피 장치는 별개의 엔티티일 수 있다. 이러한 경우에, 소스는 리소그래피 장치의 일부를 형성하는 것으로 여겨지지 않으며, 방사선 빔은 예를 들면, 적절한 지향성 미러 및/또는 빔 익스팬더(beam expander)를 포함하는 빔 전달 시스템(BD)의 보조로 소스(SO)로부터 일루미네이터(IL)로 전달된다. 다른 경우에, 예를 들어 소스가 수은 램프인 경우에, 소스는 장치의 일체형 부분일 수 있다. 소스(SO)와 일루미네이터(IL)는, 필요시에 빔 전달 시스템(BD)과 함께, 방사선 시스템으로 지칭될 수 있다.
일루미네이터(IL)는 빔의 강도 분포를 변경할 수 있다. 일루미네이터(IL)의 동공 평면의 환형 영역 내에서 강도 분포가 0이 되지 않도록 일루미네이터는 방사선 빔의 반경방향 범위를 제한하도록 배치될 수 있다. 부가적으로 또는 대체로서, 동공 평면의 복수의 등간격으로 이격된 섹터에서 강도 분포가 0이 되지 않도록 일루미네이터(IL)는 동공 평면에서 빔의 분포를 제한하도록 작동 가능할 수 있다. 일루미네이터(IL)의 동공 평면에서의 방사선 빔의 강도 분포는 조명 모드로도 지칭될 수 있다.
일루미네이터(IL)는 빔의 (각도/공간) 강도 분포를 조정하도록 구성된 조절기(AM)를 포함할 수 있다. 일반적으로, 일루미네이터의 동공 평면에서 강도 분포의 적어도 외측 및/또는 내측 반경 범위(통상적으로, 각각 σ- 외측 및 σ- 내측으로 지칭됨)가 조정될 수 있다. 일루미네이터(IL)는 빔의 각도 분포를 변화시키도록 작동 가능할 수 있다. 예를 들어, 일루미네이터는 강도 분포가 0이 아닌 동공 평면의 섹터들의 개수 및 각도 범위를 변경하도록 작동 가능할 수 있다. 일루미네이터의 동공 평면에서의 빔의 강도 분포를 조정함으로써, 상이한 조명 모드들이 달성될 수 있다. 예를 들면, 일루미네이터(IL)의 동공 평면에서의 강도 분포의 반경방향 및 각도 범위를 제한함으로써, 강도 분포는 예를 들면, 2 중극(dipole), 4 중극(quadrupole), 또는 6 중극(hexapole) 분포와 같은 다극 분포를 가질 수 있다. 예를 들어, 해당 조명 모드를 제공하는 광학계를 일루미네이터(IL)에 삽입하거나 공간 광 변조기를 사용함으로써, 원하는 조명 모드가 얻어질 수 있다.
일루미네이터(IL)는 빔의 편광을 변경하도록 작동 가능할 수 있고 조절기(AM)를 사용하여 편광을 조정하도록 작동 가능할 수 있다. 일루미네이터(IL)의 동공 평면에 걸친 방사선 빔의 편광 상태는 편광 모드로 지칭될 수 있다. 상이한 편광 모드들을 사용하면 기판(W) 상에 형성되는 이미지에 보다 큰 콘트라스트가 달성될 수 있다. 방사선 빔은 편광되지 않은 것일 수 있다. 혹은, 일루미네이터는 방사선 빔을 선형 편광시키도록 배치될 수 있다. 방사선 빔의 편광 방향은 일루미네이터(IL)의 동공 평면에 걸쳐 변할 수 있다. 방사선의 편광 방향은 일루미네이터(IL)의 동공 평면의 상이한 영역들에서 상이할 수 있다. 방사선의 편광 상태는 조명 모드에 따라 선택될 수 있다. 다극 조명 모드들의 경우, 방사선 빔의 각 극의 편광은 일반적으로 일루미네이터(IL)의 동공 평면에서의 해당 극의 위치 벡터에 수직일 수 있다. 예를 들어, 2 중극 조명 모드의 경우, 방사선은 2 중극의 2 개의 대향 섹터를 이등분하는 선에 실질적으로 수직인 방향으로 선형 편광될 수 있다. 방사선 빔은 X 편광 상태 및 Y 편광 상태로 지칭될 수 있는 2 개의 상이한 직교 방향 중 하나로 편광될 수 있다. 4 중극 조명 모드의 경우, 각 극의 섹터의 방사선은 해당 섹터를 이등분하는 선에 실질적으로 수직인 방향으로 선형 편광될 수 있다. 이 편광 모드는 XY 편광으로 지칭될 수 있다. 유사하게, 6 중극 조명 모드의 경우, 각 극의 섹터의 방사선은 해당 섹터를 이등분하는 선에 실질적으로 수직인 방향으로 선형 편광될 수 있다. 이 편광 모드는 TE 편광으로 지칭될 수 있다.
또한, 일루미네이터(IL)는 일반적으로 적분기(integrator: IN) 및 집광기(condenser: CO)와 같은 다양한 다른 컴포넌트를 포함한다. 조명 시스템은 방사선을 지향, 성형, 또는 제어하기 위한 굴절형, 반사형, 자기, 전자기, 정전, 또는 다른 유형의 광학 컴포넌트들, 또는 이들의 임의의 조합과 같은 다양한 유형의 광학 컴포넌트들을 포함할 수 있다.
그래서, 일루미네이터는 방사선 빔의 단면에 원하는 균일성 및 강도 분포를 갖는 컨디셔닝된 방사선 빔(B)을 제공한다.
지지 구조(MT)는 패터닝 디바이스의 배향, 리소그래피 장치의 설계, 및 예를 들면, 패터닝 디바이스가 진공 환경에서 유지되는지 여부와 같은 다른 조건들에 종속되는 방식으로 패터닝 디바이스를 유지한다. 지지 구조는 패터닝 디바이스를 유지하기 위해 기계식, 진공식, 정전식(electrostatic), 또는 다른 클램핑 기법을 사용할 수 있다. 지지 구조는 예를 들면, 필요에 따라 고정되거나 이동 가능할 수 있는 프레임 또는 테이블일 수 있다. 지지 구조는 패터닝 디바이스가 예를 들면, 투영 시스템에 대해 원하는 위치에 있도록 보장할 수 있다. 본 명세서에서의 "레티클" 또는 "마스크"라는 용어의 모든 사용은 보다 일반적인 용어인 "패터닝 디바이스"의 동의어로 여겨질 수 있다.
본 명세서에서 사용되는 "패터닝 디바이스"라는 용어는 기판의 타겟부에 패턴을 부여하는 데 사용될 수 있는 임의의 디바이스를 지칭하는 것으로 폭넓게 해석되어야 한다. 실시예에서, 패터닝 디바이스는 기판의 타겟부에 패턴을 생성하기 위해 방사선 빔에 그 단면에 패턴을 부여하는 데 사용될 수 있는 임의의 디바이스이다. 예를 들어, 패턴이 위상 쉬프팅(phase-shifting) 피처들 또는 소위 어시스트 피처들(assist feature)을 포함하는 경우, 방사선 빔에 부여되는 패턴은 기판의 타겟부의 원하는 패턴에 정확하게 대응하지 않을 수도 있음에 유의해야 한다. 일반적으로, 방사선 빔에 부여되는 패턴은 집적 회로와 같은 디바이스의 타겟부에 생성되는 디바이스의 특정 기능 층에 대응하게 된다.
패터닝 디바이스는 투과형 또는 반사형일 수 있다. 패터닝 디바이스들의 예로는 마스크들, 프로그래머블 미러 어레이들(programmable mirror arrays), 및 프로그래머블 LCD 패널들이 포함된다. 마스크들은 리소그래피에서 잘 알려져 있으며, 이진, 교번 위상 쉬프트(alternating phase-shift), 및 감쇠 위상 쉬프트와 같은 마스크 유형들뿐만 아니라 다양한 하이브리드 마스크 유형들을 포함한다. 프로그래머블 미러 어레이의 예는 소형 미러들의 매트릭스 배열을 채용하는데, 각 미러는 입사하는 방사선 빔을 상이한 방향으로 반사하기 위해 개별적으로 틸팅될 수 있다. 틸팅된 미러들은 방사선 빔에 패턴을 부여하는데, 이는 미러 매트릭스에 의해 반사된다.
본 명세서에서 사용되는 "투영 시스템"이라는 용어는 사용되는 노광 방사선 또는 액침 액체의 사용 또는 진공의 사용과 같은 다른 요인들에 적합한 굴절형, 반사형, 반사굴절형(catadioptric), 자기, 전자기, 및 정전 광학 시스템들, 또는 이들의 임의의 조합을 포함하는 임의의 유형의 투영 시스템을 포괄하는 것으로 폭넓게 해석되어야 한다. 본 명세서에서 "투영 렌즈"라는 용어의 모든 사용은 보다 일반적인 용어인 "투영 시스템"과 동의어로 여겨질 수 있다.
투영 시스템(PS)은 불균일할 수 있는 광학 전달 함수를 갖는데, 이는 기판(W) 상에 이미징되는 패턴에 영향을 미칠 수 있다. 비편광 방사선의 경우, 이러한 효과는 2 개의 스칼라 맵(scalar maps)에 의해 상당히 잘 기술될 수 있는데, 이 2 개의 스칼라 맵은 투영 시스템(PS)을 빠져나가는 방사선의 투과(아포다이제이션(apodization)) 및 상대 위상(수차)을 그 동공 평면에서의 위치의 함수로서 기술한다. 투과 맵과 상대 위상 맵으로 지칭될 수 있는 이들 스칼라 맵은 기저 함수들의 완전 집합(complete set)의 선형 조합으로 표현될 수 있다. 특히 편리한 집합(세트)은 단위원(unit circle) 상에서 정의된 직교 다항식들의 집합을 형성하는 제르니케 다항식(Zernike polynomials)이다. 각 스칼라 맵의 결정은 이러한 전개(expansion)에서의 계수들을 결정하는 것을 포함할 수 있다. 제르니케 다항식들은 단위원 상에서 직교하므로, 제르니케 계수들은 측정된 스칼라 맵과 각 제르니케 다항식의 내적을 차례로 계산하고 이를 해당 제르니케 다항식의 노름(norm)의 제곱으로 나눔으로써 결정될 수 있다.
투과 맵과 상대 위상 맵은 필드와 시스템에 종속적이다. 즉, 일반적으로 각 투영 시스템(PS)은 각 필드 포인트마다(즉, 그 이미지 평면의 각 공간 위치마다) 상이한 제르니케 전개를 갖게 된다. 그 동공 평면에서의 투영 시스템(PS)의 상대 위상은 예를 들면, 투영 시스템(PS)의 물체 평면(즉, 패터닝 디바이스(MA)의 평면)의 점형(point-like) 소스로부터의 방사선을 투영 시스템(PS)을 통해서 투영하고, 파면(즉, 동일한 위상을 갖는 점들의 궤적)을 측정하기 위한 쉬어링 간섭계(shearing interferometer)를 사용함으로써 결정될 수 있다. 쉬어링 간섭계는 공통 경로 간섭계이며, 따라서 유리하게도, 파면을 측정하는 데 2 차 기준 빔이 필요하지 않다. 쉬어링 간섭계는 투영 시스템의 이미지 평면(즉, 기판 테이블(WT))의 회절 격자, 예를 들면 2 차원 그리드, 및 투영 시스템(PS)의 동공 평면에 공액인 평면에서 간섭 패턴을 검출하도록 배치된 검출기를 포함할 수 있다. 간섭 패턴은 쉬어링 방향으로의 동공 평면에서의 좌표에 대한 방사선 위상의 도함수와 관련이 있다. 검출기는 예를 들면, 전하 결합 소자들(CCDs)과 같은 감지 요소들의 어레이를 포함할 수 있다.
리소그래피 장치의 투영 시스템(PS)은 가시적인 프린지(fringes)를 생성하지 않을 수 있으며, 따라서 파면 결정의 정확도는 예를 들면, 회절 격자를 이동시키는 것과 같은 위상 스테핑 기법을 사용하여 강화될 수 있다. 스테핑은 회절 격자의 평면에서 측정의 스캐닝 방향에 수직인 방향으로 수행될 수 있다. 스테핑 범위는 하나의 격자 주기일 수 있으며, 적어도 3 개의 (균일하게 분포된) 위상 스텝들이 사용될 수 있다. 그래서, 예를 들면 3 개의 스캐닝 측정이 y 방향으로 수행될 수 있는데, 각 스캐닝 측정은 x 방향으로 다른 위치에 대해 수행된다. 회절 격자의 이 스테핑은 위상 변화를 강도 변화로 효과적으로 변환함으로써, 위상 정보가 결정될 수 있게 한다. 검출기를 교정하기 위해 격자는 회절 격자에 수직인 방향(z 방향)으로 스테핑될 수 있다.
회절 격자는 투영 시스템(PS)의 좌표계의 축(x 및 y)과 일치할 수 있거나 이들 축에 대해 45 도와 같이 소정 각도일 수 있는 2 개의 수직 방향으로 순차적으로 스캔될 수 있다. 스캐닝은 격자 주기의 정수배, 예를 들면 하나의 격자 주기에 걸쳐 수행될 수 있다. 스캐닝은 한 방향으로의 위상 변화를 평균화함으로써, 다른 방향으로의 위상 변화가 재구성될 수 있게 한다. 이는 파면이 양방향의 함수로서 결정될 수 있게 한다.
그 동공 평면에서의 투영 시스템(PS)의 투과(아포다이제이션)는 예를 들면, 투영 시스템(PS)의 물체 평면(즉, 패터닝 디바이스(MA)의 평면)의 점형 소스로부터의 방사선을 투영 시스템(PS)을 통해서 투영하고, 검출기를 사용하여 투영 시스템(PS)의 동공 평면에 공액인 평면에서 방사선의 강도를 측정함으로써 결정될 수 있다. 수차를 결정하기 위해 파면을 측정하는 데 사용되는 것과 동일한 검출기가 사용될 수 있다.
투영 시스템(PS)은 복수의 광학(예를 들면, 렌즈) 요소를 포함할 수 있으며, 수차(필드 전체의 동공 평면에 걸친 위상 변화)를 보정하기 위해 광학 요소들 중 하나 이상을 조정하도록 구성된 조절 메커니즘(AM)을 더 포함할 수 있다. 이를 달성하기 위해, 조절 메커니즘은 한 가지 이상의 상이한 방식으로 투영 시스템(PS) 내의 하나 이상의 광학(예를 들면, 렌즈) 요소를 조작하도록 작동 가능할 수 있다. 투영 시스템은 그 광축이 z 방향으로 연장되는 좌표계를 가질 수 있다. 조절 메커니즘은 다음의 임의의 조합을 행하도록 작동 가능할 수 있다: 하나 이상의 광학 요소를 변위시키기; 하나 이상의 광학 요소를 틸팅시키기; 및/또는 하나 이상의 광학 요소를 변형시키기. 광학 요소의 변위는 임의의 방향(x, y, z 또는 이들의 조합)일 수 있다. 광학 요소의 틸팅은 전형적으로 x 및/또는 y 방향의 축을 중심으로 회전함으로써 광축에 수직인 평면을 벗어나지만, 비회전 대칭의 비구면 광학 요소에는 z 축을 중심으로 한 회전이 사용될 수 있다. 광학 요소의 변형은 저주파 형상(예를 들면, 비점수차) 및/또는 고주파 형상(예를 들면, 자유 형태 비구면)을 포함할 수 있다. 광학 요소의 변형은 예를 들면, 광학 요소의 하나 이상의 측면에 힘을 가하기 위해 하나 이상의 액추에이터를 사용함으로써 및/또는 광학 요소의 하나 이상의 선택된 영역을 가열하기 위해 하나 이상의 가열 요소를 사용함으로써 수행될 수 있다. 일반적으로, 아포다이제이션(동공 평면에 걸친 투과의 변동)을 보정하기 위해 투영 시스템(PS)을 조정하는 것은 가능하지 않을 수 있다. 투영 시스템(PS)의 투과 맵은 리소그래피 장치(LA)를 위한 패터닝 디바이스(예를 들면, 마스크)(MA)를 설계할 때 사용될 수 있다. 전산 리소그래피 기법을 사용하여, 패터닝 디바이스(MA)는 아포다이제이션을 적어도 부분적으로 보정하도록 설계될 수 있다.
리소그래피 장치는 2 개(듀얼 스테이지) 이상의 테이블을 갖는 유형일 수 있다(예를 들면, 2 개 이상의 기판 테이블(WTa, WTb), 2 개 이상의 패터닝 디바이스 테이블, 기판 테이블(WTa) 및 예를 들어, 측정 및/또는 클리닝을 용이하게 하는 전용의 기판이 없는 투영 시스템 아래의 테이블(WTb), 등). 이러한 "멀티 스테이지" 기계들에서는, 추가 테이블들이 병렬로 사용될 수 있거나, 하나 이상의 다른 테이블이 노광에 사용되는 동안 하나 이상의 테이블에서는 준비 스텝들이 수행될 수 있다. 예를 들어, 정렬 센서(AS)를 이용한 정렬 측정 및/또는 레벨 센서(LS)를 이용한 레벨(높이, 틸트 등) 측정이 이루어질 수 있다.
리소그래피 장치는 또한 투영 시스템과 기판 사이의 공간을 채우도록 기판의 적어도 일부가 비교적 높은 굴절률을 갖는 액체, 예를 들면 물로 덮일 수 있는 유형일 수 있다. 액침 액체(immersion liquid)는 또한 리소그래피 장치의 다른 공간에도, 예를 들면 패터닝 디바이스와 투영 시스템 사이에도 적용될 수 있다. 투영 시스템의 개구수(numerical aperture)를 증가시키는 액침 기법은 본 기술분야에 잘 알려져 있다. 본 명세서에서 사용되는 "액침"이라는 용어는 기판과 같은 구조가 액체에 침지되어야 한다는 것을 의미하는 것이 아니라, 단지 노광 중에 투영 시스템과 기판 사이에 액체가 위치된다는 것을 의미한다.
리소그래피 장치의 작동에서, 방사선 빔은 조명 시스템(IL)에 의해 컨디셔닝되며 이에 의해 제공된다. 방사선 빔(B)은 지지 구조(예를 들면, 마스크 테이블)(MT) 상에 유지되는 패터닝 디바이스(예를 들면, 마스크)(MA)에 입사하며 패터닝 디바이스에 의해 패턴화된다. 패터닝 디바이스(MA)를 통과한 후에, 방사선 빔(B)은 빔을 기판(W)의 타겟부(C)에 포커싱시키는 투영 시스템(PS)을 통과한다. 제2 포지셔너(PW) 및 위치 센서(IF)(예를 들면, 간섭계 디바이스, 선형 인코더, 2D 인코더, 또는 정전 용량 센서)의 보조에 의해, 기판 테이블(WT)은 예를 들면, 방사선 빔(B)의 경로에 상이한 타겟부들(C)을 위치시키도록 정확하게 이동될 수 있다. 유사하게, 제1 포지셔너(PM) 및 다른 위치 센서(도 1에는 명시적으로 도시되지는 않음)는 예를 들면, 마스크 라이브러리로부터 기계적인 인출 후에 또는 스캔 중에, 방사선 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확하게 위치시키는데 사용될 수 있다. 일반적으로, 지지 구조(MT)의 이동은 제1 포지셔너(PM)의 일부를 형성하는 롱 스트로크 모듈(long-stroke module)(대략 위치설정)과 숏 스트로크 모듈(미세 위치설정)의 도움으로 실현될 수 있다. 유사하게, 기판 테이블(WT)의 이동은 제2 포지셔너(PW)의 일부를 형성하는 롱 스트로크 모듈과 숏 스트로크 모듈을 사용하여 실현될 수 있다. (스캐너와 대조적으로) 스테퍼의 경우에, 지지 구조(MT)는 숏 스트로크 액추에이터에만 연결되거나 고정될 수 있다. 패터닝 디바이스(MA)와 기판(W)은 패터닝 디바이스 정렬 마크(M1, M2) 및 기판 정렬 마크(P1, P2)를 사용하여 정렬될 수 있다. 도시된 바와 같은 기판 정렬 마크는 전용 타겟부를 점유하지만, 이들은 타겟부들 사이의 공간에도 위치될 수 있다(이들은 스크라이브 레인(scribe-lane) 정렬 마크로 알려져 있다). 유사하게, 패터닝 디바이스(MA) 상에 2 개 이상의 다이가 제공되는 상황에서는, 패터닝 디바이스 정렬 마크는 다이들 사이에 위치될 수 있다.
묘사된 장치는 다음 모드들 중 적어도 하나에서 사용될 수 있다:
1. 스텝 모드에서, 지지 구조(MT)와 기판 테이블(WT)은 본질적으로 정지 상태로 유지되는 한편, 방사선 빔에 부여된 패턴 전체는 한 번(즉, 단일의 정적 노광)에 타겟부(C) 상에 투영된다. 기판 테이블(WT)은 그 다음에 상이한 타겟부(C)가 노광될 수 있도록 x 및/또는 y 방향으로 쉬프트된다. 스텝 모드에서, 노광 필드의 최대 크기는 단일의 정적 노광에서 이미징되는 타겟부(C)의 크기를 제한한다.
2. 스캔 모드에서, 지지 구조(MT)와 기판 테이블(WT)은 동기화되어 스캐닝되는 한편, 방사선 빔에 부여된 패턴은 타겟부(C) 상에 투영된다(즉, 단일의 동적 노광). 지지 구조(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 배율(축소율) 및 이미지 반전 특성에 의해 결정될 수 있다. 스캔 모드에서, 노광 필드의 최대 크기는 단일의 동적 노광에서 타겟부의 (비스캔 방향으로의) 폭을 제한하는 한편, 스캐닝 동작의 길이는 타겟부의 (스캐닝 방향으로의) 높이를 결정한다.
3. 다른 모드에서, 지지 구조(MT)는 프로그래머블 패터닝 디바이스를 유지하면서 본질적으로 정지 상태로 유지되고, 기판 테이블(WT)이 이동 또는 스캐닝되는 한편, 방사선 빔에 부여된 패턴이 타겟부(C) 상에 투영된다. 이 모드에서는, 일반적으로 펄스 방사선 소스가 사용되며, 프로그래머블 패터닝 디바이스는 기판 테이블(WT)의 각각의 이동 후에 또는 스캔 중에 연속적인 방사선 펄스들의 사이에 필요에 따라 업데이트된다. 이 작동 모드는 위에서 언급한 유형의 프로그래머블 미러 어레이와 같은, 프로그래머블 패터닝 디바이스를 이용하는 무마스크(maskless) 리소그래피에 용이하게 적용될 수 있다.
전술한 사용 모드들의 조합들 및/또는 변형들 또는 완전히 다른 사용 모드들도 사용될 수 있다.
본 명세서에서는 IC의 제조에서 리소그래피 장치의 사용에 대해 구체적인 언급이 이루어질 수 있으나, 본 명세서에 기재된 리소그래피 장치는 통합 광학 시스템들, 자구(magnetic domain) 메모리들, 액정 디스플레이들(LCD), 박막 자기 헤드들 등에 대한 가이던스 및 검출 패턴들의 제조와 같은 다른 용도도 가질 수 있음을 이해해야 한다. 본 기술분야의 통상의 기술자는 이러한 대체 용도의 맥락에서, 본 명세서의 "웨이퍼" 또는 "다이"라는 용어의 모든 사용은 보다 일반적인 용어인 "기판" 또는 "타겟부"와 각각 동의어로 여겨질 수 있음을 이해할 것이다. 본 명세서에 언급된 기판은 예를 들어, 트랙(전형적으로 레지스트 층을 기판에 도포하고 노광된 레지스트를 현상하는 툴) 또는 계측 또는 검사 툴에서 노광 전 또는 후에 처리될 수 있다. 적용 가능한 경우에, 본 명세서의 발명은 이러한 기판 처리 툴 및 다른 기판 처리 툴에 적용될 수 있다. 또한, 예를 들면 다층 IC를 생성하기 위해 기판은 2 회 이상 처리될 수도 있으며, 그래서 본 명세서에서 사용되는 기판이라는 용어는 복수의 처리된 층을 이미 포함하는 기판도 또한 지칭할 수 있다.
본 명세서에서 사용되는 "방사선" 및 "빔"이라는 용어는 (예를 들면, 365, 248, 193, 157, 또는 126 nm의 파장을 갖는) 자외선(UV) 또는 심자외선(DUV) 방사선 및 (예를 들면, 5 내지 20 nm 범위의 파장을 갖는) 극자외선(extreme ultra-violet: EUV) 방사선뿐만 아니라 이온 빔 또는 전자 빔과 같은 입자 빔을 포함하는, 모든 유형의 전자기 방사선을 포괄한다.
패터닝 디바이스 상의 또는 패터닝 디바이스에 의해 제공되는 다양한 패턴들은 상이한 프로세스 윈도우들, 즉 사양 내에서 패턴이 생성되는 처리 변수들의 공간을 가질 수 있다. 잠재적인 계통적 결함과 관련된 패턴 사양의 예들은 네킹(necking), 라인 풀백(line pull back), 라인 세선화, CD, 엣지 배치, 중첩, 레지스트 상단 손실, 레지스트 언더컷, 및/또는 브리징 체크를 포함한다. 패터닝 디바이스 상의 또는 그 영역 상의 패턴들의 프로세스 윈도우는 각각의 개별 패턴의 프로세스 윈도우들을 병합(예를 들면, 중첩)함으로써 획득될 수 있다. 패턴들의 그룹의 프로세스 윈도우의 경계는 개별 패턴들의 일부의 프로세스 윈도우들의 경계들을 포함한다. 즉, 이들 개별 패턴은 패턴들의 그룹의 프로세스 윈도우을 제한한다. 이들 패턴은 "핫 스팟들(hot spots)" 또는 "프로세스 윈도우 제한 패턴들(process window limiting patterns: PWLPs)"로 지칭될 수 있는데, 이들은 본 명세서에서는 상호 교환적으로 사용된다. 패터닝 프로세스의 일부를 제어할 때, 핫 스팟들에 집중할 수 있으며 또한 그렇게 하는 것이 경제적이다. 핫 스팟들에 결함이 없을 때, 다른 패턴들은 결함이 없을 가능성이 매우 높다.
도 2에 나타낸 바와 같이, 리소그래피 장치(LA)는 때로는 리소셀(lithocell) 또는 클러스터(cluster)로도 지칭되며 기판 상에서 노광 전(pre-exposure) 및 노광 후(post-exposure) 프로세스를 수행하는 장치들을 또한 포함하는 리소그래피 셀(LC)의 일부를 형성할 수 있다. 통상적으로 이들은 하나 이상의 레지스트 층을 퇴적하기 위한 하나 이상의 스핀 코터(spin coater: SC), 노광된 레지스트를 현상하기 위한 하나 이상의 현상액(DE), 하나 이상의 냉각 플레이트(CH), 및/또는 하나 이상의 베이크 플레이트(bake plate: BK)를 포함한다. 기판 핸들러 또는 로봇(RO)은 입출력 포트(I/O1, I/O2)로부터 하나 이상의 기판을 픽업해서는, 이들을 상이한 프로세스 장치들 사이에서 이동시키며, 이들을 리소그래피 장치의 로딩 베이(loading bay: LB)로 전달한다. 종종 트랙으로 총칭되는 이들 장치는 감시 제어 시스템(supervisory control system: SCS)에 의해 자체가 제어되는 트랙 제어 유닛(TCU)의 제어하에 있으며, 감시 제어 시스템(SCS)은 리소그래피 제어 유닛(LACU)을 통해 리소그래피 장치를 또한 제어한다. 그래서, 스루풋 및 처리 효율을 최대화하기 위해 상이한 장치들이 작동될 수 있다.
리소그래피 장치에 의해 노광되는 기판이 정확하고 일관되게 노광되도록 하기 위해 및/또는 적어도 하나의 패턴 전사 스텝(예를 들면, 광학 리소그래피 스텝)을 포함하는 패터닝 프로세스(예를 들면, 디바이스 제조 프로세스)의 일부를 모니터링하기 위해, 정렬, (예를 들면, 상부에 놓인 층들의 구조들 사이, 또는 예를 들면, 이중 패터닝 프로세스에 의해 층에 개별적으로 제공된 동일한 층의 구조들 사이에 있을 수 있는) 오버레이, 선 두께, 임계 치수(CD), 포커스 오프셋, 재료 특성 등과 같은 하나 이상의 특성을 측정 또는 결정하기 위해 기판 또는 다른 물체를 검사하는 것이 바람직하다. 따라서, 리소 셀(LC)이 위치된 제조 시설은 또한 전형적으로 리소 셀에서 처리된 기판들(W) 또는 리소 셀 내의 다른 물체들의 일부 또는 전부를 측정하는 계측 시스템(MET)을 포함한다. 계측 시스템(MET)은 예를 들면, 리소 셀(LC)의 일부일 수도 있고, 및/또는 (정렬 센서(AS)와 같은) 리소그래피 장치(LA)의 일부일 수도 있다.
하나 이상의 측정된 파라미터는, 예를 들면 패턴화된 기판 내에 또는 기판 상에 형성된 연속 층들 사이의 오버레이, 예를 들면 패턴화된 기판 내에 또는 기판 상에 형성된 피처의 임계 치수(CD)(예를 들면, 임계 선폭), 광학 리소그래피 스텝의 포커스 또는 포커스 에러, 광학 리소그래피 스텝의 선량(dose) 또는 선량 에러, 광학 리소그래피 스텝의 광학 수차 등을 포함할 수 있다. 이 측정은 제품 기판 자체의 타겟 및/또는 기판 상에 제공된 전용 계측 타겟에서 수행될 수 있다. 측정은 레지스트의 현상 후(ADI)이지만 에칭 전에 수행될 수 있거나, 에칭 후(AEI)에 수행될 수 있거나, 또는 본 명세서에 기재된 바와 같이 양자 모두 수행될 수도 있다.
주사 전자 현미경, 이미지 기반의 측정 툴 및/또는 다양한 특수 툴의 사용을 포함하여, 패터닝 프로세스에서 형성된 구조들을 측정하는 다양한 기법이 있다. 위에서 논의한 바와 같이, 특수 계측 툴의 신속하고 비침습적인 형태는 방사선 빔이 기판의 표면 상의 타겟으로 지향되고 산란된(회절된/반사된) 빔의 특성들이 측정되는 것이다. 기판에 의해 산란된 방사선의 하나 이상의 특성을 평가함으로써, 기판의 하나 이상의 특성이 결정될 수 있다. 이는 회절 기반의 계측으로 명명될 수 있다. 이 회절 기반의 계측의 이러한 적용 중 하나는 타겟 내에서의 피처 비대칭의 측정이다. 이는 예를 들면, 오버레이의 척도로 사용될 수 있으나, 다른 적용들도 알려져 있다. 예를 들어, 비대칭은 회절 스펙트럼의 상반 부분들을 비교함으로써(예를 들면, 주기 격자의 회절 스펙트럼에서 -1 차와 +1 차를 비교함으로써) 측정될 수 있다. 이는 전술한 바와 같이 및 예를 들면, 그 전체가 본 명세서에 참조로 편입되어 있는 미국 특허 출원 공개 제US 2006-066855호에 기개된 바와 같이 행해질 수 있다. 회절 기반의 계측의 다른 적용은 타겟 내에서의 피처 폭(CD)의 측정이다. 이러한 기법들은 후술하는 장치 및 방법들을 사용할 수 있다.
그래서, 디바이스 제조 프로세스(예를 들면, 패터닝 프로세스 또는 리소그래피 프로세스)에서, 기판 또는 다른 물체들은 프로세스 중에 또는 프로세스 후에 다양한 유형의 측정을 거칠 수 있다. 측정은 특정 기판에 결함이 있는지 여부를 결정할 수 있고, 프로세스 및 프로세스에 사용되는 장치들에 대한 조정을 확립할 수 있으며(예를 들면, 기판 상의 2 개의 층을 정렬하거나 기판에 패터닝 디바이스를 정렬함), 프로세스 및 장치들의 성능을 측정할 수 있고, 또는 다른 목적일 수도 있다. 측정의 예들로는 광학 이미징(예를 들면, 광학 현미경), 비이미징 광학 측정(예를 들면, ASML YieldStar 계측 툴, ASML SMASH 계측 시스템과 같은 회절에 기초한 측정), 기계적 측정(예를 들면, 스타일러스, 원자력 현미경(AFM)를 이용한 프로파일링), 및/또는 비광학 이미징(예를 들면, 주사 전자 현미경(SEM))이 포함된다. SMASH(SMart Alig nment Sensor Hybrid) 시스템은, 그 전체가 본 명세서에 참조로 편입되어 있는 미국 특허 제6,961,116호에 기재되어 있는 바와 같이, 정렬 마커의 2 개의 중첩되고 상대적으로 회전된 이미지를 생성하는 자기 참조 간섭계를 사용하고, 이미지들의 푸리에 변환이 간섭을 일으키는 동공 평면에서의 강도를 검출하며, 간섭 차수들의 강도 변화로 나타나는 2 개의 이미지의 회절 차수들 사이의 위상차로부터 위치 정보를 추출한다.
계측 결과들은 감시 제어 시스템(supervisory control system: SCS)에 직접 또는 간접적으로 제공될 수 있다. 에러가 검출되면, (특히 배치(batch)의 하나 이상의 다른 기판이 아직도 노광되어야 할 만큼 검사가 바로 신속하게 수행될 수 있는 경우) 후속 기판의 노광에 및/또는 노광된 기판의 후속 노광에 조정이 이루어질 수 있다. 또한, 이미 노광된 기판은 수율을 향상시키기 위해 스트리핑되어 재작업되거나 폐기될 수 있으며, 그에 따라 결함이 있는 것으로 알려진 기판에 추가 처리를 수행하는 것을 회피할 수 있다. 기판의 일부 타겟부에만 결함이 있는 경우, 사양을 충족하는 타겟부에 대해서만 추가 노광이 수행될 수 있다.
계측 시스템(MET) 내에서, 계측 장치는 기판의 하나 이상의 특성, 특히 상이한 기판들의 하나 이상의 특성이 어떻게 다른지 또는 동일한 기판의 상이한 층들이 층마다 어떻게 다른지를 결정하는데 사용된다. 위에서 언급한 바와 같이, 계측 장치는 리소그래피 장치(LA) 또는 리소셀(LC)에 통합될 수 있거나 독립형 디바이스일 수 있다.
계측을 가능하게 하기 위해, 하나 이상의 타겟이 기판에 제공될 수 있다. 실시예에서, 타겟은 특별히 설계되며 주기 구조(periodic structure)를 포함할 수 있다. 실시예에서, 타겟은 디바이스 패턴의 일부, 예를 들면 디바이스 패턴의 주기 구조이다. 실시예에서, 디바이스 패턴은 메모리 디바이스의 주기 구조(예를 들면, 바이폴라 트랜지스터(Bipolar Transistor: BPT), 비트 라인 컨택트(Bit Line Contact: BLC) 등의 구조)이다.
실시예에서, 기판 상의 타겟은 현상 후에 주기 구조 피처가 실선의 레지스트 선으로 형성되도록 프린트되는 하나 이상의 1D 주기 구조(예를 들면, 격자)를 포함할 수 있다. 실시예에서, 타겟은 현상 후에 하나 이상의 주기 구조가 레지스트의 중실형 레지스트 필라(pillars) 또는 비아(vias)로 형성되도록 프린트되는 하나 이상의 2D 주기 구조(예를 들면, 격자)를 포함할 수 있다. 바, 필라 또는 비아는 이와 달리 기판(예를 들면, 기판 상의 하나 이상의 층에)에 에칭될 수도 있다.
실시예에서, 패터닝 프로세스의 관심 파라미터들 중 하나는 오버레이이다. 오버레이는 (경면 반사에 대응하는) 0 차 회절은 차단되고 보다 고차수만이 처리되는 암시야 스캐터로메트리(dark field scatterometry)를 사용하여 측정될 수 있다. 암시야 계측의 예들은 전체가 참조로 본 명세서에 편입되어 있는 PCT 특허 출원 공개 WO 2009/078708 및 WO 2009/106279에서 찾을 수 있다. 이 기법의 가일층의 진전은 전체가 참조로 본 명세서에 편입되어 있는 미국 특허 출원 공개 US2011-0027704, US2011-0043791, 및 US2012-0242970에 기재되어 있다. 회절 차수들의 암시야 검출을 이용한 회절 기반의 오버레이는 보다 작은 타겟들에서 오버레이 측정을 가능케 한다. 이들 타겟은 조명 스팟보다 작을 수 있으며, 기판 상의 디바이스 제품 구조들로 둘러싸일 수 있다. 실시예에서는, 1 회의 방사선 캡처로 복수의 타겟이 측정될 수 있다.
도 3은 예시적인 검사 장치(예를 들면, 산란계)를 묘사한다. 이는 방사선을 기판(W) 상으로 투영하는 광대역(백색광) 방사선 프로젝터(2)를 포함한다. 재지향된 방사선은 예를 들면, 도 3의 좌측 하단의 그래프에 나타낸 바와 같이 경면 반사된 방사선의 스펙트럼(10)(파장의 함수로서의 강도)을 측정하는 분광계 검출기(4)로 전달된다. 이 데이터로부터, 검출된 스펙트럼을 발생시키는 구조 또는 프로파일이 예를 들면, 엄밀한 결합파 해석과 비선형 회귀에 의해 또는 도 3의 우측 하단에 도시된 바와 같은 시뮬레이션된 스펙트럼의 라이브러리와 비교하는 것에 의해, 프로세서(PU)에 의해 재구성될 수 있다. 일반적으로, 재구성의 경우에 구조의 일반적인 형태는 알려져 있으며, 구조를 제작한 프로세스에 대한 지식으로부터 몇몇 변수가 가정되며, 그래서 구조의 몇 개의 변수만이 측정 데이터로부터 결정되면 된다. 이러한 검사 장치는 수직 입사(normal-incidence) 검사 장치 또는 경사 입사 검사 장치로 구성될 수 있다.
사용될 수 있는 다른 검사 장치가 도 4에 도시되어 있다. 이 디바이스에서, 방사선 소스(2)에 의해 방출된 방사선은 렌즈 시스템(12)을 사용하여 시준되어 간섭 필터(13) 및 편광기(17)를 투과하고는, 부분 반사 표면(16)에 의해 반사되어, 대물 렌즈(15)를 통해 기판(W) 상의 스팟(S)에 포커싱되는데, 대물 렌즈(15)는 높은 개구수(NA), 바람직하게는 적어도 0.9 또는 적어도 0.95를 갖는다. (물과 같은, 비교적 높은 굴절률의 유체를 사용하는) 액침 검사 장치는 심지어는 1 초과의 개구수를 가질 수도 있다.
리소그래피 장치(LA)에서와 같이, 측정 동작들 중에 기판(W)을 유지하기 위해 하나 이상의 기판 테이블이 제공될 수 있다. 기판 테이블들은 도 1의 기판 테이블(WT)과 형태가 유사하거나 동일할 수 있다. 검사 장치가 리소그래피 장치와 통합된 예에서, 이들은 동일한 기판 테이블일 수도 있다. 측정 광학 시스템과 관련하여 기판을 정확하게 위치시키도록 구성된 제2 포지셔너(PW)에 대략(coarse) 및 미세(fine) 포지셔너가 제공될 수 있다. 예를 들면, 관심 타겟의 위치를 획득하고 이를 대물 렌즈(15) 아래의 위치로 가져오기 위해 다양한 센서 및 액추에이터가 제공된다. 전형적으로 기판(W)에 걸쳐 상이한 위치들에서 타겟에 대해 다수의 측정이 이루어지게 된다. 기판 지지부는 상이한 타겟들을 획득하기 위해 X 및 Y 방향으로 및 광학 시스템의 초점에 대해 타겟의 원하는 위치를 획득하기 위해 Z 방향으로 이동될 수 있다. 예를 들면, 실제로 광학 시스템은 실질적으로 (전형적으로는 X 및 Y 방향으로, 하지만 가능케는 Z 방향으로도) 정지 상태로 유지될 수 있고 기판만이 이동할 때, 대물 렌즈가 기판에 대해 상이한 위치들로 이동되는 것처럼 동작들을 생각하고 설명하는 것이 편리하다. 기판과 광학 시스템의 상대 위치가 정확하다면, 이들 중 어느 하나가 실제에서 이동하고 있는지, 또는 양자 모두가 이동하고 있는지, 또는 광학 시스템의 일부의 조합이 (예를 들면, Z 및/또는 틸트 방향으로) 이동하고 광학 시스템의 나머지 부분은 정지되어 있으며 기판이 (예를 들면, X 및 Y 방향으로, 하지만 선택적으로 Z 및/또는 틸트 방향으로도) 이동하고 있는지는 원칙적으로 중요하지 않다.
기판(W)에 의해 재지향된 방사선은 그리고 나서 부분 반사 표면(16)을 통과하여 스펙트럼이 검출될 수 있도록 검출기(18) 내로 진입한다. 검출기(18)는 후방 투영 초점 평면(11)(즉, 렌즈 시스템(15)의 초점 거리)에 위치될 수 있거나, 평면(11)은 보조 광학계(도시하지 않음)로 검출기(18) 상에 재이미징될 수 있다. 검출기는 기판 타겟(30)의 2 차원 각도 산란 스펙트럼(angular scatter spectrum)이 측정될 수 있도록 2 차원 검출기일 수 있다. 검출기(18)는 예를 들면, CCD 또는 CMOS 센서의 어레이일 수 있고, 예를 들어 프레임 당 40 밀리초의 적분 시간(integration time)을 사용할 수 있다.
예를 들면, 입사 방사선의 강도를 측정하기 위해 기준 빔이 사용될 수 있다. 이를 위해, 방사선 빔이 부분 반사 표면(16)에 입사될 때, 그 일부가 기준 빔으로서 기준 미러(14) 쪽으로 부분 반사 표면(16)을 투과한다. 기준 빔은 그리고 나서 동일한 검출기(18)의 다른 부분에 또는 다른 검출기(도시하지 않음)에 투영된다.
예를 들어, 405 내지 790 nm, 또는 200 내지 300 nm와 같이 보다 낮은 범위의 관심 파장을 선택하기 위해 하나 이상의 간섭 필터(13)가 이용 가능하다. 간섭 필터는 상이한 필터들의 세트를 포함하는 대신에 튜닝 가능할 수도 있다. 간섭 필터 대신에 격자가 사용될 수도 있다. 타겟에 대한 방사선의 입사각의 범위를 제어하기 위해 조명 경로에 개구 조리개(aperture stop) 또는 공간 광 변조기(미도시)가 제공될 수 있다.
검출기(18)는 단일 파장(또는 좁은 파장 범위)에서 재지향된 방사선의 강도, 복수 파장에서 개별적으로 또는 파장 범위에 걸쳐서 적분된 강도를 측정할 수 있다. 또한, 검출기는 횡방향 자기 편광 방사선과 횡방향 전기 편광 방사선의 강도 및/또는 횡방향 자기 편광 방사선과 횡방향 전기 편광 방사선 사이의 위상차를 개별적으로 측정할 수 있다.
기판(W) 상의 타겟(30)은 현상 후에 바(bar)가 실선의 레지스트 선으로 형성되도록 프린트되는 1D 격자일 수 있다. 타겟(30)은 현상 후에 격자가 레지스트의 중실형 레지스트 필라(solid resist pillars) 또는 비아(via)로 형성되도록 프린트되는 2D 격자일 수 있다. 바, 필라, 또는 비아는 기판 내에 또는 기판 상에(예를 들면, 기판 상의 하나 이상의 층 내에) 에칭될 수 있다. (예를 들어, 바, 필라, 또는 비아의) 패턴은 패터닝 프로세스에서의 처리의 변화(예를 들면, 리소그래피 투영 장치(특히 투영 시스템(PS))의 광학 수차, 초점 변화, 선량 변화 등)에 민감하며, 프린트된 격자에서의 변동으로 발현된다. 따라서, 프린트된 격자의 측정된 데이터는 격자를 재구성하는 데 사용된다. 선의 폭 및/또는 형상과 같은 1D 격자의 하나 이상의 파라미터, 또는 필라 또는 비아의 폭 또는 길이 또는 형상과 같은 2D 격자의 하나 이상의 파라미터가 프린팅 스텝 및/또는 다른 검사 프로세스의 지식으로부터 프로세서(PU)에 의해 수행되는 재구성 프로세스에 입력될 수 있다.
[97]재구성에 의한 파라미터의 측정 외에, 각도 분해 스캐터로메트리는 제품 및/또는 레지스트 패턴들에서의 피처들의 비대칭 측정에 유용하다. 비대칭 측정의 특정 용도는 오버레이의 측정을 위한 것으로, 여기서 타겟(30)은 다른 세트에 중첩된 하나의 주기 피처(periodic features) 세트를 포함한다. 도 3 또는 도 4의 기기를 사용한 비대칭 측정의 개념은 예를 들면, 그 전체가 본 명세서에 편입되어 있는 미국 특허 출원 공개 제US2006-066855호에 기재되어 있다. 간단히 말하면, 타겟의 회절 스펙트럼의 회절 차수들의 위치들은 타겟의 주기성에 의해서만 결정되지만, 회절 스펙트럼에서의 비대칭은 타겟을 구성하는 개별 피처들의 비대칭을 나타낸다. 검출기(18)가 이미지 센서일 수 있는 도 4의 기기에서, 회절 차수들에 있어서의 이러한 비대칭은 검출기(18)에 의해 기록되는 동공 이미지에서 비대칭으로 직접 나타난다. 이 비대칭은 유닛(PU)에서 디지털 이미지 처리에 의해 측정될 수 있으며, 알려진 오버레이 값들에 대해 교정될 수 있다.
도 5는 전형적인 타겟(30)의 평면도 및 도 4의 장치에서의 조명 스팟(S)의 범위를 도시한다. 주변 구조들로부터의 간섭이 없는 회절 스펙트럼을 얻기 위해, 실시예에서 타겟(30)은 조명 스팟(S)의 폭(예를 들면, 직경)보다 큰 주기 구조(예를 들면, 격자)이다. 스팟(S)의 폭은 타겟의 폭 및 길이보다 작을 수 있다. 즉, 타겟은 조명에 의해 '언더필되며(underfilled)', 회절 신호는 본질적으로 타겟 자체의 외부의 제품 피처들 등의 신호들로부터 자유롭다. 조명 장치(2, 12, 13, 17)(도 4)는 대물 렌즈(15)의 후방 초점 평면을 가로질러 균일한 강도의 조명을 제공하도록 구성될 수 있다. 혹은, 예를 들면 조명 경로에 개구를 포함함으로써, 조명은 축상(on axis) 또는 축외(off axis) 방향으로 제한될 수 있다.
도 6은 계측을 사용하여 획득된 측정 데이터에 기초하여, 타겟 패턴(30)의 하나 이상의 관심 변수(variables of interest)의 값을 결정하는 예시적인 프로세스를 개략적으로 묘사한다. 검출기(18)에 의해 검출된 방사선은 타겟(30)에 대해 측정된 방사선 분포(608)를 제공한다. 주어진 타겟(30)에 대해, 예를 들면 수치 맥스웰 솔버(numerical Maxwell solver)(610)를 사용하여 파라미터화된 모델(606)로부터 방사선 분포(612)가 계산/시뮬레이션될 수 있다. 파라미터화된 모델(606)은 타겟을 구성하고 타겟과 관련된 다양한 재료들의 예시적인 층들을 보여준다. 파라미터화된 모델(606)은 고려 중인 타겟의 부분의 피처들 및 층들에 대한 하나 이상의 변수를 포함할 수 있으며, 이들은 변동 및 도출될 수 있다. 도 6에 나타낸 바와 같이, 하나 이상의 변수는 하나 이상의 층의 두께(t), 하나 이상의 피처의 폭(w)(예를 들면, CD), 하나 이상의 피처의 높이(h), 및/또는 하나 이상의 피처의 측벽 각도(α)를 포함할 수 있다. 도시되지는 않았으나, 하나 이상의 변수는 하나 이상의 층의 굴절률(예를 들면, 실수 또는 복소 굴절률, 굴절률 텐서 등), 하나 이상의 층의 흡광 계수(extinction coefficient), 하나 이상의 층의 흡수, 현상 중 레지스트의 손실, 하나 이상의 피처의 푸팅(footing), 및/또는 하나 이상의 피처의 라인 엣지 거칠기(line edge roughness)를 더 포함할 수 있으나, 이에 국한되지 않는다. 변수들의 초기 값들은 측정되는 타겟에 대해 예상되는 값일 수 있다. 측정된 방사선 분포(608)는 다음으로 계산된 방사선 분포(612)와 612에서 비교되어 둘 사이의 차가 결정된다. 차가 있는 경우, 파라미터화된 모델(606)의 하나 이상의 변수의 값들이 변할 수 있으며, 측정된 방사선 분포(608)와 계산된 방사선 분포(612) 사이에 충분한 매칭이 있을 때까지 새로운 계산된 방사선 분포(612)가 산출되어 측정된 방사선 분포(608)와 비교된다. 그 시점에서, 파라미터화된 모델(606)의 변수들의 값들은 실제 타겟(30)의 지오메트리(geometry)에 대한 양호한 또는 최상의 매칭을 제공한다. 실시예에서는, 측정된 방사선 분포(608)와 계산된 방사선 분포(612) 사이의 차가 공차 역치 내에 있을 때 충분한 매칭이 있게 된다.
도 7a는 "제어를 위한 설계"(design for control: D4C) 방법의 주요 단계들을 나열한 플로차트를 타나낸다. 단계 710에서, 리소그래피 프로세스에 사용되는 재료들이 선택된다. 재료들은 적절한 GUI를 통해 D4C와 인터페이스되는 재료 라이브러리에서 선택될 수 있다. 단계 720에서, 프로세스 스텝들 각각을 입력하고 프로세스 시퀀스 전체에 대한 컴퓨터 시뮬레이션 모델을 구축함으로써 리소그래피 프로세스가 정의된다. 단계 730에서는, 계측 타겟이 정의되는데, 즉 타겟에 포함된 다양한 피처들의 치수들 및 기타 특성들이 D4C 프로그램에 입력된다. 예를 들어, 구조에 격자가 포함된 경우, 격자 요소들의 개수, 개별 격자 요소들의 폭, 두 격자 요소 사이의 간격 등이 정의되어야 한다. 단계 740에서, 3D 지오메트리가 생성된다. 이 스텝은 다층 타겟 설계에 관련된 정보 예를 들면, 상이한 층들 사이의 상대적인 쉬프트가 있는지 여부도 또한 고려한다 이 피처는 다층 타겟 설계를 가능케 한다. 단계 750에서는, 설계된 타겟의 최종 지오메트리가 시각화된다. 아래에서 보다 상세히 설명되는 바와 같이, 최종 설계가 시각화될 뿐만 아니라 설계자가 리소그래피 프로세스의 다양한 스텝들을 적용하므로, (예를 들면, 여기서 설명되는 로컬 전계에 의해 야기되는) 프로세스에 의해 유발되는 영향 때문에 3D 지오메트리가 어떻게 형성되고 변화되는지를 시각화할 수 있다. 예를 들어, 레지스트 패터닝 후의 3D 지오메트리는 레지스트 제거 및 에칭 후의 3D 지오메트리와는 다르다.
본 발명의 중요한 측면은 타겟 설계자가 모델링 및 시뮬레이션 중에 그 인식 및 제어를 용이하게 하기 위해 방법의 단계들을 시각화할 수 있다는 것이다. "뷰어스(viewers)"로 지칭되는 상이한 시각화 툴들이 D4C 소프트웨어에 내장되어 있다. 예를 들면, 도 7b에 도시된 바와 같이, 설계자는 정의된 리소그래피 프로세스 및 타겟에 따라 재료 플롯(760)을 볼 수 있다(및 런타임 추정 플롯도 또한 얻을 수 있다). 리소그래피 모델이 생성되면, 설계자는 모델 뷰어 툴(775)을 통해 모델 파라미터들을 볼 수 있다. 설계 레이아웃(예를 들면, GDS 파일의 시각적 렌더링)을 보기 위해 설계 레이아웃 뷰어 툴(780)이 사용될 수 있다. 레지스트의 패턴 프로파일들을 보기 위해 레지스트 프로파일 뷰어 툴(785)이 사용될 수 있다. 기판 상의 3D 구조들을 보기 위해 지오메트리 뷰어 툴(790)이 사용될 수 있다. 계측 툴에서 시뮬레이션된 응답을 보기 위해 동공 뷰어 툴(795)이 사용될 수 있다. 본 기술분야의 통상의 기술자는 설계 및 시뮬레이션 중에 설계자의 이해를 증진시키기 위해 이들 뷰잉 툴이 이용 가능하다는 것을 이해할 것이다. D4C 소프트웨어의 몇몇 실시예에서는 이들 툴 중 하나 이상이 존재하지 않을 수도 있으며, 몇몇 다른 실시예에서는 추가 뷰잉 툴들이 있을 수 있다.
도 7c는 리소그래피 프로세스의 실제 시뮬레이션에 선택되는 계측 타겟들의 개수를 줄임으로써 D4C 프로세스가 어떻게 전체 시뮬레이션 프로세스의 효율을 증가시키는지를 도시하는 플로차트를 나타낸다. 앞서 언급한 바와 같이, D4C는 설계자가 수천 또는 심지어는 수백만의 설계를 설계할 수 있게 한다. 이들 설계 모두가 프로세스 스텝들의 변동에 대해 강고하지는 않을 수 있다. 프로세스 변동을 견딜 수 있는 타겟 설계들의 서브세트(부분집합)를 선택하기 위해, 리소그래피 작업자는 블록 752에 나타낸 바와 같이, 정의된 리소그래피 프로세스의 하나 이상의 스텝을 의도적으로 교란시킬 수 있다. 교란의 도입은 그 최초로 정의된 것과 관련하여 프로세스 시퀀스 전체를 변경시킨다. 따라서, 교란된 프로세스 시퀀스(블록 754)를 적용하면 설계된 타겟의 3D 지오메트리도 변경된다. 리소그래피 작업자는 원래 설계 타겟들에서 0이 아닌 교번을 나타내는 교란들만을 선택하고는 선택된 프로세스 교란들의 서브세트를 생성한다(블록 756). 다음으로, 리소그래피 프로세스는 이 프로세스 교란들의 서브세트를 이용하여 시뮬레이션된다(블록 758).
리소그래피 프로세스(또는 일반적으로는 패터닝 프로세스)을 이용한 기판의 제조 또는 제작은 전형적으로 프로세스 변동을 수반한다. 프로세스 변동은 기판 전체에서 균일하지 않다. 예를 들면, 퇴적 프로세스들에서, 필름들은 기판의 중심에서는 보다 두꺼워지고 엣지에 가까울수록 보다 얇아지는 경향이 있다. 이들 계통적인 변동은 보통 알려진 프로세스 조건들에 기초한 기판의 특성들인 '핑거프린트(fingerprints)'로서 측정 데이터에 반영된다. 즉, 기판 좌표의 함수로서 공간적 변동을 갖는 기판 상에 스택이 존재한다. 스택은 기판 상에 선택된 패턴(예를 들면, 설계 패턴)을 형성하기 위한 패터닝 프로세스 중에 기판 상에 형성된 복수의 층을 포함한다. 스택의 각 층은 두께, 재료 특성들, 전기 및/또는 자기 특성들, 및 패터닝 프로세스의 피처들 및 관련 파라미터들(예를 들면, CD, 피치, 오버레이 등)과 관련될 수 있다.
전술한 바와 같이, 에칭 툴 내의 글로벌 전계 분포는 포토레지스트에 정의된 구조들이 어떻게 하부의 기판에 전사되는지에 중대한 영향을 미친다. 예로서, 도 8a는 웨이퍼(802) 및 포커스 링(804)과 관련된 글로벌 전계(800)를 도시한다. 도 8a는 포커스 링(804)에 의해 영향을 받는 글로벌 전계(800)의 부분(806)을 도시한다. 포커스 링(804)에 의해 영향을 받는 부분(806)을 포함하는 글로벌 전계(800)는 현상 후 검사(after development inspection: ADI) 및 에칭 후 검사(after etch inspection: AEI) 값들에 차(예를 들면, ADI-AEI 패널티)를 유발하고, 및/또는 다른 영향을 미칠 수 있다.
(예를 들면, 에칭 툴에 의해 도입되는) 글로벌 전계 분포와는 별개로, 로컬 전계들도 에칭 후 웨이퍼 구조(및 그에 따라 ADI-AEI 패널티)에 영향을 미친다. 집적 회로 내부의 피처들은 도전성이며 플로팅(floating) 또는 고정 전위이기 때문에, 이들은 로컬 전계 내(local intra-field) 및/또는 다이 내의 로컬 전계(intra-die local electric field) 및/또는 에칭 성능에 영향을 미친다. 일반적으로, 로컬 전계 분포에 영향을 미치는 3 가지 레벨의 세밀도: 다이 내의 패턴 밀도(intra-die pattern density), 오버레이 계측 타겟(또는 다른 웨이퍼 피처) 자체, 및 로컬 디바이스 구조들이 고려될 수 있다.
비한정적인 예로서, 도 8b는 웨이퍼(812) 상의 모델링된 디바이스 구조들(810) 및 매립된 도전성 웨이퍼 층(814)에 의해 영향을 받는 로컬 전계가 계측 타겟들(816)(또는 기타 에칭 대상 피처)에 미치는 영향을 도시한다. 도 8b에서, 화살표들(818)은 각 계측 타겟(816)에 대한 (웨이퍼(812)의 층 상의 이전 및/또는 의도된 위치로부터 현재 및/또는 실제 위치로의 상대적인 위치 쉬프트로 생각될 수 있는) ADI-AEI 패널티를 나타낸다. ADI-AEI 패널티는 매립된 도전 웨이퍼 층(814)에 의해 영향을 받는 로컬 전계들에 의해 야기된다. 화살표들(818)의 크기와 방향(예를 들면, 상대적인 방향과 위치 쉬프트 량)은 예를 들면, 매립된 도전 웨이퍼 층(814)의 레이아웃, 매립된 도전 웨이퍼 층(814)의 상이한 부분들에 대한 계측 타겟들(816)의 위치들, 및/또는 로컬 전계들에 영향을 미치는 다른 요인들에 종속된다.
추가적인 비한정적인 예들로서, 도 9a 내지 도 9d는 로컬 전계들이 에칭 프로세스들에 미칠 수 있는 영향을 도시한다. 도 9a는 웨이퍼 스택의 부분의 층들(902)의 2 개의 모델링된 단면(900)을 도시한다. 도 9a에 나타낸 바와 같이, 로컬 전계(904)는 에칭 프로세스 중에 부분적인 에칭(906) 또는 완전한 에칭(908)이 일어나는지 여부에 영향을 미칠 수 있다. 이 예에서, 로컬 전계(904)는 에칭의 틸트 각에 영향을 미친다(예를 들면, 에칭의 각도는 로컬 전계(904)의 각도에 대응한다). (예를 들면, 도 8b와 함께) 도 9a에 나타낸 예에서, 로컬 전계(904)(예를 들면, 도 8b에 나타낸 영역들(814)에 의해 야기되는 교란들)는 패턴화된 구조(910)의 에칭 방향에 영향을 미친다. 칩 내부의 상이한 영역들에 의해 유도되는 틸팅된 로컬 전계들은 예를 들면, 웨이퍼의 다른 영역과 비교하여 웨이퍼의 한 영역에서 상이한 에칭의 틸트를 유발한다. 다이/칩 내부에는, 로컬 전계 및 그에 따라 에칭 방향에 영향을 미치는 상이한 도전성 영역들(예를 들면, 매립층들(814))이 존재한다. 에칭 방향은 타겟(예를 들면, Yieldstar) 상단 격자들 또는 다른 디바이스 구조들에 대해 유사할 수 있다.
도 9b는 웨이퍼 스택의 다른 부분의 층들(902)의 2 개의 모델링된 단면(920)을 도시한다. 도 9b에 나타낸 바와 같이, 로컬 전계(922)는 계측 타겟의 (이 예에서는 OV = 0 nm에서) +d 및 -d 격자에 대한 에칭(924 및 926)에 영향을 미친다. 하단(또는 달리 하부 또는 매립된) 격자들(928 및 930)은 예를 들면, 도전성일 수 있다. 이 예에서, ADI-AEI는 하단의 도전성 격자들(928 및 930)의 존재에 의해 영향을 받는 로컬 전계(922)에 종속된다. 즉, 도전성(예를 들면, Yieldstar) 타겟(하단 격자) 자체가 상단 격자의 에칭 방향에 틸트를 초래할 수 있다. (상단 격자(921) 및/또는 다른 구조의 설계와 같은) 계측 타겟의 다른 로컬 주변 구조도 로컬 전계(922)에 영향을 미칠 수 있다. ADI-AEI는 오버레이(ADI)의 함수이다. 종종, 하드 마스크는 로컬 전계들에 영향을 미치는 도전성 재료를 사용한다. 이는 타겟을 둘러싼 더미 패턴일 수도 있다.
도 9c는 웨이퍼 스택의 다른 부분의 층들(902)의 2 개의 모델링된 단면(940)을 도시한다. 도 9c에 나타낸 바와 같이, 로컬 전계(942)는 계측 타겟의 (이 예에서는 OV > 0 nm에서) +d 및 -d 격자에 대한 에칭(948 및 950)에 영향을 미친다. 하단(또는 달리 하부 또는 매립된) 격자들(944 및 946)은 여기서도 도전성일 수 있다. 도 9b에서와 같이, ADI-AEI는 하단의 도전성 격자들(944 및 946)의 존재로 인해 로컬 전계(942)에 종속된다. (상단 격자(941) 및/또는 다른 구조의 설계와 같은) 계측 타겟의 다른 로컬 주변 구조도 로컬 전계(942)에 영향을 미칠 수 있다. ADI-AEI는 여기서도 오버레이(ADI)의 함수이다.
도 9d는 웨이퍼 스택의 다른 부분의 층들(902)의 다른 모델링된 단면(960)을 도시한다. 도 9d는 웨이퍼 스택 내의 다양한 컨택트 홀 에칭(962, 964, 966, 968, 970, 및 972)을 도시한다. 이들 컨택트 홀 에칭의 형상, 크기, 각도, 및/또는 다른 특성들은 웨이퍼 스택 내의 주변 도전성 및/또는 전하 운반 구조들에 종속적일 수 있다. 이들 특성은 개별 컨택트 홀 에칭들(962 내지 972) 주위의 로컬 전계에 영향을 미칠 수 있다. 도 9d의 명료성을 위해 로컬 전계는 나타내지는 않았으나, 도 9a 내지 도 9c에 나타낸 로컬 전계들(942, 922, 및/또는 904)과 유사하거나 동일한 로컬 전계를 포함할 수 있다. 도 9d에 나타낸 바와 같이, 하단(또는 달리 하부 또는 매립된) 층(974)은 도전성일 수 있다. 도 9d에 나타낸 바와 같이, 하단 도전성 층(974)은 상이한 컨택트 홀들이 상이하게 에칭되도록 로컬 전계에 영향을 미칠 수 있다. 이 예에서, 로컬 전계는 하나 이상의 컨택트 홀 에칭의 에칭 각도에 영향을 미칠 수 있다. 예를 들어, 상부 층(976)의 컨택트 홀 갭(975)이 하단 도전성 층(974)의 부분(978)의 중앙(또는 비엣지 위치)과 대체로 정렬되기 때문에 컨택트 홀 에칭(962)의 에칭 각도는 대체로 수직일 수 있다. 콘택트 홀 에칭들(970 및 972)도 마찬가지이다. 대조적으로, 상부 층(976)의 컨택트 홀 갭들(977, 979, 및 981)이 하단 도전성 층(974)의 부분들(978, 980, 및 982)의 엣지 위치들과 대체로 정렬되기 때문에 컨택트 홀 에칭들(964, 966, 및 968)의 에칭 각도는 경사질 수 있다(예를 들면, 만약 도 9d에 로컬 전계 화살표들을 그린다면, 로컬 전계 화살표들은 컨택트 홀 에칭들(964, 966, 및 968)의 각도들에 대응하는 각도들로 경사지게 될 것이다).
몇몇 경우에, 로컬 전계는 컨택트 홀과 하부에 놓인 구조 사이에 의도치 않은 접촉을 유발할 수 있다(예를 들면, 단락을 초래함). 예를 들어, 도 9d에 나타낸 바와 같이, 로컬 전계는 컨택트 홀 에칭(966)이 하단 도전성 층(974)의 부분(980) 쪽으로 경사져서 이에 접하게 한다. 이 의도치 않은 접촉은 예를 들면, 집적 회로의 오작동을 유발하거나, 다른 결과를 초래할 수 있다. (도 9a 내지 도 9c에서와 같은 계측 타겟들, 또는 도 9d에서와 같은 컨택트 홀들과 같은 다른 웨이퍼 피처들에 대한) 로컬 전계들을 고려하지 않는 악영향들의 다른 예들이 구상된다.
현재의 오버레이 계측 타겟들 및/또는 다른 웨이퍼 피처들은 전형적으로 스택 재료 특성들 및 처리 교란들(예를 들면, 에칭, CMP, 층 두께 등)에 대한 그 감도를 기초로 최적화된다. 해당 글로벌 전계의 영향들은 종종 프로세스 모델들에서 고려된다. 하지만, 해당 타겟 피처에서 또는 그 근처에서의 웨이퍼의 로컬 환경에 의해 도입되는 타겟 피처(예를 들면, 계측 타겟, IDM, SEM, e-테스트 및/또는 다른 정합 피처들, 웨이퍼 정렬 마크들, 마스크 레이아웃 설계의 하나 이상의 피처들, 및/또는 다른 웨이퍼 피처들) 근처의 로컬 전계들의 영향은 이전의 시스템들에서는 고려되지 않는다. 예를 들면, 도 9a 내지 도 9d에 나타낸 바와 같이, 에칭 프로세스의 에칭 깊이, 에칭 각도, 및/또는 다른 특성들에 영향을 미칠 수 있는 계측 타겟의 상단 및/또는 하단 층의 로컬 구조에 의해 영향을 받는 로컬 전계는 이전의 시스템들에서는 고려되지 않는다. 유리하게도, 본 시스템들 및 방법들은 타겟 피처(예를 들면, 계측 타겟 및/또는 다른 마스크 레이아웃 설계 피처)의 최적화 중에 로컬 전계들을 고려한다. 본 시스템들 및 방법들은 타겟 피처에 또는 그 근처에(예를 들면, 격자 설계에) 하위구조들(substructures)을 추가하고, 주변 마스크 또는 웨이퍼 구조들에 대해 피처(예를 들면, 계측 타겟) 배치를 조정하며, 로컬 전계들에 영향을 미치는 더미 피처들을 추가하고, 주어진 로컬 전계의 강도 및/또는 배향을 결정하기 위해 푸아송 방정식을 풀며, 및/또는 본 명세서에 기재된 다른 동작들을 수행함으로써, 타겟 피처를 강화(또는 달리 최적화)할 수 있다.
예를 들면, 도 9a 내지 도 9d에 이어서, 도 9e는 계측 타겟의 해당 부분과 관련된 로컬 전계(996)를 기초로 격자 설계에 하위구조들 및/또는 더미 피처들(994)을 추가함으로써 본 시스템들 및/또는 방법들을 사용하여 강화된 계측 타겟의 일부의 층들(992)의 2 개의 모델링된 단면(990)을 도시한다. 도 9e에 나타낸 바와 같이, 로컬 전계(996)는 도 9b 및 도 9c에 나타낸 이전 예들에서와 같이 계측 타겟의 +d 및 -d 격자에 대한 에칭(998 및 999)에 영향을 미치지 않는다(예를 들면, 에칭(998 및 999)은 층들(992)에 대해 실질적으로 수직으로 배향된다). 이는 하단(또는 달리 하부 또는 매립된) 격자들(991 및 993)이 여전히 도전성일 수 있으나, 이들은 이제 하위구조들 및/또는 더미 피처들(994)을 포함하기 때문이다. 이 예에서, ADI-AEI는 하위구조들 및/또는 더미 피처들(994)을 갖는 하단 도전성 격자들(991 및 993)의 존재에 의해 영향을 받는 로컬 전계(996)에 종속된다. 목표는 하위구조들을 추가함으로써 ADI-AEI를 0으로 만드는 것일 수 있다. 전계가 웨이퍼 표면에 수직인 경우에, 예를 들면 AEI는 ADI와 같다. (상단 격자(997) 및/또는 다른 구조의 설계와 같은) 계측 타겟의 다른 로컬 주변 구조도 로컬 전계(922)에 영향을 미칠 수 있다.
도 10 및 도 11은 패터닝 프로세스에 대해 추정된 로컬 전계들에 기초하여 패터닝 프로세스의 모델에서 타겟 피처를 조정하기 위한 방법들(1050(도 10) 및 1100(도 11))을 도시한다. 이들 방법은 본 명세서에 기재된 바와 같이 시뮬레이션 시스템에 의해 또는 다른 목적으로 사용될 수 있다. 방법(1050)은 계측 타겟 설계의 맥락에서 설명되고, 방법(1100)은 마스크 레이아웃 설계의 맥락에서 설명되지만, 이는 한정하려는 의도가 아니다. 방법(1050 및 1100)은 일반적으로 로컬 전계들의 영향을 결정하는 것이 유용한 다수의 상이한 프로세스에 적용될 수 있다. 방법들(1050 및/또는 1100)은 오버레이 계측 타겟들, 마스크 레이아웃 설계들, 및/또는 기타 집적 회로 피처들, 및/또는 로컬 전계에 실질적으로 둔감한 다른 피처들을 개발하는 데 사용될 수 있다.
몇몇 실시예에서, 방법(1050)은 에칭 툴 최적화 및 제어를 위한 입력으로서 사용하기 위해 및/또는 다른 목적으로 (깔끔한) ADI-AEI 측정을 결정하는 데 사용될 수 있다. 도 10에 나타낸 바와 같이, 방법(1050)은 관심 마스크 스택 영역을 획득하는 단계(1052)를 포함한다. 관심 마스크 스택 영역은 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성을 갖는다. 명료성을 위해, 이는 오버레이를 측정하기 위한 검출 파장(예를 들면, Yieldstar 파장)을 지칭한다. 정전계(static electric field)는 에칭 툴 내부의 에칭 중에만 존재한다. 몇몇 실시예에서, 관심 마스크 스택 영역은 층들과 같은 하위영역들로 분할된다. 몇몇 실시예에서, 관심 마스크 스택 영역을 획득하는 단계(1052)는 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성을 획득하는 단계를 포함한다. 몇몇 실시예에서, 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 층 특성들, 스택 설계 규칙들, 층 통합 요건들, 층 상호작용 순서, 및/또는 다른 특성들 중 하나 이상을 포함하는 스택 특성들을 포함한다. 몇몇 실시예에서(예를 들면, 에칭 대상 구조에 대한 영향을 모델링하기 위한 모델링 단계 중에), 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 관심 마스크 스택 영역과 관련된 글로벌 전계를 포함한다(하지만 물리적으로는, 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 패턴화된 층의 에칭 중에만 글로벌 전계를 포함하고 에칭 후의 오버레이 측정(AEI) 중에는 포함하지 않는다).
몇몇 실시예에서, 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 로컬 전계를 유발하고 및/또는 이에 영향을 미치는 관심 마스크 스택 영역의 특성들을 포함한다. 로컬 전계를 유발하고 및/또는 이에 영향을 미치는 관심 마스크 스택 영역의 특성들은 스택 층 두께들, 스택 층들을 형성하는 데 사용되는 재료들, 스택 층들 또는 스택 층들의 일부의 도전율, 스택 층 순서(예를 들면, 절연 층에 의해 분리된 도전성 층들), 특정 층들의 근접도(예를 들면, 2 개의 도전성 층 사이의 거리), 관심 마스크 스택 영역의 온도, 에칭 챔버 내부의 압력, RF 출력, 및/또는 다른 특성들을 포함한다.
관심 마스크 스택 영역은 예를 들면, 포토리소그래피 마스크 모델의 타겟 영역일 수 있다. 관심 마스크 스택 영역은 타겟 피처를 포함한다. 타겟 피처는 하나 이상의 층, 하나 이상의 재료, 하나 이상의 개구, 및/또는 다른 피처들을 포함할 수 있다. 몇몇 실시예에서, 하나 이상의 재료 특성은 층들 중 하나 이상과 관련될 수 있다. 개별 층들은 그 자체의 개별 파라미터들을 가질 수 있다. 몇몇 실시예에서는, 방법(1050)에서와 같이, 타겟 피처가 계측 타겟 설계이다.
방법(1050)은 계측 타겟 설계를 획득하는 단계(1054)를 포함한다. 몇몇 실시예에서, 계측 타겟 설계를 획득하는 단계는 상단 격자 설계, 콘트라스트, 하단 격자 설계, 계측 타겟의 층들을 형성하는 데 사용되는 재료들, 계측 타겟 설계의 피처들의 근접도, 및/또는 다른 계측 타겟 설계 특성들 중 하나 이상을 포함하는 계측 타겟 설계 특성들을 획득하는 단계 및/또는 결정하는 단계를 포함한다. 몇몇 실시예에서, 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 계측 타겟 설계 특성들을 포함한다.
몇몇 실시예에서, 관심 마스크 스택 영역, 계측 타겟 설계, 관심 마스크 스택 영역 및/또는 계측 타겟 설계와 관련된 특성들(예를 들면, 동작들(1052 및/또는 1054)), 및/또는 다른 정보를 획득하는 단계는 하나 이상의 외부 컴퓨팅 시스템의 데이터베이스들을 통해 이 정보에 전자적으로 액세스하는 단계, 로컬 전자 스토리지 내의 이 정보에 액세스하는 단계, 네트워크 통신을 통해 이 정보를 수신 또는 액세스하는 단계, 비일시적 스토리지 매체 및/또는 다른 전자 스토리지 소스들로부터 업로드, 다운로드, 또는 다른 전자 파일 전송을 통해 이 정보를 수신하는 단계, 또는 다른 방법들로 이 정보를 획득하는 단계를 포함할 수 있다. 예로서, 관심 마스크 스택 영역 및/또는 계측 타겟 설계의 설계된 치수들 및/또는 다른 피처들은 설계 소프트웨어(예를 들면, D4C) 또는 다른 리소스들과 관련된 사용자 인터페이스를 통해 사용자에 의해 입력 또는 선택되거나, 또는 달리 사용자로부터 전달될 수 있다. 다른 예로서, 관심 마스크 스택 영역 및/또는 계측 타겟 설계의 치수들 또는 다른 피처들은 동작들(1052 및/또는 1054)의 일부로서 측정될 수 있다. 이러한 측정들은 예를 들면, 제조 프로세스를 거치는 물리적 또는 모델링된 웨이퍼의 직전 층에서 수행될 수 있다. 몇몇 실시예에서, 관심 마스크 스택 영역 및/또는 계측 타겟 설계는 설계자, 시스템, 또는 다른 소스들에 의해 이루어진 가정에 기초하여 구축될 수도 있다.
방법(1050)은 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성에 기초하여 로컬 전계를 추정하는 단계(1056)를 포함한다. 로컬 전계는 계측 타겟 설계(또는 기타 타겟 피처, 타겟 피처)에 근접한 관심 마스크 스택 영역의 부분에 대해 추정된다.
방법(1050)은 추정된 로컬 전계 및/또는 다른 정보에 기초하여 계측 타겟 설계를 조정하는 단계(1058)를 포함한다. 계측 타겟 설계는 계측 타겟 설계를 강화하기 위해 로컬 전계 및/또는 다른 정보에 기초하여 1 회 이상 조정될 수 있다. 몇몇 실시예에서, 계측 타겟 설계를 강화하기 위해 계측 타겟 설계를 1 회 이상 조정하는 단계(1058)는 계측 타겟의 컴포넌트들의 배치를 서로에 대해 조정하는 단계, 마스크 레이아웃 설계의 다른 피처들에 대해 계측 타겟의 배치를 조정하는 단계, 계측 타겟 설계에 하나 이상의 더미 피처를 추가하는 단계, 및/또는 다른 동작들 중 하나 이상을 포함한다. 예를 들면, 앞서 논의된 도 9e는 계측 타겟의 해당 부분과 관련된 로컬 전계(996)를 기초로 격자 설계에 하위구조들 및/또는 더미 피처들(994)을 추가함으로써 방법(1050)에 따라 강화된 계측 타겟을 도시한다. 도 9e에 나타낸 바와 같이, 로컬 전계(996)는 도 9b 및 도 9c에 나타낸 이전 예들에서와 같이 계측 타겟의 +d 및 -d 격자에 대한 에칭(998 및 999)에 영향을 미치지 않는다(예를 들면, 에칭(998 및 999)은 층들(992)에 대해 실질적으로 수직으로 배향된다). 이는 하단(또는 달리 하부 또는 매립된) 격자들(991 및 993)이 여전히 도전성일 수 있으나, 이들은 이제 하위구조들 및/또는 더미 피처들(994)을 포함하기 때문이다. 도 10으로 돌아오면, 몇몇 실시예에서, 추정된 로컬 전계 및/또는 다른 정보에 기초하여 계측 타겟 설계를 조정하는 단계(1058)는 예를 들면, 계측 타겟 설계를 최적화하는 단계를 포함한다.
몇몇 실시예에서, 로컬 전계를 추정하는 단계(1056) 및/또는 추정된 로컬 전계 및/또는 다른 정보에 기초하여 계측 타겟 설계를 조정하는 단계(1058)는 패터닝 프로세스의 에칭 중에 계측 타겟 설계에 대한 추정된 로컬 전계의 영향을 결정하는 단계, 및 에칭 중에 계측 타겟 설계에 대한 추정된 영향에 기초하여 계측 타겟 설계를 조정하는 단계를 포함한다. 몇몇 실시예에서, 계측 타겟 설계에 대한 추정된 로컬 전계의 영향을 결정하는 단계는 계측 타겟 설계에 근접한 관심 마스크 스택 영역의 부분의 도전성 컴포넌트들(예를 들면, 계측 타겟의 상단 또는 하단 격자, 계측 타겟에 근접한 도전성 웨이퍼 피처들 등)의 유도 전하를 결정하는 단계, 이러한 피처들에 의해 야기되는 로컬 전계의 강도 및/또는 배향을 결정하기 위해 푸아송 방정식을 푸는 단계, 및/또는 다른 동작들을 포함한다.
비한정적인 예로서, 푸아송 방정식을 푸는 것은 수치적으로 행해진다. (에칭 툴을 나타내는) 2 개의 큰 커패시터 플레이트에 일정한 전위가 할당될 수 있다. 혹은, 에칭 대상 피처들의 위치에는 일정한 전계가 가정될 수 있다. 도전성 피처들은 일정한 전위를 갖게 된다(도체 내부에서는 전계가 0이다). 도전성 피처의 외부에서 푸아송 방정식을 수치적으로 풂으로써, 전위 분포를 얻을 수 있다. 전위 분포의 도함수는 전계에 비례한다. 매립된 도전성 피처의 유도 전하도 계산될 수 있으나 필수적인 것은 아니다.
몇몇 실시예에서, 방법(1050)의 동작들(1052 내지 1058) 중 하나 이상은 사용자에 의한 검토를 위해 관심 마스크 스택 영역, 계측 타겟 설계, 추정된 로컬 전계 및/또는 계측 타겟 설계에 대한 추정된 로컬 전계의 영향, 및/또는 다른 정보의 특성들의 표시자를 출력하는 단계를 포함할 수 있다. 몇몇 실시예에서, 이들 동작은 사용자가 원하는 관심 마스크 스택 영역, 계측 타겟 설계, 추정된 로컬 전계 및/또는 계측 타겟 설계에 대한 추정된 로컬 전계의 영향, 및/또는 다른 정보에 대한 조정을 나타내는 엔트리 및/또는 선택을 사용자로부터 (예를 들면, 아래에서 설명되는 하나 이상의 컴퓨터 시스템 컴포넌트를 통해) 수신하는 단계를 포함할 수 있다. 방법(1050)은 사용자에 의해 이루어진 입력들 및/또는 선택들로부터 생성된 업데이트된 추정된 로컬 전계에 기초하여 계측 타겟 설계를 조정하기 위해 동작들(1052 내지 1058) 중 하나 이상을 반복하는 단계를 포함할 수 있다.
몇몇 실시예에서, 방법(1050)은 로컬 전계 및/또는 계측 타겟 설계의 에칭에 대한 로컬 전계의 영향을 추정하는 단계, 및 계측 타겟 설계를 강화하기 위해 타겟 피처를 1 회 이상 조정하는 단계를 반복적으로 반복하는 단계(iteratively repeating)를 포함한다. 예를 들어, 계측 타겟 설계를 더욱 강화하고자 하는 경우(도면의 1050의 "예"(1059)), 계측 타겟 설계의 현재 버전이 동작(1054)으로 피드백되어 동작들(1054 및 1056)이 전술한 바와 같이 반복적으로 반복된다.
몇몇 실시예에서, 방법(1050)은 (도 10의 "아니오"(1061)에 이어) 오버레이 패널티(ADI-AEI)를 저감하기 위해 로컬 전계에 기초하여 계측 타겟 설계를 강화하는 단계를 더 포함한다. 몇몇 실시예에서, 방법(1050)은 AEI 오버레이 측정에 대한 보정이 필요한지를 결정하는 단계(1060)(그리고 도 10의 "예"(1063)에 이어, 필요한 경우 해당 보정을 결정 및 제공하는 단계(1062)), 및/또는 도 10의 "아니오"(1065)에 이어, 강화된 계측 타겟 설계에 기초하여 AEI 오버레이 측정을 결정하는 단계(1064)를 더 포함한다. 예를 들면, 이미 사용 중인 기존의 오버레이 타겟들에 동작들(1060, 1062, 및/또는 1063)을 사용할 수 있다. 보다 정확한 오버레이 측정치를 얻기 위해 에칭 후의 오버레이 판독값들은 수정될 수 있다. 하위구조들이 추가될 때 오버레이 타겟 콘트라스트가 불충분해지는 사용 사례에 맞닥뜨릴 수도 있다. 이 경우, 측정 중의 오버레이 패널티는 나중에 수정될 수 있다.
몇몇 실시예에서는, 디바이스의 로컬 전계 인식 레이아웃 최적화를 개발하기 위해 및/또는 다른 목적으로 도 11에 도시된 방법(1100)이 사용될 수 있다. 디바이스의 로컬 전계 인식 레이아웃 최적화는 예를 들면, 멀티 패터닝(multi-patterning) 적용에서 및/또는 다른 작업에서 마스크 분할에 의해 달성될 수 있다. 예를 들어, 도 9d(디바이스 패턴) 및/또는 다른 도면들을 참조하면, 방법(1100)은 디바이스 패턴(예를 들면, 컨택트 홀들)이 에칭 프로세스에 의해 악영향을 받아 결함을 유발하지 않도록 배치되도록 구성된다. 방법(1100)은 노광에 사용되는 마스크(들)를 최적화하여, 웨이퍼 상에 이미 존재하는 도전성 층을 취하도록 의도된다. 혹은, 에칭 방향을 "안내"하기 위해 하위구조들이 도전성 층에 추가될 수도 있다.
도 11에 나타낸 방법(1100)에서, 타겟 피처는 마스크 레이아웃 설계이다. 도 10에 나타낸 방법(1050)과 유사하게, 도 11에 나타낸 바와 같이, 방법(1100)은 관심 마스크 스택 영역을 획득하는 단계(1102)를 포함한다. 여기서도, 관심 마스크 스택 영역은 예를 들면, 마스크 레이아웃 설계를 포함하는 포토리소그래피 마스크 모델의 타겟 영역일 수 있다. 타겟 피처가 마스크 레이아웃 설계인 실시예에서, 관심 마스크 스택 영역은 마스크 및/또는 웨이퍼의 비교적 큰 부분(최대로는 전부를 포함함)을 포함할 수 있다. 마스크 레이아웃 설계는 하나 이상의 층, 하나 이상의 재료, 하나 이상의 개구, 및/또는 다른 피처들을 포함할 수 있다. 몇몇 실시예에서, 하나 이상의 재료 특성은 층들 중 하나 이상과 관련될 수 있다. 개별 층들은 관심 마스크 스택 영역에서 로컬 전계들를 유발하고 및/또는 이에 영향을 미치는 그 자체의 개별 파라미터들을 가질 수 있다. 몇몇 실시예에서, 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 피처들의 서로에 대한 배치, 개별 층들의 도전성 부분들의 서로에 대한 근접도, 패터닝 프로세스의 모델에서 웨이퍼의 엣지 및/또는 중심에 대한 마스크 레이아웃 설계의 일부의 위치, 및/또는 다른 특성들을 포함하는 마스크 레이아웃 설계 특성들을 포함한다. 동작(1102)은 관심 마스크 스택 영역의 특성들, 마스크 레이아웃 설계의 특성들, 및/또는 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 다른 정보, 관심 마스크 스택 영역과 관련된 글로벌 전계, 로컬 전계를 유발하고 및/또는 이에 영향을 미치는 특성들, 및/또는 다른 정보를 획득하는 단계를 포함한다.
방법(1100)은 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성에 기초하여 로컬 전계를 추정하는 단계(1104)를 포함한다. 로컬 전계는 마스크 레이아웃 설계의 하나 이상의 개별 영역에 대해 추정될 수도 있고 및/또는 마스크 레이아웃 설계 전체에 걸쳐 추정될 수도 있다. 방법(1100)은 추정된 로컬 전계(들) 및/또는 다른 정보에 기초하여 마스크 레이아웃 설계를 조정하는 단계(1106)를 또한 포함한다. 마스크 레이아웃 설계는 마스크 레이아웃 설계를 강화하기 위해 로컬 전계 및/또는 다른 정보에 기초하여 1 회 이상 조정될 수 있다. 몇몇 실시예에서, 마스크 레이아웃 설계를 강화하기 위해 마스크 레이아웃 설계를 1 회 이상 조정하는 단계(1106)는 마스크 레이아웃 설계의 다른 피처들에 대해 마스크 레이아웃 설계의 피처들의 배치를 조정하는 단계, 마스크 레이아웃 설계에 하나 이상의 더미 피처를 추가하는 단계, 및/또는 다른 동작들 중 하나 이상을 포함한다. 몇몇 실시예에서, 추정된 로컬 전계(들) 및/또는 다른 정보에 기초하여 마스크 레이아웃 설계를 조정하는 단계(1106)는 예를 들면, 마스크 레이아웃 설계를 최적화하는 단계를 포함한다.
몇몇 실시예에서, 로컬 전계(들)을 추정하는 단계(1104) 및/또는 추정된 로컬 전계(들) 및/또는 다른 정보에 기초하여 마스크 레이아웃 설계를 조정하는 단계(1106)는 패터닝 프로세스의 에칭에 대해 추정된 로컬 전계(들) 및 마스크 레이아웃 설계의 영향을 결정하는 단계, 및 에칭 중에 로컬 전계(들)과 함께 마스크 레이아웃 설계의 추정된 영향에 기초하여 마스크 레이아웃 설계를 조정하는 단계를 포함한다. 몇몇 실시예에서, 마스크 레이아웃 설계에 대한 추정된 로컬 전계(들)의 영향을 결정하는 단계는 마스크 레이아웃 설계의 도전성 컴포넌트들 상의 이미지 전하를 결정하는 단계, 이러한 피처들에 의해 야기되는 로컬 전계(들)의 강도 및/또는 배향을 결정하기 위해 푸아송 방정식을 푸는 단계, 및/또는 다른 동작들을 포함한다. 몇몇 실시예에서, 방법(1100)은 로컬 전계(들)을 추정하는 단계 및 마스크 레이아웃 설계를 강화하기 위해 마스크 레이아웃 설계를 1 회 이상 조정하는 단계를 반복적으로 반복하는 단계(iteratively repeating)를 포함한다.
몇몇 실시예에서, 방법(1100)의 동작들(1102 내지 1106) 중 하나 이상은 사용자에 의한 검토를 위해 관심 마스크 스택 영역, 마스크 레이아웃 설계, 추정된 로컬 전계(들), 및/또는 다른 정보의 특성들의 표시자를 출력하는 단계를 포함할 수 있다. 몇몇 실시예에서, 이들 동작은 사용자가 원하는 관심 마스크 스택 영역, 마스크 레이아웃 설계, 추정된 로컬 전계(들), 및/또는 다른 정보에 대한 조정을 나타내는 엔트리 및/또는 선택을 사용자로부터 (예를 들면, 아래에서 설명되는 하나 이상의 컴퓨터 시스템 컴포넌트를 통해) 수신하는 단계를 포함할 수 있다. 방법(1100)은 사용자에 의해 이루어진 입력들 및/또는 선택들로부터 생성된 업데이트된 추정된 로컬 전계(들)에 기초하여 마스크 레이아웃 설계를 조정하기 위해 동작들(1102 내지 1106) 중 하나 이상을 반복하는 단계를 포함할 수 있다.
도 11에 나타낸 바와 같이, 마스크 레이아웃 설계를 강화하기 위해 마스크 레이아웃 설계를 1 회 이상 조정하는 단계는 (예를 들면, "아니오"(1107) - 마스크 레이아웃 설계가 최적화되지 않았다는 결론을 전달하는 단계 - 에 이어) 반복적으로 (예를 들면, 오버레이 및 이미징 제약조건들 및/또는 다른 정보에 기초하여) 엣지 배치를 결정하는 단계, 엣지 배치에 기초하여 패터닝 프로세스의 에칭 중에 추정된 로컬 전계(들) 및 마스크 레이아웃 설계의 영향을 결정하는 단계(1102 및 1104), 및 엣지 배치에 기초하여 추정된 영향에 기초하여 마스크 레이아웃 설계를 조정하는 단계(1106)를 포함한다. 마스크 레이아웃 설계에 대한 조정의 완료에 응답하여(예를 들면, "예"(1107) - 마스크 레이아웃 설계가 최적화되었다는 결론을 전달하는 단계 - 에 이어), 방법(1100)은 로컬 전계 인식 마스크 레이아웃 설계를 출력한다(1110).
몇몇 실시예에서, 방법(1050)(도 10)과 방법(1100)(도 11)은 3 차원 계측을 용이하게 하기 위해 추정된 로컬 전계(들)에 기초하여 타겟 피처(예를 들면, 계측 타겟 설계, 마스크 레이아웃 설계, 및/또는 다른 타겟 피처들)를 조정하는 단계를 더 포함한다. 예를 들어, 주어진 계측 타겟은 로컬 전계에 민감하도록 의도적으로 설계될 수 있다. 로컬 전계에 대한 이 민감도는 주어진 계측 타겟이 비평면의 제3의(예를 들면, "z") 웨이퍼 방향을 프로브(probe)하도록 구성된 계측 툴로서 또는 그 일부로서 기능하도록 할 수 있다. 예를 들어, 에칭에 대한 로컬 전계의 영향은 에칭 깊이를 측정하기 위한 "프로브"로서 사용될 수 있다. 에칭이 깊을수록, 에칭되는 구조에 더 많은 비대칭이 도입된다. 이는 예를 들면, Yieldstar와 같은 계측 검출 시스템의 색상-색상간 의존성에 의해 취득될 수 있다.
다음의 조항들을 사용하여 실시예들이 추가로 설명될 수 있다:
1. 패터닝 프로세스에 대해 추정된 로컬 전계들에 기초하여 패터닝 프로세스의 모델에서 타겟 피처를 조정하는 방법으로서,
하드웨어 컴퓨터 시스템으로 관심 마스크 스택 영역 - 관심 마스크 스택 영역은 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성을 가지며, 관심 마스크 스택 영역은 타겟 피처를 포함함 - 을 획득하는 단계;
관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성을 기초로, 하드웨어 컴퓨터 시스템으로 로컬 전계 - 로컬 전계는 타겟 피처에 근접한 관심 마스크 스택 영역의 부분에 대해 추정됨 - 를 추정하는 단계; 및
추정된 로컬 전계에 기초하여 하드웨어 컴퓨터 시스템에 의해 타겟 피처를 조정하는 단계:
를 포함하는, 방법.
2. 조항 1의 방법에서, 추정된 로컬 전계에 기초하여 타겟 피처를 조정하는 단계는 하드웨어 컴퓨터 시스템에 의해, 패터닝 프로세스의 에칭 중에 타겟 피처에 대한 추정된 로컬 전계의 영향을 결정하는 단계, 및 에칭 중에 타겟 피처에 대한 추정된 영향에 기초하여 하드웨어 컴퓨터 시스템에 의해 타겟 피처를 조정하는 단계를 포함한다.
3. 조항 2의 방법에서, 타겟 피처에 대한 추정된 로컬 전계의 영향을 결정하는 단계는 하드웨어 컴퓨터 시스템에 의해, 타겟 피처에 근접한 관심 마스크 스택 영역의 부분의 도전성 컴포넌트들 상의 이미지 전하를 결정하는 단계, 및/또는 로컬 전계를 결정하기 위해 하드웨어 컴퓨터 시스템에 의해 푸아송 방정식을 푸는 단계를 포함한다.
4. 조항 1 내지 조항 3 중 어느 하나의 조항의 방법에서, 타겟 피처는 계측 타겟 설계이다.
5. 조항 4의 방법은, 하드웨어 컴퓨터 시스템에 의해, 로컬 전계를 추정하는 단계 및 계측 타겟 설계를 강화하기 위해 타겟 피처를 1 회 이상 조정하는 단계를 반복적으로 반복하는(iteratively repeating) 단계를 더 포함한다.
6. 조항 5의 방법은, 패터닝 프로세스의 포토레지스트 현상 후에 측정된 오버레이(현상 후 검사(after development inspection) - ADI)와 에칭 후에 측정된 오버레이(에칭 후 검사 후(after etch inspection) - AEI) 사이의 추정된 차(estimated difference)를 저감하기 위해 하드웨어 컴퓨터 시스템으로 계측 타겟 설계를 강화하는 단계를 더 포함한다.
7. 조항 6의 방법에서, ADI와 AEI 사이의 차는 오버레이 패널티(ADI-AEI)이다.
8. 조항 7의 방법은, 하드웨어 컴퓨터 시스템으로 AEI 오버레이 측정에 대한 수정을 결정하는 단계, 및/또는 강화된 계측 타겟 설계에 기초하여 AEI 오버레이 측정을 결정하는 단계를 더 포함한다.
9. 조항 5 내지 조항 8 중 어느 하나의 조항의 방법에서, 계측 타겟 설계를 강화하기 위해 타겟 피처를 1 회 이상 조정하는 단계는 하드웨어 컴퓨터 시스템에 의해 마스크 레이아웃 설계의 다른 피처들에 대해 계측 타겟의 배치를 조정하는 단계, 또는 하드웨어 컴퓨터 시스템에 의해 하나 이상의 더미 피처(dummy features)를 계측 타겟 설계에 추가하는 단계 중 하나 이상을 포함한다.
10. 조항 1 내지 조항 9 중 어느 하나의 조항의 방법에서, 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 층 특성들, 스택 설계 규칙들, 또는 층 통합 요건들 중 하나 이상을 포함하는 스택 특성들을 포함한다.
11. 조항 1 내지 조항 10 중 어느 하나의 조항의 방법에서, 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 상단 격자 설계, 콘트라스트, 또는 하단 격자 설계 중 하나 이상을 포함하는 계측 타겟 설계 특성들을 포함한다.
12. 조항 1 내지 조항 3 중 어느 하나의 조항의 방법에서, 타겟 피처는 마스크 레이아웃 설계이다.
13. 조항 12의 방법은, 하드웨어 컴퓨터 시스템에 의해, 로컬 전계를 추정하는 단계 및 마스크 레이아웃 설계를 강화하기 위해 타겟 피처를 1 회 이상 조정하는 단계를 반복적으로 반복하는(iteratively repeating) 단계를 더 포함한다.
14. 조항 13의 방법에서, 마스크 레이아웃 설계를 강화하기 위해 타겟 피처를 1 회 이상 조정하는 단계는 하드웨어 컴퓨터 시스템에 의해 마스크 레이아웃 설계에서의 피처 배치를 조정하는 단계, 또는 하드웨어 컴퓨터 시스템에 의해 하나 이상의 더미 피처를 마스크 레이아웃 설계에 추가하는 단계 중 하나 이상을 포함한다.
15. 조항 14의 방법에서, 마스크 레이아웃 설계를 강화하기 위해 타겟 피처를 1 회 이상 조정하는 단계는 (1) 하드웨어 컴퓨터 시스템에 의해 엣지 배치를 결정하는 단계, (2) 하드웨어 컴퓨터 시스템에 의해 엣지 배치에 기초하여 패터닝 프로세스의 에칭 중에 마스크 레이아웃 설계에 대한 추정된 로컬 전계의 영향을 결정하는 단계, (3) 엣지 배치에 기초하여 추정된 영향에 기초하여 하드웨어 컴퓨터 시스템에 의해 마스크 레이아웃 설계를 조정하는 단계를 포함한다.
16. 조항 12 내지 조항 15 중 어느 하나의 조항의 방법에서, 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 층 특성들, 스택 설계 규칙들, 또는 층 통합 요건들 중 하나 이상을 포함하는 스택 특성들을 포함한다.
17. 조항 12 내지 조항 16 중 어느 하나의 조항의 방법에서, 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성은 피처들의 서로에 대한 배치, 개별 층들의 도전성 부분들의 서로에 대한 근접도, 또는 패터닝 프로세스의 모델에서 웨이퍼의 엣지 및/또는 중심에 대한 관심 마스크 스택 영역의 위치를 포함하는 마스크 레이아웃 설계 특성들을 포함한다.
18. 조항 1 내지 조항 17 중 어느 하나의 조항의 방법은, 사용자에 의한 검토를 위해 추정된 로컬 전계 및/또는 타겟 피처에 대한 추정된 로컬 전계의 영향의 표시자를 하드웨어 컴퓨터 시스템에 의해 출력하는 단계, 사용자가 원하는 타겟 피처에 대한 조정을 나타내는 엔트리 및/또는 선택을 사용자로부터 하드웨어 컴퓨터 시스템에 의해 수신하는 단계; 및 추정된 로컬 전계 및 원하는 조정에 기초하여 하드웨어 컴퓨터 시스템에 의해 타겟 피처를 조정하는 단계를 더 포함한다.
19. 조항 1 내지 조항 18 중 어느 하나의 조항의 방법은, 3 차원 계측을 용이하게 하기 위해 추정된 로컬 전계에 기초하여 하드웨어 컴퓨터 시스템에 의해 타겟 피처를 조정하는 단계를 더 포함한다.
20. 명령어들 - 명령어들은 컴퓨터에 의해 실행될 때 조항 1 내지 조항 19 중 어느 하나의 조항의 방법을 구현함 - 이 기록된 비일시적 컴퓨터 가독 매체를 포함하는 컴퓨터 프로그램 제품.
21. 조항 1 내지 조항 20 중 어느 하나의 조항의 방법에서, 전자파의 전파는 계측 측정에 사용되는 조명에 대응한다.
22. 조항 1 내지 조항 21 중 어느 하나의 조항의 방법에서, 타겟 피처는 계측 타겟 피처이다.
23. 조항 1 내지 조항 22 중 어느 하나의 조항의 방법에서, 타겟 피처는 오버레이 타겟 피처 또는 정렬 타겟 피처이다.
도 12는 본 명세서에 개시된 방법, 플로(flow), 또는 시스템(들)을 구현하는 것을 지원할 수 있는 컴퓨터 시스템(100)을 도시하는 블록도이다. 컴퓨터 시스템(100)은 정보를 전달하기 위한 버스(102) 또는 다른 통신 메커니즘, 및 정보를 처리하기 위해 버스(102)와 결합된 프로세서(104)(또는 복수의 프로세서(104 및 105))를 포함한다. 컴퓨터 시스템(100)은 프로세서(104)에 의해 실행되는 명령어들 및 정보를 저장하기 위해 버스(102)에 결합된, 랜덤 액세스 메모리(RAM) 또는 다른 동적 스토리지 디바이스와 같은 메인 메모리(106)를 또한 포함한다. 메인 메모리(106)는 프로세서(104)에 의해 실행되는 명령어들의 실행 중에 임시 변수들 또는 다른 중간 정보를 저장하는 데에도 또한 사용될 수 있다. 컴퓨터 시스템(100)은 프로세서(104)를 위한 명령어들 및 정적 정보를 저장하기 위해 버스(102)에 결합된 읽기 전용 메모리(ROM)(108) 또는 다른 정적 스토리지 디바이스를 더 포함한다. 정보 및 명령어들을 저장하기 위해 자기 디스크 또는 광 디스크와 같은 스토리지 디바이스(110)가 제공되어 버스(102)에 결합된다.
컴퓨터 사용자에게 정보를 디스플레이하기 위해 컴퓨터 시스템(100)은 버스(102)를 통해 CRT(음극선관) 또는 평면 패널 또는 터치 패널 디스플레이와 같은 디스플레이(112)에 결합될 수 있다. 정보 및 명령 선택을 프로세서(104)에 전달하기 위해 영숫자(alphanumeric) 및 기타 키들을 포함하는 입력 디바이스(114)가 버스(102)에 결합된다. 방향 정보 및 명령 선택을 프로세서(104)에 전달하고 디스플레이(112) 상에서 커서의 움직임을 제어하기 위한 다른 유형의 사용자 입력 디바이스는 마우스, 트랙볼, 또는 커서 방향 키와 같은 커서 제어부(116)이다. 이 입력 디바이스는 전형적으로 2 축, 즉 제1 축(예를 들면, x) 및 제2 축(예를 들면, y)으로 2의 자유도를 갖는데, 이는 디바이스가 평면에서 위치를 지정할 수 있게 한다. 터치 패널(스크린) 디스플레이도 또한 입력 디바이스로 사용될 수 있다.
일 실시예에 따르면, 본 명세서에서 설명되는 하나 이상의 방법의 일부는 메인 메모리(106)에 포함된 하나 이상의 명령어의 하나 이상의 시퀀스를 실행하는 프로세서(104)에 응답하여 컴퓨터 시스템(100)에 의해 수행될 수 있다. 이러한 명령어들은 스토리지 디바이스(110)와 같은 다른 컴퓨터 가독 매체로부터 메인 메모리(106)로 읽혀질 수 있다. 메인 메모리(106)에 포함된 명령어들의 시퀀스들의 실행은 프로세서(104)로 하여금 본 명세서에서 설명되는 프로세스 스텝들을 수행하게 한다. 메인 메모리(106)에 포함된 명령어들의 시퀀스들을 실행하기 위해 멀티 프로세싱 구성의 하나 이상의 프로세서가 사용될 수도 있다. 대체 실시예에서는, 하드 와이어드 회로(hard-wired circuitry)가 소프트웨어 명령어들 대신에 또는 소프트웨어 명령어들과 함께 사용될 수 있다. 그래서, 본 명세서의 설명은 하드웨어 회로 및 소프트웨어의 특정 조합에 국한되지 않는다.
본 명세서에서 사용되는 "컴퓨터 가독 매체"라는 용어는 실행을 위해 프로세서(104)에 명령어들을 제공하는 데 관여하는 임의의 매체를 지칭한다. 이러한 매체는 비휘발성 매체, 휘발성 매체, 및 전송 매체를 포함하지만 이에 국한되지 않는 많은 형태를 취할 수 있다. 비휘발성 매체는 예를 들면, 스토리지 디바이스(110)와 같은 광 디스크 또는 자기 디스크를 포함한다. 휘발성 매체는 메인 메모리(106)와 같은 동적 메모리를 포함한다. 전송 매체는 버스(102)를 포함하는 와이어를 포함하여, 동축 케이블, 구리 와이어, 및 광섬유를 포함한다. 전송 매체는 무선 주파수(RF) 및 적외선(IR) 데이터 통신 중에 발생되는 것과 같은, 음향파 또는 광파의 형태를 취할 수도 있다. 컴퓨터 가독 매체의 통상적인 형태는 예를 들면, 플로피 디스크, 플렉시블 디스크, 하드 디스크, 자기 테이프, 기타 자기 매체, CD-ROM, DVD, 기타 광학 매체, 펀치 카드, 종이 테이프, 구멍 패턴을 갖는 기타 물리적 매체, RAM, PROM 및 EPROM, FLASH-EPROM, 기타 메모리 칩 또는 카트리지, 이하에 설명되는 반송파, 또는 컴퓨터가 읽을 수 있는 기타 매체를 포함한다.
다양한 형태의 컴퓨터 가독 매체가 실행을 위해 하나 이상의 명령어의 하나 이상의 시퀀스를 프로세서(104)로 전달하는 데 관여될 수 있다. 예를 들어, 명령어들은 초기에는 원격 컴퓨터의 자기 디스크에 있을 수 있다. 원격 컴퓨터는 명령어들을 그 동적 메모리에 로드하고는 모뎀을 사용하여 전화 회선을 통해 명령어들을 송신할 수 있다. 컴퓨터 시스템(100)에 로컬에 있는 모뎀은 전화 회선 상에서 데이터를 수신하고는 적외선 송신기를 사용하여 데이터를 적외선 신호로 변환할 수 있다. 버스(102)에 결합된 적외선 검출기는 적외선 신호에 반송되는 데이터를 수신하고는 이 데이터를 버스(102)에 배치할 수 있다. 버스(102)는 데이터를 메인 메모리(106)로 전달하며, 프로세서(104)는 메인 메모리(106)로부터 명령어들을 검색하고는 실행한다. 메인 메모리(106)에 의해 수신되는 명령어들은 프로세서(104)에 의한 실행 전 또는 후에 스토리지 디바이스(110)에 선택적으로 저장될 수 있다.
컴퓨터 시스템(100)은 버스(102)에 결합된 통신 인터페이스(118)를 또한 포함할 수 있다. 통신 인터페이스(118)는 로컬 네트워크(122)에 연결된 네트워크 링크(120)에 양방향 데이터 통신 결합을 제공한다. 예를 들면, 통신 인터페이스(118)는 대응하는 유형의 전화 회선에 데이터 통신 연결을 제공하기 위한 ISDN(Integrated Services Digital Network: 통합 서비스 디지털 네트워크) 카드 또는 모뎀일 수 있다. 다른 예로서, 통신 인터페이스(118)는 호환성 있는 LAN(local area network)에 데이터 통신 연결을 제공하기 위한 LAN 카드일 수 있다. 무선 링크도 또한 구현될 수 있다. 임의의 이러한 구현에서, 통신 인터페이스(118)는 다양한 유형의 정보를 나타내는 디지털 데이터 스트림을 반송하는 전기, 전자, 또는 광학 신호들을 송수신한다.
네트워크 링크(120)는 전형적으로 하나 이상의 네트워크를 통해 다른 데이터 디바이스들에 데이터 통신을 제공한다. 예를 들면, 네트워크 링크(120)는 로컬 네트워크(122)를 통해 호스트 컴퓨터(124)에 또는 인터넷 서비스 제공자(ISP)(126)에 의해 운영되는 데이터 장비에 대한 연결을 제공할 수 있다. ISP(126)는 다시 현재는 통상적으로 "인터넷"(128)으로 지칭되는 월드와이드 패킷 데이터 통신 네트워크를 통해 데이터 통신 서비스를 제공한다. 로컬 네트워크(122) 및 인터넷(128) 양자 모두는 디지털 데이터 스트림을 반송하는 전기, 전자, 또는 광학 신호들을 사용한다. 다양한 네트워크를 통한 신호들 및 네트워크 링크(120) 상의 신호들 및 컴퓨터 시스템(100)과의 사이에서 디지털 데이터를 반송하는 통신 인터페이스(118)를 통한 신호들은 정보를 운반하는 반송파의 예시적인 형태들이다.
컴퓨터 시스템(100)은 네트워크(들), 네트워크 링크(120), 및 통신 인터페이스(118)를 통해 메시지를 전송하고 프로그램 코드를 포함하는 데이터를 수신할 수 있다. 인터넷의 예에서, 서버(130)는 인터넷(128), ISP(126), 로컬 네트워크(122), 및 통신 인터페이스(118)를 통해 애플리케이션 프로그램에 대해 요청된 코드를 전송할 수 있다. 하나의 이러한 다운로드된 애플리케이션은 예를 들어, 본 명세서에서 설명되는 방법의 전부 또는 일부를 제공할 수 있다. 수신된 코드는 수신될 때 프로세서(104)에 의해 실행될 수도 있고, 및/또는 나중에 실행하기 위해 스토리지 디바이스(110)에 또는 다른 비휘발성 스토리지에 저장될 수도 있다. 이러한 방식으로, 컴퓨터 시스템(100)은 애플리케이션 코드를 반송파의 형태로 획득할 수 있다.
도 13은 이용될 수 있는 본 명세서에서 설명되는 기법들과 함께 예시적인 리소그래피 투영 장치를 개략적으로 묘사한다. 상기 장치는 이하를 포함한다:
- 방사선 빔(B)을 컨디셔닝하기 위한 조명 시스템(IL). 이 특정 경우에, 조명 시스템은 방사선 소스(SO)도 또한 포함함;
- 패터닝 디바이스(MA)(예를 들면, 레티클)를 유지하기 위한 패터닝 디바이스 홀더가 구비되고, 물품(PS)에 대해 패터닝 디바이스를 정확하게 위치시키기 위한 제1 포지셔너에 연결된 제1 대물 테이블(예를 들면, 패터닝 디바이스 테이블)(MT);
- 기판(W)(예를 들면, 레지스트 코팅된 실리콘 웨이퍼)을 유지하기 위한 기판 홀더가 구비되고, 물품(PS)에 대해 기판을 정확하게 위치시키기 위한 제2 포지셔너에 연결된 제2 대물 테이블(기판 테이블)(WT);
- 패터닝 디바이스(MA)의 조사된 부분을 기판(W)의 (예를 들면, 하나 이상의 다이를 포함하는) 타겟부(C) 상에 이미징하기 위한 투영 시스템("렌즈")(PS)(예를 들면, 굴절형, 반사형, 반사굴절형 광학 시스템).
본 명세서에 도시된 바와 같이, 상기 장치는 투과형이다(즉, 투과형 패터닝 디바이스를 갖는다). 하지만, 일반적으로, 예를 들면 (반사형 패터닝 디바이스를 갖는) 반사형일 수도 있다. 상기 장치는 고전적인 마스크에 다른 종류의 패터닝 디바이스를 이용할 수 있으며; 예로는 프로그래머블 미러 어레이 또는 LCD 매트릭스가 포함된다.
소스(SO)(예를 들면, 수은 램프 또는 엑시머 레이저, LPP(레이저 생성 플라즈마) EUV 소스)는 방사선 빔을 생성한다. 이 빔은 직접 또는 예를 들면, 빔 익스팬더(Ex)와 같은 컨디셔닝 수단을 통과한 후에 조명 시스템(일루미네이터)(IL)에 공급된다. 일루미네이터(IL)는 빔의 강도 분포의 외측 및/또는 내측 반경방향 범위(통상적으로는, 각각 σ-외측 및 σ-내측으로 지칭됨)를 설정하기 위한 조정 수단(AD)을 포함할 수 있다. 또한 일루미네이터는 일반적으로 적분기(integrator: IN) 및 집광기(condenser: CO)와 같은 다양한 다른 컴포넌트를 포함하게 된다. 이와 같이, 패터닝 디바이스(MA)에 충돌하는 빔(B)은 그 단면에 원하는 균일성 및 강도 분포를 갖는다.
도 13과 관련하여, (예를 들면, 소스(SO)가 수은 램프인 경우에 흔히 그러하듯이) 소스(SO)는 리소그래피 투영 장치의 하우징 내에 있을 수 있다는 것과, 하지만 또한 리소그래피 투영 장치로부터 멀리 떨어져 있을 수도 있으며, 그 생성하는 방사선 빔은 (예를 들면, 적절한 지향 미러들의 도움을 받아) 장치로 유도된다는 것에 유의해야 하는데; 이 후자의 시나리오는 소스(SO)가 (예를 들면, KrF, ArF 또는 F2 레이저를 기반으로 한) 엑시머 레이저일 때 흔히 그러하다.
빔(PB)은 이어서 패터닝 디바이스 테이블(MT) 상에 유지되는 패터닝 디바이스(MA)를 가로지른다. 패터닝 디바이스(MA)를 통과한 후에, 빔(B)은 렌즈(PL)를 통과하는데, 렌즈(PL)는 빔(B)을 기판(W)의 타겟부(C) 상에 포커싱한다. 제2 포지셔닝 수단(및 간섭 측정 수단(IF))의 도움으로, 예를 들면 빔(PB)의 경로에 상이한 타겟부들(C)을 위치시키기 위해 기판 테이블(WT)이 정확하게 이동될 수 있다. 유사하게, 예를 들면 패터닝 디바이스 라이브러리로부터 패터닝 디바이스(MA)의 기계적인 인출 후에 또는 스캔 중에 제1 포지셔닝 수단은 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확하게 위치시키는 데 사용될 수 있다. 일반적으로, 대물 테이블들(MT, WT)의 이동은 명시적으로 묘사되지는 않은 롱 스트로크 모듈(long-stroke module)(대략 위치설정) 및 숏 스트로크 모듈(미세 위치설정)의 도움으로 실현되게 된다. 하지만, (스텝 앤드 스캔 툴과 대조되는) 스테퍼의 경우에, 패터닝 디바이스 테이블(MT)은 단지 숏 스트로크 액추에이터에만 연결되거나 고정될 수 있다.
도시된 툴은 2 가지 상이한 모드로 사용될 수 있다:
- 스텝 모드에서는, 패터닝 디바이스 테이블(MT)이 본질적으로 정지 상태로 유지되며, 패터닝 디바이스 이미지 전체가 한 번에(즉, 단일 "플래시"로) 타겟부(C) 상에 투영된다. 기판 테이블(WT)은 그 다음에 상이한 타겟부(C)가 빔(PB)에 의해 조사될 수 있도록 x 및/또는 y 방향으로 쉬프트된다;
- 스캔 모드에서는, 주어진 타겟부(C)가 단일 "플래시"로 노광되지 않는다는 것을 제외하고는, 기본적으로 동일한 시나리오가 적용된다. 대신에, 패터닝 디바이스 테이블(MT)은 속도 v로 주어진 방향(소위 "스캔 방향", 예를 들면 y 방향)으로 이동 가능하며, 그래서 투영 빔(B)은 패터닝 디바이스 이미지 위를 스캔하도록 되고; 동시에, 기판 테이블(WT)은 속도 V = Mv로 동일 방향 또는 반대 방향으로 동시에 이동되는데, 여기서 M은 렌즈(PL)의 배율(전형적으로는 M = 1/4 또는 1/5)이다. 이러한 방식으로, 분해능을 저하시키는 일 없이 비교적 큰 타겟부(C)가 노광될 수 있다.
도 14는 소스 컬렉터 모듈(SO), 조명 시스템(IL), 및 투영 시스템(PS)을 포함하는 장치(1000)를 보다 상세히 도시한다. 소스 컬렉터 모듈(SO)은 소스 컬렉터 모듈(SO)의 인클로저 구조(220) 내에 진공 환경이 유지될 수 있도록 구성 및 배치된다. 방전 생성 플라즈마 소스에 의해 EUV 방사선 방출 플라즈마(210)가 형성될 수 있다. 전자 스펙트럼의 EUV 범위에서 방사선을 방출하도록 초고온 플라즈마(210)가 생성되는 가스 또는 증기, 예를 들면 Xe 가스, Li 증기, 또는 Sn 증기에 의해 EUV 방사선이 생성될 수 있다. 초고온 플라즈마(210)는 예를 들면, 적어도 부분적으로 이온화된 플라즈마를 유발하는 방전에 의해 생성된다. 효율적인 방사선 생성을 위해서는 예를 들면, 10 Pa의 Xe, Li, Sn 증기 또는 기타 적절한 가스 또는 증기의 분압이 필요할 수 있다. 실시예에서는, EUV 방사선을 발생시키기 위해 여기된 주석(Sn)의 플라즈마가 제공된다.
고온 플라즈마(210)에 의해 방출된 방사선은 소스 챔버(211)의 개구부 내에 또는 뒤에 위치된 선택적인 가스 배리어(gas barrier) 또는 오염물질 트랩(contaminant trap)(230)(경우에 따라서는 오염물질 배리어 또는 포일 트랩이라고도 지칭됨)을 통해 소스 챔버(211)로부터 컬렉터 챔버(212)로 전달된다. 오염물질 트랩(230)은 채널 구조를 포함할 수 있다. 오염 트랩(230)은 또한 가스 배리어 또는 가스 배리어와 채널 구조의 조합을 포함할 수도 있다. 본 명세서에서 추가로 제시된 오염물질 트랩 또는 오염물질 배리어(230)는 적어도 본 기술분야에 알려진 바와 같이 채널 구조를 포함한다.
컬렉터 챔버(211)는 소위 그레이징 입사 컬렉터(grazing incidence collector)일 수 있는 방사선 컬렉터(CO)를 포함할 수 있다. 방사선 컬렉터(CO)는 상류 방사선 컬렉터측(251) 및 하류 방사선 컬렉터측(252)을 갖는다. 컬렉터(CO)를 가로지르는 방사선은 격자 스펙트럼 필터(240)에서 반사되어, 1점쇄선 'O'로 표시된 광축을 따라 가상 소스 포인트(IF)에 포커싱될 수 있다. 가상 소스 포인트(IF)는 통상적으로 중간 초점으로 지칭되며, 소스 컬렉터 모듈은 중간 초점(IF)이 인클로저 구조(220)의 개구부(221)에 또는 그 근처에 위치되도록 배치된다. 가상 소스 포인트(IF)는 방사선 방출 플라즈마(210)의 이미지이다.
이어서 방사선은 조명 시스템(IL)을 통과하는데, 조명 시스템(IL)은 패터닝 디바이스(MA)에서의 방사선 빔(21)의 원하는 각 분포(angular distribution)뿐만 아니라 패터닝 디바이스(MA)에서의 방사선 강도의 원하는 균일성을 제공하도록 배치된 패싯 필드 미러(facetted field mirror) 디바이스(22) 및 패싯 퓨필 미러(facetted pupil mirror) 디바이스(24)를 포함할 수 있다. 지지 구조(MT)에 의해 유지되는 패터닝 디바이스(MA)에서의 방사선 빔(21)의 반사 시에, 패턴화된 빔(26)이 형성되며, 패턴화된 빔(26)은 투영 시스템(PS)에 의해 반사 요소들(28, 30)을 통해, 기판 테이블(WT)에 의해 유지되는 기판(W) 상으로 이미징된다.
일반적으로 조명 광학 유닛(IL) 및 투영 시스템(PS)에는 도시된 것보다 더 많은 요소가 존재할 수 있다. 격자 스펙트럼 필터(240)는 리소그래피 장치의 유형에 따라 선택적으로 존재할 수 있다. 또한, 도면에 도시된 것들보다 더 많은 미러가 존재할 수 있는데, 예를 들면 도 20에 도시된 것보다 투영 시스템(PS)에는 1 내지 6 개의 추가 반사 요소가 존재할 수 있다.
컬렉터 광학계(CO)는 도 14에 도시된 바와 같이, 단지 컬렉터(또는 컬렉터 미러)의 예로서, 그레이징 입사 반사체들(253, 254, 및 255)을 갖는 네스트형 컬렉터(nested collector)로 예시되어 있다. 그레이징 입사 반사체들(253, 254, 및 255)은 광축(O)을 중심으로 축 대칭으로 배치되며, 이러한 유형의 컬렉터 광학계(CO)는 종종 DPP 소스로 불리는 방전 생성 플라즈마 소스와 조합하여 사용될 수 있다.
혹은, 소스 컬렉터 모듈(SO)은 도 15에 나타낸 바와 같이 LPP 방사선 시스템의 일부일 수도 있다. 레이저(LA)는 크세논(Xe), 주석(Sn), 또는 리튬(Li)과 같은 연료에 레이저 에너지를 축적하도록 배치되어, 수십 eV의 전자 온도를 갖는 고도로 이온화된 플라즈마(210)를 생성한다. 이들 이온의 탈여기(de-excitation) 및 재결합 중에 생성되는 고에너지 방사선이 플라즈마로부터 방출되어, 거의 수직의 입사 콜렉터 광학계(CO)에 의해 수집되고는, 인클로저 구조(220)의 개구부(221)에 포커싱된다.
본 명세서에 개시된 개념들은 서브 파장 피처들(sub wavelength features)을 이미징하기 위한 임의의 일반적인 이미징 시스템을 시뮬레이션하거나 수학적으로 모델링할 수 있으며, 점점 더 짧은 파장을 생성할 수 있는 신흥 이미징 기술에 특히 유용할 수 있다. 이미 사용되고 있는 신흥 기술에는 EUV(극자외선), ArF 레이저를 사용하여 193 ㎚의 파장 및 심지어는 불소(Fluorine) 레이저를 사용하여 157 ㎚의 파장을 생성할 수 있는 DUV 리소그래피가 포함된다. 또한, EUV 리소그래피는 싱크로트론(synchrotron)을 사용하거나 고에너지 전자들로 재료(고체 또는 플라즈마)를 타격하여 20 - 5 ㎚ 범위 내의 광자를 생성함으로써 이 범위(20 - 5 ㎚ 범위) 내의 파장을 생성할 수 있다.
본 명세서에 개시된 개념들은 실리콘 웨이퍼와 같은 기판 상에 이미징하는 데 사용될 수 있으나, 개시된 개념들은 임의의 유형의 리소그래피 이미징 시스템들, 예를 들면 실리콘 웨이퍼 이외의 기판 상에 이미징하기 위한 리소그래피 이미징 시스템들과도 사용될 수 있음을 이해해야 한다.
위의 설명은 예시를 위한 것으로서, 한정하고자 함이 아니다. 그래서, 아래에 명시된 청구범위의 범위로부터 일탈함이 없이 설명된 바에 대해 수정이 이루어질 수 있다는 것이 본 기술분야의 통상의 기술자에게는 분명할 것이다.

Claims (16)

  1. 패터닝 프로세스에 대해 추정된 로컬 전계들(local electric fields)에 기초하여 상기 패터닝 프로세스의 모델에서 타겟 피처(targer feature)를 결정하는 방법으로서,
    하드웨어 컴퓨터 시스템으로 관심 마스크 스택 영역 - 상기 관심 마스크 스택 영역은 상기 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 하나 이상의 특성을 가지며, 상기 관심 마스크 스택 영역은 상기 타겟 피처를 포함함 - 을 획득하는 단계;
    계측 측정 중에 상기 관심 마스크 스택 영역을 통한 상기 전자파의 전파와 관련된 상기 하나 이상의 특성을 기초로, 상기 하드웨어 컴퓨터 시스템으로 로컬 전계 - 상기 로컬 전계는 상기 타겟 피처에 근접한 상기 관심 마스크 스택 영역의 부분에 대해 추정됨 - 를 추정하는 단계; 및
    상기 하드웨어 컴퓨터 시스템에 의해, 상기 추정된 로컬 전계에 기초하여 상기 타겟 피처를 조정하는 단계:
    를 포함하는, 방법.
  2. 제1 항에 있어서,
    상기 추정된 로컬 전계에 기초하여 상기 타겟 피처를 조정하는 단계는 상기 하드웨어 컴퓨터 시스템에 의해, 상기 패터닝 프로세스의 에칭 중에 상기 타겟 피처에 대한 상기 추정된 로컬 전계의 영향을 결정하는 단계, 및 상기 에칭 중에 상기 타겟 피처에 대한 상기 추정된 영향에 기초하여 상기 하드웨어 컴퓨터 시스템에 의해 상기 타겟 피처를 조정하는 단계를 포함하는,
    방법.
  3. 제2 항에 있어서, 상기 타겟 피처에 대한 상기 추정된 로컬 전계의 영향을 결정하는 단계는:
    상기 하드웨어 컴퓨터 시스템에 의해, 상기 타겟 피처에 근접한 상기 관심 마스크 스택 영역의 부분의 도전성 컴포넌트들 상의 이미지 전하(image charge)를 결정하는 단계, 또는
    상기 로컬 전계를 결정하기 위해 상기 하드웨어 컴퓨터 시스템에 의해 푸아송 방정식(Poisson's Equation)을 푸는 단계
    를 포함하는,
    방법.
  4. 제1 항에 있어서,
    상기 타겟 피처는 계측 타겟 설계인,
    방법.
  5. 제4 항에 있어서, 상기 방법은:
    상기 하드웨어 컴퓨터 시스템에 의해, 상기 로컬 전계를 추정하는 단계 및 상기 계측 타겟 설계를 강화하기 위해 상기 타겟 피처를 1 회 이상 조정하는 단계를 반복적으로 반복하는(iteratively repeating) 단계; 또는
    상기 패터닝 프로세스의 포토레지스트 현상 후에 측정된 오버레이(현상 후 검사(after development inspection) - ADI)와 에칭 후에 측정된 오버레이(에칭 후 검사 후(after etch inspection) - AEI) 사이의 추정된 차(estimated difference)를 저감하기 위해 상기 하드웨어 컴퓨터 시스템으로 상기 계측 타겟 설계를 강화하는 단계 - 상기 ADI와 AEI 사이의 차는 오버레이 패널티(ADI-AEI)임 -:
    를 더 포함하는, 방법.
  6. 제5 항에 있어서,
    상기 하드웨어 컴퓨터 시스템으로 AEI 오버레이 측정에 대한 수정을 결정하는 단계, 또는 상기 강화된 계측 타겟 설계에 기초하여 상기 AEI 오버레이 측정을 결정하는 단계:
    를 더 포함하는, 방법.
  7. 제5 항에 있어서,
    상기 계측 타겟 설계를 강화하기 위해 상기 타겟 피처를 1 회 이상 조정하는 단계는: 상기 하드웨어 컴퓨터 시스템에 의해 마스크 레이아웃 설계의 다른 피처들에 대해 상기 계측 타겟의 배치를 조정하는 단계, 및 상기 하드웨어 컴퓨터 시스템에 의해 하나 이상의 더미 피처(dummy features)를 상기 계측 타겟 설계에 추가하는 단계 중 하나 이상을 포함하는,
    방법.
  8. 제1 항에 있어서,
    상기 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 상기 하나 이상의 특성은 층 특성, 스택 설계 규칙, 및 층 통합 요건 중 하나 이상을 포함하는 스택 특성들을 포함하는,
    방법.
  9. 제1 항에 있어서,
    상기 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 상기 하나 이상의 특성은 상단 격자 설계, 콘트라스트, 및 하단 격자 설계 중 하나 이상을 포함하는 계측 타겟 설계 특성들을 포함하는,
    방법.
  10. 제1 항에 있어서,
    상기 타겟 피처는 마스크 레이아웃 설계인,
    방법.
  11. 제10 항에 있어서,
    상기 방법은:
    상기 하드웨어 컴퓨터 시스템에 의해, 상기 로컬 전계를 추정하는 단계 및 상기 마스크 레이아웃 설계를 강화하기 위해 상기 타겟 피처를 1 회 이상 조정하는 단계를 반복적으로 반복하는(iteratively repeating) 단계:
    를 더 포함하고,
    상기 마스크 레이아웃 설계를 강화하기 위해 상기 타겟 피처를 1 회 이상 조정하는 단계는 상기 하드웨어 컴퓨터 시스템에 의해 상기 마스크 레이아웃 설계에서의 피처 배치를 조정하는 단계, 또는 상기 하드웨어 컴퓨터 시스템에 의해 하나 이상의 더미 피처를 상기 마스크 레이아웃 설계에 추가하는 단계 중 하나 이상을 포함하거나, 또는
    상기 마스크 레이아웃 설계를 강화하기 위해 상기 타겟 피처를 1 회 이상 조정하는 단계는 (1) 상기 하드웨어 컴퓨터 시스템에 의해 엣지 배치를 결정하는 단계, (2) 상기 하드웨어 컴퓨터 시스템에 의해 상기 엣지 배치에 기초하여 상기 패터닝 프로세스의 에칭 중에 상기 마스크 레이아웃 설계에 대한 상기 추정된 로컬 전계의 영향을 결정하는 단계, (3) 상기 엣지 배치에 기초하여 추정된 상기 영향에 기초하여 상기 하드웨어 컴퓨터 시스템에 의해 상기 마스크 레이아웃 설계를 조정하는 단계를 포함하는,
    방법.
  12. 제10 항에 있어서,
    상기 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 상기 하나 이상의 특성은 층 특성, 스택 설계 규칙, 및 층 통합 요건 중 하나 이상을 포함하는 스택 특성들을 포함하는,
    방법.
  13. 제10 항에 있어서,
    상기 관심 마스크 스택 영역을 통한 전자파의 전파와 관련된 상기 하나 이상의 특성은 피처들의 서로에 대한 배치, 개별 층들의 도전성 부분들의 서로에 대한 근접도, 또는 상기 패터닝 프로세스의 상기 모델에서 웨이퍼의 엣지 또는 중심에 대한 상기 관심 마스크 스택 영역의 위치를 포함하는 마스크 레이아웃 설계 특성들을 포함하는,
    방법.
  14. 제1 항에 있어서,
    사용자에 의한 검토를 위해 상기 추정된 로컬 전계 또는 상기 타겟 피처에 대한 상기 추정된 로컬 전계의 영향의 표시자를 상기 하드웨어 컴퓨터 시스템에 의해 출력하는 단계; 상기 사용자가 원하는 상기 타겟 피처에 대한 조정을 나타내는 엔트리 또는 선택을 상기 사용자로부터 상기 하드웨어 컴퓨터 시스템을 통해 수신하는 단계; 및 상기 추정된 로컬 전계 및 상기 원하는 조정에 기초하여 상기 하드웨어 컴퓨터 시스템에 의해 상기 타겟 피처를 조정하는 단계:
    를 더 포함하는, 방법.
  15. 제1 항에 있어서,
    3 차원 계측을 용이하게 하기 위해 상기 추정된 로컬 전계에 기초하여 상기 하드웨어 컴퓨터 시스템에 의해 상기 타겟 피처를 조정하는 단계:
    를 더 포함하는, 방법.
  16. 비일시적 컴퓨터 가독 매체에 저장된 컴퓨터 프로그램으로서, 상기 컴퓨터 프로그램은 명령어들을 포함하고, 상기 명령어들은 컴퓨터에 의해 실행될 때 제1 항 내지 제15 항 중 어느 한 항의 방법을 구현하도록 구성된, 컴퓨터 프로그램.
KR1020217017378A 2018-12-07 2019-11-12 로컬 전계에 기초하여 패터닝 프로세스의 모델에서 타겟 피처를 조정하는 방법 KR102585144B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18211056.9 2018-12-07
EP18211056.9A EP3663856A1 (en) 2018-12-07 2018-12-07 Method for adjusting a target feature in a model of a patterning process based on local electric fields
PCT/EP2019/080996 WO2020114729A1 (en) 2018-12-07 2019-11-12 Method for adjusting a target feature in a model of a patterning process based on local electric fields

Publications (2)

Publication Number Publication Date
KR20210076995A KR20210076995A (ko) 2021-06-24
KR102585144B1 true KR102585144B1 (ko) 2023-10-06

Family

ID=64661187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217017378A KR102585144B1 (ko) 2018-12-07 2019-11-12 로컬 전계에 기초하여 패터닝 프로세스의 모델에서 타겟 피처를 조정하는 방법

Country Status (6)

Country Link
US (2) US11619884B2 (ko)
EP (1) EP3663856A1 (ko)
KR (1) KR102585144B1 (ko)
CN (1) CN113168121B (ko)
TW (1) TWI787561B (ko)
WO (1) WO2020114729A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3705944A1 (en) * 2019-03-06 2020-09-09 ASML Netherlands B.V. Extracting a feature from a data set
JP2023000112A (ja) 2021-06-17 2023-01-04 キオクシア株式会社 計測装置および計測プログラム
WO2024017807A1 (en) * 2022-07-19 2024-01-25 Asml Netherlands B.V. Systems and methods for optimizing metrology marks

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286690A1 (en) 2005-06-17 2006-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Mask CD correction based on global pattern density
US20100169060A1 (en) 2008-12-31 2010-07-01 Zhenhai Zhu Method, system, and computer program prodcut for lithography simulation in electronic design automation
US20100175042A1 (en) 2009-01-06 2010-07-08 International Business Machines Corporation Efficient isotropic modeling approach to incorporate electromagnetic effects into lithographic process simulations
JP2016086060A (ja) 2014-10-24 2016-05-19 国立大学法人北見工業大学 結像パターンシミュレーションシステム、結像パターンシミュレーション方法、結像パターンシミュレーションプログラム及びこのプログラムを記録した記録媒体

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0824722B1 (en) 1996-03-06 2001-07-25 Asm Lithography B.V. Differential interferometer system and lithographic step-and-scan apparatus provided with such a system
US7392168B2 (en) * 2001-03-13 2008-06-24 Yuri Granik Method of compensating for etch effects in photolithographic processing
DE60319462T2 (de) 2002-06-11 2009-03-12 Asml Netherlands B.V. Lithographischer Apparat und Verfahren zur Herstellung eines Artikels
US7791727B2 (en) 2004-08-16 2010-09-07 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US7349066B2 (en) * 2005-05-05 2008-03-25 Asml Masktools B.V. Apparatus, method and computer program product for performing a model based optical proximity correction factoring neighbor influence
CN101458444B (zh) 2007-12-13 2010-11-10 中芯国际集成电路制造(上海)有限公司 制作光掩模版及图形化的方法
NL1036245A1 (nl) 2007-12-17 2009-06-18 Asml Netherlands Bv Diffraction based overlay metrology tool and method of diffraction based overlay metrology.
NL1036597A1 (nl) 2008-02-29 2009-09-01 Asml Netherlands Bv Metrology method and apparatus, lithographic apparatus, and device manufacturing method.
KR101461457B1 (ko) 2009-07-31 2014-11-13 에이에스엠엘 네델란즈 비.브이. 계측 방법 및 장치, 리소그래피 시스템, 및 리소그래피 처리 셀
CN102483582B (zh) 2009-08-24 2016-01-20 Asml荷兰有限公司 量测方法和设备、光刻设备、光刻处理单元和包括量测目标的衬底
NL2006091A (en) * 2010-03-05 2011-09-06 Asml Netherlands Bv Design rule optimization in lithographic imaging based on correlation of functions representing mask and predefined optical conditions.
WO2012062501A1 (en) 2010-11-12 2012-05-18 Asml Netherlands B.V. Metrology method and apparatus, and device manufacturing method
KR101204677B1 (ko) * 2011-02-15 2012-11-26 에스케이하이닉스 주식회사 선폭균일도 보정방법
TWI644169B (zh) 2014-05-06 2018-12-11 美商克萊譚克公司 用於使用近場復原之光罩檢測之電腦實施方法、非暫時性電腦可讀媒體及系統
TWI662360B (zh) * 2016-05-13 2019-06-11 東京威力科創股份有限公司 藉由使用光劑之臨界尺寸控制

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286690A1 (en) 2005-06-17 2006-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Mask CD correction based on global pattern density
US20100169060A1 (en) 2008-12-31 2010-07-01 Zhenhai Zhu Method, system, and computer program prodcut for lithography simulation in electronic design automation
US20100175042A1 (en) 2009-01-06 2010-07-08 International Business Machines Corporation Efficient isotropic modeling approach to incorporate electromagnetic effects into lithographic process simulations
JP2016086060A (ja) 2014-10-24 2016-05-19 国立大学法人北見工業大学 結像パターンシミュレーションシステム、結像パターンシミュレーション方法、結像パターンシミュレーションプログラム及びこのプログラムを記録した記録媒体

Also Published As

Publication number Publication date
WO2020114729A1 (en) 2020-06-11
KR20210076995A (ko) 2021-06-24
US20230244151A1 (en) 2023-08-03
US20220050387A1 (en) 2022-02-17
TW202038003A (zh) 2020-10-16
CN113168121A (zh) 2021-07-23
US11619884B2 (en) 2023-04-04
EP3663856A1 (en) 2020-06-10
TWI787561B (zh) 2022-12-21
CN113168121B (zh) 2024-04-02

Similar Documents

Publication Publication Date Title
US11568123B2 (en) Method for determining an etch profile of a layer of a wafer for a simulation system
JP7482910B2 (ja) 半導体製造プロセスにおいて堆積モデルを適用する方法
US20230244151A1 (en) Method for adjusting a target feature in a model of a patterning process based on local electric fields
WO2020002143A1 (en) Wavefront optimization for tuning scanner based on performance matching
TW201805730A (zh) 基於通過波長相似性之度量衡堅固性
KR102166322B1 (ko) 메트롤로지 데이터로부터의 소스 분리
KR102580667B1 (ko) 기판의 스택 구성을 결정하는 방법
US20230176494A1 (en) Generating an alignment signal based on local alignment mark distortions
US11474436B2 (en) Tuning patterning apparatus based on optical characteristic
US20220404711A1 (en) Process monitoring and tuning using prediction models
EP3839631A1 (en) Determining relative positions of different layers in a structure
CN118151498A (zh) 基于局部电场来调整图案化过程的模型中的目标特征的方法
WO2021121871A1 (en) Optically determining electrical contact between metallic features in different layers in a structure

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right