KR102577582B1 - 프리앰블 설계 및 프레임 동기화를 위한 시스템 및 방법 - Google Patents

프리앰블 설계 및 프레임 동기화를 위한 시스템 및 방법 Download PDF

Info

Publication number
KR102577582B1
KR102577582B1 KR1020150152038A KR20150152038A KR102577582B1 KR 102577582 B1 KR102577582 B1 KR 102577582B1 KR 1020150152038 A KR1020150152038 A KR 1020150152038A KR 20150152038 A KR20150152038 A KR 20150152038A KR 102577582 B1 KR102577582 B1 KR 102577582B1
Authority
KR
South Korea
Prior art keywords
sequence
macro
preamble
communication mode
length
Prior art date
Application number
KR1020150152038A
Other languages
English (en)
Other versions
KR20160096531A (ko
Inventor
란드라세카르 데자스위 프스
키란 바이남
박창순
홍영준
마노즈 초우드하리
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/016,559 priority Critical patent/US10257325B2/en
Publication of KR20160096531A publication Critical patent/KR20160096531A/ko
Application granted granted Critical
Publication of KR102577582B1 publication Critical patent/KR102577582B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2692—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with preamble design, i.e. with negotiation of the synchronisation sequence with transmitter or sequence linked to the algorithm used at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

미리 결정된 길이의 매크로 시퀀스를 상보 대칭성을 이용하여 생성하는 단계, 및 상기 매크로 시퀀스에 기초하여 프리앰블 시퀀스를 획득하는 단계를 포함하고, 상기 프리앰블 시퀀스는 통신 모드를 위해 설계되는 수신 시스템에서 프리앰블 시퀀스를 설계하는 방법이 제공된다.

Description

프리앰블 설계 및 프레임 동기화를 위한 시스템 및 방법{SYSTEM AND METHOD FOR DESIGNING PREAMBLE AND SYNCHRONIZING FRAME}
통신 네트워크 상에서 프레임 동기화에 연관된다. 보다 구체적으로는, 프레임 동기화를 위한 프리앰블 설계, 및 통신 네트워크 상에서 프레임 동기화를 위한 장치에 연관된다.
통신 시스템에서, 프레임 동기화는 시간 정보를 획득하고 주어진 패킷 내에서 데이터 필드(data field)의 시작을 표시하는 중요한 단계에 해당한다. 프레임 동기화는 심볼(symbol)의 특유한 패턴인 프리앰블(preamble)을 데이터 필드 앞의 프레임에 위치시키는 것에 의해 이루어진다. 프리앰블은 사전에 전송기 및 수신기에 알려진다. 패킷을 수신한 후, 수신기는 프리앰블에 기초하여 프레임 동기화를 먼저 수행하고, 시간 정보를 획득하고, 전송된 데이터 중 쓸모 있는 데이터를 복조할 수 있다. 프레임 동기화는 수신된 신호를 프리앰블 템플릿(template)에 연관시킴으로써 수행될 수 있다. 이 때, 위의 연관 관계가 최대일 때의 시각에 대응되는 시간 정보에 대해 추정할 수 있다. 프레임 동기화를 하지 않거나 프레임 동기화 상에서의 에러가 발생하는 경우, 정확한 시간 정보의 부족으로 인한 전송된 패킷의 손실이 발생할 수 있다.
프레임 내에서 데이터 필드의 시작은 전송된 데이터 및 프리앰블 템플릿의 상호 상관 관계가 피크인 순간으로 결정될 수 있다. 이는 시각(time epoch)이라고 불리기도 한다.
정확한 시각을 측정하기 위한 정확도는 프리앰블 시퀀스의 길이에 직접적으로 비례한다. 또한, 프리앰블이 길수록 프레임 동기화를 더욱 정확하게 할 수 있다. 위와 같이 긴 프리앰블 시퀀스를 설계하는 것은 복잡할 수 있고, 실현 불가능할 수 있다. 또한, 위와 같이 긴 프리앰블 시퀀스에 기초한 프레임 동기화는 회로적으로나 컴퓨터 상에서의 복잡도를 증가시킬 수 있다. 컴퓨터 상의 복잡도는 트랜스시버(transceiver)에서의 전력 소비 및 처리속도에 영향을 줄 수 있다.
일실시예에 따른 수신 시스템에서 프리앰블 시퀀스를 설계하는 방법은, 미리 결정된 길이의 매크로 시퀀스를 상보 대칭성을 이용하여 생성하는 단계, 및 상기 매크로 시퀀스에 기초하여 프리앰블 시퀀스를 획득하는 단계를 포함할 수 있고, 상기 프리앰블 시퀀스는 통신 모드를 위해 설계될 수 있다.
일실시예에 따른 수신 시스템에서 프리앰블 시퀀스를 설계하는 방법에 있어서, 상기 통신 모드는 코히런트 통신 및 넌코히런트 통신 중 하나를 포함할 수 있다.
일실시예에 따른 수신 시스템에서 프리앰블 시퀀스를 설계하는 방법에 있어서, 상기 매크로 시퀀스는 복수의 코드를 포함하고, 상기 복수의 코드 중 적어도 하나의 코드 집합은 상기 상보 대칭적인 특성에 따라 반복될 수 있다.
일실시예에 따른 수신 시스템에서 프리앰블 시퀀스를 설계하는 방법은, 미리 결정된 길이의 매크로 시퀀스를 이용하여 프리앰블 시퀀스를 설계하는 단계, 및 상기 프리앰블 시퀀스를 이용하여 상기 프레임을 동기화하는 단계를 포함하고, 상기 매크로 시퀀스는 상보 대칭적인 특징을 이용하여 설계되고, 상기 동기화는 통신 모드의 수신 시스템에서 수행될 수 있다.
일실시예에 따른 수신 시스템에서 프리앰블 시퀀스를 설계하는 방법에 있어서, 상기 프리앰블 시퀀스를 이용하여 상기 프레임을 동기화하는 단계는, 상기 수신 시스템에서 수신된 신호와 상기 프리앰블 시퀀스와의 상관 메트릭을 계산하는 단계, 상기 상관 메트릭으로부터의 상관 피크 데이터를 결정하는 단계, 및 상기 상관 피크 데이터의 최대값에 기초하여 시각 파라미터를 계산하는 단계를 포함하고, 상기 시각은 상기 프레임의 시작을 나타내고, 상기 최대값은 상기 신호 및 상기 프리앰블 시퀀스의 최대 상관관계를 나타낼 수 있다.
일실시예에 따른 수신 시스템에서 프리앰블 시퀀스를 설계하는 방법에 있어서, 상기 상관 메트릭은 적어도 하나의 부분 상관 메트릭을 포함할 수 있다.
일실시예에 따른 수신 시스템에서 프리앰블 시퀀스를 설계하는 방법에 있어서, 상기 상관 피크 데이터는 전체의 상관 피크 데이터 및 적어도 하나의 부분 상관 피크 데이터를 포함할 수 있다.
일실시예에 따른 수신 시스템에서 프리앰블 시퀀스를 설계하는 방법에 있어서, 상기 매크로 시퀀스는 복수의 코드를 포함하고, 상기 복수의 코드로부터의 적어도 하나의 코드 집합은 상기 상보 대칭적인 특성에 따라 반복될 수 있다.
일실시예에 따른 수신 시스템에서 프리앰블 시퀀스를 설계하는 방법에 있어서, 상기 통신 모드는 코히런트 통신 모드 및 논코히런트 통신 모드를 포함할 수 있다.
일실시예에 따른 통신 네트워크에서 프리앰블 시퀀스를 설계하는 수신 시스템은, 미리 결정된 길이의 매크로 시퀀스를 생성하는 생성부, 상기 매크로 시퀀스를 이용하여 상기 프리앰블 시퀀스를 획득하는 출력부를 포함하고, 상기 매크로 시퀀스는 상보 대칭적인 특징을 이용하여 생성되고, 상기 프리앰블 시퀀스는 통신 모듈을 위해 설계될 수 있다.
일실시예에 따른 통신 네트워크에서 프리앰블 시퀀스를 설계하는 수신 시스템에 있어서, 상기 매크로 시퀀스는 복수의 코드를 포함하고, 상기 복수의 코드로부터의 적어도 하나의 코드 집합은 상기 상보 대칭성에 따라 반복될 수 있다.
일실시예에 따른 통신 네트워크에서 프리앰블 시퀀스를 설계하는 수신 시스템에 있어서, 상기 통신 모드는 코히런트 통신 모드 및 논코히런트 통신 모드를 포함할 수 있다.
일실시예에 따른 통신 네트워크에서 프리앰블 시퀀스를 설계하는 수신 시스템은, 미리 결정된 길이의 매크로 시퀀스를 설계하는 설계부, 상기 매크로 시퀀스를 이용하여 상기 프리앰블 시퀀스를 획득하는 동기화부를 포함하고, 상기 매크로 시퀀스는 상보 대칭적인 특징을 이용하여 생성되고, 상기 프리앰블 시퀀스는 통신 모드를 위해 설계될 수 있다.
일실시예에 따른 통신 네트워크에서 프리앰블 시퀀스를 설계하는 수신 시스템에 있어서, 상기 동기화부는, 상기 수신 시스템에서 수신된 신호와 상기 프리앰블 시퀀스와의 상관 메트릭을 계산하고, 상기 상관 메트릭으로부터 상관 피크 데이터를 결정하고, 상기 상관 피크 데이터의 최대값에 기초하여 시각 파라미터를 계산하고, 상기 시각은 상기 프레임의 시작을 나타내고, 상기 최대값은 상기 신호 및 상기 프리앰블 시퀀스의 최대 상관관계를 나타낼 수 있다.
일실시예에 따른 통신 네트워크에서 프리앰블 시퀀스를 설계하는 수신 시스템에 있어서, 상기 상관 메트릭은 적어도 하나의 부분 상관 메트릭을 포함할 수 있다.
일실시예에 따른 통신 네트워크에서 프리앰블 시퀀스를 설계하는 수신 시스템에 있어서, 상기 상관 피크 데이터는 전체의 상관 피크 데이터 및 적어도 하나의 부분 상관 피크 데이터를 포함할 수 있다.
일실시예에 따른 통신 네트워크에서 프리앰블 시퀀스를 설계하는 수신 시스템에 있어서, 상기 매크로 시퀀스는 복수의 코드를 포함하고, 상기 복수의 코드 중 적어도 하나의 코드 집합은 상기 상보 대칭적인 특성에 맞추어 반복될 수 있다.
일실시예에 따른 통신 네트워크에서 프리앰블 시퀀스를 설계하는 수신 시스템에 있어서, 상기 통신 모드는 코히런트 통신 모드 및 논코히런트 통신 모드를 포함할 수 있다.
일실시예에 따른 컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램으로서, 상기 프로그램은, 미리 결정된 길이의 매크로 시퀀스를 생성하는 단계, 및 상기 매크로 시퀀스를 이용하여 상기 프리앰블 시퀀스를 획득하는 단계를 수행하고, 상기 매크로 시퀀스는 상보 대칭적인 특징을 이용하여 생성되고, 상기 프리앰블 시퀀스는 통신 모드를 위해 설계될 수 있다.
일실시예에 따른 컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램으로서, 상기 프로그램은, 상기 통신 모드는 코히런트 통신 모드 및 논코히런트 통신 모드 중 어느 하나를 포함할 수 있다.
일실시예에 따른 컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램으로서, 상기 매크로 시퀀스는 복수의 코드를 포함하고, 상기 복수의 코드로부터의 적어도 하나의 코드 집합은 상기 상보 대칭성에 맞추어 반복될 수 있다.
일실시예에 따른 컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램으로서, 상기 프로그램은, 미리 결정된 길이의 매크로 시퀀스를 상보 대칭성을 이용하여 생성하는 단계, 및 상기 매크로 시퀀스를 이용하여 상기 프리앰블 시퀀스를 획득하는 단계를 수행하고, 상기 프리앰블 시퀀스는 통신모드를 위해 설계될 수 있다.
일실시예에 따른 컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램으로서, 미리 결정된 길이의 매크로 시퀀스를 상보 대칭성을 이용하여 생성하는 생성하는 단계는, 상기 수신 시스템에서 수신된 신호 및 상기 프리앰블 시퀀스에 대한 상관 메트릭을 계산하는 단계, 상기 상관 메트릭의 상관 피크 데이터를 결정하는 단계, 및 상기 상관 피크 데이터에 기초하여 시각 파라미터를 계산하는 단계 -상기 시각 파라미터는 상기 프레임의 시작을 나타내고, 상기 최대 값은 상기 신호 및 상기 프리앰블 시퀀스 사이의 최대 상관을 나타냄-;를 수행할 수 있다.
일실시예에 따른 컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램으로서, 상기 상관 메트릭은 적어도 하나의 부분 상관 메트릭을 포함할 수 있다.
일실시예에 따른 컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램으로서, 상기 상관 피크 데이터는 적어도 하나의 부분 상관 피크 데이터 및 전체의 상관 피크 데이터를 포함할 수 있다.
일실시예에 따른 컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램으로서, 상기 매크로 시퀀스는 복수의 코드를 포함하고, 상기 복수의 코드 중의 적어도 하나의 코드 집합은 상기 미리 결정된 길이의 상기 매크로 시퀀스를 생성하기 위해 상기 상보 대칭성에 따라 반복될 수 있다.
일실시예에 따른 컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램으로서, 상기 통신 모드는 코히런트 통신 모드 및 논코히런트 통신 모드 중 어느 하나를 포함할 수 있다.
도 1은 일실시예에 따른 통신 네트워크의 프리앰블을 설계하는 시스템에 대한 블록 다이어그램을 나타낸다.
도 2는 일실시예에 따른 통신 네트워크의 프레임 동기화를 위한 수신 시스템에 대한 블록 다이어그램을 나타낸다.
도 3은 일실시예에 따른 하나의 프리앰블 시퀀스에 대한 상관 피크에 대한 예시적인 그래프이다.
도 4는 일실시예에 따른 다른 프리앰블 시퀀스에 대한 상관 피크에 대한 예시적인 그래프이다.
도 5는 일실시예에 따른 또 다른 프리앰블 시퀀스에 대한 상관 피크에 대한 예시적인 그래프이다.
도 6은 일실시예에 따른 또 다른 프리앰블 시퀀스에 대한 상관 피크에 대한 예시적인 그래프이다.
도 7은 일실시예에 따른 프레임 동기화에 있어서의 회로에 대한 스케치를 나타내는 예시적인 도면이다.
도 8은 일실시예에 따른 복수의 매크로 시퀀스의 프리앰블에 대하여, 동기화 에러의 확률 대 신호 대 잡음 비(SNR)를 나타내는 예시적인 그래프이다.
도 9는 일실시예에 따른 16x4 길이의 프리앰블에 의한 프레임 동기화에 있어서의 패킷 에러율 대 신호 대 잡음비에 관한 성능을 나타내는 예시적인 그래프이다.
도 10은 또 다른 일실시예에 따른 16x4 길이의 프리앰블에 의한 프레임 동기화에 있어서의 패킷 에러율 대 신호 대 잡음비에 관한 성능을 나타내는 예시적인 그래프이다.
도 11은 일실시예에 따른 통신 네트워크에서 프리앰블 시퀀스를 설계하는 방법을 나타내는 흐름도이다.
도 12는 일실시예에 따른 통신 네트워크에서 프레임을 동기화하는 방법을 나타내는 흐름도이다.
도 13은 또 다른 일실시예에 따른 통신 네트워크에서 프레임을 동기화하는 방법을 나타내는 흐름도이다.
도 14는 일실시예에 따른 프리앰블 시퀀스를 설계하고 프레임을 동기화하는 시스템 및 방법을 구현하는 컴퓨팅 시스템을 나타낸다.
실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 실시될 수 있다. 따라서, 실시예들은 특정한 개시형태로 한정되는 것이 아니며, 본 명세서의 범위는 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
하기에서 설명될 실시예들은 사용자의 지문을 인식하는 데 사용될 수 있다. 이하, 사용자의 지문을 인식하는 동작은 그 사용자를 인증하거나 식별하는 동작을 포함할 수 있다. 사용자를 인증하는 동작은, 예를 들어 그 사용자가 기 등록된 사용자인지 여부를 판단하는 동작을 포함할 수 있다. 이 경우, 사용자를 인증하는 동작의 결과는 참 또는 거짓으로 출력될 수 있다. 사용자를 식별하는 동작은, 예를 들어 그 사용자가 기 등록된 복수의 사용자들 중 어느 사용자에 해당하는지를 판단하는 동작을 포함할 수 있다. 이 경우, 사용자를 식별하는 동작의 결과는 어느 하나의 기 등록된 사용자의 아이디로 출력될 수 있다. 만약 그 사용자가 기 등록된 복수의 사용자들 중 어느 사용자에도 해당하지 않는 경우, 그 사용자가 식별되지 않음을 알리는 신호가 출력될 수도 있다.
실시예들은 퍼스널 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 스마트 폰, 텔레비전, 스마트 가전 기기, 지능형 자동차, 키오스크, 웨어러블 장치 등 다양한 형태의 제품으로 구현될 수 있다. 예를 들어, 실시예들은 스마트 폰, 모바일 기기, 스마트 홈 시스템 등에서 사용자를 인증하는데 적용될 수 있다. 실시예들은 사용자 인증을 통한 결제 서비스에 적용될 수 있다. 또한, 실시예들은 사용자를 인증하여 자동으로 시동을 거는 지능형 자동차 시스템 등에도 적용될 수 있다. 이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
일실시예에 따라, 실시예들은 통신 네트워크에서 프레임 동기화를 제공하는 방법 및 시스템에 관련된다. 통신 네트워크는 무선 통신 네트워크 및 유선 통신 네트워크를 포함할 수 있다.
시간 동기화/ 프레임 동기화는 통신 네트워크에서 중요한 요소이다. 수신 시스템에서의 정확한 데이터 복조는 프레임 동기화에 영향을 받을 수 있다. 통신 네트워크에서의 프레임 동기화는 프리앰블 시퀀스를 통해 달성될 수 있다.
일실시예에 따른 프리앰블 시퀀스는 헤더 정보의 말단 및 데이터(전송 시스템이 전송한 신호)의 시작을 나타냄으로써 전송을 동기화하는데 사용될 수 있다. 프리앰블 시퀀스는 프레임의 시작을 인식하는데 사용되는 데이터 시퀀스(sequence of data)로 알려져 있다. 그러므로 프리앰블 시퀀스는 전송 시스템 및 수신 시스템에서 선험적(a priori)이라고 알려지고, 프레임의 시작을 표시하기 위한 각각의 패킷의 시작에서 전송 시스템에 의해 전송되는, 고정된 심볼 시퀀스(symbol sequence)이다.
통신 네트워크에서, 바람직하게 프리앰블 시퀀스는 자기상관 특성을 가질 수 있고, 자기상관 특성은 제로 랙(zero lag) 및 제로 자기상관(zero autocorrelation)에서의 자기상관 함수에서의 큰 값의 상관 피크를 생성하도록 도울 수 있다. 일반적으로, 프리앰블 시퀀스에서의 자기상관 특성은 의사 난수 시퀀스를 이용함으로써 프리앰블 시퀀스에서의 자기상관 특성이 획득될 수 있다.
수신 시스템에서, 프리앰블 시퀀스의 동기화는 전송 시스템으로부터 수신된 데이터와 로컬 프리앰블 템플릿(local preamble template)이 연관되도록 할 수 있고, 상관 피크에 상응하는 시간 차를 알아냄으로써 프리앰블에 해당하는 시각을 추정할 수 있다. 상기 시각은 프레임의 시작을 표시할 수 있고, 프레임 동기화를 제공할 수 있다.
일실시예에 따라, 미리 결정된 길이의 매크로 시퀀스를 사용하여 프리앰블 시퀀스를 설계할 수 있다. 이 때, 매크로 시퀀스는 상보 대칭성을 띄도록 설계할 수 있다. 프레임 동기화는 프리앰블 시퀀스를 이용하여 수행될 수 있고, 프리앰블 시퀀스의 상보 대칭성을 그대로 이어받아 수행될 수 있다. 프리앰블 시퀀스의 상보 대칭성은 상보 대칭성을 갖고 프리앰블 시퀀스를 설계하는데 사용되는 매크로 시퀀스에 기인한 결과일 수 있다.
일실시예에 따른 도 1에 따르면, 통신 네트워크(101)에서 프리앰블 시퀀스를 설계하는 시스템(100)이 도시되어 있다. 시스템(100)은 데이터를 수신하고 전송할 수 있다. 시스템(100)은 프로세서(102), 및 메모리(104)를 포함할 수 있다. 메모리(104)는 복수의 모듈을 저장할 수 있다. 복수의 모듈은 생성부(106), 및 출력부(108)를 포함할 수 있다. 프로세서(102)는 생성부(106) 및 출력부(108)를 동작시킬 수 있다. 복수의 모듈은 프로세서(102)에 의해 수행되는 로직 또는 명령의 집합을 포함할 수 있다. 복수의 모듈은 독립적으로 또는 조합하여 동작하는 하나 또는 그 이상의 하드웨어 요소를 포함할 수 있다. 생성부(106)는 결정된 길이의 매크로 시퀀스를 이용하여 프리앰블 시퀀스를 설계할 수 있다. 매크로 시퀀스는 상보 대칭성을 가질 수 있다.
본 명세서에서의 모듈(module)은 본 명세서에서 설명되는 각 명칭에 따른 기능과 동작을 수행할 수 있는 하드웨어를 의미할 수도 있고, 특정 기능과 동작을 수행할 수 있는 컴퓨터 프로그램 코드를 의미할 수도 있고, 또는 특정 기능과 동작을 수행시킬 수 있는 컴퓨터 프로그램 코드가 탑재된 전자적 기록 매체, 예를 들어 프로세서 또는 마이크로 프로세서를 의미할 수 있다.
다시 말해, 모듈이란 본 발명의 기술적 사상을 수행하기 위한 하드웨어 및/또는 상기 하드웨어를 구동하기 위한 소프트웨어의 기능적 및/또는 구조적 결합을 의미할 수 있다.
매크로 시퀀스는 복수의 코드를 포함할 수 있다. 복수의 코드 중 적어도 하나 이상의 코드의 집합은 결정된 길이의 매크로 시퀀스의 상보 대칭성에 따라 반복된다.
M이 매크로 시퀀스의 결정된 길이라고 하자. 매크로 시퀀스는 길이가 N인 마이크로 시퀀스(micro sequence)를 사용하여 상보 대칭성을 갖도록 설계될 수 있다. 마이크로 시퀀스는 복수의 상관 피크 중에서 가장 높은 상관 피크를 획득할 수 있도록 자기상관 특성을 갖는 의사 난수 시퀀스일 수 있다. 생성부(106)가 설계한 매크로 시퀀스는 마이크로 시퀀스의 반복 패턴을 정의할 수 있다.
일실시예에 따라, 생성부(106)는 2의 자승(power of 2)의 값을 갖도록 M을 설정할 수 있다.
를 가 i번째 비트(bit)인 길이가 M인 매크로 시퀀스라고 하자. 모든 i<K<M에 대하여 을 만족할 수 있다. 생성부(106)는 상보 대칭성을 갖도록 매크로 시퀀스를 생성할 수 있다. 매크로 시퀀스의 구조는 아래와 같다.
은 의 여집합.
매크로 시퀀스의 구조 내의 상보 대칭성은 프리앰블 시퀀스의 설계를 견고하게 할 수 있다.
설명한 바와 같이, 매크로 시퀀스는 마이크로 시퀀스를 이용하여 설계할 수 있다. 마이크로 시퀀스는 가장 높은 상관 피크를 갖도록 하는 자기 상관 및 상호 상관성을 갖는 두 개의 시퀀스의 집합일 수 있다.
를 마이크로 시퀀스라고 하자. 및 는 각각의 길이가 N인 마이크로 시퀀스일 수 있다. 일반적으로, 마이크로 시퀀스는 의사난수 시퀀스에 기초하여 생성될 수 있다. 를 연역적으로 선택된 상관성(correlation property)을 갖는 고정된 시퀀스라고 하자. 에 기초하여, 선택된 마이크로 시퀀스는 일 수 있다. 따라서, 일 수 있다.
생성부(106)는 프리앰블 시퀀스를 설계하기 위해 매크로 시퀀스를 마이크로 시퀀스로 복조할 수 있다.
출력부(108)는 프리앰블 시퀀스를 획득하기 위하여 매크로 시퀀스를 사용할 수 있다. 길이가 M인 매크로 시퀀스에 대하여, 프리앰블 시퀀스는 다음과 같이 나타낼 수 있다.
b= S_[1:M] *C=[c[S_1 ],c[S_2 ],…,c[S_M ]].
이 때, 프리앰블의 길이 L은 L=MN과 같이 나타낼 수 있다.
시스템(100)은 통신 모드를 위해 프리앰블 시퀀스를 설계할 수 있다. 통신모드는 코히런트(coherent) 통신 모드 또는 논코히런트(non-coherent) 통신 모드 중 어느 하나를 포함할 수 있다.
일실시예에 따른, 시스템(100)에 의한 논코히런트 통신의 프리앰블 시퀀스 설계는 다음과 같다.
매크로 시퀀스의 길이 M=4, 마이크로 시퀀스의 길이 N은 16이라 하자.
프리앰블 시퀀스는
이고,
동기화 에러의 확률은 로 나타낼 수 있다.
일실시예에 따라, 도 8은 복수의 매크로 시퀀스의 프리앰블에 대하여, 동기화 에러의 확률 대 신호 대 잡음 비(SNR)를 나타내는 예시적인 그래프를 나타낸다. 매크로 시퀀스 의 성능은 다른 조합들의 프리앰블의 성능보다 뛰어날 수 있다. 하지만, 상기 매크로 시퀀스는 다른 매크로 시퀀스의 성능을 제한하는 것은 아니다.
도 9 및 도 10은 일실시예에 따른 16x4 길이의 프리앰블에 의한 프레임 동기화에 있어서, 패킷 에러율 대 신호 대 잡음비에 관한 성능을 나타내는 예시적인 그래프이다. 도 9 및 도 10으로부터, 상보-대칭성을 갖는 프리앰블 시퀀스에 의한 프레임 동기화는 0~0.3dB의 최소 손실을 가질 수 있다. 최소 손실 값은 예시적으로 결정된 값으로, 본원의 범위를 제한하는 것이 아니다.
일실시예에 따른 도 2를 참조하면, 수신 시스템(200)은 프로세서(202) 및 메모리(204)를 포함할 수 있다. 메모리(204)는 복수의 모듈을 포함할 수 있고, 상기 복수의 모듈은 설계부(206) 및 동기화부(208)를 포함할 수 있다. 프로세서(202)는 설계부(206) 및 동기화부(208)를 포함할 수 있다. 복수의 모듈은 프로세서(202)에 의해 실행되는 로직 또는 명령의 집합을 포함할 수 있다. 복수의 모듈은 하나 또는 그 이상의 독립적으로 또는 조합을 통해 작동하는 하드웨어 구성을 포함할 수 있다.
설계부(206)는 결정된 길이의 매크로 시퀀스를 이용하여 프리앰블 시퀀스를 설계할 수 있다. 매크로 시퀀스는 상보 대칭성을 가질 수 있다. 시스템(100)에서 설명한 대로, 매크로 시퀀스를 마이크로 시퀀스를 이용하여 설계할 수 있다. 마이크로 시스템에 대해서는 위의 시스템(100)에서 설명한 내용과 같다.
일실시예에 따라, 매크로 시퀀스의 길이 M은 2의 자승 값을 가질 수 있다.
를 가 i번째 비트(bit)인 길이가 M인 매크로 시퀀스라고 하자. 모든 i<K<M에 대하여 을 만족할 수 있다. 생성부(106)는 상보 대칭성을 갖도록 매크로 시퀀스를 생성할 수 있다. 매크로 시퀀스의 구조는 아래와 같다.
은 의 하나의 여집합.
를 마이크로 시퀀스라고 하자. 및 는 각각의 길이가 N인 마이크로 시퀀스일 수 있다. 일반적으로, 마이크로 시퀀스는 의사난수 시퀀스에 기초하여 생성될 수 있다. 를 연역적으로 선택된 상관성(correlation property)을 갖는 고정된 시퀀스라고 하자. 에 기초하여, 선택된 마이크로 시퀀스는 일 수 있다. 따라서, 일 수 있다.
설계부(202)는 프리앰블 시퀀스를 설계하기 위해 매크로 시퀀스를 마이크로 시퀀스로 복조할 수 있다. 길이가 M인 매크로 시퀀스에 대하여, 프리앰블 시퀀스는 다음과 같이 나타낼 수 있다.
b= S_[1:M] *C=[c[S_1 ],c[S_2 ],…,c[S_M ]] .
프리앰블의 길이 L은 L=MN과 같이 나타낼 수 있다.
도 3 내지 6에서, 도 3 내지 6 각각은 M이 8인 경우에 매크로 시퀀스의 복수의 패턴에 대한 프리앰블의 자기 상관 특성을 도시한다.
도 3은 일실시예에 따른 프리앰블 시퀀스 [10010110]에 대한 상관 피크에 대한 예시적인 그래프이다.
도 4는 일실시예에 따른 프리앰블 시퀀스 [10101010]에 대한 상관 피크에 대한 예시적인 그래프이다.
도 5는 일실시예에 따른 프리앰블 시퀀스 [11001100]에 대한 상관 피크에 대한 예시적인 그래프이다.
도 6은 일실시예에 따른 프리앰블 시퀀스 [11110000]에 대한 상관 피크에 대한 예시적인 그래프이다.
도 3 내지 도 6에서, 본원의 매크로 시퀀스의 상보 대칭성은 가장 높은 상관 피크를 제공할 수 있는 상관성(correlation property)를 도출할 수 있다.
프리앰블 시퀀스가 설계된 후, 동기화부(108)는 프리앰블 시퀀스를 이용하여 프레임을 동기화할 수 있다.
추출하려는 시간(timing)에 기초하여, 수신 시스템에서 수신된 신호에 상당하는 베이스밴드 신호를 {y(n)}라고 하자. 상기 시간은 프리앰블 상관 탬플릿 및 수신된 신호 사이의 상관 시간을 포함할 수 있다. 일 때, b -을 수신 시스템(100)에서의 프리앰블 상관 탬플릿이라고 하자.
동기화부(208)는 상관 메트릭을 계산할 수 있다. 상관 메트릭은 다음과 같이 정의될 수 있다.
동기화부(208)에 의해 계산된 시각은 다음과 같이 표현될 수 있다.
프레임 동기화에 있어서 상보 대칭성을 갖는 프리앰블 시퀀스는 가장 높은 상관 피크를 생성함으로써 복잡도를 감소시킬 수 있다.
도 7을 참조하면, 동기화부(208)는 상관 메트릭을 계산하고 상관 메트릭(302)에 대응하는 시간 차를 계산할 수 있다. 프리앰블 상관 탬플릿이 수신 시스템(200)에 미리 저장한 상보 대칭성을 이용함으로써, 다음과 같은 표현이 가능하다.
시간 차 t에 대하여, 동기화부(208)에 의한 상관 메트릭의 계산은 다음과 같은 단계에 의해 수행될 수 있다.
단계 1: 부분 상관 메트릭 및 부분 상관 피크의 계산(도 7의 단계 704)
단계 2: 부분 상관 메트릭 및 전체의 상관 피크의 계산(도 7의 단계 706)
부분 상관 메트릭은 다음과 같이 정의될 수 있다.
단계 1의 부분 상관 메트릭:
단계 2의 부분 상관 메트릭:
상관 메트릭은 다음과 같이 계산될 수 있다.
본원에 따른 프리앰블 시퀀스를 이용한 상관 메트릭의 계산은 프리앰블 시퀀스의 상보 대칭성으로 인해 상관 메트릭을 간단하게 계산할 수 있게 한다. 본원이 상보 대칭성을 갖는 프리앰블 시퀀스를 제공하는 구성 및 상기 상관 메트릭의 계산에 따라서,
을 얻을 수 있다.
또한, 에 대입하면, 를 얻을 수 있다. 이러한 상관 메트릭의 계산은 계산의 복잡도를 회피할 수 있다.
도 7을 참조하면, 동기화부(208)는 수신 시스템(200)에서 정확한 복조를 제공하기 위해 프레임을 동기화하는 데 프리앰블 시퀀스를 이용할 수 있다.
동기화가 수행되어야 하는 수신된 샘플들을 D라고 하자. D가 B블록으로 나누어진다고 할 때, B블럭 중에 각각의 블록의 길이는 L/2가 된다. K<L/2는 정수이다.
설계부(206)에 의해 설계되는 프리앰블 시퀀스를 이용하여 동기화부(208)에 의해 수행되는 계산 단계들은 아래와 같다.
b가 1부터 B까지 변할 때, 단계 1의 상관관계를 계산한다.
최고 상관 피크를 갖는 K값을 찾고 그에 대응하는 색인을 찾는다.
을 만족하는 을 찾는다.
j1,j2……,jk에 대해 단계 1의 상관관계를 계산한다.
총 상관 피크를 계산한다(도 7의 단계 708)
최고 피크에 대응하는 색인을 찾는다.
모든 피크의 최고치에 기초하여 시각을 추정한다.
시각 추정:
동기화부(208)에 의해 계산된 시각은 프레임의 시작을 나타낸다. 상관 메트릭의 최고 값은 전송 시스템(110) 및 프리앰블 시퀀스 사이의 최대 상관관계를 나타낼 수 있다.
아래의 표 1 및 표 2는 수신 시스템(200) 및 종래의 피크 검색 방법을 이용한 프레임 동기화를 비교 분석한 결과를 제공한다.
하드웨어 복잡도에 따른 비교 결과
알고리즘 멀티플라이어 가산기 레지스터
피크 검색(최적) L L-1 L
수신 시스템(200) L/2+1 L/2 L/2+4K+2
컴퓨터 상의 복잡도에 따른 비교 결과
알고리즘 곱셈 덧셈 비교
피크 검색(최적) DL D(L-1) D
수신 시스템(200) DK
동기화부(208)는 통신 모드를 위한 동기화를 제공할 수 있다. 통신 모드는 코히런트 통신 또는 논코히런트 통신 중 하나를 포함할 수 있다. 논코히런트 통신에 있어서, 매크로 시퀀스는 음수가 아니다.
논코히런트 통신 모드에서 프리앰블 시퀀스를 설계하는 실시예는 시스템(100)에 도시되어 있다.
일실시예에 따라, 도 11은 통신 네트워크에서 프리앰블 시퀀스를 설계하는 방법(1100)을 도시한다. 통신 네트워크(101)는 도 1 및 도 2에서 도시된 것과 같이 무선 통신 네트워크 및 유선 통신 네트워크를 포함할 수 있다.
단계 1102에서, 결정된 길이의 매크로 시퀀스는 상보 대칭성을 갖도록 생성될 수 있다. 바람직하게는, 매크로 시퀀스는 도 1에서 도시된 것과 같이 생성부(106)에 의해 생성될 수 있다.
도 11의 단계 1102에서, 매크로 시퀀스는 복수의 코드를 포함할 수 있다. 복수의 코드 중 적어도 하나 이상의 코드의 집합은 결정된 길이의 매크로 시퀀스의 상보 대칭성에 따라 반복될 수 있다. 복수의 코드는 마이크로 시퀀스이고 복수의 코드 중 하나의 코드 집합은 하나의 마이크로 시퀀스일 수 있다.
M이 매크로 시퀀스의 결정된 길이라고 하자. 매크로 시퀀스는 길이가 N인 마이크로 시퀀스(micro sequence)를 사용하여 상보 대칭성을 갖도록 설계될 수 있다. 매크로 시퀀스 및 마이크로 시퀀스는 시스템(100) 및 시스템(200)에서 설명한 것과 같다.
일실시예에 따라, 상기 방법은 2의 자승(power of 2)의 값을 갖도록 M을 설정할 수 있다.
를 가 i번째 비트(bit)인 길이가 M인 매크로 시퀀스라고 하자. 모든 i<K<M에 대하여 을 만족할 수 있다. 생성부(106)는 매크로 시퀀스를 상보 대칭성을 갖도록 생성할 수 있다. 매크로 시퀀스의 구조는 아래와 같다.
은 의 하나의 여집합.
단계(1102)에서 설명한 바와 같이, 매크로 시퀀스는 마이크로 시퀀스를 이용하여 설계할 수 있다. 마이크로 시퀀스는 가장 높은 상관 피크를 갖도록 하는 자기 상관 및 상호 상관성을 갖는 두 개의 시퀀스의 집합일 수 있다.
를 마이크로 시퀀스라고 하자. 및 는 각각의 길이가 N인 마이크로 시퀀스일 수 있다. 일반적으로, 마이크로 시퀀스는 의사난수 시퀀스에 기초하여 생성될 수 있다. 를 연역적으로 선택된 상관성(correlation property)을 갖는 고정된 시퀀스라고 하자. 에 기초하여, 선택된 마이크로 시퀀스는 일 수 있다. 따라서, 일 수 있다.
도 11의 단계(1104)에서, 매크로 시퀀스를 이용하여 프리앰블 시퀀스를 획득할 수 있다. 바람직하게는, 본원의 도 1에서 도시된 바와 같이 출력부(108)를 통해 프리앰블 시퀀스를 획득할 수 있다.
단계(1104)에서, 상기 방법(1100)은 프리앰블 시퀀스를 설계하기 위해 마이크로 시퀀스를 이용하여 매크로 시퀀스를 변조할 수 있다.
길이가 M인 매크로 시퀀스에 대하여, 프리앰블 시퀀스는 다음과 같이 나타낼 수 있다.
b= S_[1:M] *C=[c[S_1 ],c[S_2 ],…,c[S_M ]].
이 때, 프리앰블의 길이 L은 L=MN 과 같이 나타낼 수 있다.
상기 방법(1100)은 통신 모드를 위해 프리앰블 시퀀스를 설계할 수 있다. 통신모드는 코히런트(coherent) 통신 모드 또는 논코히런트(non-coherent) 통신 모드 중 어느 하나를 포함할 수 있다.
일실시예에 따른, 시스템(100)에 의한 통신 네트워크(101)의 프리앰블 시퀀스의 설계는 다음과 같다.
도 12 및 도 13은 통신 네트워크에서 프레임을 동기화하는 방법(1200)을 나타낸다. 통신 네트워크(101)는 도 1 및 도 2에서 도시된 것과 같이 무선 통신 및 유선 통신을 포함할 수 있다.
도 12의 단계(1202)에서, 미리 결정된 매크로 시퀀스를 이용하여 프리앰블 시퀀스를 설계할 수 있다. 매크로 시퀀스는 상보 대칭성을 가질 수 있다. 시스템(100)에서 설명한 대로, 매크로 시퀀스를 도 2에서 나타낸 것과 같이 설계부(206)를 이용하여 설계할 수 있다. 프리앰블 시퀀스의 설계는 시스템(100), 수신 시스템(200), 및 방법(1100)에서 설명한 내용과 같다.
일실시예에 따라, 매크로 시퀀스의 길이 M은 2의 자승 값을 가질 수 있다.
를 가 i번째 비트(bit)인 길이가 M인 매크로 시퀀스라고 하자. 모든 i<K<M에 대하여 을 만족할 수 있다. 생성부(106)는 상보 대칭성을 갖도록 매크로 시퀀스를 생성할 수 있다. 매크로 시퀀스의 구조는 아래와 같다.
은 의 하나의 여집합.
를 마이크로 시퀀스라고 하자. 및 는 각각의 길이가 N인 마이크로 시퀀스일 수 있다. 일반적으로, 마이크로 시퀀스는 의사난수 시퀀스에 기초하여 생성될 수 있다. 를 연역적으로 선택된 상관성(correlation property)을 갖는 고정된 시퀀스라고 하자. 에 기초하여, 선택된 마이크로 시퀀스는 일 수 있다. 따라서, 일 수 있다.
프리앰블 시퀀스를 설계하기 위해 매크로 시퀀스는 마이크로 시퀀스에 의해 설계될 수 있다. 길이가 M인 매크로 시퀀스에 대하여, 프리앰블 시퀀스는 다음과 같이 나타낼 수 있다.
b= S_[1:M] *C=[c[S_1],c[S_2],…,c[S_M]] .
프리앰블의 길이 L은 L=MN과 같이 나타낼 수 있다.
도 3 내지 6에서, 도 3 내지 6 각각은 M이 8인 경우에 매크로 시퀀스의 복수의 패턴에 대한 프리앰블의 자기 상관 특성을 도시한다.
도 3 내지 도 6에서, 높은 상관 피크를 제공할 수 있는 상관관계를 산출하는 매크로 시퀀스의 상보 대칭성을 관찰할 수 있다.
도 12의 단계(1204)에서, 단계(1202)에서 설계된 프리앰블 시퀀스를 이용하여 프레임을 동기화할 수 있다. 동기화는 통신 모드에서 수행될 수 있다. 바람직하게는, 동기화부(208)는 도 2에서 도시되어 있고, 동기화를 수행할 수 있다.
도 13은 프레임을 동기화하는 방법(1200)을 구체적으로 설명하는 흐름도이다. 단계(1302)에서, 전송기(110)는 신호를 전송할 수 있다. 수신 시스템(200)은 신호를 수신하고 프레임의 시작을 검색하기 시작할 수 있다(단계 1304). 시간 i에서, Time_Out을 넘어설 때, 신호는 검출되지 않을 수 있다(단계 1308).
도 12의 단계(1304)에서, 단계(1302)에서 설계된 프리앰블 시퀀스를 이용하여 프레임을 동기화할 수 있다. 프리앰블이 설계된 뒤, 동기화부(108)는 프리앰블 시퀀스를 이용하여 프레임을 동기화할 수 있다.
추출하려는 시간(timing)에 기초하여, 수신 시스템에서 수신된 신호에 상당하는 베이스밴드 신호를 {y(n)}라고 하자. 상기 시간은 프리앰블 상관 탬플릿 및 수신된 신호 사이의 상관 시간을 포함할 수 있다. 일 때, b -을 수신 시스템(100)에서의 프리앰블 상관 탬플릿이라고 하자.
시각은 다음과 같이 표현될 수 있다.
도 13의 단계(1310)에서, 방법(1300)은 상관 메트릭 및 상관 피크를 계산하고 앞서 설명한 수신 시스템(200)에 대한 가장 높은 k 값을 검색할 수 있다.
구체적인 설명을 위해, 도 7을 다시 살펴보면, 상보 대칭성에 따라 프리앰블 상관 템플릿은 다음과 같이 기재할 수 있다.
시간차 t에 대하여, 상관 메트릭의 계산은 아래의 단계와 같이 수행될 수 있다.
단계 1: 부분 상관 메트릭 및 부분 상관 피크의 계산.
단계 2: 부분 상관 메트릭 및 전체의 상관 피크의 계산.
부분 상관 메트릭은 다음과 같이 정의될 수 있다.
단계 1의 부분 상관 메트릭:
단계 2의 부분 상관 메트릭:
상관 메트릭은 다음과 같이 계산될 수 있다.
상기 상관 메트릭의 계산에 따라서,
을 얻을 수 있다.
에 대입하면,
을 얻을 수 있다.
동기화가 수행되어야 하는 수신된 샘플들을 D라고 하자. D가 B블록으로 나누어진다고 할 때, B블럭 중에 각각의 블록의 길이는 L/2가 된다. K<L/2는 정수이다. 프레임 동기화를 위해 수행되는 단계는 수신 시스템(200)에서 설명한 바와 같다.
시각 추정:
상기 시각은 프레임의 시작을 나타낼 수 있다. 상관 메트릭의 최대 값은 전송부(110)로부터 수신한 신호와 프리앰블 시퀀스와의 상관 메트릭의 최대 상관관계를 나타낼 수 있다.
도 13의 단계(1312)에서, 신호가 검출되지 않는 경우 최고 상관 피크는 획득되지 않을 수 있다.. 단계(1316)에서, 프리앰블 시퀀스를 이용하여 최고 상관 피크가 획득되면 신호는 검출될 수 있다.
도 14는 일실시예에 따른 프레임 동기화 및 프리앰블 시퀀스를 설계하는 방법 및 시스템을 구현하는 컴퓨팅 시스템을 나타낸다. 컴퓨팅 시스템(1402)은 제어부(1404), 중앙처리장치(1406), 메모리(1410), 저장부(1412), 복수의 네트워크 장치(1416), 및 복수의 입/출력부(1414)를 포함하는 적어도 하나의 프로세서(1408)를 포함할 수 있다. 프로세서(1408)는 알고리즘의 명령을 수행할 수 있고, 제어부는 프로세서(1408)는 상기 명령을 수행하도록 제어할 수 있다. 또한, 명령을 수행하는데 관련되는 어떠한 논리적 또는 수학적 동작들은 중앙처리장치(1406)을 이용하여 수행될 수 있다.
전체적인 컴퓨팅 시스템(1402)는 복수의 동종의 및/또는 이종의 코어로 구성될 수 있다. 프로세서(1408)는 알고리즘을 수행할 수 있고, 복수의 프로세서(1408)는 단일 또는 복수의 칩에 배치될 수 있다.
구현에 있어서 필요한 명령 및 코드를 포함하는 알고리즘은 메모리(1410), 저장부(1412) 모두 또는 어느 하나의 내부에 저장될 수 있다. 수행되는 동안에, 상기 명령은 상응하는 메모리(1410) 및/또는 저장부(1412)로부터 옮겨지고, 프로세서(1908)에 의해 수행될 수 있다.
어떠한 하드웨어적인 구성에 대해서도, 다양한 네트워크 장치(1416) 또는 외부의 입/출력부(1414)는 상기 네트워크 장치 및 입/출력부가 상기 시스템의 구현을 지원하도록 상기 컴퓨팅 시스템에 연결될 수 있다.
이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다

Claims (27)

  1. 미리 결정된 길이의 매크로 시퀀스를 상보 대칭성을 이용하여 생성하는 단계; 및
    상기 매크로 시퀀스 내의 제1 값과 맵핑된 제1 마이크로 시퀀스 및 상기 매크로 시퀀스 내의 제2 값과 맵핑된 제2 마이크로 시퀀스를 이용하여 프리앰블 시퀀스를 획득하는 단계
    를 포함하고,
    상기 미리 결정된 길이가 M이라 할 때, 상기 매크로 시퀀스의 상위 M/2개의 비트들은 상기 매크로 시퀀스의 나머지 M/2개의 비트들과 상기 상보 대칭성을 갖고,
    상기 프리앰블 시퀀스는 통신 모드를 위해 설계되고,
    상기 프리앰블 시퀀스의 길이는 상기 매크로 시퀀스의 상기 미리 결정된 길이와 상기 제1 마이크로 시퀀스의 길이의 곱셈 결과에 해당하는,
    수신 시스템에서 프리앰블 시퀀스를 설계하는 방법.
  2. 제1항에 있어서,
    상기 통신 모드는 코히런트 통신 및 넌코히런트 통신 중 하나를 포함하는 방법.
  3. 삭제
  4. 결정된 길이의 매크로 시퀀스 내의 제1 값과 맵핑된 제1 마이크로 시퀀스 및 상기 매크로 시퀀스 내의 제2 값과 맵핑된 제2 마이크로 시퀀스를 이용하여 를 이용하여 프리앰블 시퀀스를 설계하는 단계; 및
    상기 프리앰블 시퀀스를 이용하여 프레임을 동기화하는 단계;
    를 포함하고,
    상기 매크로 시퀀스는 상보 대칭성을 이용하여 설계되고,
    상기 결정된 길이가 M이라 할 때, 상기 매크로 시퀀스의 상위 M/2개의 비트들은 상기 매크로 시퀀스의 나머지 M/2개의 비트들과 상기 상보 대칭성을 갖고,
    상기 동기화는 통신 모드의 수신 시스템에서 수행되며,
    상기 프리앰블 시퀀스의 길이는 상기 매크로 시퀀스의 상기 결정된 길이와 상기 제1 마이크로 시퀀스의 길이의 곱셈 결과에 해당하는,
    수신 시스템에서 프레임을 동기화하는 방법.
  5. 제4항에 있어서,
    상기 프리앰블 시퀀스를 이용하여 상기 프레임을 동기화하는 단계는;
    상기 수신 시스템에서 수신된 신호와 상기 프리앰블 시퀀스와의 상관 메트릭을 계산하는 단계;
    상기 상관 메트릭으로부터의 상관 피크 데이터를 결정하는 단계; 및
    상기 상관 피크 데이터의 최대값에 기초하여 시각 파라미터를 계산하는 단계
    를 포함하고,
    상기 시각은 상기 프레임의 시작을 나타내고,
    상기 최대값은 상기 신호 및 상기 프리앰블 시퀀스의 최대 상관관계를 나타내는 방법.
  6. 제5항에 있어서,
    상기 상관 메트릭은 적어도 하나의 부분 상관 메트릭을 포함하는 방법.
  7. 제5항에 있어서,
    상기 상관 피크 데이터는 전체의 상관 피크 데이터 및 적어도 하나의 부분 상관 피크 데이터를 포함하는 방법.
  8. 삭제
  9. 제4항에 있어서,
    상기 통신 모드는 코히런트 통신 모드 및 논코히런트 통신 모드를 포함하는 방법.
  10. 미리 결정된 길이의 매크로 시퀀스를 생성하는 생성부;
    상기 매크로 시퀀스 내의 제1 값과 맵핑된 제1 마이크로 시퀀스 및 상기 매크로 시퀀스 내의 제2 값과 맵핑된 제2 마이크로 시퀀스를 이용하여 프리앰블 시퀀스를 획득하는 출력부를 포함하고,
    상기 매크로 시퀀스는 상보 대칭성을 이용하여 생성되고,
    상기 미리 결정된 길이가 M이라 할 때, 상기 매크로 시퀀스의 상위 M/2개의 비트들은 상기 매크로 시퀀스의 나머지 M/2개의 비트들과 상기 상보 대칭성을 갖고,
    상기 프리앰블 시퀀스는 통신 모드를 위해 설계되며,
    상기 프리앰블 시퀀스의 길이는 상기 매크로 시퀀스의 상기 미리 결정된 길이와 상기 제1 마이크로 시퀀스의 길이의 곱셈 결과에 해당하는,
    통신 네트워크에서 프리앰블 시퀀스를 설계하는 수신 시스템.
  11. 삭제
  12. 제10항에 있어서,
    상기 통신 모드는 코히런트 통신 모드 및 논코히런트 통신 모드를 포함하는 수신 시스템.
  13. 미리 결정된 길이의 매크로 시퀀스를 설계하는 설계부;
    상기 매크로 시퀀스 내의 제1 값과 맵핑된 제1 마이크로 시퀀스 및 상기 매크로 시퀀스 내의 제2 값과 맵핑된 제2 마이크로 시퀀스를 이용하여 프리앰블 시퀀스를 획득하는 동기화부를 포함하고,
    상기 매크로 시퀀스는 상보 대칭성을 이용하여 생성되고,
    상기 미리 결정된 길이가 M이라 할 때, 상기 매크로 시퀀스의 상위 M/2개의 비트들은 상기 매크로 시퀀스의 나머지 M/2개의 비트들과 상기 상보 대칭성을 갖고,
    상기 프리앰블 시퀀스는 통신 모드를 위해 설계되며,
    상기 프리앰블 시퀀스의 길이는 상기 매크로 시퀀스의 상기 미리 결정된 길이와 상기 제1 마이크로 시퀀스의 길이의 곱셈 결과에 해당하는,
    통신 네트워크에서 프레임을 동기화하는 수신 시스템.
  14. 제13항에 있어서,
    상기 동기화부는:
    상기 수신 시스템에서 수신된 신호와 상기 프리앰블 시퀀스와의 상관 메트릭을 계산하고, 상기 상관 메트릭으로부터 상관 피크 데이터를 결정하고, 상기 상관 피크 데이터의 최대값에 기초하여 시각 파라미터를 계산하고,
    상기 시각은 상기 프레임의 시작을 나타내고,
    상기 최대값은 상기 신호 및 상기 프리앰블 시퀀스의 최대 상관관계를 나타내는 수신 시스템.
  15. 제14항에 있어서,
    상기 상관 메트릭은 적어도 하나의 부분 상관 메트릭을 포함하는 수신 시스템.
  16. 제14항에 있어서,
    상기 상관 피크 데이터는 전체의 상관 피크 데이터 및 적어도 하나의 부분 상관 피크 데이터를 포함하는 수신 시스템.
  17. 삭제
  18. 제13항에 있어서,
    상기 통신 모드는 코히런트 통신 모드 및 논코히런트 통신 모드를 포함하는 수신 시스템.
  19. 컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램으로서, 상기 프로그램은:
    미리 결정된 길이의 매크로 시퀀스를 생성하는 단계; 및
    상기 매크로 시퀀스 내의 제1 값과 맵핑된 제1 마이크로 시퀀스 및 상기 매크로 시퀀스 내의 제2 값과 맵핑된 제2 마이크로 시퀀스를 이용하여 프리앰블 시퀀스를 획득하는 단계를 수행하고,
    상기 매크로 시퀀스는 상보 대칭성을 이용하여 생성되고,
    상기 미리 결정된 길이가 M이라 할 때, 상기 매크로 시퀀스의 상위 M/2개의 비트들은 상기 매크로 시퀀스의 나머지 M/2개의 비트들과 상기 상보 대칭성을 갖고,
    상기 프리앰블 시퀀스는 통신 모드를 위해 설계되며,
    상기 프리앰블 시퀀스의 길이는 상기 매크로 시퀀스의 상기 미리 결정된 길이와 상기 제1 마이크로 시퀀스의 길이의 곱셈 결과에 해당하는,
    컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램.
  20. 제19항에 있어서,
    상기 통신 모드는 코히런트 통신 모드 및 논코히런트 통신 모드 중 어느 하나를 포함하는
    컴퓨터 프로그램.
  21. 삭제
  22. 컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램으로서, 상기 프로그램은:
    결정된 길이의 매크로 시퀀스를 상보 대칭성을 이용하여 생성하는 단계; 및
    상기 매크로 시퀀스 내의 제1 값과 맵핑된 제1 마이크로 시퀀스 및 상기 매크로 시퀀스 내의 제2 값과 맵핑된 제2 마이크로 시퀀스를 이용하여 프리앰블 시퀀스를 획득하는 단계를 수행하고,
    상기 결정된 길이가 M이라 할 때, 상기 매크로 시퀀스의 상위 M/2개의 비트들은 상기 매크로 시퀀스의 나머지 M/2개의 비트들과 상기 상보 대칭성을 갖고,
    상기 프리앰블 시퀀스는 통신 모드를 위해 설계되고,
    상기 프리앰블 시퀀스의 길이는 상기 매크로 시퀀스의 상기 결정된 길이와 상기 제1 마이크로 시퀀스의 길이의 곱셈 결과에 해당하는,
    컴퓨터로 판독 가능한 기록 매체에 저장된, 컴퓨터에 의해 수행 가능한 컴퓨터 프로그램.
  23. 제 22항에 있어서,
    결정된 길이의 매크로 시퀀스를 상보 대칭성을 이용하여 생성하는 단계는,
    수신 시스템에서 수신된 신호 및 상기 프리앰블 시퀀스에 대한 상관 메트릭을 계산하는 단계;
    상기 상관 메트릭의 상관 피크 데이터를 결정하는 단계; 및
    상기 상관 피크 데이터에 기초하여 시각 파라미터를 계산하는 단계 -상기 시각 파라미터는 프레임의 시작을 나타내고, 최대 값은 상기 신호 및 상기 프리앰블 시퀀스 사이의 최대 상관을 나타냄-;
    를 수행하는 컴퓨터 프로그램.
  24. 제23항에 있어서,
    상기 상관 메트릭은 적어도 하나의 부분 상관 메트릭을 포함하는
    컴퓨터 프로그램.
  25. 제23항에 있어서,
    상기 상관 피크 데이터는 적어도 하나의 부분 상관 피크 데이터 및 전체의 상관 피크 데이터를 포함하는
    컴퓨터 프로그램.
  26. 삭제
  27. 제22항에 있어서,
    상기 통신 모드는 코히런트 통신 모드 및 논코히런트 통신 모드 중 어느 하나를 포함하는
    컴퓨터 프로그램.
KR1020150152038A 2015-02-05 2015-10-30 프리앰블 설계 및 프레임 동기화를 위한 시스템 및 방법 KR102577582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/016,559 US10257325B2 (en) 2015-02-05 2016-02-05 System, apparatus, and method for configuring preamble and synchronizing frame

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IN0579/CHE/2015 2015-02-05
IN579CH2015 2015-02-05

Publications (2)

Publication Number Publication Date
KR20160096531A KR20160096531A (ko) 2016-08-16
KR102577582B1 true KR102577582B1 (ko) 2023-09-12

Family

ID=88019564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150152038A KR102577582B1 (ko) 2015-02-05 2015-10-30 프리앰블 설계 및 프레임 동기화를 위한 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR102577582B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020061054A1 (en) * 2000-09-20 2002-05-23 Nec Corporation Method and apparatus for acquiring slot timing and frequency offset correction and storage medium storing control program therefor
US20120201315A1 (en) * 2011-02-04 2012-08-09 Hongyuan Zhang Control Mode PHY for WLAN

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020061054A1 (en) * 2000-09-20 2002-05-23 Nec Corporation Method and apparatus for acquiring slot timing and frequency offset correction and storage medium storing control program therefor
US20120201315A1 (en) * 2011-02-04 2012-08-09 Hongyuan Zhang Control Mode PHY for WLAN

Also Published As

Publication number Publication date
KR20160096531A (ko) 2016-08-16

Similar Documents

Publication Publication Date Title
TWI739968B (zh) 用於參數集的盲測的系統及方法、製造方法及測試方法
CN111628946B (zh) 一种信道估计的方法以及接收设备
US10070404B2 (en) Synchronization signal sending method, synchronization signal receiving method, and related apparatuses
US20180317261A1 (en) Apparatus and method for communicating through random access
WO2018177160A1 (zh) 一种估计定时位置的方法及装置
CN105933909A (zh) 物理小区标识配置、逻辑根序列索引配置方法及基站设备
TWI652963B (zh) 一種收發物理隨機接取通道前導碼序列的方法及裝置
JP2020520159A5 (ko)
KR102577582B1 (ko) 프리앰블 설계 및 프레임 동기화를 위한 시스템 및 방법
WO2018171373A1 (zh) 一种物理随机接入信道前导码序列确定方法及装置
WO2019127396A1 (en) Method and device for nprach detection
US9071340B2 (en) Method and apparatus for generating orthogonal codes with wide range of spreading factor
CN108173791A (zh) 基于平滑技术的时变衰落信道的物理层盲认证方法及系统
US9698950B2 (en) Method and apparatus for demodulating physical random access channel signal
EP3160076B1 (en) Sequence detection method and device, and computer storage medium
CN109242782A (zh) 噪点处理方法及装置
WO2016177088A1 (zh) 一种检测信号的方法和装置
KR20240118402A (ko) 심볼 간 간섭 특성을 반영한 동기화 및 주파수 오프셋 추정 방법 및 이를 수행하는 수신기
CN112351430A (zh) 导频攻击的检测方法、装置、电子设备及存储介质
CN114389765B (zh) 前导序列的映射方法、装置及终端
US10257325B2 (en) System, apparatus, and method for configuring preamble and synchronizing frame
CN108235246A (zh) 一种室内定位方法及系统
CN114786180A (zh) 导频欺诈攻击检测方法、装置、电子设备及存储介质
US9270418B1 (en) Identifying a code for signal decoding
KR101995625B1 (ko) 비직교 프리앰블을 검출하는 통신 장치 및 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151030

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201030

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151030

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221027

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20230415

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20221027

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20230724

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20230714

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20230415

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20221223

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230907

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230908

End annual number: 3

Start annual number: 1

PG1601 Publication of registration