KR102577482B1 - 확성기용 전류 검출 회로 - Google Patents
확성기용 전류 검출 회로 Download PDFInfo
- Publication number
- KR102577482B1 KR102577482B1 KR1020217025609A KR20217025609A KR102577482B1 KR 102577482 B1 KR102577482 B1 KR 102577482B1 KR 1020217025609 A KR1020217025609 A KR 1020217025609A KR 20217025609 A KR20217025609 A KR 20217025609A KR 102577482 B1 KR102577482 B1 KR 102577482B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- circuit
- switch
- output
- output end
- Prior art date
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 114
- 238000005070 sampling Methods 0.000 claims abstract description 83
- 239000003990 capacitor Substances 0.000 claims description 71
- 238000006243 chemical reaction Methods 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 18
- 238000001914 filtration Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- MFSSHRCJKRDIOL-UHFFFAOYSA-N 2-(2-fluorophenoxy)-4-(2-methylpyrazol-3-yl)benzamide Chemical compound CN1C(=CC=N1)C2=CC(=C(C=C2)C(=O)N)OC3=CC=CC=C3F MFSSHRCJKRDIOL-UHFFFAOYSA-N 0.000 description 6
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 101000708215 Homo sapiens Ras and Rab interactor 1 Proteins 0.000 description 5
- 102100031485 Ras and Rab interactor 1 Human genes 0.000 description 5
- 230000002265 prevention Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0046—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00
- G01R19/0069—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00 measuring voltage or current standards
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R29/00—Monitoring arrangements; Testing arrangements
- H04R29/001—Monitoring arrangements; Testing arrangements for loudspeakers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
- H04R3/007—Protection circuits for transducers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Abstract
제1 검출 저항기(RSP), 제2 검출 저항기(RSN), 샘플링 선택 회로(100), 입력 선택 회로(200) 및 처리 회로(300)를 포함하는 확성기용 전류 검출 회로(500)가 제공된다. 제 1 검출 저항기(RSP)의 일 단부는 입력 선택 회로(200)의 제 1 입력 단부(SN1)에 연결된다. 제2 검출 저항기(RSN)의 일 단부는 입력 선택 회로(200)의 제2 입력 단부(SN2)에 연결된다. 샘플링 선택 회로(100)의 출력 단부는 입력 선택 회로(200)의 스위치 제어 단부에 연결된다. 입력 선택 회로(200)는 처리 회로(300)에 접속된다. 샘플링 선택 회로(100)와 입력 선택 회로(200)를 추가함으로써, 해당 검출 저항기(RSP, RSN)의 두 단부의 전압은 D급 오디오 전력증폭기(400)의 출력단(VOP)과 출력단(VON)의 전위차가 서로 다른 반주기에 있고, 이를 처리하여 확성기(500)의 전류를 구한다는 사실에 따라 샘플링되므로, 이에 의해 D급 오디오 전력 증폭기(400)에 클리핑 방지 왜곡 기능을 추가하지 않고 확성기(500)의 전류를 검출할 수 있다.
Description
본 출원은 2019년 1월 15일에 중국 국가지식재산관리국에 제출된 "확성기용 전류 검출 회로"란 명칭의 중국 특허 출원 번호 201910035711.5 및 2019년 1월 15일에 중국 국가지식재산관리국에 제출된 "확성기용 전류 검출 회로"란 명칭의 중국 특허 출원 번호 201910035468.7에 대한 우선권을 주장하며, 둘 다 본 명세서에 그 전체가 참조로 포함된다.
본 개시는 전류 검출 기술 분야에 관한 것으로, 특히 확성기용 전류 검출 회로에 관한 것이다.
현재, D급 오디오 전력 증폭기는 고 효율, 저 발열, 우수한 성능의 장점으로 인해 블루투스 확성기, 휴대폰 등의 휴대용 기기에 널리 사용되고 있다.
휴대용 장치의 크기가 작기 때문에 휴대용 장치의 내부 확성기 캐비티는 작다. 확성기 캐비티는 볼륨이 큰 음악, 특히 볼륨이 높은 베이스 곡을 재생할 때, 다이어프램의 과도한 변위 또는 확성기의 과도한 온도로 인해 손상될 수 있다. 따라서, 전류 검출 회로는 일반적으로 D급 오디오 전력 증폭기가 확성기의 전류에 따라 D급 오디오 전력 증폭기의 출력 전류를 제어하도록 설계되고, 따라서 다이어프램의 과도한 변위 또는 확성기의 과도하게 높은 온도로 인해 확성기가 손상되는 것을 방지할 수 있다. D급 오디오 전력 증폭기의 출력이 크면 클리핑 현상이 발생하고, 즉, 출력단(VOP)의 전위 또는 출력단(VON)의 전위는 여러 펄스 폭 변조 기간 내에서 연속적으로 높거나 낮을 수 있다. 이 경우, 기존의 전류 검출 방식으로는 확성기의 전류를 정확하게 검출하기 어렵다. 따라서 일반적으로 D급 오디오 전력 증폭기에는 클리핑 왜곡 방지 기능이 제공되어야 하며, 즉, D급 오디오 전력 증폭기의 출력 전력은 클리핑 현상을 방지하기 위해 제한된다.
그러나, D급 오디오 전력 증폭기의 출력 전력은 클리핑 왜곡 방지 기능으로 인해 감소되어, D급 오디오 전력 증폭기의 성능을 극대화하지 못하고 있다.
이러한 관점에서, 본 개시의 일 실시 예에 따른 전류 검출 회로는 D급 오디오 전력 증폭기의 성능을 향상시키기 위해 제공된다.
상기 목적을 달성하기 위해, 본 개시의 실시 예에 따라 다음과 같은 기술적 해결방안이 제공된다.
제 1 검출 저항기, 제 2 검출 저항기, 샘플링 선택 회로, 입력 선택 회로, 및 처리 회로를 포함하는, D급 오디오 전력 증폭기에 연결된 확성기에 적용되는, 확성기용 전류 검출 회로가 제공되며, 여기서 제 1 검출 저항기의 일 단부는 상기 입력 선택 회로의 제 1 입력 단부에 연결되고, 상기 제 1 검출 저항기의 상기 일 단부와 상기 입력 선택 회로의 상기 제 1 입력 단부의 연결점이 상기 확성기용 상기 전류 검출 회로의 제 1 입력 단부로 기능하고, 상기 제 1 검출 저항기의 상기 일 단부는 상기 D급 오디오 전력 증폭기의 출력단(VON)의 로우엔드 NMOS 트랜지스터의 소스에 연결되고;
상기 제 2 검출 저항기의 일 단부는 상기 입력 선택 회로의 제 2 입력 단부에 연결되고, 상기 제 2 검출 저항기의 상기 일 단부와 상기 입력 선택 회로의 상기 제 2 입력 단부의 연결점은 상기 확성기용 상기 전류 검출 회로의 제 2 입력 단부로 기능하고, 상기 제 2 검출 저항기의 상기 일 단부는 상기 D급 오디오 전력 증폭기의 출력단(VOP)의 로우엔드 NMOS 트랜지스터의 소스에 연결되고;
상기 제 1 검출 저항기의 다른 단부, 상기 제 2 검출 저항기의 다른 단부 및 상기 입력 선택 회로의 제 3 입력 단부는 모두 접지에 연결되고;
상기 입력 선택 회로의 제 1 출력 단부는 상기 처리 회로의 제 1 입력 단부에 연결되고, 상기 입력 선택 회로의 제 2 출력 단부는 상기 처리 회로의 제 2 입력 단부에 연결되고;
상기 처리 회로의 출력 단부는 상기 확성기용 상기 전류 검출 회로의 출력 단부로 기능하고;
상기 샘플링 선택 회로의 3개의 입력 단부는 각각 샘플링 클록, 상기 출력단(VOP) 및 상기 출력단(VON)에 연결되고;
상기 샘플링 선택 회로의 출력 단부는 상기 입력 선택 회로의 스위치 제어 단부에 연결되고;
상기 샘플링 선택 회로는: 상기 출력단(VOP)와 상기 출력단(VON)의 전위차가 양의 반주기에 있을 때, 상기 입력 선택 회로의 상기 제 1 입력 단부가 상기 입력 선택 회로의 상기 제 1 출력 단부와 전기적으로 연결되고 상기 입력 선택 회로의 상기 제 3 입력 단부가 상기 입력 선택 회로의 상기 제 2 출력 단부와 전기적으로 연결되게 제어하고; 상기 출력단(VOP)와 상기 출력단(VON)의 전위차가 음의 반주기에 있을 때, 상기 입력 선택 회로의 상기 제 3 입력 단부가 상기 입력 선택 회로의 상기 제 1 출력 단부와 전기적으로 연결되고 상기 입력 선택 회로의 상기 제 2 입력 단부가 상기 입력 선택 회로의 상기 제 2 출력 단부와 전기적으로 연결되게 제어하도록 구성된다.
선택적으로, 상기 입력 선택 회로는: 제 1 스위치, 제 2 스위치, 제 3 스위치, 제 4 스위치, 및 제 1 제어 모듈을 포함하고,
상기 제 1 스위치의 제 1 단부는 상기 입력 선택 회로의 제 1 입력 단부로 기능하고, 상기 제 2 스위치의 제 1 단부는 상기 입력 선택 회로의 제 2 입력 단부로 기능하고, 상기 제 3 스위치의 제 1 단부는 제 4 스위치의 제 1 단부에 연결되고, 상기 제 3 스위치의 상기 제 1 단부와 상기 제 4 스위치의 상기 제 1 단부의 연결점은 상기 입력 선택 회로의 상기 제 3 입력 단부로 기능하고;
상기 제 1 스위치의 제 2 단부는 상기 제 3 스위치의 제 2 단부에 연결되고, 상기 제 1 스위치의 상기 제 2 단부와 상기 제 3 스위치의 상기 제 2 단부의 연결점은 상기 입력 선택 회로의 상기 제 1 출력 단부로 기능하고; 상기 제 2 스위치의 제 2 단부는 상기 제 4 스위치의 제 2 단부에 연결되고, 상기 제 2 스위치의 상기 제 2 단부와 상기 제 4 스위치의 상기 제 2 단부의 연결점은 상기 입력 선택 회로의 상기 제 2 출력 단부로 기능하고;
상기 제 1 스위치의 제어 단부는 제 4 스위치의 제어 단부에 연결되고, 및 상기 제 1 스위치의 제어 단부와 상기 제 4 스위치의 상기 제어 단부의 연결 포인트는 제 1 제어 모듈의 제 1 출력 단부에 연결되고; 상기 제 2 스위치의 제어 단부는 상기 제 3 스위치의 제어 단부에 연결되고, 상기 제 2 스위치의 상기 제어 단부와 상기 제 3 스위치의 상기 제어 단부의 연결점은 상기 제 1 제어 모듈의 제 2 출력 단부에 연결되고; 및
상기 제 1 제어 모듈의 입력 단부는 상기 입력 선택 회로의 상기 스위치 제어 단부로 기능한다.
선택적으로, 상기 처리 회로는: 상기 입력 선택 회로에 의해 출력된 두 신호를 수신하고, 상기 입력 선택 회로에 의해 출력된 상기 두 신호 사이의 전위차를 샘플링 및 처리하고, 펄스 밀도 변조(PDM) 코드를 구하도록 구성된다.
선택적으로, 상기 처리 회로는: 상기 입력 선택 회로의 상기 제 1 입력 단부가 상기 입력 선택 회로의 상기 제 1 출력 단부와 전기적으로 연결되고 상기 입력 선택 회로의 상기 제 3 입력 단부가 상기 입력 선택 회로의 상기 제 2 출력 단부와 전기적으로 연결될 때, 상기 제 1 검출 저항기의 두 단부 사이의 전압을 샘플링 및 처리하여, 제 1 펄스 밀도 변조된(PDM) 코드를 구하고; 및
상기 입력 선택 회로의 상기 제 3 입력 단부가 상기 입력 선택 회로의 상기 제 1 출력 단부와 전기적으로 연결되고 상기 입력 선택 회로의 상기 제 2 입력 단부가 상기 입력 선택 회로의 상기 제 2 출력 단부와 전기적으로 연결될 때, 상기 제 2 검출 저항기의 두 단부 사이의 전압을 샘플링 및 처리하여, 제 2 PDM 코드를 구하도록 구성되다.
선택적으로, 상기 처리 회로는 능동 필터 증폭기 회로 및 변환 모듈을 포함하고,
여기서, 상기 능동 필터 증폭기 회로의 제 1 입력 단부는 상기 처리 회로의 상기 제 1 입력 단부로 기능하고, 상기 능동 필터 증폭기 회로의 제 2 입력 단부는 상기 처리 회로의 상기 제 2 입력 단부로 기능하며;
상기 능동 필터 증폭기 회로의 제 1 출력 단부는 상기 변환 모듈의 제 1 입력 단부에 연결되고, 상기 능동 필터 증폭기 회로의 제 2 출력 단부는 상기 변환 모듈의 제 2 입력 단부에 연결되고; 및
상기 변환 모듈의 출력 단부는 상기 처리 회로의 상기 출력 단부로 기능한다.
선택적으로, 상기 능동 필터 증폭기 회로는 연산 증폭기, 제 1 입력 저항기, 제 2 입력 저항기, 제 1 필터 브랜치 및 제 2 필터 브랜치를 포함하고,
여기서, 상기 연산 증폭기의 제 1 단부는 상기 제 1 필터 브랜치의 입력 단부에 연결되고, 상기 연산 증폭기의 상기 제 1 단부와 상기 제 1 필터 브랜치의 상기 입력 단부의 연결점은 상기 제 1 입력 저항기의 일 단부에 연결되고; 상기 제 1 입력 저항기의 다른 단부는 상기 능동 필터 증폭기 회로의 상기 제 1 입력 단부로 기능하고;
상기 연산 증폭기의 제 2 단부는 상기 제 2 필터 브랜치의 입력 단부에 연결되고, 상기 연산 증폭기의 상기 제 2 단부와 상기 제 2 필터 브랜치의 상기 입력 단부의 연결점은 상기 제 2 입력 저항기의 일 단부에 연결되고; 상기 제 2 입력 저항기의 다른 단부는 상기 능동 필터 증폭기 회로의 상기 제 2 입력 단부로 기능하고;
상기 연산 증폭기의 제 3단부는 상기 제 1 필터 브랜치의 출력 단부에 연결되고, 상기 연산 증폭기의 상기 제 3 단부와 상기 제 1 필터 브랜치의 상기 출력 단부의 연결점은 상기 능동 필터 증폭기 회로의 제 1 출력 단부로 기능하고; 및
상기 연산 증폭기의 제 4 단부는 상기 제 2 필터 브랜치의 출력 단부에 연결되고, 상기 연산 증폭기의 상기 제 4 단부와 상기 제 2 필터 브랜치의 상기 출력 단부의 연결점은 상기 능동 필터 증폭기 회로의 제 2 출력 단부로 기능한다.
선택적으로, 상기 제 1 필터 브랜치는 제 1 커패시터 및 제 1 피드백 저항기를 포함하고, 여기서 상기 제 1 커패시터는 상기 제 1 피드백 저항기와 병렬로 연결되고, 병렬로 연결된 일 단부는 상기 제 1 필터 브랜치의 상기 입력 단부로 기능하고, 병렬로 연결된 다른 단부는 상기 제 1 필터 브랜치의 상기 출력 단부로 기능한다.
선택적으로, 상기 제 2 필터 브랜치는 제 2 커패시터 및 제 2 피드백 저항기를 포함하고, 상기 제 2 커패시터는 상기 제 2 피드백 저항기와 병렬로 연결되고, 병렬로 연결된 일 단부는 상기 제 2 필터 브랜치의 상기 입력 단부로 기능하고, 병렬로 연결된 다른 단부는 상기 제 2 필터 브랜치의 상기 출력 단부로 기능한다.
선택적으로, 상기 변환 모듈은 적분 차동 아날로그-디지털 변환기이다.
선택적으로, 상기 제 1 입력 저항기와 상기 제 2 입력 저항기는 동일한 저항 값을 갖는다.
선택적으로, 상기 처리 회로는 샘플앤홀드 회로, 클록 제어 회로 및 변환 회로를 포함하고,
여기서 상기 샘플앤홀드 회로의 제 1 입력 단부는 상기 입력 선택 회로의 상기 제 1 출력 단부에 연결되고, 상기 샘플앤홀드 회로의 제 2 입력 단부는 상기 입력 선택 회로의 상기 제 2 출력 단부에 연결되고;
상기 샘플앤홀드 회로의 제 1 출력 단부는 상기 변환 회로의 제 1 입력 단부에 연결되고, 상기 샘플앤홀드 회로의 제 2 출력 단부는 상기 변환 회로의 제 2 입력 단부에 연결되고, 상기 샘플앤홀드 회로의 클록 제어 단부는 상기 클록 제어 회로의 출력 단부에 연결되고;
상기 변환 회로의 출력 단부는 상기 처리 회로의 상기 출력 단부로 기능한다.
선택적으로, 상기 샘플앤홀드 회로는: 상기 클록 제어 회로에 의해 출력된 클록 제어 신호에 따라 상기 입력 선택 회로의 상기 두 출력 단부 사이의 전위차를 샘플링하거나, 샘플링을 중지하여 상기 전위차를 상기 변환 회로에 출력하도록 구성되고,
상기 변환 회로는 PDM 코드를 획득하기 위해 상기 전위차를 변환하도록 구성된다.
선택적으로, 상기 샘플앤홀드 회로는: 상기 입력 선택 회로의 제 1 입력 단부가 상기 입력 선택 회로의 상기 제 1 출력 단부와 전기적으로 연결되고, 상기 입력 선택 회로의 상기 제 3 입력 단부는 상기 입력 선택 회로의 상기 제 2 출력 단부와 전기적으로 연결될 때, 상기 클록 제어 회로에 의해 출력된 클록 제어 신호를 수신하고, 상기 수신된 클럭 제어 신호가 하이 레벨인 경우 상기 제 1 검출 저항기의 상기 두 단부 사이의 전위차를 샘플링하고, 상기 수신된 클록 제어 신호가 로우 레벨인 경우 샘플링을 중지하여 상기 전위차를 상기 변환 회로에 출력하도록 구성되고;
선택적으로, 상기 변환 회로는 제 1 PDM 코드를 획득하기 위해 상기 전위차를 변환하도록 구성된다.
선택적으로, 상기 샘플앤홀드 회로는: 상기 입력 선택 회로의 상기 제 3 입력 단부가 상기 입력 선택 회로의 상기 제 1 출력 단부와 전기적으로 연결되고 상기 입력 선택 회로의 상기 제 2 입력 단부는 상기 입력 선택 회로의 상기 제 2 출력 단부와 전기적으로 연결될 때, 상기 클록 제어 회로에 의해 출력된 클록 제어 신호를 수신하고, 상기 수신된 클럭 제어 신호가 하이 레벨인 경우 상기 제 2 검출 저항기의 상기 두 단부 사이의 전위차를 샘플링하고, 상기 수신된 클록 제어 신호가 로우 레벨인 경우 샘플링을 중지하여 상기 전위차를 상기 변환 회로에 출력하도록 구성되고;
상기 변환 회로는 제 2 PDM 코드를 획득하기 위해 상기 전위차를 변환하도록 구성된다.
선택적으로, 상기 샘플앤홀드 회로는: 제 1 스위칭 브랜치, 제 2 스위칭 브랜치, 제 3 스위칭 브랜치, 제 4 스위칭 브랜치, 보이스 코일 모터, 제 2 제어 모듈, 동일한 커패시턴스를 갖는 제 1 커패시터 및 제 2 커패시터, 및 동일한 커패시턴스를 갖는 제 3 커패시터 및 제 4 커패시터를 포함하고;
상기 제 1 스위칭 브랜치의 입력 단부는 상기 제 3 스위칭 브랜치의 입력 단부에 연결되고, 상기 제 1 스위칭 브랜치의 상기 입력 단부와 상기 제 3 스위칭 브랜치의 상기 입력 단부의 연결점은 상기 샘플앤홀드 회로의 상기 제 1 입력 단부로 기능하고;
상기 제 2 스위칭 브랜치의 입력 단부는 상기 제 4 스위칭 브랜치의 입력 단부에 연결되고, 상기 제 2 스위칭 브랜치의 상기 입력 단부와 상기 제 3 스위칭 브랜치의 상기 입력 단부의 연결점은 상기 샘플앤홀드 회로의 상기 제 2 입력 단부로 기능하고;
상기 제 1 스위칭 브랜치의 제 1 출력 단부는 상기 제 3 커패시터의 일 단부에 연결되고, 상기 제 1 스위칭 브랜치의 상기 제 1 출력 단부와 상기 제 3 커패시터의 상기 일 단부의 연결점은 상기 샘플앤홀드 회로의 상기 제 1 출력 단부로 기능하고;
상기 제 4 스위칭 브랜치의 제 1 출력 단부는 상기 제 4 커패시터의 일 단부에 연결되고, 상기 제 4 스위칭 브랜치의 상기 제 1 출력 단부와 상기 제 4 커패시터의 상기 일 단부의 연결점은 상기 샘플앤홀드 회로의 상기 제 2 출력 단부로 기능하고;
상기 제 3 커패시터의 다른 단부, 상기 제 4 커패시터의 다른 단부, 상기 보이스 코일 모터의 양의 단부는 모두 접지에 연결되고;
상기 제 2 스위칭 브랜치의 제 1 출력 단부는 상기 제 3 스위칭 브랜치의 제 1 출력 단부에 연결되고, 상기 제 2 스위칭 브랜치의 상기 제 1 출력 단부와 상기 제 3 스위칭 브랜치의 상기 제 1 출력 단부의 연결점은 상기 보이스 코일 모터의 음의 단부에 연결되고;
상기 제 1 커패시터의 일 단부는 상기 제 1 스위칭 브랜치의 제 2 출력 단부에 연결되고, 상기 제 1 커패시터의 다른 단부는 상기 제 2 스위칭 브랜치의 제 2 출력 단부에 연결되고;
상기 제 2 커패시터의 일 단부는 상기 제 3 스위칭 브랜치의 제 2 출력 단부에 연결되고, 상기 제 2 커패시터의 다른 단부는 상기 제 4 스위칭 브랜치의 제 2 출력 단부에 연결되고;
상기 상기 제 1 스위칭 브랜치의 제 1 제어 단부, 상기 제 2 스위칭 브랜치의 제 1 제어 단부, 상기 제 3 스위칭 브랜치의 제 1 제어 단부, 및 상기 제 4 스위칭 브랜치의 제 1 제어 단부가 함께 연결된 다음에, 상기 제 2 제어 모듈의 제 1 출력 단부에 연결되고;
상기 제 2 스위칭 브랜치의 제 2 제어 단부는 상기 제 3 스위칭 브랜치의 제 2 제어 단부에 연결되고, 상기 제 2 스위칭 브랜치의 제 2 제어 단부와 상기 제 3 스위칭 브랜치의 제 2 제어 단부의 연결점은 상기 제 2 제어 모듈의 제 2 출력 단부에 연결되고;
상기 제 1 스위칭 브랜치의 제 2 제어 단부는 상기 제 4 스위칭 브랜치의 제 2 제어 단부에 연결되고, 상기 제 1 스위칭 브랜치의 상기 제 2 제어 단부와 상기 제 4 스위칭 브랜치의 상기 제 2 제어 단부의 연결점은 상기 제 2 제어 모듈의 제 3 출력 단부에 연결되고;
상기 제 2 제어 모듈의 입력 단부는 상기 샘플앤홀드 회로의 상기 클록 제어 단부로 기능한다.
선택적으로, 상기 제 1 스위칭 브랜치는 제 5 스위치 및 제 6 스위치를 포함하고, 상기 제 5 스위치의 입력 단부는 제 1 스위칭 브랜치의 입력 단부로 기능하고, 상기 제 5 스위치의 출력 단부는 상기 제 6 스위치의 입력 단부에 연결되고, 상기 제 5 스위치의 상기 출력 단부와 상기 제 6 스위치의 상기 입력 단부의 연결점이 상기 제 1 스위칭 브랜치의 상기 제 2 출력 단부로 기능하고, 상기 제 6 스위치의 출력 단부는 상기 제 1 스위칭 브랜치의 상기 제 1 출력 단부로 기능하고, 상기 제 5 스위치의 제어 단부는 상기 제 1 스위칭 브랜치의 상기 제 1 제어 단부로 기능하고, 상기 제 6 스위치의 제어 단부는 상기 제 1 스위칭 브랜치의 상기 제 2 제어 단부로 기능한다.
선택적으로, 상기 제 2 스위칭 브랜치는 제 7 스위치 및 제 8 스위치를 포함하고, 상기 제 7 스위치의 입력 단부는 제 2 스위칭 브랜치의 상기 입력 단부로 기능하고, 상기 제 7 스위치의 출력 단부는 상기 제 8 스위치의 입력 단부에 연결되고, 상기 제 7 스위치의 상기 출력 단부와 상기 제 8 스위치의 상기 입력 단부의 연결점은 상기 제 2 스위칭 브랜치의 상기 제 2 출력 단부로 기능하고, 상기 제 8 스위치의 출력 단부는 상기 제 2 스위칭 브랜치의 상기 제 1 출력 단부로 기능하고, 상기 제 7 스위치의 제어 단부는 상기 제 2 스위칭 브랜치의 상기 제 1 제어 단부로 기능하고, 상기 제 8 스위치의 제어 단부는 상기 제 2 스위칭 브랜치의 상기 제 2 제어 단부로 기능한다.
선택적으로, 상기 제 3 스위칭 브랜치는 제 9 스위치 및 제 10 스위치를 포함하고, 상기 제 9 스위치의 입력 단부는 제 3 스위칭 브랜치의 상기 입력 단부로 기능하고, 상기 제 9 스위치의 출력 단부는 상기 제 10 스위치의 입력 단부에 연결되고, 상기 제 9 스위치의 상기 출력 단부와 상기 제 10 스위치의 상기 입력 단부의 연결점은 상기 제 3 스위칭 브랜치의 상기 제 2 출력 단부로 기능하고, 상기 제 10 스위치의 출력 단부는 상기 제 3 스위칭 브랜치의 상기 제 1 출력 단부로 기능하고, 상기 제 9 스위치의 제어 단부는 상기 제 3 스위칭 브랜치의 상기 제 1 제어 단부로 기능하고, 상기 제 10 스위치의 제어 단부는 상기 제 3 스위칭 브랜치의 상기 제 2 제어 단부로 기능한다.
선택적으로, 상기 제 4 스위칭 브랜치는 제 11 스위치 및 제 12 스위치를 포함하고, 상기 제 11 스위치의 입력 단부는 제 4 스위칭 브랜치의 상기 입력 단부로 기능하고, 상기 제 11 스위치의 출력 단부는 상기 제 12 스위치의 입력 단부에 연결되고, 상기 제 11 스위치의 상기 출력 단부와 상기 제 12 스위치의 상기 입력 단부의 연결점은 상기 제 4 스위칭 브랜치의 상기 제 2 출력 단부로 기능하고, 상기 제 12 스위치의 출력 단부는 상기 제 4 스위칭 브랜치의 상기 제 1 출력 단부로 기능하고, 상기 제 11 스위치의 제어 단부는 상기 제 4 스위칭 브랜치의 상기 제 1 제어 단부로 기능하고, 상기 제 12 스위치의 제어 단부는 상기 제 4 스위칭 브랜치의 상기 제 2 제어 단부로 기능한다.
선택적으로, 상기 클록 제어 회로는 제 2 샘플링 클록, 제 1 카운터, 제 2 카운터 및 제 3 카운터를 포함하고,
상기 제 2 샘플링 클록의 출력 단부는 상기 클록 제어 회로의 상기 출력 단부로 기능하고, 상기 제 2 샘플링 클록의 제 1 입력 단부는 상기 제 1 카운터에 연결되고, 상기 제 2 샘플링 클록의 제 2 입력 단부는 상기 제 2 카운터에 연결되고, 상기 제 2 샘플링 클록의 제 3 입력 단부는 상기 제 3 카운터에 연결된다.
선택적으로, 상기 변환 회로는 적분 차동 아날로그-디지털 변환기이다.
선택적으로, 상기 제 1 검출 저항기 및 상기 제 2 검출 저항기는 동일한 저항 값을 갖는다.
선택적으로, 상기 샘플링 클록의 주파수는 상기 출력단(VOP)의 전위와 상기 출력단(VON)의 전위의 펄스폭 변조 주파수의 256배이다.
선택적으로, 확성기용 전류 검출 회로는 캐스케이드된 적분기 콤(CIC) 필터를 더 포함하고, 여기서 상기 CIC 필터는 상기 처리 회로에 의해 출력된 신호를 변환하여, 샘플링된 전압 값을 획득하고, 상기 샘플링된 전압 값에 기초하여 상기 확성기 상의 전류 값을 계산하도록 구성된다.
종래 기술과 비교하여, 본 발명의 실시예에 따르면, 샘플링 선택 회로 및 입력 선택 회로가 추가된다. D급 오디오 전력 증폭기의 출력단(VOP)과 출력단(VON) 간의 전위차가 양의 반주기 또는 음의 반주기일 때 해당 검출 저항기의 두 단부 사이의 전위차가 샘플링된다. 전위차가 처리되고 확성기의 전류를 구하면, 확성기의 전류 감지를 실현할 수 있다. 또한 D급 오디오 전력 증폭기에는 클리핑 왜곡 방지 기능이 필요하지 않아, D급 오디오 전력 증폭기의 성능을 보장할 수 있다.
도 1은 본 개시의 실시 예에 따른 전류 검출 회로의 개략도이다.
도 2는 본 개시의 일 실시 예에 따른 양의 주기 및 음의 반주기 동안 스위칭 제어 신호(Switch_selt)를 나타내는 파형도이다.
도 3은 본 개시의 실시 예에 따른 전류 검출 회로를 나타내는 개략도이다.
도 4는 본 개시의 실시 예에 따른 전류 검출 회로를 나타내는 개략도이다.
도 5는 본 개시의 실시 예에 따른 전류 검출 회로를 나타내는 개략도이다.
도 6은 본 개시의 실시 예에 따른 전류 검출 장치를 나타내는 개략도이다.
도 7은 본 개시의 실시 예에 따른 전류 검출 장치를 나타내는 개략도이다.
도 8은 본 개시의 일 실시 예에 따른 전류 검출 장치를 나타내는 개략도이다.
도 9는 본 개시의 실시 예에 따른 전류 검출 디바이스의 샘플앤홀드 회로의 개략도이다.
도 2는 본 개시의 일 실시 예에 따른 양의 주기 및 음의 반주기 동안 스위칭 제어 신호(Switch_selt)를 나타내는 파형도이다.
도 3은 본 개시의 실시 예에 따른 전류 검출 회로를 나타내는 개략도이다.
도 4는 본 개시의 실시 예에 따른 전류 검출 회로를 나타내는 개략도이다.
도 5는 본 개시의 실시 예에 따른 전류 검출 회로를 나타내는 개략도이다.
도 6은 본 개시의 실시 예에 따른 전류 검출 장치를 나타내는 개략도이다.
도 7은 본 개시의 실시 예에 따른 전류 검출 장치를 나타내는 개략도이다.
도 8은 본 개시의 일 실시 예에 따른 전류 검출 장치를 나타내는 개략도이다.
도 9는 본 개시의 실시 예에 따른 전류 검출 디바이스의 샘플앤홀드 회로의 개략도이다.
본 개시의 실시 예에서 기술적 해결방안을 예시하기 위해, 본 개시의 바람직한 실시 예가 이하에 소개된다. 설명은 단지 본 개시의 특징 및 이점을 예시하기 위한 것이며, 본 개시의 청구범위를 제한하려는 것은 아니다.
본 개시의 일 실시 예에 따른 D급 오디오 전력 증폭기의 성능을 향상시키기 위해 D급 오디오 전력 증폭기에 적용되는 확성기용 전류 검출 회로가 제공된다. 도 1을 참조하면, 전류 검출 회로는 D급 오디오 전력 증폭기(400) 및 확성기(500)에 연결된다. 인덕턴스(L)는 또한 실제 상황에 따라 확성기(500)의 브랜치에 직렬로 연결될 수 있다. 전류 검출 회로는 제 1 검출 저항기(RSP), 제 2 검출 저항기(RSN), 샘플링 선택 회로(100), 입력 선택 회로(200) 및 처리 회로(300)를 포함한다.
제 1 검출 저항기(RSP)의 일 단부는 입력 선택 회로(200)의 제 1 입력 단부(SN1)에 연결되고, 제 1 검출 저항의 일 단부와 입력 선택 회로의 제 1 입력 단부의 연결점은 D급 오디오 전력 증폭기(400)의 전류 검출 회로의 제 1 입력 단부로 기능한다. 제 1 검출 저항기(RSP)의 일 단부는 D급 오디오 전력 증폭기(400)의 출력단(VON)의 로우엔드 NMOS 트랜지스터(Z2)의 소스에 연결된다.
제 2 검출저항기(RSN)의 일 단부는 입력 선택 회로(200)의 제 2 입력 단부(SN2)에 연결되고, 제 2 검출 저항의 일 단부와 입력 선택 회로의 제 2 입력 단부의 연결점은 D급 오디오 전력 증폭기(400)의 전류 검출 회로의 제 2 입력 단부로 기능한다. 제 2 검출 저항기(RSN)의 일 단부는 D급 오디오 전력 증폭기의 출력단(VOP)의 로우엔드 NMOS 트랜지스터(Z1)의 소스에 연결된다.
제 1 검출 저항기(RSP)과 제 2 검출 저항기(RSN)는 동일한 저항값을 갖는다.
제 1 검출 저항기(RSP)의 다른 단부, 제 2 검출 저항기(RSN)의 다른 단부 및 입력 선택 회로의 제 3 입력 단부(SN3)는 모두 접지에 연결된다.
입력 선택 회로(200)의 제 1 출력 단부는 처리 회로(300)의 제 1 입력 단부에 연결되고, 입력 선택 회로(200)의 제 2 출력 단부는 처리 회로(300)의 제 2 입력 단부에 연결된다.
처리 회로(300)의 출력 단부는 확성기용 전류 검출 회로의 출력 단부로 기능한다.
샘플링 선택 회로(100)의 3개의 입력 단부는 샘플링 클록(600), 출력단(VOP) 및 출력단(VON)에 각각 연결된다.
샘플링 선택 회로(100)는: 출력단(VOP)과 출력단(VON) 사이의 전위차가 양의 반주기에 있을 때 스위칭 제어 신호(Switch_selt)를 통해 입력 선택 회로(200)의 제 1 입력 단부가 입력 선택 회로(200)의 제 1 출력 단부와 전기적으로 연결되고 입력 선택 회로(200)의 제 3 입력 단부가 입력 선택 회로(200)의 제 2 출력 단부와 전기적으로 연결되도록 제어하고, 출력단(VOP)과 출력단(VON) 사이의 전위차가 음의 반주기에 있을 때 스위칭 제어 신호(Switch_selt)를 통해 입력 선택 회로(200)의 제 3 입력 단부가 입력 선택 회로(200)의 제 1 출력 단부와 전기적으로 연결되고, 입력 선택 회로(200)의 제 2 입력 단부가 입력 선택 회로(200)의 제 2 출력 단부와 전기적으로 연결되도록 제어하도록 구성된다.
처리 회로(300)는 입력 선택 회로(200)에 의해 출력된 2개의 신호를 수신하고, 입력 선택 회로에 의해 출력된 2개의 신호 사이의 전위차를 샘플링 및 처리하고, 펄스 밀도 변조(PDM) 코드를 구하도록 구성된다. 구체적으로, 입력 선택 회로(200)의 제 1 입력 단부가 입력 선택 회로(200)의 제 1 출력 단부와 전기적으로 연결되고, 입력 선택 회로(200)의 제 3 입력 단부가 입력 선택 회로(200)의 제 2 출력 단부와 전기적으로 연결될 때, 처리 회로(300)는 제 1 검출 저항기(RSP)의 두 단부 사이의 전위차를 샘플링 및 처리하도록 구성되어 제 1 PDM 코드를 구한다. 입력 선택 회로(200)의 제 3 입력 단부가 입력 선택 회로(200)의 제 1 출력 단부와 전기적으로 연결되고, 입력 선택 회로(200)의 제 2 입력 단부는 입력 선택 회로(200)의 제 2 출력 단부와 전기적으로 연결되면, 처리 회로(300)는 제 2 검출 저항기(RSN)의 두 단부 사이의 전위차를 샘플링 및 처리하도록 구성되어, 제 2 PDM 코드를 구한다.
선택적으로, 일 실시 예에서, 샘플링 클록(600)의 주파수는 출력단(VOP)의 전위와 출력단(VON)의 전위의 펄스폭 변조 주파수의 256배이고, 기타 설정은 특정 실제 응용 프로그램에 따라 선택될 수 있으며 이는 하나의 예일 뿐이며 이에 제한되지 않는다. 이들 모두는 본 개시의 범위 내에 속한다.
샘플링 선택 회로(100)의 출력 단부는 입력 선택 회로(200)의 스위치 제어 단부에 연결된다.
구체적인 작동 원리를 설명하면 다음과 같다.
샘플링 선택 회로(100)는 출력단(VOP)의 전위와 출력단(VON)의 전위에 기초하여 VOP-VON 필터링 처리 후의 파형을 얻는다. 예를 들어, 사인파의 파형은 도 2의 상단에 도시된다. 샘플링 클록(600)의 주파수에 기초하여, 샘플링 선택 회로(100)는 출력단(VOP)과 출력단(VON) 사이의 전위차(즉, VOP-VON 필터링 처리 후의 값)가 양의 반주기인지 음의 반주기인지를 결정하여, 대응하는 스위치 제어 신호(Switch_selt)를 출력한다.
도 2를 참조하면, 출력단(VOP)과 출력단(VON)의 전위차가 양의 반주기 이내인 경우, 샘플링 선택 회로(100)에서 출력되는 스위칭 제어 신호(Switch_selt)는 특정 레벨, 예를 들어 하이 레벨이다. 입력 선택 회로(200)의 제 1 입력 단부(SN1)은 입력 선택 회로(200)의 제 1 출력 단부와 전기적으로 연결되도록 제어되고, 입력 선택 회로(200)의 제 3 입력 단부(SN3)은 스위칭 제어 신호(Switch_selt)에 기초하여 입력 선택 회로(200)의 제 2 출력 단부와 전기적으로 연결되도록 제어된다. 따라서 처리 회로(300)는 제 1 검출 저항기(RSP)의 두 단부 사이의 전위차를 샘플링 및 처리하여 제 1 PDM 코드를 구한다.
출력단(VOP)과 출력단(VON)의 전위차가 음의 반주기 이내인 경우, 샘플링 선택 회로(100)에 의해 출력된 스위칭 제어 신호(Switch_selt)는 다른 레벨, 예를 들어 로우 레벨에 있다. 입력 선택 회로(200)의 제 3 입력 단부(SN3)은 입력 선택 회로(200)의 제 1 출력 단부와 전기적으로 연결되도록 제어되고, 입력 선택 회로(200)의 제 2 입력 단부(SN2)는 스위칭 제어 신호(Switch_selt)에 기초하여 입력 선택 회로(200)의 제 2 출력 단부와 전기적으로 연결되도록 제어된다. 따라서 처리 회로(300)는 제 2 검출 저항기(RSN)의 두 단부 사이의 전위차를 샘플링 및 처리하여 제 2 PDM 코드를 구한다.
제 1 PDM 코드 및 제 2 PDM 코드 등의 PDM 코드는 확성기의 전류를 얻기 위해 캐스케이드된 적분기 콤(cascaded integrator-comb; CIC) 필터를 통과한다. 확성기의 전류는 PDM 코드를 구한 후 전체 범위 전류 값(Ifullscale)과 같은 다른 정보를 기반으로 하여 구할 수도 있다.
일 실시 예에서, 전류 검출 회로는 CIC 필터를 포함할 수 있다. CIC 필터는 처리 회로에 의해 출력된 신호, 즉, 제 1 PDM 코드 및 제 2 PDM 코드를 포함하는 PDM 코드를 변환하여, 샘플링된 전압 값 Vsdm을 얻고 Vsdm/(2*RSP)의 공식에 따라 확성기의 전류를 계산한다.
본 개시의 실시 예에 따르면, 샘플링 선택 회로 및 입력 선택 회로가 추가된다. D급 오디오 전력 증폭기의 출력단(VOP)과 출력단(VON) 간의 전위차가 양의 반주기 또는 음의 반주기일 때 해당 검출 저항의 두 단부 사이의 전위차가 샘플링된다. 전위차를 처리하고 확성기의 전류를 구하여, 확성기의 전류 검출을 실현한다. 또한 D급 오디오 전력 증폭기에는 클리핑 왜곡 방지 기능이 필요하지 않고, 따라서 D급 오디오 전력 증폭기의 성능을 보장한다.
본 개시의 실시 예에 따른 확성기용 전류 검출 회로가 제공된다. 도 1 및 도 2에 도시된 바와 같은 전술한 실시 예에 기초하여, 입력 선택 회로(200)는 도 3에 도시된 일 실시 예에서와 같이, 제 1 스위치(S1), 제 2 스위치(S2), 제 3 스위치(S3), 제 4 스위치(S4) 및 제 1 제어 모듈(201)을 포함할 수 있다. 제 1 스위치(S1)의 제 1 단부는 입력 선택 회로(200)의 제 1 입력 단부(SN1)로 기능하고, 제 2 스위치(S2)의 제 1 단부는 입력 선택 회로(200)의 제 2 입력 단부(SN2)로 기능하고, 제 3 스위치(S3)의 제 1 단부 또는 제 4 스위치(S4)의 제 1 단부는 입력 선택 회로(200)의 제 3 입력 단부(SN3)로 기능한다. 제 1 스위치(S1)의 제 2 단부는 제 3 스위치(S3)의 제 2 단부에 연결되고, 제 1 스위치의 다른 단부와 제 3 스위치의 다른 단부의 연결점이 입력 선택 회로(200)의 제 1 출력 단부로 기능한다. 제 2 스위치(S2)의 다른 단부는 제 4 스위치(S4)의 다른 단부에 연결되고, 제 2 스위치의 다른 단부와 제 4 스위치의 다른 단부의 연결점은 입력 선택 회로(200)의 제 2 출력 단부로 기능한다. 제 1 스위치(S1)의 제어 단부는 제 4 스위치(S4)의 제어 단부에 연결되고, 제 1 스위치의 제어 단부와 제 4 스위치의 제어 단부의 연결점은 제 1 제어 모듈(201)의 제 1 출력 단부에 연결된다. 제 2 스위치(S2)의 제어 단부는 제 3 스위치(S3)의 제어 단부에 연결되고, 제 2 스위치의 제어 단부와 제 3 스위치의 제어 단부의 연결점은 제 1 제어 모듈(201)의 제 2 출력 단부에 연결된다. 제 1 제어 모듈(201)의 입력 단부는 입력 선택 회로(200)의 스위치 제어 단부로 기능한다.
구체적인 작동 원리는 다음과 같이 예시된다.
출력단(VOP)과 출력단(VON) 사이의 전위차가 양의 반주기, 즉 입력 선택 회로(200)의 스위치 제어 단부에서 수신한 스위칭 제어 신호(Switch_selt)가 하이 레벨인 경우, 제 1 제어 모듈(201)의 제 1 출력 단부(V1)를 통해 턴온 신호가 출력되어 제 1 스위치(S1) 및 제 4 스위치(S4)가 폐쇄되도록 제어하고; 제 1 제어 모듈(201)의 제 2 출력 단부(V2)을 통해 턴오프 신호가 출력되어 제 2 스위치(S2) 및 제 3 스위치(S3)가 턴오프되도록 제어한다.
출력단(VOP)과 출력단(VON) 사이의 전위차가 음의 반주기, 즉 입력 선택 회로(200)의 스위치 제어 단부에서 수신한 스위칭 제어 신호(Switch_selt)가 로우 레벨인 경우, 제 1 제어 모듈(201)의 제 1 출력 단부(V1)을 통해 턴오프 신호가 출력되어 제 1 스위치(S1) 및 제 4 스위치(S4)가 턴오프되도록 제어하고; 제 1 제어 모듈(201)의 제 2 출력 단부(V2)을 통해 턴온 신호가 출력되어, 제 2 스위치(S2) 및 제 3 스위치(S3)가 폐쇄되도록 제어한다.
입력 선택 회로(200)의 특정 실시 예가 제공되지만 본 개시에 제한되지는 않는다. 특정 응용 환경에 따라 실제 응용 분야에서 회로 구조 또는 다른 개별 소자로 구성된 칩을 선택할 수 있으며, 전술한 작동 원리를 구현할 수 있는 모든 솔루션은 본 개시의 범위 내에 있다.
본 실시 예의 입력 선택 회로(200)의 구조 및 원리는 전술한 실시 예와 유사하며, 단순화를 위해 본 명세서에서 다시 설명하지 않는다.
선택적으로, 도 4에 도시된 바와 같은 일 실시 예에서, 처리 회로(300)는 능동 필터 증폭기 회로(301) 및 변환 모듈(302)을 포함한다. 능동 필터 증폭기 회로(301)의 제 1 입력 단부는 처리 회로(300)의 제 1 입력 단부로 기능하고, 능동 필터 증폭기 회로(301)의 제 2 입력 단부는 처리 회로(300)의 제 2 입력 단부로 기능한다. 능동 필터 증폭기 회로(301)의 제 1 출력 단부는 변환 모듈(302)의 제 1 입력 단부에 연결되고, 능동 필터 증폭기 회로(301)의 제 2 출력 단부는 변환 모듈(302)의 제 2 입력 단부에 연결된다. 변환 모듈(302)의 출력 단부는 처리 회로(300)의 출력 단부로 기능한다.
능동 필터 증폭기 회로(301)는 입력 선택 회로(200)에 의해 출력된 두 신호 사이의 전위차를 샘플링하도록 구성되며, 전위차에 대해 능동 필터링 프로세스 및 이득 증폭 프로세스를 수행한다.
변환 모듈(302)은 능동 필터 증폭기 회로(301)에 의해 처리된 전압을 변환하여 PDM 코드를 구하도록 구성된다.
선택적으로, 일 실시 예에서, 변환 모듈(302)은 적분 차동 아날로그-디지털 변환기이다.
구체적인 작동 원리는 다음과 같이 예시된다.
출력단(VOP)과 출력단(VON)의 전위차가 양의 반주기, 즉 입력 선택 회로(200)가 수신한 스위칭 제어 신호(Switch_selt)가 하이 레벨인 경우, 능동 필터 증폭기 회로(301)는 제 1 검출 저항기(RSP)의 두 단부 사이의 전위차를 샘플링하고, 그 전위차에 대해 능동 필터링 처리 및 이득 증폭 처리를 수행한다. 변환 모듈(302)은 처리된 전위차를 변환하여 제 1 PDM 코드를 구한다.
출력단(VOP)과 출력단(VON)의 전위차가 음의 반주기, 즉 입력 선택 회로(200)가 수신한 스위칭 제어 신호(Switch_selt)가 로우 레벨인 경우, 능동 필터 증폭기 회로(301)는 D급 오디오 전력 증폭기의 제 2 검출 저항기(RSN)의 두 단부 사이의 전위차를 샘플링하고, 그 전위차에 대해 능동 필터링 처리 및 이득 증폭 처리를 수행한다. 변환 모듈(302)은 처리된 전위차를 변환하여 제 2 PDM 코드를 구한다.
처리 회로(300)의 특정 실시 예가 제공되지만 본 개시에 의해 제한되지는 않는다. 다른 필터링 회로, 예를 들어 수동 필터링 회로는 해당 필터링 기능이 실현될 수 있는 한 실제 응용에서 선택될 수 있다. 변환 회로(302)는 적분 차동 아날로그-디지털 변환기에 제한되지 않고, 이득 증폭 기능을 실현할 수 있는 개별 소자로 구성된 다른 회로도 특정 응용 환경에 따라 선택될 수 있으며, 이들 모두 본 개시의 범위 내에 있다.
본 실시 예의 변환 회로(300)의 구조 및 원리는 전술한 실시 예와 유사하므로, 단순화를 위해 본 명세서에서 다시 설명하지 않는다.
선택적으로, 도 5에 도시된 바와 같은 일 실시 예에서, 능동 필터 증폭기 회로(301)는: 연산 증폭기(AMP), 제 1 입력 저항기(RIN1), 제 2 입력 저항기(RIN2), 제 1 필터 브랜치(303), 및 제 2 필터 브랜치(304)를 포함한다. 연산 증폭기(AMP)의 제 1 단부는 제 1 필터 브랜치(303)의 입력 단부에 연결되고, 연산 증폭기의 제 1 단부와 제 1 필터 브랜치의 입력 단부의 연결점은 제 1 입력 저항기(RIN1)의 일 단부에 연결되고; 제 1 입력 저항기(RIN1)의 다른 단부는 능동 필터 증폭기 회로(301)의 제 1 입력 단부로 기능한다. 연산 증폭기(AMP)의 제 2 단부는 제 2 필터 브랜치(304)의 입력 단부에 연결되고, 연산 증폭기의 다른 단부와 제 2 필터 브랜치의 입력 단부의 연결점은 제 2 입력 저항기(RIN2)의 일 단부에 연결되고; 제 2 입력 저항기(RIN2)의 다른 단부는 능동 필터 증폭기 회로(301)의 제 2 입력 단부로 기능한다. 연산 증폭기(AMP)의 제 3 단부는 제 1 필터 브랜치(303)의 출력 단부에 연결되고, 연산 증폭기의 제 3 단부와 제 1 필터 브랜치의 출력 단부의 연결점은 능동 필터 증폭기 회로(301)의 제 1 출력 단부로 기능한다. 연산 증폭기(AMP)의 제 4 단부는 제 2 필터 브랜치(304)의 출력 단부에 연결되고, 연산 증폭기의 제 4 단부와 제 2 필터 브랜치의 출력 단부의 연결점은 능동 필터 증폭기 회로(301)의 제 2 출력 단부로 기능한다.
선택적으로, 제 1 필터 브랜치(303)는 제 1 커패시터(C1) 및 제 1 피드백 저항기(Rf1)를 포함한다. 제 1 커패시터(C1)는 제 1 피드백 저항기(Rf1)과 병렬로 연결되고, 병렬로 연결된 일 단부는 제 1 필터 브랜치(303)의 입력 단부로 기능하고, 병렬로 연결된 다른 단부는 제 1 필터 브랜치(303)의 출력 단부로 기능한다.
선택적으로, 제 2 필터 브랜치(304)는 제 2 커패시터(C2) 및 제 2 피드백 저항기(Rf2)를 포함한다. 제 2 커패시터(C2)는 제 2 피드백 저항기(Rf2)과 병렬로 연결되고, 병렬로 연결된 일 단부는 제 2 필터 브랜치(304)의 입력 단부로 기능하며, 병렬로 연결된 다른 단부는 제 2 필터 브랜치(304)의 출력 단부로 기능한다.
제 1 입력 저항기(RIN1)과 제 2 입력 저항기(RIN2)는 동일한 저항값을 갖는다.
구체적인 작동 원리는 다음과 같이 예시된다.
제 1 입력 저항기(RIN1), 연산 증폭기(AMP), 및 제 1 피드백 저항기(Rf1)는 능동 필터 증폭기 회로(301)의 제 1 입력 단부에서 전압을 증폭하도록 구성된 포지티브 피드백 회로를 형성하고, 증폭 계수는 공식 AV=-Rf1/RIN1에 따라 계산된다.
제 1 필터 브랜치(303)의 제 1 커패시터(C1) 및 제 2 필터 브랜치(304)의 제 2 커패시터(C2)는 능동 필터 증폭기 회로(301)의 제 1 출력 단부에서의 전압 및 능동 필터 증폭기 회로(301)의 제 2 출력 단부에서의 전압에 대해 저역 통과 필터로 기능하여 D급 오디오 전력 증폭기(400)의 출력 단부 VOP의 전위와 출력 단부 VON의 전위에서 고주파 성분을 필터링한다. 따라서 고주파 노이즈가 오디오 범위로 접히는 것을 방지하여 전류 감지의 신호 대 노이즈 비율을 줄인다. 능동 필터 증폭기 회로(301)의 -3dB 주파수는 다음 공식에 따라 계산된다:
능동 필터 증폭기 회로(301)의 특정 실시 예가 제공되지만 본 개시에 제한되지는 않는다. 상응하는 저역 통과 필터링 기능이 실현될 수 있는 한, 실제 응용에서 다른 필터링 회로를 선택할 수 있으며, 이들 모두는 본 개시의 범위 내에 있다.
본 실시 예의 능동 필터 증폭기 회로(301)의 구조 및 원리는 전술한 실시 예의 것과 유사하며, 간략화를 위해 본 명세서에서 다시 설명하지 않을 것이다.
도 1 내지 도 3에 도시된 실시 예에 기초하여, 처리 회로(300)의 특정 구현이 본 개시의 실시 예에 따라 제공된다. 도 6을 참조하면, 처리 회로(300)는 샘플앤홀드 회로(310), 클록 제어 회로(320), 및 변환 회로(330)를 포함한다. 샘플앤홀드 회로(310)의 제 1 입력 단부는 입력 선택 회로(200)의 제 1 출력 단부에 연결되고, 샘플앤홀드 회로(310)의 제 2 입력 단부는 입력 선택 회로(200)의 제 2 출력 단부에 연결된다. 샘플앤홀드 회로(310)의 제 1 출력 단부는 변환 회로(330)의 제 1 입력 단부에 연결되고, 샘플앤홀드 회로(310)의 제 2 출력 단부는 변환 회로(330)의 제 2 입력 단부에 연결되고, 샘플앤홀드 회로(310)의 클록 제어 단부는 클록 제어 회로(320)의 출력 단부에 연결된다. 변환 회로(330)의 출력 단부는 처리 회로(300)의 출력 단부로 기능한다.
샘플앤홀드 회로(310)는 클럭 제어 회로(320)에 의해 출력된 클럭 제어 신호에 따라 입력 선택 회로(200)의 두 출력 단부 사이의 전위차를 샘플링하거나, 샘플링을 중지하고 전위차를 변환 회로(330)로 출력한다. 변환 회로(330)는 PDM 코드를 구하기 위해 전위차를 변환하도록 구성된다.
샘플앤홀드 회로(310)는 클록 제어 회로(320)에 의해 출력된 클록 제어 신호를 수신한다. 입력 선택 회로(200)의 제 1 입력 단부가 입력 선택 회로(200)의 제 1 출력 단부와 전기적으로 연결되고, 입력 선택 회로(200)의 제 3 입력 단부가 입력 선택 회로(200)의 제 2 출력 단부와 전기적으로 연결되는 경우, 샘플앤홀드 회로(310)는 수신된 클럭 제어 신호가 하이 레벨인 경우 제 1 검출 저항기(RSP)의 두 단부 사이의 전위차를 샘플링하고, 샘플앤홀드 회로(310)는 수신된 클럭 제어 신호가 로우 레벨인 경우 샘플링을 중지하고 전위차를 변환 회로(330)로 출력한다. 변환 회로(330)는 전위차를 변환하여 제 1 PDM 코드를 구한다.
입력 선택 회로(200)의 제 3 입력 단부가 입력 선택 회로(200)의 제 1 출력 단부와 전기적으로 연결되고, 입력 선택 회로(200)의 제 2 입력 단부가 입력 선택 회로(200)의 제 2 출력 단부와 전기적으로 연결되는 경우, 샘플앤홀드 회로(310)는 수신된 클럭 제어 신호가 하이 레벨인 경우 제 2 검출 저항기(RSN)의 두 단부 사이의 전위차를 샘플링하고, 샘플앤홀드 회로(310)는 수신된 클럭 제어 신호가 로우 레벨인 경우 샘플링을 중지하고 전위차를 변환 회로(330)로 출력한다. 변환 회로(330)는 전위차를 변환하여 제 2 PDM 코드를 구한다.
변환 회로(330)는 적분 차동 아날로그-디지털 변환기일 수 있으며, 또한 실제 응용의 특정 응용 환경에 따라 이득 증폭 기능을 실현할 수 있는 개별 소자로 구성된 다른 회로일 수 있으며, 이들 모두는 본 개시의 범위 내에 있다. 샘플앤홀드 회로(310)는 저역 통과 필터링의 기능을 가지며, 출력단(VOP)의 전위 및 출력단(VON)의 전위에서 고주파 성분을 필터링하도록 구성되며, 그런 다음 전위를 변환 모듈(800)로 보낸다. 따라서 고주파 노이즈가 오디오 범위로 접히는 것을 방지하여 전류 감지의 신호 대 노이즈 비율을 줄인다. 샘플앤홀드 회로(310)의 -3dB 주파수는 다음 공식에 따라 계산된다:
여기서 fsw는 샘플앤홀드 회로(310)의 트랜지스터 주파수이다.
구체적인 작동 원리는 다음과 같이 예시된다.
샘플앤홀드 회로(310)는 출력단(VOP)의 전위와 출력단(VON)의 전위에 기초하여 VOP-VON 필터링 처리 후의 파형을 구한다. 예를 들어, 사인파의 파형은 도 2의 상단에 도시된다. 제 1 샘플링 클록(400)의 주파수에 기초하여, 샘플링 선택 회로(100)는 출력단(VOP)과 출력단(VON) 사이의 전위차(즉, VOP-VON 필터링 처리 후의 값)가 양의 반주기인지 음의 반주기인지 판단하고, 대응하는 스위치 제어 신호(Switch_selt)를 출력한다.
도 2를 참조하면, 출력단(VOP)과 출력단(VON) 간의 전위차가 양의 반주기 이내인 경우, 샘플링 선택 회로(100)에서 출력되는 스위칭 제어 신호(Switch_selt)는 하이 레벨이다. 입력 선택 회로(200)의 제 1 입력 단부(SN1)은 입력 선택 회로(200)의 제 1 출력 단부와 전기적으로 연결되고, 입력 선택 회로(200)의 제 3 입력 단부(SN3)는 입력 선택 회로(200)의 제 2 출력 단부와 전기적으로 연결된다. 샘플앤홀드 회로(310)는 샘플앤홀드 회로(310)의 클럭 제어 단부에 의해 수신된 클럭 제어 신호가 하이 레벨인 경우에 제 1 검출 저항기(RSP)의 두 단부 사이의 전위차를 샘플링한다. 샘플앤홀드 회로(310)는 샘플앤홀드 회로(310)의 클럭 제어 단부에 의해 수신된 클럭 제어 신호가 로우 레벨인 경우 샘플링을 중지하고 전위차를 변환 회로(330)에 출력한다. 변환 회로(330)는 전위차를 변환하여 제 1 PDM 코드를 구한다. 위의 과정은 스위치 제어 신호(Switch_selt)의 전위가 낮아질 때까지 반복된다.
출력단(VOP)과 출력단(VON) 간의 전위차가 음의 반주기 이내이면 샘플링 선택 회로(100)에서 출력되는 스위칭 제어 신호(Switch_selt)는 로우 레벨이 된다. 입력 선택 회로(200)의 제 3 입력 단부(SN3)는 입력 선택 회로(200)의 제 1 출력 단부와 전기적으로 연결되고, 입력 선택 회로(200)의 제 2 입력 단부(SN2)는 입력 선택 회로(200)의 제 2 출력 단부와 전기적으로 연결된다. 샘플앤홀드 회로(310)는 샘플앤홀드 회로(310)의 클럭 제어 단부에 의해 수신된 클럭 제어 신호가 하이 레벨인 경우에 제 2 검출 저항기(RSN)의 두 단부 사이의 전위차를 샘플링한다. 샘플앤홀드 회로(310)는 샘플앤홀드 회로(310)의 클럭 제어 단부에 의해 수신된 클럭 제어 신호가 로우 레벨인 경우 샘플링을 중지하고 전위차를 변환 회로(330)에 출력한다. 변환 회로(330)는 전위차를 변환하여 제 2 PDM 코드를 구한다. 상기 과정은 스위치 제어 신호(Switch_selt)의 전위가 하이가 될 때까지 반복된다.
상기 과정에서 구한 제 1 PDM 코드 및 제 2 PDM 코드는 CIC 필터에 의해 변환되어 샘플링된 전압 값(Vsdm)을 구하고, 확성기의 전류는 Vsdm/(2*RSP) 공식에 따라 계산된다. 확성기 보호를 위해 확성기에서 전류를 구한다.
이 실시 예에 따르면, 클록 제어 회로(320)는 클록 제어 신호의 상이한 레벨에 기초하여 샘플링을 시작하거나 샘플링을 중지하도록 샘플앤홀드 회로(310)를 제어한다. 본 실시 예와 동일한 목적을 달성하는 다른 실시 예도 본 개시의 범위에 속한다.
본 개시의 실시 예에 따르면, 샘플링 선택 회로 및 입력 선택 회로가 사용된다. D급 오디오 전력 증폭기의 출력단(VOP)과 출력단(VON) 간의 전위차가 양의 반주기 또는 음의 반주기일 때 해당 검출 저항의 두 단부 간의 전위차가 샘플링된다. 해당 검출 저항의 두 단부 간의 전위차를 샘플링하거나 샘플링을 중지하여 샘플링된 전압을 출력하는 과정은 클럭 제어 회로에서 출력되는 클럭 제어 신호의 레벨에 따라 선택된다. 따라서 확성기의 전류 감지가 실현된다. 또한 D급 오디오 전력 증폭기에는 클리핑 왜곡 방지 기능이 필요하지 않고, 따라서 D급 오디오 전력 증폭기의 성능을 보장한다. 또한, 본 개시의 일 실시 예에 따른 샘플앤홀드 회로는 완전 차동 입력과 완전 차동 출력의 구조이므로, 따라서 샘플링 전압의 정확도에 대한 전원 접지 PGND의 전압 변동의 영향을 피할 수 있다.
선택적으로, 도 7에 도시된 바와 같이, 입력 선택 회로(200)는 제 1 스위치(S1), 제 2 스위치(S2), 제 3 스위치(S3), 제 4 스위치(S4) 및 제 1 제어 모듈(201)를 포함할 수 있으며; 그 구조 및 원리는 도 3에 도시된 실시 예와 유사하며, 이에 대해서는 다시 설명하지 않는다.
선택적으로, 도 8에 도시된 바와 같은 일 실시 예에서, 클록 제어 회로(320)는 제 2 샘플링 클록(510), 제 1 카운터(520), 제 2 카운터(530), 및 제 3 카운터(540)를 포함한다. 제 2 샘플링 클록(510)의 출력 단부는 클록 제어 회로(320)의 출력 단부로 기능하고, 샘플앤홀드 회로(310)의 클록 제어 단부에 연결된다. 제 2 샘플링 클록(510)의 제 1 입력 단부는 제 1 카운터(520)에 연결되고, 제 2 샘플링 클록(510)의 제 2 입력 단부는 제 2 카운터(530)에 연결되고, 제 2 샘플링 클록(510)의 제 3 입력 단부는 제 3 카운터(540)에 연결된다.
구체적인 작동 원리는 다음과 같이 예시된다.
출력단(VOP)과 출력단(VON)의 전위차가 양의 반주기 이내, 즉 스위칭 제어 신호(Switch_selt)가 하이 레벨인 경우, 제 2 샘플링 클록(510)에 의해 출력되는 클록 제어 신호는 출력단(VOP)의 전위가 상승할 때 하이 레벨이고; 제 1 카운터(520)는 1씩 증가되고, 제 2 카운터(530)는 샘플링 클록(600)을 이용하여 1씩 증가된다.
출력단(VOP)의 전위가 떨어지면 제 1 카운터(520)는 2씩 증가하고 제 2카운터(530)는 소거된다. 제 1 카운터(520)는 제 1 카운터가 256으로 카운트되고 제 2 샘플링 클록(510)에 의해 출력되는 신호의 전위가 로우가 될 때까지 위의 과정을 반복한다. 제 2카운터(530)가 256으로 카운팅되었지만 출력단(VOP)의 전위가 여전히 떨어지지 않는다면, 제 2 카운터(530)는 제 2 샘플링 클록(510)에 의해 출력된 클록 제어 신호의 전위가 로우가 되도록 제어하고, 제 3 카운터(540)는 샘플링 클록(600)을 이용하여 1씩 증가된다.
출력 단부 VOP의 전위가 다시 상승하면, 제 2 샘플링 클록(510)이 출력하는 신호의 전위는 높아진다. 제 3 카운터(540)가 128로 카운트되었을 때 출력 단부 VOP의 전위가 여전히 상승하지 않는다면, 제 3 카운터(540)는 제 2 샘플링 클록(510)이 출력하는 클록 제어 신호의 전위가 하이가 되도록 제어한다.
출력단(VOP)과 출력단(VON)의 전위차가 음의 반주기 이내인 경우, 즉 스위칭 제어 신호(Switch_selt)가 로우 레벨인 경우, 제 2 샘플링 클록(510)에 의해 출력되는 클록 제어 신호는 출력단(VOP)의 전위가 상승할 때 하이 레벨이고; 제 1 카운터(520)는 1씩 증가되고, 제 2 카운터(530)는 샘플링 클록(600)을 이용하여 1씩 증가된다.
출력단(VON)의 전위가 떨어지면 제 1카운터(520)는 2씩 증가하고 제 2카운터(530)는 소거된다. 제 1 카운터(520)는 제 1 카운터가 256으로 카운트되고 제 2 샘플링 클록(510)에 의해 출력되는 신호의 전위가 로우가 될 때까지 위의 과정을 반복한다. 제 2카운터(530)가 256으로 카운팅되었지만 출력단(VON)의 전위가 여전히 떨어지지 않는다면, 제 2 카운터(530)는 제 2 샘플링 클록(510)에 의해 출력된 클록 제어 신호의 전위가 로우가 되도록 제어하고, 제 3 카운터(540)는 샘플링 클록(600)을 이용하여 1씩 증가된다.
출력단(VON)의 전위가 다시 상승하면, 제 2 샘플링 클록(510)에 의해 출력되는 신호의 전위는 하이가 된다. 제 3 카운터(540)가 128로 카운트되었을 때 출력단(VON)의 전위가 여전히 상승하지 않는다면, 제 3 카운터(540)는 제 2 샘플링 클록(510)이 출력하는 클록 제어 신호의 전위가 하이가 되도록 제어한다.
클록 제어 회로(320)는 스위칭 제어 신호(Switch_selt)의 전위가 하이가 될 때까지 상기 과정을 반복하고, 즉, D급 오디오 전력 증폭기(400)의 동작 상태는 음의 반주기에서 양의 반주기로 변화한다.
클록 제어 회로의 특정 실시 예가 제공되지만 본 개시에 의해 제한되지는 않는다. 특정 응용 환경에 따라 실제 응용 분야에서 회로 구조 또는 다른 개별 소자로 구성된 칩을 선택할 수 있으며, 전술한 작동 원리를 구현할 수 있는 모든 솔루션은 본 개시의 범위 내에 있다.
본 실시 예의 클록 제어 회로의 구조 및 원리는 전술한 실시 예와 유사하며, 본 명세서에서는 간략화를 위해 다시 설명하지 않는다.
선택적으로, 도 9에 도시된 바와 같이, 샘플앤홀드 회로(310)는 제 1 스위칭 브랜치(311), 제 2 스위칭 브랜치(312), 제 3 스위칭 브랜치(313), 제 4 스위칭 브랜치(314), 보이스 코일 모터(VCM), 제 2 제어 모듈(315), 동일한 커패시턴스를 갖는 제 1 커패시터(C1) 및 제 2 커패시터(C2), 및 동일한 커패시턴스를 갖는 제 3 커패시터(C3) 및 제 4 커패시터(C4)를 포함한다.
제 1 스위칭 브랜치(311)의 입력 단부는 제 3 스위칭 브랜치(313)의 입력 단부에 연결되고, 제 1 스위칭 브랜치의 입력 단부와 제 3 스위칭 브랜치의 입력 단부의 연결점은 샘플앤홀드 회로(310)의 제 1 입력 단부로 기능한다. 제 2 스위칭 브랜치(312)의 입력 단부는 제 4 스위칭 브랜치(314)의 입력 단부에 연결되고, 제 2 스위칭 브랜치의 입력 단부와 제 3 스위칭 브랜치의 입력 단부의 연결점은 샘플앤홀드 회로(310)의 제 2 입력 단부로 기능한다.
제 1 스위칭 브랜치(311)의 제 1 출력 단부는 제 3 커패시터(C3)의 일 단부에 연결되고, 제 1 스위칭 브랜치의 제 1 출력 단부와 제 3 커패시터의 일 단부의 연결덤은 샘플앤홀드 회로(310)의 제 1 출력 단부로 기능한다. 제 4 스위칭 브랜치(314)의 제 1 출력 단부는 제 4 커패시터(C4)의 일 단부에 연결되고, 제 4 스위칭 브랜치의 제 1 출력 단부와 제 4 커패시터의 일 단부의 연결점은 샘플앤홀드 회로(310)의 제 2 출력 단부로 기능한다.
제 3 커패시터(C3)의 다른 단부, 제 4 커패시터(C4)의 다른 단부 및 보이스 코일 모터(VCM)의 양의 단부는 모두 접지에 연결된다. 제 2 스위칭 브랜치(312)의 제 1 출력 단부는 제 3 스위칭 브랜치(313)의 제 1 출력 단부에 연결되고, 제 2 스위칭 브랜치의 제 1 출력 단부와 제 3 스위칭 브랜치의 제 1 출력 단부의 연결점은 보이스 코일 모터(VCM)의 음의 단부에 연결된다.
제 1 커패시터(C1)의 일 단부는 제 1 스위칭 브랜치(311)의 제 2 출력 단부에 연결되고, 제 1 커패시터(C1)의 다른 단부는 제 2 스위칭 브랜치(312)의 제 2 출력 단부에 연결된다. 제 2 커패시터(C2)의 일 단부는 제 3 스위칭 브랜치(313)의 제 2 출력 단부에 연결되고, 제 2 커패시터(C2)의 다른 단부는 제 4 스위칭 브랜치(314)의 제 2 출력 단부에 연결된다.
제 1 스위칭 브랜치(311)의 제 1 제어 단부, 제 2 스위칭 브랜치(312)의 제 1 제어 단부, 제 3 스위칭 브랜치(313)의 제 1 제어 단부, 및 제 4 스위칭 브랜치(314)의 제 1 제어 단부는 함께 연결된 다음에, 제 2 제어 모듈(315)의 제 1 출력 단부에 연결된다.
제 2 스위칭 브랜치(312)의 제 2 제어 단부는 제 3 스위칭 브랜치(313)의 제 2 제어 단부에 연결되고, 제 2 스위칭 브랜치의 제 2 제어 단부와 제 3 스위칭 브랜치의 제 2 제어 단부의 연결점은 제 2 제어 모듈(315)의 제 2 출력 단부에 연결된다. 제 1 스위칭 브랜치(311)의 제 2 제어 단부는 제 4 스위칭 브랜치(314)의 제 2 제어 단부에 연결되고, 제 1 스위칭 브랜치의 제 2 제어 단부와 제 4 스위칭 브랜치의 제 2 제어 단부의 연결점은 제 2 제어 모듈(315)의 제 3 출력 단부에 연결된다. 제 2 제어 모듈(315)의 입력 단부는 샘플앤홀드 회로의 클록 제어 단부로 기능한다.
선택적으로, 도 9에 도시된 바와 같은 일 실시 예에서, 제 1 스위칭 브랜치(311)는 제 5 스위치(S5) 및 제 6 스위치(S6)를 포함한다. 제 5 스위치(S5)의 입력 단부는 제 1 스위칭 브랜치(311)의 입력 단부로 기능하고, 제 5 스위치(S5)의 출력 단부는 제 6 스위치(S6)의 입력 단부에 연결되고, 제 5 스위치의 출력 단부와 제 6 스위치의 입력 단부의 연결점이 제 1 스위칭 브랜치(311)의 제 2 출력 단부로 기능하고, 제 6 스위치(S6)의 출력 단부는 제 1 스위칭 브랜치(311)의 제 1 출력 단부로 기능한다. 제 5 스위치(S5)의 제어 단부는 제 1 스위칭 브랜치(311)의 제 1 제어 단부로 기능하고, 제 6 스위치(S6)의 제어 단부는 제 1 스위칭 브랜치(311)의 제 2 제어 단부로 기능한다.
선택적으로, 도 9에 도시된 바와 같은 일 실시 예에서, 제 2 스위칭 브랜치(312)는 제 7 스위치(S7) 및 제 8 스위치(S8)를 포함한다. 제 7 스위치(S7)의 입력 단부는 제 2 스위칭 브랜치(312)의 입력 단부로 기능하고, 제 7 스위치(S7)의 출력 단부는 제 8 스위치(S8)의 입력 단부에 연결되고, 제 7 스위치의 출력 단부와 제 8 스위치의 입력 단부의 연결 지점은 제 2 스위칭 브랜치(312)의 제 2 출력 단부로 기능하고, 제 8 스위치(S8)의 출력 단부는 제 2 스위칭 브랜치(312)의 제 1 출력 단부로 기능한다. 제 7 스위치(S7)의 제어 단부는 제 2 스위칭 브랜치(312)의 제 1 제어 단부로 기능하고, 제 8 스위치(S8)의 제어 단부는 제 2 스위칭 브랜치(312)의 제 2 제어 단부로 기능한다.
선택적으로, 도 9에 도시된 바와 같은 일 실시 예에서, 제 3 스위칭 브랜치(313)는 제 9 스위치(S9) 및 제 10 스위치(S10)를 포함한다. 제 9 스위치(S9)의 입력 단부는 제 3 스위칭 브랜치(313)의 입력 단부로 기능하고, 제 9 스위치(S9)의 출력 단부는 제 10 스위치(S10)의 입력 단부에 연결되고, 제 9 스위치의 출력 단부와 제 10 스위치의 입력 단부의 연결점은 제 3 스위칭 브랜치(313)의 제 2 출력 단부로 기능하고, 제 10 스위치(S10)의 출력 단부는 제 3 스위칭 브랜치(313)의 제 1 출력 단부로 기능하고, 제 9 스위치(S9)의 제어 단부는 제 3 스위칭 브랜치(313)의 제 1 제어 단부로 기능하고, 제 10 스위치(S10)의 제어 단부는 제 3 스위칭 브랜치(313)의 제 2 제어 단부로 기능한다.
선택적으로, 도 9에 도시된 바와 같은 일 실시 예에서, 제 4 스위칭 브랜치(314)는 제 11 스위치(S11) 및 제 12 스위치(S12)를 포함한다. 제 11 스위치(S11)의 입력 단부는 제 4 스위칭 브랜치(314)의 입력 단부로 기능하고, 제 11 스위치(S11)의 출력 단부는 제 12 스위치(S12)의 입력 단부에 연결되고, 제 11 스위치의 출력 단부와 제 12 스위치의 입력 단부의 연결점은 제 4 스위칭 브랜치(314)의 제 2 출력 단부로 기능하고, 제 12 스위치(S12)의 출력 단부는 제 4 스위칭 브랜치(314)의 제 1 출력 단부로 기능한다. 제 11 스위치(S11)의 제어 단부는 제 4 스위칭 브랜치(314)의 제 1 제어 단부로 기능하고, 제 12 스위치(S12)의 제어 단부는 제 4 스위칭 브랜치(314)의 제 2 제어 단부로 기능한다.
제 5 스위치(S5), 제 6 스위치(S6), 제 7 스위치(S7), 제 8 스위치(S8), 제 9 스위치(S9), 제 10 스위치(S10), 제 11 스위치(S11), 및 제 12 스위치(S12)는 제어 단부에 하이 레벨 신호가 수신되면 턴온되고 로우 레벨 신호가 수신되면 턴오프된다. 본 실시 예와 동일한 목적을 달성하는 다른 실시 예도 본 개시의 범위 내에 있다. 본 실시 예의 샘플앤홀드 회로(310)의 작동 원리는 이하에서 설명될 것이다.
작동 원리는 다음과 같이 예시된다.
출력단(VOP)과 출력단(VON)의 전위차가 양의 반주기 이내, 즉 스위칭 제어 신호(Switch_selt)가 하이 레벨인 경우, 입력 선택 회로(200)의 제 1 입력 단부(SN1)는 입력 선택 회로(200)의 제 1 출력 단부와 전기적으로 연결되고, 입력 선택 회로(200)의 제 3 입력 단부(SN3)는 입력 선택 회로(200)의 제 2 출력 단부와 전기적으로 연결된다.
클럭 제어 회로(320)에서 출력되는 클럭 제어 신호가 하이 레벨인 경우, 제 2 제어 모듈(315)의 제 1 출력 단부에 의해 출력된 신호(P1)가 하이 레벨이고, 제 5 스위치(S5), 제 7 스위치(S7), 제 9 스위치(S9) 및 제 11 스위치(S11)는 폐쇄되고, 제 1 커패시터(C1) 및 제 2 커패시터(C2)는 제 1 검출 저항기(RSP)의 두 단부 사이의 전위차를 샘플링하기 시작한다.
클럭 제어 회로(320)에서 출력되는 클럭 제어 신호가 로우 레벨 신호가 되면, 제 2 제어 모듈(315)의 제 1 출력 단부에 의해 출력되는 신호(P1)도 로우 레벨 신호가 되고, 따라서 제 5 스위치(S5), 제 7 스위치(S7), 제 9 스위치(S9) 및 제 11 스위치(S11)는 턴오프되고, Φ1의 값은 하이에서 로우로 변경되고, 제 1 커패시터(C1) 및 제 2 커패시터(C2)는 제 1 검출 저항기(RSP)의 두 단부 사이의 전위차의 샘플링을 중지한다.
제 1 커패시터(C1)에 의해 샘플링된 전압 값은 IL*RSP이고 제 2 커패시터(C2)에 의해 샘플링된 전압 값은 -IL*RSP이고; 여기서 IL은 D급 오디오 전력 증폭기의 작동 전류이다.
제 2 제어 모듈(315)의 제 1 출력 단부에서 출력되는 신호(P1)가 로우 레벨 신호가 된 후, 즉 Φ1의 값이 로우가 된 후, 제 2 제어 모듈(315)의 제 2 출력 단부에 의해 출력되는 신호(P2)는 소정의 비중첩 시간 후에 하이 레벨 신호가 되고, 따라서 제 8 스위치(S8) 및 제 10 스위치(S10)는 닫히고, Φ2의 값은 로우에서 하이로 바뀌고 보이스 코일 모터(VCM)에 전압이 발생한다. 보이스 코일 모터(VCM)에 전압이 생성된 후, 제 2 제어 모듈(315)의 제 3 출력 단부에서 출력되는 신호는 일정 시간 동안 하이 레벨 신호가 되며, 따라서 제 6 스위치(S6) 및 제 12 스위치(S12)가 닫히고, Φ3의 값은 로우에서 하이로 변경되며, 제 1 커패시터(C1) 및 제 2 커패시터(C2)에 의해 샘플링된 전압은 제 3 커패시터(C3) 및 제 4 커패시터(C4)로 전달된 다음에 변환 모듈(800)로 출력된다.
샘플앤홀드 회로(310)의 두 출력 단부 사이의 전위차는 샘플앤홀드 회로(310)의 제 1 출력 단부에서의 전위(SH_VOP)와 샘플앤홀드 회로(310)의 제 1 출력 단부에서의 전위(SH_VON) 사이의 차이, 즉 SH_VOP-SH_VON=2*IL*RSP이다.
보이스 코일 모터(VCM)의 전압은 샘플앤홀드 회로(310)의 제 1 출력 단부에서 출력되는 전압과 제 2 출력 단부에서 출력되는 전압이 적분기 차동 아날로그-디지털 변환기의 입력 공통 모드 전압 범위 내가 되도록 생성된다.
클럭 제어 회로(320)에서 출력되는 클럭 제어 신호가 다시 하이 레벨 신호로 변경되면, 제 2 제어 모듈(315)의 제 2 출력 단부에서 출력되는 신호(P2)와 제 2 제어 모듈(315)의 제 3 출력 단부에서 출력되는 신호(P3)도 로우 레벨 신호가 되고, 따라서 제 6 스위치(S6), 제 8 스위치(S8), 제 10 스위치(S10) 및 제 12 스위치(S12)는 턴오프되고, Φ2 및 Φ3의 값은 하이에서 로우로 변경된다. 제 2 제어 모듈(315)의 제 1 출력 단부에서 출력되는 신호(P1)는 일정한 비중첩 시간 후에 하이 레벨 신호가 되며, 따라서 제 5 스위치(S5), 제 7 스위치(S7), 제 9 스위치(S9) 및 제 11 스위치(S11)가 닫히고, Φ1의 값은 로우에서 하이로 변경되고, 제 1 커패시터(C1) 및 제 2 커패시터(C2)는 제 1 검출 저항기(RSP)의 두 단부 사이의 전위차를 샘플링하기 시작한다. 스위칭 제어 신호(Switch_selt)가 로우 레벨 신호가 될 때 까지, 즉 출력단(VOP)과 출력단(VON)의 전위차가 음의 반주기 이내가 될 때까지 위의 과정을 반복한다.
출력단(VOP)과 출력단(VON)의 전위차가 음의 반주기 이내인 경우, 즉 스위칭 제어 신호(Switch_selt)가 로우 레벨이면, 입력 선택 회로(200)의 제 3 입력 단부(SN3)는 입력 선택 회로(200)의 제 1 출력 단부와 전기적으로 연결되고, 입력 선택 회로(200)의 제 2 입력 단부(SN2)는 입력 선택 회로(200)의 제 2 출력 단부와 전기적으로 연결된다.
클럭 제어 회로(320)에서 출력되는 클럭 제어 신호가 하이 레벨인 경우, 제 2 제어 모듈(315)의 제 1 출력 단부에 의해 출력된 신호(P1)가 하이 레벨이고, 제 5 스위치(S5), 제 7 스위치(S7), 제 9 스위치(S9) 및 제 11 스위치(S11)는 닫히고, 제 1 커패시터(C1) 및 제 2 커패시터(C2)는 제 3 입력 단부와 제 2 입력 단부 간의 전위차, 즉, 제 2 검출 저항기(RSN)의 두 단부 간의 전위차를 샘플링하기 시작한다. 나머지 프로세스는 위에서 설명한 것과 유사하므로 다시 설명하지 않는다.
샘플앤홀드 회로의 특정 실시 예가 제공되지만 본 개시에 의해 제한되지는 않는다. 특정 응용 환경에 따라 실제 응용 분야에서 다른 개별 소자로 구성된 회로 구조 또는 칩을 선택할 수 있으며, 전술한 작동 원리를 구현할 수 있는 모든 솔루션은 본 개시의 범위 내에 있다.
실시 예에서 샘플앤홀드 회로의 구조 및 원리는 전술한 실시 예에서와 유사하므로, 간략하게 하기 위해 여기에서 다시 설명되지 않을 것이다.
본 명세서의 상기 실시 예는 점진적인 방식으로 설명된다. 각 실시 예는 주로 다른 실시 예와의 차이점을 설명하는 데 중점을 두고 있으며, 이들 실시 예 중 동일하거나 유사한 부분에 대해서는 이들 실시 예를 참조할 수 있다.
개시된 실시 예의 상기 설명에 기초하여, 당업자는 본 개시를 수행하거나 사용할 수 있다. 당업자가 이러한 실시 예에 대해 많은 수정을 가하는 것은 자명하다. 본 명세서에서 정의된 일반적인 원리는 본 개시의 사상 또는 범위를 벗어나지 않으면서 다른 실시 예에 적용될 수 있다. 따라서, 본 개시는 본 명세서에서 예시된 실시 예에 한정되지 않고, 본 명세서에서 개시된 원리 및 신규한 특징에 부합하는 가장 넓은 범위로 정의되어야 한다.
Claims (20)
- 제 1 검출 저항기, 제 2 검출 저항기, 샘플링 선택 회로, 입력 선택 회로, 및 처리 회로를 포함하는, D급 오디오 전력 증폭기에 연결된 확성기에 적용되는, 확성기용 전류 검출 회로에 있어서,
제 1 검출 저항기의 일 단부는 상기 입력 선택 회로의 제 1 입력 단부에 연결되고, 상기 제 1 검출 저항기의 상기 일 단부와 상기 입력 선택 회로의 상기 제 1 입력 단부의 연결점이 상기 확성기용 상기 전류 검출 회로의 제 1 입력 단부로 기능하고, 상기 제 1 검출 저항기의 상기 일 단부는 상기 D급 오디오 전력 증폭기의 출력단(VON)의 로우엔드 NMOS 트랜지스터의 소스에 연결되고;
상기 제 2 검출 저항기의 일 단부는 상기 입력 선택 회로의 제 2 입력 단부에 연결되고, 상기 제 2 검출 저항기의 상기 일 단부와 상기 입력 선택 회로의 상기 제 2 입력 단부의 연결점은 상기 확성기용 상기 전류 검출 회로의 제 2 입력 단부로 기능하고, 상기 제 2 검출 저항기의 상기 일 단부는 상기 D급 오디오 전력 증폭기의 출력단(VOP)의 로우엔드 NMOS 트랜지스터의 소스에 연결되고;
상기 제 1 검출 저항기의 다른 단부, 상기 제 2 검출 저항기의 다른 단부 및 상기 입력 선택 회로의 제 3 입력 단부는 모두 접지에 연결되고;
상기 입력 선택 회로의 제 1 출력 단부는 상기 처리 회로의 제 1 입력 단부에 연결되고, 상기 입력 선택 회로의 제 2 출력 단부는 상기 처리 회로의 제 2 입력 단부에 연결되고;
상기 처리 회로의 출력 단부는 상기 확성기용 상기 전류 검출 회로의 출력 단부로 기능하고;
상기 샘플링 선택 회로의 3개의 입력 단부는 각각 샘플링 클록, 상기 출력단(VOP) 및 상기 출력단(VON)에 연결되고;
상기 샘플링 선택 회로의 출력 단부는 상기 입력 선택 회로의 스위치 제어 단부에 연결되고;
상기 샘플링 선택 회로는: 상기 출력단(VOP)와 상기 출력단(VON)의 전위차가 양의 반주기에 있을 때, 상기 입력 선택 회로의 상기 제 1 입력 단부가 상기 입력 선택 회로의 상기 제 1 출력 단부와 전기적으로 연결되고 상기 입력 선택 회로의 상기 제 3 입력 단부가 상기 입력 선택 회로의 상기 제 2 출력 단부와 전기적으로 연결되게 제어하고; 상기 출력단(VOP)와 상기 출력단(VON)의 전위차가 음의 반주기에 있을 때, 상기 입력 선택 회로의 상기 제 3 입력 단부가 상기 입력 선택 회로의 상기 제 1 출력 단부와 전기적으로 연결되고 상기 입력 선택 회로의 상기 제 2 입력 단부가 상기 입력 선택 회로의 상기 제 2 출력 단부와 전기적으로 연결되게 제어하도록 구성되는,
확성기용 전류 검출 회로. - 제 1 항에 있어서,
상기 입력 선택 회로는: 제 1 스위치, 제 2 스위치, 제 3 스위치, 제 4 스위치, 및 제 1 제어 모듈을 포함하고,
상기 제 1 스위치의 제 1 단부는 상기 입력 선택 회로의 제 1 입력 단부로 기능하고, 상기 제 2 스위치의 제 1 단부는 상기 입력 선택 회로의 제 2 입력 단부로 기능하고, 상기 제 3 스위치의 제 1 단부는 제 4 스위치의 제 1 단부에 연결되고, 상기 제 3 스위치의 상기 제 1 단부와 상기 제 4 스위치의 상기 제 1 단부의 연결점은 상기 입력 선택 회로의 상기 제 3 입력 단부로 기능하고;
상기 제 1 스위치의 제 2 단부는 상기 제 3 스위치의 제 2 단부에 연결되고, 상기 제 1 스위치의 상기 제 2 단부와 상기 제 3 스위치의 상기 제 2 단부의 연결점은 상기 입력 선택 회로의 상기 제 1 출력 단부로 기능하고; 상기 제 2 스위치의 제 2 단부는 상기 제 4 스위치의 제 2 단부에 연결되고, 상기 제 2 스위치의 상기 제 2 단부와 상기 제 4 스위치의 상기 제 2 단부의 연결점은 상기 입력 선택 회로의 상기 제 2 출력 단부로 기능하고;
상기 제 1 스위치의 제어 단부는 제 4 스위치의 제어 단부에 연결되고, 및 상기 제 1 스위치의 제어 단부와 상기 제 4 스위치의 상기 제어 단부의 연결 포인트는 제 1 제어 모듈의 제 1 출력 단부에 연결되고; 상기 제 2 스위치의 제어 단부는 상기 제 3 스위치의 제어 단부에 연결되고, 상기 제 2 스위치의 상기 제어 단부와 상기 제 3 스위치의 상기 제어 단부의 연결점은 상기 제 1 제어 모듈의 제 2 출력 단부에 연결되고; 및
상기 제 1 제어 모듈의 입력 단부는 상기 입력 선택 회로의 상기 스위치 제어 단부로 기능하는,
확성기용 전류 검출 회로. - 제 1 항에 있어서,
상기 처리 회로는: 상기 입력 선택 회로에 의해 출력된 두 신호를 수신하고, 상기 입력 선택 회로에 의해 출력된 상기 두 신호 사이의 전위차를 샘플링 및 처리하고, 펄스 밀도 변조(PDM) 코드를 구하도록 구성된,
확성기용 전류 검출 회로. - 제 1 항에 있어서,
상기 처리 회로는:
상기 입력 선택 회로의 상기 제 1 입력 단부가 상기 입력 선택 회로의 상기 제 1 출력 단부와 전기적으로 연결되고 상기 입력 선택 회로의 상기 제 3 입력 단부가 상기 입력 선택 회로의 상기 제 2 출력 단부와 전기적으로 연결될 때, 상기 제 1 검출 저항기의 두 단부 사이의 전압을 샘플링 및 처리하여, 제 1 펄스 밀도 변조된(PDM) 코드를 구하고; 및
상기 입력 선택 회로의 상기 제 3 입력 단부가 상기 입력 선택 회로의 상기 제 1 출력 단부와 전기적으로 연결되고 상기 입력 선택 회로의 상기 제 2 입력 단부가 상기 입력 선택 회로의 상기 제 2 출력 단부와 전기적으로 연결될 때, 상기 제 2 검출 저항기의 두 단부 사이의 전압을 샘플링 및 처리하여, 제 2 PDM 코드를 구하도록 구성되는,
확성기용 전류 검출 회로. - 제 4 항에 있어서,
상기 처리 회로는 능동 필터 증폭기 회로 및 변환 모듈을 포함하고,
상기 능동 필터 증폭기 회로의 제 1 입력 단부는 상기 처리 회로의 상기 제 1 입력 단부로 기능하고, 상기 능동 필터 증폭기 회로의 제 2 입력 단부는 상기 처리 회로의 상기 제 2 입력 단부로 기능하며;
상기 능동 필터 증폭기 회로의 제 1 출력 단부는 상기 변환 모듈의 제 1 입력 단부에 연결되고, 상기 능동 필터 증폭기 회로의 제 2 출력 단부는 상기 변환 모듈의 제 2 입력 단부에 연결되고; 및
상기 변환 모듈의 출력 단부는 상기 처리 회로의 상기 출력 단부로 기능하는,
확성기용 전류 검출 회로. - 제 5 항에 있어서,
상기 능동 필터 증폭기 회로는 연산 증폭기, 제 1 입력 저항기, 제 2 입력 저항기, 제 1 필터 브랜치 및 제 2 필터 브랜치를 포함하고,
상기 연산 증폭기의 제 1 단부는 상기 제 1 필터 브랜치의 입력 단부에 연결되고, 상기 연산 증폭기의 상기 제 1 단부와 상기 제 1 필터 브랜치의 상기 입력 단부의 연결점은 상기 제 1 입력 저항기의 일 단부에 연결되고; 상기 제 1 입력 저항기의 다른 단부는 상기 능동 필터 증폭기 회로의 상기 제 1 입력 단부로 기능하고;
상기 연산 증폭기의 제 2 단부는 상기 제 2 필터 브랜치의 입력 단부에 연결되고, 상기 연산 증폭기의 상기 제 2 단부와 상기 제 2 필터 브랜치의 상기 입력 단부의 연결점은 상기 제 2 입력 저항기의 일 단부에 연결되고; 상기 제 2 입력 저항기의 다른 단부는 상기 능동 필터 증폭기 회로의 상기 제 2 입력 단부로 기능하고;
상기 연산 증폭기의 제 3단부는 상기 제 1 필터 브랜치의 출력 단부에 연결되고, 상기 연산 증폭기의 상기 제 3 단부와 상기 제 1 필터 브랜치의 상기 출력 단부의 연결점은 상기 능동 필터 증폭기 회로의 제 1 출력 단부로 기능하고; 및
상기 연산 증폭기의 제 4 단부는 상기 제 2 필터 브랜치의 출력 단부에 연결되고, 상기 연산 증폭기의 상기 제 4 단부와 상기 제 2 필터 브랜치의 상기 출력 단부의 연결점은 상기 능동 필터 증폭기 회로의 제 2 출력 단부로 기능하는,
확성기용 전류 검출 회로. - 제 6 항에 있어서,
상기 제 1 필터 브랜치는 제 1 커패시터 및 제 1 피드백 저항기를 포함하고, 상기 제 1 커패시터는 상기 제 1 피드백 저항기와 병렬로 연결되고, 병렬로 연결된 일 단부는 상기 제 1 필터 브랜치의 상기 입력 단부로 기능하고, 병렬로 연결된 다른 단부는 상기 제 1 필터 브랜치의 상기 출력 단부로 기능하고; 및
상기 제 2 필터 브랜치는 제 2 커패시터 및 제 2 피드백 저항기를 포함하고, 상기 제 2 커패시터는 상기 제 2 피드백 저항기와 병렬로 연결되고, 병렬로 연결된 일 단부는 상기 제 2 필터 브랜치의 상기 입력 단부로 기능하고, 병렬로 연결된 다른 단부는 상기 제 2 필터 브랜치의 상기 출력 단부로 기능하는,
확성기용 전류 검출 회로. - 제 5 항에 있어서,
상기 변환 모듈은 적분 차동 아날로그-디지털 변환기인,
확성기용 전류 검출 회로. - 제 6 항에 있어서,
상기 제 1 입력 저항기와 상기 제 2 입력 저항기는 동일한 저항 값을 갖는,
확성기용 전류 검출 회로. - 제 4 항에 있어서,
상기 처리 회로는 샘플앤홀드 회로, 클록 제어 회로 및 변환 회로를 포함하고,
상기 샘플앤홀드 회로의 제 1 입력 단부는 상기 입력 선택 회로의 상기 제 1 출력 단부에 연결되고, 상기 샘플앤홀드 회로의 제 2 입력 단부는 상기 입력 선택 회로의 상기 제 2 출력 단부에 연결되고;
상기 샘플앤홀드 회로의 제 1 출력 단부는 상기 변환 회로의 제 1 입력 단부에 연결되고, 상기 샘플앤홀드 회로의 제 2 출력 단부는 상기 변환 회로의 제 2 입력 단부에 연결되고, 상기 샘플앤홀드 회로의 클록 제어 단부는 상기 클록 제어 회로의 출력 단부에 연결되고;
상기 변환 회로의 출력 단부는 상기 처리 회로의 상기 출력 단부로 기능하는,
확성기용 전류 검출 회로. - 제 10 항에 있어서,
상기 샘플앤홀드 회로는: 상기 클록 제어 회로에 의해 출력된 클록 제어 신호에 따라 상기 입력 선택 회로의 상기 두 출력 단부 사이의 전위차를 샘플링하거나, 샘플링을 중지하여 상기 전위차를 상기 변환 회로에 출력하도록 구성되고,
상기 변환 회로는 PDM 코드를 획득하기 위해 상기 전위차를 변환하도록 구성되는,
확성기용 전류 검출 회로. - 제 10 항에 있어서,
상기 샘플앤홀드 회로는: 상기 입력 선택 회로의 제 1 입력 단부가 상기 입력 선택 회로의 상기 제 1 출력 단부와 전기적으로 연결되고, 상기 입력 선택 회로의 상기 제 3 입력 단부는 상기 입력 선택 회로의 상기 제 2 출력 단부와 전기적으로 연결될 때, 상기 클록 제어 회로에 의해 출력된 클록 제어 신호를 수신하고, 상기 수신된 클럭 제어 신호가 하이 레벨인 경우 상기 제 1 검출 저항기의 상기 두 단부 사이의 전위차를 샘플링하고, 상기 수신된 클록 제어 신호가 로우 레벨인 경우 샘플링을 중지하여 상기 전위차를 상기 변환 회로에 출력하도록 구성되고;
상기 변환 회로는 제 1 PDM 코드를 획득하기 위해 상기 전위차를 변환하도록 구성되는,
확성기용 전류 검출 회로. - 제 10 항에 있어서,
상기 샘플앤홀드 회로는: 상기 입력 선택 회로의 상기 제 3 입력 단부가 상기 입력 선택 회로의 상기 제 1 출력 단부와 전기적으로 연결되고 상기 입력 선택 회로의 상기 제 2 입력 단부는 상기 입력 선택 회로의 상기 제 2 출력 단부와 전기적으로 연결될 때, 상기 클록 제어 회로에 의해 출력된 클록 제어 신호를 수신하고, 상기 수신된 클럭 제어 신호가 하이 레벨인 경우 상기 제 2 검출 저항기의 상기 두 단부 사이의 전위차를 샘플링하고, 상기 수신된 클록 제어 신호가 로우 레벨인 경우 샘플링을 중지하여 상기 전위차를 상기 변환 회로에 출력하도록 구성되고;
상기 변환 회로는 제 2 PDM 코드를 획득하기 위해 상기 전위차를 변환하도록 구성되는,
확성기용 전류 검출 회로. - 제 12 항 또는 제 13 항에 있어서,
상기 샘플앤홀드 회로는: 제 1 스위칭 브랜치, 제 2 스위칭 브랜치, 제 3 스위칭 브랜치, 제 4 스위칭 브랜치, 보이스 코일 모터, 제 2 제어 모듈, 동일한 커패시턴스를 갖는 제 1 커패시터 및 제 2 커패시터, 및 동일한 커패시턴스를 갖는 제 3 커패시터 및 제 4 커패시터를 포함하고;
상기 제 1 스위칭 브랜치의 입력 단부는 상기 제 3 스위칭 브랜치의 입력 단부에 연결되고, 상기 제 1 스위칭 브랜치의 상기 입력 단부와 상기 제 3 스위칭 브랜치의 상기 입력 단부의 연결점은 상기 샘플앤홀드 회로의 상기 제 1 입력 단부로 기능하고;
상기 제 2 스위칭 브랜치의 입력 단부는 상기 제 4 스위칭 브랜치의 입력 단부에 연결되고, 상기 제 2 스위칭 브랜치의 상기 입력 단부와 상기 제 3 스위칭 브랜치의 상기 입력 단부의 연결점은 상기 샘플앤홀드 회로의 상기 제 2 입력 단부로 기능하고;
상기 제 1 스위칭 브랜치의 제 1 출력 단부는 상기 제 3 커패시터의 일 단부에 연결되고, 상기 제 1 스위칭 브랜치의 상기 제 1 출력 단부와 상기 제 3 커패시터의 상기 일 단부의 연결점은 상기 샘플앤홀드 회로의 상기 제 1 출력 단부로 기능하고;
상기 제 4 스위칭 브랜치의 제 1 출력 단부는 상기 제 4 커패시터의 일 단부에 연결되고, 상기 제 4 스위칭 브랜치의 상기 제 1 출력 단부와 상기 제 4 커패시터의 상기 일 단부의 연결점은 상기 샘플앤홀드 회로의 상기 제 2 출력 단부로 기능하고;
상기 제 3 커패시터의 다른 단부, 상기 제 4 커패시터의 다른 단부, 상기 보이스 코일 모터의 양의 단부는 모두 접지에 연결되고;
상기 제 2 스위칭 브랜치의 제 1 출력 단부는 상기 제 3 스위칭 브랜치의 제 1 출력 단부에 연결되고, 상기 제 2 스위칭 브랜치의 상기 제 1 출력 단부와 상기 제 3 스위칭 브랜치의 상기 제 1 출력 단부의 연결점은 상기 보이스 코일 모터의 음의 단부에 연결되고;
상기 제 1 커패시터의 일 단부는 상기 제 1 스위칭 브랜치의 제 2 출력 단부에 연결되고, 상기 제 1 커패시터의 다른 단부는 상기 제 2 스위칭 브랜치의 제 2 출력 단부에 연결되고;
상기 제 2 커패시터의 일 단부는 상기 제 3 스위칭 브랜치의 제 2 출력 단부에 연결되고, 상기 제 2 커패시터의 다른 단부는 상기 제 4 스위칭 브랜치의 제 2 출력 단부에 연결되고;
상기 상기 제 1 스위칭 브랜치의 제 1 제어 단부, 상기 제 2 스위칭 브랜치의 제 1 제어 단부, 상기 제 3 스위칭 브랜치의 제 1 제어 단부, 및 상기 제 4 스위칭 브랜치의 제 1 제어 단부가 함께 연결된 다음에, 상기 제 2 제어 모듈의 제 1 출력 단부에 연결되고;
상기 제 2 스위칭 브랜치의 제 2 제어 단부는 상기 제 3 스위칭 브랜치의 제 2 제어 단부에 연결되고, 상기 제 2 스위칭 브랜치의 제 2 제어 단부와 상기 제 3 스위칭 브랜치의 제 2 제어 단부의 연결점은 상기 제 2 제어 모듈의 제 2 출력 단부에 연결되고;
상기 제 1 스위칭 브랜치의 제 2 제어 단부는 상기 제 4 스위칭 브랜치의 제 2 제어 단부에 연결되고, 상기 제 1 스위칭 브랜치의 상기 제 2 제어 단부와 상기 제 4 스위칭 브랜치의 상기 제 2 제어 단부의 연결점은 상기 제 2 제어 모듈의 제 3 출력 단부에 연결되고;
상기 제 2 제어 모듈의 입력 단부는 상기 샘플앤홀드 회로의 상기 클록 제어 단부로 기능하는,
확성기용 전류 검출 회로. - 제 14 항에 있어서,
상기 제 1 스위칭 브랜치는 제 5 스위치 및 제 6 스위치를 포함하고, 상기 제 5 스위치의 입력 단부는 제 1 스위칭 브랜치의 입력 단부로 기능하고, 상기 제 5 스위치의 출력 단부는 상기 제 6 스위치의 입력 단부에 연결되고, 상기 제 5 스위치의 상기 출력 단부와 상기 제 6 스위치의 상기 입력 단부의 연결점이 상기 제 1 스위칭 브랜치의 상기 제 2 출력 단부로 기능하고, 상기 제 6 스위치의 출력 단부는 상기 제 1 스위칭 브랜치의 상기 제 1 출력 단부로 기능하고, 상기 제 5 스위치의 제어 단부는 상기 제 1 스위칭 브랜치의 상기 제 1 제어 단부로 기능하고, 상기 제 6 스위치의 제어 단부는 상기 제 1 스위칭 브랜치의 상기 제 2 제어 단부로 기능하고;
상기 제 2 스위칭 브랜치는 제 7 스위치 및 제 8 스위치를 포함하고, 상기 제 7 스위치의 입력 단부는 제 2 스위칭 브랜치의 상기 입력 단부로 기능하고, 상기 제 7 스위치의 출력 단부는 상기 제 8 스위치의 입력 단부에 연결되고, 상기 제 7 스위치의 상기 출력 단부와 상기 제 8 스위치의 상기 입력 단부의 연결점은 상기 제 2 스위칭 브랜치의 상기 제 2 출력 단부로 기능하고, 상기 제 8 스위치의 출력 단부는 상기 제 2 스위칭 브랜치의 상기 제 1 출력 단부로 기능하고, 상기 제 7 스위치의 제어 단부는 상기 제 2 스위칭 브랜치의 상기 제 1 제어 단부로 기능하고, 상기 제 8 스위치의 제어 단부는 상기 제 2 스위칭 브랜치의 상기 제 2 제어 단부로 기능하고;
상기 제 3 스위칭 브랜치는 제 9 스위치 및 제 10 스위치를 포함하고, 상기 제 9 스위치의 입력 단부는 제 3 스위칭 브랜치의 상기 입력 단부로 기능하고, 상기 제 9 스위치의 출력 단부는 상기 제 10 스위치의 입력 단부에 연결되고, 상기 제 9 스위치의 상기 출력 단부와 상기 제 10 스위치의 상기 입력 단부의 연결점은 상기 제 3 스위칭 브랜치의 상기 제 2 출력 단부로 기능하고, 상기 제 10 스위치의 출력 단부는 상기 제 3 스위칭 브랜치의 상기 제 1 출력 단부로 기능하고, 상기 제 9 스위치의 제어 단부는 상기 제 3 스위칭 브랜치의 상기 제 1 제어 단부로 기능하고, 상기 제 10 스위치의 제어 단부는 상기 제 3 스위칭 브랜치의 상기 제 2 제어 단부로 기능하고;
상기 제 4 스위칭 브랜치는 제 11 스위치 및 제 12 스위치를 포함하고, 상기 제 11 스위치의 입력 단부는 제 4 스위칭 브랜치의 상기 입력 단부로 기능하고, 상기 제 11 스위치의 출력 단부는 상기 제 12 스위치의 입력 단부에 연결되고, 상기 제 11 스위치의 상기 출력 단부와 상기 제 12 스위치의 상기 입력 단부의 연결점은 상기 제 4 스위칭 브랜치의 상기 제 2 출력 단부로 기능하고, 상기 제 12 스위치의 출력 단부는 상기 제 4 스위칭 브랜치의 상기 제 1 출력 단부로 기능하고, 상기 제 11 스위치의 제어 단부는 상기 제 4 스위칭 브랜치의 상기 제 1 제어 단부로 기능하고, 상기 제 12 스위치의 제어 단부는 상기 제 4 스위칭 브랜치의 상기 제 2 제어 단부로 기능하는,
확성기용 전류 검출 회로. - 제 12 항 또는 제 13 항에 있어서,
상기 클록 제어 회로는 제 2 샘플링 클록, 제 1 카운터, 제 2 카운터 및 제 3 카운터를 포함하고,
상기 제 2 샘플링 클록의 출력 단부는 상기 클록 제어 회로의 상기 출력 단부로 기능하고, 상기 제 2 샘플링 클록의 제 1 입력 단부는 상기 제 1 카운터에 연결되고, 상기 제 2 샘플링 클록의 제 2 입력 단부는 상기 제 2 카운터에 연결되고, 상기 제 2 샘플링 클록의 제 3 입력 단부는 상기 제 3 카운터에 연결되는,
확성기용 전류 검출 회로. - 제 12 항 또는 제 13 항에 있어서,
상기 변환 회로는 적분 차동 아날로그-디지털 변환기인,
확성기용 전류 검출 회로. - 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 제 1 검출 저항기 및 상기 제 2 검출 저항기는 동일한 저항 값을 갖는,
확성기용 전류 검출 회로. - 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 샘플링 클록의 주파수는 상기 출력단(VOP)의 전위와 상기 출력단(VON)의 전위의 펄스폭 변조 주파수의 256배인,
확성기용 전류 검출 회로. - 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
캐스케이드된 적분기 콤(CIC) 필터를 더 포함하고, 상기 CIC 필터는 상기 처리 회로에 의해 출력된 신호를 변환하여, 샘플링된 전압 값을 획득하고, 상기 샘플링된 전압 값에 기초하여 상기 확성기 상의 전류 값을 계산하도록 구성되는,
확성기용 전류 검출 회로.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910035711.5A CN109546979B (zh) | 2019-01-15 | 2019-01-15 | 一种喇叭的电流检测电路 |
| CN201910035468.7A CN109546978B (zh) | 2019-01-15 | 2019-01-15 | 一种喇叭的电流检测电路 |
| CN201910035711.5 | 2019-01-15 | ||
| CN201910035468.7 | 2019-01-15 | ||
| PCT/CN2020/071720 WO2020147672A1 (zh) | 2019-01-15 | 2020-01-13 | 一种喇叭的电流检测电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210114990A KR20210114990A (ko) | 2021-09-24 |
| KR102577482B1 true KR102577482B1 (ko) | 2023-09-12 |
Family
ID=71614387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217025609A KR102577482B1 (ko) | 2019-01-15 | 2020-01-13 | 확성기용 전류 검출 회로 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11698393B2 (ko) |
| KR (1) | KR102577482B1 (ko) |
| WO (1) | WO2020147672A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114137282B (zh) * | 2021-11-26 | 2022-12-16 | 珠海格力电器股份有限公司 | 一种采样电路及芯片、采样与拟合方法、存储介质、设备 |
| CN116761115B (zh) * | 2023-08-11 | 2023-12-12 | 上海海栎创科技股份有限公司 | 一种低成本高效能的放音电源控制电路及控制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130223649A1 (en) | 2012-02-28 | 2013-08-29 | Qualcomm Incorporated | Load current sensing |
| CN106851474A (zh) | 2015-12-07 | 2017-06-13 | 意法半导体股份有限公司 | 包括用于读取由放大器向负载供应的电流的电路的d类音频放大器以及对应的读取方法 |
| US20180351547A1 (en) | 2017-05-31 | 2018-12-06 | Texas Instruments Incorporated | Ground switching for speaker current sense |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259618B2 (en) * | 2005-08-25 | 2007-08-21 | D2Audio Corporation | Systems and methods for load detection and correction in a digital amplifier |
| EP2284992B1 (en) * | 2009-07-15 | 2013-01-02 | Nxp B.V. | Current sensing |
| TWI449437B (zh) * | 2010-12-06 | 2014-08-11 | Richtek Technology Corp | 聲音輸出裝置的驅動電路 |
| JP5731993B2 (ja) * | 2012-01-26 | 2015-06-10 | 株式会社東芝 | 電力増幅装置およびオーディオシステム |
| US11041890B2 (en) * | 2017-10-20 | 2021-06-22 | Synaptics Incorporated | Current measurement at a switching amplifier output |
| CN108321773B (zh) * | 2018-02-07 | 2019-07-30 | 上海艾为电子技术股份有限公司 | 检测电路及应用其的电子装置 |
| CN209184564U (zh) * | 2019-01-15 | 2019-07-30 | 上海艾为电子技术股份有限公司 | 一种喇叭的电流检测电路 |
| CN109546979B (zh) * | 2019-01-15 | 2023-09-19 | 上海艾为电子技术股份有限公司 | 一种喇叭的电流检测电路 |
| CN109546978B (zh) * | 2019-01-15 | 2023-09-19 | 上海艾为电子技术股份有限公司 | 一种喇叭的电流检测电路 |
| CN209184565U (zh) * | 2019-01-15 | 2019-07-30 | 上海艾为电子技术股份有限公司 | 一种喇叭的电流检测电路 |
-
2020
- 2020-01-13 US US17/423,346 patent/US11698393B2/en active Active
- 2020-01-13 WO PCT/CN2020/071720 patent/WO2020147672A1/zh active Application Filing
- 2020-01-13 KR KR1020217025609A patent/KR102577482B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130223649A1 (en) | 2012-02-28 | 2013-08-29 | Qualcomm Incorporated | Load current sensing |
| CN106851474A (zh) | 2015-12-07 | 2017-06-13 | 意法半导体股份有限公司 | 包括用于读取由放大器向负载供应的电流的电路的d类音频放大器以及对应的读取方法 |
| US20180351547A1 (en) | 2017-05-31 | 2018-12-06 | Texas Instruments Incorporated | Ground switching for speaker current sense |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220082592A1 (en) | 2022-03-17 |
| US11698393B2 (en) | 2023-07-11 |
| KR20210114990A (ko) | 2021-09-24 |
| WO2020147672A1 (zh) | 2020-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6498531B1 (en) | Digital class-D audio amplifier | |
| KR102577482B1 (ko) | 확성기용 전류 검출 회로 | |
| JP2005102146A (ja) | 増幅器及びそれを用いた高周波電力増幅器 | |
| ATE527746T1 (de) | Schaltbares netzgerät | |
| CN100508372C (zh) | 丁类放大器 | |
| CN109546978B (zh) | 一种喇叭的电流检测电路 | |
| US11750157B2 (en) | Common-mode leakage error calibration for current sensing in a Class-D stage using a pilot tone | |
| CN113016138B (zh) | 被斩断三角波pwm量化器和具有可控的模拟增益和可校准影响特性的多个非理想的增益的量化器的pwm调制器 | |
| CN1694356B (zh) | 用于自激振荡差分反馈d-级放大器的方法和装置 | |
| US11968503B2 (en) | Current detection circuit, chip, and current detection method used for speaker protection | |
| CN109495078A (zh) | 一种基准电压生成电路及开关电源 | |
| CN110011624B (zh) | 高集成度复合类型音频功率放大电路结构 | |
| JPH09135131A (ja) | 可変利得増幅器 | |
| CN109546979B (zh) | 一种喇叭的电流检测电路 | |
| US20170085251A1 (en) | Preamplifier | |
| CN209184565U (zh) | 一种喇叭的电流检测电路 | |
| CN110972044A (zh) | 扬声器控制电路及音频播放装置 | |
| US9219451B2 (en) | Operational amplifier circuit | |
| JP3413281B2 (ja) | 電力増幅回路 | |
| US9825600B2 (en) | Class D amplifier and electronic devices including the same | |
| US10469042B1 (en) | Audio amplifier circuit | |
| US20230208372A1 (en) | Sample-and-hold amplifier | |
| JPS61251214A (ja) | 電源回路 | |
| CN203457115U (zh) | 静音启动d类放大器 | |
| CN118104129A (zh) | 多电平脉宽调制系统中的共模补偿 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |