KR102577045B1 - 신호복원장치와 이를 포함하는 표시장치 - Google Patents

신호복원장치와 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR102577045B1
KR102577045B1 KR1020180173331A KR20180173331A KR102577045B1 KR 102577045 B1 KR102577045 B1 KR 102577045B1 KR 1020180173331 A KR1020180173331 A KR 1020180173331A KR 20180173331 A KR20180173331 A KR 20180173331A KR 102577045 B1 KR102577045 B1 KR 102577045B1
Authority
KR
South Korea
Prior art keywords
pulse
reference pulse
input
signal
previous reference
Prior art date
Application number
KR1020180173331A
Other languages
English (en)
Other versions
KR20200082597A (ko
Inventor
이임근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180173331A priority Critical patent/KR102577045B1/ko
Publication of KR20200082597A publication Critical patent/KR20200082597A/ko
Application granted granted Critical
Publication of KR102577045B1 publication Critical patent/KR102577045B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 목적은, 호스트 시스템으로부터 인가 받은 비정상적인 신호를 복원하는 신호복원장치와 이를 포함하는 표시장치를 제공하는 것이다.
이에 본 발명은 N 개의 입력펄스(IP)와 1 개의 이전 참조펄스(CP')를 저장하는 펄스 저장부를 포함하는 신호 복원부를 포함하고, 상기 신호 복원부는, 상기 N 개의 입력펄스(IP)가 모두 동일하고 상기 이전 참조펄스(CP')의 가변영역 범위 안에 있을 때, 상기 N 개의 입력펄스(IP) 중 1개의 입력펄스(IP)를 출력하고 이를 상기 이전 참조펄스(CP')로 갱신 저장하며, 상기 N 개의 입력펄스(IP) 중 적어도 하나 이상이 나머지와 동일하지 않거나, 상기 이전 참조펄스(CP')의 가변영역 범위 안에 있지 않을 때, 상기 이전 참조펄스(CP')를 출력하는 표시장치를 제공한다.

Description

신호복원장치와 이를 포함하는 표시장치 {SIGNAL RECOVERING APPARATUS AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시장치에 관한 것으로, 특히 호스트 시스템으로부터 입력 받은 이상 신호를 복원하는 신호복원장치와 이를 포함하는 표시장치에 관한 것이다.
최근 사회에서 유통되는 대량의 유용한 정보를 정확하고 선명하게 표현하기 위하여 다양한 표시장치에 대한 요구가 나날이 증가하고 있다. 이러한 요구에 부응하여 액정 표시장치(Liquid Crystal Display : LCD), 플라즈마 표시장치(Plasma Display Panel : PDP), 전계방출 표시장치(Field Emission Display : FED), 유기발광 다이오드 표시장치(Organic Light Emitting Display : OLED)와 같은 여러 가지 평판 표시장치(Flat Panel Display)가 개발되었고, 이들 평판 표시장치는 기존의 브라운관(Cathode Ray Tube : CRT)과 대비하여 얇고, 가벼우며, 소비전력이 적은 장점을 가지고 있어 기존의 브라운관을 빠르게 대체하고 있다.
표시장치는 영상을 표시하는 표시패널과 이를 구동하는 표시패널 구동회로를 포함하고, 표시패널 구동회로는 PC, 스마트폰 또는 셋탑박스 등과 같이 표시장치 외부의 호스트 시스템으로부터 인가 받은 신호에 응답하여 표시패널을 제어할 수 있는 신호를 생성한다. 표시패널 구동회로에서 생성한 제어신호에 따라 표시패널이 구동되어 영상을 표시할 수 있게 된다.
그러나 호스트 시스템으로부터 인가 받은 신호에 오류가 발생하거나 노이즈 등으로 인하여 변형이 생기면, 표시장치에 가로줄이 표시되거나 깜빡이는 현상이 나타나는 등 오작동이 일어날 수 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로, 호스트 시스템으로부터 인가 받은 비정상적인 신호를 복원하는 신호복원장치와 이를 포함하는 표시장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명은, N 개의 입력펄스(IP)와 1 개의 이전 참조펄스(CP')를 저장하는 신호 복원부를 포함하고, 상기 신호 복원부는, 상기 N 개의 입력펄스(IP)가 모두 동일하고 상기 이전 참조펄스(CP')의 가변영역 범위 안에 있을 때, 상기 N 개의 입력펄스(IP) 중 1개의 입력펄스(IP)를 출력하고 이를 상기 이전 참조펄스(CP')로 갱신 저장하며, 상기 N 개의 입력펄스(IP) 중 적어도 하나 이상이 나머지와 동일하지 않거나, 상기 이전 참조펄스(CP')의 가변영역 범위 안에 있지 않을 때, 상기 이전 참조펄스(CP')를 출력하는 표시장치를 제공한다.
그리고, 상기 신호 복원부는 펄스 저장부, 입력펄스 비교부, 참조펄스 비교부를 포함하고, 상기 펄스 저장부는, 상기 N 개의 입력펄스(IP)와 상기 1 개의 이전 참조펄스(CP')를 저장하고, 상기 입력펄스 비교부는, 상기 N 개의 입력펄스(IP)가 모두 동일하면 이중 1개의 입력펄스(IP)를 현재 참조펄스(CP)로 설정하여 상기 참조펄스 비교부로 전송하고, 그렇지 않으면 상기 이전 참조펄스(CP')를 현재 참조펄스(CP)로 설정하여 참조펄스 비교부로 전송하며, 상기 참조펄스 비교부는, 상기 입력펄스 비교부로부터 전송받은 현재 참조펄스(CP)가 상기 이전 참조펄스(CP')의 가변영역 범위 안에 있으면 이를 출력하고 상기 이전 참조펄스(CP')로 갱신 저장하며, 그렇지 않으면 상기 이전 참조펄스(CP')를 출력하는 표시장치를 제공한다.
그리고, 상기 입력펄스(IP)와 상기 이전 참조펄스(CP')는 타이밍 신호의 1 주기 동안의 펄스이고, 상기 입력펄스(IP)들 간의 주파수와 듀티비가 동일하면 상기 입력펄스(IP) 들을 동일하게 판단하는 표시장치를 제공한다.
그리고, 상기 타이밍 신호는 데이터 인에이블 신호(DE)인 표시장치를 제공한다.
그리고, 상기 펄스 저장부에 저장되는 상기 입력펄스(IP)의 개수(N)는 3개인 표시장치를 제공한다.
그리고 상기 이전 참조펄스(CP')의 가변영역 범위는 상기 이전 참조펄스(CP')의 주파수 또는 듀티비를 변경하여 정의되는 표시장치를 제공한다.
그리고, 호스트 시스템으로부터 영상 신호(DA)와 타이밍 신호를 수신 받는 메인링크 수신부를 포함하는 신호 수신부와; 상기 타이밍 신호에 따라 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성하는 제어신호 발생부와; 상기 신호 복원부를 포함하는 타이밍 제어부를 포함하는 표시장치를 제공한다.
그리고, 게이트 라인 및 데이터 라인을 포함하고, 상기 게이트 라인 및 데이터 라인이 교차하면서 다수의 화소영역을 정의하며, 상기 게이트 라인 및 데이터 라인이 교차하는 지점에 위치한 박막 트랜지스터를 포함하는 표시패널과; 상기 타이밍 제어부; 상기 표시패널에 게이트 신호를 공급하는 게이트 구동부; 상기 표시패널에 데이터 신호를 공급하는 데이터 구동부를 포함하는 표시장치를 제공한다.
본 발명의 다른 실시 예는, 신호 복원부가 최근에 전송된 입력펄스(NIP)와 그 이전에 전송된 N-1개의 입력펄스(OIP)를 비교하는 단계와; 상기 최근에 전송된 입력펄스(NIP)와 상기 그 이전에 전송된 N-1개의 입력펄스(OIP)가 모두 동일하고, 상기 최근에 전송된 입력펄스(NIP)가 이전 참조펄스(CP')의 가변영역 범위 안에 있을 때, 상기 최근에 전송된 입력펄스(NIP)를 출력하고 상기 이전 참조펄스(CP')로 갱신 저장하는 단계와; 상기 최근에 전송된 입력펄스(NIP)와 상기 그 이전에 전송된 N-1개의 입력펄스(IP) 중 적어도 하나 이상이 나머지와 동일하지 않거나, 상기 최근에 전송된 입력펄스(NIP)가 상기 이전 참조펄스(CP')의 가변영역 범위 안에 있지 않을 때, 상기 이전 참조펄스(CP')를 출력하는 단계를 포함하는 표시장치의 구동방법을 제공한다.
그리고, 상기 입력펄스(NIP, OIP)와 상기 이전 참조펄스(CP')는 각각 타이밍 신호의 1 주기 동안의 펄스이고, 상기 입력펄스(NIP, OIP) 간의 주파수와 듀티비가 동일하면 상기 입력펄스(NIP, OIP)들을 동일하게 판단하는 표시장치의 구동방법을 제공한다.
그리고, 상기 이전 참조펄스(CP')의 가변영역 범위는 상기 이전 참조펄스(CP')의 주파수 또는 듀티비를 변경하여 정의되는 표시장치의 구동방법을 제공한다.
이상 설명한 바와 같이 본 발명의 표시장치는, 호스트 시스템으로부터 비정상적인 신호를 입력 받아도, 타이밍 제어부에 포함된 신호 복원부가 정상적인 신호로 복원할 수 있다. 따라서 표시장치에 가로줄이 표시되거나 깜빡이는 현상이 나타나는 등의 오작동을 방지할 수 있는 효과를 가진다.
도 1은 본 발명의 표시장치의 구성을 나타낸 도면이다.
도 2는 본 발명의 타이밍 제어부와 이에 포함되는 신호 복원부를 나타낸 도면이다.
도 3a는 정상적인 타이밍 신호가 입력되었을 때 신호 복원부에서 출력되는 파형을 나타낸 도면이고, 도 3b 내지 도 3d는 비정상적인 타이밍 신호가 입력되었을 때 신호 복원부에서 출력되는 파형을 나타낸 도면이다.
도 4a 내지 도 4d는 정상적인 타이밍 신호의 가변영역 범위 안의 신호가 입력되었을 때 신호 복원부에서 출력되는 파형을 나타낸 도면이다.
이하, 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다.
도 1은 본 발명의 표시장치의 구성을 나타낸 도면이다.
본 발명의 표시장치는 표시패널(100)과 타이밍 제어부(200), 게이트 구동부(300), 데이터 구동부(400)를 포함할 수 있다.
본 발명의 표시패널(100)은 액정 표시패널 또는 유기발광 다이오드 표시패널일 수 있으나, 이에 한정하지 않고 박막 트랜지스터에 흐르는 전류에 의해 투과되는 빛의 양을 조절할 수 있는 다른 종류의 표시패널일 수 있다.
표시패널(100)은 화소들이 매트릭스 형태로 이루어져 영상을 표시할 수 있고, 표시패널(100)의 제 1 기판에는 소정 간격 이격하여 평행하게 구성된 다수의 게이트 라인(GL)과, 게이트 라인(GL)과 교차하여 화소영역(P)을 정의하는 데이터 라인(DL)을 포함할 수 있다.
다수의 화소영역(P)은 색상을 표시하기 위해, 적색, 녹색, 청색을 표시하는 화소를 포함할 수 있다. 적색, 녹색, 청색을 표시하는 화소는 게이트 라인(GL)이 배치된 행 방향 또는 데이터 라인(DL)이 배치된 열 방향을 따라 교대로 배치될 수 있으며, 서로 연속하는 적색, 녹색, 청색을 표시하는 화소들을 묶어 영상 표시의 단위가 될 수 있다.
게이트 라인(GL)과 데이터 라인(DL)의 교차지점에는 데이터 신호에 따라 빛의 투과량을 조절하는 스위칭 트랜지스터(STr)와, 다음 프레임까지 데이터 신호 전압을 유지하는 스토리지 커패시터(Cst)가 형성될 수 있다. 그리고, 영상이 표시되는 화소영역(P)의 액정층 또는 유기발광층 사이에 화소전극(미도시)과 공통전극(미도시)이 형성될 수 있고, 화소전극은 스위칭 트랜지스터(STr)의 드레인 전극과 연결될 수 있다.
게이트 라인(GL)을 통해 스위칭 트랜지스터(STr)를 턴-온(turn on) 시키는 게이트 신호가 인가된 후, 데이터 라인(DL)을 통해 영상 신호인 데이터 신호가 스위칭 트랜지스터(STr)에 인가되면, 스위칭 트랜지스터(STr)와 연결된 화소전극에 데이터 신호의 전압이 인가된다. 공통전극에는 공통전압(Vcom)이 인가되어 화소전극과 공통전극 사이에 전계가 발생하고, 전계의 크기에 따라 액정표시장치의 액정분자의 배열이 변하거나, 유기발광 다이오드 표시장치의 유기발광층에서 엑시톤(exciton)이 기저 상태로 떨어질 때 발생하는 에너지의 양이 변할 수 있으며, 이에 따라 빛의 투과량 또는 발광량이 결정될 수 있다.
또한, 표시패널(100)의 제 2 기판에는 블랙 매트릭스(미도시), 컬러필터(미도시) 등이 형성될 수 있다. 블랙 매트릭스는 화소영역(P)의 경계마다 형성되어, 화소전극 주변에서의 빛샘을 억제하고 화소 간의 색 분리를 통해 색 순도를 높이며 외부 반사광을 줄여 명암비를 높일 수 있다.
블랙 매트릭스 사이에는 색상을 표시하기 위해 컬러필터가 형성될 수 있다. 액정 표시장치의 백라이트에서 발광한 빛, 유기발광 다이오드 표시장치의 유기발광층에서 발광한 적색, 녹색, 청색 또는 백색의 빛이 컬러필터를 통과함으로써 색상을 표시할 수 있게 된다.
컬러필터는 적색, 녹색, 청색의 안료를 포함하는 컬러필터 패턴을 형성하여, 액정 표시장치의 백라이트 또는 유기발광 다이오드 표시장치의 유기발광층으로부터 나온 백색광이 적색, 녹색, 청색의 컬러필터를 통과함으로써 색상을 표시할 수 있다. 또한, 유기발광층을 적색, 녹색, 청색을 각각 발광하는 물질로 형성하고, 화소영역에 이와 동일한 색의 안료를 포함하는 컬러필터 패턴을 형성하여, 각각의 유기발광층에서 발광한 빛이 동일한 색상을 가지는 컬러필터를 통과하도록 함으로써 외부 명암 대비비(Ambient Contrast Ratio : ACR)를 향상 시킬 수 있다.
표시패널(100)은 화소영역(P)이 배치되는 표시영역과, 표시영역의 둘레를 따라 배치되며 표시패널 구동부 또는 신호 라인을 포함하는 비표시영역을 포함할 수 있다.
표시패널이 액정 표시패널인 경우 자체적으로 발광할 수 없으므로, 별도로 빛을 공급해주는 장치인 백라이트 유닛을 포함할 수 있다.
백라이트 유닛은 광원과 이를 구동하는 백라이트 드라이버, 도광판, 반사판, 광학시트를 포함할 수 있다. 냉음극 형광램프(CCFL), 외부전극 형광램프(EEFL), 발광 다이오드(LED)가 이용될 수 있으며, 이외에도 기타 빛을 액정 표시패널로 공급할 수 있는 장치를 모두 이용할 수 있다.
도광판은 광원에서 발광한 빛을 액정 표시패널의 전면으로 입사시키기 위하여 배치되며, 광원으로부터 입사된 빛이 전반사에 의해 도광판 내부를 진행하면서 골고루 퍼져 액정 표시패널에 제공될 수 있다.
반사판은 도광판의 하부에 위치하며, 도광판의 배면을 통과한 빛을 액정 표시패널 쪽으로 반사시킴으로써, 액정 표시패널로 입사되는 빛의 양을 증가시킬 수 있다.
광학시트는 확산시트와 프리즘시트, 보호시트를 포함하며 도광판의 상부에 위치하고, 도광판을 통과한 빛을 확산 또는 집광하여 균일하게 액정 표시패널로 출사시킬 수 있다.
타이밍 제어부(200)는 호스트 시스템(500)으로부터 영상 신호(DA), 클럭 신호(CLK), 타이밍 신호인 수평동기 신호(HSYNC), 수직동기 신호(VSYNC), 데이터 인에이블 신호(DE)를 입력 받을 수 있다.
타이밍 제어부(200)는 호스트 시스템(500)으로부터 입력 받은 타이밍 신호(HSYNC, VSYNC, DE)를 이용하여, 게이트 구동부(300)의 동작을 제어하는 게이트 제어신호(GCS)와 데이터 구동부(400)의 동작을 제어하는 데이터 제어신호(DCS)를 생성한 후, 게이트 구동부(300) 및 데이터 구동부(400)로 각각 공급할 수 있다. 게이트 구동부(300) 및 데이터 구동부(400)는 타이밍 제어부(200)로부터 공급받은 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)에 따라 영상 신호인 데이터 신호를 표시패널(100)로 공급하여 영상을 표시할 수 있게 한다.
게이트 제어신호(GCS)를 생성하는데 이용되는 데이터 인에이블 신호(DE)는 표시패널(100)의 수직 해상도(게이트 라인의 개수) 만큼의 프레임당 클럭수를 가질 수 있다.
이때 호스트 시스템(500)에서 타이밍 제어부(200)로 전송된 데이터 인에이블 신호(DE)에 오류가 발생하거나 노이즈로 인해 변형이 발생하게 되면, 수직 해상도 보다 작거나 큰 프레임당 클럭수를 가진 비정상적인 데이터 인에이블 신호(DE)가 입력될 수 있다. 이에 따라 데이터 인에이블 신호(DE)를 기초로 생성되는 게이트 제어신호(GCS) 또한 비정상적인 상태를 갖게 되고, 게이트 구동부(300)에서의 게이트 신호 출력에 이상이 발생하여 표시패널(100)의 영상 표시에 문제가 발생할 수 있게 된다.
비정상적인 데이터 인에이블 신호(DE)가 입력되어도 이를 정상적으로 복원하기 위해, 타이밍 제어부(200)에 신호복원장치가 포함될 수 있으며 이에 대해서는 후술하여 상세하게 설명한다.
게이트 구동부(300)는 게이트 라인(GL)의 개수 만큼의 스테이지를 갖는 쉬프트 레지스터를 포함할 수 있고, 쉬프트 레지스터에 포함되는 스테이지는 이전 단계의 스테이지와 종속적으로 연결될 수 있다.
게이트 구동부(300)는 게이트 라인(GL)에 스위칭 트랜지스터(STr)를 턴-온(turn on) 시키는 게이트 하이 신호(VGH) 또는 스위칭 트랜지스터(STr)를 턴-오프(turn off) 시키는 게이트 로우 신호(VGL) 등의 게이트 신호를 생성하여 표시패널(100)에 공급할 수 있다.
타이밍 제어부(200)로부터 공급받은 게이트 제어신호(GCS) 중 게이트 스타트 펄스신호(GSP)는 게이트 신호의 생성 시점을 지정하고, 게이트 출력 인에이블 신호(GOE)는 게이트 신호의 출력 시점을 지정하며, 게이트 쉬프트 클럭신호(GSC)는 게이트 라인(GL)에 순차적으로 게이트 신호를 인가할 수 있게 한다.
게이트 구동부(300)는 게이트 스타트 펄스신호(GSP)를 게이트 쉬프트 클럭신호(GSC)에 따라 쉬프트 레지스터의 다음 단계의 스테이지로 쉬프트시켜, 게이트 라인(GL)에 스위칭 트랜지스터(STr)를 턴-온(turn on) 시키는 게이트 하이 신호(VGH)를 순차적으로 공급할 수 있다. 그리고 게이트 하이 신호(VGH)가 공급되지 않는 나머지 기간 동안에는 게이트 라인(GL)에 스위칭 트랜지스터(STr)를 턴-오프(turn off) 시키는 게이트 로우 신호(VGL)를 공급할 수 있다.
게이트 구동부(300)는 표시패널(100) 안의 비표시영역에 형성되는 게이트 인 패널(gate in panel : GIP) 구조일 수 있으나, 이에 한정하지는 않는다.
데이터 구동부(400)는 소스 드라이버 IC를 포함할 수 있다. 소스 드라이버 IC는 타이밍 제어부(200)로부터 데이터 제어신호(DCS)와 영상 데이터(DA)를 수신하여, 표시패널에 1 수평 라인 단위로 데이터 신호를 출력할 수 있다.
타이밍 제어부(200)로부터 공급받은 데이터 제어신호(DCS) 중 소스 스타트 펄스신호(SSP)는 데이터 신호의 생성 시점을 지정하고, 소스 출력 인에이블 신호(SOE)는 데이터 신호의 출력 시점을 지정하며, 소스 쉬프트 클럭신호(SSC)는 데이터 라인(DL)에 순차적으로 게이트 신호를 인가할 수 있게 한다.
데이터 구동부(400)는 소스 스타트 펄스신호(SSP)를 소스 쉬프트 클럭신호(SSC)에 따라 쉬프트 시켜 샘플링 신호를 발생할 수 있다. 그리고 데이터 구동부(400)는 영상 데이터(DA)를 샘플링 신호에 따라 래치하여 데이터 신호로 변경한 후, 소스 출력 인에이블 신호(SOE)에 응답하여 표시패널(100)의 수평 라인 단위로 데이터 신호를 데이터 라인(DL)에 공급할 수 있다.
도 2는 본 발명의 타이밍 제어부와 이에 포함되는 신호 복원부를 나타낸 도면이다.
호스트 시스템(500)과 타이밍 제어부(200) 간에 신호를 전송하기 위한 인터페이스는 임베디드 디스플레이포트(embedded Display Port, 이하 'eDP'라 칭함) 방식에 의해 이루어질 수 있으나, 이에 한정하지 않고 모든 인터페이스 방식을 이용할 수 있다.
eDP 인터페이스를 사용한 표시장치는 소스장치와 싱크장치를 포함한다. 소스장치는 영상 신호와 타이밍 신호, 환경설정 정보를 전송하며 본 발명에 있어서 호스트 시스템(500)에 해당될 수 있다. 싱크장치는 소스장치에서 송신한 신호를 수신하며 표시장치의 타이밍 제어부(200)에 해당될 수 있다.
소스장치인 호스트 시스템(500)은 신호 송신부(510)를 포함할 수 있으며, 신호 송신부(510)는 영상 신호(DA)와 수평동기 신호(HSYNC), 수직동기 신호(VSYNC), 데이터 인에이블 신호(DE) 등의 타이밍 신호를 표시장치의 타이밍 제어부(200)로 전송하는 메인링크 송신부(MTx)와, eDP 인터페이스의 환경 설정을 위한 정보인 DPCD(Display Port Configuration Data)를 전송하는 보조채널 송신부(ATx)를 포함할 수 있다.
싱크장치인 타이밍 제어부(200)는 신호 수신부(210)를 포함할 수 있으며, 신호 수신부(210)는 영상 신호(DA)와 타이밍 신호(HSYNC, VSYNC, DE)를 수신 받는 메인링크 수신부(MRx)와, DPCD를 수신 받는 보조채널 수신부(ARx)를 포함할 수 있다.
타이밍 제어부(200)는 신호 수신부(210)로부터 전송 받은 타이밍 신호(HSYNC, VSYNC, DE)를 이용하여, 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성하는 제어신호 발생부(220)를 포함할 수 있다.
그리고 본 발명의 타이밍 제어부(200)는 신호 수신부(210)와 제어신호 발생부(220) 사이에 신호 복원부(230)를 포함하여, 호스트 시스템(500)의 신호 송신부(510)에서 전송한 타이밍 신호(HSYNC, VSYNC, DE)에 오류가 발생하더라도 정상적인 타이밍 신호(HSYNC, VSYNC, DE)로 복원할 수 있다.
신호 복원부(230)는 타이밍 신호(HSYNC, VSYNC, DE)의 1주기 동안의 펄스에 대한 정보를 저장하는 펄스 저장부(231)와 저장된 펄스를 비교하기 위한 입력펄스 비교부(232) 및 참조펄스 비교부(233)를 포함할 수 있다.
펄스 저장부(231)에는 타이밍 신호(HSYNC, VSYNC, DE)의 1주기 동안의 펄스의 주파수 및 듀티비, 진폭 등과 같은 정보를 저장할 수 있다. 그리고 펄스 저장부(231)는 호스트 시스템(500)의 신호 송신부(510)로부터 전송 받은 타이밍 신호(HSYNC, VSYNC, DE)의 1주기 동안의 펄스(IP, 이하'입력펄스'라고 칭함)에 대한 정보를 각각 N개씩 저장할 수 있고, 신호를 복원하기 위해 참조하는 1주기 동안의 펄스(CP', 이하'이전 참조펄스'라고 칭함)에 대한 정보를 1개 이상 저장할 수 있다.
입력펄스 비교부(232)는 펄스 저장부(231)에 저장된 N개의 입력펄스(IP)가 모두 동일한지 비교할 수 있다. 입력펄스(IP)가 동일한지 비교하는 방법은 입력펄스(IP)의 주파수와 듀티비가 동일한지 비교하는 방법일 수 있다. 이는 1개 이상의 입력펄스(IP)의 주파수 또는 듀티비가 정상적인 게이트 제어신호(GCS) 또는 데이터 제어신호(DCS)를 생성하기 위한 입력펄스의 주파수 또는 듀티비와 동일하지 않으면, 게이트 신호 출력 또는 데이터 신호 출력 타이밍이 어긋나 표시되는 영상이 라인 별로 동기 되지 않는 문제가 발생할 수 있기 때문이다.
참조펄스 비교부(233)는 가장 최근에 전송된 입력펄스(IP)가 이전 참조펄스(CP')의 가변영역 범위 안에 있는지 비교할 수 있다. 가변영역의 범위 안에 있으면 가장 최근에 전송된 입력펄스(IP)를 출력하고, 그렇지 않으면 펄스 저장부(231)에 저장된 이전 참조펄스(CP')를 출력한다.
이전 참조펄스(CP')는 게이트 제어신호(GCS) 또는 데이터 제어신호(DCS)를 정상적으로 생성하기 위한 입력펄스(IP)를 저장한 것이다. 그리고 표시장치를 사용하는 중에 프레임 주파수를 변경하거나 전력소모를 방지하기 위하여 입력펄스(IP)의 주파수 또는 듀티비를 변경할 수 있으므로, 변경된 주파수 또는 듀티비를 갖는 입력펄스(IP)를 정상적인 펄스로 인식하기 위해서 이전 참조펄스(CP')의 주파수 또는 듀티비의 가변영역 범위를 설정할 수 있다.
신호 복원부(230)에서 비정상적인 타이밍 신호를 복원하는 방식에 대해 설명하면, 우선 펄스 저장부(231)는 호스트 시스템(500)의 신호 송신부(510)로부터 전송 받은 타이밍 신호(HSYNC, VSYNC, DE)를 주기별로 나누며, 나누어진 1주기 동안의 펄스인 입력펄스(IP)의 주파수와 듀티비 등의 정보를 전송된 순서대로 저장한다.
입력펄스 비교부(232)는 펄스 저장부(231)에 저장된 N개의 입력펄스(IP)가 모두 동일한지 비교한다. 이는 N개의 입력펄스(IP) 중 적어도 하나 이상이 있으면 비정상적인 입력펄스가 전송된 것으로 판단하여 미리 저장된 정상적인 입력펄스인 이전 참조펄스(CP')를 출력하기 위해서이다.
N개의 입력펄스(IP)가 모두 동일하면, 입력펄스 비교부(232)는 가장 마지막으로 전송되어 저장된 입력펄스(IP)를 현재의 참조펄스(CP)로 설정하여 참조펄스 비교부(233)에 전송한다. 참조펄스 비교부(233)는 입력펄스 비교부(232)로부터 전송 받은 입력펄스(IP)인 현재의 참조펄스(CP)의 주파수 및 듀티비가 펄스 저장부(231) 저장된 이전 참조펄스(CP')의 가변영역 범위 안에 있는지 비교한다. 이는 표시장치 사용중에 있어서 주파수 및 듀티비를 변경했는지, 아니면 비정상적인 입력펄스가 전송되었는지 판단하여 이에 맞는 타이밍 신호의 펄스를 출력해야 하기 때문이다.
참조펄스 비교부(233)에 전송된 입력펄스(IP)인 현재의 참조펄스(CP)가 이전 참조펄스(CP')의 가변영역 범위 안에 있으면, 참조펄스 비교부(233)는 상기 입력펄스(IP)를 출력한 후 펄스 저장부(231)는 이를 이전 참조펄스(CP')로 갱신 저장한다. 그러나 참조펄스 비교부(233)에 전송된 현재의 참조펄스(CP)가 이전 참조펄스(CP')의 가변영역 범위 안에 있지 않으면, 참조펄스 비교부(233)는 이전 참조펄스(CP')를 출력하기만 한다.
그리고 펄스 저장부(231)에 저장된 N개의 입력펄스(IP) 중 적어도 하나 이상이 나머지와 동일하지 않을 경우, 입력펄스 비교부(232)는 이전 참조펄스(CP')를 참조펄스 비교부(233)로 전송한다. 참조펄스 비교부(233)가 전송 받은 이전 참조펄스(CP')는 펄스 저장부(231)에 저장된 이전 참조펄스(CP')와 동일하므로 당연히 이전 참조펄스(CP')의 가변영역 범위 안에 있게 된다. 따라서 참조펄스 비교부(233)는 이전 참조펄스(CP')를 출력하게 된다.
이에 따라 신호 복원부(230)는 항상 정상적인 펄스를 갖는 타이밍 신호(HSYNC, VSYNC, DE)를 출력할 수 있게 된다.
신호 복원부(230)의 초기 구동 시 이전 참조펄스(CP')에 대한 정보가 저장되어 있지 않으면 입력펄스 비교부(232)와 참조펄스 비교부(233)가 동작할 수 없게 되므로, 펄스 저장부(231)는 정상적인 타이밍 신호의 입력펄스(IP)를 이전 참조펄스(CP')로 미리 저장하거나 초기화 할 수 있다.
그리고 신호 복원부(230)의 초기 구동 시 입력펄스(IP) N개를 전송 받고 나서 입력펄스 비교부(232)에서 비교하는 동작을 수행할 수 있지만, 정상적인 타이밍 신호의 입력펄스(IP) N-1개를 펄스 저장부(231)에 미리 저장하거나 초기화함으로써 입력펄스(IP) 1개를 전송 받은 후 즉시 신호 복원 동작을 수행할 수도 있다.
또한, 이전 참조펄스(CP’)를 펄스 저장부(231)에 저장하는 것으로 설명하였지만, 이에 한정하지 않고 입력펄스 비교부(232) 또는 참조펄스 비교부(233)에서 저장하여 사용될 수 있다. 이전 참조펄스(CP’)를 입력펄스 비교부(232)에 저장하는 경우라면, 펄스 저장부(231)에 저장된 N개의 입력펄스(IP) 중 적어도 하나 이상이 동일하지 않을 때, 입력펄스 비교부(232)에 저장된 이전 참조펄스(CP’)를 참조펄스 비교부(233)로 출력할 수 있다. 그리고 이전 참조펄스(CP’)를 참조펄스 비교부(233)에 저장하는 경우라면, 펄스 저장부(231)에 저장된 N개의 입력펄스(IP) 중 적어도 하나 이상이 동일하지 않을 때 입력펄스 비교부(232)는 이를 알리는 제어신호를 참조펄스 비교부(233)로 전송하고, 참조펄스 비교부(233)는 저장된 이전 참조펄스(CP’)를 제어신호 발생부(220)로 출력할 수 있다.
이하 오류가 발생한 비정상적인 타이밍 신호(HSYNC, VSYNC, DE)를 정상적인 타이밍 신호(HSYNC, VSYNC, DE)로 복원하는 방법을 예를 들어 설명한다.
도 3a는 정상적인 타이밍 신호가 입력되었을 때 신호 복원부에서 출력되는 파형을 나타낸 도면이다. 실시 예에서는 펄스 저장부(231)에 저장되는 입력펄스의 개수 N개는 3개인 경우를 예를 들어 설명하나, 이에 한정하지 않고 N개는 다른 자연수에 해당될 수 있다.
동일한 주파수와 듀티비를 가지는 정상적인 입력펄스인 제 1 내지 제 3 입력펄스(IP1, IP2, IP3)를 전송된 순서대로 펄스 저장부(231)에 저장한다. 가장 마지막으로 전송된 제 3 입력펄스(IP3)를 펄스 저장부(231)에 저장한 후, 입력펄스 비교부(232)는 펄스 저장부(231)에 저장된 제 1 내지 제 3 입력펄스(IP1, IP2, IP3)가 모두 동일한지 서로 비교한다. 그리고 제 1 내지 제 3 입력펄스(IP1, IP2, IP3)가 모두 동일하지 않을 경우 이전 참조펄스(CP')를 출력하기 위해 이전 참조펄스(CP')를 입력 받을 수 있다.
제 1 내지 제 3 입력펄스(IP1, IP2, IP3)가 모두 동일한 주파수와 듀티비를 가지므로, 입력펄스 비교부(232)는 가장 마지막으로 전송된 제 3 입력펄스(IP3)를 현재의 참조펄스(CP)로 설정하여 참조펄스 비교부(233)로 전송한다.
참조펄스 비교부(233)는 입력펄스 비교부(232)로부터 전송 받은 현재의 참조펄스(CP)가 이전 참조펄스(CP')의 가변영역의 범위 안에 있는지 비교한다. 현재의 참조펄스(CP)와 정상적인 입력펄스인 이전 참조펄스(CP')의 주파수 및 듀티비가 동일하므로 가변영역의 범위 안에 있다. 이에 따라 참조펄스 비교부(233)는 현재의 참조펄스(CP)를 출력하고, 펄스 저장부(231)는 현재의 참조펄스(CP)를 새로운 이전 참조펄스(CP')로 갱신 저장하게 된다.
도 3b 내지 도 3d는 비정상적인 타이밍 신호가 입력되었을 때 신호 복원부에서 출력되는 파형을 나타낸 도면이다. 이는 도 3a에서 제 1 내지 제 3 입력펄스(IP1, IP2, IP3)가 전송된 후, 비정상적인 입력펄스인 제 4 내지 제 6 입력펄스(IP4, IP5, IP6)가 전송되는 경우이다.
도 3b 내지 도 3d의 제 4 내지 제 6 입력펄스(IP4, IP5, IP6)는 정상적인 입력펄스인 제 1 내지 제 3 입력펄스(IP1, IP2, IP3)에 비해 주파수가 높고 듀티비가 작다. 따라서 이를 그대로 제어신호 발생부에 전송하면 비정상적인 게이트 제어신호(GCS) 또는 데이터 제어신호(DCS)를 생성할 수 있게 된다.
도 3b에서 제 4 입력펄스(IP4)가 신호 복원부(230)로 전송된 후부터 펄스 저장부(231)에는 제 2 내지 제 4 입력펄스(IP2, IP3, IP4)가 저장되어 있다. 즉, 가장 오래 전에 전송된 제 1 입력펄스(IP1)가 저장된 메모리에 가장 최근에 전송된 제 4 입력펄스(IP4)의 주파수와 듀티비 등의 정보가 갱신 저장된다.
입력펄스 비교부(232)는 펄스 저장부(231)에 저장된 제 2 내지 제 4 입력펄스(IP2, IP3, IP4)가 모두 동일한지 비교한다. 제 4 입력펄스(IP4)가 제 2 내지 제 3 입력펄스(IP2, IP3)와 동일하지 않으므로, 입력펄스 비교부(232)는 펄스 저장부(231)로부터 입력 받은 이전 참조펄스(CP')를 현재의 참조펄스(CP)로 설정하여 참조펄스 비교부(233)에 전송한다.
펄스 저장부(231)에 저장된 이전 참조펄스(CP')와 입력펄스 비교부(232)로부터 전송 받은 현재의 참조펄스(CP)가 동일하기 때문에, 현재의 참조펄스(CP)는 이전 참조펄스(CP')의 가변영역의 범위 안에 있다. 따라서 참조펄스 비교부는(233)는 입력펄스 비교부(232)로부터 전송 받은 현재의 참조펄스(CP)를 출력하게 된다. 즉, 신호 복원부(230)는 비정상적인 입력펄스인 제 4 입력펄스(IP4)를 전송 받아도 정상적인 입력펄스인 이전 참조펄스(CP')와 동일한 펄스를 출력하는 것이다.
도 3c에서 제 5 입력펄스(IP5)가 신호 복원부(230)로 전송된 후부터 펄스 저장부(231)에는 제 3 내지 제 5 입력펄스(IP3, IP4, IP5)가 저장되어 있다.
입력펄스 비교부(232)는 펄스 저장부(231)에 저장된 제 3 내지 제 5 입력펄스(IP3, IP4, IP5)가 모두 동일한지 비교한다. 제 3 입력펄스(IP3)가 제 4 내지 제 5 입력펄스(IP4, IP5)와 동일하지 않으므로, 입력펄스 비교부(232)는 펄스 저장부(231)로부터 입력 받은 이전 참조펄스(CP')를 현재의 참조펄스(CP)로 설정하여 참조펄스 비교부(233)에 전송한다.
펄스 저장부(231)에 저장된 이전 참조펄스(CP')와 입력펄스 비교부(232)로부터 전송 받은 현재의 참조펄스(CP)가 동일하기 때문에, 현재의 참조펄스(CP)는 이전 참조펄스(CP')의 가변영역의 범위 안에 있다. 따라서 참조펄스 비교부는(233)는 입력펄스 비교부(232)로부터 전송 받은 현재의 참조펄스(CP)를 출력하게 된다. 제 4 입력펄스(IP4)와 같이, 신호 복원부(230)는 비정상적인 입력펄스인 제 5 입력펄스(IP)를 전송 받아도 정상적인 입력펄스인 이전 참조펄스(CP')와 동일한 펄스를 출력하게 된다.
도 3d에서 제 6 입력펄스(IP6)가 신호 복원부(230)로 전송된 후부터 펄스 저장부(231)에는 제 4 내지 제 6 입력펄스(IP4, IP5, IP6)가 저장되어 있다.
입력펄스 비교부(232)는 펄스 저장부(231)에 저장된 제 4 내지 제 6 입력펄스(IP4, IP5, IP6)가 모두 동일한지 비교한다. 제 4 내지 제 6 입력펄스(IP4, IP5, IP6)가 모두 동일하므로, 입력펄스 비교부(232)는 가장 마지막으로 전송되어 저장된 제 6 입력펄스(IP6)를 현재의 참조펄스(CP)로 설정하여 참조펄스 비교부(233)로 전송한다.
참조펄스 비교부(233)는 입력펄스 비교부(232)로부터 전송 받은 현재의 참조펄스(CP)가 이전 참조펄스(CP')의 가변영역의 범위 안에 있는지 비교한다. 현재의 참조펄스(CP)는 정상적인 입력펄스에 비해 높은 주파수와 낮은 듀티비를 가진 비정상적인 입력펄스로 이전 참조펄스(CP')의 가변영역의 범위 안에 있지 않다. 따라서 참조펄스 비교부(233)는 현재의 참조펄스(CP)가 아닌 이전 참조펄스(CP')를 출력하기만 한다. 이는 제 4 내지 제 6 입력펄스(IP4, IP5, IP6)가 모두 동일하여도 정상적인 입력펄스가 아니므로, 정상적인 입력펄스인 이전 참조펄스(CP')를 출력하는 것이다. 이와 같은 과정을 통해 신호 복원부(230)는 비정상적인 입력펄스를 전송 받아도 정상적인 입력펄스를 출력할 수 있다.
도 4a 내지 도 4d는 정상적인 타이밍 신호의 가변영역 범위 안의 신호가 입력되었을 때 신호 복원부에서 출력되는 파형을 나타낸 도면이다.
도 4a에서는 도 3a와 같이 동일한 주파수와 듀티비를 가지는 정상적인 입력펄스인 제 1 내지 제 3 입력펄스(IP1, IP2, IP3)를 전송된 순서대로 펄스 저장부(231)에 저장된다. 가장 마지막으로 전송된 제 3 입력펄스(IP3)를 펄스 저장부(231)에 저장한 후, 입력펄스 비교부(232)는 펄스 저장부(231)에 저장된 제 1 내지 제 3 입력펄스(IP1, IP2, IP3)가 모두 동일한지 서로 비교한다. 그리고 제 1 내지 제 3 입력펄스(IP1, IP2, IP3)가 모두 동일하지 않을 경우 이전 참조펄스(CP')를 출력하기 위해 이전 참조펄스(CP')를 입력 받을 수 있다.
제 1 내지 제 3 입력펄스(IP1, IP2, IP3)가 모두 동일한 주파수와 듀티비를 가지므로, 입력펄스 비교부(232)는 가장 마지막으로 전송된 현재의 참조펄스(CP)로 설정하여 제 3 입력펄스(IP3)를 참조펄스 비교부(233)로 전송한다.
참조펄스 비교부(233)는 입력펄스 비교부(232)로부터 전송 받은 현재의 참조펄스(CP)가 이전 참조펄스(CP')의 가변영역의 범위 안에 있는지 비교한다. 현재의 참조펄스(CP)와 이전 참조펄스(CP')는 모두 정상적인 입력펄스로 주파수 및 듀티비가 동일하므로, 현재의 참조펄스(CP)는 이전 참조펄스(CP')의 가변영역의 범위 안에 있다. 이에 따라 참조펄스 비교부(233)는 현재의 참조펄스(CP)를 출력하고, 펄스 저장부(231)는 현재의 참조펄스(CP)를 새로운 이전 참조펄스(CP')로 갱신 저장하게 된다.
도 4b 내지 도 4d의 제 4 내지 제 6 입력펄스(IP4, IP5, IP6)는 제 1 내지 제 3 입력펄스(IP1, IP2, IP3)에 비해 듀티비가 작지만, 이는 오류가 발생한 비정상적인 입력펄스가 아니라 표시장치를 사용하는 중에 프레임 주파수를 변경하거나 전력소모를 방지하기 위하여 듀티비를 변경한 것이다.
도 4b에서는 도 3b와 같이 제 4 입력펄스(IP4)가 신호 복원부(230)로 전송된 후부터 펄스 저장부(231)에는 제 2 내지 제 4 입력펄스(IP2, IP3, IP4)가 저장되어 있다. 즉, 가장 오래 전에 전송된 제 1 입력펄스(IP1)가 저장된 메모리에 가장 최근에 전송된 제 4 입력펄스(IP4)의 주파수와 듀티비 등의 정보가 갱신 저장된다.
입력펄스 비교부(232)는 펄스 저장부(231)에 저장된 제 2 내지 제 4 입력펄스(IP2, IP3, IP4)가 모두 동일한지 비교한다. 제 4 입력펄스(IP4)가 제 2 내지 제 3 입력펄스(IP2, IP3)와 동일하지 않으므로, 입력펄스 비교부(232)는 펄스 저장부(231)로부터 입력 받은 이전 참조펄스(CP')를 현재의 참조펄스(CP)로 설정하여 참조펄스 비교부(233)에 전송한다.
펄스 저장부(231)에 저장된 이전 참조펄스(CP')와 입력펄스 비교부(232)로부터 전송 받은 현재의 참조펄스(CP)가 동일하기 때문에, 현재의 참조펄스(CP)는 이전 참조펄스(CP)'의 가변영역의 범위 안에 있다. 따라서 참조펄스 비교부(233)는 입력펄스 비교부(232)로부터 전송 받은 현재의 참조펄스(CP)를 출력하게 된다. 즉, 신호 복원부(230)는 듀티비가 변경된 제 4 입력펄스(IP4)를 전송 받아도, N개의 듀티비 등이 변경된 입력펄스를 전송 받기 전에는 듀티비가 변경되기 전의 입력펄스인 이전의 참조펄스(CP')와 동일한 펄스를 출력하는 것이다.
도 4c에서는 도 3c와 같이 제 5 입력펄스(IP5)가 신호 복원부(230)로 전송된 후부터 펄스 저장부(231)에는 제 3 내지 제 5 입력펄스(IP3, IP4, IP5)가 저장되어 있다.
입력펄스 비교부(232)는 펄스 저장부(231)에 저장된 제 3 내지 제 5 입력펄스(IP3, IP4, IP5)가 모두 동일한지 비교한다. 제 3 입력펄스(IP3)가 제 4 내지 제 5 입력펄스(IP4, IP5)와 동일하지 않으므로, 입력펄스 비교부(232)는 펄스 저장부(231)로부터 입력 받은 이전 참조펄스(CP')를 현재의 참조펄스(CP)로 설정하여 참조펄스 비교부(233)에 전송한다.
펄스 저장부(231)에 저장된 이전 참조펄스(CP')와 입력펄스 비교부(232)로부터 전송 받은 현재의 참조펄스(CP)가 동일하기 때문에, 현재의 참조펄스(CP)는 이전 참조펄스(CP')의 가변영역의 범위 안에 있다. 따라서 참조펄스 비교부는(233)는 입력펄스 비교부(232)로부터 전송 받은 현재의 참조펄스(CP)를 출력하게 된다. 제 4 입력펄스(IP4)와 같이, 신호 복원부(230)는 듀티비가 변경된 제 5 입력펄스(IP)를 전송 받아도 듀티비가 변경되기 전의 입력펄스인 이전 참조펄스(CP')와 동일한 펄스를 출력하게 된다.
도 4d에서는 도 3d와 같이 제 6 입력펄스(IP6)가 신호 복원부(230)로 전송된 후부터 펄스 저장부(231)에는 제 4 내지 제 6 입력펄스(IP4, IP5, IP6)가 저장되어 있다.
입력펄스 비교부(232)는 펄스 저장부(231)에 저장된 제 4 내지 제 6 입력펄스(IP4, IP5, IP6)가 모두 동일한지 비교한다. 제 4 내지 제 6 입력펄스(IP4, IP5, IP6)가 모두 동일하므로, 가장 마지막으로 전송된 제 6 입력펄스(IP6)를 현재의 참조펄스(CP)로 설정하여 참조펄스 비교부(233)로 전송한다.
참조펄스 비교부(233)는 입력펄스 비교부(232)로부터 전송 받은 현재의 참조펄스(CP)가 이전 참조펄스(CP')의 가변영역의 범위 안에 있는지 비교한다. 현재의 참조펄스(CP)는 표시장치를 사용하는 중에 프레임 주파수를 변경하거나 전력소모를 방지하기 위하여 듀티비를 변경한 것으로 이전 참조펄스(CP')의 가변영역의 범위 안에 있다. 따라서 참조펄스 비교부(233)는 현재의 참조펄스(CP)를 출력하고, 펄스 저장부(231)는 현재의 참조펄스(CP)를 새로운 이전 참조펄스(CP')로 갱신 저장하게 된다. 이에 따라서 입력펄스의 듀티비가 변경된 것으로 인식하게 된다. 즉, N개(실시예에서는 3개)의 듀티비가 변경된 입력펄스를 전송 받은 후부터 듀티비가 변경된 것으로 인식하는 것이다.
이와 같이 듀티비를 변경하는 경우를 예를 들어 설명하였지만, 입력펄스의 주파수 또는 진폭 등을 변경하여 사용하는 경우에도 마찬가지로 적용될 수 있다.
그리고 도 3a 내지 도 3d, 도 4a 내지 도 4d에서는 이전 참조펄스(CP’)를 펄스 저장부(231)에 저장하는 것으로 설명하였지만, 이에 한정하지 않고 입력펄스 비교부(232) 또는 참조펄스 비교부(233)에서 저장하는 경우에도 적용될 수 있다.
이와 같이 본 발명은 상기 실시 예로 한정되지 않고, 본 발명의 취지를 벗어나지 않고 효과를 저해하지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
100 : 표시패널 200 : 타이밍 제어부
210 : 신호 수신부 220 : 제어신호 발생부
230 : 신호 복원부 231 : 펄스 저장부
232 : 입력펄스 비교부 233 : 참조펄스 비교부
300 : 게이트 구동부 400 : 데이터 구동부
500 : 호스트 시스템 510 : 신호 송신부

Claims (11)

  1. N 개의 입력펄스(IP)와 1 개의 이전 참조펄스(CP')를 저장하는 신호 복원부를 포함하고,
    상기 신호 복원부는, 상기 N 개의 입력펄스(IP)가 모두 동일하고 상기 이전 참조펄스(CP')의 가변영역 범위 안에 있을 때, 상기 N 개의 입력펄스(IP) 중 1개의 입력펄스(IP)를 출력하고 이를 상기 이전 참조펄스(CP')로 갱신 저장하며,
    상기 N 개의 입력펄스(IP) 중 적어도 하나 이상이 나머지와 동일하지 않거나, 상기 이전 참조펄스(CP')의 가변영역 범위 안에 있지 않을 때, 상기 이전 참조펄스(CP')를 출력하는 표시장치.
  2. 제 1 항에 있어서,
    상기 신호 복원부는 펄스 저장부, 입력펄스 비교부, 참조펄스 비교부를 포함하고,
    상기 펄스 저장부는, 상기 N 개의 입력펄스(IP)와 상기 1 개의 이전 참조펄스(CP')를 저장하고,
    상기 입력펄스 비교부는, 상기 N 개의 입력펄스(IP)가 모두 동일하면 이중 1개의 입력펄스(IP)를 현재 참조펄스(CP)로 설정하여 상기 참조펄스 비교부로 전송하고, 그렇지 않으면 상기 이전 참조펄스(CP')를 현재 참조펄스(CP)로 설정하여 상기 참조펄스 비교부로 전송하며,
    상기 참조펄스 비교부는, 상기 입력펄스 비교부로부터 전송받은 현재 참조펄스(CP)가 상기 이전 참조펄스(CP')의 가변영역 범위 안에 있으면 이를 출력하고 상기 이전 참조펄스(CP')로 갱신 저장하며, 그렇지 않으면 상기 이전 참조펄스(CP')를 출력하는 표시장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 입력펄스(IP)와 상기 이전 참조펄스(CP')는 타이밍 신호의 1 주기 동안의 펄스이고,
    상기 입력펄스(IP)들 간의 주파수와 듀티비가 동일하면 상기 입력펄스(IP) 들을 동일하게 판단하는 표시장치.
  4. 제 3 항에 있어서,
    상기 타이밍 신호는 데이터 인에이블 신호(DE)인 표시장치.
  5. 제 3 항에 있어서,
    상기 펄스 저장부에 저장되는 상기 입력펄스(IP)의 개수(N)는 3개인 표시장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 이전 참조펄스(CP')의 가변영역 범위는 상기 이전 참조펄스(CP')의 주파수 또는 듀티비를 변경하여 정의되는 표시장치.
  7. 제 1 항 또는 제 2 항에 있어서.
    호스트 시스템으로부터 영상 신호(DA)와 타이밍 신호를 수신 받는 메인링크 수신부를 포함하는 신호 수신부와;
    상기 타이밍 신호에 따라 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성하는 제어신호 발생부와;
    상기 신호 복원부를 포함하는 타이밍 제어부를 포함하는 표시장치.
  8. 제 7 항에 있어서,
    게이트 라인 및 데이터 라인을 포함하고, 상기 게이트 라인 및 데이터 라인이 교차하면서 다수의 화소영역을 정의하며, 상기 게이트 라인 및 데이터 라인이 교차하는 지점에 위치한 박막 트랜지스터를 포함하는 표시패널과;
    상기 타이밍 제어부;
    상기 표시패널에 게이트 신호를 공급하는 게이트 구동부;
    상기 표시패널에 데이터 신호를 공급하는 데이터 구동부를 포함하는 표시장치.
  9. 신호 복원부가 최근에 전송된 입력펄스(NIP)와 그 이전에 전송된 N-1개의 입력펄스(OIP)를 비교하는 단계와;
    상기 최근에 전송된 입력펄스(NIP)와 상기 그 이전에 전송된 N-1개의 입력펄스(OIP)가 모두 동일하고, 상기 최근에 전송된 입력펄스(NIP)가 이전 참조펄스(CP')의 가변영역 범위 안에 있을 때, 상기 최근에 전송된 입력펄스(NIP)를 출력하고 상기 이전 참조펄스(CP')로 갱신 저장하는 단계와;
    상기 최근에 전송된 입력펄스(NIP)와 상기 그 이전에 전송된 N-1개의 입력펄스(OIP) 중 적어도 하나 이상이 나머지와 동일하지 않거나, 상기 최근에 전송된 입력펄스(NIP)가 상기 이전 참조펄스(CP')의 가변영역 범위 안에 있지 않을 때, 상기 이전 참조펄스(CP')를 출력하는 단계를 포함하는 표시장치의 구동방법.
  10. 제 9 항에 있어서,
    상기 입력펄스(NIP, OIP)와 상기 이전 참조펄스(CP')는 각각 타이밍 신호의 1 주기 동안의 펄스이고,
    상기 입력펄스(NIP, OIP) 간의 주파수와 듀티비가 동일하면 상기 입력펄스(NIP, OIP)들을 동일하게 판단하는 표시장치의 구동방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 이전 참조펄스(CP')의 가변영역 범위는 상기 이전 참조펄스(CP')의 주파수 또는 듀티비를 변경하여 정의되는 표시장치의 구동방법.
KR1020180173331A 2018-12-31 2018-12-31 신호복원장치와 이를 포함하는 표시장치 KR102577045B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180173331A KR102577045B1 (ko) 2018-12-31 2018-12-31 신호복원장치와 이를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180173331A KR102577045B1 (ko) 2018-12-31 2018-12-31 신호복원장치와 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20200082597A KR20200082597A (ko) 2020-07-08
KR102577045B1 true KR102577045B1 (ko) 2023-09-08

Family

ID=71601328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180173331A KR102577045B1 (ko) 2018-12-31 2018-12-31 신호복원장치와 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR102577045B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101544916B1 (ko) 2008-08-05 2015-08-18 삼성디스플레이 주식회사 정전기 방전 내성이 강화된 액정 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319088B1 (ko) * 2006-11-30 2013-10-17 엘지디스플레이 주식회사 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
KR101452972B1 (ko) * 2008-02-13 2014-10-22 삼성디스플레이 주식회사 타이밍 컨트롤러, 이를 구비한 표시 장치 및 이의신호처리방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101544916B1 (ko) 2008-08-05 2015-08-18 삼성디스플레이 주식회사 정전기 방전 내성이 강화된 액정 표시 장치

Also Published As

Publication number Publication date
KR20200082597A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
US11004399B2 (en) Display apparatus and driving method thereof
CN101562000B (zh) 液晶显示器
KR102058856B1 (ko) 액정표시장치
US20080204397A1 (en) Backlight device and liquid crystal display device having the same
US10650761B2 (en) Displaying image on low refresh rate mode and device implementing thereof
US20080252624A1 (en) Liquid crystal display device
CN102044226B (zh) 用于驱动液晶显示器的设备和方法
CN104680984A (zh) 背光单元和使用该背光单元的液晶显示器
CN105810161A (zh) 显示设备
KR101933112B1 (ko) 액정표시장치 및 그 구동방법
CN100437732C (zh) 场序液晶显示器及其驱动方法
KR102138664B1 (ko) 표시장치
US9111476B2 (en) Apparatus and method for driving liquid crystal display device
CN102543019B (zh) 液晶显示装置的驱动电路及其驱动方法
KR101482197B1 (ko) 광원 구동방법, 이를 수행하기 위한 광원 구동회로 및 이를갖는 표시장치
KR101840875B1 (ko) 액정표시장치와 그 구동방법
KR101777868B1 (ko) 액정표시장치와 그 저전력 구동 방법
KR102577045B1 (ko) 신호복원장치와 이를 포함하는 표시장치
KR101128252B1 (ko) 액정표시장치
KR102623354B1 (ko) 멀티 비전 장치 및 멀티 비전 장치에 포함된 표시 장치
KR20210073146A (ko) 표시장치 및 이의 구동방법
KR20070065063A (ko) 데이터 선 구동 방법 및 이를 이용한 평판 표시 장치
KR20160092146A (ko) 표시패널 및 이를 포함하는 표시장치
KR100670173B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20120067709A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant