KR102563459B1

KR102563459B1 - Voltage Mathcing Board

Info

Publication number: KR102563459B1
Application number: KR1020220113363A
Authority: KR
Inventors: 강현종; 차주헌; 김희우; 이재필; 명동권
Original assignee: 주식회사 아인스페이스
Priority date: 2022-09-07
Filing date: 2022-09-07
Publication date: 2023-08-04

Abstract

본 발명은 장치에서 출력되는 고해상도 데이터를 DAQ로 중개하는 전압매칭보드로서, 장치의 복수의 출력단자에서 출력되는 고해상도 신호를 전압매칭보드 내부의 독립된 채널을 통해 DAQ의 정격입력전압으로 승강압하여 DAQ에서 신호를 수집하고, DAQ에 수집된 장치의 복수의 출력단자에서 출력되는 고해상도 신호인 입력신호에 대하여, 상기 장치를 제어하는 제어정보의 컨텍스트정보에 따라 1차적으로 세그멘테이션하고, 룰베이스 기반의 규칙에 따라 2차적으로 세그멘테이션하여 스텝신호를 생성하고, 기준치에 부합하는 특정 스텝신호를 검출대상신호로 결정하여 폴트검출을 수행함으로써, 적은 데이터연산량으로 실시간 폴트검출을 수행할 수 있는, 장치에서 출력되는 고해상도 데이터를 DAQ로 중개하는 전압매칭보드에 관한 것이다. The present invention is a voltage matching board that mediates high-resolution data output from a device with DAQ. The high-resolution signals output from a plurality of output terminals of the device are boosted and stepped down to the rated input voltage of the DAQ through independent channels inside the voltage matching board. Signals are collected from DAQ, and the input signal, which is a high-resolution signal output from a plurality of output terminals of a device collected in DAQ, is primarily segmented according to the context information of the control information that controls the device, and rule-based rules Secondary segmentation according to the step signal is generated, and a specific step signal that meets the reference value is determined as a detection target signal to perform fault detection, thereby performing real-time fault detection with a small amount of data operation. It is about a voltage matching board that mediates high-resolution data through DAQ.

Description

Voltage matching board that mediates high-resolution data output from devices with DAQ {Voltage Mathcing Board}

고장검출(Fault　Detection)이란, 부품, 장치 등에 부착된 센서들에 의해 데이터를 수집하고, 다양한 분석기법을 활용하여 시스템이 정상운용조건을 벗어나는 지 여부를 감지하여 시스템의 안정적 운용과 신뢰성을 확보하기 위한 것이다. 이러한 고장검출 기술을 산업에 적용함에 있어, 반도체, 배터리와 같이 고도로 복잡화된 첨단산업일수록 높은 정밀도와 실시간 감시 기능이 요구되고 있고, 이를 위해서는 고해상도의 데이터에 기반한 고장검출이 수행될 필요가 있다. Fault 　 Detection is to collect data by sensors attached to parts and devices, and to detect whether the system is out of normal operating conditions by utilizing various analysis techniques to ensure stable operation and reliability of the system. it is for In applying this failure detection technology to industry, high precision and real-time monitoring functions are required in highly complex high-tech industries such as semiconductors and batteries, and for this purpose, failure detection based on high-resolution data needs to be performed.

그러나 종래의 경우 센서의 샘플링 속도에 따라 생략되는 데이터가 발생함에 따라 저해상도의 데이터에 기반한 고장검출이 수행되어, 검출결과를 신뢰하기 어려운 문제점을 내재하고 있었다.However, in the conventional case, failure detection based on low-resolution data is performed as data that is omitted according to the sampling rate of the sensor is generated, and thus the detection result is difficult to be trusted.

또한 고해상도의 데이터를 수집하여 고장검출을 수행하는 경우, 막대한 데이터처리량과 저장공간이 요구됨에 따라, 실시간 감시가 가능하면서 효율적인 시스템을 구축하기 어려운 문제점이 있었다.In addition, when performing failure detection by collecting high-resolution data, it is difficult to construct an efficient system capable of real-time monitoring as a huge amount of data processing and storage space are required.

결과적으로 첨단산업에서 요구되는 높은 정밀도와 신속성을 보장할 수 있는 고장검출 시스템을 구축할 수 있는 방법, 장치, 및 시스템에 대한 연구개발 필요성이 대두되고 있다.As a result, the need for research and development on methods, devices, and systems capable of constructing a failure detection system capable of ensuring high precision and speed required in high-tech industries is emerging.

한편, 국내등록특허 10-1736230는 디지털계측제어계통의 결함검출율을 정량화하여 신뢰도 자료로 사용할 수 있는 결함검출율 정량화 시스템 및 방법을 개시하고 있다. 그러나 해당 특허는 센서가 아닌 장비 내부 메인보드 자체에서 출력되는 데이터를 통해 고해상도의 데이터를 확보하고, 고해상도의 데이터 중 특정 구간에 대해서만 선별적으로 폴트검출을 수행함으로써, 실시간 감시가 가능하면서 효율적으로 폴트검출을 수행할 수 있는 구성에 대해서는 개시하는 바가 없다.Meanwhile, Korean Registered Patent No. 10-1736230 discloses a system and method for quantifying a defect detection rate that can be used as reliability data by quantifying the defect detection rate of a digital measurement and control system. However, the patent secures high-resolution data through data output from the main board inside the equipment itself, not the sensor, and selectively detects faults only for a specific section among the high-resolution data, enabling real-time monitoring and efficient fault detection. There is no disclosure of a configuration capable of performing detection.

국내등록특허 KR 10-1736230 B1Domestic registered patent KR 10-1736230 B1

본 발명은 장치에서 출력되는 고해상도 데이터를 DAQ로 중개하는 전압매칭보드로서, 장치의 복수의 출력단자에서 출력되는 고해상도 신호를 전압매칭보드 내부의 독립된 채널을 통해 DAQ의 정격입력전압으로 승강압하여 DAQ에서 신호를 수집하고, DAQ에 수집된 장치의 복수의 출력단자에서 출력되는 고해상도 신호인 입력신호에 대하여, 상기 장치를 제어하는 제어정보의 컨텍스트정보에 따라 1차적으로 세그멘테이션하고, 룰베이스 기반의 규칙에 따라 2차적으로 세그멘테이션하여 스텝신호를 생성하고, 기준치에 부합하는 특정 스텝신호를 검출대상신호로 결정하여 폴트검출을 수행함으로써, 적은 데이터연산량으로 실시간 폴트검출을 수행할 수 있는, 장치에서 출력되는 고해상도 데이터를 DAQ로 중개하는 전압매칭보드를 제공하는 것을 목적으로 한다.The present invention is a voltage matching board that mediates high-resolution data output from a device with DAQ. The high-resolution signals output from a plurality of output terminals of the device are boosted and stepped down to the rated input voltage of the DAQ through independent channels inside the voltage matching board. Signals are collected from DAQ, and the input signal, which is a high-resolution signal output from a plurality of output terminals of a device collected in DAQ, is primarily segmented according to the context information of the control information that controls the device, and rule-based rules Secondary segmentation according to the step signal is generated, and a specific step signal that meets the reference value is determined as a detection target signal to perform fault detection, thereby performing real-time fault detection with a small amount of data operation. Its purpose is to provide a voltage matching board that mediates high-resolution data through DAQ.

상기와 같은 과제를 해결하기 위하여, 장치에서 출력되는 고해상도 데이터를 DAQ로 중개하는 전압매칭보드로서, 장치의 복수의 장치출력단자에서 출력되는 전기적 신호가 입력되는 1 이상의 입력단자; 상기 1 이상의 입력단자 각각과 접속되고, 상기 1 이상의 입력단자 각각에 대한 전기적 신호 상호간의 간섭을 억제하고, 상기 1 이상의 입력단자 각각에 대한 전기적 신호의 전압을 상기 DAQ의 정격입력전압으로 승강압하는 1 이상의 간섭억제회로; 및 상기 1 이상의 간섭억제회로 각각과 접속되고, 상기 간섭억제회로에 의해 상기 DAQ의 정격입력전압으로 승강압된 전기적 신호를 상기 DAQ의 DAQ입력단자로 출력하는 1 이상의 출력단자;를 포함하고, 상기 장치의 복수의 장치출력단자 각각에서 출력되는 전기적 신호가 상기 전압매칭보드 내부의 독립된 채널을 통해 상기 DAQ의 DAQ입력단자로 입력됨으로써, 전기적 신호 상호간의 간섭을 억제하면서 상기 장치에서 출력되는 전기적 신호를 상기 DAQ로 중개할 수 있는, 전압매칭보드를 제공한다.In order to solve the above problems, a voltage matching board for mediating high-resolution data output from a device through DAQ, comprising: one or more input terminals into which electrical signals output from a plurality of device output terminals of the device are input; Connected to each of the one or more input terminals, suppressing interference between electrical signals for each of the one or more input terminals, and step-up or step-down the voltage of the electrical signal for each of the one or more input terminals to the rated input voltage of the DAQ one or more interference suppression circuits; and one or more output terminals connected to each of the one or more interference suppression circuits and outputting an electrical signal boosted or stepped down to a rated input voltage of the DAQ by the interference suppression circuit to a DAQ input terminal of the DAQ. Electrical signals output from each of the plurality of device output terminals of the device are input to the DAQ input terminal of the DAQ through independent channels inside the voltage matching board, thereby suppressing interference between electrical signals and controlling the electrical signals output from the device. Provides a voltage matching board that can mediate with the DAQ.

본 발명의 일 실시예에서, 상기 전압매칭보드의 전원을 공급하는 전원공급단자; 및 상기 전원공급단자로부터 공급된 전압을 승압하여 상기 간섭억제회로로 공급하는, 내부전원회로;를 더 포함하고, 상기 내부전원회로는, 상기 전원공급단자로부터 상기 DAQ의 정격출력전압과 상응하는 전압을 입력받아, 상기 DAQ의 정격입력전압보다 높은 전압값으로 승압하여, 상기 간섭억제회로의 전원을 공급할 수 있다.In one embodiment of the present invention, a power supply terminal for supplying power to the voltage matching board; and an internal power circuit which boosts the voltage supplied from the power supply terminal and supplies it to the interference suppression circuit, wherein the internal power circuit comprises a voltage corresponding to the rated output voltage of the DAQ from the power supply terminal. is received, and the voltage is boosted to a voltage value higher than the rated input voltage of the DAQ to supply power to the interference suppression circuit.

본 발명의 일 실시예에서, 상기 복수의 장치출력단자와 상기 1 이상의 입력단자를 접속하는 케이블이 접지되어, 0V의 기준전위를 제공하는 접지단자;를 더 포함할 수 있다.In one embodiment of the present invention, a ground terminal for providing a reference potential of 0V by grounding a cable connecting the plurality of device output terminals and the one or more input terminals; may be further included.

본 발명의 일 실시예에서, 상기 전기적 신호는, 상기 장치 내부 메인보드의 장치출력단자에서 출력되는, 소비전력, 소비전압, 소비전류, 상기 메인보드에 연결된 센서에 의해 측정되는 센서값, 및 상기 장치의 동작을 결정하는 제어정보 중 1 이상을 포함할 수 있다.In one embodiment of the present invention, the electrical signals include power consumption, voltage consumption, and current consumption output from a device output terminal of a main board inside the device, a sensor value measured by a sensor connected to the main board, and the It may include one or more of control information that determines the operation of the device.

본 발명의 일 실시예에서, 상기 전압매칭보드는, 각각 2개의 입력단자 및 출력단자를 포함할 수 있다.In one embodiment of the present invention, the voltage matching board may include two input terminals and two output terminals.

본 발명의 일 실시예에서, 상기 전압매칭보드가 제공하는 채널수가 상기 장치의 출력채널수보다 제한되는 경우, 상기 장치출력단자를 확장하는 장치인터페이스에, 복수의 전압매칭보드의 입력단자가 접속되고, 상기 DAQ입력단자를 확장하는 DAQ인터페이스에, 복수의 전압매칭보드의 출력단자가 접속되어, 상기 장치의 메인보드에서 출력되는 복수의 전기적 신호가, 복수의 전압매칭보드를 거쳐, 상기 DAQ로 입력될 수 있다.In one embodiment of the present invention, when the number of channels provided by the voltage matching board is more limited than the number of output channels of the device, the input terminals of the plurality of voltage matching boards are connected to the device interface extending the output terminal of the device. , Output terminals of a plurality of voltage matching boards are connected to the DAQ interface extending the DAQ input terminal, and a plurality of electrical signals output from the main board of the device are input to the DAQ through a plurality of voltage matching boards. can

본 발명의 일 실시예에 따르면, 장치 내부의 메인보드에서 출력되는 고해상도의 출력신호에 대한 폴트검출을 수행함으로써, 폴트검출 과정에서의 정확성을 향상할 수 있다.According to an embodiment of the present invention, by performing fault detection on a high-resolution output signal output from a main board inside a device, accuracy in a fault detection process can be improved.

본 발명의 일 실시예에 따르면, 장치를 제어하는 제어정보의 컨텍스트정보에 따라 입력신호를 세그멘테이션하여, 입력신호의 특정 구간에 대해서 폴트검출을 수행함으로써, 폴트검출 과정에서의 데이터 연산량을 경감할 수 있다.According to an embodiment of the present invention, the amount of data calculation in a fault detection process can be reduced by segmenting an input signal according to context information of control information for controlling a device and performing fault detection for a specific section of the input signal. there is.

본 발명의 일 실시예에 따르면, 장치를 제어하는 제어정보의 컨텍스트정보와 입력신호를 시간축에서 동기화시킴으로써, 세그멘테이션 과정에서의 정확성을 향상할 수 있다.According to an embodiment of the present invention, accuracy in a segmentation process can be improved by synchronizing context information of control information for controlling a device and an input signal on a time axis.

본 발명의 일 실시예에 따르면, 룰베이스 기반의 규칙에 따라 입력신호를 세그멘테이션하여, 입력신호의 특정 구간에 대해서 폴트검출을 수행함으로써, 폴트검출 과정에서의 데이터 연산량을 경감할 수 있다.According to an embodiment of the present invention, the amount of data calculation in a fault detection process can be reduced by segmenting an input signal according to a rule based rule and performing fault detection on a specific section of the input signal.

본 발명의 일 실시예에 따르면, 입력신호가 세그멘테이션되어 생성된 1 이상의 스텝신호별로, 검출대상신호를 결정하는 규칙에 부합하는 스텝신호에 대해서 폴트검출을 수행함으로써, 폴트검출 과정에서의 데이터 연산량을 경감할 수 있다.According to an embodiment of the present invention, by performing fault detection on a step signal that meets a rule for determining a detection target signal for each of one or more step signals generated by segmenting an input signal, the data operation amount in the fault detection process is reduced. can be alleviated

본 발명의 일 실시예에 따르면, 복수의 엣지단말에서 도출된 폴트검출결과를 중앙처리서버로 취합 및 분석함으로써, 장치의 성능을 결정하는 주요인자를 파악 및 분석할 수 있다.According to an embodiment of the present invention, by collecting and analyzing the fault detection results derived from a plurality of edge terminals by the central processing server, it is possible to identify and analyze the main factors that determine the performance of the device.

본 발명의 일 실시예에 따르면, 장치에서 출력되는 복수의 고해상도 데이터는 복수의 전압매칭보드를 통해 DAQ의 정격입력전압으로 승강압되어 DAQ로 수집될 수 있다.According to an embodiment of the present invention, a plurality of high-resolution data output from the device may be boosted and stepped down to a rated input voltage of the DAQ through a plurality of voltage matching boards and collected by the DAQ.

본 발명의 일 실시예에 따르면, 장치와 DAQ를 중개하는 전압매칭보드는 내부에서 독립된 채널을 가짐으로써, 신호 상호간의 간섭을 억제하여 고해상도 데이터를 수집할 수 있다.According to an embodiment of the present invention, the voltage matching board that mediates the device and the DAQ has an internal independent channel, so that high-resolution data can be collected by suppressing interference between signals.

본 발명의 일 실시예에 따르면, 전압매칭보드는 외부로 돌출된 단자를 가져, DAQ인터페이스에 삽입하는 방식으로 용이하게 접속될 수 있다. According to one embodiment of the present invention, the voltage matching board has a terminal protruding to the outside and can be easily connected by inserting it into the DAQ interface.

본 발명의 일 실시예에 따르면, 전압매칭보드는 별도의 전원없이 DAQ의 출력전원에 의해 구동될 수 있다. According to one embodiment of the present invention, the voltage matching board can be driven by the output power of the DAQ without a separate power source.

도 1은 본 발명의 일 실시예에 따른 고해상도 데이터에 대한 폴트를 검출하는 방법을 구현하기 위한 구성요소들을 도시한다.
도 2는 본 발명의 일 실시예에 따른 고해상도 데이터에 대한 폴트를 검출하는 방법의 단계들을 도시한다.
도 3은 본 발명의 일 실시예에 따른 입력신호수신단계 및 제어정보수신단계를 도시한다.
도 4는 본 발명의 일 실시예에 따른 제1세그멘테이션단계를 도시한다.
도 5는 본 발명의 일 실시예에 따른 제2세그멘테이션단계를 도시한다.
도 6은 본 발명의 일 실시예에 따른 복수의 채널 각각에 대한 입력신호가 세그멘테이션되어 스텝신호가 생성되는 과정을 도시한다.
도 7은 본 발명의 일 실시예에 따른 검출대상신호결정단계를 도시한다.
도 8은 본 발명의 일 실시예에 따른 장치에서 출력되는 고해상도 데이터를 DAQ로 중개하는 전압매칭보드를 도시한다.
도 9는 본 발명의 일 실시예에 따른 간섭억제회로를 도시한다.
도 10은 본 발명의 일 실시예에 따른 장치에서 출력되는 고해상도 데이터를 DAQ로 중개하는 전압매칭보드를 도시한다.
도 11은 본 발명의 일 실시예에 따른 전압매칭보드를 도시한다.
도 12는 본 발명의 일 실시예에 따른 DAQ인터페이스를 도시한다.
도 13은 본 발명의 일 실시예에 따른 DAQ인터페이스에 접속된 복수의 전압매칭보드를 도시한다.
도 14는 본 발명의 일 실시예에 따른 컴퓨팅장치의 내부 구성을 개략적으로 도시한다.1 illustrates components for implementing a method for detecting a fault for high-resolution data according to an embodiment of the present invention.
Figure 2 shows steps in a method for detecting faults on high-resolution data according to one embodiment of the present invention.
3 shows an input signal receiving step and a control information receiving step according to an embodiment of the present invention.
4 shows a first segmentation step according to an embodiment of the present invention.
5 shows a second segmentation step according to an embodiment of the present invention.
6 illustrates a process of generating a step signal by segmenting an input signal for each of a plurality of channels according to an embodiment of the present invention.
7 shows a detection target signal determining step according to an embodiment of the present invention.
8 illustrates a voltage matching board that mediates high-resolution data output from a device according to an embodiment of the present invention through DAQ.
9 shows an interference suppression circuit according to an embodiment of the present invention.
10 illustrates a voltage matching board that mediates high-resolution data output from a device according to an embodiment of the present invention through DAQ.
11 shows a voltage matching board according to an embodiment of the present invention.
12 shows a DAQ interface according to an embodiment of the present invention.
13 shows a plurality of voltage matching boards connected to a DAQ interface according to an embodiment of the present invention.
14 schematically illustrates the internal configuration of a computing device according to an embodiment of the present invention.

이하에서는, 다양한 실시예들 및/또는 양상들이 이제 도면들을 참조하여 개시된다. 하기 설명에서는 설명을 목적으로, 하나이상의 양상들의 전반적 이해를 돕기 위해 다수의 구체적인 세부사항들이 개시된다. 그러나, 이러한 양상(들)은 이러한 구체적인 세부사항들 없이도 실행될 수 있다는 점 또한 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 인식될 수 있을 것이다. 이후의 기재 및 첨부된 도면들은 하나 이상의 양상들의 특정한 예시적인 양상들을 상세하게 기술한다. 하지만, 이러한 양상들은 예시적인 것이고 다양한 양상들의 원리들에서의 다양한 방법들 중 일부가 이용될 수 있으며, 기술되는 설명들은 그러한 양상들 및 그들의 균등물들을 모두 포함하고자 하는 의도이다.In the following, various embodiments and/or aspects are disclosed with reference now to the drawings. In the following description, for purposes of explanation, numerous specific details are set forth in order to facilitate a general understanding of one or more aspects. However, it will also be appreciated by those skilled in the art that such aspect(s) may be practiced without these specific details. The following description and accompanying drawings describe in detail certain illustrative aspects of one or more aspects. However, these aspects are exemplary and some of the various methods in principle of the various aspects may be used, and the described descriptions are intended to include all such aspects and their equivalents.

또한, 다양한 양상들 및 특징들이 다수의 디바이스들, 컴포넌트들 및/또는 모듈들 등을 포함할 수 있는 시스템에 의하여 제시될 것이다. 다양한 시스템들이, 추가적인 장치들, 컴포넌트들 및/또는 모듈들 등을 포함할 수 있다는 점 그리고/또는 도면들과 관련하여 논의된 장치들, 컴포넌트들, 모듈들 등 전부를 포함하지 않을 수도 있다는 점 또한 이해되고 인식되어야 한다.Moreover, various aspects and features will be presented by a system that may include a number of devices, components and/or modules, and the like. It should also be noted that various systems may include additional devices, components and/or modules, and/or may not include all of the devices, components, modules, etc. discussed in connection with the figures. It must be understood and recognized.

본 명세서에서 사용되는 "실시예", "예", "양상", "예시" 등은 기술되는 임의의 양상 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되지 않을 수도 있다. 아래에서 사용되는 용어들 '~부', '컴포넌트', '모듈', '시스템', '인터페이스' 등은 일반적으로 컴퓨터 관련 엔티티(computer-related entity)를 의미하며, 예를 들어, 하드웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어를 의미할 수 있다."Example", "example", "aspect", "exemplary", etc., used herein should not be construed as preferring or advantageous to any aspect or design being described over other aspects or designs. . The terms '~unit', 'component', 'module', 'system', 'interface', etc. used below generally mean a computer-related entity, and for example, hardware, hardware It may mean a combination of and software, software.

또한, "포함한다" 및/또는 "포함하는"이라는 용어는, 해당 특징 및/또는 구성요소가 존재함을 의미하지만, 하나 이상의 다른 특징, 구성요소 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는 것으로 이해되어야 한다.Also, the terms "comprises" and/or "comprising" mean that the feature and/or element is present, but excludes the presence or addition of one or more other features, elements and/or groups thereof. It should be understood that it does not.

또한, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.In addition, terms including ordinal numbers, such as first and second, may be used to describe various components, but the components are not limited by the terms. These terms are only used for the purpose of distinguishing one component from another. For example, a first element may be termed a second element, and similarly, a second element may be termed a first element, without departing from the scope of the present invention. The terms and/or include any combination of a plurality of related recited items or any of a plurality of related recited items.

또한, 본 발명의 실시예들에서, 별도로 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 발명의 실시예에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.In addition, in the embodiments of the present invention, unless otherwise defined, all terms used herein, including technical or scientific terms, are generally understood by those of ordinary skill in the art to which the present invention belongs. has the same meaning as Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in the embodiments of the present invention, an ideal or excessively formal meaning not be interpreted as

1. 고해상도 데이터에 대한 폴트를 검출하는 방법 및 그 시스템1. Method and system for detecting faults for high-resolution data

도 1은 본 발명의 일 실시예에 따른 고해상도 데이터에 대한 폴트를 검출하는 방법을 구현하기 위한 구성요소들을 도시한다.1 illustrates components for implementing a method for detecting a fault for high-resolution data according to an embodiment of the present invention.

도 1의 (a)에 도시된 바와 같이, 본 발명의 일 실시예에 따르면 장치(3)의 메인보드(30)에서 출력되는 출력신호를 DAQ(2)에서 수집하고, DAQ(2)와 접속된 엣지단말(1)에서 수집된 데이터들에 대한 분석 및 처리를 수행함으로써, 장치(3)의 출력신호에 대한 폴트검출을 수행할 수 있다.As shown in (a) of FIG. 1, according to an embodiment of the present invention, the output signal output from the main board 30 of the device 3 is collected by the DAQ 2 and connected to the DAQ 2 By analyzing and processing the data collected from the edge terminal 1, it is possible to perform fault detection on the output signal of the device 3.

구체적으로 본 발명의 폴트를 검출하는 대상인 장치(3)의 출력신호는, 장치(3) 내부의 메인보드(30)의 출력단자에서 출력되는 전기적 신호를 의미할 수 있다. 더 구체적으로 상기 장치(3)의 출력신호는 전력, 전압, 전류, 진동수, 변위, 온도 등에 대한 정보가 고해상도로 출력되는 아날로그 혹은 디지털 형태의 시계열 데이터일 수 있다.Specifically, the output signal of the device 3, which is a target for detecting a fault of the present invention, may mean an electrical signal output from an output terminal of the main board 30 inside the device 3. More specifically, the output signal of the device 3 may be analog or digital time-series data in which information on power, voltage, current, frequency, displacement, temperature, etc. is output in high resolution.

본 발명에서는 별도의 센서, 혹은 외부단말에서 측정되는 데이터가 아닌 장치(3)의 메인보드(30)에서 직접 출력되는 데이터를 추출함으로써, 고해상도의 데이터를 확보할 수 있다. In the present invention, it is possible to secure high-resolution data by extracting data directly output from the main board 30 of the device 3 rather than data measured by a separate sensor or an external terminal.

즉, 본 발명에서는 센서의 샘플링레이트에 따라 생략되지 않는 데이터에 의한 폴트검출이 수행됨으로써, 폴트검출 과정에서의 정확도를 향상할 수 있다.That is, in the present invention, fault detection is performed using data that is not omitted according to the sampling rate of the sensor, so that accuracy in the fault detection process can be improved.

바람직하게는, 장치(3)에서 출력되는 출력신호는 10khz 이상의 주파수를 가지는 고해상도 데이터일 수 있다. 이는 통상적인 폴트검출 시스템에서 센서에 의해 수집되는 데이터에 대비해 고해상도의 데이터에 해당한다.Preferably, the output signal output from the device 3 may be high-resolution data having a frequency of 10 khz or higher. This corresponds to high-resolution data compared to data collected by sensors in typical fault detection systems.

한편, 장치(3)의 복수의 출력단자에서 출력되는 출력신호는 DAQ(2)로 수집될 수 있다. 구체적으로 DAQ(2)는 장치(3)의 복수의 출력단자에서 출력되는 출력신호를 수집하고, 사용자의 선택에 따라 특정 채널에 대한 출력신호가 엣지단말(1)로 송신될 수 있다.Meanwhile, output signals output from a plurality of output terminals of the device 3 may be collected by the DAQ 2. Specifically, the DAQ 2 collects output signals output from a plurality of output terminals of the device 3, and an output signal for a specific channel can be transmitted to the edge terminal 1 according to a user's selection.

바람직하게는 DAQ(2)로 입력되는 장치(3)의 출력신호 중 장치(3)의 성능을 결정하는 1 이상의 파라미터에 대한 출력신호가 엣지단말(1)로 송신될 수 있다.Preferably, among the output signals of the device 3 input to the DAQ 2, output signals for one or more parameters that determine the performance of the device 3 may be transmitted to the edge terminal 1.

본 발명의 일 실시예에서 DAQ(2)는 엣지단말(1) 내부의 구성요소로 구현될 수도 있다.In one embodiment of the present invention, the DAQ (2) may be implemented as an internal component of the edge terminal (1).

장치(3)의 동작을 결정하는 제어모듈(4)에 의해 해당 장치(3)에 대한 제어정보가 엣지단말(1)로 송신될 수 잇다. 구체적으로 상기 장치(3)는 제어모듈(4)로부터 수신한 제어정보에 따라, 동작여부, 동작모드, 및 동작시점 등이 결정될 수 있고, 이러한 제어정보들이 엣지단말(1)에 송신될 수 있다.Control information on the corresponding device 3 may be transmitted to the edge terminal 1 by the control module 4 that determines the operation of the device 3 . Specifically, according to the control information received from the control module 4, the device 3 can determine whether to operate, the mode of operation, the timing of operation, etc., and such control information can be transmitted to the edge terminal 1. .

본 발명의 일 실시예에서 상기 제어모듈(4)은 장치(3)의 내부 혹은 외부에서 유무선상으로 접속되는 구성요소로서 장치(3)를 제어할 수 있다. In one embodiment of the present invention, the control module 4 is a component connected to the inside or outside of the device 3 in a wired or wireless manner and can control the device 3.

엣지단말(1)은 DAQ(2)로부터 수신한 입력신호(장치(3)의 출력신호)에 대한 폴트검출을 수행하는 주체로서, 1 이상의 프로세서 및 1 이상의 메모리를 포함하는 컴퓨팅시스템일 수 있다.The edge terminal 1 is a subject that performs fault detection on the input signal (output signal of the device 3) received from the DAQ 2, and may be a computing system including one or more processors and one or more memories.

한편 이와 같이 엣지단말(1)이 고해상도의 데이터 전체에 대해서 폴트검출을 수행하는 경우, 많은 연산부하가 발생함에 따라 고성능의 컴퓨팅시스템을 요구하게 되며, 이에 따라 실시간 폴트검출 수행이 어려울 수 있다.Meanwhile, when the edge terminal 1 performs fault detection on the entire high-resolution data, a high-performance computing system is required as a lot of computational load is generated, and accordingly, it may be difficult to perform fault detection in real time.

본 발명에서는 고해상도의 데이터 중 장치(3) 성능에 영향을 끼치는 데이터 구간만을 선별적으로 선택함으로써, 적은 데이터연산량을 소요하면서 실시간 폴트검출이 가능한 방법 및 시스템을 제공한다.The present invention provides a method and system capable of detecting a fault in real time while requiring a small amount of data calculation by selectively selecting only a data section that affects the performance of the device 3 from among high-resolution data.

구체적으로 본 발명의 엣지단말(1)은 DAQ(2)로부터 입력신호 및 제어정보를 수신하는 신호수신부(10), 입력신호와 제어정보에 기초하여 입력신호를 1차적으로 세그멘테이션하는 제1세그멘테이션부(14), 룰베이스방식의 규칙을 기반으로 입력신호를 2차적으로 세그멘테이션하는 제2세그멘테이션부(15), 폴트검출을 수행할 검출대상신호를 결정하는 검출대상신호결정부(16), 검출대상신호에 대한 폴트검출을 수행하는 폴트검출부(17), 폴트검출결과를 별도의 중앙처리서버(5)로 송신하는 검출결과송신부(18)를 포함할 수 있다.Specifically, the edge terminal 1 of the present invention includes a signal receiver 10 that receives an input signal and control information from a DAQ 2, and a first segmentation unit that primarily segments an input signal based on the input signal and control information (14), a second segmentation unit 15 for secondarily segmenting the input signal based on the rules of the rule base method, a detection target signal determination unit 16 for determining a detection target signal to perform fault detection, a detection target It may include a fault detection unit 17 that performs fault detection on signals and a detection result transmission unit 18 that transmits fault detection results to a separate central processing server 5.

구체적으로 신호수신부(10)는 DAQ(2)로부터 입력신호를 수신하는 입력신호수신부(11), 제어모듈(4)로부터 제어정보를 수신하는 제어정보수신부(12), 및 수신된 데이터들에 대한 전처리과정을 수행하는 신호전처리부(13)를 포함할 수 있다.Specifically, the signal receiving unit 10 includes an input signal receiving unit 11 receiving an input signal from the DAQ 2, a control information receiving unit 12 receiving control information from the control module 4, and a control information receiving unit 12 for receiving data. It may include a signal pre-processing unit 13 that performs a pre-processing process.

바람직하게는 입력신호는 장치(3) 내부의 메인보드(30)의 복수의 출력단자 각각에서 출력되는 출력신호가 DAQ(2)에 수집되고, DAQ(2)에 의해 엣지단말(1)로 송신되는 데이터일 수 있다. 또한, 제어정보는 장치(3)를 제어하는 별도의 제어모듈(4)에 의해 생성되어 장치(3)로 전송되는, 장치(3)의 동작여부, 동작모드, 동작시점 등을 결정하는 컨텍스트정보를 포함할 수 있다.Preferably, the input signal is the output signal output from each of the plurality of output terminals of the main board 30 inside the device 3 is collected in the DAQ (2), and transmitted to the edge terminal (1) by the DAQ (2) data that can be In addition, the control information is generated by a separate control module 4 that controls the device 3 and transmitted to the device 3, context information that determines whether the device 3 operates, the mode of operation, the time of operation, and the like. can include

제1세그멘테이션부(14)는 제어정보의 컨텍스트정보에 따라 입력신호를 세그멘테이션할 수 있다. 구체적으로 제어정보의 컨텍스트정보는 장치(3)의 동작여부, 동작모드를 결정하고, 해당 동작에 대한 동작시점에 대한 정보를 포함할 수 있고, 제1세그멘테이션부(14)는 상기 컨텍스트정보에 따라 폴트검출을 수행할 특정 구간만을 선별적으로 선택할 수 있다.The first segmentation unit 14 may segment the input signal according to the context information of the control information. Specifically, the context information of the control information may determine whether the device 3 is operating, the operating mode, and may include information about an operating time point for the corresponding operation, and the first segmentation unit 14 may determine the operation mode according to the context information. It is possible to selectively select only a specific section to perform fault detection.

본 발명의 일 실시예에서, 상기 컨텍스트정보는 장치(3)의 동작여부(ON/OFF)에 대한 정보를 포함할 수 있고, 해당 정보에 의해 세그멘테이션된 입력신호는 동작여부가 ON에 해당하는 입력신호의 특정 구간만을 선별적으로 선택할 수 있다.In one embodiment of the present invention, the context information may include information on whether the device 3 is operating (ON/OFF), and the input signal segmented by the corresponding information is an input corresponding to whether the device 3 is operating or not. It is possible to selectively select only a specific section of a signal.

제2세그멘테이션부(15)는 상기 제1세그멘테이션부(14)에 의해 세그멘테이션된 입력신호의 특정구간에 대하여, 룰베이스 기반의 제1규칙을 적용하여 입력신호를 다시 세그멘테이션하여 스텝신호를 생성할 수 있다. 또한 제2세그멘테이션부(15)는 생성된 스텝신호의 특징(구간의미정보)을 내포하는 인덱스정보를 부여할 수 있다.The second segmentation unit 15 applies a rule base-based first rule to a specific section of the input signal segmented by the first segmentation unit 14 to re-segment the input signal to generate a step signal. there is. In addition, the second segmentation unit 15 may assign index information including characteristics (section semantic information) of the generated step signal.

본 발명의 일 실시예에서, 제2세그멘테이션부(15)는 입력신호의 변곡점을 판단하는 알고리즘을 적용하여 (제1세그멘테이션부(14)에 의해) 세그멘테이션된 입력신호를 재차 세그멘테이션하여 복수의 스텝신호를 생성할 수 있다. 또한, 생성된 스텝신호별로 인덱스정보가 부여되어 저장될 수 있다.In one embodiment of the present invention, the second segmentation unit 15 applies an algorithm for determining the inflection point of the input signal and re-segments the segmented input signal (by the first segmentation unit 14) to form a plurality of step signals. can create In addition, index information may be given and stored for each generated step signal.

검출대상신호결정부(16)는 복수의 스텝신호 중에서 폴트검출을 수행할 특정 스텝신호인 검출대상신호를 결정할 수 있다. 구체적으로 스텝신호별로 검출대상신호를 결정하는 상이한 방식의 제2규칙이 기설정될 수 있고, 검출대상신호결정부(16)는 스텝신호에 해당하는 제2규칙을 적용하여 검출대상신호를 결정할 수 있다.The detection target signal determination unit 16 may determine a detection target signal, which is a specific step signal to perform fault detection, among a plurality of step signals. Specifically, a second rule of a different method for determining the detection target signal for each step signal may be preset, and the detection target signal determining unit 16 may determine the detection target signal by applying the second rule corresponding to the step signal. there is.

바람직하게는 특정 채널의 특정 인덱스정보가 부여된 스텝신호에 대한 제2규칙이 기설정되고, 검출대상신호결정부(16)는 해당 제2규칙에 상응하는 특정 채널의 특정 인덱스정보가 부여된 스텝신호가 생성되는 경우, 해당 스텝신호에 해당 제2규칙을 적용하여, 기준에 부합하는 경우 해당 스텝신호를 검출대상신호로 결정할 수 있다.Preferably, the second rule for the step signal to which the specific index information of the specific channel is assigned is preset, and the detection target signal determining unit 16 determines the step to which the specific index information of the specific channel corresponding to the second rule is assigned. When a signal is generated, the second rule is applied to the corresponding step signal, and the corresponding step signal may be determined as a detection target signal if it meets a standard.

본 발명의 일 실시예에서, 검출대상신호결정부(16)는 최대,최소값,평균,분산 등의 통계적 수단에 의해 검출대상신호를 결정하거나, 스텝신호에 대한 특징정보를 도출하고 기준특징정보와의 차이에 기초하여 검출대상신호를 결정하거나, 학습된 딥러닝 기반의 추론모델에 스텝신호를 입력하여 검출대상신호를 결정할 수 있다.In one embodiment of the present invention, the detection target signal determination unit 16 determines the detection target signal by statistical means such as maximum, minimum value, average, variance, etc. The detection target signal may be determined based on the difference in , or the detection target signal may be determined by inputting a step signal to the learned deep learning-based inference model.

폴트검출부(17)는 검출대상신호에 대한 폴트검출을 수행할 수 있다. 구체적으로 폴트검출부(17)는 검출대상신호결정부(16)에 의해 결정된 검출대상신호에 대해 폴트검출을 수행하여 장치(3)의 이상유무를 실시간으로 감지할 수 있다.The fault detection unit 17 may perform fault detection on the detection target signal. Specifically, the fault detection unit 17 may perform fault detection on the detection target signal determined by the detection target signal determination unit 16 to detect whether or not there is an abnormality in the device 3 in real time.

즉, 본 발명의 일 실시예에 따르면, 제어정보의 컨텍스트정보와 룰베이스 방식의 규칙에 따라 세그멘테이션된 입력신호의 특정 구간(스텝신호)에 대해서 폴트검출을 수행함으로써, 입력신호 전체에 대해서 폴트검출을 수행하는 종래의 시스템에 비해, 폴트검출 과정에서 소요되는 데이터부하와 용량을 현저히 경감하며 이에 따라 실시간 폴트검출이 수행될 수 있다.That is, according to an embodiment of the present invention, fault detection is performed on the entire input signal by performing fault detection on a specific section (step signal) of the segmented input signal according to the context information of the control information and the rules of the rule base method. Compared to the conventional system that performs, the data load and capacity required in the fault detection process are significantly reduced, and thus real-time fault detection can be performed.

검출결과송신부(18)는 폴트검출부(17)에 의해 도출된 폴트검출 결과에 대한 통계적 정보를 중앙처리서버(5)로 송신할 수 있다. 구체적으로 폴트검출부(17)에 의해 도출된 장치(3)의 이상유무에 대한 검출결과가 필터링을 통해 중앙처리서버(5)로 송신될 수 있다.The detection result transmission unit 18 may transmit statistical information about the fault detection result derived by the fault detection unit 17 to the central processing server 5 . Specifically, the detection result of whether or not there is an abnormality in the device 3 derived by the fault detection unit 17 may be transmitted to the central processing server 5 through filtering.

구체적으로 도 1의 (b)에 도시된 바와 같이, 중앙처리서버(5)는 복수의 엣지단말(1)로부터 해당 엣지단말(1)과 접속된 장치(3)에 대한 폴트검출 결과에 대한 통계적 정보를 수신하여 다양한 통계기법을 이용하여 데이터트렌드를 분석하고 저장할 수 있다. Specifically, as shown in (b) of FIG. 1, the central processing server 5 statistically analyzes the fault detection results for the device 3 connected to the corresponding edge terminal 1 from a plurality of edge terminals 1. Data trends can be analyzed and saved using various statistical techniques by receiving information.

본 발명의 일 실시예에서 중앙처리서버(5)는 근본원인분석(RCA, root cause analysis), 상관분석(correlation analysis)와 같은 분석기법을 활용하여 장치(3)의 성능을 결정하는 주요인자를 파악 및 분석할 수 있다.In one embodiment of the present invention, the central processing server 5 determines the main factors determining the performance of the device 3 by utilizing analysis techniques such as root cause analysis (RCA) and correlation analysis. can be identified and analyzed.

이와 같이 중앙처리서버(5)는 복수의 엣지단말(1)로부터 취합된 데이터에 기초하여 장치(3)의 최적운용조건에 대한 해법을 제시할 수 있다.In this way, the central processing server 5 can present a solution to the optimal operating conditions of the device 3 based on data collected from the plurality of edge terminals 1 .

본 발명의 일 실시예에서, 중앙처리서버(5)는 복수의 엣지단말(1) 각각에 대한 통계적 정보를 통합적으로 제공하는 사용자 친화적 ux/ui를 제공할 수 있다.In one embodiment of the present invention, the central processing server 5 may provide a user-friendly ux/ui that integrally provides statistical information for each of the plurality of edge terminals 1.

본 발명의 일 실시예에서, 중앙처리서버(5)는 최대 50대의 엣지단말(1)로부터 통계적 정보를 수신하여 빅데이터를 구축할 수 있다. In one embodiment of the present invention, the central processing server 5 can construct big data by receiving statistical information from up to 50 edge terminals 1.

한편, 도 1의 (b)에 도시된 바와 같이, 상기 장치(3)는 탭웰딩(Tab Welding)장비, IIOT센서, 서보모터, 배터리 등일 수 있다. 구체적으로 이러한 장치(3)들은 SECS/GEM 프로토콜을 따르는 반도체 설비/공정, 배터리 설비/공정 등에서 사용되는 장비들로서, 고해상도의 데이터에 기반한 높은 정밀도의 이상감지 기능 및 실시간 감시 기능이 요구되는 장치(3)들일 수 있다. On the other hand, as shown in (b) of FIG. 1, the device 3 may be a tab welding equipment, an IIOT sensor, a servo motor, a battery, or the like. Specifically, these devices (3) are devices used in semiconductor facilities/processes, battery facilities/processes, etc. that follow the SECS/GEM protocol, and require high-precision anomaly detection and real-time monitoring functions based on high-resolution data (3 ) can be taken.

도 2는 본 발명의 일 실시예에 따른 고해상도 데이터에 대한 폴트를 검출하는 방법의 단계들을 도시한다.Figure 2 shows steps in a method for detecting faults on high-resolution data according to one embodiment of the present invention.

도 2에 도시된 바와 같이 1 이상의 프로세서 및 1 이상의 메모리를 포함하는 컴퓨팅시스템에서 수행되는, 고해상도 데이터에 대한 폴트를 검출하는 방법은 장치(3)의 출력신호를 수집하는 DAQ(2)(Data Acquisition)로부터, 상기 장치(3)의 복수의 채널 각각에서 출력되는 고해상도의 시계열데이터인 입력신호를 수신하는 입력신호수신단계; 상기 장치(3)를 제어하여 상기 장치(3)의 동작을 결정하는 제어모듈(4)로부터, 상기 장치(3)의 출력에 대한 제어정보를 수신하는 제어정보수신단계; 시간축에서 상기 제어정보와 상기 입력신호의 변동시점이 일치하도록 동기화하고, 상기 제어정보의 컨텍스트정보에 따라 상기 입력신호를 세그멘테이션하는, 제1세그멘테이션단계; 상기 제어정보의 컨텍스트정보에 따라 세그멘테이션된 상기 입력신호의 특정 구간에 대하여, 룰베이스 기반의 제1규칙에 따라 1 이상의 스텝신호로 세그멘테이션하고, 상기 1 이상의 스텝신호 각각에 대한 인덱스정보를 부여하는, 제2세그멘테이션단계; 상기 1 이상의 스텝신호별로 검출대상신호를 결정하는 제2규칙에 기반하여, 상기 제2규칙에 부합하는 1 이상의 스텝신호를 검출대상신호로 결정하는 검출대상신호결정단계; 및 결정된 상기 검출대상신호로부터 폴트를 검출하는, 폴트검출단계;를 포함할 수 있다.As shown in FIG. 2, the method of detecting a fault for high-resolution data, performed in a computing system including one or more processors and one or more memories, uses a DAQ (2) (Data Acquisition ), an input signal receiving step of receiving an input signal that is high-resolution time-series data output from each of a plurality of channels of the device (3); a control information receiving step of receiving control information about an output of the device 3 from a control module 4 that controls the device 3 to determine an operation of the device 3; a first segmentation step of synchronizing the control information and the input signal to coincide with each other on a time axis and segmenting the input signal according to context information of the control information; For a specific section of the input signal segmented according to the context information of the control information, segmentation into one or more step signals according to a rule base-based first rule, and index information for each of the one or more step signals, a second segmentation step; a detection target signal determination step of determining one or more step signals meeting the second rule as detection target signals based on a second rule for determining detection target signals for each of the one or more step signals; and a fault detection step of detecting a fault from the determined detection target signal.

또한, 고해상도 데이터에 대한 폴트를 검출하는 방법은 상기 입력신호에 대한 폴트 검출결과를 기설정된 주기 혹은 요청에 따라 중앙처리서버(5)로 송신하는, 검출결과송신단계;를 더 포함할 수 있다. In addition, the method for detecting a fault for high-resolution data may further include a detection result transmission step of transmitting a fault detection result for the input signal to the central processing server 5 according to a preset period or request.

구체적으로 이하의 S1 내지 S13단계들은 엣지단말(1)의 구성요소들에 의해 수행될 수 있다.Specifically, the following steps S1 to S13 may be performed by components of the edge terminal 1.

S1단계에서, 신호수신부(10)는 DAQ(2)로부터 입력신호를 수신할 수 있다. 구체적으로 상기 S1단계는 신호수신부(10)의 입력신호수신부(11)에 의해 수행될 수 있다. In step S1, the signal receiver 10 may receive an input signal from the DAQ 2. Specifically, the step S1 may be performed by the input signal receiving unit 11 of the signal receiving unit 10.

전술한 바와 같이 입력신호는 장치(3)의 복수의 출력단자 각각에서 출력되는 전기적 신호가 DAQ(2)로 수집되어, DAQ(2)에 의해 엣지단말(1)로 송신되는 데이터일 수 있다. 바람직하게는 입력신호는 장치(3)의 메인보드(30) 자체의 출력단자에서 출력되는 전기적 신호일 수 있다.As described above, the input signal may be data that is electrical signals output from each of the plurality of output terminals of the device 3 are collected by the DAQ 2 and transmitted to the edge terminal 1 by the DAQ 2. Preferably, the input signal may be an electrical signal output from an output terminal of the main board 30 itself of the device 3.

본 발명의 일 실시예에서, DAQ(2)는 장치(3)의 복수의 채널에서 출력되는 고해상도의 아날로그 혹은 디지털 신호를 입력받아 저장하고, 사용자의 선택에 따라 특정 채널에 대한 신호가 엣지단말(1)로 송신될 수 있다.In one embodiment of the present invention, the DAQ (2) receives and stores high-resolution analog or digital signals output from a plurality of channels of the device (3), and according to the user's selection, the signal for a specific channel is transmitted to the edge terminal ( 1) can be sent.

S2단계에서, 신호수신부(10)는 제어모듈(4)로부터 제어정보를 수신할 수 있다. 구체적으로 상기 S2단계는 신호수신부(10)의 제어정보수신부(12)에 의해 수행될 수 있다.In step S2, the signal receiving unit 10 may receive control information from the control module 4. Specifically, the step S2 may be performed by the control information receiving unit 12 of the signal receiving unit 10.

전술한 바와 같이, 제어정보는 장치(3)의 동작을 결정하는 제어모듈(4)에 의해 생성되는 정보로서, 장치(3)의 동작여부, 동작모드, 및 동작시점에 대한 컨텍스트정보를 포함할 수 있다.As described above, the control information is information generated by the control module 4 that determines the operation of the device 3, and may include context information about whether the device 3 operates, the mode of operation, and the time of operation. can

S3단계에서, 신호수신부(10)는 데이터전처리과정을 수행할 수 있다. 구체적으로 상기 S3단계는 신호수신부(10)의 신호전처리부(13)에 의해 수행될 수 있다.In step S3, the signal receiving unit 10 may perform a data pre-processing process. Specifically, the step S3 may be performed by the signal pre-processing unit 13 of the signal receiving unit 10.

이러한 전처리과정들은 입력신호에 대한 안정성 및 정합성을 확보하기 위한 과정으로서, 신호평활화(Signal Smoothing), 신호농축(Signal Enrichment), 신호필터링(Signal Filtering) 등의 신호처리기술이 수행될 수 있다.These pre-processing processes are processes for ensuring stability and consistency of the input signal, and signal processing techniques such as signal smoothing, signal enrichment, and signal filtering may be performed.

본 발명의 일 실시예에서는 노이즈필터링, 로우패스필터(Low-pass filter), 하이패스필터(High-pass filter), 이동평균필터(moving average filter), 보간 필터(Interpolation Filter) 등의 공지된 신호처리법이 이용될 수 있다.In one embodiment of the present invention, known signals such as noise filtering, low-pass filter, high-pass filter, moving average filter, and interpolation filter Treatments may be used.

S4단계에서, 제1세그멘테이션부(14)는 신호수신부(10)로부터 입력신호 및 제어정보를 수신할 수 있다.In step S4, the first segmentation unit 14 may receive an input signal and control information from the signal receiving unit 10.

S5단계에서, 제1세그멘테이션부(14)는 제어정보의 컨텍스트정보에 따라 입력신호의 변동시점이 일치하도록 상기 제어정보를 시간축에서 타임시프트할 수 있다. 전술한 바와 같이 제어정보 및 입력신호는 시계열 데이터일 수 있고, 상기 제어정보에 따라 (상기 장치(3)에서 출력되는 출력신호인) 입력신호의 값이 변동될 수 있다.In step S5, the first segmentation unit 14 may time-shift the control information on the time axis so that the change point of the input signal coincides with the context information of the control information. As described above, the control information and the input signal may be time-series data, and the value of the input signal (output signal output from the device 3) may vary according to the control information.

구체적으로 상기 제어정보에 따라, 상기 장치(3)의 동작 여부, 혹은 장치가 어떤 모드로 동작할지가 결정될 수 있고, 상기 제어정보는 해당 동작의 명령시점에 대한 정보 또한 포함할 수 있다.Specifically, depending on the control information, whether or not the device 3 operates or in which mode the device operates may be determined, and the control information may also include information about a command timing of the corresponding operation.

한편, 신호지연, 신호간섭 등의 요인으로 제어정보의 명령시점과 입력신호의 변동시점간의 차이가 발생할 수 있고, 본 발명의 일 실시예에서는, 제어정보와 입력신호를 시간축에서 동기화시킴으로써, 제어정보에 따라 입력신호의 변동시점이 일치시킬 수 있다.Meanwhile, due to factors such as signal delay and signal interference, a difference between the command time of control information and the change time of the input signal may occur. In one embodiment of the present invention, by synchronizing the control information and the input signal on the time axis, Depending on the change point of the input signal can be matched.

S6단계에서, 제1세그멘테이션부(14)는 제어정보의 컨텍스트정보에 따라 입력신호의 특정 구간을 세그멘테이션할 수 있다. 구체적으로 제1세그멘테이션부(14)는 입력신호 중 폴트검출의 대상이 되는 특정 구간만을 선별적으로 세그멘테이션할 수 있다.In step S6, the first segmentation unit 14 may segment a specific section of the input signal according to the context information of the control information. Specifically, the first segmentation unit 14 may selectively segment only a specific section to be a target of fault detection among the input signals.

바람직하게는 제1세그멘테이션부(14)는 장치(3)의 동작여부, 동작모드, 동작시점을 결정하는 제어정보의 컨텍스트정보에 따라, 입력신호의 특정 구간을 선별적으로 세그멘테이션할 수 있다.Preferably, the first segmentation unit 14 may selectively segment a specific section of the input signal according to context information of control information that determines whether the device 3 operates, the operating mode, and the operating time.

이와 같이 본 발명의 일 실시예에 따르면, 입력신호 중 장치(3)가 동작할 때에 해당하는 특정 구간이 세그멘테이션될 수 있다. 또는, 입력신호 중 장치(3)가 특정 모드로 동작할 때에 해당하는 특정 구간이 세그멘테이션될 수 있다.As such, according to an embodiment of the present invention, a specific section corresponding to when the device 3 operates among the input signals may be segmented. Alternatively, among the input signals, a specific section corresponding to when the device 3 operates in a specific mode may be segmented.

S7단계에서, 제2세그멘테이션부(15)는 제1세그멘테이션부(14)로부터 세그멘테이션된 입력신호를 수신할 수 있다. 구체적으로 제2세그멘테이션부(15)는 입력신호 중 폴트검출의 대상이 되는 입력신호의 특정 구간만을 제1세그멘테이션부(14)로부터 수신할 수 있다.In step S7, the second segmentation unit 15 may receive the segmented input signal from the first segmentation unit 14. Specifically, the second segmentation unit 15 may receive, from the first segmentation unit 14, only a specific section of the input signal to be a target of fault detection among the input signals.

S8단계에서, 제2세그멘테이션부(15)는 제1규칙에 따라 입력신호를 복수의 스텝신호로 세그멘테이션할 수 있다. 구체적으로 제1규칙이란 룰베이스 기반의 규칙으로서, 입력신호의 변곡점, 최대, 최소값, 기울기 등을 판단하는 수학적 해석기법에 기초하여, 입력신호를 세그멘테이션하는 알고리즘에 해당할 수 있다.In step S8, the second segmentation unit 15 may segment the input signal into a plurality of step signals according to the first rule. Specifically, the first rule is a rule based rule, and may correspond to an algorithm for segmenting an input signal based on a mathematical analysis technique for determining an inflection point, a maximum value, a minimum value, a slope, and the like of the input signal.

바람직하게는 제1규칙은 입력신호의 변곡점을 판단하여 입력신호를 세그멘테이션하여 1 이상의 스텝신호를 생성하는 알고리즘에 해당할 수 있다.Preferably, the first rule may correspond to an algorithm for generating one or more step signals by determining an inflection point of the input signal and segmenting the input signal.

S9단계에서, 제2세그멘테이션부(15)는 생성된 1 이상의 스텝신호에 대한 인덱스정보를 부여할 수 있다. 구체적으로 제2세그멘테이션부(15)는 1 이상의 스텝신호 각각에 대한 특징(구간의미정보)에 기반한 인덱스정보를 부여할 수 있다. 전술한 바와 같이, 본 발명의 일 실시예에서 상기 제1규칙은 입력신호의 변곡점을 판단하는 알고리즘일 수 있고, 제2세그멘테이션부(15)는 변곡점 기준으로 생성된 1 이상의 스텝신호에 대해 서로 다른 인덱스정보를 부여할 수 있다. In step S9, the second segmentation unit 15 may assign index information for one or more generated step signals. Specifically, the second segmentation unit 15 may assign index information based on characteristics (section semantic information) for each of one or more step signals. As described above, in one embodiment of the present invention, the first rule may be an algorithm for determining an inflection point of an input signal, and the second segmentation unit 15 may set different values for one or more step signals generated based on an inflection point. Index information can be given.

S10단계에서, 검출대상신호결정부(16)는 제2세그멘테이션부(15)로부터 세그멘테이션된 스텝신호를 수신할 수 있다. 구체적으로 제2세그멘테이션부(15)는 1 이상의 스텝신호 중 폴트검출의 대상이 되는 특정 스텝신호를 제2세그멘테이션부(15)로부터 수신할 수 있다. 바람직하게는 제2세그멘테이션부(15)는 1 이상의 스텝신호 중 폴트검출의 대상이 되는 특정 채널의 특정 인덱스정보가 부여된 스텝신호를 제2세그멘테이션부(15)로부터 수신할 수 있다.In step S10, the detection target signal determination unit 16 may receive the segmented step signal from the second segmentation unit 15. Specifically, the second segmentation unit 15 may receive, from the second segmentation unit 15, a specific step signal that is a target of fault detection among one or more step signals. Preferably, the second segmentation unit 15 may receive, from the second segmentation unit 15, a step signal to which specific index information of a specific channel to be a target of fault detection is assigned among one or more step signals.

S11단계에서, 검출대상신호결정부(16)는 제2규칙에 따라 검출대상신호를 결정할 수 있다. 구체적으로 검출대상신호결정부(16)는, 특정 채널의 특정 인덱스정보가 부여된 스텝신호별로 상이한 제2규칙을 적용하여, 1 이상의 스텝신호 중 폴트검출의 대상이 되는 검출대상신호를 결정할 수 있다.In step S11, the detection target signal determination unit 16 may determine the detection target signal according to the second rule. Specifically, the detection target signal determination unit 16 may determine a detection target signal to be fault detected from among one or more step signals by applying a second rule that is different for each step signal to which specific index information of a specific channel is assigned. .

바람직하게는 스텝신호의 채널 및 인덱스정보별로 상이한 방식의 제2규칙이 기설정될 수 있고, 검출대상신호결정부(16)는 해당 스텝신호에 대한 제2규칙을 적용하여 기준치에 부합하는 경우, 해당 스텝신호를 검출대상신호로 결정할 수 있다. Preferably, a second rule of a different method may be preset for each channel and index information of the step signal, and the detection target signal determining unit 16 applies the second rule for the corresponding step signal to meet the reference value, The corresponding step signal may be determined as a detection target signal.

본 발명의 일 실시예에서, 제2규칙은 최대,최소값,평균,분산 등의 통계적 수단에 의해 스텝신호에 대한 특징정보를 도출하여 검출대상신호를 결정하는 규칙일 수 있다.In one embodiment of the present invention, the second rule may be a rule for determining a detection target signal by deriving feature information on a step signal by statistical means such as maximum, minimum, average, and variance.

또는, 본 발명의 일 실시예에서, 제2규칙은 최대,최소값,평균,분산 등의 통계적 수단에 의해 스텝신호에 대한 특징정보를 도출하고, 해당 스텝신호에 대한 기준특징정보와의 차이에 의해 검출대상신호를 결정하는 규칙일 수 있다.Alternatively, in one embodiment of the present invention, the second rule derives the feature information for the step signal by statistical means such as maximum, minimum value, average, variance, etc., and the difference from the reference feature information for the step signal. It may be a rule for determining a detection target signal.

또는, 본 발명의 일 실시예에서, 제2규칙은 학습된 딥러닝 기반의 추론모델에 의해 검출대상신호를 결정하는 규칙일 수 있다.Alternatively, in one embodiment of the present invention, the second rule may be a rule for determining a detection target signal by a learned deep learning-based inference model.

S12 및 S13단계에서, 폴트검출부(17)는 검출대상신호결정부(16)로부터 검출대상신호를 수신하고, 수신한 검출대상신호에 대한 폴트검출을 수행할 수 있다.In steps S12 and S13, the fault detection unit 17 may receive the detection target signal from the detection target signal determination unit 16 and perform fault detection on the received detection target signal.

결과적으로, 폴트검출부(17)는 입력신호 전체에 대해 폴트검출을 수행하지 않고, 제어정보의 컨텍스트정보에 따라 1차적으로 세그멘테이션되고, 룰베이스 기반의 제1규칙에 따라 2차적으로 세그멘테이션된 입력신호의 특정구간(스텝신호) 중 제2규칙에 부합하는 구간(검출대상신호)을 선별하여 폴트를 검출함으로써, 폴트검출 과정에서의 데이터부하량을 경감할 수 있다.As a result, the fault detection unit 17 does not perform fault detection on the entire input signal, but is primarily segmented according to the context information of the control information and secondarily segmented according to the first rule based on the rule base. The data load in the fault detection process can be reduced by selecting a section (detection target signal) that meets the second rule among a specific section (step signal) of .

한편, 전술한 바와 같이 폴트검출부(17)에 의해 도출된 폴트검출 결과가 검출결과송신부(18)에 의해 중앙처리서버(5)로 송신되는 별도의 단계(미도시)가 더 수행될 수도 있다.Meanwhile, as described above, a separate step (not shown) of transmitting the fault detection result derived by the fault detection unit 17 to the central processing server 5 by the detection result transmission unit 18 may be further performed.

도 3은 본 발명의 일 실시예에 따른 입력신호수신단계 및 제어정보수신단계를 도시한다.3 shows an input signal receiving step and a control information receiving step according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 상기 입력신호수신단계는, 상기 입력신호에, 신호평활화(Signal Smoothing), 신호농축(Signal Enrichment), 신호필터링(Signal Filtering) 중 1 이상을 포함하는 전처리과정을 수행하는 신호전처리단계;를 포함할 수 있다.As shown in FIG. 3, in the step of receiving the input signal, a preprocessing process including at least one of signal smoothing, signal enrichment, and signal filtering is performed on the input signal. A signal pre-processing step to do; may include.

또한, 상기 제어정보는, 장치(3)의 동작여부, 동작모드, 동작시점에 대한 컨텍스트정보를 포함하되, 상기 장치(3)를 제어하는 제어모듈(4)에 의해 생성되는 명령정보; 및 상기 제어모듈(4)이 센서를 포함하는 외부단말로부터 수신하는 상태정보;를 포함하고, 상기 입력신호는, 상기 제어정보에 의해, 상기 장치(3)의 복수의 채널 각각에서 출력되는 소비전력, 소비전압, 소비전류, 센서값 중 1 이상을 포함하는 고해상도의 디지털 혹은 아날로그 시계열 데이터일 수 있다.In addition, the control information includes context information about whether the device 3 is operating, an operating mode, and an operating time, and includes command information generated by the control module 4 controlling the device 3; and state information received by the control module 4 from an external terminal including a sensor, wherein the input signal is power consumption output from each of a plurality of channels of the device 3 by the control information. It may be high-resolution digital or analog time-series data including one or more of consumption voltage, current consumption, and sensor value.

도 3의 (a)에 도시된 바와 같이, 엣지단말(1)의 신호수신부(10)는 DAQ(2)로부터 장치(3)의 출력신호에 해당하는 입력신호를 수신할 수 있다. 구체적으로 DAQ(2)에 장치(3) 내부 메인보드(30)상의 복수의 출력단자(채널)에서 출력되는 데이터가 수집되고, 상기 DAQ(2)는 엣지단말(1)이 요청하는 특정 채널에 대한 데이터, 구체적으로는 장치(3)의 성능을 결정하는 특정 파라미터에 대한 데이터를 엣지단말(1)로 전송할 수 있다.As shown in (a) of FIG. 3, the signal receiving unit 10 of the edge terminal 1 may receive an input signal corresponding to the output signal of the device 3 from the DAQ 2. Specifically, the data output from a plurality of output terminals (channels) on the main board 30 inside the device 3 are collected in the DAQ(2), and the DAQ(2) is connected to a specific channel requested by the edge terminal 1. Data on the device 3, specifically data on specific parameters that determine the performance of the device 3, may be transmitted to the edge terminal 1.

바람직하게는 상기 입력신호는 장치(3) 내부 메인보드(30)상의 복수의 출력단자에서 출력되는 전력, 전압, 전류, 진동수, 변위, 온도 등 복수의 파라미터에 대한 데이터일 수 있다. 또한 상기 입력신호는 디지털 혹은 아날로그 형태의 신호값일 수 있다.Preferably, the input signal may be data for a plurality of parameters such as power, voltage, current, frequency, displacement, and temperature output from a plurality of output terminals on the main board 30 inside the device 3. Also, the input signal may be a signal value in a digital or analog form.

본 발명의 바람직한 실시예에서 상기 입력신호는 10khz 이상의 고해상도 데이터일 수 있다.In a preferred embodiment of the present invention, the input signal may be high-resolution data of 10 khz or higher.

한편, 상기 장치(3)의 출력은 상기 장치(3)를 제어하는 제어모듈(4)에 의해 결정될 수 있다. 구체적으로 상기 제어모듈(4)은 상기 장치(3)에 대한 명령정보를 생성하여 상기 장치(3)의 동작을 결정할 수 있다. 또는, 상기 제어모듈(4)은 센서 등의 외부단말로부터 수신한 상태정보에 기초하여 상기 장치(3)의 동작을 결정할 수 있다.Meanwhile, the output of the device 3 may be determined by the control module 4 that controls the device 3. Specifically, the control module 4 may generate command information for the device 3 to determine the operation of the device 3. Alternatively, the control module 4 may determine the operation of the device 3 based on state information received from an external terminal such as a sensor.

더 구체적으로 제어모듈(4)은 상기 장치(3)가 특정 모드로 동작하도록 명령정보를 송신하여 장치(3)를 제어할 수 있다. 또는, 제어모듈(4)은 센서로부터 수신한 상태정보가 특정 값에 해당하는 경우, 상기 장치(3)가 해당 상태정보에 대응하는 특정 모드로 동작하도록 장치(3)를 제어할 수 있다.More specifically, the control module 4 may control the device 3 by transmitting command information so that the device 3 operates in a specific mode. Alternatively, the control module 4 may control the device 3 to operate in a specific mode corresponding to the state information when the state information received from the sensor corresponds to a specific value.

이와 같이, 제어정보는 제어모듈(4)이 상기 장치(3)의 동작여부, 동작모드, 동작시점을 결정하는 정보일 수 있고, 이러한 제어정보는 컨텍스트정보로 표현될 수 있다.As such, the control information may be information for the control module 4 to determine whether or not the device 3 operates, an operating mode, and an operating time, and such control information may be expressed as context information.

도 3의 (b)는 신호수신부(10)가 DAQ(2)로부터 수신하는 입력신호를 도시한다. 전술한 바와 같이, 상기 입력신호는 장치(3) 내부의 메인보드(30)의 복수의 출력단자(채널)에서 출력되는 고해상도의 디지털 혹은 아날로그 형태의 시계열 데이터일 수 있다.3(b) shows an input signal received by the signal receiver 10 from the DAQ 2. As described above, the input signal may be high-resolution digital or analog time-series data output from a plurality of output terminals (channels) of the main board 30 inside the device 3 .

한편, 전술한 바와 같이 신호수신부(10)는 입력신호에 대한 안정성 및 정합성을 확보하기 위해 신호평활화(Signal Smoothing), 신호농축(Signal Enrichment), 신호필터링(Signal Filtering) 등의 전처리과정을 수행할 수 있다.Meanwhile, as described above, the signal receiving unit 10 may perform preprocessing such as signal smoothing, signal enrichment, and signal filtering to ensure stability and consistency of the input signal. can

도 3의 (c)는 신호수신부(10)가 제어모듈(4)로부터 수신하는 제어정보를 도시한다. 전술한 바와 같이, 상기 제어정보는 장치(3)의 동작여부, 동작모드, 동직시점 등을 결정하는 컨텍스트정보일 수 있다. 이와 같은 상기 제어정보에 의해, 상기 장치(3)는 t₁~t₂ 시간에서 제1모드로 동작하고, t₃~t₄ 시간에서 제2모드로 동작할 수 있다.3(c) shows control information received by the signal receiving unit 10 from the control module 4. As described above, the control information may be context information for determining whether or not the device 3 operates, an operating mode, and an operating time point. Based on the control information, the device 3 can operate in the first mode at the time of t ₁ to t ₂ and in the second mode at the time of t ₃ to t ₄ .

또는 본 발명의 다른 실시예에서, 상기 제어정보가 동작여부에 대한 컨텍스트정보인 경우에, 상기 제어정보는 상기 장치(3)를 t₁~t₂ 및 t₃~t₄ 시간에서 동작(ON)시키고, 이에 해당하지 않는 시간에서 동작하지 않도록(OFF) 제어하는 컨텍스트정보일 수 있다.Alternatively, in another embodiment of the present invention, when the control information is context information on whether or not the operation is performed, the control information operates (ON) the device 3 at t ₁ ~ t ₂ and t ₃ ~ t ₄ time and it may be context information that controls not to operate (OFF) at a time not corresponding to this.

도 4는 본 발명의 일 실시예에 따른 제1세그멘테이션단계를 도시한다.4 shows a first segmentation step according to an embodiment of the present invention.

도 4에 도시된 바와 같이 상기 제1세그멘테이션단계는, 상기 제어정보의 컨텍스트정보에 따라 상기 입력신호의 변동시점이 일치하도록, 상기 제어정보를 타임시프트(Time Shift)하여, 상기 장치(3)의 동작에 따른 상기 입력신호의 출력이 대응되도록 시간축에서 상기 제어정보와 상기 입력신호를 동기화할 수 있다.As shown in FIG. 4, the first segmentation step time-shifts the control information so that the change point of the input signal coincides with the context information of the control information, The control information and the input signal may be synchronized on a time axis so that the output of the input signal according to the operation corresponds.

도 4의 (a)에 도시된 바와 같이, 엣지단말(1)의 제1세그멘테이션부(14)는 1)입력신호와 제어정보를 시간축에서 동기화하고, 2)제어정보의 컨텍스트정보에 따라 입력신호를 세그멘테이션할 수 있다.As shown in (a) of FIG. 4, the first segmentation unit 14 of the edge terminal 1 1) synchronizes the input signal and control information on the time axis, and 2) the input signal according to the context information of the control information. can be segmented.

전술한 바와 같이, 제어정보에 따라 입력신호의 출력값이 결정될 수 있으나, 신호지연, 신호간섭 등의 요인으로 제어정보의 명령시점과 입력신호의 변동시점간의 차이가 발생할 수 있다.As described above, the output value of the input signal may be determined according to the control information, but a difference between the command point of the control information and the change point of the input signal may occur due to factors such as signal delay and signal interference.

일례로, 도 4의 (b)는 도 3의 (b)의 복수의 채널 중 채널1에 대한 입력신호를 도시한 것이다. 또한 그래프 하단의 제어정보를 보면, 상기 장치(3)가 t₁~t₂ 시간에서 제1모드로 동작하고, t₃~t₄ 시간에서 제2모드로 동작하였음을 알 수 있다.As an example, FIG. 4(b) shows an input signal for channel 1 among the plurality of channels of FIG. 3(b). In addition, looking at the control information at the bottom of the graph, it can be seen that the device 3 operates in the first mode at the time of t ₁ to t ₂ and operates in the second mode at the time of t ₃ to t ₄ .

한편 도시된 바와 같이, 제어정보에 의해 장치(3)가 제1모드로 ON되는 시점(t₁)과 입력신호의 출력값이 변동되는 시점(t₁')이 상이함을 알 수 있다.On the other hand, as shown, it can be seen that the time point (t ₁ ) when the device 3 is turned on in the first mode by the control information and the time point (t ₁ ′) when the output value of the input signal is varied are different.

마차가지로, 제어정보에 의해 제1모드가 OFF되는 시점(t₂)과 입력신호의 출력값이 변동되는 시점(t₂')이 상이함을 알 수 있다.Similarly, it can be seen that the time point at which the first mode is turned off by the control information (t ₂ ) and the time point at which the output value of the input signal is varied (t ₂ ′) are different.

본 발명에서는 제어정보의 컨텍스트정보에 따라 입력신호의 변동시점이 일치하도록, 상기 제어정보를 타임시프트(Time Shift)하여 시간축에서 상기 제어정보와 상기 입력신호를 동기화할 수 있다.In the present invention, the control information and the input signal can be synchronized on the time axis by time-shifting the control information so that the change point of the input signal coincides with the context information of the control information.

즉, 제어정보에 의해 장치(3)가 제1모드로 ON되는 시점은 t₁에서 t₁'로 시프트되고, 제어정보에 의해 제1모드가 OFF되는 시점은 t₂에서 t₂'로 시프트될 수 있다. 이와 같이, 본 발명의 일 실시예에 따르면, 제어정보의 컨텍스트정보와 입력신호의 변동시점이 대응될 수 있다.That is, the time when the device 3 is turned on in the first mode by the control information is shifted from t ₁ to t ₁ ', and the time when the first mode is turned off by the control information is shifted from t ₂ to t ₂ '. can In this way, according to an embodiment of the present invention, the context information of the control information and the change point of the input signal can be corresponded.

마찬가지로 제2모드에서 대해서도, 제어정보에 의해 장치(3)가 제2모드로 ON되는 시점(t₃)과 입력신호의 출력값이 변동되는 시점(t₃')이 상이함을 알 수 있고, 제어정보에 의해 제2모드가 OFF되는 시점(t₄)과 입력신호의 출력값이 변동되는 시점(t₄')이 상이함을 알 수 있다.Likewise, in the second mode, it can be seen that the time point (t ₃ ) when the device 3 is turned on in the second mode by the control information and the time point (t ₃ ') when the output value of the input signal is varied are different, and the control It can be seen from the information that the time point at which the second mode is turned off (t ₄ ) and the time point at which the output value of the input signal is varied (t ₄ ′) are different.

따라서, 제어정보에 의해 장치(3)가 제2모드로 ON되는 시점은 t₃에서 t₃'로 시프트되고, 제어정보에 의해 제2모드가 OFF되는 시점은 t₄에서 t₄'로 시프트될 수 있다.Therefore, the time when the device 3 is turned on in the second mode by the control information is shifted from t ₃ to t ₃ ', and the time when the second mode is turned off by the control information is shifted from t ₄ to t ₄ '. can

제1세그멘테이션부(14)는 시간축에서 동기화된 제어정보의 컨텍스트정보에 따라 입력신호를 세그멘테이션할 수 있다. 구체적으로 제1세그멘테이션부(14)는 입력신호 중 폴트검출의 대상이 되는 특정 구간을 선택적으로 세그멘테이션할 수 있다.The first segmentation unit 14 may segment the input signal according to context information of control information synchronized on the time axis. Specifically, the first segmentation unit 14 may selectively segment a specific section, which is a target of fault detection, among input signals.

구체적으로 도 4의 (c)에서 입력신호 중 폴트검출의 대상이 되는 구간은 장치가 제1모드 혹은 제2모드로 동작할 때에 해당하는 구간일 수 있고, 제1세그멘테이션부(14)는 장치(3)가 제1모드로 동작했을 때에 해당하는 입력신호의 구간(t₁'~t₂')과 제2모드로 동작했을 때에 해당하는 입력신호의 구간(t₃'~t₄')을 세그멘테이션할 수 있다. Specifically, in (c) of FIG. 4 , the section subject to fault detection among the input signals may be a section corresponding to when the device operates in the first mode or the second mode, and the first segmentation unit 14 is the device ( 3) Segmentation of the section (t ₁ '~t ₂ ') of the input signal corresponding to the operation in the first mode and the section (t ₃ '~t ₄ ') of the input signal corresponding to the operation in the second mode can do.

또는 본 발명의 다른 실시예에서, 상기 제어정보가 동작여부(ON/OFF)에 대한 컨텍스트정보인 경우에, 폴트검출의 대상이 되는 구간은 장치가 동작(ON)할 때에 해당하는 구간일 수 있고, 제1세그멘테이션부(14)는 장치(3)가 동작했을 때에 해당하는 입력신호의 구간(t₁'~t₂' 및 t₃'~t₄')을 세그멘테이션할 수 있다. Alternatively, in another embodiment of the present invention, when the control information is context information about operation (ON/OFF), the section subject to fault detection may be a section corresponding to when the device is operating (ON), , The first segmentation unit 14 may segment sections (t ₁ '~t ₂ ' and t ₃ '~t ₄ ') of the input signal corresponding to when the device 3 operates.

이와 같이 본 발명의 일 실시예에 따르면, 제어정보의 컨텍스트정보에 따라 폴트검출의 대상이 되는 특정 구간에 대한 입력신호를 선별할 수 있다.As described above, according to an embodiment of the present invention, an input signal for a specific section to be a target of fault detection can be selected according to context information of control information.

한편, 도 4의 (b) 및 (c)는 도 3의 (b)의 복수의 채널 중 채널1에서의 입력신호에 대한 제1세그멘테이션단계를 도시한 것으로, 도시되지 않은 채널2 내지 5에 대해서도 동일한 과정이 수행될 수 있다.Meanwhile, (b) and (c) of FIG. 4 show the first segmentation step for the input signal in channel 1 among the plurality of channels in (b) of FIG. 3, and channels 2 to 5, which are not shown, The same process can be performed.

도 5는 본 발명의 일 실시예에 따른 제2세그멘테이션단계를 도시한다.5 shows a second segmentation step according to an embodiment of the present invention.

도 5에 도시된 바와 같이 상기 스텝신호는, 룰베이스 기반의 상기 제1규칙에 따라, 상기 입력신호의 특정 구간이 세그멘테이션되어 생성되고, 세그멘테이션된 상기 입력신호의 특정 구간에 대한 인덱스정보가 부여되어 저장될 수 있다.As shown in FIG. 5, the step signal is generated by segmenting a specific section of the input signal according to the first rule based on the rule base, and index information for the specific section of the segmented input signal is given can be stored

또한, 상기 제1규칙은, 상기 입력신호의 변곡점을 판단하여 상기 입력신호를 1 이상의 스텝신호로 세그멘테이션하는 알고리즘을 포함할 수 있다.Also, the first rule may include an algorithm for determining an inflection point of the input signal and segmenting the input signal into one or more step signals.

도 5의 (a)에 도시된 바와 같이, 엣지단말(1)의 제2세그멘테이션부(15)는 룰베이스 기반의 제1규칙에 따라, 입력신호를 세그멘테이션하여 스텝신호를 생성할 수 있다. 구체적으로 제2세그멘테이션부(15)는 제어정보의 컨텍스트정보에 따라 세그멘테이션된 입력신호의 특정 구간에 대해서, 룰베이스 기반의 제1규칙에 따라, 입력신호를 세그멘테이션하여 1 이상의 스텝신호를 생성할 수 있다.As shown in (a) of FIG. 5 , the second segmentation unit 15 of the edge terminal 1 may generate a step signal by segmenting an input signal according to a first rule based on a rule base. Specifically, the second segmentation unit 15 may generate one or more step signals by segmenting the input signal according to the rule base-based first rule for a specific section of the input signal segmented according to the context information of the control information. there is.

또한, 생성된 스텝신호별로 해당 스텝신호의 특징(구간의미정보)에 기반한 인덱스정보가 부여될 수 있다. In addition, index information based on the characteristics (section semantic information) of the corresponding step signal may be assigned to each generated step signal.

본 발명의 일 실시예에서, 상기 제1규칙은 입력신호의 변곡점에 기반하여 입력신호를 세그멘테이션하는 알고리즘일 수 있다.In an embodiment of the present invention, the first rule may be an algorithm for segmenting an input signal based on an inflection point of the input signal.

구체적으로 도 5의 (b)의 좌측 그래프는, 도 4의 (c)에서 장치(3)가 제1모드로 동작할 때 제1채널에서의 입력신호를 도시한 것이고, 해당 구간에서의 입력신호의 변곡점에 기반하여 스텝신호가 생성될 수 있다. 구체적으로 t₁'~t₂'에서의 입력신호에 대한 변곡점을 판단하여, 변곡점을 기반으로 스텝신호.1, 스텝신호.2, 및 스텝신호.3이 생성될 수 있다.Specifically, the left graph of FIG. 5(b) shows the input signal in the first channel when the device 3 operates in the first mode in FIG. 4(c), and the input signal in the corresponding section. A step signal may be generated based on the inflection point of . Specifically, the inflection point of the input signal at t ₁ '~t ₂ ' is determined, and step signal 1, step signal 2, and step signal 3 may be generated based on the inflection point.

이와 같이, t₁'~t₂'에서의 입력신호 중 데이터 패턴이 상이한 1 이상의 스텝신호(.1~.3)가 생성될 수 있다.In this way, one or more step signals (.1 to .3) having different data patterns among the input signals at t _{1 ′} to t ₂ ′ may be generated.

마찬가지로, 도 5의 (b)의 우측 그래프는, 도 4의 (c)에서 장치(3)가 제2모드로 동작할 때 제1채널에서의 입력신호를 도시한 것이고, 해당 구간에서의 입력신호의 변곡점에 기반하여 스텝신호가 생성될 수 있다. 구체적으로 t₃'~t₄'에서의 입력신호에 대한 변곡점을 판단하여, 변곡점을 기반으로 스텝신호.4, 스텝신호.5, 및 스텝신호.6이 생성될 수 있다.Similarly, the graph on the right of FIG. 5 (b) shows the input signal in the first channel when the device 3 operates in the second mode in FIG. 4 (c), and the input signal in the corresponding section. A step signal may be generated based on the inflection point of . Specifically, the inflection point of the input signal at t ₃ '~t ₄ ' may be determined, and step signal 4, step signal 5, and step signal 6 may be generated based on the inflection point.

이와 같이, t₃'~t₄'에서의 입력신호 중 데이터 패턴이 상이한 1 이상의 스텝신호(.4~.6)가 생성될 수 있다.In this way, one or more step signals (.4 to .6) having different data patterns among the input signals at t ₃ ' to t ₄ ' may be generated.

또한, 이와 같이 생성된 스텝신호(.1~.6) 각각에 대한 인덱스정보가 부여될 수 있다. 구체적으로 인덱스정보는 제1규칙에 따라 구별되는 스텝신호에 대한 특징을 내포하는 정보일 수 있다. 즉 인덱스정보는 제1규칙에 따라 도출된 해당 스텝신호에 대한 구간의미정보를 의미할 수 있다. In addition, index information for each of the step signals (.1 to .6) generated in this way may be given. Specifically, the index information may be information containing characteristics of step signals distinguished according to the first rule. That is, the index information may mean section semantic information for a corresponding step signal derived according to the first rule.

한편, 제1규칙은 사용자가 희망하는 분석단위를 도출하기 위해 선태적으로 변경될 수 있다. 구체적으로 본 발명의 다른 실시예에서는 입력신호의 최대, 최소값, 기울기 등에 따라 입력신호가 세그멘테이션되어 스텝신호가 생성될 수 있다.Meanwhile, the first rule may be selectively changed to derive a unit of analysis desired by the user. Specifically, in another embodiment of the present invention, a step signal may be generated by segmenting an input signal according to a maximum value, a minimum value, a slope, and the like of the input signal.

한편, 도 5의 (b) 는 도 3의 (b)의 복수의 채널 중 채널1에서의 입력신호에 대한 제2세그멘테이션단계를 도시한 것으로, 도시되지 않은 채널2 내지 5에 대해서도 동일한 과정이 수행될 수 있다.Meanwhile, FIG. 5(b) shows the second segmentation step for the input signal in channel 1 among the plurality of channels in FIG. 3(b), and the same process is performed for channels 2 to 5, which are not shown. It can be.

도 6은 본 발명의 일 실시예에 따른 복수의 채널 각각에 대한 입력신호가 세그멘테이션되어 스텝신호가 생성되는 과정을 도시한다. 구체적으로 도 6은 채널 1 내지 3에 대한 입력신호에 대한 제1세그멘테이션단계 및 제2세그멘테이션단계가 수행되어 스텝신호가 생성되는 과정을 도시한 것이다.6 illustrates a process of generating a step signal by segmenting an input signal for each of a plurality of channels according to an embodiment of the present invention. Specifically, FIG. 6 illustrates a process of generating a step signal by performing a first segmentation step and a second segmentation step for input signals for channels 1 to 3.

도 6에 도시된 바와 같이, 입력신호는 복수의 채널(1,2,3) 각각에서의 고해상도의 시계열 데이터이고, 제어정보는 상기 입력신호의 출력을 결정하는 컨텍스트정보일 수 있다.As shown in FIG. 6, the input signal may be high-resolution time-series data in each of a plurality of channels 1, 2, and 3, and control information may be context information for determining the output of the input signal.

한편, 제1세그멘테이션단계가 수행됨에 따라, 복수의 채널(1,2,3) 각각에서의 입력신호는 상기 제어정보의 컨텍스트정보에 따라 세그멘테이션될 수 있다. 일례로 도 6에서 t₁ 내지 t₂ 시간에서 제어정보의 컨텍스트정보가 장치(3)가 동작하고 있음을 의미할 때, 해당 구간에서의 입력신호가 세그멘테이션될 수 있다. Meanwhile, as the first segmentation step is performed, the input signal in each of the plurality of channels 1, 2, and 3 may be segmented according to the context information of the control information. For example, in FIG. 6 , when the context information of the control information means that the device 3 is operating at times t ₁ to t ₂ , an input signal in the corresponding section may be segmented.

이와 같이 제1세그멘테이션단계가 수행됨에 따라, 특정 구간에 대한 입력신호만이 선별될 수 있다.As the first segmentation step is performed in this way, only input signals for a specific section can be selected.

한편, 제2세그멘테이션단계가 수행됨에 따라, 복수의 채널(1,2,3) 각각에서의 입력신호는 룰베이스 기반의 제1규칙에 따라 세그멘테이션될 수 있다. 일례로, 채널 1에 대한 입력신호는 스텝신호(.1,.2,.3)로 세그멘테이션되고, 채널 2에 대한 입력신호는 스텝신호(.4,.5,.6)로 세그멘테이션되고, 채널 3에 대한 입력신호는 스텝신호(.7,.8,.9)로 세그멘테이션될 수 있다.Meanwhile, as the second segmentation step is performed, the input signal in each of the plurality of channels 1, 2, and 3 may be segmented according to the first rule based on the rule base. As an example, the input signal for channel 1 is segmented into step signals (.1, .2, .3), the input signal for channel 2 is segmented into step signals (.4, .5, .6), and the channel The input signal for 3 can be segmented into step signals (.7, .8, .9).

전술한 바와 같이, 제2세그멘테이션단계에서 적용되는 제1규칙은 입력신호의 변곡점, 기울기 등을 판단하는 알고리즘일 수 있다.As described above, the first rule applied in the second segmentation step may be an algorithm for determining the inflection point and slope of the input signal.

도 7은 본 발명의 일 실시예에 따른 검출대상신호결정단계를 도시한다.7 shows a detection target signal determining step according to an embodiment of the present invention.

도 7에 도시된 바와 같이 상기 제2규칙은, 상기 스텝신호의 채널 및 인덱스정보별로 상이한 방식의 규칙으로 기저장되고, 상기 검출대상신호결정부(16)는, 상기 스텝신호의 채널 및 인덱스정보에 해당하는 제2규칙을 적용하여, 검출대상신호를 결정할 수 있다.As shown in FIG. 7, the second rule is previously stored as a rule of a different method for each channel and index information of the step signal, and the detection target signal determining unit 16 determines the channel and index information of the step signal. The detection target signal may be determined by applying the second rule corresponding to .

또한, 상기 제2규칙은, 최대값, 최소값, 평균, 분산 중 1 이상을 포함하는 통계적 수단에 따라 상기 스텝신호의 특징정보를 도출하고, 상기 특징정보가 기준치에 부합하는 지 여부에 따라 검출대상신호를 결정할 수 있다.In addition, the second rule derives feature information of the step signal according to a statistical means including at least one of a maximum value, a minimum value, an average, and a variance, and a detection target according to whether the feature information meets a reference value. signal can be determined.

또는, 상기 제2규칙은, 최대값, 최소값, 평균, 분산 중 1 이상을 포함하는 통계적 수단에 따라 스텝신호에 대한 특징정보를 도출하고, 상기 특징정보와 상기 제2규칙에 대해 저장된 기준특징정보와의 차이에 기초하여 검출대상신호를 결정할 수 있다.Alternatively, the second rule derives feature information for a step signal according to a statistical means including at least one of a maximum value, a minimum value, an average, and a variance, and the feature information and reference feature information stored for the second rule. A detection target signal can be determined based on the difference between

또는, 상기 제2규칙을 적용할 스텝신호와 동일한 채널 및 인덱스정보에 해당하는 학습데이터로 학습된 딥러닝 기반 추론모델에 의하여, 검출대상신호를 결정할 수 있다.Alternatively, the detection target signal may be determined by a deep learning-based inference model learned with learning data corresponding to the same channel and index information as the step signal to which the second rule is applied.

도 7의 (a)에 도시된 바와 같이, 복수의 채널 각각에서의 입력신호가 1 이상의 스텝신호로 세그멘테이션될 수 있다. 구체적으로 채널1에 대한 입력신호는, 제어정보의 컨텍스트정보에 따라 제1모드로 동작할 때의 구간에 대해 1차적으로 세그멘테이션되고, 다시 룰베이스 기반의 제1규칙이 적용되어 스텝신호(.1,.2,.3)가 생성될 수 있다.As shown in (a) of FIG. 7, an input signal in each of a plurality of channels may be segmented into one or more step signals. Specifically, the input signal for channel 1 is primarily segmented for the section when operating in the first mode according to the context information of the control information, and the first rule based on the rule base is applied again to obtain a step signal (.1 ,.2,.3) can be created.

동일하게 채널2 및 3에 대한 입력신호는, 제어정보의 컨텍스트정보에 따라 제1모드로 동작할 때의 구간에 대해 1차적으로 세그멘테이션되고, 다시 룰베이스 기반의 제1규칙이 적용되어 각각 스텝신호(.4,.5,.6) 및 스텝신호(.7,.8,.9)로 생성될 수 있다.Similarly, the input signals for channels 2 and 3 are primarily segmented for the section when operating in the first mode according to the context information of the control information, and the first rule based on the rule base is applied again to obtain each step signal (.4,.5,.6) and step signals (.7,.8,.9).

또한, 스텝신호(.1내지.9) 각각에 대한 구간의미정보를 의미하는 인덱스정보(.1내지.9)(미도시)가 부여될 수 있다.In addition, index information (.1 to .9) (not shown) indicating section semantic information for each of the step signals (.1 to .9) may be assigned.

엣지단말(1)의 검출대상신호결정부(16)는 생성된 1 이상의 스텝신호 중 폴트검출을 수행할 검출대상신호를 결정할 수 있다. 구체적으로 검출대상신호결정부(16)는 스텝신호별로 제2규칙을 적용하여 기준에 부합하는 스텝신호를 검출대상신호로 결정할 수 있다.The detection target signal determination unit 16 of the edge terminal 1 may determine a detection target signal to perform fault detection among one or more generated step signals. Specifically, the detection target signal determination unit 16 may apply the second rule for each step signal to determine a step signal that meets the standard as the detection target signal.

더 구체적으로, 스텝신호에 대한 채널 및 인덱스정보별로 상이한 제2규칙이 기설정될 수 있고, 해당 채널 및 인덱스정보에 해당하는 스텝신호가 생성되는 경우, 해당 스텝신호에 해당 제2규칙을 적용하여, 기준에 부합하는 경우 검출대상신호로 결정할 수 있다.More specifically, a second rule that is different for each channel and index information for the step signal may be preset, and when a step signal corresponding to the corresponding channel and index information is generated, the corresponding second rule is applied to the corresponding step signal , it can be determined as a detection target signal if it meets the criteria.

도 7의 (a)를 예시로 설명하면, 채널1의 인덱스정보.3(미도시)에 대해서 통계적 특징정보에 기반한 제2규칙이 기설정되고, 채널2의 인덱스정보.5(미도시)에 대해서 기준특징정보와의 차이에 기반한 제2규칙이 기설정되고, 채널3의 인덱스정보.7(미도시)에 대해서 추론모델에 의한 제2규칙이 기설정될 수 있다.Referring to (a) of FIG. 7 as an example, a second rule based on statistical feature information is preset for index information .3 (not shown) of channel 1 and index information .5 (not shown) of channel 2. A second rule based on a difference from the reference feature information may be preset, and a second rule based on an inference model may be preset for index information .7 (not shown) of channel 3.

검출대상신호결정부(16)는, 채널1의 인덱스정보.3이 부여된 스텝신호.3에 대해서 통계적 특징정보에 기반한 제2규칙을 적용할 수 있고, 채널2의 인덱스정보.5가 부여된 스텝신호.5에 대해서 기준특징정보와의 차이에 기반한 제2규칙을 적용할 수 있고, 채널3의 인덱스정보.7이 부여된 스텝신호.7에 대해서 추론모델에 의한 제2규칙을 적용하여, 이 중 기준에 부합하는 스텝신호를 검출대상신호로 결정할 수 있다.The detection target signal determination unit 16 may apply the second rule based on the statistical feature information to the step signal .3 to which the index information .3 of channel 1 is assigned, and the index information .5 of channel 2 is assigned. The second rule based on the difference from the reference feature information can be applied to step signal .5, and the second rule based on the inference model is applied to step signal .7 to which index information .7 of channel 3 is assigned, Among them, a step signal that meets the criteria may be determined as a detection target signal.

이와 같이 검출대상신호결정부(16)는, 스텝신호에 상응하는 제2규칙을 적용하여 검출대상신호를 결정할 수 있다. In this way, the detection target signal determining unit 16 may determine the detection target signal by applying the second rule corresponding to the step signal.

또한, 본 발명의 일 실시예에서, 모든 채널의 모든 인덱스정보에 대한 스텝신호에 대해서 제2규칙이 설정되지 않고, 특정 채널의 특정 인덱스정보에 대한 스텝신호에 대해서만 제2규칙이 설정될 수 있다. 즉, 스텝신호.1, 스텝신호.2와 같이 폴트검출에 유효하지 않은 신호구간에 대해서는 별도의 제2규칙이 설정되지 않음으로써 효율적인 시스템을 구축할 수 있다.In addition, in an embodiment of the present invention, the second rule may not be set for step signals for all index information of all channels, and the second rule may be set only for step signals for specific index information of a specific channel. . That is, an efficient system can be constructed by not setting a separate second rule for signal sections that are not valid for fault detection, such as step signal.1 and step signal.2.

한편, 전술한 바와 같이 제2규칙은 스텝신호별로 상이한 방식으로 결정될 수 있다.Meanwhile, as described above, the second rule may be determined in a different manner for each step signal.

도 7의 (b)에 도시된 바와 같이, 본 발명의 일 실시예에서 제2규칙은 통계적 특징정보에 기반하여 검출대상신호를 결정하는 규칙일 수 있다. 구체적으로 상기 제2규칙은 스텝신호의 최대값, 최소값, 평균, 분산 등의 통계적 수단에 기초하여 스텝신호의 특징정보를 도출하고, 도출된 특징정보가 기준치에 부합하는 경우 해당 스텝신호를 검출대상신호로 결정하는 규칙일 수 있다.As shown in (b) of FIG. 7, in one embodiment of the present invention, the second rule may be a rule for determining a detection target signal based on statistical feature information. Specifically, the second rule derives the feature information of the step signal based on statistical means such as the maximum value, minimum value, average, and variance of the step signal, and when the derived feature information meets the reference value, the corresponding step signal is a detection target. It may be a rule determined by a signal.

예를 들어, 스텝신호.3에 대해서 평균값(특징정보)을 산출하고, 산출된 평균값(특징정보)이 기준치를 초과하는 경우에 해당 스텝신호를 검출대상신호로 결정할 수 있다.For example, an average value (feature information) is calculated for step signal .3, and when the calculated average value (feature information) exceeds a reference value, the corresponding step signal may be determined as a detection target signal.

도 7의 (c)에 도시된 바와 같이, 본 발명의 일 실시예에서 제2규칙은 통계적 특징정보와 기준특징정보와의 차이에 기반하여 검출대상신호를 결정하는 규칙일 수 있다. 구체적으로 상기 제2규칙은 스텝신호의 최대값, 최소값, 평균, 분산 등의 통계적 수단에 기초하여 스텝신호의 특징정보를 도출하고, 도출된 특징정보와 기준특징정보와의 차이가 기준치에 부합하는 경우 해당 스텝신호를 검출대상신호로 결정하는 규칙일 수 있다.As shown in (c) of FIG. 7 , in one embodiment of the present invention, the second rule may be a rule for determining a detection target signal based on a difference between statistical feature information and reference feature information. Specifically, the second rule derives the feature information of the step signal based on statistical means such as the maximum value, minimum value, average, and variance of the step signal, and the difference between the derived feature information and the reference feature information meets the reference value. In this case, it may be a rule for determining the corresponding step signal as the detection target signal.

이러한 기준특징정보는 동일한 인덱스정보가 부여된 복수의 스텝신호에 대한 표준값 혹은 대표값을 의미할 수 있다. 혹은 기준특징정보는 해당 스텝신호에 대한 과거 히스토리에 기반한 정상값에 해당할 수 있다.Such reference feature information may mean a standard value or a representative value for a plurality of step signals to which the same index information is assigned. Alternatively, the reference feature information may correspond to a normal value based on a past history for a corresponding step signal.

예를 들어, 스텝신호.5에 대해서 평균값(특징정보)을 산출하고, 산출된 평균값(특징정보)과 동일한 인덱스정보가 부여된 복수의 스텝신호의 표준값 (기준특징정보)과의 차이가, 기준치를 초과하는 경우에 해당 스텝신호를 검출대상신호로 결정할 수 있다.For example, the average value (feature information) is calculated for the step signal .5, and the difference between the calculated average value (feature information) and the standard value (reference feature information) of a plurality of step signals to which the same index information is assigned is the reference value. If it exceeds , the corresponding step signal may be determined as a detection target signal.

이와 같이, 폴트검출에 대한 기준값이 정의되지 않은 경우에는 해당 스텝신호에 대한 과거 히스토리, 혹은 동일한 인덱스정보가 부여되는 다른 데이터와의 데이터패턴을 비교함으로써, 검출대상신호를 결정할 수 있다.In this way, when the reference value for fault detection is not defined, the detection target signal can be determined by comparing the past history of the corresponding step signal or a data pattern with other data to which the same index information is assigned.

도 7의 (d)에 도시된 바와 같이, 본 발명의 일 실시예에서 제2규칙은 딥러닝 기반 추론모델에 의해 검출대상신호를 결정하는 규칙일 수 있다. 구체적으로 상기 추론모델은 특정 인덱스정보가 부여된 복수의 스텝신호를 학습데이터로 하여 학습된 추론모델일 수 있다. As shown in (d) of FIG. 7 , in one embodiment of the present invention, the second rule may be a rule for determining a detection target signal by a deep learning-based inference model. Specifically, the inference model may be an inference model learned using a plurality of step signals to which specific index information is assigned as learning data.

예를 들어, 추론모델은 인덱스정보.7이 부여된 스텝신호를 학습데이터로 하여 학습된 추론모델일 수 있고, 해당 추론모델에 인덱스정보.7이 부여된 스텝신호.7을 입력함으로써, 추론모델에 의해 검출대상신호가 결정될 수 있다.For example, the inference model may be an inference model learned using a step signal to which index information .7 is assigned as learning data, and by inputting the step signal .7 to which index information .7 is assigned to the inference model, the inference model A detection target signal can be determined by

2. 장치에서 출력되는 고해상도 데이터를 DAQ로 중개하는 전압매칭보드2. Voltage matching board that mediates high-resolution data output from the device with DAQ

“1. 고해상도 데이터에 대한 폴트를 검출하는 방법 및 그 시스템”에서는 장치 내부 메인보드의 복수의 출력단자에서 출력되는 출력신호가 DAQ로 수집되고, 엣지단말에서 수집된 데이터들에 대한 실시간 및 효율적으로 폴트검출을 수행할 수 있는 방법 및 시스템에 대해 상술하였다."One. In the method and system for detecting faults for high-resolution data, output signals output from a plurality of output terminals of the main board inside the device are collected by DAQ, and fault detection is performed efficiently and in real time on the data collected from the edge terminal. Methods and systems that can be performed have been described above.

한편, 본원 발명에서 폴트검출의 대상이 되는 입력신호는 장치의 복수의 채널에서 출력되는 고해상도의 데이터이며, 전술한 과정들이 수행되기 위해서는 기본적으로 장치에서 출력되는 고해상도의 데이터들이 왜곡없이 DAQ로 추출 및 수집되는 것이 전제되어야 한다. On the other hand, in the present invention, the input signal subject to fault detection is high-resolution data output from a plurality of channels of the device, and in order to perform the above-described processes, the high-resolution data output from the device must be extracted and extracted by DAQ without distortion. collection must be prerequisite.

이하 “2. 장치에서 출력되는 고해상도 데이터를 DAQ로 중개하는 전압매칭보드”에서는 장치에서 출력되는 데이터 상호간의 간섭을 완화하여 DAQ로 중개하는 전압매칭보드에 대해 상술하도록 한다.Below “2. In “Voltage matching board that mediates high-resolution data output from devices through DAQ,” the voltage matching board that mediates mutual interference with data output from devices through DAQ will be described in detail.

도 8은 본 발명의 일 실시예에 따른 장치(3)에서 출력되는 고해상도 데이터를 DAQ(2)로 중개하는 전압매칭보드(6)를 도시한다.8 shows a voltage matching board 6 that relays high-resolution data output from the device 3 to the DAQ 2 according to an embodiment of the present invention.

도 8에 도시된 바와 같이, 장치(3)에서 출력되는 고해상도 데이터를 DAQ(2)로 중개하는 전압매칭보드(6)는 장치(3)의 복수의 장치출력단자에서 출력되는 전기적 신호가 입력되는 1 이상의 입력단자(60); 상기 1 이상의 입력단자(60) 각각과 접속되고, 상기 1 이상의 입력단자(60) 각각에 대한 전기적 신호 상호간의 간섭을 억제하고, 상기 1 이상의 입력단자(60) 각각에 대한 전기적 신호의 전압을 상기 DAQ(2)의 정격전압으로 승강압하는 1 이상의 간섭억제회로(61); 및 상기 1 이상의 간섭억제회로(61) 각각과 접속되고, 상기 간섭억제회로(61)에 의해 상기 DAQ(2)의 정격전압에 상응하는 전압으로 승강압된 전기적 신호를 상기 DAQ(2)의 DAQ입력단자로 출력하는 1 이상의 출력단자(62);를 포함하고, 상기 장치(3)의 복수의 장치출력단자 각각에서 출력되는 전기적 신호가 상기 전압매칭보드(6) 내부의 독립된 채널을 통해 상기 DAQ(2)의 DAQ입력단자로 입력됨으로써, 전기적 신호 상호간의 간섭을 억제하면서 상기 장치(3)에서 출력되는 전기적 신호를 상기 DAQ(2)로 중개할 수 있다.As shown in FIG. 8, the voltage matching board 6, which mediates the high-resolution data output from the device 3 to the DAQ 2, receives electrical signals output from a plurality of device output terminals of the device 3. one or more input terminals 60; It is connected to each of the one or more input terminals 60, suppresses interference between electrical signals for each of the one or more input terminals 60, and controls the voltage of the electrical signal for each of the one or more input terminals 60 as described above. one or more interference suppression circuits 61 that step-up and step-down to the rated voltage of the DAQ 2; and connected to each of the one or more interference suppression circuits 61, and converts the electrical signal boosted and stepped down to a voltage corresponding to the rated voltage of the DAQ(2) by the interference suppression circuit(61) to the DAQ of the DAQ(2). One or more output terminals 62 output to input terminals; and the electrical signals output from each of the plurality of device output terminals of the device 3 pass through an independent channel inside the voltage matching board 6 to the DAQ By being input to the DAQ input terminal of (2), the electrical signal output from the device 3 can be relayed to the DAQ(2) while suppressing interference between electrical signals.

또한, 상기 전압매칭보드(6)는 상기 전압매칭보드(6)의 전원을 공급하는 전원공급단자(65); 및 상기 전원공급단자(65)로부터 공급된 전압을 승압하여 상기 간섭억제회로(61)로 공급하는, 내부전원회로(64);를 더 포함하고, 상기 내부전원회로(64)는, 상기 전원공급단자(65)로부터 상기 DAQ(2)의 정격출력전압과 상응하는 전압을 입력받아, 상기 DAQ(2)의 정격입력전압보다 높은 전압값으로 승압하여, 상기 간섭억제회로(61)의 전원을 공급할 수 있다.In addition, the voltage matching board 6 includes a power supply terminal 65 for supplying power to the voltage matching board 6; and an internal power circuit 64 for stepping up the voltage supplied from the power supply terminal 65 and supplying it to the interference suppression circuit 61, wherein the internal power circuit 64 supplies the power Receives a voltage corresponding to the rated output voltage of the DAQ(2) from the terminal 65, boosts the voltage to a higher voltage than the rated input voltage of the DAQ(2), and supplies power to the interference suppression circuit 61. can

또한, 상기 전압매칭보드(6)는 상기 장치(3)의 복수의 장치출력단자와 상기 1 이상의 입력단자(60)를 접속하는 케이블이 접지되어, 0V의 기준전위를 제공하는 접지단자(63);를 더 포함할 수 있다.In addition, the voltage matching board 6 has a ground terminal 63 for providing a reference potential of 0V by grounding a cable connecting a plurality of device output terminals of the device 3 and the one or more input terminals 60 ; may be further included.

또한, 상기 전압매칭보드(6)는, 각각 2개의 입력단자(60) 및 출력단자(62)를 포함할 수 있다.In addition, the voltage matching board 6 may include two input terminals 60 and two output terminals 62, respectively.

또한, 상기 전기적 신호는, 상기 장치(3) 내부 메인보드(30)의 장치출력단자에서 출력되는, 소비전력, 소비전압, 소비전류, 상기 메인보드(30)에 연결된 센서에 의해 측정되는 센서값, 및 상기 장치(3)의 동작을 결정하는 제어정보 중 1 이상을 포함할 수 있다.In addition, the electrical signals are power consumption, voltage consumption, current consumption output from the device output terminal of the main board 30 inside the device 3, and a sensor value measured by a sensor connected to the main board 30. , and at least one of control information for determining the operation of the device 3.

도 1에서 전술한 바와 같이, 장치(3) 내부 메인보드(30)의 복수의 장치출력단자(채널)에서 출력되는 출력신호는 DAQ(2)로 수집될 수 있고, 도 8에 도시된 바와 같이, 전압매칭보드(6)는 장치(3)와 DAQ(2)간을 중개하여, 메인보드(30)의 장치출력단자에서 출력되는 전기적 신호를, DAQ(2)의 DAQ입력단자로 입력할 수 있는 장치일 수 있다.As described above in FIG. 1, the output signals output from the plurality of device output terminals (channels) of the main board 30 inside the device 3 can be collected by the DAQ 2, and as shown in FIG. , The voltage matching board (6) mediates between the device (3) and the DAQ (2), and can input the electrical signal output from the device output terminal of the main board (30) to the DAQ input terminal of the DAQ (2). It may be a device with

구체적으로 전압매칭보드(6)는 데이터간의 신호간섭에 의한 데이터 왜곡을 억제하는 장치일 수 있다.Specifically, the voltage matching board 6 may be a device for suppressing data distortion due to signal interference between data.

한편, 전압매칭보드(6)는 장치(3)의 장치출력단자에서 출력되는 전기적 신호가 입력되는 입력단자(60), 상기 입력단자(60)로 입력된 전기적 신호의 정격출력전압을 DAQ(2)에 대한 정격입력전압으로 승압 또는 강압하는 간섭억제회로(61), 상기 간섭억제회로(61)에서 승강압된 전기적 신호를 DAQ(2)의 DAQ입력단자로 출력하는 출력단자(62)를 포함할 수 있다.On the other hand, the voltage matching board 6 is an input terminal 60 to which the electrical signal output from the device output terminal of the device 3 is input, and the rated output voltage of the electrical signal input to the input terminal 60 is DAQ (2 ) includes an interference suppression circuit 61 that steps up or steps down to a rated input voltage, and an output terminal 62 that outputs the electrical signal boosted or stepped down in the interference suppression circuit 61 to the DAQ input terminal of the DAQ(2). can do.

구체적으로 전압매칭보드(6)는 각각 1 이상의 입력단자(60), 간섭억제회로(61), 및 출력단자(62)를 포함하여, 장치(3) 메인보드(30)의 복수의 장치출력단자 각각에서 출력되는 전기적 신호가 전압매칭보드(6)를 거쳐 DAQ(2)의 복수의 DAQ입력단자 각각에 입력될 수 있다.Specifically, the voltage matching board 6 includes a plurality of device output terminals of the main board 30 of the device 3, each including one or more input terminals 60, an interference suppression circuit 61, and an output terminal 62. Electrical signals output from each can be input to each of the plurality of DAQ input terminals of the DAQ (2) via the voltage matching board (6).

도 8을 예시로 하면, 장치(3) 내부 메인보드(30)의 장치출력단자.1에서 출력되는 전기적 신호는, 전압매칭보드(6)의 입력단자.1를 통해 입력되어, 간섭억제회로.1에 의해 DAQ입력단자.1에 대한 정격입력전압으로 승강압되고, 출력단자.1를 통해 DAQ(2)의 DAQ입력단자.1로 출력될 수 있다.8 as an example, the electrical signal output from the device output terminal 1 of the main board 30 inside the device 3 is input through the input terminal 1 of the voltage matching board 6, resulting in an interference suppression circuit. It is boosted and stepped down to the rated input voltage for the DAQ input terminal.1 by 1, and can be output to the DAQ input terminal.1 of the DAQ(2) through the output terminal.1.

마찬가지로, 장치(3) 내부 메인보드(30)의 장치출력단자.2에서 출력되는 전기적 신호는, 전압매칭보드(6)의 입력단자.2를 통해 입력되어, 간섭억제회로.2에 의해 DAQ입력단자.2에 대한 정격입력전압으로 승강압되고, 출력단자.2를 통해 DAQ(2)의 DAQ입력단자.2로 출력될 수 있다.Similarly, the electrical signal output from the device output terminal 2 of the main board 30 inside the device 3 is input through the input terminal 2 of the voltage matching board 6, and is input to DAQ by the interference suppression circuit 2. It is stepped up and down to the rated input voltage for terminal 2, and can be output to DAQ input terminal 2 of DAQ(2) through output terminal 2.

이와 같이 복수의 장치출력단자에서 출력되는 복수의 출력신호는, 전압매칭보드(6) 내부에서 서로 독립된 채널을 거쳐 복수의 DAQ입력단자로 출력될 수 있다. 즉, 전압매칭보드(6) 내부는 독립된 채널을 가짐으로써, 출력신호 상호간의 간섭이 완화되어 왜곡이 억제될 수 있다.In this way, the plurality of output signals output from the plurality of device output terminals may be output to the plurality of DAQ input terminals via channels independent of each other inside the voltage matching board 6 . That is, by having an independent channel inside the voltage matching board 6, interference between output signals can be alleviated and distortion can be suppressed.

한편, 간섭억제회로(61)는 입력단자(60)로부터 수신한 전기적 신호의 전압을 DAQ(2)의 정격입력전압으로 승압 혹은 강압할 수 있다.Meanwhile, the interference suppression circuit 61 may boost or step down the voltage of the electrical signal received from the input terminal 60 to the rated input voltage of the DAQ 2.

일례로 장치(3) 메인보드(30)의 장치출력단자.1에서 출력되는 신호의 전압이 24V이고, DAQ(2)의 DAQ입력단자.1에 대한 정격입력전압이 11V인 경우, 간섭억제회로.1는 입력단자.1로부터 수신한 신호의 전압을 11V로 강압하고, 출력단자.1로 출력할 수 있다.For example, when the voltage of the signal output from the device output terminal.1 of the main board 30 of the device (3) is 24V and the rated input voltage to the DAQ input terminal.1 of the DAQ (2) is 11V, the interference suppression circuit .1 can step down the voltage of the signal received from input terminal .1 to 11V and output it to output terminal .1.

반면에, 장치(3) 메인보드(30)의 장치출력단자.2에서 출력되는 신호의 전압이 5V이고, DAQ(2)의 DAQ입력단자.2에 대한 정격입력전압이 5V인 경우, 간섭억제회로.2는 별도의 승강압없이 입력단자.2로부터 수신한 5V의 신호를 출력단자.2로 출력할 수 있다.On the other hand, if the voltage of the signal output from the device output terminal.2 of the main board 30 of the device (3) is 5V and the rated input voltage to the DAQ input terminal.2 of the DAQ (2) is 5V, interference suppression Circuit 2 can output the 5V signal received from input terminal 2 to output terminal 2 without separate step-up and step-down.

이와 같이, 1 이상의 간섭억제회로(61) 각각은 1 이상의 입력단자(60) 각각으로 입력된 전기적 신호의 전압을, DAQ입력단자에 대한 정격입력전압으로 승강압할 수 있다.In this way, each of the one or more interference suppression circuits 61 can step-up or step-down the voltage of the electrical signal input to each of the one or more input terminals 60 to the rated input voltage for the DAQ input terminal.

한편, 전압매칭보드(6)는 전압매칭보드(6)의 전원을 공급하는 전원공급단자(65), 및 상기 전압매칭보드(6)로부터 공급된 전압을 승압하여 간섭억제회로(61)로 공급하는 내부전원회로(64)를 포함할 수 있다.On the other hand, the voltage matching board 6 boosts the voltage supplied from the power supply terminal 65 for supplying power to the voltage matching board 6 and the voltage matching board 6 and supplies it to the interference suppression circuit 61. It may include an internal power circuit 64 that does.

본 발명의 일 실시예에서 전원공급단자(65)에 입력되는 전압은 DAQ(2)의 정격출력전압과 상응하는 전압값일 수 있다. 즉 도 8에 도시된 바와 같이, 전압매칭보드(6)의 정격입력전압은 DAQ(2)의 정격출력전압일 수 있다.In one embodiment of the present invention, the voltage input to the power supply terminal 65 may be a voltage value corresponding to the rated output voltage of the DAQ(2). That is, as shown in FIG. 8, the rated input voltage of the voltage matching board 6 may be the rated output voltage of the DAQ 2.

이와 같이, 본 발명의 전압매칭보드(6)는 별도의 전원장치(3)를 필요로 하지 않고, DAQ(2)의 전원출력단자(62)와 직접 접속됨으로써, DAQ(2)의 출력전원에 의해 구동될 수 있다.As such, the voltage matching board 6 of the present invention does not require a separate power supply device 3 and is directly connected to the power output terminal 62 of the DAQ 2, thereby providing power to the output power of the DAQ 2. can be driven by

한편, 전압매칭보드(6)의 전원접지단자(66)는 DAQ(2)의 전원접지와 접속되어, 0V의 기준전압을 제공할 수 있다.Meanwhile, the power ground terminal 66 of the voltage matching board 6 is connected to the power ground of the DAQ 2 to provide a reference voltage of 0V.

내부전원회로(64)는 전원공급단자(65)로부터 공급된 전압을 승압하여 간섭억제회로(61)의 전원을 공급할 수 있다.The internal power circuit 64 may boost the voltage supplied from the power supply terminal 65 to supply power to the interference suppression circuit 61 .

일례로, 전원공급단자(65)로부터 전압매칭보드(6)로 입력된 전압이 5V이고, DAQ입력단자의 정격입력전압이 10V인 경우, 내부전원회로(64)는 5V의 전압을 10V로 승강압하여 간섭억제회로(61)의 전원을 공급할 수 있다.As an example, the voltage input from the power supply terminal 65 to the voltage matching board 6 is 5V, and the rated input voltage of the DAQ input terminal is In the case of 10V, the internal power supply circuit 64 supplies a voltage of 5V. Power to the interference suppression circuit 61 can be supplied by step-up and step-down to 10V.

본 발명의 일 실시예에서는, 내부전원회로(64)는 허용 여유분을 고려하여, DAQ입력단자의 정격입력전압 범위를 초과하는 전압으로 승압하여 간섭억제회로(61)의 전원을 공급할 수 있다. 이는 간섭억제회로(61)에 의해 출력되는 전압(전압매칭보드(6)의 출력단자(62)에서 출력되는 전압)은 내부전원회로(64)로부터 공급받는 전압 범위를 초과할 수 없기 때문이다.In one embodiment of the present invention, the internal power supply circuit 64 may supply power to the interference suppression circuit 61 by boosting the voltage to a voltage exceeding the rated input voltage range of the DAQ input terminal in consideration of the allowable margin. This is because the voltage output by the interference suppression circuit 61 (the voltage output from the output terminal 62 of the voltage matching board 6) cannot exceed the voltage range supplied from the internal power supply circuit 64.

일례로, 전원공급단자(65)로부터 공급된 전압이 5V이고, DAQ입력단자의 정격입력전압이 10V인 경우, 내부전원회로(64)는 1V의 허용 여유분을 고려하여 5V의 전압을 11V로 승강압하여 간섭억제회로(61)의 전원을 공급할 수 있다.As an example, the voltage supplied from the power supply terminal 65 is 5V, and the rated input voltage of the DAQ input terminal is In the case of 10V, the internal power circuit 64 Considering the allowable margin of 1V, the voltage of 5V It can supply power to the interference suppression circuit 61 by step-up and step-down to 11V.

한편, 전압매칭보드(6)는 복수의 장치출력단자와 전압매칭보드(6)의 입력단자(60)를 접속하는 케이블이 접지될 수 있는 접지단자(63)를 포함할 수 있다. 구체적으로 장치출력단자와 전압매칭보드(6)의 입력단자(60)는 케이블에 의해 접속될 수 있고, 접지단자(63)는 해당 케이블이 접지되어 0V의 기준전압을 제공할 수 있다. Meanwhile, the voltage matching board 6 may include a ground terminal 63 to which a cable connecting a plurality of device output terminals and the input terminal 60 of the voltage matching board 6 may be grounded. Specifically, the device output terminal and the input terminal 60 of the voltage matching board 6 may be connected by a cable, and the ground terminal 63 may provide a reference voltage of 0V when the corresponding cable is grounded.

이와 같이 전압매칭보드(6)의 입력단자(60)에 접속되는 케이블을 접지함으로써, 노이즈가 제거된 고해상도의 데이터를 입력받을 수 있다.As such, by grounding the cable connected to the input terminal 60 of the voltage matching board 6, high-resolution data from which noise is removed can be input.

본 발명의 바람직한 실시예에서, 전압매칭보드(6)는 각각 2개의 입력단자(60), 간섭억제회로(61), 및 출력단자(62)를 포함하는 형태로 구성될 수 있다.In a preferred embodiment of the present invention, the voltage matching board 6 may be configured in a form including two input terminals 60, an interference suppression circuit 61, and an output terminal 62, respectively.

도 9는 본 발명의 일 실시예에 따른 간섭억제회로(61)를 도시한다.9 shows an interference suppression circuit 61 according to one embodiment of the present invention.

도 9에 도시된 바와 같이, 전압매칭보드(6)는 1 이상의 간섭억제회로(61)를 포함할 수 있다. 구체적으로 간섭억제회로(61)는 입력단자(60)로부터 입력된 신호의 임피던스를 정제함으로써, 채널간의 노이즈를 감소시키는 역할을 수행한다. 또한, 간섭억제회로(61)는 신호의 전압을 DAQ(2)의 정격입력전압으로 승강압할 수 있다.As shown in FIG. 9 , the voltage matching board 6 may include one or more interference suppression circuits 61 . Specifically, the interference suppression circuit 61 serves to reduce noise between channels by purifying the impedance of the signal input from the input terminal 60. In addition, the interference suppression circuit 61 can boost and step down the voltage of the signal to the rated input voltage of the DAQ 2.

구체적으로 도 9의 (a)는 도 8의 입력단자.1로부터 수신한 신호를 출력단자.1로 출력하는 간섭억제회로.1일 수 있고, 도 9의 (b)는 도 8의 입력단자.2로부터 수신한 신호를 출력단자.2로 출력하는 간섭억제회로.2일 수 있다.Specifically, FIG. 9 (a) may be an interference suppression circuit for outputting a signal received from the input terminal 1 of FIG. 8 to the output terminal 1. 1, and FIG. 9 (b) is the input terminal of FIG. It may be an interference suppression circuit .2 that outputs the signal received from 2 to the output terminal 2.

이와 같이, 간섭억제회로(61)는 독립된 채널로 구성됨으로써, 복수의 장치출력단자에서 출력되는 출력신호 상호간의 간섭을 억제할 수 있다.In this way, the interference suppression circuit 61 is composed of independent channels, so that mutual interference between output signals output from a plurality of device output terminals can be suppressed.

도 10은 본 발명의 일 실시예에 따른 장치(3)에서 출력되는 고해상도 데이터를 DAQ(2)로 중개하는 전압매칭보드(6)를 도시한다.10 shows a voltage matching board 6 that mediates high-resolution data output from the device 3 to the DAQ 2 according to an embodiment of the present invention.

도 10에 도시된 바와 같이, 상기 전압매칭보드가 제공하는 채널수가 상기 장치의 출력채널수보다 제한되는 경우, 상기 장치출력단자를 확장하는 장치인터페이스에, 복수의 전압매칭보드의 입력단자가 접속되고, 상기 DAQ입력단자를 확장하는 DAQ인터페이스에, 복수의 전압매칭보드의 출력단자가 접속되어, 상기 장치의 메인보드에서 출력되는 복수의 전기적 신호가, 복수의 전압매칭보드를 거쳐, 상기 DAQ로 입력될 수 있다.As shown in FIG. 10, when the number of channels provided by the voltage matching board is more limited than the number of output channels of the device, input terminals of a plurality of voltage matching boards are connected to the device interface extending the output terminal of the device. , Output terminals of a plurality of voltage matching boards are connected to the DAQ interface extending the DAQ input terminal, and a plurality of electrical signals output from the main board of the device are input to the DAQ through a plurality of voltage matching boards. can

전술한 바와 같이, 본 발명의 바람직한 실시예에서, 전압매칭보드(6)는 각각 2개의 입력단자(60), 간섭억제회로(61), 및 출력단자(62)를 포함할 수 있다.As described above, in a preferred embodiment of the present invention, the voltage matching board 6 may include two input terminals 60, an interference suppression circuit 61, and an output terminal 62, respectively.

한편, 장치(3) 메인보드(30)의 장치출력단자(채널)의 수가 전압매칭보드(6)가 제공하는 채널수보다 많은 경우, 설비인터페이스(31)를 통해 복수의 전압매칭보드(6)와 장치(3)를 접속시킬 수 있다.On the other hand, when the number of device output terminals (channels) of the main board 30 of the device 3 is greater than the number of channels provided by the voltage matching board 6, a plurality of voltage matching boards 6 through the facility interface 31 and device 3 can be connected.

구체적으로 설비인터페이스(31)는 메인보드(30)의 출력을 분기 또는 확장하여 복수의 전압매칭보드(6)가 접속될 수 있는 인터페이스일 수 있다.Specifically, the facility interface 31 may be an interface to which a plurality of voltage matching boards 6 may be connected by branching or extending the output of the main board 30 .

마찬가지로, DAQ(2)의 DAQ입력단자가 전압매칭보드(6)가 제공하는 채널수보다 많은 경우, DAQ(2)의 입력을 분기 또는 확장하는 DAQ인터페이스(20)에 통해 복수의 전압매칭보드(6)와 DAQ(2)를 접속시킬 수 있다.Similarly, when the number of DAQ input terminals of the DAQ(2) is greater than the number of channels provided by the voltage matching board(6), a plurality of voltage matching boards ( 6) and DAQ(2) can be connected.

일례로 도 10은 장치(3)의 메인보드(30) 및 DAQ(2)가 6개의 입,출력채널(단자)를 제공하고, 전압매칭보드(6)가 2개 채널을 제공하는 경우를 도시한다. 이와 같은 경우에 장치(3)의 출력을 확장하는 설비인터페이스(31)가 복수의 장치출력단자(.1 내지 .6)와 접속될 수 있고, 상기 설비인터페이스(31)에 복수의 전압매칭보드(6)가 접속될 수 있다.As an example, FIG. 10 shows a case in which the main board 30 and the DAQ 2 of the device 3 provide 6 input and output channels (terminals) and the voltage matching board 6 provides 2 channels. do. In this case, the facility interface 31 that expands the output of the device 3 can be connected to a plurality of device output terminals (.1 to .6), and a plurality of voltage matching boards ( 6) can be connected.

마찬가지로 DAQ(2)의 입력을 확장하는 DAQ인터페이스(20)가 DAQ(2)의 DAQ입력단자(.1 내지 .6)와 접속될 수 있고, 상기 DAQ인터페이스(20)에 복수의 전압매칭보드(6)가 접속될 수 있다.Likewise, the DAQ interface 20 extending the input of the DAQ 2 can be connected to the DAQ input terminals (.1 to .6) of the DAQ 2, and a plurality of voltage matching boards ( 6) can be connected.

이와 같이, 설비인터페이스(31) 및 DAQ인터페이스(20)는 채널을 분기 혹은 확장하는 연결회로기능을 제공할 수 있다.In this way, the equipment interface 31 and the DAQ interface 20 can provide a connection circuit function of branching or extending a channel.

또한, 본 발명의 일 실시예에서 상기 DAQ인터페이스(20)는 다양한 신호 특성에 따른 필터링, 정제 등 채널별 전처리 기능을 수행함으로써, 신호의 노이즈를 제거하고 특성에 맞는 데이터를 수집할 수 있다.In addition, in one embodiment of the present invention, the DAQ interface 20 can remove signal noise and collect data suitable for characteristics by performing preprocessing functions for each channel, such as filtering and refining according to various signal characteristics.

본 발명의 일 실시예에서, 상기 DAQ인터페이스(20)는 최대 7개까지 전압매칭보드(6)를 확장하여, 14개 채널을 가지는 DAQ(2)에 신호를 입력할 수 있다.In one embodiment of the present invention, the DAQ interface 20 can input signals to the DAQ 2 having 14 channels by extending the voltage matching board 6 up to 7.

결과적으로, 본 발명의 일 실시예에서 DAQ(2)의 채널수와 접속된 전압매칭보드(6)의 수는 2:1의 비율을 가질 수 있다.As a result, in one embodiment of the present invention, the number of channels of the DAQ 2 and the number of connected voltage matching boards 6 may have a ratio of 2:1.

한편, 본 발명의 일 실시예에서 장치(3) 메인보드(30)의 장치출력단자에서 출력되는 신호의 전압을 전압매칭보드(6)의 허용전압 내로 승강압하는 전압승강압장치를 더 포함할 수 있다. 전술한 바와 같이, 전압매칭보드(6)는 장치(3) 메인보드(30)의 장치출력단자로부터 신호를 수신하여, 이를 DAQ(2)의 정격입력전압으로 변환할 수 있다.On the other hand, in one embodiment of the present invention, the device 3 may further include a voltage step-up and step-down device for stepping-up and stepping-down the voltage of the signal output from the device output terminal of the main board 30 to within the allowable voltage of the voltage matching board 6. can As described above, the voltage matching board 6 may receive a signal from the device output terminal of the main board 30 of the device 3 and convert it into a rated input voltage of the DAQ 2.

한편, 전압매칭보드(6)의 입력단자(60)에 입력되는 전압이 전압매칭보드(6)의 허용전압을 초과하는 경우에 과부하가 발생하여 전압매칭보드(6)가 손상되거나 오류가 발생할 수 있다.On the other hand, if the voltage input to the input terminal 60 of the voltage matching board 6 exceeds the allowable voltage of the voltage matching board 6, an overload may occur and the voltage matching board 6 may be damaged or an error may occur. there is.

전압승강압장치는 장치(3) 메인보드(30)의 장치출력단자에서 출력되는 신호의 전압을 전압매칭보드(6)에 대한 허용전압 내로 승강압함으로써, 전압매칭보드(6)가 손상되는 것을 방지할 수 있다. 구체적으로 전압승강압장치는, 복수의 장치출력단자 각각에서 출력되는 신호의 전압을 전압매칭보드(6)의 복수의 입력단자(60) 각각에 대한 허용전압 내로 승강압할 수 있다.The voltage step-up and step-down device prevents damage to the voltage matching board 6 by boosting and stepping down the voltage of the signal output from the device output terminal of the main board 30 of the device 3 to within the allowable voltage for the voltage matching board 6. It can be prevented. Specifically, the voltage step-up and step-down device may step-up and step-down the voltage of a signal output from each of a plurality of device output terminals within an allowable voltage for each of a plurality of input terminals 60 of the voltage matching board 6 .

이와 같이 전압승강압장치는 다양한 전압값으로 출력되는 장치의 신호를 DAQ측정이 가능한 전압값으로 변환할 수 있다.In this way, the voltage step-up device can convert the signal of the device output in various voltage values into a voltage value that can be measured by DAQ.

본 발명의 일 실시예에서, 전압매칭보드(6)는 2개의 입력단자(60)를 포함하므로, 전압승강압장치는 2개의 입력단자(60) 각각에 접속될 수 있다.In one embodiment of the present invention, since the voltage matching board 6 includes two input terminals 60, the voltage step-up and step-down device can be connected to each of the two input terminals 60.

즉, 본 발명의 일 실시예에서 장치출력단자; 전압승강압장치; 및 전압매칭보드(6)의 수는 2:2:1의 비율을 가질 수 있다.That is, in one embodiment of the present invention, the device output terminal; voltage step-up and step-down device; and the number of voltage matching boards 6 may have a ratio of 2:2:1.

이와 같이, 본 발명은 채널을 확장 및 분기하는 설비인터페이스(31) 및 DAQ인터페이스(20)를 포함함으로써, 장치(3)의 출력채널이 전압매칭보드(6)가 제공하는 채널수보다 많은 경우에도, 고해상도의 데이터를 수집할 수 있다.As such, the present invention includes the facility interface 31 and the DAQ interface 20 for expanding and branching channels, so that even when the number of output channels of the device 3 is greater than the number of channels provided by the voltage matching board 6 , high-resolution data can be collected.

도 11은 본 발명의 일 실시예에 따른 전압매칭보드(6)를 도시한다.11 shows a voltage matching board 6 according to an embodiment of the present invention.

도 11에 도시된 바와 같이, 본 발명의 바람직한 실시예에서 전압매칭보드(6)는 각각 2개의 입력단자(60.1 및 60.2), 및 출력단자(62.1 및 62.2)를 포함할 수 있다.As shown in FIG. 11, in a preferred embodiment of the present invention, the voltage matching board 6 may include two input terminals 60.1 and 60.2 and two output terminals 62.1 and 62.2, respectively.

또한, 전압매칭보드(6)는 2개의 입력단자(60.1 및 60.2) 각각에 접속된 케이블이 접지될 수 있는 접지단자(63)를 포함할 수 있다.In addition, the voltage matching board 6 may include a ground terminal 63 through which cables connected to the two input terminals 60.1 and 60.2 may be grounded.

또한, 전압매칭보드(6)는 전원공급단자(65) 및 전원접지단자(66)를 포함하고, 각각 DAQ(2)의 전원접지 및 전원출력단자(62)와 접속되어, DAQ(2)의 출력전원에 의해 구동될 수 있다.In addition, the voltage matching board 6 includes a power supply terminal 65 and a power ground terminal 66, and is connected to the power ground and power output terminals 62 of the DAQ 2, respectively, to It can be driven by output power.

한편 도시된 바와 같이, 전압매칭보드(6)의 출력단자(62), 전원공급단자(65) 및 전원접지단자(66)는 외부로 돌출된 형태를 가져, 사용자가 용이하게 DAQ(2) 혹은 DAQ인터페이스(20)의 전압매칭보드접속부(21)와 접속시킬 수 있다.Meanwhile, as shown, the output terminal 62, the power supply terminal 65, and the power ground terminal 66 of the voltage matching board 6 protrude to the outside, so that the user can easily connect the DAQ 2 or It can be connected to the voltage matching board connection part 21 of the DAQ interface 20.

도 12는 본 발명의 일 실시예에 따른 DAQ인터페이스(20)를 도시한다. 12 shows a DAQ interface 20 according to one embodiment of the present invention.

도 12에 도시된 바와 같이, DAQ인터페이스(20)는 전압매칭보드(6)가 접속될 수 있는, 1 이상의 전압매칭보드접속부(21)를 포함할 수 있다.As shown in FIG. 12, the DAQ interface 20 may include one or more voltage matching board connectors 21 to which the voltage matching board 6 can be connected.

본 발명의 바람직한 실시예에서 DAQ인터페이스(20)에는 7개의 전압매칭보드(6)가 접속될 수 있다.In a preferred embodiment of the present invention, 7 voltage matching boards 6 can be connected to the DAQ interface 20.

도시된 바와 같이, 전압매칭보드접속부(21)는 전압매칭보드(6)의 출력단자(62), 전원공급단자(65) 및 전원접지단자(66)가 접속될 수 있는 형태를 가질 수 있다. 이와 같은 형태를 가짐으로써, 사용자는 전압매칭보드접속부(21)에 전압매칭보드(6)의 단자를 삽입하는 형태로, DAQ인터페이스(20)에 1 이상의 전압매칭보드(6)를 용이하게 접속시킬 수 있다.As shown, the voltage matching board connection unit 21 may have a form to which the output terminal 62, the power supply terminal 65, and the power ground terminal 66 of the voltage matching board 6 can be connected. By having such a form, the user can easily connect one or more voltage matching boards 6 to the DAQ interface 20 by inserting the terminal of the voltage matching board 6 into the voltage matching board connection part 21. can

한편, DAQ인터페이스(20)는 DAQ(2)와 접속될 수 있는 DAQ접속부(22)를 포함할 수 있다. 구체적으로 DAQ인터페이스(20)와 DAQ(2)는 케이블에 의해 접속될 수 있다.Meanwhile, the DAQ interface 20 may include a DAQ connection unit 22 that can be connected to the DAQ 2. Specifically, the DAQ interface 20 and the DAQ 2 may be connected by a cable.

전술한 바와 같이, DAQ인터페이스(20)에 접속된 1 이상의 전압매칭보드(6) 각각은 DAQ(2)의 출력전원에 의해 구동될 수 있다. 즉, DAQ인터페이스(20)는 DAQ접속부(22)로 입력된 DAQ(2)의 출력전원을 분기하여 전압매칭보드접속부(21)에 접속된 1 이상의 전압매칭보드(6) 각각에 전원을 공급할 수 있다.As described above, each of the one or more voltage matching boards 6 connected to the DAQ interface 20 may be driven by the output power of the DAQ 2. That is, the DAQ interface 20 can supply power to each of one or more voltage matching boards 6 connected to the voltage matching board connector 21 by branching the output power of the DAQ 2 input to the DAQ connector 22. there is.

또한, DAQ인터페이스(20)는 접속된 1 이상의 전압매칭보드(6)의 출력단자(62)로부터 출력되는 신호를 DAQ(2)로 중개할 수 있다.In addition, the DAQ interface 20 may relay a signal output from the output terminal 62 of one or more connected voltage matching boards 6 to the DAQ 2.

도 13은 본 발명의 일 실시예에 따른 DAQ인터페이스(20)에 접속된 복수의 전압매칭보드(6)를 도시한다.13 shows a plurality of voltage matching boards 6 connected to the DAQ interface 20 according to an embodiment of the present invention.

전술한 바와 같이 DAQ인터페이스(20)는 복수의 전압매칭보드(6)가 접속될 수 있는 하드웨어 형태를 가질 수 있고, 구체적으로는 DAQ인터페이스(20)의 1 이상의 전압매칭보드접속부(21) 각각에 1 이상의 전압매칭보드(6) 각각이 접속될 수 있다.As described above, the DAQ interface 20 may have a hardware form to which a plurality of voltage matching boards 6 can be connected, and specifically, to each of the one or more voltage matching board connection parts 21 of the DAQ interface 20 Each of one or more voltage matching boards 6 may be connected.

이와 같이, 본 발명의 일 실시예에 따르면, 사용자는 외부로 돌출되도록 형성된 전압매칭보드(6)의 출력단자(62), 전원공급단자(65), 및 전원접지단자(66)를 DAQ인터페이스(20)의 전압매칭보드접속부(21)에 형성된 홈에 삽입하는 방식으로, DAQ인터페이스(20)와 복수의 전압매칭보드(6)를 용이하게 접속시킬 수 있다.As such, according to one embodiment of the present invention, the user connects the output terminal 62, the power supply terminal 65, and the power ground terminal 66 of the voltage matching board 6 formed to protrude to the outside as a DAQ interface ( 20), the DAQ interface 20 and the plurality of voltage matching boards 6 can be easily connected by inserting into the groove formed in the voltage matching board connection part 21.

이와 같이, 1 이상의 전압매칭보드(6), 바람직하게는 7개의 전압매칭보드(6)가 별도의 전선 혹은 케이블없이 DAQ인터페이스(20)에 접속될 수 있고, DAQ(2)에서 출력되는 출력전원이 1 이상의 전압매칭보드(6) 각각에 공급될 수 있다.In this way, one or more voltage matching boards 6, preferably 7 voltage matching boards 6, can be connected to the DAQ interface 20 without separate wires or cables, and the output power output from the DAQ 2 It may be supplied to each of the one or more voltage matching boards 6.

도 14는 본 발명의 일 실시예에 따른 컴퓨팅장치의 내부 구성을 개략적으로 도시한다.14 schematically illustrates the internal configuration of a computing device according to an embodiment of the present invention.

상술한 도 1에 도시된 엣지단말(1)은 상기 도 14에 도시된 컴퓨팅장치(11000)의 구성요소들을 포함할 수 있다.The edge terminal 1 shown in FIG. 1 described above may include components of the computing device 11000 shown in FIG. 14 .

도 14에 도시된 바와 같이, 컴퓨팅장치(11000)는 적어도 하나의 프로세서(processor)(11100), 메모리(memory)(11200), 주변장치 인터페이스(peripheral interface)(11300), 입/출력 서브시스템(I/O subsystem)(11400), 전력 회로(11500) 및 통신 회로(11600)를 적어도 포함할 수 있다. 이때, 컴퓨팅장치(11000)는 도 1에 도시된 엣지단말(1)에 해당될 수 있다.As shown in FIG. 14, a computing device 11000 includes at least one processor 11100, a memory 11200, a peripheral interface 11300, an input/output subsystem ( It may include at least an I/O subsystem (11400), a power circuit (11500), and a communication circuit (11600). At this time, the computing device 11000 may correspond to the edge terminal 1 shown in FIG. 1 .

메모리(11200)는 일례로 고속 랜덤 액세스 메모리(high-speed random access memory), 자기 디스크, 에스램(SRAM), 디램(DRAM), 롬(ROM), 플래시 메모리 또는 비휘발성 메모리를 포함할 수 있다. 메모리(11200)는 컴퓨팅장치(11000)의 동작에 필요한 소프트웨어 모듈, 명령어 집합 또는 그 밖에 다양한 데이터를 포함할 수 있다.The memory 11200 may include, for example, high-speed random access memory, magnetic disk, SRAM, DRAM, ROM, flash memory, or non-volatile memory. . The memory 11200 may include a software module, a command set, or other various data necessary for the operation of the computing device 11000.

이때, 프로세서(11100)나 주변장치 인터페이스(11300) 등의 다른 컴포넌트에서 메모리(11200)에 액세스하는 것은 프로세서(11100)에 의해 제어될 수 있다.In this case, access to the memory 11200 from other components, such as the processor 11100 or the peripheral device interface 11300, may be controlled by the processor 11100.

주변장치 인터페이스(11300)는 컴퓨팅장치(11000)의 입력 및/또는 출력 주변장치를 프로세서(11100) 및 메모리 (11200)에 결합시킬 수 있다. 프로세서(11100)는 메모리(11200)에 저장된 소프트웨어 모듈 또는 명령어 집합을 실행하여 컴퓨팅장치(11000)을 위한 다양한 기능을 수행하고 데이터를 처리할 수 있다.Peripheral interface 11300 may couple input and/or output peripherals of computing device 11000 to processor 11100 and memory 11200 . The processor 11100 may execute various functions for the computing device 11000 and process data by executing software modules or command sets stored in the memory 11200 .

입/출력 서브시스템은 다양한 입/출력 주변장치들을 주변장치 인터페이스(11300)에 결합시킬 수 있다. 예를 들어, 입/출력 서브시스템은 모니터나 키보드, 마우스, 프린터 또는 필요에 따라 터치스크린이나 센서 등의 주변장치를 주변장치 인터페이스(11300)에 결합시키기 위한 컨트롤러를 포함할 수 있다. 다른 측면에 따르면, 입/출력 주변장치들은 입/출력 서브시스템을 거치지 않고 주변장치 인터페이스(11300)에 결합될 수도 있다.The input/output subsystem can couple various input/output peripherals to peripheral interface 11300. For example, the input/output subsystem may include a controller for coupling a peripheral device such as a monitor, keyboard, mouse, printer, or touch screen or sensor to the peripheral device interface 11300 as needed. According to another aspect, input/output peripherals may be coupled to the peripheral interface 11300 without going through the input/output subsystem.

전력 회로(11500)는 단말기의 컴포넌트의 전부 또는 일부로 전력을 공급할 수 있다. 예를 들어 전력 회로(11500)는 전력 관리 시스템, 배터리나 교류(AC) 등과 같은 하나 이상의 전원, 충전 시스템, 전력 실패 감지 회로(power failure detection circuit), 전력 변환기나 인버터, 전력 상태 표시자 또는 전력 생성, 관리, 분배를 위한 임의의 다른 컴포넌트들을 포함할 수 있다.The power circuit 11500 may supply power to all or some of the terminal's components. For example, power circuit 11500 may include a power management system, one or more power sources such as a battery or alternating current (AC), a charging system, a power failure detection circuit, a power converter or inverter, a power status indicator or power It may contain any other components for creation, management and distribution.

통신 회로(11600)는 적어도 하나의 외부 포트를 이용하여 다른 컴퓨팅장치와 통신을 가능하게 할 수 있다.The communication circuit 11600 may enable communication with another computing device using at least one external port.

또는 상술한 바와 같이 필요에 따라 통신 회로(11600)는 RF 회로를 포함하여 전자기 신호(electromagnetic signal)라고도 알려진 RF 신호를 송수신함으로써, 다른 컴퓨팅장치와 통신을 가능하게 할 수도 있다.Alternatively, as described above, the communication circuit 11600 may include an RF circuit and transmit/receive an RF signal, also known as an electromagnetic signal, to enable communication with other computing devices.

이러한 도 14의 실시예는, 컴퓨팅장치(11000)의 일례일 뿐이고, 컴퓨팅장치(11000)는 도 14에 도시된 일부 컴포넌트가 생략되거나, 도 14에 도시되지 않은 추가의 컴포넌트를 더 구비하거나, 2개 이상의 컴포넌트를 결합시키는 구성 또는 배치를 가질 수 있다. 예를 들어, 모바일 환경의 통신 단말을 위한 컴퓨팅장치는 도 14에 도시된 컴포넌트들 외에도, 터치스크린이나 센서 등을 더 포함할 수도 있으며, 통신 회로(11600)에 다양한 통신방식(WiFi, 3G, LTE, Bluetooth, NFC, Zigbee 등)의 RF 통신을 위한 회로가 포함될 수도 있다. 컴퓨팅장치(11000)에 포함 가능한 컴포넌트들은 하나 이상의 신호 처리 또는 어플리케이션에 특화된 집적 회로를 포함하는 하드웨어, 소프트웨어, 또는 하드웨어 및 소프트웨어 양자의 조합으로 구현될 수 있다.The embodiment of FIG. 14 is only an example of the computing device 11000, and the computing device 11000 may omit some components shown in FIG. 14, further include additional components not shown in FIG. It may have a configuration or arrangement combining two or more components. For example, a computing device for a communication terminal in a mobile environment may further include a touch screen or a sensor in addition to the components shown in FIG. , Bluetooth, NFC, Zigbee, etc.) may include a circuit for RF communication. Components that may be included in the computing device 11000 may be implemented as hardware including one or more signal processing or application-specific integrated circuits, software, or a combination of both hardware and software.

본 발명의 실시예에 따른 방법들은 다양한 컴퓨팅장치를 통하여 수행될 수 있는 프로그램 명령(instruction) 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 특히, 본 실시예에 따른 프로그램은 PC 기반의 프로그램 또는 모바일 단말 전용의 어플리케이션으로 구성될 수 있다. 본 발명이 적용되는 어플리케이션은 파일 배포 시스템이 제공하는 파일을 통해 컴퓨팅장치(11000)에 설치될 수 있다. 일 예로, 파일 배포 시스템은 컴퓨팅장치(11000)의 요청에 따라 상기 파일을 전송하는 파일 전송부(미도시)를 포함할 수 있다.Methods according to embodiments of the present invention may be implemented in the form of program instructions that can be executed through various computing devices and recorded in computer readable media. In particular, the program according to the present embodiment may be composed of a PC-based program or a mobile terminal-specific application. An application to which the present invention is applied may be installed in the computing device 11000 through a file provided by a file distribution system. For example, the file distribution system may include a file transmission unit (not shown) that transmits the file according to a request of the computing device 11000 .

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 어플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The device described above may be implemented as a hardware component, a software component, and/or a combination of hardware components and software components. For example, devices and components described in the embodiments may include, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable gate array (FPGA) , a programmable logic unit (PLU), microprocessor, or any other device capable of executing and responding to instructions. The processing device may run an operating system (OS) and one or more software applications running on the operating system. A processing device may also access, store, manipulate, process, and generate data in response to execution of software. For convenience of understanding, there are cases in which one processing device is used, but those skilled in the art will understand that the processing device includes a plurality of processing elements and/or a plurality of types of processing elements. It can be seen that it can include. For example, a processing device may include a plurality of processors or a processor and a controller. Other processing configurations are also possible, such as parallel processors.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로 (collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨팅장치 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.Software may include a computer program, code, instructions, or a combination of one or more of the foregoing, which configures a processing device to operate as desired or processes independently or collectively. You can command the device. Software and/or data may be any tangible machine, component, physical device, virtual equipment, computer storage medium or device, intended to be interpreted by or to provide instructions or data to a processing device. , or may be permanently or temporarily embodied in a transmitted signal wave. Software may be distributed on networked computing devices and stored or executed in a distributed manner. Software and data may be stored on one or more computer readable media.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to the embodiment may be implemented in the form of program instructions that can be executed through various computer means and recorded on a computer readable medium. The computer readable medium may include program instructions, data files, data structures, etc. alone or in combination. Program commands recorded on the medium may be specially designed and configured for the embodiment or may be known and usable to those skilled in computer software. Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks and magnetic tapes, optical media such as CD-ROMs and DVDs, and magnetic media such as floptical disks. - includes hardware devices specially configured to store and execute program instructions, such as magneto-optical media, and ROM, RAM, flash memory, and the like. Examples of program instructions include high-level language codes that can be executed by a computer using an interpreter, as well as machine language codes such as those produced by a compiler. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.As described above, although the embodiments have been described with limited examples and drawings, those skilled in the art can make various modifications and variations from the above description. For example, the described techniques may be performed in an order different from the method described, and/or components of the described system, structure, device, circuit, etc. may be combined or combined in a different form than the method described, or other components may be used. Or even if it is replaced or substituted by equivalents, appropriate results can be achieved. Therefore, other implementations, other embodiments, and equivalents of the claims are within the scope of the following claims.

Claims

As a voltage matching board that mediates high-resolution data output from the device with DAQ,
one or more input terminals into which electrical signals output from a plurality of device output terminals of the device are input;
Connected to each of the one or more input terminals, suppressing interference between electrical signals for each of the one or more input terminals, and step-up or step-down the voltage of the electrical signal for each of the one or more input terminals to the rated input voltage of the DAQ one or more interference suppression circuits; and
One or more output terminals connected to each of the one or more interference suppression circuits and outputting an electrical signal boosted or stepped down to a rated input voltage of the DAQ by the interference suppression circuit to a DAQ input terminal of the DAQ;
Electrical signals output from each of the plurality of device output terminals of the device are input to the DAQ input terminal of the DAQ through independent channels inside the voltage matching board, thereby suppressing interference between electrical signals and outputting electrical signals from the device A voltage matching board that can mediate the DAQ.

The method of claim 1,
a power supply terminal supplying power to the voltage matching board; and
Further comprising: an internal power circuit for boosting the voltage supplied from the power supply terminal and supplying it to the interference suppression circuit;
The internal power circuit,
The voltage matching board receives a voltage corresponding to the rated output voltage of the DAQ from the power supply terminal, boosts the voltage to a higher voltage value than the rated input voltage of the DAQ, and supplies power to the interference suppression circuit.

The method of claim 1,
The voltage matching board further includes a ground terminal to which cables connecting the plurality of device output terminals and the one or more input terminals are grounded to provide a reference potential of 0V.

The method of claim 1,
The electrical signal is
Includes at least one of power consumption, voltage consumption, and current consumption output from the device output terminal of the main board inside the device, a sensor value measured by a sensor connected to the main board, and control information for determining the operation of the device To do, the voltage matching board.

The method of claim 1,
The voltage matching board,
A voltage matching board comprising two input terminals and two output terminals, respectively.

The method of claim 5,
If the number of channels provided by the voltage matching board is more limited than the number of output channels of the device,
Input terminals of a plurality of voltage matching boards are connected to the device interface extending the device output terminal,
Output terminals of a plurality of voltage matching boards are connected to the DAQ interface extending the DAQ input terminal,
A voltage matching board wherein a plurality of electrical signals output from the main board of the device are input to the DAQ via a plurality of voltage matching boards.