KR102553401B1 - Random number generator on bulk si substrate using electrical floating body - Google Patents
Random number generator on bulk si substrate using electrical floating body Download PDFInfo
- Publication number
- KR102553401B1 KR102553401B1 KR1020210057694A KR20210057694A KR102553401B1 KR 102553401 B1 KR102553401 B1 KR 102553401B1 KR 1020210057694 A KR1020210057694 A KR 1020210057694A KR 20210057694 A KR20210057694 A KR 20210057694A KR 102553401 B1 KR102553401 B1 KR 102553401B1
- Authority
- KR
- South Korea
- Prior art keywords
- biristor
- substrate
- random number
- gate
- number generator
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 122
- 230000010355 oscillation Effects 0.000 claims abstract description 20
- 230000001939 inductive effect Effects 0.000 claims abstract description 5
- 230000000903 blocking effect Effects 0.000 claims description 20
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052805 deuterium Inorganic materials 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 description 31
- 239000010408 film Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Thyristors (AREA)
Abstract
전기적 부유 상태를 이용한 벌크 실리콘 기판 상의 난수 발생기가 개시된다. 본 발명의 일 실시예에 따른 바이리스터 소자 기반 난수 발생기는 전기적 부유 상태를 이용하여 기판에서 무작위 아날로그 전압 진동을 유발하여 아날로그 전압 신호를 출력하는 바이리스터 소자; 상기 바이리스터 소자로 전류를 입력하는 입력 전류원; 및 상기 아날로그 전압 신호를 디지털 신호로 변환시키는 아날로그-디지털 변환기 모듈을 포함한다.A random number generator on a bulk silicon substrate using an electrically floating state is disclosed. A random number generator based on a bi-ristor device according to an embodiment of the present invention includes a bi-ristor device that generates an analog voltage signal by inducing random analog voltage oscillations in a board using an electrical floating state; an input current source for inputting current to the biristor element; and an analog-to-digital converter module that converts the analog voltage signal into a digital signal.
Description
본 발명은 난수 발생기에 관한 것으로, 보다 구체적으로 전계 효과 트랜지스터 기판에 전압을 인가하거나, 기판 내에 서로 상반되는 도핑 영역을 형성하여 만든 전기적 부유 상태를 이용한 바이리스터(bi-stable resistor, biristor) 기반의 난수 발생기(random number generator, RNG)에 관한 것이다.The present invention relates to a random number generator, and more particularly, to a field effect transistor substrate based on a bi-stable resistor (biristor) using an electrically floating state created by applying a voltage to a substrate or forming opposite doped regions in a substrate. It is about random number generators (RNGs).
IoT, 자율 주행 등 5G 시대의 도래와 함께 착용 및 휴대용 전자 기기에서의 서버 혹은 클라우드로의 접속량이 폭발적으로 증가하고 있다. 이러한 상황에 맞춰 정보의 보안성 강화에 대한 필요성이 꾸준히 제시되고 있으며, 현재 세계 IoT 보안 시장은 연평균 44%의 성장세를 지속하여 2022년까지 44억 달러 규모로 성장할 것으로 예상된다. 이러한 정보 보안 시장에서 보안성을 강화하기 위해 Advanced Encryption Standard(AES) 보안칩에 대한 연구 및 개발이 크게 주목받고 있다. 특히 부채널 공격(side channel attack)이 고도화됨에 따라 IoT 보안 및 웨어러블 디바이스 시장에서의 암호화를 위한 안전한 AES 통합 칩에 대한 수요는 증가할 것으로 예상된다. 이 때, 난수 발생기(random number generator, RNG)는 AES 칩을 구성하는 하드웨어 중 가장 중요한 핵심 요소이다.With the advent of the 5G era, such as IoT and autonomous driving, the amount of access to servers or clouds from wearable and portable electronic devices is explosively increasing. In line with this situation, the need to strengthen information security is constantly being presented, and the current global IoT security market is expected to grow at an average annual rate of 44% to grow to $4.4 billion by 2022. In this information security market, research and development on Advanced Encryption Standard (AES) security chips are attracting great attention to enhance security. In particular, as side channel attacks become more sophisticated, the demand for secure AES integrated chips for encryption in the IoT security and wearable device markets is expected to increase. At this time, a random number generator (RNG) is the most important key element among hardware constituting the AES chip.
난수 발생기는 크게 유사 난수발생기(pseudo-random number generator)와 실 난수발생기(true random number generator)로 분류할 수 있다. 유사 난수발생기는 일반적으로 컴퓨터 알고리즘에 의해 생성되는 난수로 사람이 인지하기 힘든 특정 주기 내에 특정 수를 추출하여 난수를 생성한다. 이는 난수를 흉내 내 생성한 것으로 난수의 예측 불가능성을 갖기 힘들어 실 난수발생기의 개발이 필요하다. 실 난수발생기의 경우 자연계에 존재하는 무작위적인 현상에서 추출되는 난수로 높은 엔트로피(entropy)를 가지는 아날로그 신호로부터 얻어낸 2진 출력값으로 유사 난수발생기에 비해 예측 불가능성 및 보안성이 높다. 바이리스터 기반 난수 발생기는 상기 언급된 실 난수 발생기를 특징으로 한다Random number generators can be largely classified into pseudo-random number generators and true random number generators. The pseudorandom number generator generates a random number by extracting a specific number within a specific period that is difficult for humans to perceive with a random number generally generated by a computer algorithm. This is generated by imitating random numbers, and it is difficult to have unpredictability of random numbers, so it is necessary to develop a real random number generator. In the case of a real random number generator, it is a binary output value obtained from an analog signal with high entropy as a random number extracted from a random phenomenon existing in nature, and has higher unpredictability and security than similar random number generators. The biristor-based random number generator is characterized by the above-mentioned real random number generator.
바이리스터(bi-stable resistor, biristor)는 쌍안정성(bi-stable) 저항 동작 특성을 나타내는 소자이다. 바이리스터는 전압 혹은 전류를 인가함에 따라 충돌 이온화(impact ionization) 또는 밴드 간 터널링(band-to-band tunnelinig)에 의해 생긴 정공들이 전기적으로 부유 되어 있는 가운데 반도체 바디 영역에 축적되어, 채널 전위가 접합구조에 따라 바뀌게 되고, 더 많은 전자 혹은 정공들이 전기적으로 부유 되어 있는 채널에 유입되어 더 많은 충돌 이온화를 발생시키는 양귀환(positive feedback)을 발생시킨다. 그에 따라 바이리스터는 두 개의 안정한 저항상태를 갖는데 낮은 드레인 전압으로 충돌 이온화가 일어나지 않았을 때는 고저항 상태(high resistance state)가 되어 낮은 전류가 흐르고 이를 '0' 상태라 정한다. 반면 높은 드레인 전압으로 충분한 충돌 이온화가 일어나 전자사태 효과(avalanche effect)가 발생하면 저저항 상태(low resistance state)가 되어 높은 전류가 흐르게 되며 이를 '1'상태라 정의한다. 이러한 바이리스터에 일정한 전류를 인가할 시에는 앞서 언급한 충돌 이온화 현상 및 전자 혹은 정공의 축적 현상에 의해 부유된 바디의 전위가 조절되며, 이러한 전위 조절에 따라 전압값이 점점 높아지는 상태(최대 전압) 및 낮아지는 상태(최소 전압)의 두가지 상태를 반복하며 출력 전압의 진동(voltage oscillation) 현상이 발생하게 된다. 이 경우 출력의 진폭 전압이 무작위적이고, 진동주기 또한 예측 불가능한 무작위성을 갖게 된다.A bi-stable resistor (biristor) is a device exhibiting bi-stable resistance operating characteristics. When a voltage or current is applied to the biristor, holes generated by impact ionization or band-to-band tunneling are electrically suspended and accumulated in the semiconductor body region, and the channel potential is junctioned. Depending on the structure, more electrons or holes flow into the electrically suspended channel, resulting in more impact ionization, resulting in positive feedback. Accordingly, the biristor has two stable resistance states. When impact ionization does not occur due to a low drain voltage, it becomes a high resistance state and a low current flows, which is determined as a '0' state. On the other hand, when sufficient impact ionization occurs with a high drain voltage and an avalanche effect occurs, a low resistance state is established and a high current flows, which is defined as a '1' state. When a constant current is applied to such a biristor, the potential of the floating body is adjusted by the above-mentioned impact ionization phenomenon and the accumulation of electrons or holes, and the voltage value gradually increases according to this potential adjustment (maximum voltage). and a lowering state (minimum voltage) are repeated, and a phenomenon of voltage oscillation of the output voltage occurs. In this case, the amplitude voltage of the output is random, and the oscillation period also has unpredictable randomness.
하지만 바이리스터 기반의 소자는, 그 동작 특성에서도 알 수 있듯이 정공을 기판에 저장시키기 위해 물리적인 부유 기판 구조가 전제되어야 한다는 한계를 지닌다. 대표적인 부유 기판 구조는 SOI(silicon-on-insulator) 웨이퍼 위에 제작된 트랜지스터로서, 얇은 실리콘 박막이 매립된 산화막(buried oxide) 위에 위치한 구조이다. 그러나 SOI 웨이퍼의 단가는 일반 벌크(bulk) 웨이퍼의 비해 비싸기 때문에 산업체에서의 대량 생산에는 적합하지 않으며, 또 추가적인 별도의 레이아웃 디자인(layout design)이 없다면 기판 컨택이 존재할 수 없기 때문에 기판에 특정 전압을 인가 함으로써 가질 수 있는 장점들을 갖지 못한다. SOI 웨이퍼 상의 바이리스터 소자 이외의 회로를 동작 시킬 때 SOI 기판의 자가 발열(self-heating) 효과 또는 부유 기판 효과(floating body effect) 로 인한 특성 열화가 유발되며 이를 제어해야 하는 많은 어려움이 있다. 또한 고가 장비와 고난도 기술을 필요로 하는 브리지 형태의 나노선 제작 공정은 단가가 너무 높다는 단점이 있다. However, the biristor-based device has a limitation in that a physical floating substrate structure must be premised in order to store holes in the substrate, as can be seen from its operating characteristics. A representative floating substrate structure is a transistor fabricated on a silicon-on-insulator (SOI) wafer, and is a structure in which a thin silicon thin film is positioned on a buried oxide film. However, since the unit price of an SOI wafer is higher than that of a general bulk wafer, it is not suitable for mass production in the industry, and since a substrate contact cannot exist without an additional layout design, a specific voltage is applied to the substrate. It does not have the advantages that can be had by accreditation. When operating circuits other than the biristor device on the SOI wafer, characteristic deterioration due to the self-heating effect of the SOI substrate or the floating body effect is induced, and there are many difficulties in controlling it. In addition, the bridge-type nanowire fabrication process, which requires expensive equipment and high-level technology, has a disadvantage in that the unit price is too high.
현재 바이리스터 기반의 난수 발생기는 SOI 기판과 같은 물리적인 부유 기판 위에서만 가능하기 때문에 위에서 언급된 많은 문제점들을 해결하기 위해, 벌크 기판 상에서의 바이리스터 기반 난수 발생기의 구현이 필요하다.Since a current biristor-based random number generator is only available on a physically floating substrate such as an SOI substrate, implementation of a biristor-based random number generator on a bulk substrate is required to solve many of the above-mentioned problems.
본 발명의 실시예들은, 전계 효과 트랜지스터 기판에 전압을 인가하거나, 기판 내에 서로 상반되는 도핑 영역을 형성하여 만든 전기적 부유 상태를 이용하여 바이리스터 기반의 난수 발생기를 제공한다.Embodiments of the present invention provide a biristor-based random number generator by applying a voltage to a field effect transistor substrate or using an electrical floating state created by forming doped regions opposite to each other in the substrate.
다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제들로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역에서 벗어나지 않는 범위에서 다양하게 확장될 수 있다.However, the technical problems to be solved by the present invention are not limited to the above problems, and can be variously expanded without departing from the technical spirit and scope of the present invention.
본 발명의 일 실시예에 따른 바이리스터 소자 기반 난수 발생기는 전기적 부유 상태를 이용하여 기판에서 무작위 아날로그 전압 진동을 유발하여 아날로그 전압 신호를 출력하는 바이리스터 소자; 상기 바이리스터 소자로 전류를 입력하는 입력 전류원; 및 상기 아날로그 전압 신호를 디지털 신호로 변환시키는 아날로그-디지털 변환기 모듈을 포함한다.A random number generator based on a bi-ristor device according to an embodiment of the present invention includes a bi-ristor device that generates an analog voltage signal by inducing random analog voltage oscillations in a board using an electrical floating state; an input current source for inputting current to the biristor element; and an analog-to-digital converter module that converts the analog voltage signal into a digital signal.
상기 바이리스터 소자는, 상기 기판에 일정 크기의 전압을 인가하거나 상기 기판 내에 상기 기판의 도핑 특성과 상반되는 도핑의 차단 영역을 형성하여 상기 전기적 부유 상태를 형성할 수 있다.The biristor device may form the electrically floating state by applying a voltage of a certain magnitude to the substrate or by forming a doping blocking region in the substrate that is opposite to the doping characteristics of the substrate.
상기 바이리스터 소자는, 상기 기판; 상기 기판 내에 형성된 소스 및 드레인 영역; 상기 기판 내에, 상기 소스 영역과 상기 드레인 영역을 연결하도록 형성된 채널 영역; 상기 채널 영역 상에 형성된 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 게이트 구조체를 포함할 수 있다.The biristor element may include: the substrate; source and drain regions formed in the substrate; a channel region formed in the substrate to connect the source region and the drain region; a gate insulating film formed on the channel region; and a gate structure formed on the gate insulating layer.
상기 바이리스터 소자는, 평면형 트랜지스터, 링게이트(Ring-gate) 트랜지스터, 스플릿 게이트(Split-gate) 트랜지스터, 더블 게이트(Double-gate) 트랜지스터, 트라이 게이트(Tri-gate) 트랜지스터, 오메가 게이트(Omega-gate), 핀(Fin) 트랜지스터, 매몰형 게이트(buried-gate, recessed gate 또는 groove gate) 트랜지스터 중 적어도 하나를 포함할 수 있다.The biristor device includes a planar transistor, a ring-gate transistor, a split-gate transistor, a double-gate transistor, a tri-gate transistor, an omega-gate transistor, gate, a fin transistor, and a buried-gate, recessed gate, or groove gate transistor.
상기 게이트 절연막은, 산화 실리콘(silicon dioxide)막, 질화막, 산화 알루미늄(aluminum oxide)막, 산화 하프늄(hafnium oxide)막, 산질화 하프늄(hafnium oxynitride)막, 산화 지르코늄 옥사이드(hafnium zirconium oxide), 산화 아연(zinc oxide)막, 란타늄 산화(lanthanum oxide)막, 및 하프늄 실리콘 산화(hafnium silicon oxide)막 중 적어도 하나를 포함할 수 있다.The gate insulating film may include a silicon dioxide film, a nitride film, an aluminum oxide film, a hafnium oxide film, a hafnium oxynitride film, a zirconium oxide film, and an oxide film. At least one of a zinc oxide layer, a lanthanum oxide layer, and a hafnium silicon oxide layer may be included.
상기 게이트 절연막은, 불소, 중수소, 수소, 및 질소 중 적어도 하나가 화학적으로 첨가될 수 있다.At least one of fluorine, deuterium, hydrogen, and nitrogen may be chemically added to the gate insulating layer.
상기 게이트 구조체에 포함된 게이트 전극은, 다결정실리콘(poly-crystalline Silicon), 고농도의 N 타입으로 도핑된 다결정실리콘, 고농도의 P 타입으로 도핑된 다결정실리콘, 텅스텐(W) 티타늄 질화물(TiN), 탄탈륨 나이트라이드(TaN), 텅스텐 질화막(WN), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 백금(Pt), 및 타이타늄(Ti) 중 적어도 하나를 포함할 수 있다.The gate electrode included in the gate structure is poly-crystalline silicon, poly-crystalline silicon doped with high-concentration N-type, poly-crystalline silicon doped with high-concentration P-type, tungsten (W), titanium nitride (TiN), tantalum At least one of nitride (TaN), tungsten nitride (WN), aluminum (Al), molybdenum (Mo), chromium (Cr), platinum (Pt), and titanium (Ti) may be included.
상기 바이리스터 소자는 상기 기판의 도핑 농도에 따라 게이트 구조체와 게이트 절연막을 가지지 않는 2-단자 소자를 포함하며, 상기 바이리스터 소자는 N-채널 바이리스터의 경우 수평방향으로 N-P-N 접합 구조를 가지며 P-채널 바이리스터의 경우 수평방향으로 P-N-P 접합 구조를 가질 수 있다.The biristor device includes a two-terminal device having no gate structure and a gate insulating film according to the doping concentration of the substrate, and the biristor device has an N-P-N junction structure in a horizontal direction in the case of an N-channel biristor and has a P- In the case of a channel biristor, it may have a P-N-P junction structure in a horizontal direction.
상기 기판은, 싱글 웰(single well), 더블 웰(double well), 트리플 웰(triple well) 혹은 deep N-well 구조를 가질 수 있다.The substrate may have a single well, double well, triple well or deep N-well structure.
상기 아날로그-디지털 변환기 모듈은, 상기 바이리스터 소자로부터 출력되는 상기 무작위 아날로그 전압 진동인 상기 아날로그 전압 신호를 랜덤한 상기 디지털 신호로 변환시켜 출력할 수 있다.The analog-to-digital converter module may convert the analog voltage signal, which is the random analog voltage oscillation output from the bi-ristor element, into the random digital signal and output the same.
본 발명의 일 실시예에 따른 바이리스터 소자 기반 난수 발생기의 제조 방법은 전기적 부유 상태를 이용하여 기판에서 무작위 아날로그 전압 진동을 유발하여 아날로그 전압 신호를 출력하는 바이리스터 소자, 상기 바이리스터 소자로 전류를 입력하는 입력 전류원 및 상기 아날로그 전압 신호를 디지털 신호로 변환시키는 아날로그-디지털 변환기 모듈을 포함하는, 바이리스터 소자 기반 난수 발생기의 제조 방법에 있어서, 상기 바이리스터 소자의 제조 공정과 상기 입력 전류원 및 상기 아날로그-디지털 변환기 모듈의 제조 공정을 동시에 진행하는 것을 특징으로 한다.A method of manufacturing a random number generator based on a biristor device according to an embodiment of the present invention includes a biristor device that outputs an analog voltage signal by inducing random analog voltage oscillations in a board using an electrical floating state, and a current to the biristor device. A method of manufacturing a random number generator based on a biristor element, including an input current source and an analog-to-digital converter module that converts the analog voltage signal into a digital signal, wherein the biristor element manufacturing process and the input current source and the analog - It is characterized in that the manufacturing process of the digital converter module is performed simultaneously.
본 발명의 다른 일 실시예에 따른 바이리스터 소자 기반 난수 발생기의 제조 방법은 전기적 부유 상태를 이용하여 기판에서 무작위 아날로그 전압 진동을 유발하여 아날로그 전압 신호를 출력하는 바이리스터 소자, 상기 바이리스터 소자로 전류를 입력하는 입력 전류원 및 상기 아날로그 전압 신호를 디지털 신호로 변환시키는 아날로그-디지털 변환기 모듈을 포함하는, 바이리스터 소자 기반 난수 발생기의 제조 방법에 있어서, 상기 바이리스터 소자의 제조 공정과 상기 입력 전류원 및 상기 아날로그-디지털 변환기 모듈의 제조 공정을 각각 별개로 진행하는 단계; 및 상기 제조된 바이리스터 소자, 상기 제조된 입력 전류원 및 상기 제조된 아날로그-디지털 변환기 모듈을 연결하는 단계를 포함한다.A method of manufacturing a random number generator based on a biristor device according to another embodiment of the present invention includes a biristor device that generates an analog voltage signal by inducing random analog voltage oscillations in a board using an electrical floating state, and a current to the biristor device. A method of manufacturing a random number generator based on a biristor element, comprising an input current source for inputting a voltage signal and an analog-to-digital converter module for converting the analog voltage signal into a digital signal, the manufacturing process of the biristor element, the input current source, and the Step of separately proceeding each manufacturing process of the analog-to-digital converter module; and connecting the fabricated biristor element, the fabricated input current source, and the fabricated analog-to-digital converter module.
본 발명의 실시예들에 따르면, 기판에 전압을 인가하거나 기판 내에 기판의 도핑 특성과 상반되는 도핑 특성을 가지는 전하 차단 영역을 인위적으로 형성해 만들어진 전기적 부유 기판 특성을 활용하면, SOI 기판을 포함하는 물리적인 부유 기판이 아닌 벌크 실리콘 기판 내에서도 전하를 일정 시간 동안 저장하는 것이 가능하다. 즉, 고가의 웨이퍼 또는 고난도 기술을 사용하는 물리적 부유 채널을 제작하는 대신 통상적인 반도체 양산에 사용되는 벌크 실리콘 웨이퍼 만으로 제작이 가능하기 때문에 칩 생산 단가를 절감할 수 있고, 고가의 공정 장비를 사용하지 않아도 일반적인 트랜지스터 제작 과정에서 사용되는 도핑 공정만을 추가함으로써 난수발생기 소자를 제작할 수 있다. 또한, 물리적인 부유 기판에서 문제가 되는 부유 기판 효과나 자가 발열 효과를 억제할 수 있다. According to embodiments of the present invention, when a voltage is applied to a substrate or the characteristics of an electrically floating substrate made by artificially forming a charge blocking region having a doping characteristic opposite to that of the substrate in the substrate are utilized, physical properties including the SOI substrate are utilized. It is possible to store charge for a certain period of time even in a bulk silicon substrate other than a phosphorus floating substrate. In other words, instead of manufacturing expensive wafers or physical floating channels using high-level technologies, it is possible to manufacture only bulk silicon wafers used for mass production of semiconductors, thereby reducing the chip production cost and avoiding the use of expensive process equipment. It is possible to manufacture a random number generator device by adding only a doping process used in a general transistor manufacturing process. In addition, the floating substrate effect or self-heating effect, which is a problem in the physical floating substrate, can be suppressed.
본 발명의 실시예들에 따르면, 기판에 전압을 인가하는 경우, 실제로 난수 발생 소자와 회로 제작 시 기판에 전압을 인가하기 위한 별도의 전압 인가 회로(voltage generating circuit)가 필요하지만 기판 내에 기판의 도핑 특성과 상반되는 도핑 특성을 가지는 전하 차단 영역을 형성하는 경우에는 이러한 추가 회로 없이 전하 차단 영역에 접지(ground)만을 연결해줌으로써 바이리스터의 동작을 구현할 수 있다. 따라서, 추가 회로를 제작하기 위한 별도의 복잡한 공정에 따른 비용 발생을 줄일 수 있고, 추가 회로에 해당하는 영역만큼의 평면적을 줄임으로써 난수 발생 시스템의 집적도를 향상시킬 수 있다.According to the embodiments of the present invention, when a voltage is applied to a substrate, a separate voltage generating circuit for applying a voltage to the substrate is required when a random number generating element and a circuit are actually manufactured, but doping of the substrate in the substrate In the case of forming a charge blocking region having a doping characteristic opposite to the characteristics, the operation of the biristor can be implemented by connecting only the ground to the charge blocking region without such an additional circuit. Accordingly, it is possible to reduce costs associated with a separate and complex process for manufacturing additional circuits, and the degree of integration of the random number generation system can be improved by reducing the plane area corresponding to the area corresponding to the additional circuits.
이러한 본 발명은 강력한 보안성이 요구되는 국방, 군사용 드론, 스마트 기기, 사이버 금융, 사물 인터넷, 개인정보보안 등 다양한 분야에서 보안성 강화 효과와 함께 이용될 수 있다.The present invention can be used with security enhancement effects in various fields such as national defense, military drones, smart devices, cyber finance, Internet of Things, and personal information security that require strong security.
그뿐만 아니라, 진보된 시뮬레이션, 인공 뉴럴 네트워크(artificial neural network)에서 랜덤한 최초 가중치(initial weight) 부여 등의 용도로 그 이용 분야를 확장할 수도 있다.In addition, the field of use may be expanded to advanced simulation, random initial weight assignment in an artificial neural network, and the like.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역에서 벗어나지 않는 범위에서 다양하게 확장될 수 있다.However, the effects of the present invention are not limited to the above effects, and can be variously extended without departing from the technical spirit and scope of the present invention.
도 1은 본 발명의 실시예에 따른 바이리스터 소자를 설명하기 위한 트래지스터의 단면도를 나타낸 것이다.
도 2는 부유 기판에 인가되는 전압의 극성 상태 또는 기판 내의 기판과 상반되는 도핑의 차단 영역을 형성함으로써 전하의 움직이 차단되고 이에 따라 채널의 전위가 바뀌어 캐리어의 유입이 조절되는 모습을 묘사하는 에너지 밴드 다이어그램에 대한 일 예시도를 나타낸 것이다.
도 3은 일정 정전류를 드레인 단자로 입력했을 때, 바이리스터 소자의 무작위적인 전압 진동(voltage oscillation) 현상을 직접 측정한 전기적 측정 값에 대한 일 예시도를 나타낸 것이다.
도 4는 아날로그 전압 진동(voltage oscillation)을 아날로그-디지털 변환기(ADC)로 처리하여 난수를 발생시키는 난수 발생 시스템을 설명하기 위한 일 실시예의 단면도를 나타낸 것이다.
도 5는 기판에 전압을 인가해 준 경우와 기판 내에 전하 차단 영역을 형성한 경우에 도 4의 난수 발생 시스템으로부터 실제 도출된 디지털 신호의 무작위성(randomness)을 미국 국립표준기술연구소(National Institute of Standards and Technology, NIST)의 SP 800-22B 기준에 따라 평가한 지표에 대한 일 예시도를 나타낸 것이다.1 is a cross-sectional view of a transistor for explaining a bi-ristor device according to an embodiment of the present invention.
2 is an energy depicting a state in which the movement of charges is blocked by forming a blocking region of a polarity state of voltage applied to a floating substrate or a doping opposite to that of the substrate in the substrate, and the potential of the channel is changed accordingly to control the inflow of carriers. It shows an example of a band diagram.
FIG. 3 shows an example of an electrical measurement value obtained by directly measuring a random voltage oscillation phenomenon of a bi-ristor device when a constant constant current is input to a drain terminal.
4 is a cross-sectional view of an embodiment for explaining a random number generating system that generates random numbers by processing analog voltage oscillations with an analog-to-digital converter (ADC).
FIG. 5 shows the randomness of digital signals actually derived from the random number generation system of FIG. 4 when a voltage is applied to the substrate and when a charge blocking region is formed in the substrate. and Technology, NIST) shows an exemplary diagram for the index evaluated according to the SP 800-22B standard.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention, and methods of achieving them, will become clear with reference to the detailed description of the following embodiments taken in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various forms different from each other, only these embodiments make the disclosure of the present invention complete, and common knowledge in the art to which the present invention pertains. It is provided to completely inform the person who has the scope of the invention, and the present invention is only defined by the scope of the claims.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.Terms used in this specification are for describing the embodiments and are not intended to limit the present invention. In this specification, singular forms also include plural forms unless specifically stated otherwise in a phrase. As used herein, "comprises" and/or "comprising" means that a stated component, step, operation, and/or element is present in the presence of one or more other components, steps, operations, and/or elements. or do not rule out additions.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in this specification may be used in a meaning commonly understood by those of ordinary skill in the art to which the present invention belongs. In addition, terms defined in commonly used dictionaries are not interpreted ideally or excessively unless explicitly specifically defined.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in more detail. The same reference numerals are used for the same components in the drawings, and redundant descriptions of the same components are omitted.
벌크 실리콘 기판에 제작된 소자는 기판 단자를 통해 정공이 빠져나가 버리기 때문에 발생한 정공을 활용하여 바이리스터의 특성을 구현하는 것이 불가능하다.In a device fabricated on a bulk silicon substrate, since holes escape through the substrate terminals, it is impossible to realize the characteristics of the bi-ristor by utilizing the generated holes.
본 발명의 실시예들은, 벌크 기판 상에서 제작된 바이리스터 소자의 기판에 일정 전압을 인가해주거나 기판 내에 서로 상반되는 도핑 영역을 별도로 형성하여 물리적 부유 상태가 아니더라도 전기적 부유 상태를 만들어, 충돌 이온화(impact ionization) 또는 밴드 간 터널링(band-to-band tunneling) 등에 의해 형성되는 정공을 저장하여 바이리스터의 동작을 구현하는 것을 그 요지로 한다.Embodiments of the present invention apply a certain voltage to the substrate of a biristor device fabricated on a bulk substrate or separately form doped regions that are opposite to each other in the substrate to create an electrical floating state even if it is not a physical floating state, and impact ionization (impact ionization) Its gist is to implement the operation of the biristor by storing holes formed by ionization or band-to-band tunneling.
이 때, 바이리스터의 출력 전압 파형은 난수로 쓰이게 되고, SOI 기판에서 만들어진 바이리스터 기반의 난수와 마찬가지로 높은 무작위성(randomness)를 가질 수 있다.At this time, the output voltage waveform of the biristor is used as a random number, and may have high randomness similar to the random number based on the biristor made on the SOI substrate.
바이리스터는 두 개의 안정한 저항상태를 나타낼 수 있다(충분한 충돌 이온화가 일어나지 않았을 때는 고저항 상태(High resistance state)가 되어 낮은 전류가 흐르고 이를 '0' 상태로 정의하며, 충분한 충돌 이온화로 인해 전자사태 효과(Avalanche effect)가 발생하면 저저항 상태(Low resistance state)가 되어 높은 전류가 흐르게 되며 이를 '1' 상태로 정의함).A biristor can exhibit two stable resistance states (a high resistance state when sufficient collision ionization does not occur, and a low current flows, which is defined as a '0' state, and an avalanche due to sufficient collision ionization When the effect (Avalanche effect) occurs, it becomes a low resistance state and a high current flows, which is defined as '1' state).
본 발명의 실시예에 따른 바이리스터 소자 기반 난수 발생기는, 이러한 특성을 이용하고자 전기적 부유 상태를 이용한 바이리스터 소자를 포함함을 특징으로 하며, 그 상세한 설명은 도면들을 참조하여 아래에서 기재하기로 한다.A random number generator based on a bi-ristor element according to an embodiment of the present invention is characterized in that it includes a bi-ristor element using an electrical floating state to use this characteristic, and a detailed description thereof will be described below with reference to the drawings. .
도 1은 본 발명의 실시예에 따른 바이리스터 소자를 설명하기 위한 트래지스터의 단면도를 나타낸 것으로, 도 1a는 N-채널 바이리스터의 기판에 전압이 인가되지 않은 경우에 전하의 움직임을 설명하기 위한 트랜지스터의 단면도를 나타낸 것이고, 도 1b는 N-채널 바이리스터의 기판에 전압이 인가된 경우에 전하의 움직임을 설명하기 위한 트랜지스터의 단면도를 나타낸 것이며, 도 1c는 기판의 도핑 특성과 상반되는 도핑 특성을 가지는 전하 차단 영역을 형성한 경우에 전하의 움직임을 설명하기 위한 트랜지스터의 단면도를 나타낸 것이다.1 is a cross-sectional view of a transistor for explaining a biristor device according to an embodiment of the present invention, and FIG. Figure 1b is a cross-sectional view of the transistor for explaining the movement of charges when a voltage is applied to the substrate of the N-channel biristor, and Figure 1c is a doping characteristic opposite to that of the substrate. It is a cross-sectional view of a transistor for explaining the movement of charges in the case of forming a charge blocking region having .
도 1a를 참고하면, 바이리스터 소자는 벌크 웨이퍼 상에서 제작된 N-채널 바이리스터에서 게이트 영역(또는 게이트 전극)(100), 드레인 영역(또는 드레인 전극)(101), 소스 영역(또는 소스 전극)(102), 기판 영역(103)과 게이트 절연막(104)을 포함한다.Referring to FIG. 1A, a biristor device includes a gate region (or gate electrode) 100, a drain region (or drain electrode) 101, and a source region (or source electrode) in an N-channel biristor fabricated on a bulk wafer. 102, a
이 때, 게이트 영역(100)과 드레인 영역(101)에 적절한 전압을 인가하여 충돌 이온화를 유발하는 경우 드레인 영역(101) 근처에서 전자-정공 쌍이 발생하고, 전자는 드레인 영역(101)으로 빠져나가며 정공은 기판 영역(103)을 통해 사라진다. 즉, 바이리스터가 동작할 때 전자-정공 쌍이 발생하더라도 기판 내에 정공이 머무르지 못하고 기판 단자를 통해 확산되는 모습을 나타낸다.At this time, when collision ionization is induced by applying an appropriate voltage to the
그러나 도 1b를 참고하면, N-채널 바이리스터 기판(103)에 양의 전압을 인가하는 경우 가상의 전기적 부유 상태가 형성되면서 기판 내에 정공이 가둬지게 된다. 이러한 현상은, 실제 물리적인 부유 기판 구조에서 실리콘 기판 밑의 산화막과 실리콘 간의 밴드갭 오프셋(bandgap offset)에 의해 전하의 움직임이 차단되는 것과 유사하다. 양의 전압을 기판에 인가함으로써 정공 입장에서의 에너지 장벽(energy barrier)을 높게 형성함으로써 정공을 가둘 수 있게 되는 것이다. 이러한 전기적 부유 상태를 형성하는 것은, 단순히 기판에 특정 전압을 인가함으로써 양자 우물이 만들어지는 것과 유사한 것이므로 게이트 절연막(104)의 상태나 물질 변화, 드레인 영역(101)과 소스 영역(102)의 물성 변화, 기판(103)의 물성 변화에 상관없이 적용될 수 있는 신개념이다. 또한, 드레인 영역(101), 기판 영역(103), 소스 영역(102)은 N-채널 바이리스터의 경우 수평방향으로 N-P-N 접합 구조를 가지며 P-채널 바이리스터의 경우 수평방향으로 P-N-P 접합 구조를 가질 수 있다. 그에 따라서, N-채널 바이리스터의 경우 전기적 부유 상태를 구현하기 위해서 통상적으로 쓰이는 기판 전압의 부호를 반전시켜, 양의 전압을 기판에 인가하고, P-채널 바이리스터의 경우 전기적 부유 상태를 구현하기 위해서 음의 전압을 기판에 인가할 수 있다.However, referring to FIG. 1B , when a positive voltage is applied to the N-
도 1c를 참고하면, 벌크 웨이퍼 상에서 제작된 N-채널 바이리스터에서, 본 발명의 실시예에 따라서 기판 내에 기판의 도핑 특성과 상반되는 도핑 특성을 가지는 전하 차단 영역(105)을 형성하여, 발생한 정공이 기판 내에 일정 기간 동안 머무를 수 있음을 보여준다. N-채널 바이리스터는 통상적으로 P형 기판 상에 제작되기 때문에, 본 발명을 실시하기 위해서 P형 영역 하부에 N형 차단 영역(105)을 형성할 수 있다. 이 때, N형 차단 영역은 이온 주입(ion implantation) 공정 혹은 에피택시 성장(epitaxial growth) 공정을 활용하여 형성될 수 있다. 이렇게 형성된 N형 차단 영역은, 통상적인 접지된 기판 전압 하에서도 생성된 정공 관점에서는 에너지 장벽(energy barrier)으로써의 역할을 하기 때문에 정공이 기판 내에서의 확산을 통해 사라지는 것을 막아준다. 따라서, 본 발명의 실시예를 적용함으로써, SOI 구조와 같은 물리적인 차단막 형성 없이 추가적인 도핑만으로, 발생한 정공을 기판 내에 가둬둠으로써 바이리스터 동작 특성을 구현할 수 있다. 만약 P-채널 바이리스터를 통해서 본 발명의 실시예를 적용하기 위해서는, N형 영역 하부에 P형 차단 영역을 형성하여 전자의 움직임을 저지함으로써 바이리스터 동작 특성을 구현할 수 있다.Referring to FIG. 1C, in an N-channel biristor fabricated on a bulk wafer, a
여기서, 상기 게이트 절연막(104)은 산화 실리콘(silicon dioxide)막, 질화막, 산화 알루미늄(aluminum oxide)막, 산화 하프늄(hafnium oxide)막, 산질화 하프늄(hafnium oxynitride)막, 산화 지르코늄 옥사이드(hafnium zirconium oxide), 산화 아연(zinc oxide)막, 란타늄 산화(lanthanum oxide)막, 및 하프늄 실리콘 산화(hafnium silicon oxide)막 중 적어도 하나를 포함할 수 있다. 또는, 게이트 절연막(104)은 불소, 중수소, 수소, 및 질소 중 적어도 하나가 화학적으로 첨가될 수 있다. Here, the
게이트 영역(100)은 다결정실리콘(poly-crystalline Silicon), 고농도의 N 타입으로 도핑된 다결정실리콘, 고농도의 P 타입으로 도핑된 다결정실리콘, 텅스텐(W) 티타늄 질화물(TiN), 탄탈륨 나이트라이드(TaN), 텅스텐 질화막(WN), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 백금(Pt), 및 타이타늄(Ti) 중 적어도 하나를 포함할 수 있다.The
기판(103)은 싱글 웰(single well), 더블 웰(double well), 트리플 웰(triple well) 혹은 deep N-well 구조를 가질 수 있다.The
기판(103), 드레인 영역(101), 소스 영역(102)과 기판 내 차단 영역(105)은 각각 금속 실리사이드 물질을 포함할 수 있으며, 상기 금속 실리사이드 물질은, NiSi, CoSi2, MoSi2, TaSi2, TiSi2, ErSi2-x, PtSi 및 WSi2 중 적어도 하나를 포함할 수 있다.The
그리고, 소스 영역(102), 드레인 영역(101)과 채널 영역을 구성하는 반도체 물질은 실리콘(Si). 실리콘-게르마늄(SiGe). 실리콘-카바이드(SiC) 중 적어도 하나의 물질로 이루어질 수 있다.And, the semiconductor material constituting the
전계 효과 트랜지스터는 도 1에 도시된 평면형 트랜지스터를 포함하여, 링게이트(Ring-gate) 트랜지스터, 스플릿 게이트(Split-gate) 트랜지스터, 더블 게이트(Double-gate) 트랜지스터, 트라이 게이트(Tri-gate) 트랜지스터, 오메가 게이트(Omega-gate) 트랜지스터, 또는 매몰형 게이트(buried gate, recessed gate 또는 grooved gate) 트랜지스터일 수 있다.The field effect transistor includes the planar transistor shown in FIG. 1, a ring-gate transistor, a split-gate transistor, a double-gate transistor, and a tri-gate transistor. , an omega-gate transistor, or a buried gate, recessed gate, or grooved gate transistor.
여기서, 매몰형 게이트는 트랜지스터의 유효 채널 길이(effective channel length)를 늘이기 위해서 트랜지스터의 게이트 영역(100)과 게이트 절연막(104)이 기판의 안쪽으로 매몰되어 있는 형태를 총칭한다. 이러한 매몰형 게이트 소자는, buried-gate transistor, recessed gate transistor, 또는 groove gate transistor라고도 불린다.Here, the buried gate generically refers to a form in which the
도 2는 부유 기판에 인가되는 전압의 극성 상태 또는 기판 내의 기판과 상반되는 도핑의 차단 영역을 형성함으로써 전하의 움직이 차단되고 이에 따라 채널의 전위가 바뀌어 캐리어의 유입이 조절되는 모습을 묘사하는 에너지 밴드 다이어그램에 대한 일 예시도를 나타낸 것으로, 도 2a는 도 1a에서 a-a'수직방향 단면과 b-b' 수평방향 단면을 따라 보여지는 에너지 밴드 다이어그램을 나타낸 것이고, 도 2b는 도 1b에서 a-a'수직방향 단면과 b-b' 수평방향 단면을 따라 보여지는 에너지 밴드 다이어그램을 나타낸 것이며, 도 2c는 도 1c에서 a-a'수직방향 단면과 b-b' 수평방향 단면을 따라 보여지는 에너지 밴드 다이어그램을 나타낸 것이다.2 is an energy depicting a state in which the movement of charges is blocked by forming a blocking region of a polarity state of voltage applied to a floating substrate or a doping opposite to that of the substrate in the substrate, and the potential of the channel is changed accordingly to control the inflow of carriers. As an example of a band diagram, FIG. 2a shows an energy band diagram along a-a' vertical cross section and b-b' horizontal cross-section in FIG. 1a, and FIG. 2b is a-a in FIG. It shows an energy band diagram along the 'vertical cross section and b-b' horizontal cross section, and FIG. 2c shows an energy band diagram along the a-a' vertical cross section and b-b' horizontal cross section in FIG. 1c .
도 2a를 참고하면, a-a' 수직방향 단면을 보면 벌크 기판에 제작된 N-채널 바이리스터 소자 동작에 의해 정공들이 발생하였을 때 확산 원리에 의해 정공이 기판 영역(103)을 통해 빠져나갈 수 있다. 따라서 b-b' 수평방향 단면을 보면 확산된 정공들에 의해 채널의 전위 장벽이 낮아지지 못하고 이에 따라 전자의 주입이 차단되어 양귀환(positive feedback)이 일어나지 못한다. Referring to FIG. 2A , when holes are generated by the operation of the N-channel biristor device fabricated on the bulk substrate, when looking at the cross section in the vertical direction a-a', the holes can escape through the
반면, 도 2b와 도 2c를 참고하면 a-a' 수직방향 단면을 보면 P형 기판에 양의 전압이 인가되어 정공 관점에서의 에너지 장벽이 높아지거나, 기판 내에 기판의 도핑 특성과 상반되는 도핑 특성을 가지는 전하 차단 영역을 형성함으로써 정공에 대한 에너지 장벽을 만들어주어 정공의 움직임이 억제되어 기판 아래쪽으로 정공의 확산을 막을 수 있음을 알 수 있다. 따라서 b-b' 수평방향 단면을 보면 저장된 정공들에 의해 채널의 전위 장벽이 낮아지고 이에 따라 전자의 주입이 촉진되어 양귀환(positive feedback)이 일어난다.On the other hand, referring to FIGS. 2B and 2C, when looking at the cross section in the a-a' vertical direction, a positive voltage is applied to the P-type substrate to increase the energy barrier in terms of holes, or the substrate has doping characteristics that are opposite to those of the substrate. It can be seen that the formation of the charge blocking region creates an energy barrier for the holes, thereby suppressing the movement of the holes, thereby preventing the diffusion of the holes down the substrate. Therefore, when looking at the b-b' horizontal cross section, the potential barrier of the channel is lowered by the stored holes, and thus the injection of electrons is promoted, resulting in positive feedback.
즉, 본 발명의 실시예들에 따라 벌크 기판에 제작된 바이리스터 소자의 기판에 일정 전압을 인가하여 전기적 부유 기판 상태를 만들어 주거나 기판 내에 서로 상반되는 도핑 영역을 형성하고 이로부터 만들어진 P-N 접합(P-N junction)의 전위 장벽(built-in potential)이 존재하여 양자 우물이 형성된다. 그리고, 전기적 부유 기판 상태를 만들어 줌으로써 정공을 전기적으로 형성된 부유 상태에 저장시킨다. N-채널 바이리스터는 수평 방향을 따라 N+ 소스-P형 기판-N+ 드레인으로 이루어지고, P-채널 바이리스터는 P+ 소스-N형 기판-P+ 드레인으로 이루어진다. 또는 상반된 도핑 영역의 구조는 N-채널 바이리스터의 경우 P-well 아래에 N-well을 위치시키거나, P-채널 바이리스터의 경우 N-well 아래에 P-well을 형성하는 것으로 이루어진다.That is, according to the embodiments of the present invention, a constant voltage is applied to the substrate of the biristor device fabricated on the bulk substrate to create an electrically floating substrate state, or to form doped regions that are opposite to each other in the substrate, and form a PN junction (PN) made therefrom. A potential barrier (built-in potential) of the junction exists to form a quantum well. And, by creating an electrical floating substrate state, holes are stored in the electrically formed floating state. The N-channel biristor consists of N + source-P type substrate-N + drain along the horizontal direction, and the P-channel biristor consists of P + source-N type substrate- P + drain. Alternatively, the structure of the opposite doping region consists of locating the N-well under the P-well in the case of an N-channel biristor, or forming the P-well under the N-well in the case of a P-channel biristor.
일 예로, P형 기판에 일정 전압을 인가하는 경우, 양전압을 기판에 인가하여 정공을 전기적으로 형성된 부유 상태 내에 저장시킨다. 양전압을 인가하면 기판내에서 a-a'인 수직방향을 따라서 높아진 에너지 장벽(energy barrier)이 양자 우물의 역할을 하게 되며 정공이 기판 하부로 빠져나가기 힘든 상태가 된다. 이렇게 형성된 전기적 부유 상태의 기판 내에 정공을 저장시키게 될 경우, 기판의 전위가 올라감에 따라 바이리스터의 수평방향인 b-b' 선을 따라 존재하는 N+ 소스와 P형 기판 사이의 전위장벽(built-in potential)의 높이가 낮아진다. 결과적으로, 소스로부터 기판으로 주입되는 캐리어의 양이 증가한다. 이에 따라 양귀환(positive feedback) 과정이 일어나게 된다. 마찬가지로 P-채널 바이리스터의 경우에는 전기적 부유 상태를 만들기 위해서 N형 기판에 음의 전압을 인가해준다. 기판 내에는 N-채널 바이리스터와 반대로 정공이 아닌 전자를 저장시켜 동일한 양귀환 과정을 일으킬 수 있다.For example, when a constant voltage is applied to a P-type substrate, a positive voltage is applied to the substrate to store holes in an electrically formed floating state. When a positive voltage is applied, an energy barrier that is elevated along the vertical direction a-a' in the substrate serves as a quantum well, and it becomes difficult for holes to escape from the bottom of the substrate. When holes are stored in the substrate in an electrically floating state formed in this way, as the potential of the substrate rises, the potential barrier between the N + source and the P-type substrate (built-in potential) is lowered. As a result, the amount of carriers injected from the source into the substrate increases. Accordingly, a positive feedback process occurs. Similarly, in the case of the P-channel biristor, a negative voltage is applied to the N-type substrate to create an electrical floating state. In contrast to the N-channel biristor, electrons, not holes, can be stored in the substrate to cause the same positive feedback process.
다른 일 예로, 기판에 도핑 영역을 형성하는 경우, 기판의 도핑과 서로 상반되는 도핑 영역을 구비한 캐리어 차단층으로 기판 내에 물리적으로 양자 우물을 형성해 정공을 가두어 둘 수 있다. P-well 위에 제작된 N-채널 바이리스터를 예로 들면, P-well을 둘러쌀 수 있도록 하부에 N-well을 생성하는 것이다. 그러면 정공의 입장에서는 P-well 과 N-well의 접합부에서 전위 장벽(energy barrier)이 생긴다. 따라서 발생한 정공들은 상기 전위장벽 때문에 움직임이 차단되어 기판 내에 머물게 된다. 그 결과, 가둬진 정공들에 의해 채널의 전위가 상승하게 되어 수평방향으로 소스와 채널 사이의 전위 장벽이 낮아져 더 많은 캐리어가 채널에 유입되면서 양귀환(positive feedback) 과정이 일어나게 된다. 마찬가지로 N-well 제작된 P-채널 바이리스터의 경우에는 P-well 영역을 N-well 영역 아래에 형성시켜 전자에 대한 양자 우물을 형성시킬 수 있다. 그 결과 저장된 전자로 인해 동일한 양귀환 과정을 일으킬 수 있다.As another example, in the case of forming a doped region on a substrate, a quantum well may be physically formed in the substrate with a carrier blocking layer having a doped region opposite to that of the substrate to confine holes. For example, an N-channel biristor fabricated on a P-well is to create an N-well at the bottom so as to surround the P-well. Then, from the perspective of the hole, an energy barrier is created at the junction of the P-well and the N-well. Accordingly, the generated holes are blocked from moving due to the potential barrier and remain in the substrate. As a result, the potential of the channel is raised by the trapped holes, and the potential barrier between the source and the channel is lowered in the horizontal direction, and more carriers are introduced into the channel, resulting in a positive feedback process. Likewise, in the case of a P-channel biristor manufactured by N-well, a quantum well for electrons can be formed by forming a P-well region under the N-well region. As a result, stored electrons can cause the same positive feedback process.
도 3은 일정 정전류를 드레인 단자로 입력했을 때, 바이리스터 소자의 무작위적인 전압 진동(voltage oscillation) 현상을 직접 측정한 전기적 측정 값에 대한 일 예시도를 나타낸 것으로, 도 3a는 기판의 전압을 인가해준 경우 드레인 영역(101)에 일정한 정전류가 입력될 때 제작된 바이리스터 소자에서 시간에 따라 드레인 영역(101)에서 얻어지는 출력 전압 진동의 전기적 측정값에 대한 일 예시도를 나타낸 것이고, 도 3b는 기판 내에 기판의 도핑 특성과 상반되는 도핑 특성을 가지는 전하 차단 영역을 형성한 경우 드레인 영역(101)에 일정한 정전류가 입력될 때 제작된 바이리스터 소자에서 시간에 따라 드레인 영역(101)에서 얻어지는 출력 전압 진동의 전기적 측정값에 대한 일 예시도를 나타낸 것이다.3 shows an example of an electrical measurement value directly measured when a constant constant current is input to the drain terminal, a random voltage oscillation phenomenon of a biristor device, FIG. When a constant constant current is input to the
도 3을 통해 알 수 있듯이, 지속해서 입력되는 전류는 충돌 이온화 현상(impact ionization)을 발생시켜 전압 진동(voltage oscillation)을 유발하며, 이러한 충돌 이온화 현상은 바이리스터의 태생적 구조인 부유 바디(floating body)에 의한 전위 불안정성과 충돌 이온화 자체의 높은 무작위성(randomness)을 가지는 것을 알 수 있다. 이러한 출력 전압의 진동은 전류의 크기, 소자의 구조 및 크기, 불순문 주입 농도 등에 의해 변경될 수 있다. 즉, 진동 출력 특성 구현 방식은, 소스 영역에 접지 상태가 아닌 특정한 전압을 인가하여 트랜지스터의 수평 전계의 상대적 세기를 조절함으로써 난수 발생기 소자의 동작 전압, 동작 전류, 그리고 누설 전류를 조절할 수 있다.As can be seen from FIG. 3, the continuously input current causes impact ionization to cause voltage oscillation, and this impact ionization phenomenon causes a floating body, which is an inherent structure of the biristor. It can be seen that the potential instability due to the body) and the high randomness of the collision ionization itself are present. The oscillation of the output voltage can be changed by the magnitude of the current, the structure and size of the device, and the impurity injection concentration. That is, in the method of implementing the vibration output characteristics, the operating voltage, operating current, and leakage current of the random number generator device may be adjusted by applying a specific voltage to the source region rather than a ground state to adjust the relative strength of the horizontal electric field of the transistor.
나아가, 본 발명에서의 진동 출력 특성 구현 방식은, 게이트 영역의 전압을 조절하여 소스와 채널 사이의 전위장벽을 조절함으로써 난수 발생기 소자의 출력 진동 전압의 크기를 조절할 수 있으며, 진동 출력 특성을 구현하기 위해 기판 내에 저장되는 전하는, 단일 트랜지스터 래치-업 현상, 충돌 이온화, GIDL 전류에 의해 발생하는 부유 전자 혹은 부유 정공을 활용할 수 있다.Furthermore, in the method of implementing the vibration output characteristic in the present invention, the magnitude of the output vibration voltage of the random number generator element can be adjusted by adjusting the potential barrier between the source and the channel by adjusting the voltage of the gate region, and implementing the vibration output characteristic. For the charge stored in the substrate, stray electrons or stray holes generated by a single transistor latch-up phenomenon, impact ionization, and GIDL current may be utilized.
도 4는 아날로그 전압 진동(voltage oscillation)을 아날로그-디지털 변환기(ADC)로 처리하여 난수를 발생시키는 난수 발생 시스템을 설명하기 위한 일 실시예의 단면도를 나타낸 것이다.4 is a cross-sectional view of an embodiment for explaining a random number generating system that generates random numbers by processing analog voltage oscillations with an analog-to-digital converter (ADC).
도 4에 도시된 바와 같이, 바이리스터 소자 기반 난수 발생기는, 상술한 바와 같이 전기적 부유 상태를 이용하여 기판에서 무작위 아날로그 전압 진동을 유발하여 아날로그 전압 신호를 출력하는 바이리스터 소자, 바이리스터 소자로 전류를 입력하는 입력 전류원(400) 및 바이리스터 소자에서 출력되는 아날로그 전압 신호를 디지털 신호로 변환시키는 아날로그-디지털 변환기 모듈(401)을 포함한다.As shown in FIG. 4, the random number generator based on the biristor element induces random analog voltage oscillations in the substrate using the electrical floating state as described above to output an analog voltage signal, and the biristor element generates current. It includes an input
바이리스터 소자로부터 출력되는 무작위 아날로그 전압 진동인 아날로그 전압 신호는, 아날로그-디지털 변환기 모듈(401)에 의해 최상위 비트에서 최하위 비트까지 구분할 수 있는 랜덤한 디지털 신호로 변환되어 출력될 수 있다. 여기서, 아날로그-디지털 변환기 모듈(401)은, 50Hz 내지 1GHz의 주파수 범위를 갖고, 플래시형, 파이프 라인형, 축차 비교형, 델타 시그마형 또는 이중 적분형 중 어느 하나로 구성될 수 있다. 디지털 신호가 무작위성을 갖는다는 것은, 특정 주파수에 따라 디지털 신호가 판독될 때 각 주기에서 무작위성을 갖는 것을 의미할 수 있다.The analog voltage signal, which is a random analog voltage oscillation output from the biristor element, may be converted into a random digital signal that can be distinguished from the most significant bit to the least significant bit by the analog-to-
구체적으로, 입력 전류원(400)으로부터 인가된 전류는 바이리스터 소자를 통과하여 아날로그 형태로 출력 전압 진동을 유발하고, 이는 아날로그-디지털 변환기(401)을 거쳐 최상위 비트에서 최하위 비트까지 구분할 수 있는 디지털 신호로 변환되며, 특정 주파수에 따라 이 출력 신호를 주기적으로 읽어낼 시에 각 주기에 읽어낸 디지털 신호는 무작위성(randomness)를 가진다.Specifically, the current applied from the input
본 발명의 시스템을 구성함에 있어 아날로그-디지털 변환기 모듈의 위치 및 제작은 크게 두 가지로 구분될 수 있다. 첫 번째로 바이리스터 소자 제작과정에서 동시에 반도체 공정을 기반으로 하여 회로 구성을 진행하고 패키지 층을 형성하는 방법과 두 번째로 바이리스터 소자 제작 및 패키지 층 형성 과정과 별도로 제작된 아날로그-디지털 변환기를 별개의 추가 제작과정을 통해 연결하는 방법으로 나눌 수 있다.In constituting the system of the present invention, the location and manufacturing of the analog-to-digital converter module can be largely divided into two types. First, a method of simultaneously constructing a circuit based on a semiconductor process and forming a package layer in the process of manufacturing a bi-ristor device, and secondly, a method of manufacturing an analog-to-digital converter separately from the process of manufacturing a bi-ristor device and forming a package layer. It can be divided into a method of connecting through the additional production process of
본 발명의 일 실시예에 따른 바이리스터 소자 기반 난수 발생기의 제조 방법은 상술한 바이리스터 소자의 제조 공정과 입력 전류원(400) 및 아날로그-디지털 변환기 모듈(401)의 제조 공정을 동시에 진행한다. 즉, 일 실시예에 따른 제조 방법은, 기존의 반도체 공정을 이용하여 바이리스터 소자와 회로(입력 전류원(400) 및 아날로그-디지털 변환기 모듈(401))을 동시에 제조함을 특징으로 한다.In the method of manufacturing a random number generator based on a biristor element according to an embodiment of the present invention, the above-described process of manufacturing the biristor element and the manufacturing process of the input
본 발명의 다른 일 실시예에 따른 바이리스터 소자 기반 난수 발생기의 제조 방법은 바이리스터 소자의 제조 공정과 입력 전류원(400) 및 아날로그-디지털 변환기 모듈(401)의 제조 공정을 각각 별개로 진행한다.In the method of manufacturing a random number generator based on a biristor element according to another embodiment of the present invention, the manufacturing process of the biristor element and the manufacturing process of the input
그 후, 제조된 바이리스터 소자, 입력 전류원(400) 및 아날로그-디지털 변환기 모듈(401)을 연결한다.Then, the manufactured biristor element, the input
즉, 다른 일 실시예에 따른 제조 방법은, 기존의 반도체 공정을 이용하여 바이리스터 소자를 제조하고, 회로(입력 전류원(400) 및 아날로그-디지털 변환기 모듈(401))를 별도의 추가 제조 공정을 통해 구성한 뒤, 나중에 연결함을 특징으로 한다.That is, in the manufacturing method according to another embodiment, the biristor element is manufactured using an existing semiconductor process, and the circuit (the input
도 5는 기판에 전압을 인가해 준 경우와 기판 내에 전하 차단 영역을 형성한 경우에 도 4의 난수 발생 시스템으로부터 실제 도출된 디지털 신호의 무작위성(randomness)을 미국 국립표준기술연구소(National Institute of Standards and Technology, NIST)의 SP 800-22B 기준에 따라 평가한 지표에 대한 일 예시도를 나타낸 것이다.FIG. 5 shows the randomness of digital signals actually derived from the random number generation system of FIG. 4 when a voltage is applied to the substrate and when a charge blocking region is formed in the substrate. and Technology, NIST) shows an exemplary diagram for the index evaluated according to the SP 800-22B standard.
도 5에 도시된 바와 같이, 전기적 부유 상태를 이용하여 벌크 실리콘 기판에서 제작된 난수발생기는 12개 항목 이상에서 높은 무작위성을 가지는 것을 알 수 있는데, 이는 전기적 부유 상태를 이용해 벌크 실리콘 기판에 제작된 난수 발생 시스템에서 얻어진 디지털 신호가 실제로 높은 무작위성(randomness)을 가지고 있음을 검증하는 데이터이며, 국제 표준값을 만족하는 것을 알 수 있다.As shown in FIG. 5, it can be seen that the random number generator fabricated on the bulk silicon substrate using the electrical floating state has high randomness in more than 12 items, which means that the random number fabricated on the bulk silicon substrate using the electrical floating state It is data verifying that the digital signal obtained from the generating system actually has high randomness, and it can be seen that it satisfies the international standard value.
물론, 무작위성 평가 기준은 NIST SP 800-22B 뿐만 아니라 독일 기관 Bundesamt fur Sicherheit in der Informationstechnik(BSI)에서 만든 Application Notes and Interpretation of the Scheme(AIS) 31 등 이를 측정할 수 있는 다양한 기관의 기준으로 변경될 수 있다.Of course, the criterion for evaluating randomness will be changed to the standards of various institutions that can measure it, such as NIST SP 800-22B as well as Application Notes and Interpretation of the Scheme (AIS) 31 made by the German organization Bundesamt fur Sicherheit in der Informationstechnik (BSI). can
나아가, 바이리스터 소자의 게이트 절연막 및 게이트 영역(또는 게이트 구조체)은 부유 바디의 도핑 농도가 일정 값 이상 예를 들어, 5×1017 cm-3이상 일 경우 필요하지 않을 수 있으며, 이 경우 수평방향으로 2단자 NPN 게이트리스(NPN gate-less) 또는 PNP 게이트리스(PNP gate-less) 형태가 되어 bipolar junction transistor와 유사한 구조가 된다.Furthermore, the gate insulating film and the gate region (or gate structure) of the bi-ristor device may not be required when the doping concentration of the floating body is higher than a certain value, for example, 5×10 17 cm −3 or higher, in which case the horizontal direction As a result, it becomes a two-terminal NPN gate-less or PNP gate-less form, resulting in a structure similar to a bipolar junction transistor.
이상의 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각각의 실시 예에서 제시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상 지식을 가진 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시할 수 있다. 따라서 이러한 조합과 변형에 관계된 내용은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. presented in each embodiment may be combined or modified with respect to other embodiments by a person skilled in the art to which the embodiments belong. Therefore, contents related to these combinations and variations should be construed as being included in the scope of the present invention.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상적 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 상기의 서술에서 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the above has been described with a focus on the embodiments, these are merely examples and do not limit the present invention, and those skilled in the art in the field to which the present invention belongs can in the above description It will be appreciated that various modifications and applications not exemplified are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention as defined in the appended claims.
100: 게이트 영역
101: 드레인 영역
102: 소스 영역
103: 기판
104: 게이트 절연막
105: 전하 차단 영역
400: 입력 전류원
401: 아날로그-디지털 변환기100: gate area
101: drain area
102: source area
103 Substrate
104: gate insulating film
105: charge blocking region
400: input current source
401: analog-to-digital converter
Claims (12)
상기 바이리스터 소자로 전류를 입력하는 입력 전류원; 및
상기 아날로그 전압 신호를 디지털 신호로 변환시키는 아날로그-디지털 변환기 모듈
을 포함하는 바이리스터 소자 기반 난수 발생기.a bi-ristor device that outputs an analog voltage signal by inducing random analog voltage oscillation in a substrate using a collision ionization phenomenon based on a virtual electrical floating state;
an input current source for inputting current to the bi-ristor element; and
Analog-to-digital converter module for converting the analog voltage signal into a digital signal
A random number generator based on a biristor element comprising a.
상기 바이리스터 소자는,
상기 기판에 일정 크기의 전압을 인가하거나 상기 기판 내에 상기 기판의 도핑 특성과 상반되는 도핑의 차단 영역을 형성하여 상기 전기적 부유 상태를 형성하는 것을 특징으로 하는 바이리스터 소자 기반 난수 발생기.According to claim 1,
The biristor element,
The random number generator based on a biristor element, characterized in that the electric floating state is formed by applying a voltage of a certain magnitude to the substrate or forming a doping blocking region in the substrate that is opposite to the doping characteristics of the substrate.
상기 바이리스터 소자는,
상기 기판;
상기 기판 내에 형성된 소스 및 드레인 영역;
상기 기판 내에, 상기 소스 영역과 상기 드레인 영역을 연결하도록 형성된 채널 영역;
상기 채널 영역 상에 형성된 게이트 절연막; 및
상기 게이트 절연막 상에 형성된 게이트 구조체
를 포함하는 것을 특징으로 하는 바이리스터 소자 기반 난수 발생기.According to claim 2,
The biristor element,
the substrate;
source and drain regions formed in the substrate;
a channel region formed in the substrate to connect the source region and the drain region;
a gate insulating film formed on the channel region; and
A gate structure formed on the gate insulating layer
A random number generator based on a biristor element comprising a.
상기 바이리스터 소자는,
평면형 트랜지스터, 링게이트(Ring-gate) 트랜지스터, 스플릿 게이트(Split-gate) 트랜지스터, 더블 게이트(Double-gate) 트랜지스터, 트라이 게이트(Tri-gate) 트랜지스터, 오메가 게이트(Omega-gate), 핀(Fin) 트랜지스터, 매몰형 게이트(buried-gate, recessed gate 또는 groove gate) 트랜지스터 중 적어도 하나를 포함하는 것을 특징으로 하는 바이리스터 소자 기반 난수 발생기.According to claim 2,
The biristor element,
Planar Transistor, Ring-gate Transistor, Split-gate Transistor, Double-gate Transistor, Tri-gate Transistor, Omega-gate, Fin ) transistor, a random number generator based on a bi-ristor device, characterized in that it includes at least one of a buried-gate, recessed gate or groove gate transistor.
상기 게이트 절연막은,
산화 실리콘(silicon dioxide)막, 질화막, 산화 알루미늄(aluminum oxide)막, 산화 하프늄(hafnium oxide)막, 산질화 하프늄(hafnium oxynitride)막, 산화 지르코늄 옥사이드(hafnium zirconium oxide), 산화 아연(zinc oxide)막, 란타늄 산화(lanthanum oxide)막, 및 하프늄 실리콘 산화(hafnium silicon oxide)막 중 적어도 하나를 포함하는 것을 특징으로 하는 바이리스터 소자 기반 난수 발생기.According to claim 3,
The gate insulating film,
Silicon dioxide film, nitride film, aluminum oxide film, hafnium oxide film, hafnium oxynitride film, hafnium zirconium oxide, zinc oxide A random number generator based on a biristor element, comprising at least one of a film, a lanthanum oxide film, and a hafnium silicon oxide film.
상기 게이트 절연막은,
불소, 중수소, 수소, 및 질소 중 적어도 하나가 화학적으로 첨가되는 것을 특징으로 하는 바이리스터 소자 기반 난수 발생기.According to claim 3,
The gate insulating film,
A random number generator based on a biristor element, characterized in that at least one of fluorine, deuterium, hydrogen, and nitrogen is chemically added.
상기 게이트 구조체에 포함된 게이트 전극은,
다결정실리콘(poly-crystalline Silicon), 고농도의 N 타입으로 도핑된 다결정실리콘, 고농도의 P 타입으로 도핑된 다결정실리콘, 텅스텐(W) 티타늄 질화물(TiN), 탄탈륨 나이트라이드(TaN), 텅스텐 질화막(WN), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 백금(Pt), 및 타이타늄(Ti) 중 적어도 하나를 포함하는 것을 특징으로 하는 바이리스터 소자 기반 난수 발생기.According to claim 3,
The gate electrode included in the gate structure,
Poly-crystalline Silicon, poly-crystalline silicon doped with high-concentration N type, poly-crystalline silicon doped with high-concentration P-type, tungsten (W), titanium nitride (TiN), tantalum nitride (TaN), tungsten nitride (WN) ), aluminum (Al), molybdenum (Mo), chromium (Cr), platinum (Pt), and titanium (Ti).
상기 바이리스터 소자는
상기 기판의 도핑 농도에 따라 게이트 구조체와 게이트 절연막을 가지지 않는 2-단자 소자
를 포함하며,
상기 바이리스터 소자는
N-채널 바이리스터의 경우 수평방향으로 N-P-N 접합 구조를 가지며 P-채널 바이리스터의 경우 수평방향으로 P-N-P 접합 구조를 가지는 것을 특징으로 하는 바이리스터 소자 기반 난수 발생기.According to claim 1,
The biristor element is
A two-terminal device having no gate structure and gate insulating film according to the doping concentration of the substrate
Including,
The biristor element is
A random number generator based on a biristor element, characterized in that the N-channel biristor has an NPN junction structure in a horizontal direction and the P-channel biristor has a PNP junction structure in a horizontal direction.
상기 기판은,
싱글 웰(single well), 더블 웰(double well), 트리플 웰(triple well) 혹은 deep N-well 구조를 가지는 것을 특징으로 하는 바이리스터 소자 기반 난수 발생기.According to claim 3,
the substrate,
A random number generator based on a biristor element, characterized in that it has a single well, double well, triple well or deep N-well structure.
상기 아날로그-디지털 변환기 모듈은,
상기 바이리스터 소자로부터 출력되는 상기 무작위 아날로그 전압 진동인 상기 아날로그 전압 신호를 랜덤한 상기 디지털 신호로 변환시켜 출력하는 것을 특징으로 하는 바이리스터 소자 기반 난수 발생기.According to claim 1,
The analog-to-digital converter module,
The random number generator based on the biristor element, characterized in that the analog voltage signal, which is the random analog voltage oscillation output from the biristor element, is converted into the random digital signal and output.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210057694A KR102553401B1 (en) | 2021-05-04 | 2021-05-04 | Random number generator on bulk si substrate using electrical floating body |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210057694A KR102553401B1 (en) | 2021-05-04 | 2021-05-04 | Random number generator on bulk si substrate using electrical floating body |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220150561A KR20220150561A (en) | 2022-11-11 |
| KR102553401B1 true KR102553401B1 (en) | 2023-07-11 |
Family
ID=84042579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210057694A KR102553401B1 (en) | 2021-05-04 | 2021-05-04 | Random number generator on bulk si substrate using electrical floating body |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102553401B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302979A (en) * | 2008-06-13 | 2009-12-24 | Toshiba Corp | Random number generation device |
| JP2010055205A (en) * | 2008-08-26 | 2010-03-11 | Toshiba Corp | Random number generator |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140080741A (en) * | 2012-12-14 | 2014-07-01 | 한국과학기술원 | Asymmetric two-terminal biristor and fabrication method |
| KR102103630B1 (en) * | 2017-07-13 | 2020-04-23 | 한국과학기술원 | The vertical-type gateless and capacitorless dram cell based on germanium and the method for manufacturing thereof |
-
2021
- 2021-05-04 KR KR1020210057694A patent/KR102553401B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302979A (en) * | 2008-06-13 | 2009-12-24 | Toshiba Corp | Random number generation device |
| JP2010055205A (en) * | 2008-08-26 | 2010-03-11 | Toshiba Corp | Random number generator |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220150561A (en) | 2022-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Blicher | Field-effect and bipolar power transistor physics | |
| KR102238544B1 (en) | Electrostatic discharge protection device and electronic device having the same | |
| JP2006086530A (en) | Fin fet diode structure and its forming method | |
| US9985615B2 (en) | On-chip randomness generation | |
| US10930640B2 (en) | Intelligent diode structures | |
| US20140191319A1 (en) | Finfet compatible diode for esd protection | |
| Kranthi et al. | ESD behavior of tunnel FET devices | |
| CN109728094A (en) | FINFET cascade horizontal proliferation semiconductor device | |
| TW201724366A (en) | Semiconductor device and method of manufacturing the same | |
| Lee et al. | The impact of substrate bias on the steep subthreshold slope in junctionless MuGFETs | |
| JP2008235310A (en) | Semiconductor integrated circuit | |
| Park et al. | Row hammer reduction using a buried insulator in a buried channel array transistor | |
| Navarro et al. | 3-D TCAD Study of the Implications of Channel Width and Interface States on FD-SOI Z 2-FETs | |
| US7170135B2 (en) | Arrangement and method for ESD protection | |
| KR102553401B1 (en) | Random number generator on bulk si substrate using electrical floating body | |
| US9838389B2 (en) | Integrated circuit, code generating method, and data exchange method | |
| CN107454982A (en) | For static discharge (ESD) or the ladder fin formula field effect transistor (FINFET) of excessive electrically stress (EOS) protection | |
| US9978741B2 (en) | High voltage ESD device for finfet technology | |
| Tsague et al. | Simulation and parameter optimization of polysilicon gate biaxial strained silicon MOSFETs | |
| US20060054974A1 (en) | Compact SCR device and method for integrated circuits | |
| US6627955B2 (en) | Structure and method of MOS transistor having increased substrate resistance | |
| KR102506202B1 (en) | Field effect transistor including charge blocking region and memory device using it | |
| US10256225B2 (en) | Gate-less electrostatic discharge systems and methods for forming | |
| KR102443658B1 (en) | Random number generator based on biristor | |
| Nr et al. | Si1− xGex nanowire based metal‐semiconductor‐metal Schottky biristor: Design and sensitivity analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |