KR102552210B1 - Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스 - Google Patents

Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스 Download PDF

Info

Publication number
KR102552210B1
KR102552210B1 KR1020210153254A KR20210153254A KR102552210B1 KR 102552210 B1 KR102552210 B1 KR 102552210B1 KR 1020210153254 A KR1020210153254 A KR 1020210153254A KR 20210153254 A KR20210153254 A KR 20210153254A KR 102552210 B1 KR102552210 B1 KR 102552210B1
Authority
KR
South Korea
Prior art keywords
doped
mos
film
type mos
type
Prior art date
Application number
KR1020210153254A
Other languages
English (en)
Other versions
KR20230067303A (ko
Inventor
김태완
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020210153254A priority Critical patent/KR102552210B1/ko
Publication of KR20230067303A publication Critical patent/KR20230067303A/ko
Application granted granted Critical
Publication of KR102552210B1 publication Critical patent/KR102552210B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명은 유기금속 화학기상증착법(metal-organic chemical vapor deposition, MOCVD)을 사용하여 성장한 대면적 Te 도핑 다층 p형 MoS2 필름을 포함하는 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스에 관한 것이다.

Description

Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스{pFET device with Te-doped p-type MoS2 film}
본 발명은 유기금속 화학기상증착법(metal-organic chemical vapor deposition, MOCVD)을 사용하여 성장한 대면적 Te 도핑 다층 p형 MoS2 필름을 포함하는 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스에 관한 것이다.
이황화몰리브덴(MoS2)은 대표적인 2차원(2D) 전이금속 디칼코게나이드(TMD)로 단층(ML) 형태로 1.9 eV의 비교적 넓은 직접 밴드갭과 벌크 형태에서 1.3 eV의 간접 갭을 갖는 반도체이다. 따라서, 2D MoS2는 높은 ON/OFF 전류 비율, 높은 전계 효과 이동성 및 낮은 하위 임계값 스윙(SS)을 갖는 저전력 소비 전자 장치의 유망한 후보로 식별된다.
상보성 금속 산화물 반도체 기술에서 실용적인 소자 응용을 실현하기 위해서는 n형 및 p형 캐리어의 전도가 필수적이다. 일반적으로 상향식 또는 하향식 접근 방식으로 합성된 깨끗한 MoS2 필름은 황화물 공석으로 인해 주로 n형 반도체이다. 표면 기능화, 도펀트(즉, 산소, 니오븀, 아연, 인) 도입, 전극 일 함수 제어, 어닐링 및 플라즈마 처리와 같은 다양한 방법을 사용하여 MoS2의 캐리어 유형을 변환하려는 수많은 노력이 있었다. MoS2를 기반으로한 p채널 전계 효과 트랜지스터(pFET)의 개발은 상대적으로 낮은 성능(즉, ~0.023~9.2 cm2/V·s의 정공 이동도 및 실온(300K)에서 Au의 경우 ~103~104의 ON/OFF 비율)으로 인해 아직 미성숙하다.
고유전율 유전 절연체의 도입은 고유전율 절연체와 관련된 유전체 차폐 효과로 인해 전계 효과 이동도 및 SS를 향상시킨다. 따라서 백 게이트 절연체로 고유전율 기판을 사용하면 실온에서 MoS2 기반 FET의 궁극적인 고유 성능을 구현할 수 있다. 102.2 cm2/V·s의 전계 효과 이동도, 108의 ON/OFF 전류 비율 및 93 mV/dec의 SS를 갖는 초박형 high-K를 기반으로 하는 MoS2 nFET 장치에서 상단 및 하단 게이트 절연체로 발견되었다.
본 발명에서는 궁극적인 성능을 달성하는 것을 목표로 MoS2 기반 pFET 장치 중 MOCVD(metal-organic chemical vapor deposition) 기술을 사용하여 성장한 대면적 Te 도핑 다층 p형 MoS2 필름을 제공한다.
T.W. Kim, J. Mun, H. Park, D. Joung, M. Diware, C. Won, J. Park, S.H. Jeong, Sang-Woo Kang, Wafer-scale production of highly uniform two-dimensional MoS2 grown by metal organic chemical vapor deposition, Nanotechnology 28 (2017) 18LT0. Xiao Zou, Jingping Xu, Hao Huang, Ziqang Zhu, Hongjiu Wang, Borui Li, Lei Liao, Guojia Fang, A comparative study on top-gated and bottom-gated multilayer MoS2 transistors with gate stacked dielectric of Al2O3/HfO2, Nanotechnology 29 (2018) 245201.
본 발명은 MOCVD 기술을 이용하여 제조된 대면적 Te 도핑된 다층 p형 MoS2 필름이 적용된 pFET 디바이스에 관한 것으로, 고유의 n형 전도성을 가지는 이황화몰리브덴(MoS2) 필름에 텔루륨(Te)을 도핑하여 P형 전도도를 가지는 이황화몰리브덴(MoS2) 필름을 제공하고자 한다.
또한 본 발명은 높은 유전율의 유전 절연체(high-K dielectric insulators)층을 포함하여 전계 효과 이동성(field-effect mobility) 등을 향상시키고, 높은 유전율의 유전 절연체의 사용으로 인해 본질적인 성능이 향상된 MoS2 기반 pFET 디바이스를 제공하고자 한다.
상기 과제를 해결하기 위하여,
본 발명은 일실시예에서,
p-Si층; 상기 p-Si층 상에 형성된 유전 절연체층; 및, 상기 유전 절연체층 상에 형성된 Te 도핑된 p형 MoS2 필름층을 포함하는 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스를 제공한다.
상기 p-Si의 두께는 0.1mm 내지 1mm 인 것일 수 있다.
상기 유전 절연체층의 두께는 10nm 내지 300nm 인 것일 수 있다.
상기 유전 절연체층은 Al2O3, HfO2, ZrO2 및 이들의 조합들로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것일 수 있다.
상기 Te 도핑된 p형 MoS2 필름층은 복수 개의 층을 포함하고, 상기 층의 수를 조절하여 전기전도도를 조절하는 것일 수 있다.
상기 복수 개의 층은 1 내지 5 개의 원자층인 것일 수 있다.
상기 Te 도핑된 p형 MoS2 필름층은 유기금속 화학기상증착법(metal-organic chemical vapor deposition, MOCVD)을 사용하여 성장한 대면적 Te 도핑된 p형 MoS2 필름층을 형성하는 것일 수 있다.
본 발명에 따른 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스는 유기금속 화학기상증착법을 사용함으로써 대면적의 Te 도핑된 p형 MoS2 필름층을 포함할 수 있어, 물리·화학·전기적 특성이 뛰어난 이차원 소재의 고품질/대면적 합성은 소재산업 발전에 기여할 수 있고, 투명, 유연성, 경량 등을 특히 요구하는 차세대 전자소자 및 광전자소자 분야에 적용할 수 있다.
또한, 본 발명은 높은 유전율의 유전 절연체(high-K dielectric insulators)층을 포함하여 전계 효과 이동성(field-effect mobility) 등을 향상시키고, 높은 유전율의 유전 절연체의 사용으로 인해 본질적인 성능이 향상된 MoS2 기반 pFET 디바이스를 제공할 수 있다.
도 1은 본 발명에 따른 (a) 성장된 Te 도핑된 다층 MoS2 필름, (b) Al2O3/Si 기판에 전사된 성장된 Te 도핑된 다층 MoS2 필름 및 (c) HfO2/Si 기판에 전사된 성장된 Te 도핑된 다층 MoS2 필름의 원자간력 현미경(AFM) 이미지이다.
도 2는 본 발명에 따른 성장한 Te 도핑 p형 다층 MoS2 필름에서 (a) Mo 3d, (b) S 2p 및 (c) Te 3d의 XPS 코어 레벨 스펙트럼이다.
도 3은 본 발명에 있어서, SiO2/Si 기판 상의 MOCVD 성장 n형 고유의 및 p형 Te 도핑 다층 MoS2 필름의 (a) 라만 및 (b) 광발광 스펙트럼이다.
도 4는 본 발명에 있어서, (a) Te 도핑된 다층 MoS2 필름 기반 FET 장치의 개략도, (b) 6 V의 드레인-소스 전압(Vds)에 대한 HfO2/Si, Al2O3/Si 및 SiO2/Si 기판에 대한 MOCVD 성장 다층 Te 도핑 MoS2 필름의 Id-Vbg 전달 곡선 및 (c) HfO2, Al2O3 및 SiO2 게이트 절연체를 포함하는 Te 도핑된 p형 장치에서 Vbg의 함수로 추출된 전계효과 이동도를 나타낸 것이다.
도 5는 본 발명에 있어서, 열전자 방출 모델에서 쇼트키 장벽 높이 추출을 나타낸 것이다: (a) Au/다층 MoS2 구조의 온도 의존성(T = 80~160K) Id-Vd 속성. 삽입은 선형 눈금에서 동일한 Id-Vd 곡선을 나타냄, (b) Vd의 다양한 값에 대한 Richardson 플롯 ln(Id/T3/2) 대 1000/T, (c) 절편 값에서
Figure 112021129169443-pat00001
추출, 여기서 각 데이터 포인트는 Vd의 특정 값을 사용하는 (b)의 Richardson 플롯에서 얻은 기울기를 나타냄.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 대하여 구체적으로 설명하기로 한다.
이황화몰리브덴(MoS2) 박막은 고유의 n형 전도성을 가지고 있어, 실용적인 차세대 상보형 금속산화물 반도체 소자 구현을 위한 p형 MoS2 박막의 개발은 매우 어렵다. 도펀트의 사용은 개선된 장치 성능으로 고유 전도도를 엔지니어링하기 위한 잘 알려진 기존 접근 방식이다.
이에, 본 발명에서는 유기금속 화학기상증착법(Metal-organic chemical vapor deposition)으로 성장한 텔루륨(Te)이 도핑된 다층 MoS2의 n형 전도도 억제 특성을 제공한다.
구체적으로, 본 발명은 p-Si층; 상기 p-Si층 상에 형성된 유전 절연체층; 및, 상기 유전 절연체층 상에 형성된 Te 도핑된 p형 MoS2 필름층을 포함하는 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스를 제공한다.
상기 Te 도핑된 p형 MoS2 필름층은 유기금속 화학기상증착법(metal-organic chemical vapor deposition, MOCVD)을 사용하여 성장한 대면적 Te 도핑된 p형 MoS2 필름층을 형성하는 것일 수 있다.
상기 대면적 Te 도핑된 p형 MoS2 필름층은 별도로 형성하고, 상기 p-Si층 상에 형성된 유전 절연체층 상에 전사된다.
상기 p-Si의 두께는 0.1mm 내지 1mm 인 것일 수 있다.
상기 유전 절연체층의 두께는 10nm 내지 300nm 인 것일 수 있다.
상기 유전 절연체층은 Al2O3, HfO2, ZrO2 및 이들의 조합들로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 것일 수 있다.
예를 들어, 상기 유전 절연체층으로 Al2O3를 포함할 경우, 상기 pFET 디바이스는 ~182 cm2/V·s의 최대 이동도, ~105의 최대 ON/OFF 전류 비율, ~215 mV/dec의 낮은 하위 임계값 스윙을 포함하여 매우 높은 성능을 나타낼 수 있다. 이러한 개선은 고유전율 유전체와 낮은 쇼트키 장벽 높이와 관련된 전하 차단 효과에 기인한다.
상기 Te 도핑된 p형 MoS2 필름층은 복수 개의 층을 포함하고, 상기 층의 수를 조절하여 전기전도도를 조절하는 것일 수 있다.
상기 복수 개의 Te 도핑된 p형 MoS2 필름층은 1 내지 5 개의 원자층인 것일 수 있다. 예를 들어, 상기 Te 도핑된 p형 MoS2 필름층은 1 내지 4 개, 1 내지 3 개, 1 내지 2 개, 2 내지 5 개 , 3 내지 5 개 또는 4 내지 5 개의 원자층일 수 있다.
본 발명의 상기 Te 도핑된 다층 MoS2 필름층이 직접 밴드갭 에너지(1.87 eV)에 해당하는 강한 광발광(PL) 피크를 나타낼 수 있다. 홀 측정 및 푸리에 변환 적외선 분광법은 반도체 박막의 도핑 특성을 측정하는 효율적인 방법이다. 상기 Te 도핑된 MoS2 필름층은 라만 분광법과 X선 광전자 분광법(XPS)으로 특성화될 수 있고, 그들의 전자 수송 특성을 조사함으로써, p형 Te-도핑이 MoS2의 고유 n형 전도도를 수축시키는 것을 확인할 수 있다. 또한 상기 Te 도핑된 MoS2 pFET에 사용된 고유전율 절연체의 영향 및 쇼트키 장벽 높이의 정량적 추출을 위해 온도 의존적 전자 수송 특성을 하기 본 발명의 실시예에 나타내었다. 본 발명에 따른 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스는 고유전율 Al2O3 절연체를 포함할 경우, 종래의 p형 MoS2 FET 디바이스보다 훨씬 높은 170 내지 187 cm2/V·s의 이동도를 나타낼 수 있고, 25 내지 32 meV의 쇼트키 장벽 높이를 나타낼 수 있다.
이하 본 발명에 따르는 실시예 등을 통해 본 발명을 보다 상세히 설명하나, 본 발명의 범위가 하기 제시된 실시예에 의해 제한되는 것은 아니다.
[실시예]
제조예 및 분석준비
이전에 보고된 절차[T.W. Kim, J. Mun, H. Park, D. Joung, M. Diware, C. Won, J. Park, S.H. Jeong, Sang-Woo Kang, Wafer-scale production of highly uniform two-dimensional MoS2 grown by metal organic chemical vapor deposition, Nanotechnology 28 (2017) 18LT0. 및 T.W. Kim, Hyeji Park, DaeHwa Joung, DongHwan Kim, Rochelle Lee, Chae Ho Shin, Mangesh Diware, Chegal Won, Jae Cheol Shin Soo Hwan Jeong, Jonghoo Park, Sang-Woo Kang, Wafer-scale epitaxial 1T’, 1t’-2H mixed, and 2H phases MoTe2 thin films grown by metal-organic chemical vapor deposition, Adv. Mater. Interfaces 5 (2018) 1800439.]를 적용하여 MOCVD 기술을 사용하여 SiO2/Si에서 소수층 Te 도핑된 MoS2의 성장을 달성했다. Te-도핑된 MoS2 원자층의 성장을 위해 반응기 압력은 20 sccm di-t-(C4H9)2Te 및 1600 sccm H2 가스 유량 및 400℃의 성장 온도에서 10 Torr의 성장 압력으로 낮아졌다. 28℃의 Mo(CO)6 승화 온도에서 후속적으로, 10 nm의 HfO2 및 Al2O3를 HF cleaned Si 기판 상에 350℃에서 원자층 증착에 의해 증착하였다. TAl 및 TEMAHf는 각각 Al 및 Hf 전구체로 사용하였다. Si 기판의 HfO2 및 Al2O3는 먼저 N2 가스로 세척하였다. 폴리메틸 메타크릴레이트(PMMA, 950 PMMA A6, Micro chem)는 MOCVD-성장 Te-도핑된 MoS2를 고유전율 유전체 절연체 기판에 전사하는데 사용하였다. PMMA는 Te-MoS2 필름 면에 1500 rpm으로 스핀 코팅하고 핫 플레이트를 사용하여 지지했다. 그런 다음 Te 도핑된 MoS2 필름을 탈이온수 표면에 띄우고 Si 기판으로 스쿠핑(scooping)하여 고유전율 유전체 절연체로 옮겼다. PMMA는 메틸렌 클로라이드 (Dichloromethane, J. T. Baker)와 이소프로필 알코올을 사용하여 각각 샘플을 청소하기 전후에 제거했다.
전사된 Te-도핑된 다층 MoS2 필름의 형태는 원자간력 현미경(AFM, Multimode 8 with Nanoscope V controller, Bruker)을 통해 조사하였다. XPS(Nexsa XPS 시스템, Thermo Fisher Scientific) 기술을 사용하여 MoS2 원자층에서 Mo, S 및 Te의 결합 에너지를 측정했다. XPS는 2.5×10-7 mbar에서 단색 Al Ka(1486.6 eV) 소스로 수행하였다. KBSI 전주센터에서 전자 플루드 총(electron flood gun)을 이용하여 시료의 전하중화를 수행하였다. 라만 스펙트럼과 정상 상태 광발광을 기록하기 위해 분산 라만 현미경(ARAMIS, Horiba Jobin Yvon)을 사용했다. 스폿 크기가 0.7 mm이고 레이저 출력이 8 mW인 514 nm 레이저 다이오드에 의해 여기가 유도되었다. 채널 치수를 정의하기 위해 구리 와이어를 사용하여 Tedoped MoS2-FET 막대 패턴을 생성했다. Ti/Au(5/50 nm)는 전자빔 증발기로 덮이지 않은 영역에 증착하였다. Te-도핑된 다층 MoS2 필름의 전기적 특성은 80~300K 범위의 다양한 온도에서 진공 조건(10-3 Torr)에서 4점 프로브 스테이션을 사용하여 측정하였다. 상용 매개변수 분석기(2636B, Keithley Inc.) Te-도핑된 다층 MoS2 필름의 전기적 특성을 측정하는데 사용하였다.
분석 결과
도 1은 매끄러운 표면 모폴로지(각각 0.77, 0.74, 0.45 nm의 제곱 평균 거칠기)와 약 20 nm의 도메인 크기를 가진 Al2O3/Si(도 1(b)) 및 HfO2/Si(도 1(c)) 기판으로 전사된 성장 상태 Te 도핑된 다층 MoS2 필름의 AFM 토포그래피 이미지를 나타낸 것이다.
도 2(a) 및 (b)는 Te 도핑된 MoS2 필름에 대한 주요 Mo 3d 및 S 2p 코어 레벨의 XPS 스펙트럼을 나타낸 것이다. Mo 3d3/2, Mo 3d5/2, S 2p1/2 및 S 2p3/2에 해당하는 주요 피크는 각각 231.9, 228.8, 161.7 및 162.7 eV의 결합 에너지에 있다. Te 도핑 후 모든 Mo 3d 및 S 2p 결합 에너지 피크는 고유 n형 MoS2 필름과 비교하여 더 낮은 에너지로 0.47 eV만큼 이동하여 페르미 준위가 가전자대 쪽으로 이동함을 나타낸다. 또한 도 2(c)와 같이 Te 관련 피크가 명확하게 관찰되는데, 이는 Te 3d5/2 및 Te 3d3/2 피크는 각각 573.1 eV 및 583.9 eV에 위치한 MoS2 필름에 Te가 포함되어 있기 때문이다. 밀도 기능 이론 계산은 산소 그룹 원자(즉, O, Se, Te)가 도핑된 MoS2가 Mo와 도펀트 원자 사이의 강한 공유 결합으로 인해 큰 안정성과 함께 황 공석에서 높은 결합 에너지를 갖는다는 것을 보여준다. XPS 결과는 p-형 MoS2가 Te 혼입의 결과로 유황 공석의 부동태화에서 비롯됨을 시사한다.
도 3(a)는 SiO2/Si 위에 성장한 Te 도핑된 다층 MoS2 박막의 라만 스펙트럼을 보여준다. 383.9 및 407.5 cm-1 에 위치한 두 개의 지배적인 피크가 각각 면내(E1 2g) 및 면외(A1g) 진동 모드로 관찰되었다. 그러나, 도핑 수준에서 막 구조에 포함된 Te의 양이 매우 낮기 때문에 Te 관련 라만 피크는 관찰되지 않았다. MOCVD에 의해 성장된 고유의 n형 다층 MoS2와 비교할 때 Te 도핑된 p형 MoS2는 두 진동 모드 모두에서 청색 이동을 나타낸다. E1 2g 및 A1g 모두의 청색 이동은 변형 및 도핑에 기인할 수 있다. A1g 및 E1 2g 모드의 주파수 차이(D)는 MoS2 필름의 원자층 수와 관련이 있다. 이 두 모드 사이의 23.5 cm-1 차이는 4~5 개의 원자층 필름을 나타내며, 이는 고해상도 투과 전자 현미경으로 측정된 것과 잘 일치한다. 고유전율 유전체 기판으로 전사된 Te 도핑된 MoS2의 경우 명백한 라만 이동이 관찰되지 않았다. n-형 및 p-형 Te 도핑된 MoS2 필름의 광학적 특성은 마이크로 광발광(PL) 분광법에 의해 결정되었다. 도 3(b)에서 적색 선으로 표시된 Te 도핑된 MoS2 필름의 300K에서 PL 스펙트럼은 A1 및 B1에 해당하는 663 nm 및 617 nm에서 두 개의 현저한 피크를 나타내며, 이는 각각 685.1(A1) 및 639(B1) nm(도 3(b)에서 흑색 선)에서 고유한 n형 MoS2 필름의 밴드 갭에 비해 더 짧은 파장이다. 이 거동은 이전 보고서[Siyuan Zhang, Heather M. Hill, Karttikay Moudgil, Curt A. Richter, Angela R. Hight Walker, Stephen Barlow, Seth R. Marder, Christina A. Hacker, Sujitra J. Pookpanratana, Controllable, wide-ranging n-doping and p-doping of monolayer group 6 transition-metal disulfides and diselenides, Adv. Mater. 30 (2018) 180299. 및 Shinichiro Mouri, Yuhei Miyauchi, Kazunari Matsuda, Tunable photoluminescence of monolayer MoS2 via chemical doping, Nano Lett. 13 (2013) 5944e5948.]와 일치하는 MoS2 필름에서 p형 도핑의 증거를 제공한다. PMMA를 사용하여 전송한 후 PL 변화가 관찰되었으며 강도가 크게 감소한 것으로 나타났다. PL 강도의 감소는 PMMA 전달 프로세스 동안 고유전율 절연체 기판 내의 상쇄 간섭과 관련된 흡수 및 방출의 변조에 기인할 수 있다. 주변 공기에 노출된 후 p형 Te 도핑된 MoS2 샘플의 라만 스펙트럼 및 PL 결과에서 명백한 차이가 관찰되지 않았다.
후면 게이트 Te 도핑된 MoS2 pFET는 MOCVD 및 전송 방법을 사용하여 제조하였다. 도 4(a)는 제작된 pFET 소자의 3차원 단면도의 개략도를 보여준다. 완전히 덮인 Te 도핑된 MoS2 다층은 MOCVD를 사용하여 SiO2/p++-Si 기판 위에 성장한 다음 Al2O3/Si 및 HfO2/Si 기판으로 옮겼다. 전자 전달 특성을 조사하기 위해 백 게이트 FET를 성장된 MoS2에 제작하고 MoS2를 Ti/Au 금속 접점이 있는 10 nm HfO2/Si 및 10 nm Al2O3/Si 기판에 전사했다. 소자는 전자빔 증발기를 사용하여 금속 증착이 뒤따르는 구리 와이어로 패턴화되었다.
성장 상태 Te 도핑된 MoS2 장치의 전달 특성은 2, 4 및 6 V의 Vds에서 각각 0.036, 0.025 및 0.026 cm2/V·s의 이동도와 7.8×103, 7.02×102 및 1.05×102의 ON/OFF 전류 비율로 명백한 p-형 동작을 나타낸다. MoS2 기반 pFET의 정공 이동도는 다음 방정식을 사용하여 추정되었다:
(식 1)
Figure 112021129169443-pat00002
여기서 L은 채널 길이, W는 채널 너비, Ci는 단위 면적당 커패시턴스이다. 다층 MoS2 필름에 대해 서로 다른 게이트 절연체(즉, HfO2 및 Al2O3)를 사용하여 제작된 장치의 전자 전달 특성은 I-V 특성에 대한 high-K 게이트 절연체의 영향을 조사하는데 사용하였다. 도 4(b)는 게이트 절연체로 SiO2, HfO2, Al2O3를 사용하는 Te 도핑된 다층 MoS2 기반 백 게이트 pFET의 전달 및 출력 특성을 보여준다. 다양한 게이트 절연체를 가진 pFET 장치의 전계 효과 이동도는 전달 곡선에서 얻어졌으며 도 4(c)의 Vbg에 대해 표시하였다. 187 cm2/V·s의 가장 높은 정공 이동도는 Al2O3 게이트 절연체가 있는 pFET에서 달성되었다. Al2O3 게이트 절연체가 있는 pFET는 pFET에 비해 전계 효과 이동도가 105% 향상되고 ON/OFF 전류 비율이 2000% 향상되며 SS가 2000% 향상된다는 점은 주목할 가치가 있다. SiO2 게이트 절연체. 트랜지스터 성능의 이러한 극적인 향상은 고유전율 유전체의 전하 불순물 스크리닝 효과에서 비롯된다. 표 1에 나타낸 바와 같이, 고유전율 게이트 절연체가 있는 n형 MoS2 FET 소자는 낮은 SS와 함께 높은 전계 효과 이동도를 달성하는 것으로 보고되었다. 표 2는 p형 MoS2 기반 FET의 소자 성능 보고서를 요약한 것이다. 정공 이동도는 이전에 보고된(표 2) 가장 높은 전자 이동도 값(즉, μ = 86 m2/V·s)의 약 두 배이다. 도 4(b)에서 Id-Vbg 곡선의 최대 기울기 점의 선형 외삽에 의해 추출된 임계 전압(Vth)은 SiO2 및 HfO2 기판이 있는 장치의 경우 각각 -22.1 V 및 -9.2 V로 향상 모드 및 Al2O3 기판이 있는 장치의 경우 1.37 V가 되어 공핍 모드를 나타낸다.
SS는 다음과 같다:
(식 2a)
Figure 112021129169443-pat00003
여기서 CS는 MoS2 채널의 커패시턴스이고 하위 임계값 영역에서는 무시할 수 있는 수준이고, C it = q 2 D it 는 밀도 D it 의 인터페이스 트랩으로 인해 발생하는 커패시턴스이고, C ox = ε ox /t ox 는 산화물 커패시턴스이다. D it 값은 HfO2, Al2O3 및 SiO2에 대해 각각 약 1.376×1013, 1.287×1013 및 7.628×1012 eV-1cm-2로 계산되었다. 인터페이스 트랩 밀도는 7.628×1012에서 1.376×1013 및 1.287×1013 eV-1cm-2로 증가하여 OFF 상태 전류의 증가와 임계 전압의 양의 이동을 유발할 수 있다.
Figure 112021129169443-pat00004
Figure 112021129169443-pat00005
Au-MoS2 계면에 대한 쇼트키 장벽 높이를 정량화하기 위해 산소 유도 p형 다층 MoS2 FET 장치의 저온 I-V 특성을 측정했다. Au 금속 접촉으로 전하 주입 거동을 조사하기 위해 80~160K 범위의 다양한 온도에서 2-프로브 I-V 특성을 측정하였다. 도 5(a)는 MoS2 기반 FET 소자의 소스드레인 전류(Id)-전압(Vd) 특성의 온도 의존성을 보여준다. 주입된 홀 전류는 온도의 영향을 크게 받을 수 있다. 감소된 정공 전류로 이어지는 온도의 감소는 정공 전류가 터널링보다는 쇼트키 장벽을 통한 열이온 방출에 의해 주로 생성됨을 나타낸다. 쇼트키 장벽 높이(SBH)에 대한 정량적 설명은 2D 열이온 방출 방정식(식 2)에서 추출할 수 있다. 여기서 Id는 2D 전송 채널에 대해 감소된 거듭제곱 법칙 T3/2를 사용한다:
(식 2b)
Figure 112021129169443-pat00006
여기서 A * 2D 는 2D 등가 Richardson 상수, S는 접합부의 접촉 면적, q는 전하, K B 는 Botlzmann 상수,
Figure 112021129169443-pat00007
는 SBH, n은 이상 계수, V d 는 드레인-소스이다. 바이어스 전압. SBH를 추출하기 위해 다른 적용된 V d 에 대한 1000/T에 대한 ln(I ds /T 3/2 )의 Richardson 플롯이 도 5(b)와 같이 플롯되었다. 기울기(S)는 다음과 같이 선형 피팅에서 추출되었다:
(식 3)
Figure 112021129169443-pat00008
기울기의 플롯을 V d 의 함수로 사용하면 SBH는 다음과 같이 y절편에서 추출될 수 있다:
(식 4)
Figure 112021129169443-pat00009
Au/다층 MoS2의 정공 주입에 대한 SBH는 32 meV로 계산하였다(도 5(c)). Au 접촉이 있는 n형 다층 MoS2에 대해 얻은 장벽 높이는 이전에 보고된 바와 같이 126 meV였다. 전자 주입과 비교하여 Te-도핑된 p형 MoS2(정공 주입)에 대한 32 meV의
Figure 112021129169443-pat00010
값은 더 낮은 페르미 준위로 인해 훨씬 더 작은 것으로 관찰된다. 좁은 SBH는 모든 장치 성능의 개선에 영향을 줄 수 있다.
결론
요약하면, 본 발명은 MOCVD 성장 Te-도핑 MoS2 FET 장치의 생산 및 테스트에 관한 것이다. MoS2 필름에 Te를 결합하면 전자 수송 특성에 의해 표시되는 바와 같이 p형 전도가 발생한다. XPS 표면 분석은 Te의 혼입이 p형 도핑의 기원에 대한 이유임을 입증한다. 고성능 p형 백 게이트 MoS2 트랜지스터를 위해 고유전율 유전체 기판을 개발하였다. Al2O3 게이트 절연체가 있는 pFET 소자의 성능 특성에는 187 cm2/V·s의 전계 효과 이동도, 105의 ON/OFF 전류 비율, 215 mV/dec의 낮은 SS가 포함된다. 이 연구는 차세대 전자 및 광전자 장치를 생산하기 위한 경로를 제공할 수 있다.

Claims (7)

  1. Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스에 있어서,
    p-Si층;
    상기 p-Si층 상에 형성된 유전 절연체층; 및,
    상기 유전 절연체층 상에 형성된 Te 도핑된 p형 MoS2 필름층을 포함하고,
    상기 유전 절연체층의 두께는 10nm 내지 300nm 인 것이며,
    상기 유전 절연체층은 Al2O3 또는 HfO2를 포함하는 것이고,
    상기 유전 절연체층으로 Al2O3를 포함할 경우, 상기 pFET 디바이스는 170 내지 187 cm2/V·s의 이동도 및 25 내지 32 meV의 쇼트키 장벽 높이를 가지는 것인 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스.
  2. 제 1 항에 있어서,
    상기 p-Si의 두께는 0.1mm 내지 1mm 인 것인 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 Te 도핑된 p형 MoS2 필름층은 복수 개의 층을 포함하고, 상기 Te 도핑된 p형 MoS2 필름층의 수를 조절하여 전기전도도를 조절하는 것인 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스.
  6. 제 5 항에 있어서,
    상기 복수 개의 층은 1 내지 5 개의 원자층인 것인 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스.
  7. 제 1 항에 있어서,
    상기 Te 도핑된 p형 MoS2 필름층은 유기금속 화학기상증착법(metal-organic chemical vapor deposition, MOCVD)을 사용하여 성장한 대면적 Te 도핑된 p형 MoS2 필름층을 형성하는 것인 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스.
KR1020210153254A 2021-11-09 2021-11-09 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스 KR102552210B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210153254A KR102552210B1 (ko) 2021-11-09 2021-11-09 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210153254A KR102552210B1 (ko) 2021-11-09 2021-11-09 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스

Publications (2)

Publication Number Publication Date
KR20230067303A KR20230067303A (ko) 2023-05-16
KR102552210B1 true KR102552210B1 (ko) 2023-07-06

Family

ID=86546515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210153254A KR102552210B1 (ko) 2021-11-09 2021-11-09 Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스

Country Status (1)

Country Link
KR (1) KR102552210B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102213811B1 (ko) * 2016-05-13 2021-02-08 나노코 테크놀로지스 리미티드 2차원 물질을 형성하기 위한 화학적 기상 증착 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140062884A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 박막 트랜지스터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102213811B1 (ko) * 2016-05-13 2021-02-08 나노코 테크놀로지스 리미티드 2차원 물질을 형성하기 위한 화학적 기상 증착 방법

Also Published As

Publication number Publication date
KR20230067303A (ko) 2023-05-16

Similar Documents

Publication Publication Date Title
Wang et al. Making clean electrical contacts on 2D transition metal dichalcogenides
Guo et al. SnSe/MoS2 van der Waals heterostructure junction field‐effect transistors with nearly ideal subthreshold slope
Mleczko et al. Contact engineering high-performance n-type MoTe2 transistors
Huang et al. Black phosphorus electronics
Goel et al. Addressing the gate stack challenge for high mobility In x Ga 1-x As channels for NFETs
Zhang et al. High-performance C60 n-channel organic field-effect transistors through optimization of interfaces
Ma et al. Low Subthreshold Swing Double-Gate $\beta $-Ga 2 O 3 Field-Effect Transistors With Polycrystalline Hafnium Oxide Dielectrics
Crawford et al. Diamond field-effect transistors with V 2 O 5-induced transfer doping: Scaling to 50-nm gate length
Oh et al. High-performance Te-doped p-type MoS2 transistor with high-K insulators
Liu et al. Strained GeSn p-channel metal–oxide–semiconductor field-effect transistors with in situ Si 2 H 6 surface passivation: Impact of Sn composition
Nguyen et al. Heteroepitaxial Ge MOS devices on Si using composite AlAs/GaAs buffer
Seo et al. Low-frequency noise characteristics in multilayer MoTe 2 FETs with hydrophobic amorphous fluoropolymers
Li et al. Tunable low-frequency noise in dual-gate MoS 2 transistors
KR102552210B1 (ko) Te 도핑된 p형 MoS2 필름이 적용된 pFET 디바이스
Xu et al. Effects of Trapped Charges in Gate Dielectric and High-${k} $ Encapsulation on Performance of MoS 2 Transistor
Sharma et al. Two-dimensional van der Waals hafnium disulfide and zirconium oxide-based micro-interdigitated electrodes transistors
Dalapati et al. Characterization of epitaxial GaAs MOS capacitors using atomic layer-deposited TiO 2/Al 2 O 3 gate stack: study of Ge auto-doping and p-type Zn doping
Wang et al. Unipolar n-type conduction in black phosphorus induced by atomic layer deposited MgO
Lin et al. Exploring the ALD Al2O3/In0. 53Ga0. 47As and Al2O3/Ge interface properties: a common gate stack approach for advanced III-V/Ge CMOS
Xue et al. Temperature-dependent low-frequency noise analysis of ZnO nanowire field-effect transistors
Zhao et al. Influence of Si-substrate concentration on electrical properties of back-and top-gate MoS₂ transistors
Zhao et al. Repair of Oxygen Vacancies and Improvement of HfO 2/MoS 2 Interface by NH 3-Plasma Treatment
Yeo et al. Strain engineering and junction design for tunnel field-effect transistor
Rahman et al. Trap Characterization of Atomic-Layer-Deposited Al-Incorporated HfO2 Films on In0. 53Ga0. 47As
Buca et al. GeSn for nanoelectronic and optical applications

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant