KR102549360B1 - 인터럽트 제어 장치 및 방법 - Google Patents

인터럽트 제어 장치 및 방법 Download PDF

Info

Publication number
KR102549360B1
KR102549360B1 KR1020200174846A KR20200174846A KR102549360B1 KR 102549360 B1 KR102549360 B1 KR 102549360B1 KR 1020200174846 A KR1020200174846 A KR 1020200174846A KR 20200174846 A KR20200174846 A KR 20200174846A KR 102549360 B1 KR102549360 B1 KR 102549360B1
Authority
KR
South Korea
Prior art keywords
processor
power state
interrupt
interrupt control
management unit
Prior art date
Application number
KR1020200174846A
Other languages
English (en)
Other versions
KR20220084900A (ko
Inventor
김대훈
강기동
박형원
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020200174846A priority Critical patent/KR102549360B1/ko
Priority to US17/405,132 priority patent/US11640364B2/en
Publication of KR20220084900A publication Critical patent/KR20220084900A/ko
Application granted granted Critical
Publication of KR102549360B1 publication Critical patent/KR102549360B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262—Arrangements for next microinstruction selection
    • G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 프로세서 사용률에 기반하여 프로세서에 대한 인터럽트 발생 속도를 제어하는 장치 및 방법을 제공한다. 이로써 I/O 처리 지연 시간이 개선되고 에너지 효율성이 향상된다.

Description

인터럽트 제어 장치 및 방법{APPARATUS AND METHOD FOR INTERRUPT CONTROL}
본 발명은 인터럽트 제어 장치 및 방법에 관한 것으로, 보다 상세하게는 프로세서 사용률에 기반하여 프로세서에 대한 인터럽트 발생 속도를 제어하는 장치 및 방법에 관한 것이다.
이하에서 기술되는 내용은 본 발명의 실시예와 관련되는 배경 정보를 제공할 목적으로 기재된 것일 뿐이고, 기술되는 내용들이 당연하게 종래기술을 구성하는 것은 아니다.
인터럽트는 속도가 빠른 프로세서에 비해 상대적으로 속도가 느린 외부 I/O 장치가 외부 I/O 요청의 입력을 알리거나, 요청한 I/O 처리의 완료를 프로세서에게 알리기 위해 사용하는 방법이다.
프로세서는 인터럽트를 수신하면, 프로그램의 실행을 잠시 중단하고 인터럽트 번호를 식별하여 해당하는 인터럽트 핸들러(Interrupt handler)를 호출 및 처리 후 프로그램의 실행을 재개한다.
하지만, 외부 I/O 장치의 성능이 향상되면서 I/O 장치가 유발하는 인터럽트의 수가 증가하고, 이와 같은 인터럽트를 처리하는 오버헤드에 의해 프로세서가 다른 작업을 처리하지 못하는 문제가 발생한다.
또한, 프로세서의 상태를 고려하지 않은 인터럽트 발생은, 프로세서에 여유가 없는 상황에서 잦은 인터럽트를 발생시키거나, 프로세서가 여유가 있는 상황에서도 인터럽트 발생을 지연시키므로 처리 지연 시간을 증가시킬 수 있다.
프로세서의 상태 및 에너지 효율성을 고려한 인터럽트 제어가 필요하다.
본 발명의 일 과제는, 프로세서 사용률에 기반하여 인터럽트 발생 속도를 제어하는 인터럽트 제어 장치를 제공하는 것이다.
본 발명의 일 과제는, 오프라인 프로파일링에 기반하여 에너지 효율성 및 레이턴시를 고려한 인터럽트 제어 방법을 제공하는 것이다.
본 발명의 목적은 이상에서 언급한 과제에 한정되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 청구범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 알 수 있을 것이다.
본 발명의 일 실시예에 따른 인터럽트 제어 장치는, 주변 장치에 대한 I/O 부하를 수반하는 어플리케이션을 실행 중인 프로세서의 전력 상태를 모니터링하는 전력 관리부 및 프로세서의 전력 상태에 기반하여 주변 장치의 상기 프로세서에 대한 인터럽트 발생 속도를 제어하는 인터럽트 제어부를 포함할 수 있고, 인터럽트 제어부는, 어플리케이션이 실행되는 동안, 프로세서의 사용률에 대응하는 프로세서의 전력 상태의 변화에 따라 인터럽트 발생 속도를 조절하도록 구성될 수 있다.
본 발명의 일 실시예에 따른 인터럽트 제어 방법은, 전력 관리부에 의해, 주변 장치에 대한 I/O 부하를 수반하는 어플리케이션을 실행 중인 프로세서의 전력 상태를 모니터링하는 단계 및 인터럽트 제어부에 의해, 프로세서의 전력 상태에 기반하여 주변 장치의 프로세서에 대한 인터럽트 발생 속도를 제어하는 단계를 포함할 수 있고, 인터럽트 발생 속도를 제어하는 단계는, 어플리케이션이 실행되는 동안, 프로세서의 사용률에 대응하는 프로세서의 전력 상태의 변화에 따라 인터럽트 발생 속도를 조절하는 단계를 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 및 이점이 이하의 도면, 청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예에 따르면, 프로세서 사용률을 고려하여 인터럽트 발생 속도를 제어함으로써 I/O 처리 지연 시간이 개선된다.
본 발명의 실시예에 따르면 I/O 처리 지연 시간을 보장하면서도 프로세서의 에너지 효율성이 제고된다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 실시예에 따른 인터럽트 제어 장치의 예시적인 동작 환경을 개략적으로 보여주는 도면이다.
도 2는 실시예에 따른 인터럽트 제어 장치의 블록도이다.
도 3은 실시예에 따른 인터럽트 제어 장치의 인터럽트 제어 과정을 설명하기 위한 도면이다.
도 4는 실시예에 따른 인터럽트 제어 장치의 인터럽트 제어 과정을 예시적으로 설명하기 위한 도면이다.
도 5는 실시예에 따른 인터럽트 제어 과정에서 사용되는 오프라인 프로파일링 결과 매핑 테이블(mapping table)의 예시를 보여준다.
도 6은 실시예에 따른 인터럽트 제어 방법의 흐름도이다.
도 7은 실시예에 따른 인터럽트 제어 방법의 인터럽트 제어 단계의 세부 흐름도이다.
도 8(a) 및 도 8(b)는 실시예에 따른 인터럽트 제어 방법의 성능을 보여주는 그래프이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시예들에 한정되지 않는다. 이하 실시예에서는 본 발명을 명확하게 설명하기 위해서 설명과 직접적인 관계가 없는 부분을 생략하지만, 본 발명의 사상이 적용된 장치 또는 시스템을 구현함에 있어서, 이와 같이 생략된 구성이 불필요함을 의미하는 것은 아니다. 아울러, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조번호를 사용한다.
이하의 설명에서 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안되며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 이하의 설명에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 설명에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
도 1은 실시예에 따른 인터럽트 제어 장치의 예시적인 동작 환경을 개략적으로 보여주는 도면이다.
인터럽트 제어 장치(100)는 다양한 어플리케이션 환경에서 외부 I/O 장치에 대한 프로세서의 I/O 부하를 효율적으로 처리하기 위한 인터럽트 제어를 제공할 수 있다.
일 예에서 인터럽트 제어 장치(100)는 네트워크(300) 환경에서 클라이언트(200)의 서비스 요청을 처리하는 서버일 수 있다. 서버는 네트워크(300)를 통해 클라이언트(200)의 서비스 요청을 수신하고, 서비스 요청에 대응하는 동작을 수행하고, 이에 대한 응답을 네트워크(300)를 통해 클라이언트(200)에 전송하는 서버일 수 있다.
이 경우 예를 들어 인터럽트 제어 장치(100)는 네트워크 인터페이스 컨트롤러(Network Interface Controller; NIC)가 유발하는 인터럽트의 발생 속도를 제어할 수 있다.
인터럽트 제어 장치(100)는 후술할 도 2를 참조하여 프로세서(110) 및 메모리(140)를 포함하는 컴퓨팅 장치일 수 있다.
네트워크(300)는 유선 및 무선 네트워크, 예를 들어 LAN(local area network), WAN(wide area network), 인터넷(internet), 인트라넷(intranet) 및 엑스트라넷(extranet), 그리고 모바일 네트워크, 예를 들어 셀룰러, 3G, LTE, 5G, WiFi 네트워크, 애드혹 네트워크 및 이들의 조합을 비롯한 임의의 적절한 통신 네트워크 일 수 있다.
네트워크(300)는 허브, 브리지, 라우터, 스위치 및 게이트웨이와 같은 네트워크 요소들의 연결을 포함할 수 있다. 네트워크(300)는 인터넷과 같은 공용 네트워크 및 안전한 기업 사설 네트워크와 같은 사설 네트워크를 비롯한 하나 이상의 연결된 네트워크들, 예컨대 다중 네트워크 환경을 포함할 수 있다. 네트워크(300)에의 액세스는 하나 이상의 유선 또는 무선 액세스 네트워크들을 통해 제공될 수 있다.
도 2는 실시예에 따른 인터럽트 제어 장치의 블록도이다.
실시예에 따른 인터럽트 제어 장치(100)는 프로세서(110) 및 메모리(140)를 포함할 수 있다.
프로세서(110)는 일종의 중앙처리장치로서, 메모리(140)에 저장된 하나 이상의 명령어를 실행하여 인터럽트 제어 장치(100)의 동작을 제어할 수 있다. 프로세서(110)는 데이터를 처리할 수 있는 모든 종류의 장치를 포함할 수 있다.
프로세서(110)는 예를 들어 프로그램 내에 포함된 코드 또는 명령으로 표현된 기능을 수행하기 위해 물리적으로 구조화된 회로를 갖는, 하드웨어에 내장된 데이터 처리 장치를 의미할 수 있다. 이와 같이 하드웨어에 내장된 데이터 처리 장치의 일 예로서, 마이크로프로세서(microprocessor), 중앙처리장치(central processing unit: CPU), 프로세서 코어(processor core), 멀티프로세서(multiprocessor), ASIC(application-specific integrated circuit), FPGA(field programmable gate array) 등의 처리 장치를 망라할 수 있으나, 이에 한정되는 것은 아니다. 프로세서(110)는 하나 이상의 프로세서를 포함할 수 있다.
인터럽트 제어 장치(100)는 전력 관리부(120) 및 인터럽트 제어부(130)를 더 포함할 수 있다.
전력 관리부(120)는 프로세서(110)의 전력 상태를 모니터링하고, 프로세서(110)의 전력 상태 정보를 인터럽트 제어부(130)가 접근가능한 저장소에 저장할 수 있다. 여기서 저장소는 메모리(140) 및/또는 하나 이상의 레지스터일 수 있다.
인터럽트 제어부(130)는 프로세서(110)의 전력 상태 정보에 기반하여 인터럽트 발생 속도를 제어할 수 있다. 여기서 인터럽트 발생 속도는 외부 I/O 장치의 프로세서(110)에 대한 단위 시간 당 인터럽트 발생 횟수 를 의미한다.
전력 관리부(120) 및 인터럽트 제어부(130)는 프로세서(110)에 의해 실행가능한 프로그램으로 구현될 수 있다. 프로세서(110)는 메모리(140)에 저장된 해당 프로그램을 실행하여 전력 관리부(120) 및 인터럽트 제어부(130)를 각각 실행할 수 있다.
인터럽트 제어 장치(100)는 메모리(140)를 더 포함할 수 있다.
메모리(140)는 인터럽트 제어 장치(100)가 인터럽트 제어 과정의 실행을 위한 명령 등을 저장할 수 있다. 메모리(140)는 전력 관리부(120) 및 인터럽트 제어부(130)의 동작을 구현한 실행가능한 프로그램을 저장할 수 있다.
프로세서(110)는 메모리(140)에 저장된 프로그램 및 명령어들에 기반하여 실시예에 따른 인터럽트 제어 과정을 실행할 수 있다.
메모리(140)는 후술할 오프라인 프로파일링을 수행한 결과로 생성된 정보(예를 들어 각 전력 상태에 대한 인터럽트 발생 속도의 매핑 테이블)를 더 저장할 수 있다.
메모리(140)는 내장 메모리 및/또는 외장 메모리를 포함할 수 있으며, DRAM, SRAM, 또는 SDRAM 등과 같은 휘발성 메모리, OTPROM(one time programmable ROM), PROM, EPROM, EEPROM, mask ROM, flash ROM, NAND 플래시 메모리, 또는 NOR 플래시 메모리 등과 같은 비휘발성 메모리, SSD, CF(compact flash) 카드, SD 카드, Micro-SD 카드, Mini-SD 카드, Xd 카드, 또는 메모리 스틱(memory stick) 등과 같은 플래시 드라이브, 또는 HDD와 같은 저장 장치를 포함할 수 있다. 메모리(140)는 자기 저장 매체(magnetic storage media) 또는 플래시 저장 매체(flash storage media)를 포함할 수 있으나, 이에 한정되는 것은 아니다.
주변 장치(150)는 외부 I/O 장치로서, 프로세서(110)에 인터럽트를 발생시킬 수 있는 장치를 의미한다. 예를 들어 주변 장치(150)는 네트워크 인터페이스 컨트롤러(NIC) 및 SSD와 같은 메모리(140) 등을 포함할 수 있다.
일 예에서, 주변 장치(150)는 주변 장치(150)의 인터럽트 설정 정보(예를 들어 인터럽트 발생 속도 정보)를 저장하기 위한 레지스터를 포함할 수 있다. 주변 장치(150)는 예를 들어 큐(queue)에 큐잉된 서비스 요청에 대한 패킷을 메모리(140)에 DMA(Direct Memory Access)로 저장하고 버스(160)를 통해 프로세서(110)에 인터럽트 신호를 전달할 수 있다.
프로세서(110)는 메모리(140)로부터 하나 이상의 명령어를 읽어들여 실행하고, 주변 장치(150)로부터 데이터를 읽거나 주변 장치(150)에 데이터를 쓸 수 있다. 주변 장치(150)는 프로세서(110)의 처리가 필요한 데이터가 있거나 또는 프로세서(110)가 요청한 데이터가 준비된 경우 등과 같이 프로세서(110)에 의한 처리가 필요한 I/O 부하(Input/Output Load)가 발생한 경우, 프로세서(110)에 인터럽트를 발생시킬 수 있다.
버스(160)는 프로세서(110), 메모리(140) 및 주변 장치(150)를 연결하는 논리적/물리적 경로이다. 프로세서(110)는 버스(160)를 통해 메모리(140) 및 주변 장치(150)에 대한 읽기/쓰기(read/write)를 수행할 수 있다.
도 3은 실시예에 따른 인터럽트 제어 장치의 인터럽트 제어 과정을 설명하기 위한 도면이다.
프로세서(110)가 주변 장치(150)에 대한 I/O 부하를 수반하는 어플리케이션을 실행하는 동안, 전력 관리부(120)는 프로세서(110)의 전력 상태(V/F State)를 모니터링할 수 있다. 전력 관리부(120)는 단위 시간 마다 또는 주기적으로 프로세서(110)의 전력 상태(V/F State)를 모니터링할 수 있다.
전력 관리부(120)는 동적 전압 및 주파수 변환 기술(Dynamic Voltage and Frequency Scaling; DVFS)을 이용하여 동적으로 프로세서(110)의 동작 속도 및 전압을 조절함으로써, 동적으로 에너지 소모량을 조절할 수 있다. 일 예에서, 전력 관리부(120)는 DVFS를 이용하여 프로세서(110)의 코어에 연결된 전압 레귤레이터(voltage regulator)에 인가하는 전압을 조절하여 코어의 동작 주파수를 조정할 수 있다.
전력 관리부(120)는 CPU의 요구량을 주기적으로 모니터링하고 CPU 요구량이 크면 전압 및 주파수를 높이고, CPU 요구량이 작으면 전압 및 주파수를 낮춤으로써 에너지 소모량을 줄일 수 있다.
실시예에 따른 인터럽트 제어 장치(100)는 이와 같은 전력 관리 기법에 기반하여 I/O 장치에 의한 인터럽트의 발생 속도를 제어하므로 프로세서(110)의 상태를 직접적으로 반영할 수 있게 된다.
일 예에서, 전력 관리부(120)는 단위 시간마다 또는 주기적으로 프로세서(110)의 전력 상태(V/F State)를 인터럽트 제어부(130)에 제공할 수 있다.
예를 들어, 전력 관리부(120)는 전력 상태(V/F State)에 대한 정보를 포함하는 메시지 또는 이벤트를 생성하여 인터럽트 제어부(130)에 전달할 수 있다. 예를 들어, 전력 관리부(120)는 전력 상태(V/F State)에 대한 정보를 인터럽트 제어부(130)가 접근가능한 저장소(예를 들어 메모리(140) 또는 레지스터)에 저장하고 알림 메시지 또는 이벤트를 인터럽트 제어부(130)에 전달할 수 있다.
일 예에서, 전력 관리부(120)는 모니터링된 전력 상태(V/F State_2)가 이전의 전력 상태(V/F State_1)와 다른 경우, 해당 변화된 전력 상태(V/F State_2)에 대한 정보를 인터럽트 제어부(130)에 제공할 수 있다.
예를 들어, 전력 관리부(120)는 변화된 전력 상태(V/F State_2)에 대한 정보를 포함하는 메시지 또는 이벤트를 생성하여 인터럽트 제어부(130)에 전달할 수 있다. 예를 들어, 전력 관리부(120)는 변화된 전력 상태(V/F State_2)에 대한 정보를 인터럽트 제어부(130)가 접근가능한 저장소(예를 들어 메모리(140) 또는 레지스터)에 저장하고 알림 메시지 또는 이벤트를 인터럽트 제어부(130)에 전달할 수 있다.
인터럽트 제어부(130)는 전력 관리부(120)의 모니터링 결과에 따른 프로세서(110)의 전력 상태(V/F State)에 기반하여 주변 장치(150)의 프로세서(110)에 대한 인터럽트 발생 속도를 제어할 수 있다.
일 예에서 인터럽트 제어부(130)는 단위 시간마다 또는 주기적으로 전력 관리부(120)로부터 프로세서(110)의 전력 상태(V/F State)를 수신할 수 있다. 예를 들어 인터럽트 제어부(130)는 단위 시간마다 또는 주기적으로 전력 관리부(120)가 전력 상태(V/F State)를 저장한 저장소(예를 들어 메모리(140) 또는 레지스터)로부터 전력 상태(V/F State)를 읽어올 수 있다. 예를 들어 인터럽트 제어부(130)는 전력 관리부(120)로부터 주기적으로 메시지 또는 이벤트를 수신하여, 메시지 또는 이벤트에 포함된 전력 상태(V/F State)를 획득할 수 있다.
일 예에서 인터럽트 제어부(130)는 전력 관리부(120)로부터 메시지 또는 이벤트를 수신한 경우에 프로세서(110)의 전력 상태(V/F)를 획득할 수 있다. 예를 들어 인터럽트 제어부(130)는 메시지 또는 이벤트 수신 시에, 전력 관리부(120)가 전력 상태(V/F State)를 저장한 저장소(예를 들어 메모리(140) 또는 레지스터)로부터 전력 상태(V/F State)를 읽어올 수 있다. 예를 들어 인터럽트 제어부(130)는 전력 관리부(120)로부터 메시지 또는 이벤트 수신 시에, 메시지 또는 이벤트에 포함된 전력 상태(V/F State)를 획득할 수 있다.
인터럽트 제어부(130)는 어플리케이션이 실행되는 동안에, 프로세서(110)의 프로세서 사용률(Utilization)에 대응하는 프로세서(110)의 전력 상태(V/F State)의 변화에 따라 인터럽트 발생 속도를 조절할 수 있다.
여기서 전력 관리부(120)가 모니터링하는 프로세서(110)의 전력 상태는 프로세서(110)의 현재 사용률과 연계된 정보로서, 프로세서(110)에 인가되는 전압 및 주파수를 포함한다. 전력 관리부(120)는 프로세서(110)의 사용률에 기반하여 프로세서(110)에 인가되는 전압 및 주파수를 결정할 수 있다.
예를 들어, 프로세서(110)에 인가되는 전압 및 주파수가 증가한 전력 상태는 프로세서(110)의 사용률이 증가하였다는 것을 나타낸다. 예를 들어, 프로세서(110)에 인가되는 전압 및 주파수가 감소한 전력 상태는 프로세서(110)의 사용률이 감소하였다는 것을 나타낸다.
즉, 전력 관리부(120)가 모니터링하는 프로세서(110)의 전력 상태는 프로세서(110)의 사용률의 증감을 알 수 있는 간접적인 지표가 된다. 말하자면, 프로세서(110)의 전력 상태는 프로세서 사용률의 증감에 따른 프로세서(110)의 전력 소비 상태를 의미한다.
인터럽트 제어부(130)는 프로세서(110)의 사용률에 대응하는 전력 상태의 변화에 따라 인터럽트 발생 속도를 조절할 수 있다.
예를 들어, 인터럽트 제어부(130)는, 프로세서(110)의 사용률에 대응하는 전력 상태가 증가함에 따라 인터럽트 발생 속도를 감소시킬 수 있다. 예를 들어, 인터럽트 제어부(130)는 프로세서(110)의 전압 및 주파수 값의 증가에 반비례하여 인터럽트 발생 속도를 감소시킬 수 있다.
예를 들어, 인터럽트 제어부(130)는, 프로세서(110)의 사용률에 대응하는 전력 상태가 감소함에 따라 인터럽트 발생 속도를 증가시킬 수 있다. 예를 들어, 인터럽트 제어부(130)는 프로세서(110)의 전압 및 주파수 값의 감소에 반비례하여 인터럽트 발생 속도를 증가시킬 수 있다.
일 예에서 인터럽트 제어부(130)는 결정된 인터럽트 발생 속도 정보를 주변 장치(150)의 IR 레지스터(IR Register)에 저장할 수 있다. 주변 장치(150)는 IR 레지스터에 저장된 인터럽트 발생 속도에 기반하여 프로세서(110)에 대한 인터럽트를 발생시킬 수 있다.
일 예에서, 주변 장치(150)는 IR 레지스터에 저장된 인터럽트 발생 속도에 따라 인터럽트를 프로세서(110)에 발생시킬 수 있다. 예를 들어, 주변 장치(150)는 인터럽트 발생 속도가 나타내는 매 시간 주기마다 인터럽트를 프로세서(110)에 발생시킬 수 있다.
일 예에서 도 3에서 점선 박스는 소프트웨어로 구현되는 모듈에 대응하고, 실선 박스는 하드웨어 모듈에 대응할 수 있다.
도 4는 실시예에 따른 인터럽트 제어 장치의 인터럽트 제어 과정을 예시적으로 설명하기 위한 도면이다.
도 3을 참조하여 전술한대로 전력 관리부(120)는 프로세서(110)의 사용률(CPU util.)에 기반하여 전력 상태(V/F State)를 모니터링하고 인터럽트 제어부(130)에 전력 상태(V/F State)를 제공한다.
인터럽트 제어부(130)는 제공된 전력 상태(V/F State)에 기반하여 인터럽트 발생 속도를 결정할 수 있다. 이 과정에서 인터럽트 제어부(130)는 매핑 테이블(170)에 저장된 각 전력 상태에 대한 인터럽트 발생 속도를 참조할 수 있다.
일 예에서 매핑 테이블(170)은 프로세서(110)가 오프라인 프로파일링을 수행하여 생성되고, 메모리(140)에 저장될 수 있다. 예를 들어 매핑 테이블(170)은 각 전력 상태(P0 ... Pn)별로 결정된 인터럽트 발생 속도(IR0 ... IRn)를 저장할 수 있다. 오프라인 프로파일링에 대하여는 대하여는 도 5를 참조하여 후술한다.
인터럽트 제어부(130)는 현재 프로세서(110)의 전력 상태(V/F State)에 기반하여 결정된 인터럽트 발생 속도에 기반하여 주변 장치(150)의 인터럽트 발생 속도를 설정할 수 있다. 예를 들어 전력 상태(V/F State)가 Pn인 경우 주변 장치(150)의 인터럽트 발생 속도를 IRn으로 설정할 수 있다.
주변 장치(150)는 설정된 인터럽트 발생 속도에 기반하여 프로세서(110)에 대한 인터럽트를 발생시킬 수 있다. 예를 들어 주변 장치(150)는 설정된 인터럽트 발생 속도에 기반하여 단위 시간 당 인터럽트 개수(# of interrupts)를 결정할 수 있다.
도 5는 실시예에 따른 인터럽트 제어 과정에서 사용되는 오프라인 프로파일링 결과 매핑 테이블의 예시를 보여준다.
프로세서(110)는 프로세서(110)의 전력 상태(V/F State) 및 인터럽트 발생 속도에 대한 오프라인 프로파일링을 수행할 수 있다.
이를 위하여 프로세서(110)는 사전정의된 I/O 부하를 실행하는 동안 에너지 소모량 및 지연 시간에 기반하여 각 전력 상태(V/F State)에 대한 인터럽트 발생 속도를 결정할 수 있다.
여기서 에너지 소모량은 주어진 I/O 부하를 수행하는 데에 소비된 에너지를 포함한 프로세서의 전체 에너지의 소비량을 의미한다. 전력 관리부(120)는 사전정의된 I/O 부하를 실행하는 동안의 프로세서(110)의 전력 상태에 기반하여 에너지 소모량을 획득할 수 있다.
지연 시간(latency)은 I/O 부하가 처리될 때까지의 대기 시간 또는 I/O 부하를 완료하기까지 소요된 시간을 의미한다. 예를 들어 오프라인 프로파일링은 프로세서(110)에 의해 실행가능한 프로그램으로서, 지연 시간을 카운트 하기 위한 명령을 포함할 수 있다.
오프라인 프로파일링 과정은 다음과 같다.
프로세서(110)는 전력 관리부(120)와 연계하여 다양한 I/O 부하(예를 들어 Request Per Second)를 갖는 어플리케이션을 수행하는 동안 평균 전력 상태(average V/F state)의 세트(set)를 계산한다. 평균 전력 상태의 세트는 하나 이상의 I/O 부하에 대한 평균 전압 및 주파수를 포함한다.
프로세서(110)는 각 평균 전압 및 주파수의 페어에 대하여, 꼬리 응답 지연(tail response latency)을 증가시키지 않으면서 프로세서 사용률을 최소화하는 인터럽트 발생 속도를 결정한다.
후속하여 프로세서(110)는 전력 상태(V/F state)와 인터럽트 발생 속도에 대한 회귀법(regression)을 사용하여 모든 전력 상태에 대하여 가장 에너지 효율적인, 즉 꼬리 응답 지연을 증가시키지 않으면서 프로세서 사용률을 최소화하는 인터럽트 발생 속도를 결정한다.
결과적으로, 프로세서(110)는 오프라인 프로파일링을 실행한 결과 사전정의된 I/O 부하를 실행함에 있어서 각 전력 상태(V/F State)에 대하여 소정의 지연 시간 요구 조건을 만족하는 하나 이상의 인터럽트 발생 속도 중에서 에너지 소모량이 가장 낮은 인터럽트 발생 속도를 해당 전력 상태(V/F State)에 대한 인터럽트 발생 속도로 결정할 수 있다. 여기서 소정의 지연 시간 요구 조건은 95th 퍼센트 지연(95th percentile latency, P95) 혹은 99th 퍼센트 지연(99th percentile latency, P99) 메트릭을 적용할 수 있다.
프로세서(110)는 오프라인 프로파일링 결과 획득한 각 전력 상태(V/F State)에 대한 인터럽트 발생 속도에 대한 매핑 테이블(170)을 메모리(140)에 저장할 수 있다.
인터럽트 제어부(130)는 이와 같은 오프라인 프로파일링 결과에 기반하여 어플리케이션의 인터럽트 발생 속도 초기값을 획득할 수 있다. 이하에서는 도 6 및 도 7을 참조하여 실시예에 따른 인터럽트 제어 과정을 살펴보기로 한다.
도 6은 실시예에 따른 인터럽트 제어 방법의 흐름도이다.
실시예에 따른 인터럽트 제어 방법은 프로세서(110)에 의해, 전력 상태 및 인터럽트 발생 속도에 대한 오프라인 프로파일링을 수행하는 단계(S10)을 포함할 수 있다.
단계(S10)은 프로세서(110)에 의해 사전정의된 I/O 부하를 실행하는 동안 에너지 소모량 및 지연 시간에 기반하여 각 전력 상태에 대한 인터럽트 발생 속도를 결정하는 단계를 포함할 수 있다.
단계(S10)은 메모리(140)에, 오프라인 프로파일링의 결과를 각 전력 상태에 대한 인터럽트 발생 속도의 매핑 테이블로 저장하는 단계를 더 포함할 수 있다.
단계(S10)의 오프라인 프로파일링 과정은 도 5를 참조하여 전술한 대로이다.
실시예에 따른 인터럽트 제어 방법은 전력 관리부(120)에 의해, 주변 장치(150)에 대한 I/O 부하를 수반하는 어플리케이션을 실행 중인 프로세서(110)의 전력 상태를 모니터링하는 단계(S20) 및 인터럽트 제어부(130)에 의해, 프로세서(110)의 전력 상태에 기반하여 주변 장치(150)의 프로세서(110)에 대한 인터럽트 발생 속도를 제어하는 단계(S30)를 포함할 수 있다.
여기서 전력 상태는 프로세서(110)에 인가되는 전압 및 주파수를 포함하고, 단계(S20)에서 전력 관리부(120)는 프로세서(110)의 사용률에 기반하여 프로세서(110)에 인가되는 전압 및 주파수를 결정할 수 있다.
단계(S20)에서 전력 관리부(120)는 주기적으로 프로세서(110)의 전력 상태를 모니터링할 수 있다. 단계(S20)에서 전력 관리부(120)는 주기적으로 CPU 사용률을 기반으로 프로세서의 전압 및 주파수 값을 결정하는 전력 관리 기법으로부터 전압 및 주파수 값을 모니터링한다.
단계(S30)는 어플리케이션이 실행되는 동안, 인터럽트 제어부(130)에 의해, 프로세서(110)의 프로세서 사용률에 대응하는 전력 상태의 변화에 따라 인터럽트 발생 속도를 조절하는 단계를 포함할 수 있다.
단계(S30)은 단계(S10)의 오프라인 프로파일링의 결과에 기반하여 어플리케이션의 인터럽트 발생 속도의 초기값을 획득하는 단계를 포함할 수 있다.
인터럽트 제어부(130)는 단계(S20)에서 전력 관리부(120)로부터 전력 상태가 제공되면 단계(S30)을 수행한다. 예를 들어 인터럽트 제어부(130)는 전력 관리부(120)로부터 주기적으로 전력 상태를 제공받고, 동일한 주기마다 단계(S30)을 수행할 수 있다. 예를 들어 인터럽트 제어부(130)는 전력 관리부(120)로부터 이전과는 다른 전력 상태에 대한 메시지 또는 이벤트를 수신한 경우에 단계(S30)을 수행할 수 있다.
한편, 어플리케이션의 수행이 완료될 때까지 단계(S20) 및 단계(S30)은 다시 수행될 수 있다.
이하에서 도 7을 참조하여 단계(S30)에 대하여 구체적으로 살펴본다.
도 7은 실시예에 따른 인터럽트 제어 방법의 인터럽트 제어 단계의 세부 흐름도이다.
도 6을 참조하여 단계(S30)은 도 7에 도시된 단계(S31) 내지 단계(S35)를 포함할 수 있다.
단계(S31) 및 단계(S32)에서 인터럽트 제어부(130)는 프로세서(110)의 프로세서 사용률에 대응하는 프로세서(110)의 전력 상태가 증가함에 따라 인터럽트 발생 속도를 감소시킬 수 있다.
단계(S31)에서 인터럽트 제어부(130)는 프로세서(110)의 전력 상태가 증가했는 지 여부를 판단한다. 여기서 전력 상태가 증가한다는 것은 전력 관리부(120)에서 제공받은 현재의 전력 상태가 나타내는 프로세서 사용률이 이전의 전력 상태가 나타내는 프로세서 사용률 보다 증가한 것을 의미한다.
예를 들어, 단계(S31)에서 전력 관리부(120)에서 제공받은 현재 프로세서(110)의 전압 및 주파수 값이 기존의 전압 및 주파수 값 보다 큰 경우, 프로세서(110)가 여유가 없음을 의미하므로 단계(S32)에서 인터럽트 제어부(130)는 인터럽트 발생 속도를 낮추어 프로세서(110)의 인터럽트 처리 오버헤드를 완화할 수 있다.
단계(S31)에서 프로세서(110)의 전력 상태가 증가한 경우 단계(S32)에서 인터럽트 제어부(130)는 주변 장치(150)의 인터럽트 발생 속도를 감소시킬 수 있다. 예를 들어 인터럽트 제어부(130)는 단계(S10)에서 오프라인 프로파일링 결과에 기반하여 인터럽트 발생 속도를 감소시킬 수 있다.
단계(S33) 및 단계(S34)에서 인터럽트 제어부(130)는 프로세서(110)의 사용률에 대응하는 프로세서(110)의 전력 상태가 감소함에 따라 인터럽트 발생 속도를 증가시킬 수 있다.
단계(S33)에서 인터럽트 제어부(130)는 프로세서(110)의 전력 상태가 감소했는 지 여부를 판단한다. 여기서 전력 상태가 감소한다는 것은 전력 관리부(120)에서 제공받은 현재의 전력 상태가 나타내는 프로세서 사용률이 이전의 전력 상태가 나타내는 프로세서 사용률 보다 감소한 것을 의미한다.
예를 들어, 단계(S33)에서 전력 관리부(120)에서 제공받은 현재 프로세서(110)의 전압 및 주파수 값이 기존의 전압 및 주파수 값보다 작은 경우, 프로세서(110)에 여유가 있다는 것을 의미하므로 단계(S34)에서 인터럽트 제어부(130)는 인터럽트 발생 속도를 증가시켜 프로세서(110)의 주변 장치(150)에 대한 I/O 처리 성능을 향상시킬 수 있다.
단계(S33)에서 프로세서(110)의 전력 상태가 감소한 경우 단계(S34)에서 인터럽트 제어부(130)는 주변 장치(150)의 인터럽트 발생 속도를 증가시킬 수 있다. 예를 들어 인터럽트 제어부(130)는 단계(S10)에서 오프라인 프로파일링 결과에 기반하여 인터럽트 발생 속도를 증가시킬 수 있다.
단계(S35)에서 프로세서(110)의 전력 상태에 변화가 없는 경우, 인터럽트 제어부(130)는 현재 인터럽트 발생 속도를 유지할 수 있다.
예를 들어, 전력 관리부(120)에서 제공받은 현재 프로세서(110)의 전압 및 주파수 값이 기존의 전압 및 주파수 값과 같다면, 인터럽트 제어부(130)는 현재 인터럽트 발생 속도를 유지할 수 있다.
도 8(a) 및 도 8(b)는 실시예에 따른 인터럽트 제어 방법의 성능을 보여주는 그래프이다.
도 8(a)는 대표적인 key-value store benchmark인 Memcached를 대상으로 리눅스의 일반 Power Management governor인 ondemand와 본 발명의 실시예에 따른 인터럽트 제어 장치(100)의 95th percentile latency(P95)를 측정한 그래프이다.
도 8(a)를 살펴보면, 실시예에 따른 인터럽트 제어 장치(100)가 700 KRPS부터 P95의 현저한 개선을 보여주기 시작함을 알 수 있다. 또한, 실시예에 따른 인터럽트 제어 장치(100)는 ondemand에 비해 최고 부하(즉, 1100 KRPS)에서 P95를 15.9배까지 개선하였다.
실시예에 따른 인터럽트 제어 장치(100)는 프로세서 사용률이 높은 고 부하(high load)에서 프로세서에 대한 부하를 감소시키므로, 고 부하(high load)에서 꼬리 응답 지연(tail response latency)을 실질적으로 개선함을 알 수 있다.
도 8(b)은 Memcached를 대상으로 ondemand와 본 발명의 실시예에 따른 인터럽트 제어 장치(100)의 에너지 소모를 측정한 그래프이다.
도 8(b)를 살펴보면, 도 8(a)에서 꼬리 지연 시간이 빠르게 증가하기 시작하는 500 KRPS 이상에서부터 인터럽트 제어 장치(100)의 에너지 소모량이 감소하는 것을 알 수 있다. 또한, 인터럽트 제어 장치(100)는 높은 I/O 부하(1100 KRPS)에서 ondemand 보다 17.6% 적은 에너지를 소모하는 것으로 나타났다.
실시예에 따른 적응적 인터럽트 제어 기법은, 프로세서(110)의 인터럽트 처리 오버헤드를 낮추고, 이로써 전력 관리부(120)가 CPU 사용률 기반으로 프로세서의 전압 및 주파수 값을 설정함에 있어서 더 낮은 전압 및 주파수를 설정하도록 유도하게 되므로, I/O 처리 비중이 높은 시스템의 성능 뿐만 아니라, 에너지 효율성 또한 향상시킬 수 있다.
또한, 프로세서(110)의 전압 및 주파수 상태를 고려함으로써 프로세서(110)의 상태를 더 정밀하게 모니터링할 수 있고, 모니터링된 값을 통해 에너지 효율성을 제공 가능하다. 나아가, 에너지 소모량에 따른 유지비용이 큰 데이터 센터에 적용 시 데이터 센터 전체 유지비용의 절감이 가능하다.
이상 설명된 본 발명에 따른 실시예는 컴퓨터 상에서 다양한 구성요소를 통하여 실행될 수 있는 컴퓨터 프로그램의 형태로 구현될 수 있으며, 이와 같은 컴퓨터 프로그램은 컴퓨터로 판독 가능한 매체에 기록될 수 있다. 이때, 매체는 하드 디스크, SSD(Solid State Drive), SDD(Silicon Disk Drive), 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등과 같은, 프로그램 명령어를 저장하고 실행하도록 특별히 구성된 하드웨어 장치를 포함할 수 있다.
한편, 상기 컴퓨터 프로그램은 본 발명을 위하여 특별히 설계되고 구성된 것이거나 컴퓨터 소프트웨어 분야의 당업자에게 공지되어 사용 가능한 것일 수 있다. 컴퓨터 프로그램의 예에는, 컴파일러에 의하여 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용하여 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드도 포함될 수 있다.
이상 설명된 본 발명의 실시예에 대한 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 인터럽트 제어 장치
110: 프로세서
130: 메모리
140: 주변 장치

Claims (16)

  1. 주변 장치에 대한 I/O 부하를 수반하는 어플리케이션을 실행 중인 프로세서의 전력 상태를 모니터링하는 전력 관리부; 및
    상기 프로세서의 전력 상태에 기반하여 상기 주변 장치의 상기 프로세서에 대한 인터럽트 발생 속도를 제어하는 인터럽트 제어부
    를 포함하고,
    상기 전력 관리부는,
    현재 모니터링된 상기 프로세서의 전력 상태와 이전 전력 상태를 비교하고, 상기 프로세서의 전력 상태가 상기 이전 전력 상태와 다르면, 상기 프로세서의 전력 상태에 대한 정보를 상기 인터럽트 제어부로 제공하고,
    상기 인터럽트 제어부는,
    상기 어플리케이션이 실행되는 동안,
    상기 전력 관리부로부터 제공된 상기 프로세서의 전력 상태에 대한 정보를 기반으로, 상기 프로세서의 사용률에 대응하는 상기 프로세서의 전력 상태가 증가함에 따라 상기 인터럽트 발생 속도를 감소시키도록 구성되는,
    인터럽트 제어 장치.
  2. 제 1 항에 있어서,
    상기 전력 관리부는 주기적으로 상기 프로세서의 전력 상태를 모니터링하는,
    인터럽트 제어 장치.
  3. 제 1 항에 있어서,
    상기 전력 상태는 상기 프로세서에 인가되는 전압 및 주파수를 포함하고,
    상기 전력 관리부는,
    상기 프로세서의 사용률에 기반하여 상기 프로세서에 인가되는 전압 및 주파수를 결정하는,
    인터럽트 제어 장치.
  4. 제 1 항에 있어서,
    상기 전력 상태 및 상기 인터럽트 발생 속도에 대한 오프라인 프로파일링을 수행하는 프로세서
    를 더 포함하고,
    상기 프로세서는,
    사전정의된 I/O 부하를 실행하는 동안 에너지 소모량 및 지연 시간에 기반하여 각 전력 상태에 대한 인터럽트 발생 속도를 결정하도록 구성되는,
    인터럽트 제어 장치.
  5. 제 4 항에 있어서,
    상기 인터럽트 제어부는,
    상기 오프라인 프로파일링의 결과에 기반하여 상기 어플리케이션의 인터럽트 발생 속도의 초기값을 획득하는,
    인터럽트 제어 장치.
  6. 제 4 항에 있어서,
    상기 오프라인 프로파일링의 결과를 각 전력 상태에 대한 인터럽트 발생 속도의 매핑 테이블로 저장하는 메모리
    를 더 포함하는,
    인터럽트 제어 장치.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 인터럽트 제어부는,
    상기 프로세서의 전력 상태가 감소함에 따라 상기 인터럽트 발생 속도를 증가시키도록 구성되는,
    인터럽트 제어 장치.
  9. 전력 관리부에 의해, 주변 장치에 대한 I/O 부하를 수반하는 어플리케이션을 실행 중인 프로세서의 전력 상태를 모니터링하는 단계; 및
    인터럽트 제어부에 의해, 상기 프로세서의 전력 상태에 기반하여 상기 주변 장치의 상기 프로세서에 대한 인터럽트 발생 속도를 제어하는 단계
    를 포함하고,
    상기 인터럽트 발생 속도를 제어하는 단계는,
    상기 어플리케이션이 실행되는 동안,
    상기 전력 관리부에 의해, 현재 모니터링된 상기 프로세서의 전력 상태와 이전 전력 상태를 비교하고, 상기 프로세서의 전력 상태가 상기 이전 전력 상태와 다르면, 상기 프로세서의 전력 상태에 대한 정보를 상기 인터럽트 제어부로 제공하는 단계; 및
    상기 전력 관리부로부터 제공된 상기 프로세서의 전력 상태에 대한 정보를 기반으로, 상기 프로세서의 사용률에 대응하는 상기 프로세서의 전력 상태가 증가함에 따라 상기 인터럽트 발생 속도를 감소시키는 단계를 포함하는,
    인터럽트 제어 방법.
  10. 제 9 항에 있어서,
    상기 모니터링하는 단계는, 주기적으로 상기 프로세서의 전력 상태를 모니터링하는,
    인터럽트 제어 방법.
  11. 제 9 항에 있어서,
    상기 전력 상태는 상기 프로세서에 인가되는 전압 및 주파수를 포함하고,
    상기 전력 상태를 모니터링하는 단계는,
    상기 프로세서의 사용률에 기반하여 상기 프로세서에 인가되는 전압 및 주파수를 결정하는 단계
    를 포함하는,
    인터럽트 제어 방법.
  12. 제 9 항에 있어서,
    프로세서에 의해, 상기 전력 상태 및 상기 인터럽트 발생 속도에 대한 오프라인 프로파일링을 수행하는 단계
    를 더 포함하고,
    상기 오프라인 프로파일링을 수행하는 단계는,
    사전정의된 I/O 부하를 실행하는 동안 에너지 소모량 및 지연 시간에 기반하여 각 전력 상태에 대한 인터럽트 발생 속도를 결정하는 단계
    를 포함하는,
    인터럽트 제어 방법.
  13. 제 12 항에 있어서,
    상기 인터럽트 발생 속도를 제어하는 단계는,
    상기 오프라인 프로파일링의 결과에 기반하여 상기 어플리케이션의 인터럽트 발생 속도의 초기값을 획득하는 단계
    를 포함하는,
    인터럽트 제어 방법.
  14. 제 12 항에 있어서,
    메모리에, 상기 오프라인 프로파일링의 결과를 각 전력 상태에 대한 인터럽트 발생 속도의 매핑 테이블로 저장하는 단계
    를 더 포함하는,
    인터럽트 제어 방법.
  15. 삭제
  16. 제 9 항에 있어서,
    상기 인터럽트 발생 속도를 제어하는 단계는,
    상기 프로세서의 전력 상태가 감소함에 따라 상기 인터럽트 발생 속도를 증가시키는 단계
    를 더 포함하는,
    인터럽트 제어 방법.
KR1020200174846A 2020-12-14 2020-12-14 인터럽트 제어 장치 및 방법 KR102549360B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200174846A KR102549360B1 (ko) 2020-12-14 2020-12-14 인터럽트 제어 장치 및 방법
US17/405,132 US11640364B2 (en) 2020-12-14 2021-08-18 Apparatus and method for interrupt control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200174846A KR102549360B1 (ko) 2020-12-14 2020-12-14 인터럽트 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20220084900A KR20220084900A (ko) 2022-06-21
KR102549360B1 true KR102549360B1 (ko) 2023-06-28

Family

ID=81941454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200174846A KR102549360B1 (ko) 2020-12-14 2020-12-14 인터럽트 제어 장치 및 방법

Country Status (2)

Country Link
US (1) US11640364B2 (ko)
KR (1) KR102549360B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003348028A (ja) 2002-05-29 2003-12-05 Nec Saitama Ltd 無線基地局装置の送受信機及び送受信機におけるデバッグ割り込み制御方式
JP2008262370A (ja) 2007-04-11 2008-10-30 Nec Saitama Ltd 情報処理装置及び情報処理装置の監視制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009009194A (ja) * 2007-06-26 2009-01-15 Hitachi Ltd 消費電力を削減する機能を備えたストレージシステム
KR101406647B1 (ko) 2007-08-16 2014-06-27 엘지전자 주식회사 Ｃｐｕ 소비전력 감소를 위한 컴퓨터시스템 및 그 소비전력감소방법
KR101466399B1 (ko) * 2008-05-06 2014-11-27 엘지전자 주식회사 정보처리장치 및 그 동작주기 변경방법
US8959270B2 (en) * 2010-12-07 2015-02-17 Apple Inc. Interrupt distribution scheme
US9146599B2 (en) * 2013-05-20 2015-09-29 Dell Products, Lp Dynamic system management communication path selection
KR102649324B1 (ko) * 2016-05-19 2024-03-20 삼성전자주식회사 적응 인터럽트 제어를 수행하는 컴퓨터 시스템 및 그것의 인터럽트 제어 방법
CN110832460A (zh) * 2017-06-30 2020-02-21 英特尔公司 基于中断率来修改处理器频率
US10747298B2 (en) * 2017-11-29 2020-08-18 Advanced Micro Devices, Inc. Dynamic interrupt rate control in computing system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003348028A (ja) 2002-05-29 2003-12-05 Nec Saitama Ltd 無線基地局装置の送受信機及び送受信機におけるデバッグ割り込み制御方式
JP2008262370A (ja) 2007-04-11 2008-10-30 Nec Saitama Ltd 情報処理装置及び情報処理装置の監視制御方法

Also Published As

Publication number Publication date
US20220188252A1 (en) 2022-06-16
KR20220084900A (ko) 2022-06-21
US11640364B2 (en) 2023-05-02

Similar Documents

Publication Publication Date Title
US7058824B2 (en) Method and system for using idle threads to adaptively throttle a computer
CN107003887B (zh) Cpu超载设置和云计算工作负荷调度机构
KR100550195B1 (ko) 전력을 고려한 적응형 폴링
US9384062B2 (en) Artificial neural network for balancing workload by migrating computing tasks across hosts
US10929179B2 (en) Scheduling method and electronic device
US20130198540A1 (en) Dynamic Power Management in Real Time Systems
US20130318334A1 (en) Dynamic interrupt reconfiguration for effective power management
US9268389B2 (en) Reducing power consumption on a processor system by masking actual processor load with insertion of dummy instructions
EP3649536B1 (en) Core frequency management using effective utilization for power-efficient performance
US20120297216A1 (en) Dynamically selecting active polling or timed waits
US10089266B2 (en) Power saving feature for storage subsystems
US20200210332A1 (en) Dynamic control of memory bandwidth allocation for a processor
WO2011139281A1 (en) Workload performance control
US20090327765A1 (en) Managing Power Consumption Of A Computer
US11886364B2 (en) Adaptive hybrid polling based on outstanding input/output (I/O) determination
JP5136658B2 (ja) 仮想計算機の割当方法及び割当プログラム並びに仮想計算機環境を有する情報処理装置
CN111580639A (zh) Ssd自适应负载时钟的调节方法、装置和计算机设备
WO2017148253A1 (zh) 一种节能管理实现方法、装置及网络设备
US20160170474A1 (en) Power-saving control system, control device, control method, and control program for server equipped with non-volatile memory
KR102549360B1 (ko) 인터럽트 제어 장치 및 방법
US11243603B2 (en) Power management of an event-based processing system
WO2016082360A1 (zh) 一种实现cpu业务迁移的方法及装置
KR102442675B1 (ko) 다중 코어 할당 장치 및 방법
WO2024021485A1 (zh) 处理器性能调整方法、装置、电子设备及存储介质
JP2014186522A (ja) 計算システム及びその電力管理方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant