KR102544741B1 - 전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법 - Google Patents

전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR102544741B1
KR102544741B1 KR1020210136299A KR20210136299A KR102544741B1 KR 102544741 B1 KR102544741 B1 KR 102544741B1 KR 1020210136299 A KR1020210136299 A KR 1020210136299A KR 20210136299 A KR20210136299 A KR 20210136299A KR 102544741 B1 KR102544741 B1 KR 102544741B1
Authority
KR
South Korea
Prior art keywords
transition metal
periodicity
composite structure
vector
atoms
Prior art date
Application number
KR1020210136299A
Other languages
English (en)
Other versions
KR20230053115A (ko
Inventor
이종훈
이석우
윤종찬
신형준
김요한
Original Assignee
기초과학연구원
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기초과학연구원, 울산과학기술원 filed Critical 기초과학연구원
Priority to KR1020210136299A priority Critical patent/KR102544741B1/ko
Priority to PCT/KR2022/015569 priority patent/WO2023063766A1/ko
Publication of KR20230053115A publication Critical patent/KR20230053115A/ko
Application granted granted Critical
Publication of KR102544741B1 publication Critical patent/KR102544741B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5806Thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 초미세 반도체 소자의 구현을 가능하게 할 수 있는 복합 구조체에 관한 것으로, 상세하게 본 발명에 따른 복합 구조체는 이방성 원자 구조를 갖는 이차원 물질이 적층된 적층체 및 적층체의 일 표면으로부터 두께방향으로 전이금속 원자가 주기성을 가지고 위치하는 것으로부터 기인한 하나 이상의 전도성 채널;을 포함한다.

Description

전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법{Complex Structure comprising Conductive Channel, Semiconductor Device comprising the Same and Method of fabricating the Same}
본 발명은 전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법에 관한 것으로, 상세하게 옹스트롬 스케일에서 나노미터 스케일까지 제어 가능한 전도성 채널을 포함하여 초미세 반도체 소자 구성이 가능한 전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법에 관한 것이다.
이차원 소재는 사물인터넷, 플렉서블 소자, 초저전력 소자, 차세대 배터리 등 다양한 산업 분야에 적용 가능한 차세대 전자 소자의 소재로서 지속적인 연구가 수행되고 있다.
실리콘을 대체하여 차세대 전자 소자를 제조할 수 있는 이차원 소재로서 그래핀과 이황화몰리브덴 등을 들 수 있으나, 도체 성질을 지닌 그래핀은 반도체 분야 적용에 한계가 있고, 1 내지 3eV 수준의 밴드갭이 존재하는 이황화몰리브덴은 소재의 두께에 따라 밴드갭 구조가 간접천이형 또는 직접천이형으로 변화하는 특징이 있다.
이와 더불어, 새로운 이차원 소재로 흑린(검은 인, black phosphorous, BP)에 대한 관심이 증가하고 있으며, 흑린은 인과 원소는 같지만 성질이 다른 동소체로서, 철회색에 금속광택을 포함하며, 겉의 모양이 흑연과 비슷한 물질이다.
특히, 흑린은 두께에 따라 0.3 내지 2.0eV 수준의 밴드갭이 나타나며, 두께가 변화더라도 밴드갭 구조가 항상 직접천이형을 유지하기 때문에 가시광선에서 근적외선까지 폭 넓은 파장 범위에서도 작동이 가능하여 광소자 적용에 유리할 뿐 아니라, 전자이동도가 실리콘보다 우수하여 고성능 반도체를 구현할 수 있는 장점이 있어 상당한 관심을 받고 있다.
이에, 그래핀 및 흑린을 포함하는 복합체를 대한민국 공개특허 10-2019-0042291호에서 제공하고 있으나, 여전히 흑린 자체의 특성을 변조(modulate)시키는 방법에 대한 연구는 부족한 실정이다.
따라서, 흑린을 포함한 이차원 물질이 차세대 전자 소자의 소재로서 적용되어 다양한 산업 분야에 사용되기 위해서는 이를 가능하게 할 수 있는 구조체가 개발될 필요성이 있다.
대한민국 공개특허 10-2019-0042291호
본 발명의 목적은 초미세 반도체 소자의 구현이 가능한 복합 구조체를 제공하는 것이다.
본 발명의 다른 목적은 본 발명의 복합 구조체를 포함하는 반도체 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 복합 구조체의 제조방법을 제공하는 것이다.
본 발명의 일 양태에 따라 제공되는 복합 구조체는 이방성 원자 구조를 갖는 이차원 물질이 적층된 적층체; 및 적층체의 일 표면으로부터 두께방향으로 전이금속 원자가 주기성을 가지고 위치하는 것으로부터 기인한 하나 이상의 전도성 채널;을 포함한다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 전도성 채널은 적층체를 관통하는 것일 수 있다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 전도성 채널은 적층체를 두께 방향으로 관통하는 것일 수 있다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 전도성 채널의 너비는 100 Å 오더 내지 101 Å 오더일 수 있다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 전도성 채널의 너비는 2 내지 6 Å일 수 있다.
본 발명의 일 실시예에 따른 복합 구조체는 전도성 채널이 둘 이상인 전도성 채널 어레이를 포함할 수 있다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 인접하는 전도성 채널간의 이격거리는 5 내지 15 Å일 수 있다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 상기 이차원 물질은 일 평면을 기준으로 구성 원자가 법선 방향으로 주기적으로 어긋나게 배열된 구조에 의해 돌출되어 위치하는 구성 원자와 함몰되어 위치하는 구성 원자를 가지며, 상기 전이금속 원자의 주기성은 하기 요소 1~2)중 하나 이상의 요소에 의해 결정될 수 있다.
요소 1) [100] 축방향(zone axis)에서 일 이차원 물질 층을 기준으로, 함몰 또는 돌출되어 위치하는 구성 원자와 전이금속 원자간의 위치 관계
요소 2) [010] 축방향(zone axis)에서 상기 이차원 물질 층 간에 연속적으로 채워진 전이금속 원자 중 두께방향으로 전이금속 원자가 미싱(missing)된 포인트들의 주기성
본 발명의 일 실시예에 따른 복합 구조체에 있어, 상기 요소 1에 의해 하기 제1주기성 및 제2주기성이 결정될 수 있다.
제1주기성: [100] 축방향(zone axis) 기준, [010] 방향으로 제1전이금속과 제2전이금속이 순차적으로 위치하되, 상기 제1전이금속은 함몰되어 위치하는 구성 원자와 인접하여 위치하며, 상기 제2전이금속은 돌출되어 위치하는 구성 원자와 인접하여 위치하는 주기성
제2주기성: [100] 축방향(zone axis) 기준, [010] 방향으로 제1전이금속과 제2전이금속이 순차적으로 위치하되, 상기 제1전이금속은 돌출되어 위치하는 구성 원자와 인접하여 위치하며, 상기 제2전이금속은 함몰되어 위치하는 구성 원자와 인접하여 위치하는 주기성
본 발명의 일 실시예에 따른 복합 구조체에 있어, 상기 제1주기성 및 제2주기성 중에서 선택되는 하나 이상의 주기성이 [100]방향으로 연속적으로 나타날 수 있다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 상기 요소 2에 의해 하기 미싱 포인트의 기준으로 하기 제3주기성 및 제4주기성이 결정될 수 있다.
제3주기성: 벡터 A 및 벡터 B 간의 각도가 둔각
제4주기성: 벡터 A 및 벡터 B 간의 각도가 예각
제3주기성 및 제4주기성에서, 벡터 A는 [010] 축방향(zone axis) 기준, 일 이차원 물질층 하부에 인접하여 위치하는 미싱 포인트에서, [-100] 방향으로 순차적으로 위치하는 미싱 포인트를 제1미싱 포인트와 제2미싱 포인트로 하여, 상기 제1미싱 포인트에서 상기 제2미싱 포인트로의 벡터이며, 벡터 B는 상기 제1미싱 포인트와 최인접하고 상기 일 이차원 물질층 상부에 인접하여 위치하는 미싱 포인트를 제3미싱 포인트로 하여, 상기 제1미싱 포인트에서 상기 제3미싱 포인트로의 벡터이다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 상기 제3주기성 또는 제4주기성은 상기 벡터 A 및 벡터 B에 의해 규정되는 평형사변형의 2차원 격자가 상기 벡터 B 방향으로 반복될 수 있다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 상기 벡터 A 및 벡터 B의 크기 비는 1 : 0.05 내지 0.5일 수 있다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 상기 전이금속 원자는 Cu일 수 있다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 상기 이차원 물질은 흑린일 수있다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 상기 전이금속 원자는 흑린의 지그재그 방향을 따라서 흑린의 층간에 위치할 수 있다.
본 발명의 일 실시예에 따른 복합 구조체에 있어, 상기 적층체는 단결정의 흑린 플레이크일 수 있다.
본 발명은 다른 일 양태에 따라 전술한 복합 구조체를 포함하는 반도체 소자를 제공한다.
본 발명의 일 실시예에 따른 반도체 소자는 제1전도성 물질층, 반도성 물질층 및 제2전도성 물질층이 적층된 구조를 포함하는 것일 수 있다.
본 발명의 일 실시예에 따른 반도체 소자에 있어, 상기 제1전도성 물질층 및 제2전도성 물질층은 상기 복합 구조체에 포함되는 전도성 채널일 수 있다.
본 발명의 일 실시예에 따른 반도체 소자에 있어, 상기 적층된 구조의 두께는 2nm 이하 일 수 있다.
본 발명은 또 다른 일 양태에 따라 복합 구조체의 제조방법을 제공한다.
본 발명의 또 다른 일 양태에 따라 제공되는 복합 구조체의 제조방법은 a) 이방성 원자 구조를 갖는 이차원 물질을 포함하는 벌크형의 물질로부터 이차원 물질이 적층된 적층체를 준비하는 단계; b) 준비된 적층체 상에 전이금속을 증착하는 단계; c) 전이금속이 증착된 적층체를 열처리하여 적층체의 일 표면으로부터 적층방향으로 전이금속 원자를 삽입시켜 전도성 채널을 형성하는 단계; 및 d) 상기 c) 단계 이후, 상기 적층체의 일 표면에 잔류하는 전이금속을 제거하는 단계;를 포함한다.
본 발명의 일 실시예에 따른 복합 구조체의 제조방법에 있어, 상기 b) 단계의 증착은 물리적 증착 방법에 의해 수행되는 것일 수 있다.
본 발명의 일 실시예에 따른 복합 구조체의 제조방법에 있어, 상기 b) 단계에서 증착되는 전이금속의 두께는 0.1 내지 50 nm일 수 있다.
본 발명의 일 실시예에 따른 복합 구조체의 제조방법에 있어, 상기 열처리 온도는 100 내지 400 ℃ 일 수 있다.
본 발명의 일 실시예에 따른 복합 구조체의 제조방법에 있어, 상기 열처리는 10 내지 400분 동안 수행되는 것일 수 있다.
본 발명의 일 실시예에 따른 복합 구조체의 제조방법에 있어, 열처리 온도 및 열처리 시간 중에서 선택되는 어느 하나 이상의 인자에 의해 상기 전도성 채널의 너비가 제어될 수 있다.
본 발명의 일 실시예에 따른 복합 구조체의 제조방법에 있어, 상기 이차원 물질은 반도성의 흑린이고, 상기 전이금속은 Cu일 수 있다.
본 발명에 따른 복합 구조체는 이방성 원자 구조를 갖는 이차원 물질이 적층된 적층체 및 적층체의 일 표면으로부터 두께방향으로 전이금속 원자가 주기성을 가지고 위치하는 것으로부터 기인한 하나 이상의 전도성 채널을 포함함에 따라 전술한 이차원 물질이 적층된 적층체의 특성을 다양하게 변화시킬 수 있고, 초미세 반도체 소자의 구현을 가능하게 할 수 있다.
도 1은 일 실시예에 따라 복합 구조체가 제조되는 일련의 과정을 나타내는 개략도이다.
도 2(a) 및 도 2(b)는 각각 실시예 1의 고각산란암시야 주사투과전자현미경(high angle annular dark field scanning transmission electron microscopy, HAADF-STEM)으로 관찰된 평면 이미지(plan-view) 및 단면 이미지(cross-sectional view)를 도시한 도면이다.
도 3(a)는 일 실시예에 따른 복합 구조체의 원자 분해능 HAADF-STEM 이미지를 기반으로 다섯 가지의 다른 축방향(zone axis)에서 형성된 3차원 이미지를 도시한 도면이고, 도 3(b), 3(c), 3(d) 및 3(e)는 각각 [101], [001], 및 [100] 축방향에서의 HAADF-STEM 이미지 및 각각에 대응되는 밀도 범함수 이론으로부터 계산된 원자 모델을 도시한 도면이다.
도 4(a)는 일 실시예에 따른 복합 구조체의 [100] 축방향에서의 원자 분해능 HAADF-STEM 이미지를 도시한 도면이고, 도 4(b) 및 도 4(c)는 각각 저배율 및 원자 분해능 HAADF-STEM 단면 이미지를 도시한 도면이다.
도 5는 [100], [101] 및 [010] 축방향을 기준으로 일 실시예에 따른 복합 구조체의 모델링된 원자 구조를 도시한 도면이다.
도 6(a)는 접촉모드(contact mode)로 수행된 전도식 원자현미경(conductive atomic force microscopy, C-AFM)을 통해 측정된 실시예 1의 토포그래피(topography) 및 전류맵(current map)을 도시한 도면이고, 도 6(b)는 전도성 채널 영역(파란색 원)과 흑린 영역(녹색 원)이 표기된 고배율의 전류맵 및 각각 표기된 영역에서의 전류-전압 곡선을 도시한 도면이다.
도 7은 일 실시예에 따른 두 전도성 채널을 포함하는 복합 구조체의 원자 분해능 HAADF-STEM 이미지를 도시한 도면이다.
이하 첨부한 도면들을 참조하여 본 발명의 복합 구조체를 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있으며, 이하 제시되는 도면들은 본 발명의 사상을 명확히 하기 위해 과장되어 도시될 수 있다. 이때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
또한 명세서 및 첨부된 특허청구범위에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.
본 명세서 및 첨부된 특허청구범위에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 특별히 한정하지 않는 한, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 발명의 일 양태에 따른 복합 구조체는 이방성 원자 구조를 갖는 이차원 물질이 적층된 적층체; 및 적층체의 일 표면으로부터 두께방향으로 전이금속 원자가 주기성을 가지고 위치하는 것으로부터 기인한 하나 이상의 전도성 채널;을 포함한다.
여기서 이방성 원자 구조라 함은 단일 원자층으로 이루어진 평면에서 결정구조를 갖는 이차원 물질을 구성하는 원자가 비등방적으로 배열된 것을 의미할 수 있다. 이방성 원자 구조의 구체예로, 원자층에 상응하는 가상의 일 평면을 기준으로 이차원 물질을 구성하는 구성 원자가 법선 방향으로 주기적으로 어긋나게 배열된 구조를 들 수 있으며, 실질적인 예로, 흑린 구조를 들 수 있다.
여기서 이차원 물질의 적층은 이차원 물질의 층 대 층(layer by layer) 적층을 의미할 수 있으며, 적층체는 이차원 물질이 층 대 층 적층된 이차원 물질의 플레이크를 의미할 수 있다.
본 발명의 일 실시예에 따른 복합 구조체에 이방성 원자 구조를 갖는 이차원 물질이 적층된 적층체의 두께방향으로 하나 이상의 전도성 채널이 포함됨으로써 복합 구조체의 광학적 또는 전기적 특성을 다양하게 변화시킬 수 있는 장점이 있다.
이 때, 복합 구조체의 특성은 전술한 전도성 채널의 폭(너비), 개수 및 복수개의 전도성 채널을 포함할 경우 인접한 전도성 채널 간의 이격거리 중에서 선택되는 어느 하나 이상의 인자에 의해 변화될 수 있다.
구체적으로 전술한 이차원 물질은 일 평면을 기준으로 구성 원자가 법선 방향으로 주기적으로 어긋나게 배열된 구조에 의해 돌출되어 위치하는 구성 원자와 함몰되어 위치하는 구성 원자를 포함하는 것일 수 있다.
이차원 물질이 이와 같은 이방성 원자 구조를 가짐에 따라 후술할 복합 구조체의 제조방법 중 전도성 채널의 형성과 관련하여 유리하게 작용할 수 있고, 이는 복합 구조체의 제조방법에서 보다 상세히 설명하도록 한다.
일 실시예에 있어, 이차원 물질은 전이금속칼코겐 화합물 및 흑린 중에서 선택되는 어느 하나 이상일 수 있다.
유리한 일 예로, 이차원 물질은 육각 벌집 모양의 결정구조가 한 방향을 따라 규칙적으로 구부러진 것과 같은 주름진 육각벌집(puckered honeycomb)구조를 갖는 흑린일 수 있다.
흑린은 전술한 바와 같이, 인(P) 원자가 일 평면을 기준하여 법선 방향으로 주기적으로 어긋나게 배열되어 돌출되어 위치하는 인 원자와 함몰되어 위치하는 인 원자를 포함하는데 돌출되어 위치하는 인 원자에 의해 주름진 구조가 형성되는 것이다.
일반적으로 전술한 흑린의 결정구조에서 돌출되어 위치하는 인 원자에 기인하여 규칙적으로 구부러진 방향은 암체어(armchair) 방향, 암체어 방향에 수직인 방향은 지그재그(zigzag) 방향으로 정의된다.
흑린은 암체어 방향과 지그재그 방향에 따라 전기적, 열적 및 광학적 특성이 상이하게 나타나고, 특히 흑린이 적층된 적층체의 밴드갭은 적층체의 두께에 따라 조절 가능하면서 밴드갭 구조가 항상 직접천이형을 유지하는 특성을 지닌다.
이와 같이, 흑린이 적층된 적층체 및 전도성 채널을 포함하는 복합 구조체는 복합 구조체의 광학적 또는 전기적 특성을 다양하게 변화시킬 수 있어 다양한 산업 분야에 적용 가능한 소재로 사용될 수 있는 장점이 있다.
일 구체예로, 이방성 원자 구조를 갖는 이차원 물질이 적층된 적층체는 단결정의 흑린 플레이크 일 수 있다.
이 때, 흑린 플레이크는 흑린 단일 원자층을 기준으로 2 내지 200 원자층, 구체적으로 10 내지 150 원자층, 보다 구체적으로 20 내지 100 원자층이 적층된 것일 수 있으나 본 발명이 이에 제한되는 것은 아니다.
일 구체예로 흑린 플레이크의 두께는 5 내지 1000 nm, 실질적으로 10 내지 500 nm, 보다 실질적으로는 50 내지 250 nm일 수 있다.
일 구현예에 있어, 전이금속 원자는 흑린의 지그재그 방향을 따라서 흑린의 층간에 위치하는 것일 수 있다.
복합 구조체는 복수의 흑린 단일 원자층이 적층된 적층체 및 흑린의 층간에 위치하는 전이금속 원자를 포함하고, 전이금속 원자가 주기성을 가지고 위치하는 것으로부터 기인하여 전술한 복합 구조체는 전도성 채널을 포함할 수 있다.
앞서 상술한 바와 같이, 이차원 물질은 일 평면을 기준으로 구성 원자가 법선 방향으로 주기적으로 어긋나게 배열된 구조에 의해 돌출되어 위치하는 구성 원자와 함몰되어 위치하는 구성 원자를 가질 수 있고, 전술한 전이금속 원자의 주기성은 하기 요소 1~2)중 하나 이상의 요소에 의해 결정될 수 있다.
요소 1) [100] 축방향(zone axis)에서 일 이차원 물질 층을 기준으로, 함몰 또는 돌출되어 위치하는 구성 원자와 전이금속 원자간의 위치 관계
요소 2) [010] 축방향(zone axis)에서 상기 이차원 물질 층 간에 연속적으로 채워진 전이금속 원자 중 두께방향으로 전이금속 원자가 미싱(missing)된 포인트들의 주기성
이 때, 축방향(zone axis)은 복합 구조체의 3차원 원자 구조를 도시할 때 도시 기준이 되는 결정축이며, 실험적으로는 복합 구조체를 고각산란암시야 주사투과전자현미경(high angle annular dark field scanning transmission electron microscopy, HAADF-STEM)을 이용하여 원자 구조를 분석할 때 HAADF-STEM 관찰시의 기준 축일 수 있다.
구체적으로 [100] 축방향(zone axis)은 복합 구조체의 두께 방향의 면을 지나는 기준 축이고, [010] 축방향(zone axis)은 상기 두께 방향의 면과 수직인 면을 지나는 기준 축일 수 있다.
일 구현예에 있어, 상기 요소 1에 의해 하기 제1주기성 및 제2주기성이 결정될 수 있다.
제1주기성: [100] 축방향(zone axis) 기준, [010] 방향으로 제1전이금속과 제2전이금속이 순차적으로 위치하되, 제1전이금속은 함몰되어 위치하는 구성 원자와 인접하여 위치하며, 상기 제2전이금속은 돌출되어 위치하는 구성 원자와 인접하여 위치하는 주기성
제2주기성: [100] 축방향(zone axis) 기준, [010] 방향으로 제1전이금속과 제2전이금속이 순차적으로 위치하되, 상기 제1전이금속은 돌출되어 위치하는 구성 원자와 인접하여 위치하며, 상기 제2전이금속은 함몰되어 위치하는 구성 원자와 인접하여 위치하는 주기성
구체적으로 하나의 이차원 물질 층은 전술한 바와 같이, 구성 원자가 법선 방향으로 주기적으로 어긋나게 배열된 구조에 의해 돌출되어 위치하는 구성 원자와 함몰되어 위치하는 구성 원자를 포함하는데 이 때 전이금속 원자의 위치 즉, 함몰 또는 돌출되어 위치하는 구성 원자와 전이금속 원자간의 위치 관계에 의해 제1주기성 및 제2주기성이 결정될 수 있다.
보다 상세하게, 복합 구조체의 두께 방향의 면을 지나는 기준 축인 [100] 축방향(zone axis)에서 [010] 방향으로 제1전이금속과 제2전이금속이 순차적으로 위치할 수 있다. 이 때, 순차적으로 위치하는 제1전이금속 및 제2전이금속은 서로 최인접하여 위치하는 전이금속 쌍을 의미할 수 있다.
이와 같이, 최인접하여 위치하는 제1전이금속 및 제2전이금속과 이차원 물질 층을 구성하는 돌출되어 위치하는 구성 원자 및 함몰되어 위치하는 구성 원자와의 위치관계에 에 의해 제1주기성 및 제2주기성이 결정될 수 있는 것이다.
제1주기성은 [100] 축방향(zone axis)을 기준하여 [010] 방향으로 순차적 위치하는 제1전이금속 및 제2전이금속 중에서 제1전이금속은 제1전이금속 상에 최인접하여 위치하는 이차원 물질층의 함몰되어 위치하는 구성 원자와 인접하여 위치하고, 제2전이금속은 제2전이금속 하에 최인접하여 위치하는 이차원 물질층의 돌출되어 위치하는 구성 원자와 인접하여 위치하는 주기를 갖는 것일 수 있다.
또한, 제2주기성은 제1주기성과는 반대로 제1전이금속은 제1전이금속 하에 최인접하여 위치하는 이차원 물질층의 돌출되어 위치하는 구성 원자와 인접하여 위치하고, 제2전이금속은 제2전이금속 상에 최인접하여 위치하는 이차원 물질층의 함몰되어 위치하는 구성 원자와 인접하여 위치하는 주기를 갖는 것일 수 있다.
이 때, 복합 구조체는 이차원 물질이 적층된 적층체 내에서 전술한 제1주기성 및 제2주기성 중에서 선택되는 하나 이상의 주기성을 가지고 위치하는 전이금속으로부터 기인한 전도성 채널을 포함할 수 있는데 전도성 채널의 너비는 최인접하여 위치하는 제1전이금속 및 제2전이금속(제1전이금속과 제2전이금속간의 거리)에 의해 결정될 수 있다.
일 실시예로, 최인접하여 위치하는 제1전이금속 및 제2전이금속에 의해 결정되는 전도성 채널의 너비는 100 Å 오더 내지 101 Å 오더일 수 있다.
구체적 일 예로, 전도성 채널의 너비는 2 내지 99 Å, 2 내지 90 Å, 2 내지 80 Å, 2 내지 70 Å, 2 내지 60 Å, 2 내지 50 Å, 2 내지 40 Å, 2 내지 30 Å, 2 내지 20 Å 또는 2 내지 10 Å일 수 있으며, 실질적으로 2 내지 6 Å, 보다 실질적으로 3 내지 5 Å 일 수 있다.
일 실시예로, 복합 구조체는 전도성 채널이 둘 이상인 전도성 채널 어레이를 포함할 수 있다. 이때, 둘 이상의 전도성 채널은 서로 평행할 수 있다.
구체적 일 예로, 전도성 채널간의 이격거리는 3 내지 100 Å, 3 내지 90 Å, 3 내지 80 Å, 3 내지 70 Å, 3 내지 60 Å, 3 내지 50 Å, 3 내지 40 Å, 3 내지 30 Å 또는 3 내지 20 Å일 수 있으며, 실질적으로는 5 내지 15 Å, 보다 실질적으로는 5 내지 10 Å일 수 있다.
이와 같이, 복합 구조체가 옹스트롬 스케일의 너비를 갖는 전도성 채널 및/또는 전술한 범위의 이격거리를 갖는 전도성 채널 어레이를 포함함에 따라 복합 구조체는 초미세 반도체 소자의 구현을 가능하게 할 수 있는 장점이 있다.
일 구현예에 있어, 전술한 제1주기성 및 제2주기성 중에서 선택되는 하나 이상의 주기성이 [100]방향으로 연속적으로 나타날 수 있다. [100] 방향으로 제1주기성 및 제2주기성 중에서 선택되는 하나 이상의 주기성이 연속적으로 나타난다는 것은 [100] 방향으로 앞서 상술한 너비 범위를 포함하는 전도성 채널 면이 존재하는 것을 의미할 수 있다.
일 구현예로, 전술한 요소 2에 의해 하기 미싱 포인트의 기준으로 하기 제3주기성 및 제4주기성이 결정될 수 있다.
제3주기성: 벡터 A 및 벡터 B 간의 각도가 둔각
제4주기성: 벡터 A 및 벡터 B 간의 각도가 예각
이 때, 제3주기성 및 제4주기성에서, 벡터 A는 [010] 축방향(zone axis) 기준, 일 이차원 물질층 하부에 인접하여 위치하는 미싱 포인트에서, [-100] 방향으로 순차적으로 위치하는 미싱 포인트를 제1미싱 포인트와 제2미싱 포인트로 하여, 상기 제1미싱 포인트에서 상기 제2미싱 포인트로의 벡터이며, 벡터 B는 상기 제1미싱 포인트와 최인접하고 상기 일 이차원 물질층 상부에 인접하여 위치하는 미싱 포인트를 제3미싱 포인트로 하여, 상기 제1미싱 포인트에서 상기 제3미싱 포인트로의 벡터이다.
또한, 벡터 A 및 벡터 B는 각각의 방향에서 최인접하여 위치하는 미싱 포인트를 기반으로 규정된 벡터일 수 있다.
구체적으로, 두께 방향의 면과 수직인 면을 지나는 기준 축인 [010] 축방향(zone axis)에서, 복합 구조체는 [-100] 방향으로 이차원 물질 층 간에 연속적으로 채워진 전이금속 원자를 포함할 수 있고, 이러한 전이금속 원자 중에 두께방향으로 전이금속 원자가 미싱(missing)된 포인트가 존재할 수 있다. 이 때, 두께방향으로 전이금속 원자가 미싱된 미싱 포인트들의 주기성에 의해 제3주기성 및 제4주기성이 결정될 수 있는 것이다.
여기서 제3주기성 및 제4주기성은 전술한 벡터 A 및 벡터 B 간의 각도가 둔각 또는 예각이냐에 따라 결정될 수 있다. 일 구현예로, 둔각은 95 내지 140도, 구체적으로 100 내지 130도, 보다 구체적으로 100 내지 120도 일 수 있고, 예각은 40 내지 85도, 실질적으로 50 내지 80도, 보다 실질적으로는 60 내지 80도 일 수 있다.
일 구체예로, 전술한 제3주기성 또는 제4주기성은 벡터 A 및 벡터 B에 의해 규정되는 평형사변형의 2차원 격자가 상기 벡터 B 방향으로 반복적으로 이동(translation)된 주기성일 수 있다.
일 예로, 벡터 A 및 벡터 B의 크기 비는 1 : 0.03 내지 0.7일 수 있고, 실질적으로는 1 : 0.05 내지 0.5일 수 있으며, 보다 실질적으로는 1 : 0.1 내지 0.5일 수 있다.
실질적인 일 예로, 전이금속 원자의 주기성은 하기 요소 1 및 2의 조합에 의한 것일 수 있다. 구체적으로 전이금속 원자의 주기성은 제1주기성과 제2주기성 중 하나의 주기성과 제3주기성과 제4주기성중 하나의 주기성을 모두 만족하는 주기성일 수 있다. 일 예로, 제1주기성과 제3주기성을 모두 만족하는 전기금속 원자의 주기성에 의해 일 채널 구조가 규정될 수 있고, 이와 달리, 제1주기성과 제4주기성을 모두 만족하는 전기금속 원자의 주기성에 의해 다른 일 채널 구조가 규정될 수 있고, 이와 달리, 제2주기성과 제3주기성을 모두 만족하는 전기금속 원자의 주기성에 의해 또 다른 일 채널 구조가 규정될 수 있고, 이와 달리, 제2주기성과 제4주기성을 모두 만족하는 전기금속 원자의 주기성에 의해 도 다른 일 채널 구조가 규정될 수 있다.
앞서 상술한 이방성 원자 구조를 갖는 이차원 물질이 적층된 적층체 내에서 전이금속 원자의 주기적 위치로부터 기인한 전도성 채널은 적층체를 관통할 수 있고, 구체적으로 적층체의 일 표면으로부터 두께방향으로 관통할 수 있다. 즉, 본 발명의 일 구현예에 따른 복합 구조체는 복합 구조체의 두께방향으로 관통된 전도성 채널을 포함할 수 있다.
일 실시예에 있어, 전도성 채널을 이루는 전이금속 원자는 Ti, V, Cr, Mn, Fe, Co, Ni, Cu 및 Zn 중에서 선택되는 어느 하나 이상일 수 있고, 바람직하게는 Cu일 수 있다.
본 발명은 다른 일 양태에 따라 앞서 상술한 복합 구조체를 포함하는 반도체 소자를 제공한다.
일 구체예에 있어, 반도체 소자는 제1전도성 물질층, 반도성 물질층 및 제2전도성 물질층이 적층된 구조를 포함할 수 있다.
반도체 물질층의 상/하부에 위치하는 제1전도성 물질층 및 제2전도성 물질층은 반도체 소자의 전극일 수 있다.
일 구체예로, 제1전도성 물질층 및 제2전도성 물질층은 각각 전술한 복합 구조체에 포함되는 전도성 채널일 수 있고, 제1전도성 물질층 및 제2전도성 물질층의 두께는 앞서 상술한 전도성 채널의 너비 범위와 동일할 수 있다.
일 구체예로, 반도성 물질층은, 서로 평행하게 이격된 두 전도성 채널 사이에 위치하는 이차원 물질 영역에 상응할 수 있다.
즉, 적어도 두 전도성 채널을 포함하는 채널 어레이를 포함하는 복합 구조체에서 각 전도성 채널이 전극으로 작용할 수 있으며, 두 전도성 채널 사이에 위치하는 이차원 물질 영역이 두 전극 사이에 위치하는 반도체로 작용할 수 있다.
또한, 제1전도성 물질층 및 제2전도성 물질층에 포함되는 전도성 물질은 앞서 상술한 전위금속 중에서 선택되는 어느 하나 이상일 수 있으며, 제1전도성 물질 및 제2전도성 물질은 독립적으로 동일하거나 다른 물질일 수 있음은 물론이다.
반도성 물질층에 포함되는 반도성 물질은 당업계에 알려진 물질이라면 제한없이 이용될 수 있으나, 유리한 일 예로 반도성의 특성을 지닌 앞서 상술한 복합 구조체에 포함되는 이차원 물질일 수 있다.
이 때, 반도성 물질층의 두께는 앞서 상술한 둘 이상인 전도성 채널(제1전도성 물질층 및 제2전도성 물질층)이 이격되어 위치하는 이격 거리의 범위 내에서 선택될 수 있다.
일 구현예에 있어, 제1전도성 물질층, 반도성 물질층 및 제2전도성 물질층이 적층된 구조의 두께는 20 nm 이하, 15 nm 이하, 10 nm 이하, 8 nm 이하, 6 nm 이하 또는 4 nm 이하일 수 있고, 실질적으로 2 nm 이하 일 수 있으며 1.5 nm 이상일 수 있으나 본 발명이 이에 한정되는 것은 아니다.
본 발명은 또 다른 일 양태에 따라 복합 구조체의 제조방법을 제공한다.
본 발명에 따른 복합 구조체의 제조방법은 a) 이방성 원자구조를 갖는 이차원 물질을 포함하는 벌크형의 물질로부터 이차원 물질이 적층된 적층체를 준비하는 단계; b) 준비된 적층체 상에 전이금속을 증착하는 단계; c) 전이금속이 증착된 적층체를 열처리하여 적층체의 일 표면으로부터 적층방향으로 전이금속 원자를 삽입시켜 전도성 채널을 형성하는 단계; 및 d) 상기 c) 단계 이후, 상기 적층체의 일 표면에 잔류하는 전이금속을 제거하는 단계;를 포함한다.
본 발명의 일 구현예에 따른 복합 구조체는 증착 공정 및 열처리라는 극히 단순한 공정에 의해 제조될 수 있는 장점이 있다.
일 실시예에 있어, 이차원 물질이 적층된 적층체는 이방성 원자 구조를 갖는 즉, 이차원 물질을 구성하는 원자가 일 평면을 기준으로 상기 평면의 법선 방향으로 주기적으로 어긋나게 배열된 이차원 물질을 포함하는 벌크형의 물질로부터 박리하여 준비될 수 있으며, 이 때 박리는 기계적, 물리적 또는 화학적 방법을 포함할 수 있으며, 상기 방법들이 독립적으로 적용될 수 있을 뿐만 아니라 서로 결합되어 적용될 수 있음은 물론이다.
여기서 이차원 물질은 전술한 복합 구조체에 포함되는 이차원 물질과 동일한 것으로 자세한 설명은 생략하도록 한다.
일 예로, 전술한 적층체를 스카치 테이프를 이용하여 이차원 물질을 포함하는 벌크형의 물질로부터 박리 시켜 준비할 수 있으나, 이에 제한되는 것은 아니다.
박리되어 준비된 이차원 물질이 적층된 적층체의 두께는 5 내지 1000 nm, 실질적으로 10 내지 500 nm, 보다 실질적으로는 50 내지 250 nm일 수 있다.
일 실시예에 있어, 전이금속의 증착은 물리적 증착 방법에 의해 수행되는 것일 수 있다.
당업계에 알려진 물리적 증착 방법이라면 제한없이 사용될 수 있고, 구체적 일 예로 전이금속의 증착은 스퍼터링, 전자 빔(Electron-beam) 증착법, 열 증착법 등에 의해 수행될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
일 실시예로, 증착되는 전이금속은 Ti, V, Cr, Mn, Fe, Co, Ni, Cu 및 Zn 중에서 선택되는 어느 하나 이상일 수 있고, 바람직하게는 Cu일 수 있다.
일 구현예에 있어, 증착되는 전이금속의 두께는 0.1 내지 50 nm, 실질적으로 0.5 내지 30 nm, 보다 실질적으로 1 내지 20 nm일 수 있다.
이 때, 증착되는 전이금속의 두께에 의해 후술할 전도성 채널을 형성하는 단계에서 전도성 채널의 너비가 제어될 수 있다.
구체적으로, 전도성 채널은 전이금속이 증착된 적층체의 일 표면으로부터 적층방향(두께방향)으로 전이금속 원자가 삽입되어 형성될 수 있는데 이는 전이금속이 증착된 적층체를 열처리하여 수행될 수 있다.
보다 상세하게, 증착된 전이금속 원자가 적층체의 두께방향으로 삽입되기 위해서는 적층체의 층 간을 넘어 삽입될 때의 에너지 장벽(energy barrier)을 극복할 수 있는 에너지가 공급되어야 하고 이 에너지는 열처리를 통해 공급되는 것이다.
또한, 전이금속 원자의 삽입은 에너지 장벽이 낮은 방향으로 전이금속 원자가 확산되어 이루어질 수 있다. 이방성 원자 구조를 갖는 이차원 물질의 경우, 특정 방향에서 낮은 에너지 장벽을 가져 전이금속 원자가 특정 방향으로 삽입되어 위치할 수 있는 것이다.
바람직한 일 예로, 이방성 원자 구조를 갖는 이차원 물질은 흑린일 수 있다.
구체적으로 흑린은 육각 벌집 모양의 결정구조가 한 방향을 따라 규칙적으로 구부러진 것과 같은 주름진 육각벌집(puckered honeycomb)구조를 갖는다. 흑린의 결정 구조에서 돌출되어 위치하는 인 원자에 기인하여 규칙적으로 구부러진 방향으로 정의되는 암체어(armchair) 방향으로의 에너지 장벽은 암체어 방향에 수직 방향인 지그재그(zigzag) 방향으로의 에너지 장벽 보다 더 높다.
이에, 전이금속 원자는 지그재그 방향을 따라 삽입되는 것을 선호하여 전도성 채널은 지그재그 방향을 따라 형성될 수 있는 것이다.
이와 더불어, 일차적으로 삽입된 전이금속 원자에 의해 적층체에 스트레인이 야기될 수 있는데 적층체의 층 간을 넘어 삽입될 때의 에너지 장벽은 스트레인이 야기된 경우의 에너지 장벽이 스트레인이 야기되지 않는 즉, 순수 적층체의 층 간을 넘어 삽입될 때의 에너지 장벽보다 더 낮을 수 있다.
구체적으로, 이방성 원자 구조를 갖는 이차원 물질이 적층된 적층체 상에 증착된 전이금속 원자는 일차적으로 에너지 장벽이 낮은 이차원 물질의 특정 방향으로 삽입되어 스트레인을 야기시키고, 전이금속 원자는 추가적으로 국부적 스트레인이 야기된 영역을 따라 적층체의 층 간을 넘어 지속적으로 삽입되어 전도성 채널이 형성되는 것이다.
지속적인 전이금속 원자의 삽입을 가능하게 하는 열처리 온도는 100 내지 400 ℃, 구체적으로 130 내지 350 ℃, 보다 구체적으로 150 내지 300 ℃일 수 있다.
열처리 공정을 수반하지 않을 경우, 즉 이방성 구조를 갖는 이차원 물질이 적층된 적층체 상에 전이금속을 증착하는 것만으로는 전도성 채널이 형성될 수 없으며, 전도성 채널을 형성시키기 위해서는 전술한 범위의 온도 내에서 열처리를 수행하는 것이 유리하다.
일 실시예에 있어, 열처리 온도에 의해 전이금속 원자의 삽입 속도가 제어될 수 있다.
전술한 열처리 조건에서 전이금속 원자의 삽입 속도는 0.5 내지 150 nm/s, 구체적으로 1 내지 120 nm/s, 보다 구체적으로 1.5 내지 100 nm/s 일 수 있다.
일 구체예로, 열처리는 10 내지 400분, 실질적으로 20 내지 300분, 보다 실질적으로는 30 내지 200분 동안 수행될 수 있다.
앞서 상술한 전도성 채널의 너비는 전술한 적층체 상에 증착되는 전이금속의 두께와 더불어 열처리 조건 즉, 열처리 온도 및 열처리 시간의 유기적인 관계에 의해 제어될 수 있다.
일 구현예에 있어, 적층제의 두께방향으로 전도성 채널을 형성시킨 후, 적층체의 일 표면에 잔류하는 전이금속은 산용액을 이용하여 제거될 수 있으며, 산용액은 당업계에 알려진 것이라면 제한없이 사용될 수 있으며 일 예로 황산, 염산, 질산 등을 포함하는 산용액일 수 있으나, 본 발명이 이에 한정되지 않는다.
구체적 일 예로, 산용액의 농도는 0.01 내지 0.5 M, 실질적으로는 0.05 내지 0.3 M일 수 있다.
일 구현예로, 적층체의 일 표면에 잔류하는 전이금속은 전도성 채널이 형성된 적층체를 전술한 산용액에 침지시켜 제거될 수 있고, 침지는 0.5 내지 15분, 구체적으로 1 내지 10분, 보다 구체적으로 3 내지 7분 동안 수행될 수 있다.
적층체에 형성된 전도성 채널을 유지하면서 효과적으로 적층체의 일 표면에 잔류하는 전이금속을 제거하기 위해서는 전도성 채널이 형성된 적층체를 상기 시간 범위 내에서 산용액에 침지시키는 것이 좋다.
이하, 실시예를 통해 본 발명에 따른 복합 구조체에 대해 더욱 상세히 설명한다. 다만 하기 실시예는 본 발명을 상세히 설명하기 위한 하나의 참조일 뿐 본 발명이 이에 한정되는 것은 아니며, 여러 형태로 구현될 수 있다.
또한, 달리 정의되지 않은 한, 모든 기술적 용어 및 과학적 용어는 본 발명이 속하는 당업자 중 하나에 의해 일반적으로 이해되는 의미와 동일한 의미를 갖는다. 본원에서 설명에 사용되는 용어는 단지 특정 실시예를 효과적으로 기술하기 위함이고 본 발명을 제한하는 것으로 의도되지 않는다.
(실시예 1)
스카치 테이프를 이용하여 벌크 흑린(Smart-Elements GmbH, Vienna, Austria, 99.998%)으로부터 기계적 박리에 의해 실리콘산화물 기판상에 두께 100nm의 흑린 플레이크를 준비하였다.
준비된 흑린 플레이크 표면 상에 전자 빔(Electron-beam) 증착방법을 이용하여 Cu를 1 내지 10nm의 두께로 증착 시킨 다음, Cu가 증착된 흑린 플레이크를 180도의 온도로 2시간 동안 열처리하여 흑린 플레이크 내로 Cu를 삽입시켜 전도성 채널을 형성하였다. 이 후, 전도성 채널이 형성된 흑린 플레이크를 0.1M의 과황산암모늄 용액에 5분동안 침지시켜 흑린 플레이크 표면 상에 잔류하는 Cu를 제거하여 복합 구조체를 제조하였다.
복합 구조체가 제조되는 일련의 과정을 나타내는 개략도를 도 1에 도시하였다.
(실시예 2)
실시예 1과 동일하게 수행하되, 열처리를 220도로 수행한 것을 제외하고는 동일하게 실시하였다.
(실시예 3)
실시예 1과 동일하게 수행하되, 열처리를 250도로 수행한 것을 제외하고는 동일하게 실시하였다.
(실시예 4)
실시예 1과 동일하게 수행하되, 열처리를 1시간 동안 수행한 것을 제외하고는 동일하게 실시하였다.
(실시예 5)
실시예 1과 동일하게 수행하되, 두께가 20 nm인 흑린 플레이크를 준비한 것을 제외하고는 동일하게 실시하였다.
(실시예 6)
실시예 1과 동일하게 수행하되, 두께가 500 nm인 흑린 플레이크를 준비한 것을 제외하고는 동일하게 실시하였다.
(실시예 7)
실시예 1과 동일하게 수행하되, 준비된 흑린 플레이크 표면 상에 Ni를 증착시킨 것을 제외하고는 동일하게 실시하였다.
(실시예 8)
실시예 1과 동일하게 수행하되, 준비된 흑린 플레이크 표면 상에 Zn을 증착시킨 것을 제외하고는 동일하게 실시하였다.
(비교예 1)
실시예 1과 동일하게 수행하되, 준비된 흑린 플레이크 표면 상에 Cu를 증착시킨 후, 열처리를 수행하지 않았다.
(실험예 1) 복합 구조체의 원자구조 분석
전도성 채널의 형성을 확인하기 위해 제조된 복합 구조체를 고각산란암시야 주사투과전자현미경(high angle annular dark field scanning transmission electron microscopy, HAADF-STEM)을 이용하여 분석하였다.
도 2(a) 및 도 2(b)는 각각 실시예 1의 HAADF-STEM으로 관찰된 평면 이미지(plan-view) 및 단면 이미지(cross-sectional view)이다.
도 2(a) 및 도 2(b)에 도시된 바와 같이, 흑린 플레이크의 지그재그 방향으로 Cu가 삽입(intercalate)되어 전도성 채널이 형성되었음을 확인하였다.
도시하지는 않았으나, 실시예 2 내지 실시예 6에서도 전도성 채널의 형성이 관찰된 반면에 열처리를 수행하지 않은 비교예 1에서는 전도성 채널이 형성되지 않음을 확인 하였다.
실시예 1 내지 실시예 4의 복합 구조체에 형성된 전도성 채널의 너비는 각각 0.43 nm, 0.62 nm, 0.79 nm 및 0.38 nm로 확인 되었다.
이를 통해 흑린 플레이크의 내부로 Cu를 삽입시켜 전도성 채널을 형성하기 위해서는 열처리가 수반되어야만 가능함을 확인하였다. 또한, 열처리 조건 즉, 열처리 온도 및 시간에 의해 전도성 채널의 너비가 제어 가능함을 확인하였다.
추가적으로, 복합 구조체의 원자 구조를 분석하기 위해 원자 분해능 HAADF-STEM 분석과 더불어 밀도 범함수 이론(density functional theory, DFT) 계산을 이용하였다.
도 3(a)는 복합 구조체의 원자 분해능 HAADF-STEM 이미지를 기반으로 다섯 가지의 다른 축방향(zone axis)에서 형성된 3차원 이미지를 도시한 도면이고, 도 3(b), 3(c), 3(d) 및 3(e)는 각각 [101], [001], 및 [100] 축방향에서의 HAADF-STEM 이미지 및 이와 대응되는 밀도 범함수 이론으로부터 계산된 원자 모델을 도시한 도면이다.
도 3에 도시된 바와 같이, 실질적인 HAADF-STEM 이미지에서 확인된 복합 구조체의 원자 구조와 모델링된 원자 구조가 일치함을 확인 하였으며, 흑린 플레이크는 단결정임을 확인하였다.
나아가, 흑린 적층체 내에 삽입된 Cu 원자에 의해 야기된 스트레인에 의해 킹크(kink)가 형성됨을 관찰하였다.
도 4(a)는 실시예 1의 [100] 축방향에서의 원자 분해능 HAADF-STEM 이미지를 도시한 도면이고, 도 4(b) 및 도 4(c)는 각각 저배율 및 원자 분해능 HAADF-STEM 단면 이미지를 도시한 도면이다.
도 4(a)에 나타난 바와 같이, Cu 원자가 삽입된 부근에서 지그재그 방향으로 약 6.65% 및 암체어 방향으로 약 4.06% 증가된 층간 거리를 갖는 것이 관찰되었고, 이와 더불어 야기된 스트레인을 완화시키기 위해 형성된 킹크가 존재하는 것을 확인하였다.
또한, 도 4(b)에 도시된 바와 같이 구조적 변형에 의해 흑린 플레이크의 버클링(buckling)이 야기됨을 알 수 있는데 이는 도 4(c)에 나타난 바와 같이 버클링이 존재하는 영역에 거울 대칭성(mirror symmetry)을 갖는 Cu 원자가 삽입된 원자 구조가 존재할 수 있다는 것을 알 수 있다.
즉, Cu 원자 삽입에 의한 원자 구조의 미시적(microscopic) 변형이 복합 구조체의 거시적(macroscopic) 모폴로지에 영향을 끼친다는 것을 확인하였다.
복합 구조체에 포함되는 전도성 채널 형성 즉, Cu 원자 삽입 메커니즘을 확인하기 위하여 밀도 범함수 이론 계산을 통해 Cu 원자가 흑린 층 간을 넘어 삽입될 때의 에너지 장벽(energy barrier)을 계산하였다.
순수 흑린의 경우 Cu 원자가 흑린 층 간을 넘어 삽입될 때의 에너지 장벽은 1.78eV인 반면에, 스트레인이 야기된 즉, 구조적 변형이 존재하는 경우의 에너지 장벽은 1.48eV로 확인되었다.
Cu 원자가 흑린 층 간을 넘어 삽입될 때, 순수 흑린 즉, 구조적 변형이 존재하지 않는 영역보다 Cu 원자가 삽입되어 구조적 변형이 존재하는 영역으로 삽입되어 전도성 채널이 형성됨을 알 수 있다.
이는, 전술한 바와 같이, 전도성 채널을 형성하기 위해서는 상기 에너지 장벽을 극복할 수 있는 에너지가 인가될 수 있는 열처리가 수반되어야 함을 알 수 있다.
실시예 1 내지 실시예 3에서 적용된 열처리 온도에 따라 Cu 원자가 삽입되는 삽입 속도는 각각 1.91, 18.91 및 78.10 nm/s로 확인 되었다.
(실험예 2) 복합 구조체에 포함되는 Cu 원자의 주기성 분석
모델링된 원자 구조에 기반하여 흑린 플레이크에 삽입된 Cu 원자의 주기성을 분석하였다.
도 5는 [100], [101] 및 [010] 축방향을 기준으로 Cu 원자가 삽입된 단결정의 흑린 적층체 즉, 복합 구조체의 모델링된 원자 구조를 도시한 도면이다.
[100] 축방향을 기준으로 Cu 원자는 단일 흑린 층이 적층된 적층체의 층간에 단일 흑린 층을 이루는 인(P) 원자와의 위치관계에 기반하여 주기성을 가지고 위치함을 알 수 있다.
구체적으로, 도 5에 표기된 D1 및 D2의 경우는 [100] 축방향을 기준하여 [010] 방향으로 순차적 위치하는 제1 Cu원자 및 제2 Cu원자 중에서 제1 Cu원자는 제1 Cu원자 상에 최인접하여 위치하는 흑린 층의 함몰되어 위치하는 P 원자와 인접하여 위치하고, 제2 Cu원자는 제2 Cu원자 하에 최인접하여 위치하는 흑린 층의 돌출되어 위치하는 P 원자와 인접하여 위치하는 주기를 확인할 수 있다.
이와는 반대로, D3 및 D4의 경우는 [100] 축방향을 기준하여 [010] 방향으로 순차적 위치하는 제1 Cu원자 및 제2 Cu원자 중에서 제1 Cu원자는 제1 Cu원자 하에 최인접하여 위치하는 흑린 층의 돌출되어 위치하는 P 원자와 인접하여 위치하고, 제2 Cu원자는 제2 Cu원자 상에 최인접하여 위치하는 흑린 층의 함몰되어 위치하는 P 원자와 인접하여 위치하는 주기를 갖는 것이 관찰되었다.
이 때, D1 또는 D2는 D3 또는 D4의 원자 구조와 거울 대칭성(mirror symmetry)을 가짐을 알 수 있다.
또한, [010] 축방향을 기준으로 살펴보면, 흑린 층 간에 연속적으로 채워진 Cu 원자 중에서 두께방향으로 Cu 원자가 미싱(missing)된 포인트들이 주기적으로 나타남을 알 수 있다.
상세하게, [010] 축방향을 기준으로 일 흑린 층 하부에 인접하여 위치하는 미싱 포인트에서, [-100] 방향으로 순차적으로 위치하는 미싱 포인트를 제1미싱 포인트와 제2미싱 포인트로 하여 상기 제1미싱 포인트에서 상기 제2미싱 포인트로의 벡터를 벡터 A로 하고, 상기 제1미싱 포인트와 최인접하고 상기 흑린 층 상부에 인접하여 위치하는 미싱 포인트를 제3미싱 포인트로 하여, 상기 제1미싱 포인트에서 상기 제3미싱 포인트로의 벡터를 벡터 B로 하였을 때, 도 5에 표기된 D1 및 D3의 경우는 벡터 A 및 벡터 B 간의 각도가 107도로 둔각을 갖는 것을 알 수 있고, D2 및 D4의 경우는 벡터 A 및 벡터 B 간의 각도가 73도로 예각을 갖는 주기로 미싱 포인트들이 위치함을 알 수 있다.
이는 전술한 [100] 축방향을 기준으로 한 원자 구조와 유사하게 D1 또는 D3는 D2 또는 D4의 원자 구조와 거울 대칭성을 가짐을 알 수 있다.
즉, 흑린 플레이크에 삽입된 Cu 원자의 주기성은 [100] 축방향을 기준으로 흑린 층을 기준으로 함몰 또는 돌출되어 위치하는 P 원자와 삽입된 Cu 원자간의 위치 관계 및/또는 [010] 축방향을 기준으로 흑린 층 간에 연속적으로 위치하는 Cu 원자 중 두께방향으로 Cu 원자가 존재하지 않는 미싱 포인트의 주기성에 의해 결정될 수 있음을 알 수 있다.
(실험예 3) 복합 구조체의 전기적 특성 변화
복합 구조체의 전기적 특성 변화를 전도식 원자현미경(conductive atomic force microscopy, C-AFM)을 이용하여 관찰하였다.
도 6(a)는 접촉모드(contact mode)로 수행된 C-AFM을 통해 측정된 실시예 1의 토포그래피(topography) 및 전류맵(current map)을 도시한 도면이고, 도 6(b)는 전도성 채널 영역(파란색 원)과 흑린 영역(녹색 원)이 표기된 고배율의 전류맵 및 각각 표기된 영역에서의 전류-전압 곡선을 도시한 도면이다.
도 6(a)에 나타난 바와 같이, 토포그래피에서 전도성 채널 영역은 쉽게 구분할 수 있는데 이는, 전술한 바와 같이 Cu 원자 삽입되어 형성된 전도성 채널 영역은 흑린 플레이크의 구조적 변형을 유발하여 흑린 플레이크의 표면에서 높이(height) 차이가 발생하기 때문이다. 또한 도 6(a)의 전류맵에서 특정 부분의 전기 전도성이 높게 나타나는 것을 확인할 수 있는데 이는 흑린 플레이크에 전도성 채널이 형성되었음을 알 수 있다.
도 6(b) 도시된 전류-전압 곡선을 참조하면 흑린 영역은 반도성의 특성이 유지되는 반면에 전도성 채널 영역은 전도성 특성이 나타남을 알 수 있다.
도 7은 실시예 1의 복합 구조체에서 두 전도성 채널을 포함하는 원자 분해능 HAADF-STEM 이미지를 도시한 도면이다.
도 7에 나타난 바와 같이, 0.43 nm 너비의 두 전도성 채널은 0.871 nm의 거리만큼 이격되어 중간에 반도성을 지닌 흑린이 위치함을 알 수 있다.
전도성 채널을 포함 흑린(복합 구조체)은 순수 흑린 대비 전기적 특성을 다양하게 변화시킬 수 있고, 전도성의 전도성 채널을 전극으로 하여 제1전도체, 반도체 및 제2전도체 적층된 구조의 두께가 2 nm 이하(1.743 nm)로 제조될 수 있기 때문에 초미세 반도체 소자의 구현을 가능하게 할 수 있는 것이다.
이상과 같이 특정된 사항들과 한정된 실시예를 통해 본 발명이 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (28)

  1. 이방성 원자 구조를 갖는 이차원 물질이 적층된 적층체; 및
    상기 적층체의 일 표면으로부터 두께방향으로 전이금속 원자가 주기성을 가지고 위치하는 것으로부터 기인한 하나 이상의 전도성 채널;을 포함하는 복합 구조체.
  2. 제 1항에 있어서,
    상기 전도성 채널은 상기 적층체를 관통하는 복합 구조체.
  3. 제 2항에 있어서,
    상기 전도성 채널은 상기 적층체를 두께 방향으로 관통하는 복합 구조체.
  4. 제 1항에 있어서,
    상기 전도성 채널의 너비는 100 Å 오더 내지 101 Å 오더인 복합 구조체.
  5. 제 4항에 있어서,
    상기 전도성 채널의 너비는 2 내지 6 Å인 복합 구조체.
  6. 제 1항에 있어서,
    상기 전도성 채널이 둘 이상인 전도성 채널 어레이를 포함하는 복합 구조체.
  7. 제 6항에 있어서,
    인접하는 상기 전도성 채널간의 이격거리는 5 내지 15 Å인 복합 구조체.
  8. 제 1항에 있어서,
    상기 이차원 물질은 일 평면을 기준으로 구성 원자가 법선 방향으로 주기적으로 어긋나게 배열된 구조에 의해 돌출되어 위치하는 구성 원자와 함몰되어 위치하는 구성 원자를 가지며, 상기 전이금속 원자의 주기성은 하기 요소 1~2)중 하나 이상의 요소에 의해 결정되는 복합 구조체.
    요소 1) [100] 축방향(zone axis)에서 일 이차원 물질 층을 기준으로, 함몰 또는 돌출되어 위치하는 구성 원자와 전이금속 원자간의 위치 관계
    요소 2) [010] 축방향(zone axis)에서 상기 이차원 물질 층 간에 연속적으로 채워진 전이금속 원자 중 두께방향으로 전이금속 원자가 미싱(missing)된 포인트들의 주기성
  9. 제 8항에 있어서,
    상기 요소 1에 의해 하기 제1주기성 및 제2주기성이 결정되는 복합 구조체.
    제1주기성: [100] 축방향(zone axis) 기준, [010] 방향으로 제1전이금속과 제2전이금속이 순차적으로 위치하되,
    상기 제1전이금속은 함몰되어 위치하는 구성 원자와 인접하여 위치하며, 상기 제2전이금속은 돌출되어 위치하는 구성 원자와 인접하여 위치하는 주기성
    제2주기성: [100] 축방향(zone axis) 기준, [010] 방향으로 제1전이금속과 제2전이금속이 순차적으로 위치하되,
    상기 제1전이금속은 돌출되어 위치하는 구성 원자와 인접하여 위치하며, 상기 제2전이금속은 함몰되어 위치하는 구성 원자와 인접하여 위치하는 주기성
  10. 제 9항에 있어서,
    상기 제1주기성 및 제2주기성 중에서 선택되는 하나 이상의 주기성이 [100]방향으로 연속적으로 나타나는 복합 구조체.
  11. 제 8항에 있어서,
    상기 요소 2에 의해 하기 미싱 포인트의 기준으로 하기 제3주기성 및 제4주기성이 결정되는 복합 구조체.
    제3주기성: 벡터 A 및 벡터 B 간의 각도가 둔각
    제4주기성: 벡터 A 및 벡터 B 간의 각도가 예각
    (제3주기성 및 제4주기성에서, 벡터 A는 [010] 축방향(zone axis) 기준, 일 이차원 물질층 하부에 인접하여 위치하는 미싱 포인트에서, [-100] 방향으로 순차적으로 위치하는 미싱 포인트를 제1미싱 포인트와 제2미싱 포인트로 하여, 상기 제1미싱 포인트에서 상기 제2미싱 포인트로의 벡터이며, 벡터 B는 상기 제1미싱 포인트와 최인접하고 상기 일 이차원 물질층 상부에 인접하여 위치하는 미싱 포인트를 제3미싱 포인트로 하여, 상기 제1미싱 포인트에서 상기 제3미싱 포인트로의 벡터이다)
  12. 제 11항에 있어서,
    상기 제3주기성 또는 제4주기성은 상기 벡터 A 및 벡터 B 에 의해 규정되는 평형사변형의 2차원 격자가 상기 벡터 B 방향으로 반복되는 복합 구조체.
  13. 제 12항에 있어서,
    상기 벡터 A 및 벡터 B 의 크기 비는 1 : 0.05 내지 0.5인 복합 구조체.
  14. 제 1항에 있어서,
    상기 전이금속 원자는 Cu인 복합 구조체.
  15. 제 1항에 있어서,
    상기 이차원 물질은 흑린인 복합 구조체.
  16. 제 15항에 있어서,
    상기 전이금속 원자는 흑린의 지그재그 방향을 따라서 흑린의 층간에 위치하는 복합 구조체.
  17. 제 15항에 있어서,
    상기 적층체는 단결정의 흑린 플레이크인 복합 구조체.
  18. 제 1항 내지 제 17항 중 어느 한 항에 따른 복합 구조체를 포함하는 반도체 소자.
  19. 제 18항에 있어서,
    상기 반도체 소자는 제1전도성 물질층, 반도성 물질층 및 제2전도성 물질층이 적층된 구조를 포함하되, 상기 반도성 물질층은 반도체 물질층인 것인 반도체 소자.
  20. 제 19항에 있어서,
    상기 제1전도성 물질층 및 제2전도성 물질층은 상기 복합 구조체에 포함되는 전도성 채널인 반도체 소자.
  21. 제 19항에 있어서,
    상기 적층된 구조의 두께는 2nm 이하인 반도체 소자.
  22. a) 이방성 원자 구조를 갖는 이차원 물질을 포함하는 벌크형의 물질로부터 상기 이차원 물질이 적층된 적층체를 준비하는 단계;
    b) 상기 준비된 적층체 상에 전이금속을 증착하는 단계;
    c) 상기 전이금속이 증착된 적층체를 열처리하여 적층체의 일 표면으로부터 적층방향으로 전이금속 원자를 삽입시켜 전도성 채널을 형성하는 단계; 및
    d) 상기 c) 단계 이후, 상기 적층체의 일 표면에 잔류하는 전이금속을 제거하는 단계;를 포함하는 복합 구조체의 제조방법.
  23. 제 22항에 있어서,
    상기 b) 단계에서 증착은 물리적 증착 방법에 의해 수행되는 것인, 복합 구조체의 제조방법.
  24. 제 23항에 있어서,
    상기 b) 단계에서 증착되는 전이금속의 두께는 0.1 내지 50nm인 복합 구조체의 제조방법.
  25. 제 22항에 있어서,
    상기 열처리 온도는 100 내지 400 ℃ 인 복합 구조체의 제조방법.
  26. 제 25항에 있어서,
    상기 열처리는 10 내지 400분 동안 수행되는 것인, 복합 구조체의 제조방법.
  27. 제 26항에 있어서,
    상기 열처리 온도 및 열처리 시간 중에서 선택되는 어느 하나 이상의 인자에 의해 상기 전도성 채널의 너비가 제어되는 복합 구조체의 제조방법.
  28. 제 22항에 있어서,
    상기 이차원 물질은 반도성의 흑린이고, 상기 전이금속은 Cu인 복합 구조체의 제조방법.
KR1020210136299A 2021-10-14 2021-10-14 전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법 KR102544741B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210136299A KR102544741B1 (ko) 2021-10-14 2021-10-14 전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법
PCT/KR2022/015569 WO2023063766A1 (ko) 2021-10-14 2022-10-14 전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210136299A KR102544741B1 (ko) 2021-10-14 2021-10-14 전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20230053115A KR20230053115A (ko) 2023-04-21
KR102544741B1 true KR102544741B1 (ko) 2023-06-16

Family

ID=85987544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210136299A KR102544741B1 (ko) 2021-10-14 2021-10-14 전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR102544741B1 (ko)
WO (1) WO2023063766A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102526649B1 (ko) * 2016-11-30 2023-04-27 삼성전자주식회사 이차원 물질을 포함하는 반도체소자 및 그 제조방법
KR102003605B1 (ko) 2017-10-16 2019-07-24 성균관대학교산학협력단 흑린―그래핀 복합체 및 이의 제조방법
US11189699B2 (en) * 2018-06-01 2021-11-30 Samsung Electronics Co., Ltd. Superlattice structure including two-dimensional material and device including the superlattice structure
KR20200076901A (ko) * 2018-12-20 2020-06-30 한국과학기술원 상이한 밴드갭을 갖는 이종 이차원 박막을 이용한 반도체 소자
US10833102B2 (en) * 2019-03-18 2020-11-10 Mitsubishi Electric Research Laboratories, Inc. Low power 2D memory transistor for flexible electronics and the fabrication methods thereof

Also Published As

Publication number Publication date
WO2023063766A1 (ko) 2023-04-20
KR20230053115A (ko) 2023-04-21

Similar Documents

Publication Publication Date Title
Wu et al. The rise of two‐dimensional van der Waals ferroelectrics
Ryu et al. Superlattices based on van der Waals 2D materials
Duong et al. van der Waals layered materials: opportunities and challenges
Wan et al. Tuning two-dimensional nanomaterials by intercalation: materials, properties and applications
Peng et al. Topological insulator nanostructures for near-infrared transparent flexible electrodes
Jana et al. Two-dimensional inorganic analogues of graphene: transition metal dichalcogenides
KR101939450B1 (ko) 그래핀 상 금속산화물층의 형성방법, 그에 의해 제조된 그래핀 상 금속산화물층 및 그래핀 상 금속산화물층을 포함하는 전자소자
Hibino et al. Growth and electronic transport properties of epitaxial graphene on SiC
KR101284059B1 (ko) 그라핀-산화물반도체 이종접합 소자 및 그의 제조방법
Xu et al. Wafer scale quasi single crystalline MoS2 realized by epitaxial phase conversion
KR20110043267A (ko) 2차원 시트 물질을 이용한 전자 소자 및 그 제조 방법
Yazdani et al. Recent progress on in situ characterizations of electrochemically intercalated transition metal dichalcogenides
Li et al. Substrate effect on the growth of monolayer dendritic MoS2 on LaAlO3 (100) and its electrocatalytic applications
Wrigley et al. Epitaxy of boron nitride monolayers for graphene-based lateral heterostructures
Xu et al. The metallic nature of two-dimensional transition-metal dichalcogenides and MXenes
Iqbal Spin-valve effect of 2D-materials based magnetic junctions
Martinez-Gordillo et al. Polar discontinuities and 1D interfaces in monolayered materials
Zhang et al. Twist the doorknob to open the electronic properties of graphene-based van der Waals structure
EP3062335A1 (en) Method of intercalating an insulating layer between a metal layer and a graphene layer and method of fabricating semiconductor device using the intercalation method
KR102544741B1 (ko) 전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법
US20210066069A1 (en) Method of fabricating hexagonal boron nitride
Hong et al. Topological insulator nanostructures
Ramezani et al. Nonconventional screening of Coulomb interaction in two-dimensional semiconductors and metals: A comprehensive cRPA study of MX2 (M= Mo, W, Nb, Ta; X= S, Se, Te)
Lin Properties of synthetic two-dimensional materials and heterostructures
Liang et al. Flexible organic-intercalated WSe2 hybrid: electronic structure modification and thermoelectric performance optimization

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant