KR102542844B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102542844B1
KR102542844B1 KR1020160042622A KR20160042622A KR102542844B1 KR 102542844 B1 KR102542844 B1 KR 102542844B1 KR 1020160042622 A KR1020160042622 A KR 1020160042622A KR 20160042622 A KR20160042622 A KR 20160042622A KR 102542844 B1 KR102542844 B1 KR 102542844B1
Authority
KR
South Korea
Prior art keywords
electrode
forming
display device
light
field generating
Prior art date
Application number
KR1020160042622A
Other languages
English (en)
Other versions
KR20170115630A (ko
Inventor
류혜영
김유진
박소연
신유식
Original Assignee
티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority to KR1020160042622A priority Critical patent/KR102542844B1/ko
Priority to US15/482,268 priority patent/US10684713B2/en
Publication of KR20170115630A publication Critical patent/KR20170115630A/ko
Application granted granted Critical
Publication of KR102542844B1 publication Critical patent/KR102542844B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads

Abstract

기판, 상기 기판 상에 배치된 터치 전극, 상기 터치 전극에 연결된 라우팅 배선, 상기 터치 전극 상에 배치된 광차단막, 상기 광차단막 상에 배치된 반도체층, 상기 반도체층 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극, 및 상기 소스 전극 및 드레인 전극 상에 배치된 게이트 전극을 포함하는 표시 장치를 제공한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 마스크 수를 저감시킬 수 있는 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 발광 방식에 따라 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 플라즈마 표시 장치(plasma display panel, PDP) 및 전기 영동 표시 장치(electrophoretic display) 등으로 분류된다.
액정 표시 장치는 전극이 형성되어 있는 두 장의 기판과 상기 기판 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다. 액정 표시 장치는 액정층을 균일하게 제어하기 위하여 액정 분자들을 배향시킬 수 있는 배향막을 포함한다.
PLS(Plane to Line Switching) 모드 액정 표시 장치는 광시야각을 구현하기 위하여 화소 전극 및 공통 전극을 하나의 기판에 형성한 액정 표시 장치이다.
최근 네로우 베젤을 구현하고, 컨택홀을 통한 정전기 유입을 방지하기 위한 목적으로 종래 브릿지 전극으로 구현하던 패드부를 수직 선상에서 오버랩되는 단일 컨택(direct contact) 구조로 형성하고 있다. 또한, 표시 장치 내에 터치 센서를 내장시켜 센싱 전극으로 활용하는 인셀(In-Cell) 터치 타입의 표시 장치가 많이 활용되고 있다.
다만, 이러한 단일 컨택 구조, 및 인셀 터치 구조를 갖는 표시 장치를 구현하기 위해서는 추가 공정을 필요로 하고 이에 따라 제조 비용 및 제조에 소요되는 시간이 길어지는 단점이 있다.
이에 본 발명에서는 단일 컨택 구조, 및 인셀 터치 구조를 모두 포함하면서도 마스크 수를 저감시킬 수 있는 표시 장치 제조 방법, 상기 제조 방법에 의해 제조된 표시 장치를 제공하고자 한다.
기판, 상기 기판 상에 배치된 터치 전극, 상기 터치 전극에 연결된 라우팅 배선, 상기 터치 전극 상에 배치된 광차단막, 상기 광차단막 상에 배치된 반도체층, 상기 반도체층 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극, 및 상기 소스 전극 및 드레인 전극 상에 배치된 게이트 전극을 포함하는 표시 장치를 제공한다.
상기 표시 장치는 상기 드레인 전극에 연결된 제1 전기장 생성 전극, 및 상기 제1 전기장 생성 전극과 절연되어 배치된 제2 전기장 생성 전극을 더 포함할 수 있다.
상기 표시 장치는 상기 게이트 전극 하부에 배치되며, 상기 제1 전기장 생성 전극과 동일한 물질로 이루어진 하부 배선을 더 포함할 수 있다.
상기 게이트 전극은 상기 하부 배선과 직접 접촉할 수 있다.
상기 소스 전극 및 상기 드레인 전극 상에 배치된 유기막을 더 포함할 수 있다.
상기 유기막은 상기 소스 전극 및 상기 드레인 전극 사이의 채널 영역에 배치되지 않을 수 있다.
상기 유기막은 상기 드레인 전극 및 상기 제1 전기장 생성 전극 사이의 연결 영역에 배치되지 않을 수 있다.
상기 라우팅 배선 및 상기 광차단막은 동일한 물질을 포함할 수 있다.
상기 터치 전극은 상기 광차단막과 직접 접촉할 수 있다.
상기 제1 전기장 생성 전극은 면 전극일 수 있다.
상기 제2 전기장 생성 전극은 줄기부 및 상기 줄기부로부터 경사지게 연장된 가지부들을 포함할 수 있다.
기판 상에 터치 전극을 형성하는 단계, 상기 터치 전극에 연결된 라우팅 배선을 형성하는 단계, 상기 터치 전극 상에 광차단막을 형성하는 단계, 상기 광차단막 상에 반도체층을 형성하는 단계, 상기 반도체층 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 상에 유기막을 형성하는 단계, 및 상기 소스 전극 및 상기 드레인 전극 상에 게이트 전극을 형성하는 단계를 포함하는 표시 장치 제조 방법을 제공한다.
상기 표시 장치 제조 방법은 상기 드레인 전극에 연결된 제1 전기장 생성 전극을 형성하는 단계, 및 상기 제1 전기장 생성 전극과 절연되어 배치된 제2 전기장 생성 전극을 형성하는 단계를 더 포함할 수 있다.
상기 터치 전극, 상기 라우팅 배선, 및 상기 광차단막을 형성하는 단계는, 상기 기판 상에 터치 전극 형성용 물질과 라우팅 배선 및 광차단막 형성용 물질을 순차적으로 도포하는 단계, 상기 라우팅 배선 및 광차단막 형성용 물질 상에 감광성 조성물을 도포하는 단계, 상기 감광성 조성물 상에 투광부, 반투광부, 및 차광부를 포함하는 마스크를 배치하고, 광을 조사하는 노광 단계, 상기 노광된 감광성 조성물을 현상하는 단계, 상기 현상된 감광성 조성물을 이용하여 상기 터치 전극 형성용 물질과 상기 라우팅 배선 및 광차단막 형성용 물질을 식각하는 단계, 상기 현상된 감광성 조성물을 에이싱하는 단계, 및 상기 에이싱된 감광성 조성물을 이용하여 상기 라우팅 배선 및 광차단막 형성용 물질을 식각하는 단계를 포함할 수 있다.
상기 유기막을 형성하는 단계는, 상기 소스 전극 및 상기 드레인 전극 상에 유기막 형성용 물질을 도포하는 단계, 상기 유기막 형성용 물질 상에 투광부, 반투광부, 및 차광부를 포함하는 마스크를 배치하고, 광을 조사하는 노광 단계, 상기 노광된 유기막 형성용 물질을 현상하는 단계, 상기 현상된 유기막 형성용 물질을 이용하여 상기 드레인 전극을 노출시키는 단계, 상기 현상된 유기막 형성용 물질을 에이싱하여 상기 소스 전극 및 상기 드레인 전극 사이의 채널 영역에 상기 유기막 형성용 물질이 잔존하지 않도록 하는 단계를 포함할 수 있다.
상기 게이트 전극 및 상기 제1 전기장 생성 전극을 형성하는 단계는, 상기 상기 소스 전극 및 상기 드레인 전극 상에 제1 전기장 생성 전극 형성용 물질과 게이트 전극 형성용 물질을 순차적으로 도포하는 단계, 상기 게이트 전극 형성용 물질 상에 감광성 조성물을 도포하는 단계, 상기 감광성 조성물 상에 투광부, 반투광부, 및 차광부를 포함하는 마스크를 배치하고, 광을 조사하는 노광 단계, 상기 노광된 감광성 조성물을 현상하는 단계, 상기 현상된 감광성 조성물을 이용하여 상기 제1 전기장 생성 전극 형성용 물질과 상기 게이트 전극 형성용 물질을 식각하는 단계, 상기 현상된 감광성 조성물을 에이싱하는 단계, 및 상기 에이싱된 감광성 조성물을 이용하여 상기 게이트 전극 형성용 물질을 식각하는 단계를 포함할 수 있다.
본 발명에 따른 표시 장치 및 이의 제조 방법은 마스크 수를 저감시켜, 공정을 단순화 할 수 있고, 제조 비용을 절감시킬 수 있다.
도 1a은 본 발명의 일실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1b는 본 발명의 다른 일실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 도 1a의 "A" 영역을 확대한 부분 확대도이다.
도 3은 도 2의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'을 따라 절단한 단면도이다.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 표시 장치 제조 방법을 설명하기 위한 평면도이다.
도 5a 내지 도 5p는 본 발명의 일실시예에 따른 표시 장치 제조 방법을 설명하기 위한 단면도이다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 다양한 변경이 가능하고, 여러 가지 형태로 실시될 수 있는 바, 특정의 실시예만을 도면에 예시하고 본문은 이를 주로 설명한다. 그렇다고 하여 본 발명의 범위가 상기 특정한 실시예로 한정되는 것은 아니다. 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 또는 대체물은 본 발명의 범위에 포함되는 것으로 이해되어야 한다.
도면에서, 각 구성요소와 그 형상 등이 간략하게 그려지거나 또는 과장되어 그려지기도 하며, 실제 제품에 있는 구성요소가 표현되지 않고 생략되기도 한다. 따라서, 도면은 발명의 이해를 돕기 위한 것으로 해석되어야 한다. 또한, 동일한 기능을 하는 구성요소는 동일한 부호로 표시된다.
어떤 층이나 구성요소가 다른 층이나 구성요소의 '상'에 있다 라고 기재되는 것은 어떤 층이나 구성요소가 다른 층이나 구성요소와 직접 접촉하여 배치된 경우뿐만 아니라, 그 사이에 제3의 층이 개재되어 배치된 경우까지 모두 포함하는 의미이다.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 구성요소를 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.
본 발명을 명확하게 설명하기 위해 설명과 관계없는 부분은 도면에서 생략되었으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호가 붙여진다.
본 발명의 일실시예에 따른 표시 장치는 액정 표시 장치인 것을 전제로 설명한다. 다만, 본 발명의 적용 범위가 액정 표시 장치에 한정되는 것은 아니며, 예를 들어 본 발명은 유기 발광 표시 장치에도 적용될 수 있다.
도 1a는 본 발명의 일실시예에 따른 표시 장치의 개략적인 평면도이고, 도 1b는 본 발명의 다른 일실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1a을 참조하면, 본 발명의 일실시예에 따른 표시 장치는 매트릭스 형태로 배치된 복수의 터치 전극들(TX11~TXnm)과 복수의 터치 전극들(TX11~TXnm) 각각에 연결된 복수의 라우팅 배선들(TW11~TWnm)이 배치되는 표시부(DA)와 터치 센싱 IC(10)가 배치되는 비표시부(NDA)를 포함한다.
터치 센싱 IC(10)는 복수의 터치 전극들(TXnm)에 터치 구동 전압을 공급한 후, 터치 전후의 터치 전극들(TX11~TXnm)의 정전 용량의 변화를 스캐닝하여 터치가 수행된 위치를 결정한다.
도 1b를 참조하면, 본 발명의 다른 일실시예에 따른 표시 장치는 일방향으로 배열되는 복수의 제1 터치 전극들(TX11~TX41, TX12~TX42, TX13~TX43, TX14~TX44), 복수의 제1 터치 전극들(TX11~TX41, TX12~TX42, TX13~TX43, TX14~TX44) 각각에 연결된 복수의 제1 라우팅 배선들(TW11~TW41, TW12~TW42, TW13~TW43, TW14~TW44), 제 1 터치 전극들(TX11~TX41, TX12~TX42, TX13~TX43, TX14~TX44) 사이에 배열된 복수의 제2 터치 전극들(RX1~RX3), 및 복수의 제2 터치 전극들(RX1~RX3)에 연결된 제2 라우팅 배선들(RW1~RW3)을 포함한다.
터치 센싱 IC(10')는 제1 터치 전극들(TX11~TX41, TX12~TX42, TX13~TX43, TX14~TX44)에 순차적으로 터치 구동 전압을 공급한 후, 제2 터치 전극들(RX1~RX3) 사이에 발생하는 터치 전후의 상호 정전 용량의 변화를 스캐닝하여 터치가 수행된 위치를 결정한다.
다만, 상기 두 가지 실시예에 한정되는 것은 아니며, 일반적으로 사용되는 방식의 터치 전극은 본 발명에 사용될 수 있다.
도 2는 도 1a의 "A" 영역을 확대한 부분 확대도이고, 도 3은 도 2의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'을 따라 절단한 단면도이다.
도 1a 내지 도 3을 참조하면, 본 발명의 일실시예에 따른 표시 장치는 표시 기판(100), 대향 기판(200), 및 표시 기판(100)과 대향 기판(200) 사이에 개재된 액정층(300)을 포함한다. 이외에도 본 발명의 일실시예에 따른 표시 장치는 표시 기판(100) 측으로 광을 출력하는 백라이트 유닛(미도시)을 더 포함할 수 있다.
표시 기판(100)은 제1 기판(110), 터치 전극(TX11), 라우팅 배선(TW11), 광차단막(TM), 제1 절연막(IL1), 반도체층(120), 데이터 배선(131, 133, 135, 137), 제2 절연막(IL2), 유기막(140), 제1 전기장 생성 전극(150), 게이트 배선(161, 163, 165), 제3 절연막(IL3), 및 제2 전기장 생성 전극(170) 등을 포함한다.
제1 기판(110)은 플라스틱 기판과 같이 광 투과 특성 및 플렉시블 특성을 갖는 절연 기판일 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 기판(110)은 유리 기판과 같은 하드 기판으로 만들어질 수도 있다.
제1 기판(110)은 터치 전극(TX11)과 터치 전극(TX11)에 연결된 라우팅 배선(TW11)이 배치되는 표시부(DA)와 표시부(DA) 주변의 비표시부(NDA)를 포함한다.
터치 전극(TX11)은 금속 또는 도전성을 갖는 투명 재료를 포함할 수 있다. 이러한 도전성을 갖는 투명 재료로서 투명 전도성 산화물(TCO:Transparent Conductive Oxide)을 사용할 수 있다. 이러한 투명 전도성 산화물(TCO)로는 인듐 주석 산화물(ITO:Indium Tin Oxide), 인듐 아연 산화물(IZO:Indium Zinc Oxide) 및 아연 산화물(ZnO) 등을 사용할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
터치 전극들(TX11)이 배치된 제1 기판(110) 상에 라우팅 배선(TW11) 및 광차단막(TM)이 배치된다.
라우팅 배선(TW11)은 터치 전극(TX11)과 터치 센싱 IC(10)를 연결할 수 있다. 광차단막(TM)은 후술할 소스 전극과 드레인 전극 사이의 채널 영역 하부에 배치되어 백라이트 유닛으로부터 채널 영역으로 유입되는 광을 차단할 수 있다.
광차단막(TM)은 외부로부터 그라운드 전압을 인가 받거나, 스토리지 전압을 인가 받을 수 있다. 또한, 광차단막(TM)은 외부로부터 전압을 인가 받지 않고 플로팅될 수도 있다.
광차단막(TM)은 광을 흡수하고 차단할 수 있는 물질을 포함할 수 있으며, 예를 들어, 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta)으로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다. 본 발명의 일실시예에 따른 표시 장치에서, 라우팅 배선(TW11)과 광차단막(TM)은 동일한 물질로 형성될 수 있다.
라우팅 배선(TW11)과 광차단막(TM)이 배치된 제1 기판(110) 상에 제1 절연막(IL1)이 배치된다. 제1 절연막(IL1)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 제1 절연막(130)은 산화 알루미늄, 산화 티타늄, 산화 탄탈륨 또는 산화 지르코늄을 더 포함할 수 있다.
제1 절연막(IL1) 상에 반도체층(120), 및 데이터 배선(131, 133, 135, 137)이 배치된다. 반도체층(120)과 데이터 배선(131, 133, 135, 137)은 실질적으로 중첩될 수 있다.
반도체층(120)은 a-si 반도체, poly-si 반도체, 또는 산화물 반도체일 수 있으며, 본 발명에서 반도체층(120)은 poly-si 반도체인 것을 전제로 설명한다.
데이터 배선(131, 133, 135, 137)은 일방향으로 연장된 데이터 라인(131), 데이터 라인으로부터 분기된 소스 전극(133), 소스 전극(133)과 이격되어 배치된 드레인 전극(135), 및 후술할 게이트 패드부와 중첩되는 영역에 배치된 패드 전극(137)을 포함한다.
데이터 라인(131)은 데이터 신호를 전송하며, 소스 전극(133)과 드레인 전극(135)는 후술할 게이트 전극(163)과 함께 박막 트랜지스터의 삼단자를 구성한다.
데이터 배선(131, 133, 135, 137)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다.
또한, 데이터 배선(131, 133, 135, 137)은 물리적 성질이 다른 두 개 이상의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 예를 들어, 다중막 구조 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(low resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어질 수 있으며, 다른 한 도전막은, ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어질 수 있다.
이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막, 알루미늄 하부막과 몰리브덴 상부막 및 티타늄 하부막과 구리 상부막 등을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 데이터 배선(131, 133, 135, 137)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
반도체층(120)과 데이터 배선(131, 133, 135, 137)은 동일한 공정으로 동시에 만들어 질 수 있다.
반도체층(120)과 데이터 배선(131, 133, 135, 137)이 배치된 제1 기판(110) 상에 제2 절연막(IL2)이 배치된다.
제2 절연막(IL2)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 제2 절연막(IL2)은 산화 알루미늄, 산화 티타늄, 산화 탄탈륨 또는 산화 지르코늄을 더 포함할 수 있다.
제2 절연막(IL2) 상에 유기막(140)이 배치된다. 유기막(140)은 1.0㎛ 내지 3.5㎛의 두께를 가질 수 있다.
본 발명의 일실시예에 따른 유기막(140)은 소스 전극(133) 및 드레인 전극(135) 사이의 채널 영역에 배치되지 않으며, 또한, 드레인 전극(135)과 후술할 제1 전기장 생성 전극의 연결 영역에 배치되지 않는다. 마찬가지로, 유기막(140)은 패드 전극(137)과 후술할 게이트 패드부(165)의 연결 영역에 배치되지 않는다.
유기막(140) 상에 제1 전기장 생성 전극(150)이 배치된다. 제 1 전기장 생성 전극(150)은 제2 절연막(IL2)을 관통하여 드레인 전극(135)과 연결된다.
본 발명의 일실시예에서, 제 1 전기장 생성 전극(150)은 면 전극일 수 있다. 또한, 제 1 전기장 생성 전극(150)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체로 이루어질 수 있다.
이어서, 게이트 배선(161, 163, 165)이 배치된다. 게이트 배선(161)은 게이트 신호를 인가하는 게이트 라인(161), 게이트 라인(161)으로부터 분기되어 소스 전극(133) 및 드레인 전극(135) 사이의 채널 영역과 중첩되는 게이트 전극(163), 및 게이트 라인(161)과 게이트 IC(미도시)를 연결하는 게이트 패드부(165)를 포함한다.
게이트 패드부(165)는 제2 절연막(IL2)을 관통하여 패드 전극(137)과 전기적으로 연결된다.
게이트 배선(161, 163, 165)은 전술할 데이터 배선(131, 133, 135, 137)과 동일한 물질을 포함할 수 있다. 또한, 게이트 배선(161, 163, 165) 하부에 전술한 제1 전기장 생성 전극(150)과 동일한 물질로 이루어진 하부 배선(155)이 배치될 수 있다. 즉, 게이트 배선(161, 163, 165)과 하부 배선(155)은 실질적으로 동일한 형태를 가질 수 있으며, 직접 접촉한다.
제1 전기장 생성 전극(150)과 게이트 배선(161, 163, 165)이 배치된 제1 기판(110) 상에 제3 절연막(IL3)이 배치된다.
제3 절연막(IL3)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 제1 절연막(130)은 산화 알루미늄, 산화 티타늄, 산화 탄탈륨 또는 산화 지르코늄을 더 포함할 수 있다.
제3 절연막(IL3) 상에 제1 전기장 생성 전극(150)과 중첩되게 제2 전기장 생성 전극(170)이 배치된다. 본 발명의 일실시예에 따른 표시 장치에서, 제2 전기장 생성 전극(170)은 줄기부 및 줄기부로터 경사지게 연장된 가지부들을 포함하는 형태를 가질 수 있으며, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체로 이루어질 수 있다.
대향 기판(200)은 제2 기판(210), 차광 부재(220), 색 필터(230), 및 덮개막(240) 등을 포함한다.
제 2 기판(210)은 소다 석회 유리(soda lime glass) 또는 보로 실리케이트 유리 등과 같은 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판이다.
제 2 기판(210) 상에 차광 부재(light blocking member)(220) 및 색 필터(230)가 배치된다.
차광 부재(220)는 빛이 투과하는 개구 영역을 정의한다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 불리어지며, 화소 영역을 정의한다. 차광 부재(220)는 크롬산화물(CrOx)과 같은 금속 또는 불투명 유기막 재료 등을 포함할 수 있다.
색 필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 색 필터(230)는 적색, 녹색, 청색, 원청색(cyan), 원적색(magenta), 원황색(yellow), 및 백색(white) 중 어느 하나일 수 있다. 적색, 녹색, 및 청색, 또는 원청색(cyan), 원적색(magenta), 및 원황색(yellow)과 같은 3개의 기본색이 색을 형성하기 위한 기본 화소군으로 구성될 수 있다.
차광 부재(220) 및 색 필터(230) 상에 덮개막(240)이 배치된다. 덮개막(240)은 차광 부재(220) 및 색 필터(230) 등의 하부층 굴곡 표면을 평탄화하거나 하부층으로부터 불순물의 용출을 방지한다
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 표시 장치 제조 방법을 설명하기 위한 평면도이고, 도 5a 내지 도 5p는 본 발명의 일실시예에 따른 표시 장치 제조 방법을 설명하기 위한 단면도이다.
본 발명의 일실시예에 따른 표시 장치는 제1 기판(110) 상에 터치 전극(TX11)을 형성하는 단계, 터치 전극(TX11)에 연결된 라우팅 배선(TW11)을 형성하는 단계, 터치 전극(TX11) 상에 광차단막(TM)을 형성하는 단계, 광차단막(TM) 상에 반도체층(120)을 형성하는 단계, 반도체층(120) 상에 서로 이격되어 배치된 소스 전극(133) 및 드레인 전극(135)을 형성하는 단계, 소스 전극(133) 및 드레인 전극(135) 상에 유기막(140)을 형성하는 단계, 및 소스 전극(133) 및 드레인 전극(135) 상에 게이트 전극(163)을 형성하는 단계를 포함한다.
또한, 드레인 전극(135)에 연결된 제1 전기장 생성 전극(150)을 형성하는 단계, 및 제1 전기장 생성 전극(150)과 절연되어 배치된 제2 전기장 생성 전극(170)을 형성하는 단계를 더 포함할 수 있다.
도 4a 및 도 5a 내지 도 5e를 참조하여, 제1 기판(110) 상에 터치 전극(TX11), 라우팅 배선(TW11), 및 광차단막(TM)을 형성하는 방법을 설명한다.
도 4a 및 도 5a를 참조하면, 제1 기판(110) 상에 터치 전극 형성용 물질(TXa), 및 라우팅 배선과 광차단막 형성용 물질(Ta)을 순차적으로 도포한다. 본 발명의 일실시예에서, 라우팅 배선(TW11)과 광차단막(TM)은 동일한 물질로 형성되는 것을 전제로 설명한다.
터치 전극 형성용 물질(TXa)은 예를 들어, 인듐 주석 산화물(ITO:Indium Tin Oxide), 인듐 아연 산화물(IZO:Indium Zinc Oxide) 및 아연 산화물(ZnO) 등을 사용할 수 있다.
라우팅 배선과 광차단막 형성용 물질(Ta)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta)으로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다.
터치 전극 형성용 물질(TXa), 및 라우팅 배선과 광차단막 형성용 물질(Ta)은 이온 빔 증착 공정, 스핀 코팅 공정, 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 진공 증착 공정 중 어느 하나의 방법을 이용하여 형성할 수 있다.
이어서, 라우팅 배선과 광차단막 형성용 물질(Ta) 상에 감광성 조성물(PR)이 도포된다. 감광성 조성물(PR)은 포지티브 타입 또는 네가티브 타입의 감광성 수지 조성물일 수 있다. 이하에서, 감광성 조성물(PR)은 노광 영역이 현상되고, 비노광 영역이 잔존하는 포지티브 타입 감광성 조성물인 것을 전제로 설명한다.
감광성 조성물(PR)은 바인더 수지, 중합성 모노머, 중합성 올리고머, 안료, 분산제, 광 개시제를 포함할 수 있다. 안료로 검은색 안료 또는 블랙 수지(black resin) 등이 사용된다.
이어서, 감광성 조성물(PR)과 이격되어 감광성 조성물(PR) 상에 마스크(500)가 배치되고, 마스크(500)를 통해 감광성 조성물(PR)에 광이 조사되어 노광이 이루어진다. 마스크(500)는 투광부(510), 차광부(520), 및 반투광부(530)와 같이 서로 다른 광투과도를 갖는 3톤(tone) 마스크이다. 다른 실시예에서, 마스크(500)는 반투광부(530) 대신에 슬릿부를 가질 수 있다.
투광부(510)는 95% 이상의 광투과도를 가질 수 있고, 차광부(520)는 5% 이하의 광투과도를 가질 수 있고, 반투광부(530)는 15% 내지 20%의 광투과도를 가질 수 있다.
투광부(510)는 터치 전극(TX11)이 형성되지 않는 영역, 예를 들어 비표시부(NDA) 상부에 위치하고, 차광부(520)는 라우팅 배선(TW11) 및 광차단막(TM)이 형성되는 영역 상부에 위치하고, 반투광부(530)는 터치 전극(TX11)만 형성되는 영역 상부에 위치한다.
도 4a 및 도 5b를 참조하면, 투광부(510) 하부에 배치된 감광성 조성물(PR)은 완전히 제거되고, 차광부(520) 하부에 배치된 감광성 조성물(PR)은 그대로 현상되고 경화되어 제1 식각 방지층(PR1)이 형성된다.
반투광부(530) 하부에 배치된 감광성 조성물(PR)은 일부 제거되고, 나머지는 현상되고 경화되어 제2 식각 방지층(PR2)이 형성된다. 따라서, 제1 식각 방지층(PR1)은 제2 식각 방지층(PR2)보다 큰 두께를 가질 수 있다. 제1 식각 방지층(PR1) 및 제2 식각 방지층(PR2)에 의해 라우팅 배선과 광차단막 형성용 물질(Ta)의 일부가 노출된다.
도 4a 및 도 5c를 참조하면, 노출된 라우팅 배선과 광차단막 형성용 물질(Ta)을 식각하고, 이어서, 노출된 터치 전극 형성용 물질(TXa)을 식각한다. 라우팅 배선과 광차단막 형성용 물질(Ta)과 터치 전극 형성용 물질(TXa)은 습식 식각(wet etch)을 이용하여 식각할 수 있다. 이어서, 제1 식각 방지층(PR1)과 제2 식각 방지층(PR2)을 에이싱(ashing)한다.
도 4a 및 도 5d를 참조하면, 제1 식각 방지층(PR1)은 일부 제거되어 잔류 식각 방지층(PR1')이 형성된다. 제2 식각 방지층(PR2)은 전부 제거되어 라우팅 배선(TW11) 및 광차단막(TM) 형성 영역을 제외한 영역의 라우팅 배선과 광차단막 형성용 물질(Ta)이 노출된다.
도 4a 및 도 5e를 참조하면, 노출된 라우팅 배선과 광차단막 형성용 물질(Ta)을 식각하여 라우팅 배선(TW11) 및 광차단막(TM)을 형성한다.
도 4b 및 도 5f를 참조하면, 터치 전극(TX11), 라우팅 배선(TW11) 및 광차단막(TM)이 형성된 제1 기판(110) 상에 제1 절연막(IL1)이 도포되고, 반도체층(120), 및 데이터 배선(131, 133, 135, 137)이 형성된다. 반도체층(120), 및 데이터 배선(131, 133, 135, 137)은 3톤(tone) 마스크를 이용하여 동일한 공정으로 동시에 형성될 수 있다. 이어서, 반도체층(120), 및 데이터 배선(131, 133, 135, 137)이 형성된 제1 기판(110) 상에 제2 절연막(IL2)이 도포된다.
도 4c, 및 도 5g 내지 도 5j를 참조하여, 제2 절연막(IL2) 상에 유기막(140)을 형성하는 단계를 설명한다.
도 4c 및 도 5g를 참조하면, 제2 절연막(IL2) 상에 유기막 형성용 물질(140a)이 도포된다. 이어서, 유기막 형성용 물질(140a)과 이격되어 마스크(600)가 배치되고, 마스크(600)를 통해 유기막 형성용 물질(140a)에 광이 조사되어 노광이 이루어진다. 마스크(600)는 투광부(610), 차광부(620), 및 반투광부(630)와 같이 서로 다른 광투과도를 갖는 3톤(tone) 마스크이다.
투광부(610)는 드레인 전극(135)의 상부 및 패드 전극(137) 상부에 위치하고, 반투광부(630)는 채널 영역 상부에 위치하고, 차광부(620)는 나머지 영역 상부에 위치한다.
도 4c 및 도 5h를 참조하면, 투광부(610) 하부에 배치된 유기막 형성용 물질(140a)은 완전히 제거되고, 차광부(620) 하부에 배치된 유기막 형성용 물질(140a)은 그대로 경화되어 제1 유기막(141)이 형성된다. 반투광부(630) 하부에 배치된 유기막 형성용 물질(140a)은 일부 제거되고, 나머지는 현상되고 경화되어 제2 유기막(142)이 형성된다. 제1 유기막(141)은 제2 유기막(142) 보다 큰 두께를 가질 수 있다.
도 4c 및 도 5i를 참조하면, 노출된 제2 절연막(IL2)을 식각한다. 제2 절연막(IL2)은 건식 식각(dry etch)을 이용하여 식각할 수 있다. 이어서, 제1 유기막(141) 및 제2 유기막(142)을 에이싱한다.
도 4c 및 도 5j를 참조하면, 제1 유기막(141)은 일부 제거되어 유기막(140)을 형성하고, 제2 유기막(142)은 전부 제거된다. 즉, 유기막 형성용 물질(140a)은 드레인 전극(135)의 상부, 패드 전극(137) 상부, 및 채널 영역 상부에 잔존하지 않게 된다.
도 4d 및 도 5k 내지 5o을 참조하여, 제1 전기장 생성 전극 및 게이트 배선을 형성하는 방법을 설명한다.
도 4d 및 도 5k를 참조하면, 유기막(140)이 형성된 제1 기판(110) 상에 제1 전기장 생성 전극 형성용 물질(150a), 게이트 배선 형성용 물질(160a), 및 감광성 조성물(PR)이 순차적으로 도포한다.
제1 전기장 생성 전극 형성용 물질(150a)은 예를 들어, 인듐 주석 산화물(ITO:Indium Tin Oxide), 인듐 아연 산화물(IZO:Indium Zinc Oxide) 및 아연 산화물(ZnO) 등을 사용할 수 있다.
게이트 배선 형성용 물질(160a)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다.
이어서, 감광성 조성물(PR)과 이격되어 감광성 조성물(PR) 상에 마스크(700)가 배치되고, 마스크(700)를 통해 감광성 조성물(PR)에 광이 조사되어 노광이 이루어진다. 마스크(700)는 투광부(710), 차광부(720), 및 반투광부(730)와 같이 서로 다른 광투과도를 갖는 3톤(tone) 마스크이다.
투광부(710)는 채널 영역과 화소 영역(PA) 사이의 영역 상부에 위치하고, 반투광부(730)는 화소 영역 상부에 위치하고, 차광부(720)는 나머지 영역 상부에 위치한다.
도 4d 및 도 5l을 참조하면, 투광부(710) 하부에 배치된 감광성 조성물(PR)은 완전히 제거되고, 차광부(720) 하부에 배치된 감광성 조성물(PR)은 그대로 현상되고 경화되어 제1 식각 방지층(PR1)이 형성된다.
반투광부(730) 하부에 배치된 감광성 조성물(PR)은 일부 제거되고, 나머지는 현상되고 경화되어 제2 식각 방지층(PR2)이 형성된다. 따라서, 제1 식각 방지층(PR1)은 제2 식각 방지층(PR2)보다 큰 두께를 가질 수 있다. 제1 식각 방지층(PR1) 및 제2 식각 방지층(PR2)에 의해 게이트 배선 형성용 물질(160a)의 일부가 노출된다.
도 4d 및 도 5m를 참조하면, 노출된 게이트 배선 형성용 물질(160a)을 식각하고, 이어서, 노출된 제1 전기장 생성 전극 형성용 물질(150a)을 식각한다. 게이트 배선 형성용 물질(160a)과 제 1 전기장 생성 전극 형성용 물질(150a)은 습식 식각(wet etch)을 이용하여 식각할 수 있다. 이어서, 제1 식각 방지층(PR1)과 제2 식각 방지층(PR2)을 에이싱(ashing)한다.
도 4d 및 도 5n을 참조하면, 제1 식각 방지층(PR1)은 일부 제거되어 잔류 식각 방지층(PR1')이 형성된다. 제2 식각 방지층(PR2)은 전부 제거되어 화소 영역(PA) 상의 게이트 배선 형성용 물질(160a)이 노출된다.
도 4d 및 도 5o를 참조하면, 노출된 게이트 배선 형성용 물질(160a)을 식각하여 제1 전기장 생성 전극(150)을 형성한다. 제1 전기장 생성 전극 형성용 물질(150a), 및 게이트 배선 형성용 물질(160a)이 순차적으로 도포되기 때문에, 게이트 배선(161,163,165) 하부에 제1 전기장 생성 전극 형성용 물질(150a)이 배치되며, 직접 접촉하고 있다.
도 5p를 참조하면, 제1 전기장 생성 전극(150), 및 게이트 배선(161, 163, 165)이 형성된 제1 기판(110) 상에 제3 절연막(IL3)이 도포된다. 이어서, 제3 절연막(IL3) 상에 제1 전기장 생성 전극(150)과 중첩되게 제2 전기장 생성 전극(170)이 형성된다.
이와 같이, 본 발명에 따른 표시 장치는 3톤(tone) 마스크를 이용하여 단일 컨택 구조, 및 인셀 터치 구조를 모두 포함하면서도 마스크 수를 저감시킬 수 있다.그 결과, 공정을 단순화 할 수 있고, 제조 비용을 절감시킬 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 일실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 일실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 표시 기판
200: 대향 기판
300: 액정층

Claims (16)

  1. 기판;
    상기 기판 상에 배치된 터치 전극;
    상기 터치 전극에 연결된 라우팅 배선;
    상기 터치 전극 상에 배치된 광차단막;
    상기 광차단막 상에 배치된 반도체층;
    상기 반도체층 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극; 및
    상기 소스 전극 및 드레인 전극 상에 배치된 게이트 전극;을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 드레인 전극에 연결된 제1 전기장 생성 전극; 및
    상기 제1 전기장 생성 전극과 절연되어 배치된 제2 전기장 생성 전극;을 더 포함하는 표시 장치.
  3. 제2 항에 있어서, 상기 게이트 전극 하부에 배치되며, 상기 제1 전기장 생성 전극과 동일한 물질로 이루어진 하부 배선을 더 포함하는 표시 장치.
  4. 제3 항에 있어서, 상기 게이트 전극은 상기 하부 배선과 직접 접촉하는 표시 장치.
  5. 제2 항에 있어서, 상기 소스 전극 및 상기 드레인 전극 상에 배치된 유기막을 더 포함하는 표시 장치.
  6. 제5 항에 있어서, 상기 유기막은 상기 소스 전극 및 상기 드레인 전극 사이의 채널 영역에 배치되지 않는 표시 장치.
  7. 제5 항에 있어서, 상기 유기막은 상기 드레인 전극 및 상기 제1 전기장 생성 전극 사이의 연결 영역에 배치되지 않는 표시 장치.
  8. 제1 항에 있어서, 상기 라우팅 배선 및 상기 광차단막은 동일한 물질을 포함하는 표시 장치.
  9. 제1 항에 있어서, 상기 터치 전극은 상기 광차단막과 직접 접촉하는 표시 장치.
  10. 제2 항에 있어서, 상기 제1 전기장 생성 전극은 면 전극인 표시 장치.
  11. 제2 항에 있어서, 상기 제2 전기장 생성 전극은 줄기부 및 상기 줄기부로부터 경사지게 연장된 가지부들을 포함하는 표시 장치.
  12. 기판 상에 터치 전극을 형성하는 단계;
    상기 터치 전극에 연결된 라우팅 배선을 형성하는 단계;
    상기 터치 전극 상에 광차단막을 형성하는 단계;
    상기 광차단막 상에 반도체층을 형성하는 단계;
    상기 반도체층 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 상기 드레인 전극 상에 유기막을 형성하는 단계 및
    상기 소스 전극 및 상기 드레인 전극 상에 게이트 전극을 형성하는 단계;를 포함하는 표시 장치 제조 방법.
  13. 제12 항에 있어서,
    상기 드레인 전극에 연결된 제1 전기장 생성 전극을 형성하는 단계; 및
    상기 제1 전기장 생성 전극과 절연되어 배치된 제2 전기장 생성 전극을 형성하는 단계;를 더 포함하는 표시 장치 제조 방법.
  14. 제12 항에 있어서, 상기 터치 전극, 상기 라우팅 배선, 및 상기 광차단막을 형성하는 단계는,
    상기 기판 상에 터치 전극 형성용 물질과 라우팅 배선 및 광차단막 형성용 물질을 순차적으로 도포하는 단계;
    상기 라우팅 배선 및 광차단막 형성용 물질 상에 감광성 조성물을 도포하는 단계;
    상기 감광성 조성물 상에 투광부, 반투광부, 및 차광부를 포함하는 마스크를 배치하고, 광을 조사하는 노광 단계;
    상기 노광된 감광성 조성물을 현상하는 단계;
    상기 현상된 감광성 조성물을 이용하여 상기 터치 전극 형성용 물질과 상기 라우팅 배선 및 광차단막 형성용 물질을 식각하는 단계;
    상기 현상된 감광성 조성물을 에이싱하는 단계; 및
    상기 에이싱된 감광성 조성물을 이용하여 상기 라우팅 배선 및 광차단막 형성용 물질을 식각하는 단계;를 포함하는 표시 장치 제조 방법.
  15. 제14 항에 있어서, 상기 유기막을 형성하는 단계는,
    상기 소스 전극 및 상기 드레인 전극 상에 유기막 형성용 물질을 도포하는 단계;
    상기 유기막 형성용 물질 상에 투광부, 반투광부, 및 차광부를 포함하는 마스크를 배치하고, 광을 조사하는 노광 단계;
    상기 노광된 유기막 형성용 물질을 현상하는 단계;
    상기 현상된 유기막 형성용 물질을 이용하여 상기 드레인 전극을 노출시키는 단계;
    상기 현상된 유기막 형성용 물질을 에이싱하여 상기 소스 전극 및 상기 드레인 전극 사이의 채널 영역에 상기 유기막 형성용 물질이 잔존하지 않도록 하는 단계;를 포함하는 표시 장치 제조 방법.
  16. 제13 항에 있어서, 상기 게이트 전극 및 상기 제1 전기장 생성 전극을 형성하는 단계는,
    상기 상기 소스 전극 및 상기 드레인 전극 상에 제1 전기장 생성 전극 형성용 물질과 게이트 전극 형성용 물질을 순차적으로 도포하는 단계;
    상기 게이트 전극 형성용 물질 상에 감광성 조성물을 도포하는 단계;
    상기 감광성 조성물 상에 투광부, 반투광부, 및 차광부를 포함하는 마스크를 배치하고, 광을 조사하는 노광 단계;
    상기 노광된 감광성 조성물을 현상하는 단계;
    상기 현상된 감광성 조성물을 이용하여 상기 제1 전기장 생성 전극 형성용 물질과 상기 게이트 전극 형성용 물질을 식각하는 단계;
    상기 현상된 감광성 조성물을 에이싱하는 단계; 및
    상기 에이싱된 감광성 조성물을 이용하여 상기 게이트 전극 형성용 물질을 식각하는 단계;를 포함하는 표시 장치 제조 방법.
KR1020160042622A 2016-04-07 2016-04-07 표시 장치 및 이의 제조 방법 KR102542844B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160042622A KR102542844B1 (ko) 2016-04-07 2016-04-07 표시 장치 및 이의 제조 방법
US15/482,268 US10684713B2 (en) 2016-04-07 2017-04-07 Display device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160042622A KR102542844B1 (ko) 2016-04-07 2016-04-07 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170115630A KR20170115630A (ko) 2017-10-18
KR102542844B1 true KR102542844B1 (ko) 2023-06-12

Family

ID=59998152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160042622A KR102542844B1 (ko) 2016-04-07 2016-04-07 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US10684713B2 (ko)
KR (1) KR102542844B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102363844B1 (ko) * 2017-07-14 2022-02-16 엘지디스플레이 주식회사 터치 센서를 가지는 표시 장치
CN108062915B (zh) * 2018-01-11 2019-10-22 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示面板、触控显示装置
US10971530B2 (en) * 2018-04-20 2021-04-06 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for a TFT array substrate and TFT array substrate
CN113448452B (zh) * 2020-03-27 2023-03-03 华为技术有限公司 一种有机发光触控显示面板及显示装置
KR20230103523A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 투명 터치 표시 장치
KR20230103388A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 투명 터치 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150070285A1 (en) 2013-09-06 2015-03-12 Shenzhen China Star Optoelectronics Technology Co. Ltd. In-cell touch panel and liquid crystal device
US20160048241A1 (en) 2014-05-30 2016-02-18 Boe Technology Group Co., Ltd. In-cell touch panel and display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669270B1 (ko) * 2003-08-25 2007-01-16 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치 및 광전 변환 소자
KR101254695B1 (ko) 2006-05-10 2013-04-23 삼성디스플레이 주식회사 터치 스크린 내장형 액정표시패널 및 이를 포함한액정표시장치
KR101513440B1 (ko) 2008-12-01 2015-04-22 삼성디스플레이 주식회사 터치 스크린 표시 장치 및 그 제조 방법
KR101273239B1 (ko) * 2010-09-20 2013-06-11 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101381815B1 (ko) 2010-09-29 2014-04-07 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조방법
KR101524449B1 (ko) * 2011-12-22 2015-06-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US8987047B2 (en) * 2012-04-02 2015-03-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
KR101936773B1 (ko) 2012-07-03 2019-01-09 엘지디스플레이 주식회사 액정 디스플레이 장치의 제조방법
KR20140008562A (ko) * 2012-07-05 2014-01-22 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법
KR101992899B1 (ko) * 2012-12-17 2019-06-25 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 다이오드 표시 장치 및 이의 제조 방법
KR102132631B1 (ko) * 2013-11-19 2020-07-13 엘지디스플레이 주식회사 터치 스크린이 내장된 액정표시장치
KR102429378B1 (ko) 2014-05-13 2022-08-05 엘지디스플레이 주식회사 터치스크린 패널 일체형 표시장치 및 제조방법
CN104020616B (zh) * 2014-06-04 2016-08-24 京东方科技集团股份有限公司 透反式液晶显示装置及其驱动方法
US10067397B2 (en) * 2014-09-03 2018-09-04 Sharp Kabushiki Kaisha Liquid crystal display device
US20170343869A1 (en) * 2014-12-04 2017-11-30 Sharp Kabushiki Kaisha Liquid crystal display device
KR102438247B1 (ko) * 2015-09-07 2022-08-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150070285A1 (en) 2013-09-06 2015-03-12 Shenzhen China Star Optoelectronics Technology Co. Ltd. In-cell touch panel and liquid crystal device
US20160048241A1 (en) 2014-05-30 2016-02-18 Boe Technology Group Co., Ltd. In-cell touch panel and display device

Also Published As

Publication number Publication date
US20170293384A1 (en) 2017-10-12
US10684713B2 (en) 2020-06-16
KR20170115630A (ko) 2017-10-18

Similar Documents

Publication Publication Date Title
KR102542844B1 (ko) 표시 장치 및 이의 제조 방법
KR102299875B1 (ko) 터치 패널, 이의 제조 방법 및 터치 패널 일체형 유기 발광 표시 장치
TWI553520B (zh) 觸控面板及其製造方法
KR102531664B1 (ko) 표시 장치
US20180356925A1 (en) Touch substrate, method for fabricating the same, touch panel
JP2019517009A (ja) アレイ基板、表示装置及び製造方法
KR102570314B1 (ko) 표시 장치 및 이의 제조 방법
JP6448338B2 (ja) タッチパネル構造の製造方法及び表示装置の製造方法
CN102880340B (zh) 一种单层外挂式触摸屏及其制作方法、液晶显示器
KR102490373B1 (ko) 표시 장치 및 이의 제조 방법
US10203578B2 (en) Display panel having higher transmittance and manufacturing method thereof
CN107526224B (zh) 显示装置
KR20160006894A (ko) 표시 기판 및 이의 제조 방법
KR102523971B1 (ko) 표시 장치 및 이의 제조 방법
US11010001B2 (en) Touch substrate, method of manufacturing the same, and touch display device
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
WO2012057027A1 (ja) タッチパネル、表示装置およびタッチパネルの製造方法
WO2013191024A1 (ja) タッチパネル、タッチパネルを備える表示装置及びタッチパネルの製造方法
KR20160128510A (ko) 표시 기판 및 표시 기판의 리페어 방법
US20200321356A1 (en) Array substrate and display device
US9383608B2 (en) Array substrate and manufacturing method thereof
KR102461634B1 (ko) 액정 표시 장치 및 그 제조방법
KR101660914B1 (ko) 플렉서블 표시장치
KR102602162B1 (ko) 표시 장치 및 그 제조 방법
TW202232301A (zh) 觸控感應模組、觸控顯示裝置及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant