KR102542136B1 - W-band amplifier with feedback structure - Google Patents
W-band amplifier with feedback structure Download PDFInfo
- Publication number
- KR102542136B1 KR102542136B1 KR1020210061836A KR20210061836A KR102542136B1 KR 102542136 B1 KR102542136 B1 KR 102542136B1 KR 1020210061836 A KR1020210061836 A KR 1020210061836A KR 20210061836 A KR20210061836 A KR 20210061836A KR 102542136 B1 KR102542136 B1 KR 102542136B1
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- feedback
- circuit
- drain
- gate
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 37
- 239000003990 capacitor Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 25
- 230000003071 parasitic effect Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 12
- 238000004088 simulation Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 210000000883 ear external Anatomy 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 피드백 구조를 포함하는 W-대역 증폭기에 관한 발명이다. 본 발명의 일 실시예에 따른 피드백 구조를 포함하는 W-대역 증폭기는, 직렬로 연결된 적어도 하나 이상의 단위증폭기를 포함하는 전단증폭부; 상기 전단증폭부에 직렬 연결되는 제1 피드백 증폭부; 및 상기 제1 피드백 증폭부에 직렬 연결되는 제2 피드백 증폭부를 포함하되, 상기 단위증폭기는, 트랜지스터(transistor); 상기 트랜지스터의 게이트(gate)와 게이트 전원 사이에 직렬로 연결된 게이트 바이어스회로; 및 상기 트랜지스터의 드레인(drain)과 드레인 전원 사이에 직렬로 연결된 드레인 바이어스회로를 포함하고, 상기 제1 피드백 증폭부는, 상기 단위증폭기의 구조에 상기 게이트 바이어스회로 및 상기 드레인 바이어스회로에 연결되는 제1 피드백(feedback) 회로가 추가된 증폭기를 포함하며, 상기 제2 피드백 증폭부는, 상기 단위증폭기의 구조에 상기 게이트에 연결된 제1 전송선로 및 상기 드레인에 연결된 제2 전송선로에 연결되는 제2 피드백 회로가 추가된 증폭기를 포함할 수 있다. The present invention relates to a W-band amplifier including a feedback structure. A W-band amplifier including a feedback structure according to an embodiment of the present invention includes a front-end amplifier including at least one unit amplifier connected in series; a first feedback amplifier serially connected to the front-end amplifier; and a second feedback amplifier serially connected to the first feedback amplifier, wherein the unit amplifier comprises: a transistor; a gate bias circuit connected in series between a gate of the transistor and a gate power supply; and a drain bias circuit connected in series between a drain of the transistor and a drain power supply, wherein the first feedback amplification unit includes a first feedback amplifier connected to the gate bias circuit and the drain bias circuit in the structure of the unit amplifier. It includes an amplifier to which a feedback circuit is added, and the second feedback amplifier unit includes a second feedback circuit connected to a first transmission line connected to the gate and a second transmission line connected to the drain in the structure of the unit amplifier. may include an amplifier to which is added.
Description
본 발명은 피드백 구조를 포함하는 W-대역 증폭기에 관한 발명이다. 보다 자세하게는, 하나 이상의 증폭기를 직렬로 다단 연결하고 기생커패시터의 효과를 억제하기 위한 피드백 회로를 상기 증폭기에 추가한 MMIC(Monolithic microwave integrated circuit)로 제작된 W-대역 증폭기에 관한 것이다.The present invention relates to a W-band amplifier including a feedback structure. More specifically, it relates to a W-band amplifier manufactured with a monolithic microwave integrated circuit (MMIC) in which one or more amplifiers are connected in multiple stages in series and a feedback circuit for suppressing the effect of a parasitic capacitor is added to the amplifier.
MMIC는 현재 레이더뿐만 아니라 위성통신 및 이동통신의 RF 부품으로 그 사용 영역이 넓어지고 있는 마이크로파시스템의 핵심기술이다. MMIC란 "Monolithic Microwave Integrated Circuits"의 약자이며, 모든 능동소자와 수동소자들이 하나의 기판위에서 다 구현된 회로형태를 지칭하는 말이다. 일반적인 하이브리드 회로에서는 수동소자인 마이크로스트립라인, 커패시터, 인덕터등은 테프론 같은 유전체 기판위에 구현되고 능동소자인 transistor는 반도체 상에 제작되어 surface mount 나 외이어 본딩 등의 방법을 통하여 수동소자와 연결하고 있다. 허나 MMIC에서는 능동소자의 기판으로 사용되는 반도체를 수동소자의 제작에도 그대로 이용하여 별도의 연결수단 없이 한 기판위에 마이크로파 회로 동작에 필요한 모든 RF소자를 구현한다. MMIC is currently a core technology of microwave system whose use area is expanding not only to radar but also to RF parts of satellite communication and mobile communication. MMIC is an abbreviation of "Monolithic Microwave Integrated Circuits", and refers to a circuit type in which all active and passive elements are implemented on one substrate. In a typical hybrid circuit, passive elements such as microstrip lines, capacitors, and inductors are implemented on a dielectric substrate such as Teflon, and active elements, transistors, are fabricated on a semiconductor and connected to passive elements through methods such as surface mount or outer ear bonding. . However, in MMIC, the semiconductor used as the substrate of the active element is used as it is for the manufacture of the passive element, and all RF elements necessary for microwave circuit operation are implemented on one substrate without a separate connection means.
MMIC는 훨씬 얇은 선폭을 이용하며, 선폭과 선 간격의 축소는 칩의 축소로 이어져 일반적인 MMIC 저잡음 증폭기의 크기는 수 ㎜2 정도이고 전력증폭기는 수십 ㎜2 정도에 불과하다. MMIC기술은 평면형 마이크로파 회로의 가용주파수 대역을 밀리미터파 (30㎓ 이상)까지 확장해 놓았으며 밀리미터파에서도 평면구조의 회로가 가능하게 되었다. MMIC uses a much thinner line width, and the reduction in line width and line spacing leads to a smaller chip, so the size of a general MMIC low-noise amplifier is about several mm 2 and power amplifier is only about several tens of mm 2 . MMIC technology has expanded the usable frequency band of planar microwave circuits to millimeter waves (more than 30 GHz), and planar circuits have become possible even in millimeter waves.
MMIC의 단점으로 소자간의 RF 커플링의 증가를 들 수 있다. 칩의 크기가 줄어듦으로써 소자들의 간격이 줄어들게 됨으로 crosstalk, coupling등에 의한 기생효과가 높은 편이다. 이러한 커플링 효과는 기판의 두께, 주파수, 전송선로의 특성 인피던스 등에 따라 달라지므로 이를 감안한 설계를 해야 함으로 설계의 높은 난이도가 요구된다.A disadvantage of MMICs is increased RF coupling between devices. As the size of the chip is reduced, the distance between the elements is reduced, so the parasitic effect due to crosstalk and coupling is high. Since this coupling effect varies depending on the thickness of the board, the frequency, the characteristic impedance of the transmission line, etc., a high degree of difficulty in design is required because the design must take this into consideration.
MMIC로 구현된 증폭기는 이러한 기생효과로 인하여 대역폭이 제한받거나 출력 이득에서 손해를 보는 경우가 발생한다. 종래에 이러한 대역폭을 확장하는 기법 중에는 트랜스포머 피드백(transformer feedback), 달링턴 증폭기(darlington amplifier), 차동 쌍 증폭기(differential pair amplifier), 분산 증폭기(distributed amplifier) 등의 경우 기생커패시터 값을 줄이기 위해 다수의 트랜지스터와 추가적인 회로구성을 통해 구현되므로 회로의 MMIC 면적이 커지게 된다. 이에 제한적인 MMIC 면적에서 구현되기 힘들다는 문제점이 있다.Amplifiers implemented with MMICs are limited in bandwidth or suffer losses in output gain due to these parasitic effects. Among conventional techniques for extending such a bandwidth, transformer feedback, darlington amplifier, differential pair amplifier, distributed amplifier, etc., use a plurality of transistors to reduce parasitic capacitor values. Since it is implemented through an additional circuit configuration, the MMIC area of the circuit increases. Accordingly, there is a problem in that it is difficult to implement in a limited MMIC area.
따라서, MMIC의 제한 면적에서 구현 가능한 대역폭 확장 및 출력 이득 향상을 위한 기술에 대한 필요성이 커지고 있다.Therefore, there is a growing need for a technique for extending bandwidth and improving output gain that can be realized in the limited area of the MMIC.
본 발명이 해결하고자 하는 기술적 과제는 MMIC에서 적은 면적을 차지하는 피드백 구조가 추가됨으로써 W-대역에서 대역폭이 확장되고 출력 이득이 증가한 W-대역 증폭기를 제공하는 것이다.A technical problem to be solved by the present invention is to provide a W-band amplifier in which a bandwidth is extended in the W-band and an output gain is increased by adding a feedback structure occupying a small area in the MMIC.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 피드백 구조를 포함하는 W-대역 증폭기는, 직렬로 연결된 적어도 하나 이상의 단위증폭기를 포함하는 전단증폭부; 상기 전단증폭부에 직렬 연결되는 제1 피드백 증폭부; 및 상기 제1 피드백 증폭부에 직렬 연결되는 제2 피드백 증폭부를 포함하되, 상기 단위증폭기는, 트랜지스터(transistor); 상기 트랜지스터의 게이트(gate)와 게이트 전원 사이에 직렬로 연결된 게이트 바이어스회로; 및 상기 트랜지스터의 드레인(drain)과 드레인 전원 사이에 직렬로 연결된 드레인 바이어스회로를 포함하고, 상기 제1 피드백 증폭부는, 상기 단위증폭기의 구조에 상기 게이트 바이어스회로 및 상기 드레인 바이어스회로에 연결되는 제1 피드백(feedback) 회로가 추가된 증폭기를 포함하며, 상기 제2 피드백 증폭부는, 상기 단위증폭기의 구조에 상기 게이트에 연결된 제1 전송선로 및 상기 드레인에 연결된 제2 전송선로에 연결되는 제2 피드백 회로가 추가된 증폭기를 포함할 수 있다.A W-band amplifier including a feedback structure according to an embodiment of the present invention for achieving the above technical problem includes a front-end amplifier including at least one unit amplifier connected in series; a first feedback amplifier serially connected to the front-end amplifier; and a second feedback amplifier serially connected to the first feedback amplifier, wherein the unit amplifier comprises: a transistor; a gate bias circuit connected in series between a gate of the transistor and a gate power supply; and a drain bias circuit connected in series between a drain of the transistor and a drain power supply, wherein the first feedback amplification unit includes a first feedback amplifier connected to the gate bias circuit and the drain bias circuit in the structure of the unit amplifier. It includes an amplifier to which a feedback circuit is added, and the second feedback amplifier unit includes a second feedback circuit connected to a first transmission line connected to the gate and a second transmission line connected to the drain in the structure of the unit amplifier. may include an amplifier to which is added.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 피드백 구조를 포함하는 W-대역 증폭기는, 직렬로 연결된 적어도 하나 이상의 단위증폭기를 포함하는 전단증폭부; 상기 전단증폭부에 직렬 연결되는 제2 피드백 증폭부; 및 상기 제2 피드백 증폭부에 직렬 연결되는 제1 피드백 증폭부를 포함하되, 상기 단위증폭기는, 트랜지스터(transistor); 상기 트랜지스터의 게이트(gate)와 게이트 전원 사이에 직렬로 연결된 게이트 바이어스회로; 및 상기 트랜지스터의 드레인(drain)과 드레인 전원 사이에 직렬로 연결된 드레인 바이어스회로를 포함하고, 상기 제1 피드백 증폭부는, 상기 단위증폭기의 구조에 상기 게이트 바이어스회로 및 상기 드레인 바이어스회로에 연결되는 제1 피드백(feedback) 회로가 추가된 증폭기를 포함하며, 상기 제2 피드백 증폭부는, 상기 단위증폭기의 구조에 상기 게이트에 연결된 제1 전송선로 및 상기 드레인에 연결된 제2 전송선로에 연결되는 제2 피드백 회로가 추가된 증폭기를 포함할 수 있다.A W-band amplifier including a feedback structure according to another embodiment of the present invention for achieving the above technical problem includes a front-end amplifier including at least one unit amplifier connected in series; a second feedback amplifier serially connected to the front-end amplifier; and a first feedback amplifier serially connected to the second feedback amplifier, wherein the unit amplifier includes: a transistor; a gate bias circuit connected in series between a gate of the transistor and a gate power supply; and a drain bias circuit connected in series between a drain of the transistor and a drain power supply, wherein the first feedback amplification unit includes a first feedback amplifier connected to the gate bias circuit and the drain bias circuit in the structure of the unit amplifier. It includes an amplifier to which a feedback circuit is added, and the second feedback amplifier unit includes a second feedback circuit connected to a first transmission line connected to the gate and a second transmission line connected to the drain in the structure of the unit amplifier. may include an amplifier to which is added.
상기와 같은 본 발명에 따르면, 하나 이상의 증폭기가 직렬로 다단 연결된 W-대역 증폭기에 피드백 회로를 추가함으로써 기생커패시터의 효과를 억제하고 대역폭을 확장하고 출력 이득을 향상시킬 수 있는 효과가 있다.According to the present invention as described above, by adding a feedback circuit to a W-band amplifier in which one or more amplifiers are connected in multiple stages in series, the effect of the parasitic capacitor can be suppressed, the bandwidth can be extended, and the output gain can be improved.
또한, 상기와 같은 본 발명이 따르면, 전력이득을 높여주는 주파수가 다른 두 개의 피드백 회로를 사용함으로써 W-대역(90 내지 110 GHz) 대역에서 평탄한 전력이득 특성을 구현할 수 있는 효과가 있다.In addition, according to the present invention as described above, there is an effect of implementing flat power gain characteristics in the W-band (90 to 110 GHz) band by using two feedback circuits having different frequencies that increase the power gain.
도 1은 일반적인 트랜지스터에서 기생커패시터의 효과를 나타내는 도면이다.
도 2는 트랜지스터에 피드백 회로를 추가하였을 때 효과를 나타내는 도면이다.
도 3은 일반적인 증폭기의 구성을 나타낸 블록도이다.
도 4는 도 3에 도시된 증폭기의 실시예를 나타낸 회로도이다.
도 5는 본 발명의 일 실시예에 따른 제1 피드백 회로를 포함한 제1 피드백 증폭기의 회로도이다.
도 6은 본 발명의 일 실시예에 따른 제2 피드백 회로를 포함한 제2 피드백 증폭기의 회로도이다.
도 7은 도 4 내지 도 6에 도시된 증폭기의 최대가용이득을 비교한 그래프이다.
도 8은 복수의 증폭기가 다단으로 연결된 W-대역 증폭기의 회로도이다.
도 9는 도8에 도시된 W-대역 증폭기의 시뮬레이션 결과값과 실제 회로 측정값을 나타낸 S파라미터 그래프 및 표이다.
도 10은 본 발명의 일 실시예에 따른 피드백 구조를 포함하는 W-대역 증폭기의 회로도이다.
도 11는 본 발명의 일 실시예에 따른 피드백 구조를 포함하는 W-대역 증폭기의 회로도이다.
도 11은 도 10에 도시된 W-대역 증폭기의 시뮬레이션 결과값과 실제 회로 측정값을 나타낸 S파라미터 그래프 및 표이다.
도 12는 본 발명의 일 실시예에 따른 피드백 구조를 포함하는 W-대역 증폭기를 구현한 MMIC 도면이다.1 is a diagram showing the effect of parasitic capacitors in a general transistor.
2 is a diagram illustrating an effect when a feedback circuit is added to a transistor.
3 is a block diagram showing the configuration of a general amplifier.
4 is a circuit diagram showing an embodiment of the amplifier shown in FIG. 3;
5 is a circuit diagram of a first feedback amplifier including a first feedback circuit according to an embodiment of the present invention.
6 is a circuit diagram of a second feedback amplifier including a second feedback circuit according to an embodiment of the present invention.
7 is a graph comparing maximum available gains of the amplifiers shown in FIGS. 4 to 6;
8 is a circuit diagram of a W-band amplifier in which a plurality of amplifiers are connected in multiple stages.
FIG. 9 is an S-parameter graph and table showing simulation result values and actual circuit measurement values of the W-band amplifier shown in FIG. 8;
10 is a circuit diagram of a W-band amplifier including a feedback structure according to an embodiment of the present invention.
11 is a circuit diagram of a W-band amplifier including a feedback structure according to an embodiment of the present invention.
FIG. 11 is an S-parameter graph and table showing simulation result values and actual circuit measurement values of the W-band amplifier shown in FIG. 10 .
12 is an MMIC diagram implementing a W-band amplifier including a feedback structure according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Advantages and features of the present invention, and methods for achieving them, will become clear with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various different forms, only the present embodiments make the disclosure of the present invention complete, and the common knowledge in the art to which the present invention belongs It is provided to fully inform the holder of the scope of the invention, and the present invention is only defined by the scope of the claims. Like reference numbers designate like elements throughout the specification.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in this specification may be used in a meaning commonly understood by those of ordinary skill in the art to which the present invention belongs. In addition, terms defined in commonly used dictionaries are not interpreted ideally or excessively unless explicitly specifically defined.
도 1은 일반적인 트랜지스터에서 기생커패시터의 효과를 나타내는 도면이다.1 is a diagram showing the effect of parasitic capacitors in a general transistor.
일반적으로 다이오드(diode), 트랜지스터 등의 회로 요소를 생산하는 공정이 완벽하게 이상적이지 못하고, 미세 회로 패턴들 사이에서 발생하는 전자기장의 영향으로 기생 효과(parasitic effect)가 발생할 수 있다. 이 중에서 기생커패시터(parasitic capacitance)는 두 전기 도체 사이에 전기장으로 인해 전기 전하가 저장되는 효과이다. 이러한 기생커패시터는 고주파 회로에서 중요한 문제를 일으키며, 회로의 작동 주파수 및 대역폭을 제한하는 요인이 된다.In general, a process for producing circuit elements such as diodes and transistors is not perfectly ideal, and a parasitic effect may occur due to an electromagnetic field generated between microcircuit patterns. Among them, parasitic capacitance is an effect in which electric charge is stored due to an electric field between two electric conductors. These parasitic capacitors cause important problems in high-frequency circuits and become factors that limit the operating frequency and bandwidth of circuits.
도 1의 좌측 상단 회로도는 트랜지스터에 발생하는 기생커패시터(Cgd, Cgs, Cds)를 고려한 트랜지스터의 등가 모델을 나타낸다. The upper left circuit diagram of FIG. 1 shows an equivalent model of a transistor considering parasitic capacitors (Cgd, Cgs, and Cds) generated in the transistor.
도 1의 그래프들은, 상기 등가 모델에서 각 기생커패시터의 용량을 변화시킬 때 주파수에 따른 최대가용이득(MAG, Maximum Available Gain)을 나타낸 그래프이다. The graphs of FIG. 1 are graphs showing maximum available gain (MAG) according to frequency when the capacitance of each parasitic capacitor is changed in the equivalent model.
도 1의 그래프들을 참고하면, 다른 기생커패시터(Cgs, Cds)에 비하여 MAG는 Cgd에 더 큰 영향을 받는 것을 알 수 있다. 따라서, Cgd의 영향을 줄이면, 트랜지스터의 주파수에 따른 출력 이득을 향상시킬 수 있다.Referring to the graphs of FIG. 1 , it can be seen that MAG is more affected by Cgd than other parasitic capacitors (Cgs, Cds). Therefore, by reducing the influence of Cgd, the output gain according to the frequency of the transistor can be improved.
도 2는 트랜지스터에 피드백 회로를 추가하였을 때 효과를 나타내는 도면이다.2 is a diagram illustrating an effect when a feedback circuit is added to a transistor.
도 2의 상단에 도시된 회로도는, 트랜지스터의 게이트(gate)와 드레인(drain) 사이에서 발생하는 기생커패시터(Cgd)의 영향을 억제하기 위하여, 게이트와 드레인 사이에 피드백(feedback) 회로(Rf, Lf, Cf를 직렬 연결한 회로)를 추가한 회로도 및 그 회로도의 등가 모델이다. 도 2의 하단에는 이러한 등가 모델에서 주파수에 따른 전력이득(Gf/Go)을 나타낸 그래프이다. The circuit diagram shown at the top of FIG. 2 is a feedback circuit (Rf, Rf, A circuit diagram in which Lf and Cf are connected in series) is added and an equivalent model of the circuit diagram. The lower part of FIG. 2 is a graph showing power gain (Gf/Go) according to frequency in this equivalent model.
도 2의 그래프를 참조하면, 피드백 회로에서 저항(Rf)과 인덕터(Lf)의 값을 변화시키면 전력이득이 개선되는 것을 알 수 있다. 상기 그래프는 Rf 값과 Lf 값이 증가하는 것에 비례하여 전력이득도 증가하며, W-대역(75~110 GHz)에서도 전력이득이 증가 효과가 있다는 것을 보여준다.Referring to the graph of FIG. 2 , it can be seen that the power gain is improved by changing the values of the resistor Rf and the inductor Lf in the feedback circuit. The above graph shows that the power gain also increases in proportion to the increase in the Rf and Lf values, and that there is an effect of increasing the power gain even in the W-band (75 to 110 GHz).
도 2에서 나타난 결과를 바탕으로, 본 발명의 일 실시예는 증폭기에 포함된 트랜지스터의 게이트와 드레인 사이에 RLC 회로를 추가하여 증폭기의 주파수 대역폭과 출력 이득을 개선할 수 있다.Based on the results shown in FIG. 2 , an embodiment of the present invention can improve the frequency bandwidth and output gain of the amplifier by adding an RLC circuit between the gate and the drain of the transistor included in the amplifier.
도 3은 일반적인 증폭기의 구성을 나타낸 블록도이다.3 is a block diagram showing the configuration of a general amplifier.
도 3에 도시된 일반적인 증폭기를 설명의 편의를 위하여 이하에서 "단위증폭기"(100)라고 한다. 본 발명의 실시예에 따른 W-대역 증폭기는 증폭기를 다단으로 직렬 연결하기 때문에, 각 단에 위치하는 일반적인 증폭기를 단위증폭기(100)라고 한다. 상기 일반적인 증폭기는 피드백 구조가 없는 증폭기를 의미한다.The general amplifier shown in FIG. 3 is hereinafter referred to as a “unit amplifier” 100 for convenience of explanation. Since the W-band amplifier according to the embodiment of the present invention connects the amplifiers in series in multiple stages, a general amplifier located in each stage is called the
단위증폭기(100)는 트랜지스터(190), 입력단(150), 입력DB블록(160), 게이트 전원(110), 게이트 바이어스회로(120), 드레인 전원(130), 드레인 바이어스회로(140), 출력DB블록(170) 및 출력단(180)을 포함할 수 있다.The
입력단(150)은 단위증폭기(100)의 입력 신호가 입력되는 단자일 수 있다. 입력단(150)은 입력DB블록(160)과 직렬연결되고, 입력DB블록(160)은 트랜지스터(190)의 게이트에 연결된다. The
입력DB블록(160)은 입력 신호에서 DC(direct current) 성분을 저지하는 회로를 포함할 수 있다. 예를 들어, 입력DB블록(160)은 커패시터(capacitor)일 수 있지만, 이에 한정되지는 않는다.The input DB block 160 may include a circuit that blocks direct current (DC) components in the input signal. For example, the input DB block 160 may be a capacitor, but is not limited thereto.
게이트 전원(110)은 트랜지스터(190)의 구동을 이하여 게이트에 전류 또는 전압을 제공하는 전원일 수 있다. 게이트 전원(110)은 DC 전원일 수 있다. The
게이트 전원(110)은 게이트 바이어스회로(120)와 직렬연결되고, 게이트 바이어스회로(120)는 트랜지스터(190)의 게이트에 직렬 연결된다.The
게이트 바이어스회로(120)는 게이트 전원(110)이 안정적으로 트랜지스터(190)에 공급되게 한다. 게이트 바이어스회로(120)는 게이트 전원(110)의 AC 성분을 억제하고 DC 성분만을 통과시키기 위해 DC피디(feed), 바이패스 커패시터(bypass capacitor) 및 바이어스 선로를 포함할 수 있다 The gate bias circuit 120 allows the
상기 DC피드는 인덕터 또는 저항 중에서 적어도 어느 하나 일 수 있다. 인덕터는 AC에 대하여 큰 임피던스를 가지며, 저항은 작은 AC 신호에 대하여 전압강하를 통해 크기를 줄이는 효과가 있다.The DC feed may be at least one of an inductor and a resistor. An inductor has a large impedance with respect to AC, and a resistor has an effect of reducing the size through a voltage drop with respect to a small AC signal.
상기 바이패스 커패시터는 DC에 대하여는 오픈(open), AC에 대하여는 접지(short) 효과를 나타낸다. 상기 바이패스 커패시터가 게이트 전원(110)과 병렬 연결되면, 게이트 전원(110)의 AC 성분은 상기 바이패스 커패시터로 흐르게 되어 AC 성분을 억제하는 효과가 있다.The bypass capacitor is open to DC and short to AC. When the bypass capacitor is connected in parallel with the
상기 바이어스 선로는 MMIC 상에서 마이크로스트립(microstip)으로 형성될 수 있다. 마이크로스트립은 형상에 따라 인덕터 및 컨패시터의 특성을 가질 수 있다. 상기 바이어스 선로는 임피던스 트랜스포머(impedacne transformer)일 수 있으며, 게이트 바이어스회로(120)의 임피던스 매칭(matching)을 위해 사용될 수 있다.The bias line may be formed as a microstrip on the MMIC. Microstrips may have characteristics of inductors and capacitors depending on their shapes. The bias line may be an impedance transformer and may be used for impedance matching of the gate bias circuit 120 .
드레인 전원(130)은 트랜지스터(190)의 구동을 이하여 드레인에 전류 또는 전압을 제공하는 전원일 수 있다. 드레인 전원(130)은 DC 전원일 수 있다. The drain power supply 130 may be a power supply providing current or voltage to the drain by driving the transistor 190 . The drain power supply 130 may be a DC power supply.
드레인 전원(130)은 드레인 바이어스회로(140)와 직렬연결되고, 드레인 바이어스회로(140)는 트랜지스터(190)의 드레인에 직렬 연결된다.The drain power supply 130 is connected in series with the
드레인 바이어스회로(140)는 드레인 전원(130)이 안정적으로 트랜지스터(190)에 공급되게 한다. 드레인 바이어스회로(140)의 구성은 게이트 바이어스회로(120)와 동일할 수 있기 때문에, 중복된 설명을 피하기 위하여 자세한 설명은 생략한다.The
출력DB블록(170)은 트랜지스터(190)의 게이트에 직렬 연결되며, 트랜지스터(190)의 출력 중에서 DC 성분을 억제하는데 사용될 수 있다. 출력DB블록(170)은 커패시터를 포함할 수 있다.The output DB block 170 is serially connected to the gate of the transistor 190 and may be used to suppress a DC component in the output of the transistor 190. The output DB block 170 may include a capacitor.
출력단(180)은 출력DB블록(170)에 직렬 연결되며, 단위증폭기(100)의 출력 신호가 출력되는 단자일 수 있다.The output terminal 180 is serially connected to the output DB block 170 and may be a terminal through which an output signal of the
도 4는 도 3에 도시된 증폭기의 실시예를 나타낸 회로도이다.4 is a circuit diagram showing an embodiment of the amplifier shown in FIG. 3;
입력DB블록(160)은 입력단(150)과 트랜지스터(190)에 직렬로 연결된 1개의 커패시터(165)를 포함할 수 있다. The input DB block 160 may include one
게이트 바이어스회로(120)는 1개의 인덕터를 포함하는 제1 DC피드(122), 그라운드(ground)에 접지된 1개의 커패시터를 포함하는 제1 바이패스 커패시터(124) 및 임피던스 트랜스포머를 포함하는 게이트 바이어스 선로(126)를 포함할 수 있다.The gate bias circuit 120 includes a first DC feed 122 including one inductor, a first bypass capacitor 124 including one capacitor grounded to the ground, and a gate bias including an impedance transformer. A
게이트 바이어스 선로(126)는 중심 주파수를 기준으로 
제1 DC피드(122)의 일단은 게이트 전원(110)에 연결되고, 다른 일단은 제1 바이패스 커패시터(124) 및 게이트 바이어스 선로(126)에 연결될 수 있다. 게이트 바이어스 선로(126)의 다른 일단은 트랜지스터(190)의 게이트에 연결될 수 있다.One end of the first DC feed 122 may be connected to the
드레인 바이어스회로(140)는 1개의 인덕터로를 포함하는 제2 DC피드(142), 그라운드(ground)에 접지된 1개의 커패시터를 포함하는 제2 바이패스 커패시터(144) 및 임피던스 트랜스포머를 포함하는 드레인 바이어스 선로(146)를 포함할 수 있다.The
드레인 바이어스 선로(146)는 중심 주파수를 기준으로 
제2 DC피드(142)의 일단은 드레인 전원(130)에 연결되고, 다른 일단은 제2 바이패스 커패시터(144) 및 드레인 바이어스 선로(146)에 연결될 수 있다. 드레인 바이어스 선로(146)의 다른 일단은 트랜지스터(190)의 드레인에 연결될 수 있다.One end of the second DC feed 142 may be connected to the drain power source 130 and the other end may be connected to the second bypass capacitor 144 and the
출력DB블록(170)은 출력단(180)과 트랜지스터(190)에 직렬로 연결된 1개의 커패시터를 포함할 수 있다. The output DB block 170 may include one capacitor connected in series to the output terminal 180 and the transistor 190 .
도 5는 본 발명의 일 실시예에 따른 제1 피드백 회로를 포함한 제1 피드백 증폭기의 회로도이다.5 is a circuit diagram of a first feedback amplifier including a first feedback circuit according to an embodiment of the present invention.
도5를 참조하면, 제1 피드백 증폭기(500)는 도3 또는 도4에 도시된 단위증폭기(100)의 구조를 포함하며 제1 피드백 회로(510)를 더 포함할 수 있다.Referring to FIG. 5 , the
제1 피드백 회로(510)는 게이트 바이어스회로(120) 및 드레인 바이어스회로(140)에 직렬로 연결될 수 있다.The first feedback circuit 510 may be connected in series to the gate bias circuit 120 and the
본 발명의 일 실시예에 따르면, 제1 피드백 증폭기(500)는 도4에 도시된 단위증폭기(100)의 구조를 가지며, 제1 피드백 회로(510)는 게이트 바이어스 선로(126)와 드레인 바이어스 선로(146)에 직렬로 연결될 수 있다.According to an embodiment of the present invention, the
제1 피드백 회로(510)는 일정한 임피던스를 가진 회로를 포함할 수 있다. 상기 임피던스는 증폭기의 목표 주파수와 목표 전력이득을 고려하여 결정된 값일 수 있다.The first feedback circuit 510 may include a circuit having a constant impedance. The impedance may be a value determined in consideration of a target frequency and a target power gain of the amplifier.
제1 피드백 회로(510)는 저항, 인덕트 및 커패시터 중에서 적어도 하나 이상을 포함할 수 있다. The first feedback circuit 510 may include at least one of a resistor, an inductor, and a capacitor.
상기 저항은 MMIC 상에서 TFR(Thin film resistor) 방식으로 구현된 저항일 수 있다. 상기 인덕터는 MMIC 상에서 MLIN(Microstrip line) 방식으로 구현된 인덕터일 수 있다. 상기 커패시터는 MMIC 상에서 MIM(Metal insulator metal) 방식으로 구현된 커패시터일 수 있다.The resistor may be a resistor implemented in a thin film resistor (TFR) method on the MMIC. The inductor may be an inductor implemented in a microstrip line (MLIN) method on an MMIC. The capacitor may be a capacitor implemented in a metal insulator metal (MIM) method on the MMIC.
본 발명의 일 실시예에 따르면, 제1 피드백 회로(510)는 저항과 커패시터가 직렬로 연결된 회로이며, 제1 피드백 회로(510)는 게이트 바이어스 선로(126) 및 드레인 바이어스 선로(146)의 인덕턴스(inductance)를 공유할 수 있다.According to one embodiment of the present invention, the first feedback circuit 510 is a circuit in which a resistor and a capacitor are connected in series, and the first feedback circuit 510 is based on the inductance of the
본 발명의 다른 실시예에 따르면, 제1 피드백 회로(510)는 저항, 인턱터 및 커패시터가 직렬로 연결된 RLC 직렬회로일 수 있다. According to another embodiment of the present invention, the first feedback circuit 510 may be an RLC series circuit in which a resistor, an inductor, and a capacitor are connected in series.
게이트 바이어스 선로(126)와 드레인 바이어스 선로(146)는 마이크로스트립 방식으로 구현될 수 있으며, 제1 피드백 회로(510)는 상기 마이크로스트립에 각각 직렬 연결되므로 인덕터 성분을 공유할 수 있다.The
도 6은 본 발명의 일 실시예에 따른 제2 피드백 회로를 포함한 제2 피드백 증폭기의 회로도이다.6 is a circuit diagram of a second feedback amplifier including a second feedback circuit according to an embodiment of the present invention.
도6을 참조하면, 제2 피드백 증폭기(600)는 도3 또는 도4에 도시된 단위증폭기(100)의 구조를 포함하며, 제1 전송선로(620), 제2 전송선로(630) 및 제2 피드백 회로(610)를 더 포함할 수 있다.Referring to FIG. 6, the
제1 전송선로(620)는 트랜지스터(190)의 게이트에 연결되고, 제2 전송선로(630)는 트랜지스터(190)의 드레인에 연결된다. 제2 피드백 회로(610)의 일단은 제1 전송선로(620)에 연결되고, 다른 일단은 제2 전송선로(630)에 연결된다.The first transmission line 620 is connected to the gate of the transistor 190 , and the second transmission line 630 is connected to the drain of the transistor 190 . One end of the second feedback circuit 610 is connected to the first transmission line 620 and the other end is connected to the second transmission line 630 .
제1 전송선로(620) 및 제2 전송선로(630)는 스텁(stub) 구조를 포함할 수 있다. 스텁(stub)이란 회로 옆에 수직으로 길게 나온 짧은 선로이다. 상기 스텁 구조는 MMIC의 기판 상에 마이크로스트립으로 형성될 수 있지만, 이에 한정되지 않는다.The first transmission line 620 and the second transmission line 630 may include a stub structure. A stub is a short, vertical line running next to a circuit. The stub structure may be formed as a microstrip on the substrate of the MMIC, but is not limited thereto.
제1 전송선로(620)는 MMIC의 기판 상에 트랜지스터(190)의 게이트를 기준으로 게이트 바이어스회로(120)의 반대편에 형성될 수 있다.The first transmission line 620 may be formed on the opposite side of the gate bias circuit 120 with respect to the gate of the transistor 190 on the substrate of the MMIC.
제2 전송선로(630)는 MMIC의 기판 상에 트랜지스터(190)의 드레인를 기준으로 드레인 바이어스회로(140)의 반대편에 형성될 수 있다.The second transmission line 630 may be formed on the opposite side of the
제2 피드백 회로(610)는 일정한 임피던스를 가진 회로를 포함할 수 있다. 상기 임피던스는 증폭기의 목표 주파수와 목표 전력이득을 고려하여 결정된 값일 수 있다.The second feedback circuit 610 may include a circuit having a constant impedance. The impedance may be a value determined in consideration of a target frequency and a target power gain of the amplifier.
제2 피드백 회로(610)는 저항, 인덕트 및 커패시터 중에서 적어도 하나 이상을 포함할 수 있다. The second feedback circuit 610 may include at least one of a resistor, an inductor, and a capacitor.
상기 저항은 MMIC 상에서 TFR(Thin film resistor) 방식으로 구현된 저항일 수 있다. 상기 인덕터는 MMIC 상에서 MLIN(Microstrip line) 방식으로 구현된 인덕터일 수 있다. 상기 커패시터는 MMIC 상에서 MIM(Metal insulator metal) 방식으로 구현된 커패시터일 수 있다.The resistor may be a resistor implemented in a thin film resistor (TFR) method on the MMIC. The inductor may be an inductor implemented in a microstrip line (MLIN) method on an MMIC. The capacitor may be a capacitor implemented in a metal insulator metal (MIM) method on the MMIC.
본 발명의 일 실시예에 따르면, 제2 피드백 회로(610)는 저항과 커패시터가 직렬로 연결된 회로이며, 제2 피드백 회로(610)는 제1 전송선로(620) 및 제2 전송선로(630)의 인덕턴스(inductance)를 공유할 수 있다.According to an embodiment of the present invention, the second feedback circuit 610 is a circuit in which a resistor and a capacitor are connected in series, and the second feedback circuit 610 includes the first transmission line 620 and the second transmission line 630 can share the inductance of
본 발명의 다른 실시예에 따르면, 제2 피드백 회로(610)는 저항, 인턱터 및 커패시터가 직렬로 연결된 RLC 직렬회로일 수 있다. According to another embodiment of the present invention, the second feedback circuit 610 may be an RLC series circuit in which a resistor, an inductor, and a capacitor are connected in series.
제1 전송선로(620)와 제2 전송선로(630)는 마이크로스트립 방식으로 구현될 수 있으며, 제2 피드백 회로(610)는 상기 마이크로스트립에 각각 직렬 연결되므로 인덕터 성분을 공유할 수 있다.The first transmission line 620 and the second transmission line 630 may be implemented in a microstrip method, and since the second feedback circuit 610 is serially connected to the microstrip, they may share an inductor component.
도 7은 도 4 내지 도 6에 도시된 증폭기의 최대가용이득을 비교한 그래프이다.7 is a graph comparing maximum available gains of the amplifiers shown in FIGS. 4 to 6;
도 7의 그래프를 참조하면, 핑크 라인은 도 4의 단위증폭기(100), 녹색 라인은 도 5의 제1 피드백 증폭기(500), 레드 라인은 도 6의 제2 피드백 증폭기(600)의 주파수에 따른 최대가용이득(MAG)를 가리킨다.Referring to the graph of FIG. 7, the pink line is the
제1 피드백 증폭기(500)는 W-대역(75 내지 110 GHz) 주파수 영역에서 단위증폭기(100)보다 높은 이득을 보여준다.The
제2 피드백 증폭기(600)는 W-대역 중에서 90 내지 110 GHz 주파수 영역에서 단위증폭기(100) 및 제1 피드백 증폭기(500)보다 높은 이득을 보여준다.The
제1 피드백 회로(510)와 제2 피드백 회로(610)의 임피던스 값을 적절하게 조정하여 기생 커패시터에 대한 보상 매칭을 적용한다면, 단위증폭기(100), 제1 피드백 증폭기(500) 및 제2 피드백 증폭기(600)를 직렬 다단 연결하여 W-대역(90 내지 110 GHz) 주파수에서 평탄한 전력이득 특성을 구현할 수 있다.If compensation matching for the parasitic capacitor is applied by properly adjusting the impedance values of the first feedback circuit 510 and the second feedback circuit 610, the
도 8은 복수의 증폭기가 다단으로 연결된 W-대역 증폭기(800)를 나타내는 예시적인 회로도이다.8 is an exemplary circuit diagram showing a W-
도 8을 참조하면, n개의 단위증폭기(100)를 직렬 다단 연결하여 다단 증폭기(800)을 구성할 수 있다. 다단 증폭기(800)는 단위증폭기(100)보다 높은 출력 이득을 가질 수 있다.Referring to FIG. 8 , a
복수 개의 단위증폭기(100)를 직렬 연결할 때, 인접한 단위증폭기(100)의 출력DC블록과 입력DC블록은 서로 겹치게 되므로, 하나의 DC블록만으로 구성될 수 있다.When a plurality of
도 9는 도8에 도시된 W-대역 증폭기의 시뮬레이션 결과값과 실제 회로 측정값을 나타낸 S파라미터 그래프 및 표이다.FIG. 9 is an S-parameter graph and table showing simulation result values and actual circuit measurement values of the W-band amplifier shown in FIG. 8;
도 9의 그래프에서 점선은 시뮬레이션 결과값을 가리키며, 실선은 실제 회로를 측정값을 가리킨다. 도 9의 결과값은, 도 8에 도시된 W-대역 증폭기(800)를 MMIC로 구현하였을 때의 시뮬레이션 및 실제 측정의 결과이다.In the graph of FIG. 9 , a dotted line indicates a simulation result value, and a solid line indicates a measured value of an actual circuit. 9 is a result of simulation and actual measurement when the W-
도 9의 S21 파라미터 그래프를 참조하면, 90 GHz 이상의 높은 주파수에서 실제 회로의 전력이득이 시뮬레이션과 차이가 커지고 있다. 도 9의 아래 표를 참조하면, 대역폭(Bandwidth)와 이득(Gain) 모두 실제 측정한 결과값이 시뮬레이션보다 낮게 측정되었다.Referring to the S21 parameter graph of FIG. 9 , the difference between the power gain of the actual circuit and the simulation increases at a high frequency of 90 GHz or more. Referring to the table below in FIG. 9 , the actual measured result values for both the bandwidth and the gain were measured lower than those of the simulation.
도 9의 결과는 실제 회로에서 발생하는 기생 커패시터의 영향으로 W-대역 증폭기의 성능이 고주파로 갈수록 떨어지는 것을 나타낸다.The results of FIG. 9 show that the performance of the W-band amplifier decreases with increasing frequency due to the parasitic capacitor generated in the actual circuit.
도 10은 본 발명의 일 실시예에 따른 피드백 구조를 포함하는 W-대역 증폭기(900)의 회로도이다.10 is a circuit diagram of a W-
본 발명의 일 실시예에 따른 W-대역 증폭기(900)는 하나 이상의 단위증폭기(100)를 포함하는 전단증폭부(910), 제1 피드백 증폭기(500) 및 제2 피드백 증폭기(600)를 포함할 수 있다.The W-
본 발명의 일 실시예에 따른 W-대역 증폭기(900)는 총 n개(n은 2이상의 자연수)의 증폭기를 포함할 수 있다. 전단증폭부(910)는 직렬로 다단 연결된 n-2개의 단위증폭기(100)를 포함할 수 있다.The W-
도 10에 도시된 것과 같이 n 은 4일 수 있으나, 이는 예시적인 것에 불과하며 이에 한정되지 않는다.As shown in FIG. 10, n may be 4, but this is only exemplary and not limited thereto.
제1 피드백 증폭기(500)는 게이트 베이스회로와 드레인 베이스회로를 연결하는 피드백 회로를 포함할 수 있다.The
도 5에 도시된 피드백 증폭기는 제1 피드백 증폭기(500)의 일 실시예이다.The feedback amplifier shown in FIG. 5 is an embodiment of the
제2 피드백 증폭기(600)는 게이트에 연결된 전송선로와 드레인에 연결된 전송선로를 연결하는 피드백 회로를 포함할 수 있다.The
전단증폭부(910)는 제1 피드백 증폭기(500)와 직렬 연결되고, 제1 피드백 증폭기(500)는 제2 피드백 증폭기(600)와 직렬 연결될 수 있다.The
또한, 본 발명의 다른 실시예에 따라 전단증폭부(910)는 제2 피드백 증폭기(600)와 직렬 연결되고, 제2 피드백 증폭기(600)는 제1 피드백 증폭기(500) 와 직렬 연결될 수 있다.Also, according to another embodiment of the present invention, the
본 발명의 일 실시예에 따른 피드백 구조를 포함하는 W-대역 증폭기(900)는 MMIC로 구현될 수 있다.The W-
도 11은 도 10에 도시된 W-대역 증폭기의 시뮬레이션 결과값과 실제 회로 측정값을 나타낸 S파라미터 그래프 및 표이다.FIG. 11 is an S-parameter graph and table showing simulation result values and actual circuit measurement values of the W-band amplifier shown in FIG. 10 .
도 11의 그래프 및 표의 결과값은, 도 10에 도시된 W-대역 증폭기(900)를 MMIC로 구현하였을 때의 시뮬레이션 및 실제 측정의 결과이다. 도 11의 그래프에서 점선은 시뮬레이션 결과값을 가리키며, 실선은 실제 회로를 측정값을 가리킨다. The result values of the graph and table of FIG. 11 are simulation and actual measurement results when the W-
도 11의 S21 파라미터 그래프를 참조하면, 100 GHz 이상의 높은 주파수에서 충분한 전력이득을 보여주고 있으며, 실제 회로의 전력이득이 시뮬레이션과 차이를 좁히고 있다. Referring to the S21 parameter graph of FIG. 11, a sufficient power gain is shown at a high frequency of 100 GHz or more, and the power gain of the actual circuit narrows the gap with the simulation.
도 11의 아래 표를 참조하면, 대역폭(Bandwidth)와 이득(Gain) 모두 실제 측정한 결과값이 시뮬레이션보다 우수한 것으로 나왔다.Referring to the table below in FIG. 11 , the actual measured result values for both bandwidth and gain are found to be superior to simulation results.
본 발명의 일 실시예에 따른 W-대역 증폭기(900)는 실제 회로에서 발생하는 기생 커패시터의 효과를 제1 피드백 증폭기(500) 및 제2 피드백 증폭기(600)에 포함된 피드백 회로의 임피던스로 보강 매칭함으로써, W-대역에서 평탄한 출력 이득을 확보할 수 있다.In the W-
도 9와 도 11의 결과를 비교하면, 본 발명의 일 실시예에 따른 W-대역 증폭기(900)는 피드백 회로를 통해 기생 커패시터의 효과를 억제함으로써, W-대역에서 출력 이득의 향상뿐만 아니라 100 GHz 이상에서도 높은 출력 이득을 보여주고 있으며, W-대역에서 출력 이득의 편차도 줄여 평탄한 출력 이득 특성을 달성할 수 있다.Comparing the results of FIG. 9 and FIG. 11, the W-
도 12는 본 발명의 일 실시예에 따른 피드백 구조를 포함하는 W-대역 증폭기를 구현한 MMIC 도면이다.12 is an MMIC diagram implementing a W-band amplifier including a feedback structure according to an embodiment of the present invention.
도 12에 도시된 도면은 0.1-μm pHEMT GaAs 공정을 이용해 설계한 MMIC 도면이다. MMIC 에는 직렬 다단 연결된 4개의 증폭기가 설계되어 있다. 상기 다단 연결에서 마지막 2개의 증폭기에는 피드백 구조의 회로가 추가 설계되어 있다. The diagram shown in FIG. 12 is an MMIC diagram designed using a 0.1-μm pHEMT GaAs process. The MMIC is designed with four amplifiers connected in series. In the multi-stage connection, the last two amplifiers are additionally designed with circuits of a feedback structure.
본 발명의 일 실시예에 따른 W-대역 증폭기(900)는, MMIC로 구현될 때 바이어스회로와 전송 선로 사이에 피드백 구조를 추가함으로써, 많은 공간을 차지하지 않고 비교적 간단한 구조로 구현할 수 있다. When implemented as an MMIC, the W-
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described with reference to the accompanying drawings, those skilled in the art to which the present invention pertains can be implemented in other specific forms without changing the technical spirit or essential features of the present invention. you will be able to understand Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting.
100: 단위 증폭기
500: 제1 피드백 증폭기
600: 제2 피드백 증폭기
900: 피드백 회로를 포함하는 W-대역 증폭기100: unit amplifier
500: first feedback amplifier
600: second feedback amplifier
900: W-band amplifier with feedback circuit
Claims (14)
직렬로 연결된 적어도 하나 이상의 단위증폭기를 포함하는 전단증폭부;
상기 전단증폭부에 직렬 연결되는 제1 피드백 증폭부; 및
상기 제1 피드백 증폭부에 직렬 연결되는 제2 피드백 증폭부를 포함하되,
상기 단위증폭기는,
트랜지스터(transistor);
상기 트랜지스터의 게이트(gate)와 게이트 전원 사이에 직렬로 연결된 게이트 바이어스회로; 및 상기 트랜지스터의 드레인(drain)과 드레인 전원 사이에 직렬로 연결된 드레인 바이어스회로를 포함하고,
상기 제1 피드백 증폭부는,
상기 단위증폭기의 구조에 상기 게이트 바이어스회로 및 상기 드레인 바이어스회로에 연결되는 제1 피드백(feedback) 회로가 추가된 증폭기를 포함하며,
상기 제1 피드백 회로는,
게이트 바이어스 선로 및 드레인 바이어스 선로의 인덕터를 공유하며,
상기 제2 피드백 증폭부는,
상기 단위증폭기의 구조에 상기 게이트에 연결된 제1 전송선로 및 상기 드레인에 연결된 제2 전송선로에 연결되는 제2 피드백 회로가 추가된 증폭기를 포함하며,
피드백 구조를 포함하는 W-대역 증폭기In the W-band amplifier implemented by MMIC,
a front-end amplifier including at least one unit amplifier connected in series;
a first feedback amplifier serially connected to the front-end amplifier; and
A second feedback amplifier connected in series to the first feedback amplifier,
The unit amplifier,
transistor;
a gate bias circuit connected in series between a gate of the transistor and a gate power supply; and a drain bias circuit connected in series between a drain of the transistor and a drain power supply;
The first feedback amplifier,
An amplifier in which a first feedback circuit connected to the gate bias circuit and the drain bias circuit is added to the structure of the unit amplifier,
The first feedback circuit,
Sharing the inductor of the gate bias line and the drain bias line,
The second feedback amplifier,
An amplifier in which a second feedback circuit connected to a first transmission line connected to the gate and a second transmission line connected to the drain is added to the structure of the unit amplifier,
W-band amplifier with feedback structure
상기 단위증폭기는,
상기 트랜지스터의 게이트에 직렬로 연결된 입력 DC 블록; 및
상기 트랜지스터의 드레인에 직렬로 연결된 출력 DC 블록을 포함하며,
상기 게이트 바이어스회로는,
DC 피더, 바이패스 커패시터 및 상기 게이트 바이어스 선로를 포함하며
상기 드레인 바이어스회로는,
DC 피더, 바이패스 커패시터 및 상기 드레인 바이어스 선로를 포함하는,
피드백 구조를 포함하는 W-대역 증폭기.According to claim 1,
The unit amplifier,
an input DC block connected in series to the gate of the transistor; and
an output DC block connected in series to the drain of the transistor;
The gate bias circuit,
It includes a DC feeder, a bypass capacitor, and the gate bias line,
The drain bias circuit,
Including a DC feeder, a bypass capacitor and the drain bias line,
W-band amplifier with feedback structure.
상기 제1 피드백 회로는,
상기 게이트 바이어스 선로와 상기 드레인 바이어스 선로 사이에 직렬로 연결되는,
피드백 구조를 포함하는 W-대역 증폭기According to claim 2,
The first feedback circuit,
Connected in series between the gate bias line and the drain bias line,
W-band amplifier with feedback structure
상기 제1 전송선로는,
상기 게이트를 기준으로 상기 게이트 바이어스회로의 반대편에 스텁(stub) 구조로 형성되며,
상기 제2 전송선로는,
상기 드레인을 기준으로 상기 드레인 바이어스회로의 반대편에 스텁(stub) 구조로 형성된,
피드백 구조를 포함하는 W-대역 증폭기.According to claim 1,
The first transmission line,
A stub structure is formed on the opposite side of the gate bias circuit based on the gate,
The second transmission line,
Formed in a stub structure on the opposite side of the drain bias circuit based on the drain,
W-band amplifier with feedback structure.
상기 제2 피드백 회로는,
상기 제1 전송선로 및 상기 제2 전송선로의 인덕터를 공유하는,
피드백 구조를 포함하는 W-대역 증폭기.According to claim 5,
The second feedback circuit,
Sharing the inductor of the first transmission line and the second transmission line,
W-band amplifier with feedback structure.
상기 제1 피드백 회로 및 상기 제2 피드백 회로는,
MMIC 상에서 TFR(Thin film resistor) 방식으로 구현된 저항, MLIN(Microstrip line) 방식으로 구현된 인덕터 및 MIM(Metal insulator metal) 방식으로 구현된 커패시터를 포함하는,
피드백 구조를 포함하는 W-대역 증폭기.According to claim 2,
The first feedback circuit and the second feedback circuit,
Including a resistor implemented by a thin film resistor (TFR) method on the MMIC, an inductor implemented by a microstrip line (MLIN) method, and a capacitor implemented by a metal insulator metal (MIM) method,
W-band amplifier with feedback structure.
직렬로 연결된 적어도 하나 이상의 단위증폭기를 포함하는 전단증폭부;
상기 전단증폭부에 직렬 연결되는 제2 피드백 증폭부; 및
상기 제2 피드백 증폭부에 직렬 연결되는 제1 피드백 증폭부를 포함하되,
상기 단위증폭기는,
트랜지스터(transistor);
상기 트랜지스터의 게이트(gate)와 게이트 전원 사이에 직렬로 연결된 게이트 바이어스회로; 및 상기 트랜지스터의 드레인(drain)과 드레인 전원 사이에 직렬로 연결된 드레인 바이어스회로를 포함하고,
상기 제1 피드백 증폭부는,
상기 단위증폭기의 구조에 상기 게이트 바이어스회로 및 상기 드레인 바이어스회로에 연결되는 제1 피드백(feedback) 회로가 추가된 증폭기를 포함하며,
상기 제1 피드백 회로는,
게이트 바이어스 선로 및 드레인 바이어스 선로의 인덕터를 공유하며,
상기 제2 피드백 증폭부는,
상기 단위증폭기의 구조에 상기 게이트에 연결된 제1 전송선로 및 상기 드레인에 연결된 제2 전송선로에 연결되는 제2 피드백 회로가 추가된 증폭기를 포함하며,
피드백 구조를 포함하는 W-대역 증폭기In the W-band amplifier implemented by MMIC,
a front-end amplifier including at least one unit amplifier connected in series;
a second feedback amplifier serially connected to the front-end amplifier; and
Including a first feedback amplifier serially connected to the second feedback amplifier,
The unit amplifier,
transistor;
a gate bias circuit connected in series between a gate of the transistor and a gate power supply; and a drain bias circuit connected in series between a drain of the transistor and a drain power supply;
The first feedback amplifier,
An amplifier in which a first feedback circuit connected to the gate bias circuit and the drain bias circuit is added to the structure of the unit amplifier,
The first feedback circuit,
Sharing the inductor of the gate bias line and the drain bias line,
The second feedback amplifier,
An amplifier in which a second feedback circuit connected to a first transmission line connected to the gate and a second transmission line connected to the drain is added to the structure of the unit amplifier,
W-band amplifier with feedback structure
상기 단위증폭기는,
상기 트랜지스터의 게이트에 직렬로 연결된 입력 DC 블록; 및
상기 트랜지스터의 드레인에 직렬로 연결된 출력 DC 블록을 포함하며,
상기 게이트 바이어스회로는,
DC 피더, 바이패스 커패시터 및 상기 게이트 바이어스 선로를 포함하며
상기 드레인 바이어스회로는,
DC 피더, 바이패스 커패시터 및 상기 드레인 바이어스 선로를 포함하는,
피드백 구조를 포함하는 W-대역 증폭기.According to claim 8,
The unit amplifier,
an input DC block connected in series to the gate of the transistor; and
an output DC block connected in series to the drain of the transistor;
The gate bias circuit,
It includes a DC feeder, a bypass capacitor, and the gate bias line,
The drain bias circuit,
Including a DC feeder, a bypass capacitor and the drain bias line,
W-band amplifier with feedback structure.
상기 제1 피드백 회로는,
상기 게이트 바이어스 선로와 상기 드레인 바이어스 선로 사이에 직렬로 연결되는,
피드백 구조를 포함하는 W-대역 증폭기According to claim 9,
The first feedback circuit,
Connected in series between the gate bias line and the drain bias line,
W-band amplifier with feedback structure
상기 제1 전송선로는,
상기 게이트를 기준으로 상기 게이트 바이어스회로의 반대편에 스텁(stub) 구조로 형성되며,
상기 제2 전송선로는,
상기 드레인을 기준으로 상기 드레인 바이어스회로의 반대편에 스텁(stub) 구조로 형성된,
피드백 구조를 포함하는 W-대역 증폭기.According to claim 8,
The first transmission line,
A stub structure is formed on the opposite side of the gate bias circuit based on the gate,
The second transmission line,
Formed in a stub structure on the opposite side of the drain bias circuit based on the drain,
W-band amplifier with feedback structure.
상기 제2 피드백 회로는,
상기 제1 전송선로 및 상기 제2 전송선로의 인덕터를 공유하는,
피드백 구조를 포함하는 W-대역 증폭기.According to claim 12,
The second feedback circuit,
Sharing the inductor of the first transmission line and the second transmission line,
W-band amplifier with feedback structure.
상기 제1 피드백 회로 및 상기 제2 피드백 회로는,
MMIC 상에서 TFR(Thin film resistor) 방식으로 구현된 저항, MLIN(Microstrip line) 방식으로 구현된 인덕터 및 MIM(Metal insulator metal) 방식으로 구현된 커패시터를 포함하는,
피드백 구조를 포함하는 W-대역 증폭기.According to claim 9,
The first feedback circuit and the second feedback circuit,
Including a resistor implemented by a thin film resistor (TFR) method on the MMIC, an inductor implemented by a microstrip line (MLIN) method, and a capacitor implemented by a metal insulator metal (MIM) method,
W-band amplifier with feedback structure.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20210002659 | 2021-01-08 | ||
| KR1020210002659 | 2021-01-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220100489A KR20220100489A (en) | 2022-07-15 |
| KR102542136B1 true KR102542136B1 (en) | 2023-06-12 |
Family
ID=82400799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210061836A KR102542136B1 (en) | 2021-01-08 | 2021-05-13 | W-band amplifier with feedback structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102542136B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000341052A (en) * | 1999-05-31 | 2000-12-08 | Mitsubishi Electric Corp | Protecting circuit for power amplifier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1155046A (en) * | 1997-07-31 | 1999-02-26 | Toshiba Corp | High frequency amplifier |
| KR100287170B1 (en) * | 1997-12-08 | 2001-04-16 | 윤종용 | Monolithic tunable recursive filter |
| KR101950448B1 (en) | 2015-07-10 | 2019-02-20 | 주식회사 엘지화학 | The electrode assembly and manufacturing method of thereof |
-
2021
- 2021-05-13 KR KR1020210061836A patent/KR102542136B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000341052A (en) * | 1999-05-31 | 2000-12-08 | Mitsubishi Electric Corp | Protecting circuit for power amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220100489A (en) | 2022-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10284147B2 (en) | Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs | |
| US7511575B2 (en) | High-frequency power amplifier | |
| JP4933598B2 (en) | Structure of distributed annular power amplifier | |
| EP2458730B1 (en) | Radiofrequency amplifier | |
| US10861806B2 (en) | Amplifiers and amplifier modules with ground plane height variation structures | |
| EP3493400A1 (en) | Multiple-path amplifier with series component along inverter between amplifier outputs | |
| Park et al. | Millimeter-wave series power combining using sub-quarter-wavelength baluns | |
| JP2005516515A (en) | Output circuit for semiconductor amplifier elements | |
| KR102094181B1 (en) | Off-chip distributed drain biasing of high power distributed amplifier single high frequency integrated circuit chips | |
| US11050388B2 (en) | Compact three-way Doherty amplifier module | |
| CN111800093A (en) | Integrated doherty amplifier | |
| US10903182B1 (en) | Amplifier die bond pad design and amplifier die arrangement for compact Doherty amplifier modules | |
| US8421537B2 (en) | Electronic circuit | |
| KR102542136B1 (en) | W-band amplifier with feedback structure | |
| KR20200018850A (en) | Bias circuit for tuneable impedance matching of amplifiers | |
| US11515850B2 (en) | Distributed amplifier | |
| US7199667B2 (en) | Integrated power amplifier arrangement | |
| JP7444251B2 (en) | amplifier circuit | |
| JPH08293746A (en) | High frequency power amplifier | |
| US11336247B1 (en) | High efficiency wideband feedback amplifier | |
| US20240146262A1 (en) | Power amplifier and radio frequency module | |
| US11855601B2 (en) | High-frequency semiconductor device | |
| Fraser et al. | A wide-band RF front-end module for 5G mMIMO applications | |
| WO2023144891A1 (en) | Power amplifier | |
| Ge et al. | A 1.8–3 GHz-band high efficiency GaAs pHEMT power amplifier MMIC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |